JP3860080B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3860080B2
JP3860080B2 JP2002187030A JP2002187030A JP3860080B2 JP 3860080 B2 JP3860080 B2 JP 3860080B2 JP 2002187030 A JP2002187030 A JP 2002187030A JP 2002187030 A JP2002187030 A JP 2002187030A JP 3860080 B2 JP3860080 B2 JP 3860080B2
Authority
JP
Japan
Prior art keywords
main surface
semiconductor device
manufacturing
roughness
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002187030A
Other languages
Japanese (ja)
Other versions
JP2004031711A (en
Inventor
幸生 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002187030A priority Critical patent/JP3860080B2/en
Publication of JP2004031711A publication Critical patent/JP2004031711A/en
Application granted granted Critical
Publication of JP3860080B2 publication Critical patent/JP3860080B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する分野】
本発明は、半導体装置およびその製造方法に係り、特に電源回路に利用される半導体装置に関するものである。
【0002】
【従来の技術】
電源回路において整流用に利用されるダイオードなどのパワー半導体装置は、一般的に、シリコンチップの第1の主面と第2の主面との双方に電極を形成している。このようなパワー半導体装置の製造方法は、以下の通りである。図4は、パワー半導体装置の製造方法の概略を示す断面図であり、(a)、(b)、(c)および(d)はそれぞれ製造工程を示す。図4において、50はシリコンウェーハ、51a、51bおよび51cはシリコンチップ、52は第1の主面、53は第2の主面、54a、54b、54c、および55、55a、55b、55cは電極を示す。
【0003】
すなわち、図4の(a)に示すように、シリコンウェーハ50の内部に不純物を拡散して導電領域を形成した後、第1の主面52に電極54a〜cを形成する。次に、(b)に示すように、第2の主面53を研削してシリコンウェーハ50を薄くする。そして、(c)に示すように、第2の主面上に電極55を形成する。次に、(d)に示すように、シリコンチップ51a〜cにダイシングする。
【0004】
ところで、接合されたシリコンと金属との界面の状態には、オーミックコンタクトとショットキーコンタクトとの2種類がある。オーミックコンタクトは、シリコンと金属と間の接触抵抗が無視できるほどに小さい。これに対して、ショットキーコンタクトは、ショットキー障壁が存在するため、シリコンと金属との間で電圧降下が生じ、デバイスの順方向特性に影響を及ぼす。そこで、上述のように、第2の主面53を研削または研磨で粗くすることによって、シリコンの表面に加工変質層を生じさせてシリコンの表面に再結合中心を形成し、ショットキー障壁を生じさせないようにしている。例えば、シリコンウェーハ50を#360前後の砥石で研削してシリコンの表面を十分に粗くした場合、ショットキー障壁の生成を相当程度防止できることが知られている。
【0005】
しかし、シリコンの表面を粗くすれば粗くするほど、シリコンと金属との間の電圧降下が小さくなる反面、シリコンチップの強度が落ちるという問題がある。シリコンチップの強度が落ちると、研削した後の半導体装置の製造工程における歩留まりの低下を招く。シリコンウェーハ50を例えば#2000以上の砥石で研削して、シリコンの表面の粗さを比較的小さくすると、シリコンチップの強度は十分に保たれるが、逆にショットキー障壁が生成されて半導体装置の順方向特性が低下する。
【0006】
【発明が解決しようとする課題】
本発明は、上記課題を解決するために、#360前後の砥石で研削した場合における順方向特性と、#2000以上の砥石で研削した場合における半導体チップの強度を併せ持つ半導体装置およびその製造方法を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、半導体基板の第1の主面に電極を形成し、前記半導体基板の第2の主面に別の電極を形成し、前記半導体基板の該第2の主面の表面近傍の不純物濃度を約3E18/cm以上とする半導体装置の製造方法において、前記第2の主面を#1500ないし#2000の砥石を用いて研削して、前記第2の主面の表面の粗さを、算術平均粗さRaで0.003μm以上0.005μm以下、最大高さRyで0.01μm以上0.03μm以下、の範囲にする工程と、前記第2の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、前記第2の主面の表面の粗さを、算術平均粗さRaで0.05μm以上0.3μm以下、最大高さRyで0.3μm以上1.3μm以下、の範囲にする工程と、を有することを特徴とするものとした。
【0008】
したがって、本発明に係る半導体装置の製造方法は、半導体基板の表面を、比較的均一にかつ十分に粗くするとともに、研削工程で形成された破砕層を除去できる。したがって、半導体基板の表面と金属との間にショットキー障壁が生成されることを防止できるとともに、半導体チップの強度を十分に確保することが可能になる。
【0009】
【発明の実施の形態】
以下に、本発明の実施の形態に係る半導体装置の製造方法を図面に基づいて詳細に説明する。図2は、本発明の実施の形態に係る半導体装置の製造方法をダイオードの製造に適用した例を示す断面図である。図2において、10はサブストレート層、11はエピタキシャル層、12は第1の主面、13は第2の主面、14は粗面、15はP型不純物拡散領域、16はシリコン酸化膜、17はパシベーション膜、18,19は電極膜、50はシリコンウェーハを示す。なお、以下の例は、この実施の形態に係る半導体装置の製造方法をダイオードの製造に適用したものを示すものであるが、実施の形態を応用した工程(b)の前後の工程(a)および(c)についても併せて説明している。
【0010】
また、この例においては、サブストレート層10にエピタキシャル層11を積層して形成したシリコンウェーハ50を使用するものとする。さらに、サブストレート層10の第2の主面近傍の不純物濃度は、例えば整流用ダイオードとして好ましい濃度である1E19/cmとする。
【0011】
まず、図2(a)に示すように、シリコン酸化膜16、パシベーション膜17を形成した後、シリコンウェーハ50の第1の主面12側に金属を堆積して電極膜18を形成する。さらに、写真工程で、図示しないフォトレジスト膜を電極の形状に対応するパターンに形成した後、電極膜18の不要部分を除去して所定のパターンに形成する。
【0012】
次に、図2(b)に示すように、シリコンウェーハ50の第2の主面13を研削してその表面を粗面14とし、さらにウェットエッチングする。なお、この工程は、この実施の形態に係る部分であり、後ほど詳しく説明する。そして、図2(c)に示すように、シリコンウェーハ50の第2の主面13に金属を堆積して電極膜19を形成する。
【0013】
なお、図2に示した各工程は、一例にすぎないものであり、図2(b)に示した工程以外の部分は、他の工程に置き換えることが可能である。また、この実施の形態に係る工程は、ダイオード以外の、例えばMOSFET、IGBTなど他の半導体装置の製造工程に応用することも可能である。
【0014】
さらに、図2(b)の工程について詳細に説明する。図1は、本発明の実施の形態に係る半導体装置の製造方法のフロー図である。図1のS1は、図2(a)に対応するものであり、S2およびS3は、図2(b)に対応するものである。
【0015】
S1に示す工程を終えたら、S2に示すように、シリコンウェーハ50の第2の主面13を、番手が#1500ないし2000の砥石で研削する。この研削によって、第2の主面13は、算術平均粗さRaで0.003μm以上0.005μm以下、最大高さRyで0.01μm以上0.03μm以下の範囲の粗さとする。
【0016】
次に、S3に示すように、シリコンウェーハ50の第2の主面13を、フッ酸、硝酸および硫酸を含むエッチング液でエッチングする。このエッチングによって、第2の主面の表面の粗さは、算術平均粗さRaで0.05μm以上0.3μm以下、最大高さRyで0.3μm以上1.3μm以下の範囲とする。
【0017】
なお、図1のS2およびS3に示した製造方法による利点は、以下に述べる理由による。図3は、シリコンウェーハの表面の粗さと強度の関係について実験した結果を表すグラフである。図3は、サンプルとなる同一種のシリコンウェーハの第2の主面対して、研削だけしたもの、研削した後研磨をしたもの、研削をした後エッチングしたもの、およびエッチングだけしたもの、の4種類の加工を施したものに対してそれらの強度を比較したものである。なお、それぞれの強度については、第2の主面側が曲げ強度治具に接するように、引張圧縮試験機にシリコンウェーハを装着し、第1の主面側から押圧することによってシリコンウェーハの曲げ強度を測定している。また、それぞれの加工を施した後のサンプルの厚さは、同一の300μmとなるようにした。さらに、この実験において、エッチングの処理は、フッ酸、硝酸および硫酸を含むエッチング液を用いて、2μmほどエッチングするものとした。くわえて、研削した後研磨をしたもの、および研削をした後エッチングしたものについては、#2000の砥石で研削している。この場合の第2の主面の粗さ(最大高さRy)は、研磨後またはエッチング後において、ほぼ0.7ないし0.8の範囲となった。
【0018】
なお、研削だけしたものについては、比較対象とするために、第2の主面の粗さ(最大高さRy)を様々な値に変えて実験している。さらに、図4に示すように、研削だけしたものについては、それらの強度が一点鎖線で表した曲線にほぼ一致することが分かった。
【0019】
第2の主面の粗さ(最大高さRy)が0.7ないし0.8の範囲において、研削した後研磨をしたものについては、研削だけしたものよりも2倍以上の強度を有することが分かった。また、研削をした後エッチングしたもの、およびエッチングだけしたものについては、4倍近い強度を有し、研削をした後エッチングしたものの強度が最も高いことが分かった。
【0020】
そこで、研削をした後エッチングしたものについて追加的な実験を行い、その結果を評価したところ、以下のような結論が得られた。第1に、シリコンウェーハの第2の主面の粗さは、最大高さRyで0.3μm以上1.3μm以下の範囲であれば、Ryが0.7ないし0.8の場合とほぼ同等の強度が得られることが分かった。また、この範囲におけるオーミックコンタクトの順方向特性を評価したところ、#360前後の砥石で研削だけした場合と同等であることが分かった。
なお、最大高さRyが1.3μmを越える場合には、曲げ強度において明らかに劣るものが発見された。また、最大高さRyが0.3μm未満の場合には、電極膜が密着せず、オーミックコンタクトが十分に形成されなかったものが発見された。
【0021】
第2に、シリコンウェーハの第2の主面の粗さを、最大高さRyで0.3μm以上1.3μm以下の範囲とするためには、前述のエッチング液を用いてエッチングすることを前提とした場合、#1500ないし#2000の砥石を用いて研削すれば良いことが分かった。併せて、最大高さRyで0.3μm以上1.3μm以下の範囲とした場合、シリコンウェーハの第2の主面の算術平均粗さRaは、0.05μm以上0.3μm以下の範囲となることも分かった。
【0022】
第3に、シリコンウェーハの加工後において、シリコンウェーハの第2の主面の算術平均粗さRaが0.05μm以上0.3μm以下、最大高さRyが0.3μm以上1.3μm以下、の範囲になるようにするためには、研削後のシリコンウェーハの第2の主面の粗さが、算術平均粗さRaで0.003μm以上0.005μm以下、最大高さRyで0.01μm以上0.03μm以下、の範囲にすれば良いことが分かった。なお、研削後の粗さがこの範囲からはずれる場合には、研削後のエッチングの時間がより長くなる、第2の主面の破砕層が残るなどの問題が発生する。
【0023】
第4に、研削条件を同一とし、前述のエッチング液と他のエッチング液を比較した場合、前述のエッチング液が研削で生じた第2の主面の破砕層を最も短時間で除去することが分かった。なお、前述のエッチング液で#1500ないし2000の砥石で研削した第2の主面の破砕層を除去する場合には、約1分から約10分程度の時間を要する。
【0024】
なお、図4から、エッチングだけしたものについても、研削をした後エッチングしたものに近い強度が得られることが分かる。しかし、エッチングだけで加工する場合、加工に必要となる時間は研削をした後エッチングしたものの数倍あるいはそれ以上になるので、実際の半導体装置の製造に適用することは、経済的に見て現実的でない。
【0025】
以上のように、本発明の第1の実施の形態に係る半導体装置の製造方法を適用すると、シリコンウェーハの第2の主面に形成される電極膜とのオーミックコンタクトの順方向特性が、#360前後の砥石で研削した場合における順方向特性と同等のものになる。また、シリコンウェーハの強度については、#2000以上の砥石で研削した場合と同等のものになるという利点がある。
【0026】
なお、以上の説明は、本発明のダイオードを製造する工程に適用する場合を例としているが、MOSFETやIGBTなどを製造する工程にも好ましく適応できる。その場合、サブストレート層10の第2の主面近傍の不純物濃度は、1E19/cmでなくともよく、約3E18/cm以上の好ましい濃度とすればよい。
【0027】
【発明の効果】
以上のように、本発明は、半導体装置の製造方法として、半導体基板の第2の主面を#1500ないし#2000の砥石を用いて研削して、前記第2の主面の表面の粗さを、算術平均粗さRaで0.003μm以上0.005μm以下、最大高さRyで0.01μm以上0.03μm以下、の範囲にする工程と、前記第2の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、前記第2の主面の表面の粗さを、算術平均粗さRaで0.05μm以上0.3μm以下、最大高さRyで0.3μm以上1.3μm以下、の範囲にする工程とを導入したことによって、#360前後の砥石で研削した場合における順方向特性と、#2000以上の砥石で研削した場合における半導体チップの強度を併せ持つ半導体装置を製造することができる。したがって、この製造方法によって製造された半導体装置のオーミックコンタクトは、従来技術と同等あるいはそれ以上の信頼性を持つものとなる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置の製造方法のフロー図である。
【図2】本発明の実施の形態に係る半導体装置の製造方法をダイオードの製造に適用した例を示す断面図である。
【図3】シリコンウェーハの表面の粗さと強度の関係について実験した結果を表すグラフである。
【図4】パワー半導体装置の製造方法の概略を示す断面図である。
【符号の簡単な説明】
10 サブストレート層
11 エピタキシャル層
12 シリコン酸化膜
13 シリコン酸化膜
14 フォトレジスト膜
15 P型不純物拡散領域
16 シリコン酸化膜
17 パシベーション膜
18 電極膜
19 電極膜
50 シリコンウェーハ
51a シリコンチップ
51b シリコンチップ
51c シリコンチップ
52 第1の主面
53 第2の主面
54a 電極
54b 電極
54c 電極
55 電極
55a 電極
55b 電極
55c 電極
[0001]
[Field of the Invention]
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device used for a power supply circuit.
[0002]
[Prior art]
A power semiconductor device such as a diode used for rectification in a power supply circuit generally has electrodes formed on both the first main surface and the second main surface of a silicon chip. The manufacturing method of such a power semiconductor device is as follows. FIG. 4 is a cross-sectional view showing an outline of a method for manufacturing a power semiconductor device, wherein (a), (b), (c), and (d) each show a manufacturing process. In FIG. 4, 50 is a silicon wafer, 51a, 51b and 51c are silicon chips, 52 is a first main surface, 53 is a second main surface, 54a, 54b and 54c, and 55, 55a, 55b and 55c are electrodes. Indicates.
[0003]
That is, as shown in FIG. 4A, after impurities are diffused inside the silicon wafer 50 to form a conductive region, electrodes 54a to 54c are formed on the first main surface 52. Next, as shown in (b), the second main surface 53 is ground to make the silicon wafer 50 thinner. Then, as shown in (c), an electrode 55 is formed on the second main surface. Next, as shown in (d), the silicon chips 51a to 51c are diced.
[0004]
Incidentally, there are two types of states of the interface between bonded silicon and metal, ohmic contact and Schottky contact. The ohmic contact is so small that the contact resistance between silicon and metal is negligible. In contrast, a Schottky contact has a Schottky barrier, which causes a voltage drop between silicon and metal, affecting the forward characteristics of the device. Therefore, as described above, the second main surface 53 is roughened by grinding or polishing, thereby generating a work-affected layer on the silicon surface to form a recombination center on the silicon surface, thereby generating a Schottky barrier. I try not to let you. For example, it is known that when the silicon wafer 50 is ground with a grindstone of around # 360 to sufficiently roughen the silicon surface, generation of a Schottky barrier can be prevented to a considerable extent.
[0005]
However, the rougher the surface of silicon, the smaller the voltage drop between silicon and metal, but there is a problem that the strength of the silicon chip decreases. When the strength of the silicon chip is reduced, the yield in the manufacturing process of the semiconductor device after grinding is reduced. When the silicon wafer 50 is ground with, for example, a # 2000 or more grindstone to relatively reduce the roughness of the silicon surface, the strength of the silicon chip can be maintained sufficiently, but conversely, a Schottky barrier is generated and the semiconductor device The forward characteristics of the are reduced.
[0006]
[Problems to be solved by the invention]
In order to solve the above-mentioned problems, the present invention provides a semiconductor device having both forward characteristics when ground with a # 360 or more grindstone and strength of a semiconductor chip when ground with a # 2000 or more grindstone and a method for manufacturing the same. It is intended to provide.
[0007]
[Means for Solving the Problems]
As means for solving the above problems, the present invention provides an electrode formed on a first main surface of a semiconductor substrate, another electrode formed on a second main surface of the semiconductor substrate, In the method of manufacturing a semiconductor device in which the impurity concentration in the vicinity of the surface of the second main surface is about 3E 18 / cm 3 or more, the second main surface is ground using a # 1500 to # 2000 grindstone, A step of setting the roughness of the surface of the second main surface to a range of 0.003 μm to 0.005 μm in arithmetic mean roughness Ra and 0.01 μm to 0.03 μm in maximum height Ry; 2 is etched with an etchant containing hydrofluoric acid, nitric acid and sulfuric acid, and the surface roughness of the second main surface is 0.05 μm or more and 0.3 μm or less in terms of arithmetic average roughness Ra, the maximum height Ry is in the range of 0.3 μm to 1.3 μm. And a process.
[0008]
Therefore, the method of manufacturing a semiconductor device according to the present invention can make the surface of the semiconductor substrate relatively uniform and sufficiently rough and remove the crushed layer formed in the grinding step. Therefore, a Schottky barrier can be prevented from being generated between the surface of the semiconductor substrate and the metal, and the strength of the semiconductor chip can be sufficiently ensured.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 2 is a cross-sectional view showing an example in which the method for manufacturing a semiconductor device according to the embodiment of the present invention is applied to manufacture of a diode. In FIG. 2, 10 is a substrate layer, 11 is an epitaxial layer, 12 is a first main surface, 13 is a second main surface, 14 is a rough surface, 15 is a P-type impurity diffusion region, 16 is a silicon oxide film, 17 is a passivation film, 18 and 19 are electrode films, and 50 is a silicon wafer. In addition, although the following example shows what applied the manufacturing method of the semiconductor device which concerns on this embodiment to manufacture of a diode, process (a) before and after the process (b) which applied embodiment And (c) are also described.
[0010]
In this example, a silicon wafer 50 formed by laminating the epitaxial layer 11 on the substrate layer 10 is used. Further, the impurity concentration in the vicinity of the second main surface of the substrate layer 10 is, for example, 1E 19 / cm 3 which is a preferable concentration for a rectifying diode.
[0011]
First, as shown in FIG. 2A, after a silicon oxide film 16 and a passivation film 17 are formed, a metal is deposited on the first main surface 12 side of the silicon wafer 50 to form an electrode film 18. Further, after a photoresist film (not shown) is formed in a pattern corresponding to the shape of the electrode in a photographic process, unnecessary portions of the electrode film 18 are removed to form a predetermined pattern.
[0012]
Next, as shown in FIG. 2B, the second main surface 13 of the silicon wafer 50 is ground to make the surface a rough surface 14, and further wet-etched. This process is a part according to this embodiment, and will be described in detail later. Then, as shown in FIG. 2C, a metal is deposited on the second main surface 13 of the silicon wafer 50 to form an electrode film 19.
[0013]
Note that each step shown in FIG. 2 is merely an example, and portions other than the step shown in FIG. 2B can be replaced with other steps. In addition, the process according to this embodiment can be applied to the manufacturing process of other semiconductor devices such as MOSFETs and IGBTs other than diodes.
[0014]
Further, the process of FIG. 2B will be described in detail. FIG. 1 is a flowchart of a method for manufacturing a semiconductor device according to an embodiment of the present invention. S1 in FIG. 1 corresponds to FIG. 2A, and S2 and S3 correspond to FIG. 2B.
[0015]
When the process shown in S1 is finished, as shown in S2, the second main surface 13 of the silicon wafer 50 is ground with a grindstone having a count of # 1500 to 2000. By this grinding, the second main surface 13 has an arithmetic average roughness Ra in the range of 0.003 to 0.005 μm and a maximum height Ry in the range of 0.01 to 0.03 μm.
[0016]
Next, as shown in S3, the second main surface 13 of the silicon wafer 50 is etched with an etchant containing hydrofluoric acid, nitric acid and sulfuric acid. By this etching, the roughness of the surface of the second main surface is set in a range of 0.05 μm to 0.3 μm in arithmetic mean roughness Ra and 0.3 μm to 1.3 μm in maximum height Ry.
[0017]
The advantages of the manufacturing method shown in S2 and S3 in FIG. 1 are due to the reason described below. FIG. 3 is a graph showing the results of experiments on the relationship between the roughness and strength of the surface of a silicon wafer. FIG. 3 shows a sample of a second main surface of a silicon wafer of the same type as a sample, which is ground, polished after grinding, ground and etched, and etched. This is a comparison of the strengths of various types of processing. In addition, about each intensity | strength, a silicon wafer is mounted | worn to a tension compression test machine so that the 2nd main surface side may contact | connect a bending strength jig | tool, and the bending strength of a silicon wafer is pressed from the 1st main surface side. Is measuring. In addition, the thickness of the sample after each processing was set to the same 300 μm. Further, in this experiment, the etching process was performed by etching about 2 μm using an etching solution containing hydrofluoric acid, nitric acid and sulfuric acid. In addition, those that were ground and polished, and those that were ground and etched were ground with a # 2000 grindstone. In this case, the roughness (maximum height Ry) of the second main surface was approximately 0.7 to 0.8 after polishing or after etching.
[0018]
In addition, in the case of only grinding, an experiment was performed by changing the roughness (maximum height Ry) of the second main surface to various values for comparison purposes. Furthermore, as shown in FIG. 4, it was found that the strengths of those that were just grounded almost coincided with the curve represented by the alternate long and short dash line.
[0019]
When the roughness (maximum height Ry) of the second main surface is in the range of 0.7 to 0.8, those that have been ground and ground have a strength that is at least twice that of the ground surface. I understood. In addition, it was found that those that were etched after grinding and those that were only etched had a strength that was nearly four times that of the one that was etched after grinding.
[0020]
Therefore, additional experiments were conducted on the etched parts after grinding, and the results were evaluated. The following conclusions were obtained. First, the roughness of the second main surface of the silicon wafer is almost the same as when Ry is 0.7 to 0.8 if the maximum height Ry is in the range of 0.3 μm to 1.3 μm. It was found that the strength of In addition, when the forward characteristics of the ohmic contact in this range were evaluated, it was found that it was equivalent to the case where only grinding with a # 360 or so grindstone.
In addition, when the maximum height Ry exceeded 1.3 μm, a bending strength was clearly inferior. In addition, when the maximum height Ry was less than 0.3 μm, it was discovered that the electrode film did not adhere and the ohmic contact was not sufficiently formed.
[0021]
Secondly, in order to set the roughness of the second main surface of the silicon wafer in the range of 0.3 μm or more and 1.3 μm or less at the maximum height Ry, it is assumed that etching is performed using the above-described etching solution. In this case, it has been found that grinding may be performed using a # 1500 to # 2000 grindstone. In addition, when the maximum height Ry is in the range of 0.3 μm to 1.3 μm, the arithmetic average roughness Ra of the second main surface of the silicon wafer is in the range of 0.05 μm to 0.3 μm. I also understood that.
[0022]
Third, after processing the silicon wafer, the arithmetic average roughness Ra of the second main surface of the silicon wafer is 0.05 μm or more and 0.3 μm or less, and the maximum height Ry is 0.3 μm or more and 1.3 μm or less. In order to be in the range, the roughness of the second main surface of the silicon wafer after grinding is 0.003 μm or more and 0.005 μm or less in arithmetic average roughness Ra, and 0.01 μm or more in maximum height Ry. It was found that it should be in the range of 0.03 μm or less. If the roughness after grinding is out of this range, problems such as longer etching time after grinding and a crush layer on the second main surface remain.
[0023]
Fourth, when the grinding conditions are the same and the above-mentioned etching solution is compared with another etching solution, the above-mentioned etching solution can remove the crushed layer on the second main surface caused by grinding in the shortest time. I understood. Note that it takes about 1 minute to about 10 minutes to remove the crushed layer on the second main surface ground with a # 1500 to 2000 grindstone with the above-described etching solution.
[0024]
Note that FIG. 4 shows that even when only etching is performed, the strength close to that obtained after grinding is obtained. However, in the case of processing only by etching, the time required for processing is several times longer than that after etching after grinding. Not right.
[0025]
As described above, when the method for manufacturing a semiconductor device according to the first embodiment of the present invention is applied, the forward characteristic of the ohmic contact with the electrode film formed on the second main surface of the silicon wafer is # It becomes the same as the forward characteristic when grinding with a grindstone of around 360. In addition, the strength of the silicon wafer has an advantage that it is equivalent to that obtained by grinding with a # 2000 or larger grindstone.
[0026]
In addition, although the above description has made the case where it applies to the process of manufacturing the diode of this invention as an example, it can apply preferably also to the process of manufacturing MOSFET, IGBT, etc. In that case, the impurity concentration in the vicinity of the second main surface of the substrate layer 10 may not be 1E 19 / cm 3 , but may be a preferable concentration of about 3E 18 / cm 3 or more.
[0027]
【The invention's effect】
As described above, according to the present invention, as a method for manufacturing a semiconductor device, the second main surface of a semiconductor substrate is ground using a # 1500 to # 2000 grindstone, and the surface roughness of the second main surface is determined. In the range of 0.003 μm to 0.005 μm in arithmetic mean roughness Ra and 0.01 μm to 0.03 μm in maximum height Ry, and the second main surface to hydrofluoric acid, nitric acid and Etching with an etching solution containing sulfuric acid, the roughness of the surface of the second main surface is 0.05 μm to 0.3 μm in arithmetic mean roughness Ra, and 0.3 μm to 1.3 μm in maximum height Ry. By introducing the following steps, a semiconductor device having both forward characteristics when grinding with a # 360 or grindstone and strength of a semiconductor chip when grinding with a grindstone of # 2000 or more is manufactured. Can wear. Therefore, the ohmic contact of the semiconductor device manufactured by this manufacturing method has a reliability equivalent to or higher than that of the prior art.
[Brief description of the drawings]
FIG. 1 is a flowchart of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing an example in which a method for manufacturing a semiconductor device according to an embodiment of the present invention is applied to manufacture of a diode.
FIG. 3 is a graph showing the results of experiments on the relationship between the roughness and strength of the surface of a silicon wafer.
FIG. 4 is a cross-sectional view schematically showing a method for manufacturing a power semiconductor device.
[Brief description of symbols]
DESCRIPTION OF SYMBOLS 10 Substrate layer 11 Epitaxial layer 12 Silicon oxide film 13 Silicon oxide film 14 Photoresist film 15 P-type impurity diffusion region 16 Silicon oxide film 17 Passivation film 18 Electrode film 19 Electrode film 50 Silicon wafer 51a Silicon chip 51b Silicon chip 51c Silicon chip 52 1st main surface 53 2nd main surface 54a Electrode 54b Electrode 54c Electrode 55 Electrode 55a Electrode 55b Electrode 55c Electrode

Claims (2)

半導体基板の第1の主面に電極を形成し、前記半導体基板の第2の主面に別の電極を形成し、前記半導体基板の該第2の主面の表面近傍の不純物濃度を3E 18 /cm 以上とする半導体装置の製造方法において、
前記第2の主面を#1500ないし#2000の砥石を用いて研削して、前記第2の主面の表面の粗さを、算術平均粗さRaで0.003μm以上0.005μm以下、最大高さRyで0.01μm以上0.03μm以下、の範囲にする工程と、
前記第2の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、前記第2の主面の表面の粗さを、算術平均粗さRaで0.05μm以上0.3μm以下、最大高さRyで0.3μm以上1.3μm以下、の範囲にする工程と、を有することを特徴とする半導体装置の製造方法。
An electrode is formed on the first main surface of the semiconductor substrate, another electrode is formed on the second main surface of the semiconductor substrate, and the impurity concentration in the vicinity of the surface of the second main surface of the semiconductor substrate is 3E 18. / Cm 3 or more in a method for manufacturing a semiconductor device,
The second main surface is ground using a # 1500 to # 2000 grindstone, and the surface roughness of the second main surface is 0.003 μm or more and 0.005 μm or less in terms of arithmetic average roughness Ra, maximum A step of adjusting the height Ry to a range of 0.01 μm or more and 0.03 μm or less;
The second main surface is etched with an etchant containing hydrofluoric acid, nitric acid and sulfuric acid, and the surface roughness of the second main surface is 0.05 μm or more and 0.3 μm or less in terms of arithmetic average roughness Ra, And a step of adjusting the maximum height Ry to a range of 0.3 μm or more and 1.3 μm or less.
請求項1の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。A semiconductor device manufactured using the method for manufacturing a semiconductor device according to claim 1.
JP2002187030A 2002-06-27 2002-06-27 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3860080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002187030A JP3860080B2 (en) 2002-06-27 2002-06-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002187030A JP3860080B2 (en) 2002-06-27 2002-06-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004031711A JP2004031711A (en) 2004-01-29
JP3860080B2 true JP3860080B2 (en) 2006-12-20

Family

ID=31182186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002187030A Expired - Lifetime JP3860080B2 (en) 2002-06-27 2002-06-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3860080B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253366A (en) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
JP2007214502A (en) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP5040721B2 (en) * 2008-02-22 2012-10-03 住友電気工業株式会社 Nitride semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2004031711A (en) 2004-01-29

Similar Documents

Publication Publication Date Title
US7148125B2 (en) Method for manufacturing semiconductor power device
US6580128B2 (en) Semiconductor substrate, semiconductor device, and processes of production of same
US9034733B2 (en) Semiconductor die singulation method
US8435417B2 (en) Method of manufacturing semiconductor device
US8598035B2 (en) Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
JP4022113B2 (en) Semiconductor device manufacturing method and semiconductor device
WO2018016029A1 (en) Semiconductor device and method for manufacturing same
US20230411336A1 (en) Semiconductor wafer, clip and semiconductor device
US6927167B2 (en) Method for manufacturing semiconductor device having controlled surface roughness
JPH08107049A (en) Method of wafer bonding of power unit
JP3860080B2 (en) Semiconductor device and manufacturing method thereof
JP2004079988A (en) Semiconductor device
JP2002190607A (en) Semiconductor device and its manufacturing method
US10439062B2 (en) Metallization layers for semiconductor devices and methods of forming thereof
JP3208319B2 (en) Method for manufacturing semiconductor device
JP2010103310A (en) Method of manufacturing semiconductor device
JP2003086787A (en) Semiconductor device and its manufacturing method
CN116013847A (en) Method for manufacturing semiconductor device
JPH05291186A (en) Formation of metal contact on surface of semiconductor chip
JP2004071886A (en) Vertical power semiconductor device and its manufacturing method
JP2004103919A (en) Semiconductor wafer and its manufacturing method, and semiconductor device
JP5194767B2 (en) Manufacturing method of semiconductor device
US20060032834A1 (en) Method of manufacturing semiconductor wafer and method of manufacturing semiconductor device
JPS61158171A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060920

R150 Certificate of patent or registration of utility model

Ref document number: 3860080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

EXPY Cancellation because of completion of term