JP3859662B2 - 符号変換方法及び符号変換装置 - Google Patents

符号変換方法及び符号変換装置 Download PDF

Info

Publication number
JP3859662B2
JP3859662B2 JP2004210831A JP2004210831A JP3859662B2 JP 3859662 B2 JP3859662 B2 JP 3859662B2 JP 2004210831 A JP2004210831 A JP 2004210831A JP 2004210831 A JP2004210831 A JP 2004210831A JP 3859662 B2 JP3859662 B2 JP 3859662B2
Authority
JP
Japan
Prior art keywords
main data
data
output
modulation
scrambled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004210831A
Other languages
English (en)
Other versions
JP2004355803A (ja
Inventor
良治 小林
伸一 田中
朗 武藤
信夫 赤平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004210831A priority Critical patent/JP3859662B2/ja
Publication of JP2004355803A publication Critical patent/JP2004355803A/ja
Application granted granted Critical
Publication of JP3859662B2 publication Critical patent/JP3859662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

この発明は、主データを高密度で記録するために、この主データをスクランブルして変調する符号変換方式及び符号変換装置、このスクランブルされて変調された主データをスクランブルデータと共に記録した符号記録媒体、主データをスクランブルして変調し、この主データを記録媒体に記録したり、この記録媒体に記録された主データを再生する記録装置及び再生装置に関する。
周知の様に、映像データや音声データ、あるいは計算機用のデータ等の各種のソフトウェアを記録する記録媒体として、光ディスクが普及して来ている。この光ディスクには、再生専用のものとして、レーザディスク（ＬＤ）、コンパクトディスク（ＣＤ）、ＣＤ−ＲＯＭ等があり、また書き換えあるいは追記可能なものとして、光磁気ディスク、相変化ディスク、ＣＤ−Ｒ等がある。
一方、近年は、高能率符号化技術が発展して来ており、映像データでさえも帯域圧縮されて、デジタルデータとして扱い易いものに変換され、あらゆる種類のデータがデジタルデータとして扱われる様になってい来ている。これに伴い、光ディスクの大容量化並びに記録密度の向上が要求されている。
しかしながら、記録媒体の記録密度を向上させると、記録媒体から読み出された信号１と信号０の差が小さくて、読み取りマージンが小さくなり、再生された信号の品質の劣化を招き易い。
この様な再生された信号の品質の劣化を回避するには、例えば記録媒体に信号を記録するときに、この記録される信号の低周波数成分を抑制せねばならない。これは、光ディスクから再生された信号には低周波ノイズが多く含まれており、この低周波ノイズをフィルタで除去してＳ／Ｎを向上させるので、再生された信号の必要な低周波数成分をもカットされてしまうためであり、記録される信号の低周波数成分を予め抑制して、その影響を回避している。
このため、低周波数成分を抑制し得るデータの符号化方式が提案されている。しかしながら、この符号化方式を適用しても、低周波成分を抑制し得ないデータのパターンが長く続くことがあるので、この確率を下げるために、データのスクランブルを行うことが有効である。
ところで、記録媒体にデータを記録し、これを再生する場合は、適宜に規定された大きさのデータを単位とし、この単位で記録及び再生を行っており、この単位をセクターと称している。また、このセクターに記録される符号は、記録及び再生装置の通信の周波数帯域幅を狭くするために、そのランレングスを制限されている。
この様にランレングスを制限されたセクターのデータを記録及び再生するときに、エラーが一旦発生すると、このエラー箇所だけでなく、これに引き続くデータの部分にもエラーが伝播することが知られている。これを防ぐために、セクターには、一定間隔毎に、記録データと見分けがつくような予め定められたパターンを記録しており、このパターンをシンクコードと称している。また、各シンクコードによって区切られるセクターの各部分をフレームと称している。
先にも述べた様に、データの記録に際しては、このデータの低周波数成分を抑制せねばならず、このために、このデータを変換してから記録する。この変換は、例えば図１８に示す様な符号変換装置によって行われる。
同図において、スクランブラー１０１は、主データを入力すると、この主データを疑似乱数系列に基づいてスクランブルし、このスクランブルされた主データを８／１６変換器１０２に加える。８／１６変換器１０２は、このスクランブルされた主データを入力すると、この主データを変調し、この変調された主データを出力する。この変調された主データは、記録及び再生装置へと伝送され、記録媒体に記録される。
また、スクランブラー１０１は、主データの入力に伴う論理アドレス（８ビット）の上位４ビットをシード選択信号として入力しており、１６の各論理アドレス毎に（１６セクターの度に）、スクランブルデータを変更している。このスクランブルデータは、相互に異なる１６種類の各疑似乱数系列のいずれかを示すものであって、各セクター毎に、スクランブルデータによって各疑似乱数系列を順次選択している。そして、セクタースタート信号に応答して、選択した疑似乱数系列によって１セクターのデータをスクランブルしている。
このスクランブラー１０１によるスクランブルは、主データと、次式（１）の生成多項式によって示されるＭ系列（Maximum length sequece系列）から生成されるデータ（乱数）との排他的論理和を両者のデータの各ビット毎に求めることによって行われる。
Figure 0003859662
図１９は、スクランブラー１０１の構成を示している。同図において、シードＲＯＭ１１１は、１６種類の各疑似乱数系列の初期ビットパターンを予め記憶しており、シード選択信号に応答して、これらの初期ビットパターンのいずれかを選択する。シフトレジスタ１１２は、シードロード信号に応答して、シードＲＯＭ１１１で選択された初期ビットパターンを受け取り、この初期ビットパターンをビットクロックに同期して順次シフトする。排他的論理和回路１１３は、シフトレジスタ１１２から出力されたビットと、このシフトレジスタ１１２内の左から４番目のビットとの排他的論理和を求め、この演算結果をシフトレジスタ１１２に戻す。このシフトレジスタ１１２内の下位の８ビットは、ワードククロックに同期してフリップフロップ１１４にラッチされ、このフリップフロップ１１４内の８ビットのビット列が各排他的論理和回路１１５に加えられる。これらの排他的論理和回路１１５は、８ビットのビット列と共に、８ビット（１ワード）の主データを入力し、各ビットの排他的論理をそれぞれ求め。これらの演算結果を出力する。
一方、８／１６変換器１０２は、スクランブルされた主データから出力用の主データを形成するために、２段階の変換を行っている。第１段階は、スクランブルされたデータをＰＰＭ（Pit Position Moduration）によって変調して、８ビットの主データから１６ビットの主データを形成すると言うものであり、第２段階は、この１６ビットの主データをＰＷＭ（Pulse Width Moduration）によって変調し、この１６ビットの主データから出力用の主データを形成すると言うものである。
図２０は、この８／１６変換器１０２の構成を示している。同図において、スクランブラー１０１からのスクランブルされた８ビットの主データは、フリップフロップ１２１を介してメインテーブル１２２及びサブテーブル１２３に加えらえると共に、ＤＳＶ制御回路１２４に加えられる。メインテーブル１２２は、この主データを入力すると共に、セレクター回路１２５からネクストステートを指示され、同様に、サブテーブル１２３は、この主データを入力すると共に、セレクター回路１２５からネクストステートを指示される。
メインテーブル１２２は、次の表１に示す様なメインデータを有しており、このメインデータを参照して、８ビットの主データ及びネクストステートに対応する１６ビットの主データを検索し、この１６ビットの主データを出力する。同様に、サブテーブル１２３は、次の表２に示す様なサブデータを有しており、このサブデータを参照して、８ビットの主データ及びネクストステートに対応する１６ビットの主データを検索し、この１６ビットの主データを出力する。
ただし、８ビットの主データの値の範囲が０〜２５５となるから、メインテーブル１２２においては、８ビットの主データの各値（０〜２５５）に対応して１６ビットの各主データを予め定めているものの、表１には、８ビットの主データの各値の一部（０〜４５）と、これらの値に対応する１６ビットの主データのみを示している。また、サブテーブル１２３においては、メインテーブル１２２とは異なり、８ビットの主データの各値の一部（０〜８７）のみに対応して１６ビットの各主データを予め定めており、表２には、８ビットの主データの各値の更なる一部（０〜４５）と、これらの値に対応する１６ビットの各主データを示している。更に、各テーブル１２２，１２３のいずれにおいても、各主データに対応してそれぞれのネクストステートを予め定めており、１６ビットの主データの検索に際しては、この１６ビットの主データに対応するネクストステートも読み出される。
Figure 0003859662
Figure 0003859662
メインテーブル１２２では、８ビットの主データの値が０〜８７の範囲内に含まれていれば、セレクター回路１２５から指示されたネクストステートに応じて、表１における各ステートＳ1〜Ｓ4のうちの１つを選択し、このステートに属する１６ビットの各主データのうちから８ビットの主データの値に対応する１６ビットの主データを選択し、この１６ビットの主データＤMをクロスバースイッチ１２６に出力する。また、メインテーブル１２２では、８ビットの主データの値が８８〜２５５の範囲内に含まれており、セレクター回路１２５から指示されたネクストステートによって表１における２つの各ステートＳ1，Ｓ4のいずれかが指示されていれば、表１における２つの各ステートＳ1，Ｓ4から８ビットの主データの値に対応する１６ビットの各主データを選択し、これらの主データＤ1，Ｄ4をクロスバースイッチ１２６に出力する。更に、メインテーブル１２２では、８ビットの主データの値が８８〜２５５の範囲内に含まれており、セレクター回路１２５から指示されたネクストステートによって表１における２つの各ステートＳ2，Ｓ3のいずれかが指示されていれば、指示されたステートから８ビットの主データの値に対応する１６ビットの主データを選択し、この主データをクロスバースイッチ１２６に出力する。
同様に、サブテーブル１２３では、８ビットの主データの値が０〜８７の範囲内に含まれていれば、セレクター回路１２５から指示されたネクストステートに応じて、表２における各ステートＳ1〜Ｓ4のうちの１つを選択し、このステートから８ビットの主データの値に対応する１６ビットの主データを選択し、この１６ビットの主データＤSをクロスバースイッチ１２６に出力する。
この際、各テーブル１２２，１２３からは、１６ビットの各主データが読み出されるだけでなく、これらの主データに対応するそれぞれのネクストステートも読み出されて、クロスバースイッチ１２６に出力される。
なお、フレームの最初のときには、シンクコードに応答して、ネクストステートを１に初期設定する。
ＤＳＶ制御回路１２４は、８ビットの主データ及びセレクター回路１２５からネクストステートを入力すると、８ビットの主データの値及びネクストステートに基づく判定を行い、この判定結果に応じたクロスバースイッチ切換信号をクロスバースイッチ１２６に出力する。
クロスバースイッチ１２６は、このクロスバースイッチ切換信号に応答して、メインテーブル１２２からの１６ビットの１つ乃至２つの主データ及びサブテーブル１２３からの１６ビットの主データのうちから１つ乃至２つを選択し、１６ビットの１つ乃至２つの主データを第１ＤＳＶ演算回路１２７及び第２ＤＳＶ演算回路１２８の少なくとも一方に出力する。
例えば、８ビットの主データの値が８７以下であって、この８ビットの主データの値に対応する１６ビットの各主データがメインテーブル１２２及びサブテーブル１２３のいずれにも存在すると、ＤＳＶ制御回路１２４で判定された場合は、クロスバースイッチ１２６は、クロスバースイッチ切換信号に応答して、メインテーブル１２２からの１６ビットの主データＤM、及びサブテーブル１２３からの１６ビットの主データＤSを選択し、これらの１６ビットの主データＤM，ＤSを第１及び第２ＤＳＶ演算回路１２７，１２８に出力する。
また、８ビットの主データの値が８８以上であって、この８ビットの主データの値に対応する各１６ビットの主データがメインテーブル１２２にのみに存在し、かつセレクター回路１２５からのネクストステートによって各ステート１，４のいずれかが指定されていると、ＤＳＶ制御回路１２４で判定された場合は、クロスバースイッチ１２６は、クロスバースイッチ切換信号に応答して、メインテーブル１２２からの１６ビットの各主データＤ1，Ｄ4を第１及び第２ＤＳＶ演算回路１２７，１２８に出力する。
更に、８ビットの主データの値が８８以上であって、この８ビットの主データの値に対応する１６ビットの各主データがメインテーブル１２２にのみに存在し、かつセレクター回路１２５からのネクストステートによって各ステート２，３のいずれかが指定されていると、ＤＳＶ制御回路１２４で判定された場合は、クロスバースイッチ１２６は、クロスバースイッチ切換信号に応答して、メインテーブル１２２からの１６ビットの１主データ（ネクストステートによって指定された各ステート２，３のいずれかより読み出された１６ビットの主データ）のみを選択し、この１６ビットの主データを第１ＤＳＶ演算回路１２７に出力する。
この様なクロスバースイッチ１２６による各１６ビットの主データＤM，Ｄ1，Ｄ4，ＤSの選択肢を次の表（３）に整理して示す。
Figure 0003859662
ただし、８ビットの主データの値が８８以上であって、セレクター回路１２５からのネクストステートによって各ステート１，４のいずれかが指定されているときに、各ステート１，４のいずれかについて、８ビットの主データのワードと１つ前のワード間に連続する同一符号のランレングスが２〜１０の範囲を外れていれば、ＤＳＶ制御回路１２４は、各１６ビットの主データＤ1，Ｄ4のうちから、ランレングスが２〜１０の範囲に入っている方のステートの１６ビットの主データのみが出力される様に、クロスバースイッチ１２６を制御する。このため、メインテーブル１２２からの各１６ビットの主データＤ1，Ｄ4を第１及び第２ＤＳＶ演算回路１２７，１２８に出力するには、８ビットの主データのワードと１つ前のワード間に連続する同一符号のランレングスが２〜１０の範囲に入ることが条件となる。
第１及び第２ＤＳＶ演算回路１２７，１２８は、１６ビットの主データを入力する度に、１６ビットの主データにかかわるＤＳＶ（Digital Sum Value）を演算して求める。このＤＳＶの演算方法は、次の通りである。
例えば、図２１（ａ）に示す様な１６ビット（１ワード）の主データをクロスバースイッチ１２６からセレクター回路１２５を通じてＰＷＭ変換回路１２９に入力すると、このＰＷＭ変換回路１２９は、この１６ビットの主データをパルス幅変調して、図２１（ｂ）に示す様な出力用の主データを形成し、この主データを出力する。
図２１（ａ），（ｂ）を比較すれば明らかな様に、１ワードの出力用の主データにおける値１の個数と値０の個数は、１ワードの１６ビットの主データから導き出すことができる。そこで、１６ビットの主データを入力する度に、１６ビットの主データに対応する１ワードの出力用の主データにおける値１の個数と値０の個数を求め、両者の個数の差を求める。この差は、各ワード毎に加算され、その積算値がＤＳＶとして求められる。第１及び第２ＤＳＶ演算回路１２７，１２８によって求められたそれぞれのＤＳＶは、セレクター回路１２５及び比較器１３０に与えられる。実際には、１ワードの出力用の主データにおける値１を＋１に置き換えると共に、値０を−１に置き換え、１ワードの出力用の主データにおける値＋１と値−１の総和を求め、この総和を各ワードの度に積算してＤＳＶを求める。
また、第１及び第２ＤＳＶ演算回路１２７，１２８による演算は、各セクター単位で行われ、１つのセクターの開始時点から終了時点まで、連続的に行われる。セクターの開示時点で、ＰＷＭ変換回路１２９から該セクターの最初のビットLSBを第１及び第２ＤＳＶ演算回路１２７，１２８に入力し、このビットLSBに応答して、出力用の主データの最初の値を０に初期設定する。
比較器１３０は、第１及び第２ＤＳＶ演算回路１２７，１２８からの各ＤＳＶを入力すると、これらのＤＳＶの絶対値が低い方を選択し、このＤＳＶを求めた側の演算回路をセレクター回路１２５に指示する。これに応答して、セレクター回路１２５は、比較器１３０から指示された演算回路を選択し、この演算回路によってＤＳＶが求められた１６ビットの主データをＰＷＭ変換回路１２９に出力すると共に、この１６ビットの主データに伴うネクストステートをメインテーブル１２２、サブテーブル１２３及びＤＳＶ制御回路１２４に出力する。
すなわち、８／１６変換器１０２においては、８ビットの主データを１６ビットの各主データに変換し、１６ビットの各主データに対応する出力用の各主データのＤＳＶを予め求めて、より小さなＤＳＶを導き得る側の１６ビットの主データを選択し、この１６ビットの主データを出力用の主データに変換して出力している。ただし、先に述べた様に８ビットの主データの値に対応する１６ビットの各主データがメインテーブル１２２にのみに存在し、かつセレクター回路１２５からのネクストステートによって各ステート２，３のいずれかが指定されている場合は、メインテーブル１２２からの１６ビットの１主データ（ネクストステートによって指定された各ステート２，３のいずれかより読み出された１６ビットの主データ）のみを選択するので、この１６ビットの主データから出力用の主データへの変換が一義的に行われることになる。
この様な符号変換装置による一連の処理を図２２及び図２３に示すフローチャートに従って整理して説明すると、次の通りである。
まず、入力された主データの各ビットをカウントすることにより、フレームの先頭を識別すると、このフレームの先頭にシンクコードを付加し（各ステップ２０１，２０２）、８／１６変換器１０２のセレクター回路１２５から出力されるネクストステートを１に初期設定する（ステップ２０３）。そして、セクターの終了でなければ（ステップ２０４，NO）、ステップ２０１に戻る。
引き続いて、入力した主データのフレームのスクランブルを開始し、スクランブルされた主データのフレームを１ワードずつ出力用の主データのフレームに変換する（各ステップ２０５，２０６）。そして、次のフレームを識別したときには、このフレームの先頭にシンクコードを付加し、再びネクストステートを１に初期設定して、スクランブルと変換を行う。以降同様に、各フレームの処理を繰り返し、１セクターの処理を終了する（ステップ２０４，YES）。
また、ステップ２０６においては、８ビット（１ワード）の値が８８未満であるか否かを判定し、８８未満であれば（ステップ３０１，YES）、メインテーブル１２２からの１６ビットの主データＤM及びサブテーブル１２３からの１６ビットの主データＤSのうちからより小さなＤＳＶを持つ方を選択する（ステップ３０２）。
また、８ビット（１ワード）の値が８８以上であれば（ステップ３０１，NO）、メインテーブル１２２からの１６ビットの１つ乃至２つの主データのいずれかを選択する（ステップ３０３）。
こうしてＤＳＶが常に小さくなる様な出力用の主データを形成すれば、この主データの低周波成分が抑制される。このため、この主データを記録媒体に記録し、これを再生する記録再生装置では、再生信号の低周波成分が抑制され、また、この再生信号のエンベロープ（包絡線）の偏りを抑制することができ、再生エラーを防止することができる。
しかしながら、上記従来の符号変換装置では、記録される再生信号の低周波成分を抑制し、この低周波成分の異常な増加が起こる確率を低下させることはできるものの、この確率を十分に低下させているとは言えず、再生エラーを起こすことがあった。
具体的には、図２０に示す８／１６変換器１０２において、１６ビットの主データがＭ種類であれば、これらの主データのうちには、ＤＳＶの発散を招くビットパターンを含むものがＮ種類あり、この様なビットパターンを含む１６ビットの主データが連続すると、ＤＳＶが増減して発散し、出力用の主データの低周波成分が増加してしまった。
ここでは、Ｍ＝２５６であって、Ｎ＝１６８となり、８ビットの主データの値が０〜８７であれば、ＤＳＶが収束するものの、８ビットの主データの値が８８〜２５５であれば、ＤＳＶが発散する。実際には、各主データの全体の約１０パーセントで、ＤＳＶの発散が発生する。図２４（ａ）のグラフは、１セクターにおける８ビットの主データの値の変動を示しており、図２４（ｂ）のグラフは、図２４（ａ）の主データの値の変動に応じたＤＳＶの増減を示している。これらのグラフからも明らかな様に、８ビットの主データの値が８８〜２５５の範囲に含まれ続けると、ＤＳＶが発散する。
すなわち、従来の符号変換装置では、入力した主データをスクランブルし、このスクランブルされた主データを８／１６変換しているものの、この主データの低周波成分を十分に低減することができず、このために、この主データを記録した記録媒体からの再生に際しては、再生信号の低周波成分が増加し、また、この再生信号のエンベロープ（包絡線）が急激に変動し、再生エラーを招いた。この再生エラーは、再生信号のエンベロープを補正したり、主データに付加されるＥＣＣ（Error Correction Code）によって、この主データを訂正したとしても、防ぐことができない。
また、スクランブルデータの各疑似乱数系列を予め定められた順次で変更するので、同一のセクターに、略同一の信号を繰り返して書き換える可能性が十分にある。この場合は、このセクターの記録媒体部分の特性が不均一に変化するので、再生信号のＳ／Ｎが低下して、再生エラーを招くことがある。
この様な再生エラーは、主データのスクランブルの方法を改善することにより、防止し得ると考えられる。
そこで、この発明は、上記従来の課題を解決するものであって、ＤＳＶの発散が十分に抑えられる様に疑似乱数系列を制御することによって、記録媒体に記録される信号の低周波成分を低減することを目的とする。
また、この発明は、同一のセクターに、略同一の信号を繰り返して書き換えることがない様に、疑似乱数系列を制御することを目的とする。
上記従来の課題を解決するために、請求項１に記載の発明は、複数種類の擬似乱数系列のいずれかに基づいて、主データをスクランブルするステップと、複数種類の変調データのいずれかに基づいて、スクランブルされた主データを変調するステップと、変調された主データから出力用の主データを生成するステップと、前記出力用の主データに含まれる０ビットの個数と１ビットの個数との差を表す演算値を求めるステップと、前記演算値の変化量が予め定められた許容範囲内にあるか否かを判定するステップと、前記演算値の変化量が前記予め定められた許容範囲内にないと判定された場合には、前記主データをスクランブルするステップにおいて使用される擬似乱数系列を前記複数種類の擬似乱数系列の中から新たに選択するステップと、前記新たに選択された擬似乱数系列に基づいて、前記主データを再度スクランブルするステップと、前記演算値に応じて、前記スクランブルされた主データを変調するステップにおいて使用される変調データを前記複数種類の変調データの中から新たに選択するステップと、前記新たに選択された変調データに基づいて、再度スクランブルされた主データを再度変調するステップとを包含する。
この様に出力用の主データに含まれる０ビットの個数と１ビットの個数との差を表す演算値の変化量、つまりＤＳＶの変化量がしきい値を越えると、複数種類の擬似乱数系列の中から疑似乱数系列を新たに選択してから主データを再度スクランブルするので、ＤＳＶがしきい値を下回るまで、新たな疑似乱数系列の選択とスクランブルが繰り返される。これによって、ＤＳＶの増加が確実に抑制され、出力用の主データの低周波成分が低減される。したがって、この出力用の主データを記録媒体に記録し、この記録媒体から信号を再生したときには、この再生信号の低周波成分が少なくて済み、再生エラーを十分に防止することができる。
請求項２に記載の様に、主データの変換をＭ種類の変換データを持つ第１変調によって行い、出力用の主データの形成を第２変調によって行われても良い。ここでは、Ｍ種類の変換データのうちのＮ種類の変換データが演算値の増加を招くものとする。
請求項３に記載の様に、第１変調がＭ種類の変換データを持つピットポジション変調であって、第２変調がパルス幅変調であっても良い。
請求項４に記載の様に、演算値の変化量がしきい値を越えると、この時点より以前に入力した予め定められた長さの主データの部分を該部分の疑似乱数系列を変更してから再度スクランブルしても良い。
あるいは、請求項５に記載の様に、予め定められた長さの入力された主データに対応する出力用の主データの演算値を求め、この演算値の変化量がしきい値を越えたときには、この入力された主データを疑似乱数系列を変更してから再度スクランブルし、この演算値の変化量がしきい値以内となる疑似乱数系列を求めても良い。
請求項６に記載の符号変換方法は、請求項１乃至５の様に演算値の変化量がしきい値を越えたか否かを判定する代わりに、演算値の絶対値がしきい値を越えたか否かを判定している点のみが異なる。
請求項７乃至１１に記載の符号変換装置は、上記符号変換方法を具体化したものである。
以上説明した様に、この発明の符号変換方式及び符号変換装置によれば、出力用の主データによって示される値０の個数と値１の個数の差を示す演算値の変化量、つまりＤＳＶの変化量がしきい値を越えると、スクランブルデータを変更してから前記入力された主データを再度スクランブルするので、ＤＳＶがしきい値を下回るまで、スクランブルデータの変更とスクランブルが繰り返される。これによって、ＤＳＶの増加が確実に抑制され、出力用の主データの低周波成分が低減される。
したがって、この出力用の主データを記録媒体に記録し、この記録媒体から信号を再生したときには、この再生信号の低周波成分が少なくて済み、再生エラーを十分に防止することができる。
また、主データとして、如何なるパターンのもの入力しても、ＤＳＶを許容範囲に収めることができ、再生エラーを十分に防止することができる。
また、この発明の符号記録媒体、符号記録装置及び符号再生装置によれば、各セクター毎に、スクランブルデータ及びスクランブルされた主データを記録しているので、スクランブルデータ及びスクランブルされた主データをセクターから読み出して、この主データをスクランブルデータに基づいて元に戻すことができる。したがって、主データに対してスクランブルの方法を自在に選択することが可能になり、再生信号の低周波成分の異常な変動を効果的に抑制することができる。これによって、再生信号を正確に二値化することができ、再生エラーを起こす確率を非常に少なくすることができる。また、光ディスクの同一のセクターへの書き換え回数に応じて、スクランブルデータを変更しているので、同一のセクターに同一の主データを繰り返して書き込んでも、このセクターの記録媒体の特性の均一性が劣化せず、再生信号のＳ／Ｎの低下を抑えることができ、繰り返して行われる記録及び再生の信頼性が向上する。
以下、この発明の実施形態を添付図面を参照して説明する。
図１は、この発明の符号変換装置の第１実施形態を示している。同図において、メモリ１１は、主データを入力して記憶するものであって、少なくとも２セクターの主データを記憶することができる。スクランブラー１２は、メモリ１１から主データを入力すると、この主データをスクランブルして、このスクランブルされた主データを８／１６変換器１３に出力する。８／１６変換器１３は、スクランブルされた主データから出力用の主データを形成するために、スクランブルされたデータをＰＰＭによって変調して、８ビットの主データから１６ビットの主データを形成し、更に、この１６ビットの主データをＰＷＭによって変調し、この１６ビットの主データから出力用の主データを形成し、この出力用の主データを出力する。比較器１４は、８／１６変換器１３によって求められたＤＳＶを入力し、このＤＳＶの変化量（微分値）が予め定められたしきい値を越えたか否かを判定し、この判定結果をコントローラ１５に出力している。コントローラ１５は、この符号変換装置を統括的に制御するものであって、主データをメモリ１１に書き込みのための書き込みアドレスの指示や、主データをメモリ１１から読み出すための読み出しアドレスの指示、スクランブラー１２の疑似乱数系列の初期ビットパターンの変更、変換失敗信号の出力等を行う。
スクランブラー１２は、図１９に示すスクランブラー１０１と同様に構成され、シードＲＯＭ１１１、シフトレジスタ１１２、排他的論理和回路１１３、フリップフロップ１１４及び各排他的論理和回路１１５を備えており、８ビット（１ワード）の主データを入力してスクランブルし、このスクランブルされた主データを出力する。
８／１６変換器１３は、図２０に示す８／１６変換器１０２と同様に構成され、フリップフロップ１２１、メインテーブル１２２、サブテーブル１２３、ＤＳＶ制御回路１２４、セレクター回路１２５、クロスバースイッチ１２６、第１及び第２ＤＳＶ演算回路１２７，１２８、ＰＷＭ変換回路１２９及び比較器１３０を備えており、８ビットの主データを１６ビットの主データに変換し、この１６ビットの主データを出力用の主データに変換して出力している。
この様な構成の符号変換装置の動作を図２に示すシーケンスチャートに従って説明する。
まず、コントローラ１５は、アイドル状態にあり（ステート４０１）、データイネーブル信号がアサートになると、メモリ１１を書き込み状態に設定し（ステート４０２）、１セクターの主データの記憶を開始する。セクタースタート信号がアサートになると、コントローラ１５は、メモリ１１から１セクターの主データの読み出しを開始して、この主データをスクランブラー１２に与えると共に、シード選択信号及びシードロード信号をスクランブラー１２に出力する（ステート４０３）。スクランブラー１２は、予め定められた各疑似乱数系列の初期ビットパターンを予め記憶しており、シード選択信号に応答して、これらの初期ビットパターンのいずれかを選択し、シードロード信号に応答して、選択された初期ビットパターンから開始される一連の乱数を生成し、この一連の乱数によって、主データの各ワードを順次スクランブルし、スクランブルされた主データの各ワードを８／１６変換器１３に順次出力する。
なお、最初に設定される疑似乱数系列の初期ビットパターンは、図１８に示す従来の装置と同様に、主データの入力に伴う論理アドレスの上位４ビットに基づいて設定すれば良い。
８／１６変換器１３は、スクランブルされた主データの各ワードをＰＰＭによって順次変調して、各ワード毎に、８ビットの主データから１６ビットの主データを形成し、更に、この１６ビットの主データをＰＷＭによって変調し、この１６ビットの主データから出力用の主データを形成し、この出力用の主データを出力する。また、８／１６変換器１３は、主データの各ワード毎に、ＤＳＶを積算して求め、このＤＳＶを比較器１４に出力する。比較器１４は、このＤＳＶの変化量がしきい値を越えたか否かを判定し、この判定結果をコントローラ１５に出力する。
こうしてメモリ１１から１セクターの主データを読み出して、この主データのスクランブルと変調を行っているときには、次の１セクター主デのータをメモリ１１に入力して記憶している（ステート４０４）。
このメモリ１１から１セクターの主データを読み出してしまうと、次の１セクターの主データをメモリ１１に書き込むことのみが続行され（ステート４０５）、この書き込みが終了して、セクタースタート信号がアサートになると、ステート４０４に戻り、この１セクターの主データを読み出して、この主データのスクランブルと変調を行う。
ステート４０４において、次の１セクターの主データが入力されなければ、１セクターの主データをメモリ１１から読み出すことのみが続行され（ステート４０６）、この１セクターの主データの読み出しが終了すると、コントローラ１５は、次の１セクターの主データの待機状態となり（ステート４０７）、読み出しアドレスと書き込みアドレスを一致させて、アイドル状態に戻る（ステート４０１）。
したがって、各セクターの主データをメモリ１１に順次記憶し、これ伴い、これらのセクターの主データをメモリ１１から順次読み出して、これらのセクターの主データを順次スクランブルすると共に変調して出力している。こうして出力された主データの各フレーム間にそれぞれのシンクコードを挿入し、エラー訂正コードを付加してから、この主データを記録再生装置（図３に示す）の記録部２４に入力する。この記録再生装置では、セクター単位で、主データを記録媒体に記録する。
一方、１セクターの主データのスクランブルと変調を行っている途中で（各ステップ４０４，４０６）、比較器１４によって、ＤＳＶの変化量がしきい値を越えたと判定されると、つまりＤＳＶが発散して、８／１６変換器１３から出力される主データの低周波成分が大きくなると、これに応答してコントローラ１５は、メモリ１１への書き込みアドレスと読み出しアドレスを初期化すると共に、変換失敗信号を出力する（ステート４０８）。この変換失敗信号は、８／１６変換器１３、記録再生装置（図３に示す）のドライブ制御部２６及びエラー訂正コード変調部２２に出力される。
この変換失敗信号は、リセット信号として、８／１６変換器１３に入力され、この８／１６変換器１３を初期化する。また、この変換失敗信号に応答して、記録再生装置は、このセクターについての記録を中断して、このセクターについての記録をやり直す状態となる。更に、この変換失敗信号に応答して、前段の回路（記録再生装置のエラー訂正コード変調部２２）は、主データの供給を該セクターからやり直す。
そして、コントローラ１５は、メモリ１１への書き込みが不可となるのを待ち（ステート４０９）、ステート４０１を経てステート４０２に戻り、先にＤＳＶが発散した１セクターの主データの読み出しを再び開始して、この主データをスクランブラー１２に与えると共に、シード選択信号及びシードロード信号をスクランブラー１２に出力する（ステート４１０）。このステート４１０においては、ＤＳＶの発散を招いたものとは異なる疑似乱数系列によって、この１セクターの主データがスクランブルされる様に、コントローラ１５は、この異なる疑似乱数系列の初期ビットパターンを指示するシード選択信号をスクランブラー１２に出力する。これに応答して、スクランブラー１２は、この異なる初期ビットパターンから開始される一連の乱数を生成し、この一連の乱数によって、主データを順次スクランブルし、スクランブルされた主データを８／１６変換器１３に順次出力する。８／１６変換器１３は、このスクランブルされた主データを変調して、出力用の主データを形成し、この出力用の主データを出力する。また、８／１６変換器１３は、ＤＳＶを積算して求め、このＤＳＶを比較器１４に出力する。
以降同様に、各ステート４０１〜４１０が繰り返され、ＤＳＶがしきい値以下となるまで、疑似乱数系列の初期ビットパターンが変更されて、同一セクターの主データのスクランブルと変調が繰り返される。この結果、ＤＳＶがしきい値を越えない状態で、つまり８／１６変換器１３から出力される該セクターの主データの低周波成分が十分に抑制された状態で、このセクターの主データが変換され、このセクターの主データが記録再生装置によって記録媒体に記録される。このため、この記録媒体から信号を再生したときには、この再生信号の低周波成分が十分に少なく、再生エラーを十分に防止することができる。
さて、これまでに述べて来た８／１６変換においては、入力される主データが８ビット単位（ワード単位）であるから、この主データの値が０〜２５５のいずれかに相当し、これらの値０〜２５５に応じて、１６ビットの主データの値を予め設定して置かねばならない。すなわち、主データの変換データとして、２5６種類のものを予め設定しておかねばならない。
一方、１６ビットの主データの上位２ビットが００となるビットパターンか、上位２ビットが０１となる各ビットパターのうちの一部分について、ＤＳＶが収束する傾向にあり、１６ビットの主データの上位２ビットが００となるビットパターンか、上位２ビットが０１となる各ビットパターのうちの一部分について、ＤＳＶの発散を招き易い。このＤＳＶの発散を招き易いビットパターンの種類は、１６８種類である。したがって、先の２５６種類の変換データのうちの１６８種類の変換データがＤＳＶの発散を招き易い。
なお、この第１実施形態の符号変換装置では、ＤＳＶの変化量がしきい値を越えたか否かを判定しているが、ＤＳＶの絶対値が予め定められたしきい値を越えたか否かを判定し、この判定に基づいて、同一の１セクターの主データをスクランブルし直しても構わない。
図３は、図１の符号変換装置を適用した記録再生装置を示している。
同図において、外部通信部２１は、記録すべきデータを入力すると、このデータをエラー訂正コード変調部２２に与える。エラー訂正コード変調部２２は、このデータを一旦記憶して、このデータをセクター単位に分離し、各セクターのデータにそれぞれのエラー訂正コードを付加し、各セクターのデータ及びエラー訂正コードを変調部２３に出力する。この変調部２３は、図１の符号変換装置を含み、各セクター毎に、データ及びエラー訂正コードのスクランブルと変調を行って、出力用の主データを形成し、この主データに各シンクコード等を付加してから記録部２４に出力する。記録部２４は、１セクターの主データ及び各シンクコード等をシリアルデータに変換し、このシリアルデータ対応する記録用の信号を形成し、この記録用の信号を光ヘッド２５に出力する。光ヘッド２５は、この記録用の信号を光信号（レーザ光）に変換して、この光信号を光ディスク２８に照射する。
ドライブ制御部２６は、この記録再生装置を統括的に制御するものであり、変調部２３及び記録部２４の処理に同期して、１セクターの主データ及び各シンクコード等の記録をヘッド制御部２７に指示する。これに応答して、ヘッド制御部２７は、光ディスク２８を回転駆動するモータ２９を制御すると共に、この光ヘッド２５が光ディスク２８のトラックをトレースする様に、この光ヘッド２５のアクチュエータを制御する。
この結果、１セクターの主データ及び各シンクコード等が光ディスク２８の１セクター（記憶領域）に記録される。
ここで、先に述べた様に、図１の符号変換装置は、１セクターの主データのスクランブルと変調を行っているときに、ＤＳＶが発散すると、変換失敗信号を出力する。そして、同一セクタの主データを再び受け取ると、疑似乱数系列を変更してから、このセクターの主データのスクランブルと変調をやり直す。
この記録再生装置では、この変換失敗信号をエラー訂正コード変調部２２及びドライブ制御部２６に入力する。この変換失敗信号に応答して、エラー訂正コード変調部２２は、同一セクターの主データを変調部２３に再び与える。また、ドライブ制御部２６は、このセクターの主データ及び各シンクコード等の記録のやり直しをヘッド制御部２７に指示する。これに応答して、ヘッド制御部２７は、光ディスク２８を回転駆動するモータ２９を制御すると共に、光ヘッド２５の移動を制御し、このセクターの主データ及び各シンクコード等を光ディスク２８の記録領域に書き込むことを一旦中断し、この後に同一セクターの主データ及び各シンクコード等を再び入力すると、これを光ディスク２８の同一記録領域に再び書き入む。したがって、この記録再生装置では、ＤＳＶが収束する１セクターの主データを入力して、このセクターの主データ及び各シンクコード等を光ディスク２８の同一記録領域に書き込むまで、光ディスク２８の同一記録領域への書き込みを繰り返すことになる。
また、この記録再生装置では、データの再生を外部から外部通信部２１を通じて指示されると、ドライブ制御部２６は、この旨をヘッド制御部２７に通知する。これに応答して、ヘッド制御部２７は、光ディスク２８を回転駆動するモータ２９を制御すると共に、光ヘッド２５の移動を制御する。これに伴い、光ヘッド２５は、セクター単位で、主データ及び各シンクコード等を示す光信号を光ディスク２８から読み出し、この光信号に対応する再生信号を再生部３１に出力する。再生部３１は、この再生信号のサンプリングと二値化を行って、シリアルデータを形成し、このシリアルデータを更にパラレルデータに変換し、１セクターの主データ及び各シンクコード等を復調部３２に出力する。復調部３２は、各シンクコードを検出しつつ、主データを復調し、この復調された主データをエラー訂正コード復調部３３に出力する。エラー訂正コード復調部３３は、主データのエラーを該主データのエラー訂正コードに基づき検出して訂正し、この訂正された主データを外部通信部２１を通じて外部へと出力する。
図４は、この発明の符号変換装置の第２実施形態を示している。この第２実施形態の符号変換装置では、図１の装置にセクターカウンタ４１を付設すると共に、スクランブラー１２の代わりに、スクランブラー切り換え部４２を適用してなり、ＤＳＶが発散したときには、各セクター単位で、スクランブルと変調をやり直すと共に、ＤＳＶの発散を招いたフレームでのみスクランブルの方法を変更している。
セクターカウンタ４１は、セクタースタート信号がアサートになると、つまりメモリ１１からの１セクターの主データの読み出しが開始されると、ビットクロック又はワードクロックに基づいて、このセクターの各フレームを順次カウントし、スクランブラー切り換え部４２及び８／１６変換器１３で処理中のフレームの位置、つまりセクター先頭からの該フレームの位置を検出し、このフレームの位置を比較器１４及びコントローラ１５に通知している。
スクランブラー切り換え部４２は、図５に示す様に、第１スクランブラー４３、第２スクランブラー４４、アンド回路４５、各排他的論理和演算器４６，４７を備えている。第１スクランブラー４３は、図１９に示すスクランブラー１０１と略同様に構成され、シードＲＯＭ１１１、シフトレジスタ１１２、排他的論理和回路１１３、及びフリップフロップ１１４（各排他的論理和回路１１５が排他的論理和演算器４７に対応する）を備えており、上式（１）の生成多項式によって示されるＭ系列から生成されるデータ（乱数）を出力するものである。また、第２スクランブラー４４も、図１９に示すスクランブラー１０１と略同様に構成され、シードＲＯＭ１１１、シフトレジスタ１１２、排他的論理和回路１１３、及びフリップフロップ１１４（各排他的論理和回路１１５が排他的論理和演算器４７に対応する）を備えており、上式（２）の生成多項式によって示されるＭ系列から生成されるデータ（乱数）を出力するものである。ただし、第２スクランブラー４４の場合は、シードＲＯＭ１１１、シフトレジスタ１１２、及びフリップフロップ１１４の容量を第１スクランブラー４３よりも大きくする必要がある。
通常、コントローラ１５からのフレーム信号がネゲートとなっており、アンド回路４５には値０の信号が入力されているので、第２スクランブラー４４のデータが排他的論理和演算器４６に出力されることはない。したがって、排他的論理和演算器４７は、第１スクランブラー４３から出力されたデータと８ビットの主データとの排他的論理和を求め、この演算結果を出力する。この場合、スクランブラー切り換え部４２は、図１９に示すスクランブラー１０１と同様の役目を果たす。
また、１セクターの任意のフレームの期間に、コントローラ１５からのフレーム信号がアサートになると、アンド回路４５に値１の信号が入力される。この場合、第１スクランブラー４３のデータと第２スクランブラー４４のデータとの排他的論理和が排他的論理和演算器４６によって求められ、この演算結果と８ビットの主データとの排他的論理和が排他的論理和演算器４７によって求められる。これによって、このフレームのみ、スクランブルの方法が他の各フレームとは異なることになる。
この様な構成の符号変換装置の動作を図６に示すシーケンスチャートに従って説明する。
まず、コントローラ１５は、アイドル状態にあり（ステート５０１）、データイネーブル信号がアサートになると、メモリ１１を書き込み状態に設定し（ステート５０２）、１セクターの主データの記憶を開始する。セクタースタート信号がアサートになると、コントローラ１５は、メモリ１１からの１セクターの主データの読み出しを開始して、この主データをスクランブラー切り換え部４２に与えると共に、シード選択信号及びシードロード信号をスクランブラー切り換え部４２に出力する（ステート５０３）。スクランブラー切り換え部４２の第１及び第２スクランブラー４３，４４は、シード選択信号及びシードロード信号に応答して、それぞれの疑似乱数系列の初期ビットパターンを設定して、それぞれのデータを出力する。このとき、フレーム信号がネゲートとなっているので、第１スクランブラー４３から出力されたデータによって、主データの各ワードが順次スクランブルされ、スクランブルされた主データの各ワードが８／１６変換器１３に順次出力される。８／１６変換器１３は、このスクランブルされた主データの各ワードをＰＰＭによって順次変調して、各ワード毎に、８ビットの主データから１６ビットの主データを形成し、更に、この１６ビットの主データをＰＷＭによって変調し、この１６ビットの主データから出力用の主データを形成し、この出力用の主データを出力する。また、８／１６変換器１３は、主データの各ワード毎に、ＤＳＶを積算して求め、このＤＳＶを比較器１４に出力する。比較器１４は、このＤＳＶの変化量がしきい値を越えたか否かを判定し、この判定結果をコントローラ１５に出力する。
こうしてメモリ１１から１セクターの主データを読み出して、この主データのスクランブルと変調を行っているときには、次の１セクターの主データをメモリ１１に入力して記憶している。また、フレーム信号をネゲートとしている（ステート５０４）。
このメモリ１１から１セクターの主データを読み出してしまうと、読み出しを一旦中断して、次の１セクターの主データをメモリ１１に書き込むことのみが続行され（ステート５０５）、この書き込みが終了して、セクタースタート信号がアサートになると、ステート５０４に戻り、この１セクターの主データを読み出して、この主データのスクランブルと変調を行う。
ステート５０４において、次の１セクターの主データが入力されなければ、１セクターの主データをメモリ１１から読み出すことのみが続行され（ステート５０６）、次の１セクターの主データの待機状態となり（ステート５０７）、メモリ１１が空になると、アイドル状態に戻る（ステート５０１）。
したがって、各セクターの主データをメモリ１１に順次記憶し、これ伴い、これらのセクターの主データをメモリ１１から順次読み出して、これらのセクターの主データを順次スクランブルすると共に変調して出力している。
一方、１セクターの主データのスクランブルと変調を行っている途中で（各ステップ５０４，５０６）、比較器１４によって、ＤＳＶの変化量がしきい値を越えたと判定されると、つまりＤＳＶが発散して、８／１６変換器１３から出力される主データの低周波成分が大きくなると、コントローラ１５は、セクタカウンタ４１からの通知に基づいて、ＤＳＶの発散を招いたフレームを識別して記憶してから、メモリ１１への書き込みアドレスと読み出しアドレスを初期化すると共に、変換失敗信号を出力する（ステート５０８）。この変換失敗信号は、８／１６変換器１３、記録再生装置（図３に示す）のドライブ制御部２６及びエラー訂正コード変調部２２に出力される。
この変換失敗信号は、リセット信号として、８／１６変換器１３に入力され、この８／１６変換器１３を初期化する。また、この変換失敗信号に応答して、記録再生装置は、このセクターについての記録を中断して、このセクターについての記録をやり直す状態となる。更に、この変換失敗信号に応答して、前段の回路（記録再生装置のエラー訂正コード変調部２２）は、主データの供給を該セクターからやり直す。
そして、コントローラ１５は、メモリ１１への書き込みが不可となるのを待ち（ステート５０９）、ステート５０１を経てステート５０２に戻り、先にＤＳＶが発散した１セクターの主データの記録が再び開始れると、この１セクターの主データの読み出しを開始して、この主データをスクランブラー切り換え部４２の第１及び第２スクランブラー４３，４４に与えると共に、シード選択信号及びシードロード信号を第１及び第２スクランブラー４３，４４に出力する（ステート５１０）。このステート５１０においては、ＤＳＶの発散を招いたものとは異なる疑似乱数系列によって、この１セクターの主データがスクランブルされる様に、コントローラ１５は、この異なる疑似乱数系列の初期ビットパターンを指示するシード選択信号を第１及び第２スクランブラー４３，４４に出力する。
ここで、前回のＤＳＶの発散を招いたフレームが先頭のフレームであった場合は、コントローラ１５は、この先頭のフレーム期間のみ、フレーム信号をアサートにする。これに応答して、スクランブラー切り換え部４２では、第１及び第２スクランブラー４３，４４から出力されたそれぞれのデータによって該フレームをスクランブルし、このスクランブルされたフレームを８／１６変換器１３に出力する（ステート５１１）。引き続いて、次のフレームからはフレーム信号をネゲートにして、スクランブラー切り換え部４２の第１スクランブラー４３から出力されたデータのみによって、主データをスクランブルし、スクランブルされた主データの各ワードを８／１６変換器１３に順次出力する（ステート５０４）。
また、前回のＤＳＶの発散を招いたフレームが先頭のフレームでなかった場合は、フレーム信号をネゲートのままにして、スクランブラー切り換え部４２の第１スクランブラー４３から出力されたデータのみによって、主データをスクランブルし、スクランブルされた主データの各ワードを８／１６変換器１３に順次出力する（ステート５０４）。この途中で、前回のＤＳＶの発散を招いたフレームに達すると、このフレーム期間のみ、フレーム信号をアサートにし、これに応答して、スクランブラー切り換え部４２では、第１及び第２スクランブラー４３，４４から出力されたそれぞれのデータによって該フレームをスクランブルし、このスクランブルされたフレームを８／１６変換器１３に出力する（ステート５１１）。引き続いて、次のフレームからは、フレーム信号をネゲートにして、スクランブラー切り換え部４２の第１スクランブラー４３から出力されたデータのみによって、主データをスクランブルする（ステート５０４）。
また、ステート５０４において、次の１セクターの主データが入力されず、１セクターの主データをメモリ１１から読み出すことのみが続行されている状態で（ステート５０６）、前回のＤＳＶの発散を招いたフレームに達すると、このフレーム期間のみ、フレーム信号をアサートにし、これに応答して、スクランブラー切り換え部４２では、第１及び第２スクランブラー４３，４４から出力されたそれぞれのデータによって該フレームをスクランブルする（ステート５１２）。そして、次のフレームからは、フレーム信号をネゲートにし、スクランブラー切り換え部４２の第１スクランブラー４３から出力されたデータのみによって、主データをスクランブルする（ステート５０６）。
以降同様に、１セクターの主データのスクランブルと変調を行っている途中で（各ステップ５０４，５０６）、ＤＳＶが発散する限り、各ステート５０８，５０９，５０１，５０２，５１０を経て、同一セクターの主データのスクランブルと変調を繰り返す。
なお、この第２実施形態においては、ＤＳＶの発散を招いたときには、セクターの疑似乱数系列を変更すると共に、ＤＳＶの発散を招いたフレームの疑似乱数系列をも変更して、同一セクターの主データのスクランブルと変調を繰り返しているが、ＤＳＶの発散を招いたフレームの疑似乱数系列のみを変更して、スクランブルと変調を繰り返しても構わない。
更に、ＤＳＶの変化量がしきい値を越えたか否かを判定するのではなく、ＤＳＶの絶対値が予め定められたしきい値を越えたか否かを判定しても構わない。
図７は、この発明の符号変換装置の第３実施形態を示している。この第３実施形態の符号変換装置は、図１の装置に、８／１６変換器１３の出力を遮断したり通過させるための出力制御部４８を付設したものである。
ここでは、まず、コントローラ１５は、出力制御部４８への出力イネーブル信号をネゲートとすることにより、８／１６変換器１３の出力を出力制御部４８で遮断させる。この状態で、データイネーブル信号がアサートになると、コントローラ１５は、メモリ１１を書き込み状態に設定し、１セクターの主データをメモリ１１に入力して記憶する。引き続いて、セクタースタート信号がアサートになると、コントローラ１５は、メモリ１１から１セクターの主データを読み出して、この主データをスクランブラー１２に与えると共に、シード選択信号及びシードロード信号をスクランブラー１２に出力する。これに応答して、スクランブラー１２は、各疑似乱数系列の初期ビットパターンのいずれかを選択し、選択された初期ビットパターンから開始される一連の乱数を生成し、この一連の乱数によって、主データをスクランブルし、スクランブルされた主データを８／１６変換器１３に出力する。８／１６変換器１３は、このスクランブルされた主データをＰＰＭによって変調して、８ビットの主データから１６ビットの主データを形成し、更に、この１６ビットの主データをＰＷＭによって変調し、この１６ビットの主データから出力用の主データを形成し、この出力用の主データを出力する。
この出力用の主データは、出力制御部４８によって遮断され、記録再生装置の記録部２４へと伝達されることはない。
また、８／１６変換器１３は、主データの各ワード毎に、ＤＳＶを積算して求め、このＤＳＶを比較器１４に出力する。比較器１４は、このＤＳＶの変化量がしきい値を越えたか否かを判定し、この判定結果をコントローラ１５に出力する。
ＤＳＶの変化量がしきい値以下であると判定された場合には、コントローラ１５は、出力制御部４８への出力イネーブル信号をアサートとすることにより、８／１６変換器１３の出力が出力制御部４８を通過することを可能にする。また、コントローラ１５は、先のものと同一の１セクターの主データをメモリ１１から再度読み出し、この主データをスクランブラー１２に与えると共に、先のものと同一のシード選択信号及びシードロード信号をスクランブラー１２に出力する。これによって、先のものと同一のスクランブルされた主データがスクランブラー１２から８／１６変換器１３へと再び与えられ、この８／１６変換器１３からは先のものと同一の出力用の主データが出力される。
この出力用の主データは、出力制御部４８を通過し、記録再生装置の記録部２４に与えられる。
また、ＤＳＶの変化量がしきい値を越えたと判定された場合には、コントローラ１５は、出力制御部４８への出力イネーブル信号をネゲートに維持し続け、８／１６変換器１３の出力を出力制御部４８で遮断さておく。この状態で、コントローラ１５は、先のものと同一の１セクターの主データをメモリ１１から再度読み出し、この主データをスクランブラー１２に与えると共に、シード選択信号を変更し、この変更されたシード選択信号をシードロード信号と共にスクランブラー１２に出力する。これに応答して、スクランブラー１２は、疑似乱数系列の初期ビットパターンを変更して、一連の乱数を生成し、この一連の乱数によって、主データをスクランブルし、スクランブルされた主データを８／１６変換器１３に出力する。８／１６変換器１３は、このスクランブルされた主データを変調し、出力用の主データを出力する。この出力用の主データは、出力制御部４８によって遮断され、記録再生装置の記録部２４へと伝達されることはない。
また、８／１６変換器１３は、主データの各ワード毎に、ＤＳＶを積算して求め、このＤＳＶを比較器１４に出力する。比較器１４は、このＤＳＶの変化量がしきい値を越えたか否かを判定し、この判定結果をコントローラ１５に出力する。
このＤＳＶの変化量がしきい値を越えれば、出力制御部４８への出力イネーブル信号をネゲートに維持し続けたまま、先のものと同一セクターの主データをメモリ１１からまた再び読み出し、疑似乱数系列を変更して、この主データをスクランブルし、この主データを変調して、ＤＳＶを求める。そして、このＤＳＶがしきい値以下となるまで、疑似乱数系列の変更、スクランブルと変調を繰り返す。
この結果、ＤＳＶの変化量がしきい値以下になると、出力制御部４８への出力イネーブル信号をアサートにして、先のものと同一セクターの主データをメモリ１１から再度読み出し、この主データを１つ前の処理のときと同一の疑似乱数系列によって再びスクランブルし、この主データを変調し、出力用の主データを出力制御部４８を介して出力する。
したがって、ＤＳＶの変化量がしきい値を越える限り、出力制御部４８によって８／１６変換器１３の出力を遮断し続けると共に、疑似乱数系列の変更、スクランブル及び変調を繰り返す。また、ＤＳＶの変化量がしきい値以下になると、出力制御部４８による８／１６変換器１３の出力の遮断を解除し、疑似乱数系列を１つ前の処理のときと同一のものに設定してから、スクランブル及び変調を行い、ＤＳＶの変化量がしきい値以下となった出力用の主データを再度形成し、この出力用の主データを出力制御部４８を介して出力する。この場合、ＤＳＶの変化量がしきい値以下となった主データのみをセクター単位で出力するので、記録再生装置では、この主データを光ディスク２８の記録領域に一度書き込むだけで済み、光ディスク２８の同一記録領域への書き込みを繰り返す必要がない。
更に、ＤＳＶの変化量がしきい値を越えたか否かを判定するのではなく、ＤＳＶの絶対値がしきい値を越えたか否かを判定しても構わない。
次に、この発明の符号記録媒体の一実施形態である光ディスクを図８乃至図１１を参照して説明する。
図８は、この実施形態の光ディスクのデータユニットの構成を示している。図９は、この光ディスクのセクターフォーマットを示している。図１０は、この光ディスクのシンクフレームフォーマットを示しており、このシンクフレームフォーマットに図９のデータユニットが含まれ、このシンクフレームフォーマットが図８のセクターフォーマットに含まれる。図１１は、図９のセクターフォーマットを記録した光ディスクを模式的に示している。
光ディスクにおいては、映像データ、音声データ及び計算機用データ等の主データを各セクターに分割して記録及び再生している。図１１に示す様に、光ディスク上のセクターは、ＨＥＡＤＥＲ部並びにＭＩＲＲＯＲ部９１、及びＲＥＣＯＲＤＩＮＧ部９２によって構成され、これらのセクターを交互に記録している。
図９に示す様に、１セクターは、ＨＥＡＤＥＲ部、ＭＩＲＲＯＲ部及びＲＥＣＯＲＤＩＮＧ部からなり、全部で２６９７バイトである。ＨＥＡＤＥＲ部、ＭＩＲＲＯＲ部は、光ディスク上で定められる。実際にデータの記録及び再生を行うのがＲＥＣＯＲＤＩＮＧ部であり、このＲＥＣＯＲＤＩＮＧ部は、ＧＡＰ部、ＧＵＡＲＤ部、ＶＦＯ部、ＰＳ部、ＤＡＴＡ部、ＰＡ部、ＢＵＦＦＥＲ部からなり、２５６７バイトを占める。これらのうちのＤＡＴＡ部は、２４１８バイトであり、図１０のシンクフレームマットに相当し、２６個のシンクフレーム（９３バイト）から構成される。
図８に示す様に、データユニットは、全体で２０６４バイト（１７２バイト×１２）であり、４バイトのＤＡＴＡＩＤ部、２バイトのＩＥＤ部、６バイトのＳＣＬ部、２０４８バイトのＭＡＩＮＤＡＴＡ部、４バイトのＥＤＣ部から構成される。ＤＡＴＡＩＤ部には、トラッキングタイプ、つまりグルーブトラック及びランドトラックのいずれであるかを示すデータ、あるいはリードエリア及びリードアウトエリアのいずれであるかを示すデータ、あるいはセクターアドレス等が記録されている。ＩＥＤ部には、ＤＡＴＡＩＤ部のエラーを検出するためのコードが記録され、ＳＣＬ部には、スクランブルデータが記録され、ＥＤＣ部には、このＥＤＣ部を除く２０６０バイトの他の部分のエラーを検出するためのコードが記録されている。
ＳＣＬ部のスクランブルデータ及びＤＡＴＡＩＤ部のセクターアドレスは、予め定められた複数の疑似乱数系列の初期ビットパターンのうちの１つを指示しており、この初期ビットパターンから開始される一連の乱数と光ディスクに記録すべき主データを論理演算（例えば排他的論理和）することによって、この主データに対してスクランブル処理がなされる。
このスクランブルされた主データをＭＡＩＮＤＡＴＡ部とし、スクランブルデータ等を付加したものが図８のデータユニットとなる。このデータユニットにエラー訂正符号を付加すると、２３６６バイトとなり、これをデジタル変調の後に、９１バイト毎に、２バイトの同期信号（シンクコード）を挿入して、図１０に示す２６個のシンクフレームを構成する。各同期信号ＳＹ０，ＳＹ１，…，ＳＹ７は、“０”と“１”の組み合わせからなり、それぞれのパターンを有する。
この結果、全体で２４１８バイトとなり、これが図９のセクターフォーマットにおけるＤＡＴＡ部に該当する。
この実施形態では、スクランブルデータだけでなく、セクターアドレスにも基づいて、疑似乱数系列の選択を行っている。これは、セクターアドレスを無視すると、同じ乱数系列によってスクランブルされた相関性を強く持つそれぞれの信号が光ディスク２８の隣接する各トラックに記録される可能性があり、この場合はトラッキング等が不安定になるからであり、このためにセクターアドレスを考慮して、隣接する各トラックについては相互に異なるそれぞれの疑似乱数系列を選択する様にしている。
ＳＣＬ部のスクランブルデータは、例えば、通常は６ビットの全てを“０”とし、記録される信号の低周波成分が異常に増加するときには（ＤＳＶが発散するとき）、６ビットのいずれかを“０”以外の値としする。スクランブルデータの６ビットの全てを“０”としたときには、スクランブルが行われず、６ビットのいずれかを“０”以外の値としたときには、スクランブルが行われる。
また、スクランブルデータとして、データ書き換えのときには書き換え回数に対応するデータ、あるいは乱数に基づいて得られたデータ、あるいはそれらを組み合わせて得られるデータ等を設定しても良い。
図１２は、この発明の符号記録装置の第１実施形態を示している。この符号記録装置では、図１１に示す光ディスクへの主データの記録を行う。
デジタル化された音声データ、映像データ及び計算機用データ等の主データは入力ＩＦ５１を通して入力される。この主データは、論理演算器５０に与えられる。この論理演算器５０は、この主データと共に、疑似乱数発生器５２から乱数を入力し、この乱数と主データを論理演算（例えば排他的論理和）することによって、この主データに対してスクランブル処理を施す。
疑似乱数発生器５２は、原始多項式に基づいて疑似乱数系列を発生している。この原始多項式としては、例えば最大周期系列における１５次のＸ15＋Ｘ4＋１（上式（１）に示す）、あるいは３１次のＸ31＋Ｘ3＋１等がある。例えば、１５次のＸ15＋Ｘ4＋１に基づいて疑似乱数系列を発生する場合は、疑似乱数発生器５２は、図１３に示す様に１５個のレジスタＲＥと、１つの排他的論理和回路ＥＸから構成され、各レジスタＲＥに初期ビットパターンＲ14，Ｒ13，……，Ｒ0を設定し、これらのレジスタＲＥのビットを矢印で示す様に順次シフトし、これらのレジスタＲＥのビットの値を逐次変更することによって、初期ビットパターンから開始される一連の乱数を生成する。
したがって、疑似乱数発生器５２には、初期ビットパターンを与えねばならない。初期値データ発生器５３は、複数の疑似乱数系列の初期ビットパターンを記憶しており、各セクターの主データを入力する度に、システムコントローラ５４からの指示を受け、各疑似乱数系列の初期ビットパターンのいずれかを選択して疑似乱数発生器５２に与える。
従来では、例えば図１４に示す様な１６種類の各値（ビット列）と１６種類の疑似乱数系列の初期ビットパターン（初期値）を書き込んだデータテーブルを初期値データ発生器５３に予め記憶しておき、システムコントローラ５４から初期値データ発生器５３へと光ディスクのセクター（記憶領域）を示すアドレスを与えていた。これに応答して、初期値データ発生器５３は、セクターのアドレスから特定の４ビットを抽出し、この４ビットの値に対応する初期ビットパターンをデータテーブルから選択し、この初期ビットパターンを疑似乱数発生器５２に与えていた。
しかしながら、光ディスクの同一のセクター（記憶領域）にデータを記録するときには、常に、同じ疑似乱数系列の初期ビットパターンが選択される。この場合、同一のセクターに同一の主データを繰り返して書き込むと、このセクターの記録媒体の特性が不均一となり、再生信号のＳ／Ｎが低下してしまう。
そこで、この発明の実施形態では、セクターのアドレスだけでなく、他のデータをも考慮して、疑似乱数系列の初期ビットパターンを選択する。この他のデータとしては、例えば同一セクターについての書き換え回数を適用することができる。この場合、図１４に示すデータテーブルの代わりに、図１５に示す様に各書き換え数について、１６種類の各値（ビット列）に対応して１６種類の各疑似乱数系列の初期ビットパターン（初期値）を設定したデータテーブルを初期値データ発生器５３に予め記憶しておき、このデータテーブルから書き換え回数を選択し、この選択された書き換え数の列を参照して、セクターのアドレスに対応する疑似乱数系列の初期ビットパターンを選択すれば良い。
あるいは、書き換え回数の代わりに、乱数発生器によって乱数を発生し、この乱数に応じて各データテーブルのいずれかを選択しても良い。更に、乱数発生器によって発生される乱数の初期値として、書き換え回数や書き換え日時を該乱数発生器に与えれば、乱数と書き換え回数や書き換え時間を組み合わせることができる。
書き換え回数、書き換え時間は、システムコントローラ５４で求められ、初期値データ発生器５３に与えられる。
こうしてスクランブルされた主データは、図８のＭＡＩＮＤＡＴＡ部として、第１多重化器５６に入力される。また、第１付加信号発生器５５は、初期値データ発生器５３から疑似乱数系列の初期ビットパターンをスクランブルデータとして受け取ると共に、システムコントローラ５４からセクターアドレス、エラーを検出するためのコード等を受け取り、これらを図８のＤＡＴＡＩＤ部、ＩＥＤ部、ＳＣＬ部、ＥＤＣ部として第１多重化器５６に与える。第１多重化器５６は、各部を受け取って配列し、図８のデータユニットを形成して出力する。このデータユニットは、エラー訂正符号発生器５７に入力され、ここでエラー訂正符号が演算され、このエラー訂正符号が該データユニットに付加される。
デジタル変調器（例えば８／１６変調）５８は、データユニット及びエラー訂正符号を入力すると、これをデジタル変調して第２多重化器６１に出力する。一方、第２付加信号発生器５９は、システムコントローラ５４から必要なデータを受け取って、図９のＶＦＯ部、ＰＳ部、ＰＡ部及びＤＡＴＡ部内の同期信号（シンクコード）等を形成し、これらを第２多重化器５ａに出力する。第２多重化器６１は、各部を受け取って配列し、図９の１セクターのデータを形成して出力する。
この１セクターのデータは、半導体レーザ変調器６２に入力されて、ここで変調され、この半導体レーザ変調器６２の変調出力が光学ヘッド６３に加えられ、この変調出力によって、光学ヘッド６３内の半導体レーザから出射されるレーザ光が制御される。このレーザ光が光ディスク６４に照射されて、この光ディスク６４に１セクターのデータが記録される。
図１６は、この発明の符号記録装置の第２実施形態を示している。この符号記録装置では、図１２の装置に、ＤＳＶ演算器７０を付加したものである。
なお、図１６において、図１２と同様の作用を果たす部位には、同じ符号を付する。
この装置では、主データを入力ＩＦ５１を通して入力し、論理演算器５０は、この主データを疑似乱数発生器５２からの乱数によってスクランブルし、このスクランブルされた主データを図８のＭＡＩＮＤＡＴＡ部として、第１多重化器５６に出力する。また、第１付加信号発生器５５は、図８のＤＡＴＡＩＤ部、ＩＥＤ部、ＳＣＬ部、ＥＤＣ部を第１多重化器５６に与える。第１多重化器５６は、各部を受け取って配列し、図８のデータユニットを形成して出力する。このデータユニットは、エラー訂正符号発生器５７に入力され、ここでエラー訂正符号が演算され、このエラー訂正符号が該データユニットに付加される。デジタル変調器（例えば８／１６変調）５８は、データユニット及びエラー訂正符号を入力すると、これをデジタル変調して出力する。
これまでの動作は、図１２の装置と同様であり、スクランブルに用いられる疑似乱数系列の初期ビットパターンをセクターのアドレスだけでなく、書き換え回数、書き換え時間もしくは乱数に基づいて設定する。
次に、ＤＳＶ演算器７０は、デジタル変調器５８から出力されたデータについて、ＤＳＶを演算して求め、こＤＳＶをシステムコントローラ５４に通知する。システムコントローラ５４は、例えばＤＳＶの絶対値が予め定められたしきい値よりも大きいか否かを判定する。
一方、第２付加信号発生器５９は、図９のＶＦＯ部、ＰＳ部、ＰＡ部及びＤＡＴＡ部内の同期信号等を第２多重化器６１に与える。第２多重化器６１は、各部を受け取って配列し、図９の１セクターのデータを形成して出力する。
この１セクターのデータは、半導体レーザ変調器６２に入力される。半導体レーザ変調器６２は、１セクターのデータを変調し、変調出力を光学ヘッド６３に加える。この変調出力によって、光学ヘッド６３内の半導体レーザから出射されるレーザ光が制御され、光ディスク６４に１セクターのデータが記録される。
ここで、ＤＳＶの絶対値がしきい値よりも大きい場合は、デジタル変調器５８から出力されたデータをそのまま光ディスクに記録しておくと、この光ディスクからの該データの再生に際し、不都合が起こる可能性がある。そこで、システムコントローラ５４は、半導体レーザ変調器６２に対して同一セクターの記録のやり直しを指示する。
同時に、システムコントローラ５４は、疑似乱数系列の初期ビットパターンの変更を初期値データ発生器５３に指示すると共に、スクランブルのやり直しを疑似乱数発生器５２に指示する。また、システムコントローラ５４は、入力ＩＦ５１、エラー訂正符号発生器５７、デジタル変調器５８、あるいは光ディスク６４の回転駆動装置（図示せず）や光学ヘッド６３の移動装置（図示せず）等に処理のやり直しを指示する。
これによって、同一セクターの主データが再びスクランブルされて変調され、デジタル変調器５８から出力されたデータのＤＳＶが再び求められる。そして、このＤＳＶがしきい値以下となるまで、同一セクターの主データのスクランブル、変調及び記録が繰り返され、ＤＳＶがしきい値以下となったときのデータが光ディスクに記録されると、次のセクターの処理へと移る。
なお、同一セクターの主データを前段の回路から繰り返し供給させて、この同一セクターの主データの処理を繰り返しても良いし、同一セクターの主データを入力ＩＦ５１に一旦記憶させておき、この同一セクターの主データを入力ＩＦ５１から繰り返し供給させて、処理を繰り返しても良い。
また、同一セクターの主データの記録を繰り返す代わりに、デジタル変調器５８から出力されたデータをバッファに一旦蓄え、ＤＳＶがしきい値を越えれば、このバッファ内のデータを半導体レーザ変調器６２に与え、ＤＳＶがしきい値以下であれば、このバッファ内のデータを切り捨てる様にしても構わない。
更に、図１２及び図１６に示す装置においては、半導体レーザを例示しているが、気体レーザを適用しても構わない。
図１７は、この発明の符号再生装置の一実施形態を示している。この符号再生装置では、図１２及び図１６に示す符号記録装置によって図１１に示す光ディスクに記録された主データを再生する。
図１７において、光ディスク７１に光（レーザ光）を照射すると、この光は、光ディスク７１によって変調されて反射され、強度変化を持つ光信号として光学ヘッド７２の受光素子に入射する。この光学ヘッド７２の受光素子は、この強度変化を持つ光信号を光電変換し、この光信号の強度変化を示す電気信号をヘッドアンプ７３に出力する。ヘッドアンプ７３は、この微弱な電気信号を増幅して二値化器７４に出力する。二値化器７４は、ヘッドアンプ７３の出力を“０”及び“１”を示すデジタル信号に変換し、このデジタル信号を再生信号処理器７５に出力する。再生信号処理器７５は、このデジタル信号（図９に示す）からＨＥＡＤＥＲ部、ＭＩＲＲＯＲ部、ＧＡＰ部、ＧＵＡＲＤ部、ＶＦＯ部、ＰＳ部、ＰＡ部、ＢＵＦＦＥＲ部、ＤＡＴＡ部内の同期信号等を取り除き、これによって得られたデータをデジタル復調器７６に出力する。デジタル復調器７６は、データを入力すると、このデータをデジタル復調し、この復調されたデータをエラー訂正器７７に出力する。
エラー訂正器７７は、このデータに含まれるエラー訂正符号に基づいて、このデータのエラーを訂正し、この訂正されたデータをエラー検出器７９に出力する。また、このデータのエラーを訂正することができなければ、このデータがエラー検出器７９に出力されず、この旨がエラー訂正器７７からシステムコントローラ８０へと通知される。これに応答して、システムコントローラ８０は、光ディスク７１の回転駆動装置（図示せず）や光学ヘッド７２の移動装置（図示せず）等に処理のやり直しを指示する。これによって、光ディスク７１の同一セクターからの読み出しが再度行われ、このセクターのデータがエラー訂正器７７に再び入力され、このデータのエラーの訂正が行われる。
エラー検出器７９は、この訂正されたデータ（図８に示す）を入力すると、このデータに含まれるＩＥＤ部及びＥＤＣ部に基づいて、このデータのエラーを検出する。これによって、確率的には低いものの、エラー訂正器７７によるエラー訂正の誤りを検出する。この誤りが検出された場合は、この旨がエラー検出器７９からシステムコントローラ８０へと通知される。これに応答して、システムコントローラ８０は、先と同様に処理のやり直しを指示する。これによって、光ディスク７１の同一セクターからの読み出しが再度行われ、このセクターのデータがエラー検出器７９に再び入力され、エラー訂正の誤りの検出が行われる。
エラー検出器７９は、データのエラーを検出することができなければ、このデータをデータ分配器８１に出力する。データ分配器８１は、このデータをＤＡＴＡＩＤ部、ＩＥＤ部、ＳＣＬ部、ＭＡＩＮＤＡＴＡ部、ＥＤＣ部に分離し、ＳＣＬ部を初期値データ発生器８２に出力すると共に、ＭＡＩＮＤＡＴＡ部の主データを論理演算器８３に出力する。
初期値データ発生器８２は、図１２の初期値データ発生器５３と同一データテーブルを記憶しており、データ分配器８１からのＳＣＬ部を入力すると、図１２の初期値データ発生器５３と同様の手順で、このＳＣＬ部のスクランブルデータによって示される疑似乱数系列の初期ビットパターンを選択し、この疑似乱数系列の初期ビットパターンを疑似乱数発生器８４に出力する。疑似乱数発生器８４は、この疑似乱数系列の初期ビットパターンを入力すると、図１２の符号記録装置でＭＡＩＮＤＡＴＡ部の主データをスクランブルするときに疑似乱数発生器５２によって発生された乱数と同一のものを発生し、これを論理演算器８３に出力する。
論理演算器８３は、データ分配器８１からの主データと疑似乱数発生器８４からの乱数を論理演算して、この主データを逆スクランブルし、この逆スクランブルされた主データを出力Ｉ／Ｆ８５を通じて外部に再生データとして出力する。
この様に記録時にスクランブルされた主データは、再生時に逆スクランブルされて元に戻される。
この発明の符号変換装置の第１実施形態を示すブロック図 図１の符号変換装置の動作手順を示すシーケンスチャート 図１の符号変換装置を適用した記録再生装置を示すブロック図 この発明の符号変換装置の第２実施形態を示すブロック図 図４の符号変換装置のスクランブラー切り換え部を示すブロック図 図４の符号変換装置の動作手順を示すシーケンスチャート この発明の符号変換装置の第３実施形態を示すブロック図 この発明の符号記録媒体の一実施形態である光ディスクのデータユニットの構成を示す図 この実施形態の光ディスクのセクターフォーマットを示す図 この実施形態の光ディスクのシンクフレームフォーマットを示す図 この実施形態の光ディスクを模式的に示す図 この発明の符号記録装置の第１実施形態を示すブロック図 図１２の符号記録装置における疑似乱数発生器を概略的に示すブロック図 図１２の符号記録装置における初期値データ発生器のデータテーブルの一例を示す図 図１２の符号記録装置における初期値データ発生器のデータテーブルの他の例を示す図 この発明の符号記録装置の第２実施形態を示すブロック図 この発明の符号再生装置の一実施形態を示すブロック図 従来の符号変換装置を示すブロック図 図１８の符号変換装置におけるスクランブラーを示すブロック図 図１８の符号変換装置における８／１６変換器を示すブロック図 （ａ）は１６ビットの主データを示す図、（ｂ）は（ａ）をＰＷＭによって変調してなる出力用の主データを示す図 従来の符号変換装置の処理を示すフローチャート 従来の符号変換装置の他の処理を示すフローチャート （ａ）は従来の符号変換装置における主データの値の変動を示すグラフ、（ｂ）は（ａ）の変動に応じたＤＳＶの増減を示すグラフ
符号の説明
１１ メモリ
１２ スクランブラー
１３ ８／１６変換器
１４ 比較器
１５ コントローラ
２１ 外部通信部
２２ エラー訂正コード変調部
２３ 変調部
２４ 記録部
２５ 光ヘッド
２６ ドライブ制御部
２７ ヘッド制御部
２８ 光ディスク
２９ モータ
３１ 再生部
３２ 復調部
３３ エラー訂正コード復調部
４１ セクターカウンタ
４２ スクランブラー切り換え部
４８ 出力制御部
５０ 論理演算器
５１ 入力ＩＦ
５２ 疑似乱数発生器
５３ 初期値データ発生器
５４ システムコントローラ
５５ 第１付加信号発生器
５６ 第１多重化器
５７ エラー訂正符号発生器
５８ デジタル変調器
５９ 第２付加信号発生器
６１ 第２多重化器
６２ 半導体レーザ変調器
６３ 光学ヘッド
６４ 光ディスク
７０ ＤＳＶ演算器
７１ 光ディスク
７２ 光学ヘッド
７３ ヘッドアンプ
７４ ２値化器
７５ 再生信号処理器
７６ デジタル復調器
７７ エラー訂正器
７９ エラー検出器
８０ システムコントローラ
８１ データ分配器
８２ 初期値データ発生器
８３ 論理演算器
８４ 疑似乱数発生器
８５ 出力Ｉ／Ｆ

Claims (11)

  1. 複数種類の擬似乱数系列のいずれかに基づいて、主データをスクランブルするステップと、
    複数種類の変調データのいずれかに基づいて、スクランブルされた主データを変調するステップと、
    変調された主データから出力用の主データを生成するステップと、
    前記出力用の主データに含まれる０ビットの個数と１ビットの個数との差を表す演算値を求めるステップと、
    前記演算値の変化量が予め定められた許容範囲内にあるか否かを判定するステップと、
    前記演算値の変化量が前記予め定められた許容範囲内にないと判定された場合には、前記主データをスクランブルするステップにおいて使用される擬似乱数系列を前記複数種類の擬似乱数系列の中から新たに選択するステップと、
    前記新たに選択された擬似乱数系列に基づいて、前記主データを再度スクランブルするステップと、
    前記演算値に応じて、前記スクランブルされた主データを変調するステップにおいて使用される変調データを前記複数種類の変調データの中から新たに選択するステップと、
    前記新たに選択された変調データに基づいて、再度スクランブルされた主データを再度変調するステップと
    を包含する、符号変換方法。
  2. 前記スクランブルされた主データを変調するステップは、Ｍ種類の変調データを有する第１の変調によって実行され、
    前記出力用の主データを生成するステップは、第２の変調によって実行され、
    Ｍ種類の変調データのうちのＮ種類の変調データが前記演算値の増加を引き起こす、請求項１に記載の符号変換方法。
  3. 前記第１の変調は、Ｍ種類の変調データを有するピットポジション変調であり、
    前記第２の変調は、パルス幅変調である、請求項２に記載の符号変換方法。
  4. 前記演算値の変化量が前記しきい値を超えた場合には、その時点より以前に入力された主データの部分であって予め定められた長さを有する主データの部分が、前記部分に対して他の擬似乱数系列が新たに選択された後に再度スクランブルされる、請求項１に記載の符号変換方法。
  5. 予め定められた長さを有する入力された主データに対応する出力用の主データの演算値を求めるステップと、
    前記演算値の変化量が前記しきい値を超えた場合には、他の擬似乱数系列を新たに選択し、前記入力された主データを再度スクランブルするステップと、
    前記演算値の変化量を前記しきい値以下にする擬似乱数系列を求めるステップと
    をさらに包含する、請求項１に記載の符号変換方法。
  6. 前記演算値の変化量に代えて、前記演算値の絶対値が使用される、請求項１に記載の符号変換方法。
  7. 主データを記憶する記憶手段と、
    複数種類の擬似乱数系列のいずれかに基づいて、前記記憶手段に記憶された主データをスクランブルするスクランブル手段と、
    複数種類の変調データのいずれかに基づいて、スクランブルされた主データを変調し、変調された主データから出力用の主データを生成する変調手段と、
    前記変調手段によって生成された前記出力用の主データに含まれる０ビットの個数と１ビットの個数との差を表す演算値を求める演算手段と、
    前記演算手段によって求められた前記演算値の変化量が予め定められた許容範囲内にあるか否かを判定する比較手段と、
    前記スクランブル手段と前記変調手段とを少なくとも制御する制御手段と
    を備え、
    前記制御手段は、前記演算値の変化量が前記予め定められた許容範囲内にないと前記比較手段によって判定された場合には、前記記憶手段に記憶された主データをスクランブルする際に使用される擬似乱数系列を前記複数種類の擬似乱数系列の中から新たに選択し、前記新たに選択された擬似乱数系列に基づいて前記主データを再度スクランブルするように前記スクランブル手段に指示し、
    前記制御手段は、前記演算値に応じて前記スクランブルされた主データを変調する際に使用される変調データを前記複数種類の変調データの中から新たに選択し、前記新たに選択された変調データに基づいて再度スクランブルされた主データを再度変調するように前記変調手段に指示する、符号変換装置。
  8. 前記変調手段の出力データを記録する記録手段をさらに備え、
    前記制御手段は、前記演算値の変化量が前記予め定められた許容範囲内にないと前記比較手段によって判定された場合には、変換失敗信号を出力し、
    前記記録手段は、前記変換失敗信号に応答して、前記変調手段の出力データの記録をやり直す、請求項７に記載の符号変換装置。
  9. 前記記憶手段から読み出されている主データの位置を検出する検出手段をさらに備え、
    前記制御手段は、前記演算値の変化量が前記予め定められた許容範囲内にないと前記比較手段によって判定された時点において前記検出手段によって検出された主データの位置よりも前に位置する主データの部分を再度スクランブルするように前記スクランブル手段に指示する、請求項７に記載の符号変換装置。
  10. 前記検出手段は、前記記憶手段に記憶されている主データの各フレームが前記記憶手段から読み出されるたびにそのフレームの位置を検出し、
    前記制御手段は、前記演算値の変化量が前記予め定められた許容範囲内にないと前記比較手段によって判定された時点において前記検出手段によって検出されたフレームの位置よりも前に位置する少なくとも１つのフレームを再度スクランブルするように前記スクランブル手段に指示する、請求項９に記載の符号変換装置。
  11. 前記スクランブル手段は、前記主データをセクタ単位でスクランブルし、前記主データをセクタ単位で再度スクランブルする、請求項７に記載の符号変換装置。
JP2004210831A 1996-07-31 2004-07-16 符号変換方法及び符号変換装置 Expired - Fee Related JP3859662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004210831A JP3859662B2 (ja) 1996-07-31 2004-07-16 符号変換方法及び符号変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20161596 1996-07-31
JP24030496 1996-09-11
JP2004210831A JP3859662B2 (ja) 1996-07-31 2004-07-16 符号変換方法及び符号変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19762697A Division JPH10144007A (ja) 1996-07-31 1997-07-23 符号変換方式、符号変換装置、符号記録媒体、符号記録装置及び符号再生装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006231199A Division JP2007018699A (ja) 1996-07-31 2006-08-28 符号変換方式、符号変換装置、符号記録媒体、符号記録装置及び符号再生装置

Publications (2)

Publication Number Publication Date
JP2004355803A JP2004355803A (ja) 2004-12-16
JP3859662B2 true JP3859662B2 (ja) 2006-12-20

Family

ID=34068810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210831A Expired - Fee Related JP3859662B2 (ja) 1996-07-31 2004-07-16 符号変換方法及び符号変換装置

Country Status (1)

Country Link
JP (1) JP3859662B2 (ja)

Also Published As

Publication number Publication date
JP2004355803A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
KR100288468B1 (ko) 부호 변환방법, 부호 변환장치 부호 기록장치 및 부호 재생장치
US20060248427A1 (en) Optical disk device and data randomizing method for optical disk drive
US7974168B2 (en) Data storage medium reproducing device and method for reproducing data storage medium
US7155015B2 (en) Optical disk apparatus and data randomizing method using for optical disk apparatus
US6737996B2 (en) Information recording and reproducing method
US7092341B2 (en) Data recording method and data recording medium
JP3859662B2 (ja) 符号変換方法及び符号変換装置
US7216286B2 (en) Data reproducing method and data reproducing apparatus
US7145856B2 (en) Data recording device and controller for data recording device
USRE39771E1 (en) Code conversion method and apparatus, code recording medium, code recording apparatus and code reproducing apparatus
US6771581B2 (en) Digital modulation method, digital demodulation method, and prerecorded recording medium
JP2007018699A (ja) 符号変換方式、符号変換装置、符号記録媒体、符号記録装置及び符号再生装置
JPH10144007A (ja) 符号変換方式、符号変換装置、符号記録媒体、符号記録装置及び符号再生装置
JP3969399B2 (ja) 記録方法及び記録装置
JP3367656B2 (ja) 情報記録媒体
US20070104053A1 (en) Method for controlling an optical disc drive to resume interrupted recording on an optical disc, circuit thereof, and optical disc drive capable of resuming interrupted recording on an optical disc
KR100609166B1 (ko) 디브이디 기기의 인코딩 장치 및 방법
JP3367658B2 (ja) 情報記録媒体再生方法
JP2004171681A (ja) 情報記録方法と情報再生方法と情報記録装置と情報再生装置と記録媒体
KR100218018B1 (ko) 광디스크 재생장치
JP2005056464A (ja) 記録媒体、記録装置及び再生装置、記録方法及び再生方法、並びに、記録処理プログラム及び再生処理プログラム
JP2002222524A (ja) 光ディスク装置および光ディスク装置用データランダム化方法
JP2005149586A (ja) 情報検出方法、情報検出装置、及び情報検出プログラム
JP2002133790A (ja) ディジタル変調装置及びディジタル変調方法
JP2005216398A (ja) データ変調方法及びデータ変調装置並びに光ディスク記録再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees