JP3858975B2 - トランスポートストリーム処理装置および方法 - Google Patents
トランスポートストリーム処理装置および方法 Download PDFInfo
- Publication number
- JP3858975B2 JP3858975B2 JP2001306253A JP2001306253A JP3858975B2 JP 3858975 B2 JP3858975 B2 JP 3858975B2 JP 2001306253 A JP2001306253 A JP 2001306253A JP 2001306253 A JP2001306253 A JP 2001306253A JP 3858975 B2 JP3858975 B2 JP 3858975B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- transport stream
- insert
- individual transport
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランスポートストリーム処理装置および方法に関し、特に、外部記録装置に記録させるパーシャルトランスポートストリームの生成に要する処理負担を軽減できるようにするトランスポートストリーム処理装置および方法に関する。
【０００２】
【従来の技術】
近年、MPEG(Moving Picture Experts Group)２方式等の高能率符号化技術を利用して、例えば、ビデオデータやオーディオデータからなるテレビジョン番組データを圧縮し、衛星を介して放送するディジタルテレビジョン放送が普及しつつある。
【０００３】
そして、ディジタルテレビジョン放送で利用されるMPEG２システムにおいては、番組データなどの複数のプログラムを伝送するためにマルチプログラム機能が設けられており、それぞれのプログラムをトランスポートパケットとよばれる比較的短い伝送単位で時分割多重するようになされている。また、複数のトランスポートパケットからトランスポートストリームが構成されている。
【０００４】
図１は、このようなトランスポートストリームに基づいて、例えば、利用者により指定された番組を再生するSTB(Set Top Box)に設けられる従来のデマルチプレクサの構成例を示すブロック図である。
【０００５】
図示せぬチューナにおいて選局され、取得された受信信号は、復調処理、およびエラー訂正処理等が施された後、トランスポートストリーム（TS）としてデマルチプレクサ１に供給され、ホストCPU(Central Processing Unit)バス３、およびホストCPUインタフェース１２を介して通知されるホストCPU２からの指示に基づいて各種の処理が施される。
【０００６】
TS（トランスポートストリーム）ヘッダ解析部１１は、チューナから供給されてきたトランスポートストリームを構成するトランスポートパケットが規格通りのものであるのかを確認した後、そのヘッダを解析する。TSヘッダ解析部１１は、ヘッダに記述されているPID（パケットID）に基づいて、ビデオデータ、またはオーディオデータを格納するトランスポートパケットをPES(Packetized Elementary Stream)解析部１３に出力し、PSI(Program Specific Information)等のセクションデータを格納するトランスポートパケットをセクションデータ解析部１４に出力する。
【０００７】
PSIは、再生する際に、どのパケットを抽出し、どのように復号すればよいかなどを示すテーブル情報であり、PAT(Program Association Table)、PMT(Program Map Table)、DIT(Discontinuity Information Table)などがある。テーブル情報の詳細については後述する。
【０００８】
また、TSヘッダ解析部１１は、例えば、所定の番組のデータを外部の記録装置に記録することが指示された場合、その番組を構成するビデオデータ、およびオーディオデータを含むトランスポートパケットを抽出し、抽出したトランスポートパケットからなるストリーム（以下、適宜、抽出TSと称する）をパーシャルTS生成部１５に出力する。
【０００９】
PES解析部１３は、供給されてきたビデオデータのPESのヘッダを解析し、ビデオデコーダインタフェース１６を介して、PES、またはES(Elementary Stream)のビデオデータを図示せぬビデオデコーダに出力する。同様に、PES解析部１３は、供給されてきたオーディオデータのPESのヘッダを解析し、オーディオデコーダインタフェース１７を介して、PES、またはESのオーディオデータを図示せぬオーディオデコーダに出力する。
【００１０】
ビデオデコーダ、またはオーディオデコーダにおいては、供給されてきたデータがそれぞれ再生され、取得された映像信号が図示せぬ表示部に表示され、音声信号が図示せぬスピーカから出力される。
【００１１】
一方、セクションデータ解析部１４は、供給されてきたセクションデータの正当性を確認した後、そのセクションデータを、TSヘッダ解析部１１に指示された所定のメモリ領域（バッファ）に記憶させる。メモリに記憶されたセクションデータは、所定のタイミングでホストCPU２により読み出され、所定の処理が施される。
【００１２】
パーシャルTS生成部１５は、TSヘッダ解析部１１から供給されてきた抽出TSに基づいて、パーシャルトランスポートストリーム（以下、適宜、パーシャルTSと称する）を生成し、それを後段のIEEE(Institute of Electrical and Electronics Engineers)1394インタフェースに出力する。このIEEE1394インタフェースには、IEEE1394シリアルバスを介して、ハードディスクレコーダ等の外部記録装置が接続されている。
【００１３】
通常、ストリーム構成が変化しているため、放送されてきたトランスポートストリームに含まれているPSIを利用して、記録されている抽出TSを再生することができない。従って、パーシャルTS生成部１５は、新たに生成したPSIが記述されたパケットを抽出TSに挿入し、パーシャルTSを生成する。
【００１４】
図２は、図１のパーシャルTS生成部１５の詳細な構成例を示すブロック図である。
【００１５】
挿入パケット用バッファ３１は、抽出TSに挿入すべきものとして、ホストCPU２により生成されたPSIが記述されたパケットを記憶する。挿入パケット用バッファ３１は、PATが記述されたPATパケットをバッファ３１Ａに記憶し、PMTが記述されたPMTパケットをバッファ３１Ｂに記憶し、DITが記述されたDITパケットをバッファ３１Ｃに記憶する。
【００１６】
ゲート３２は、ホストCPU２からの指示に基づいてゲートを開放する。パケット挿入部３３は、ゲート３２が開いているとき、挿入パケット用バッファ３１に記憶されている所定のパケットを読み出し、それを抽出TSに挿入してパーシャルTSを生成する。
【００１７】
図３のフローチャートを参照して、パーシャルTS生成部１５を制御し、パーシャルTSを生成するホストCPU２の処理について説明する。
【００１８】
ホストCPU２は、TSヘッダ解析部１１により抽出TSが抽出されたとき、ステップＳ１において、抽出TSに挿入するパケット（新たなPSIが記述されたパケット）を生成し、それを挿入パケット用バッファ３１に書き込む。
【００１９】
そして、ステップＳ２において、ホストCPU２は、PATパケットを挿入するタイミングとなったか否かを判定し、挿入するタイミングになったと判定した場合、ステップＳ３に進み、ゲート３２を開き、抽出TSにPATパケットを挿入する。そして、ステップＳ２に戻り、それ以降の処理が繰り返し実行される。後に詳述するように、PATパケットとPMTパケットは、所定の周期で抽出TSに挿入されなければならない。
【００２０】
一方、ステップＳ２において、ホストCPU２は、PATパケットを挿入するタイミングでないと判定した場合、ステップＳ４に進み、次に、PMTパケットを挿入するタイミングとなったか否かを判定する。
【００２１】
ホストCPU２は、ステップＳ４において、PMTパケットを挿入するタイミングになったと判定した場合、ステップＳ５に進み、ゲート３２を開き、抽出TSにPMTパケットを挿入する。
【００２２】
ホストCPU２は、ステップＳ４において、PMTパケットを挿入するタイミングになっていないと判定した場合、ステップＳ６に進み、DITパケットを挿入するタイミングとなったか否かを判定する。ホストCPU２は、ステップＳ６において、DITパケットを挿入するタイミングでないと判定した場合、ステップＳ２に戻り、それ以降の処理を繰り返し実行し、一方、DITパケットを挿入するタイミングになったと判定した場合、ステップＳ７に進み、ゲート３２を開き、抽出TSにDITパケットを挿入する。
【００２３】
以上の処理により、抽出されたストリームに応じて、変更されたPSIを含むパケットが挿入され、パーシャルTSが生成される。生成されたパーシャルTSは、IEEE1394インタフェースを介して、外部記録装置に記録される。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来のSTBにおいては、上述したように、各種のPSIを含むパケットの挿入タイミングをホストCPU２が判定し、挿入するタイミングとなったと判定したとき、そのパケットをホストCPU２が自ら抽出TSに挿入しなければならないという課題があった。
【００２５】
すなわち、ホストCPU２の処理の負担が増大し、これに伴い、ホストCPU２により制御される他のアプリケーションのパフォーマンスが低下するという課題があった。
【００２６】
本発明はこのような状況に鑑みてなされたものであり、例えば、STB全体を制御するホストCPUの処理負担を軽減させるようにしたものである。
【００２７】
【課題を解決するための手段】
本発明のトランスポートストリーム装置は、複数のトランスポートストリームが多重化されてなるトランスポートストリームから、所定の個別トランスポートストリームを抽出する抽出手段と、個別トランスポートストリームの処理に要するテーブル情報が記述されているパケットであって、少なくとも、個別トランスポートストリームの不連続が生じた位置に挿入される第１のパケットと個別トランスポートストリームに所定の周期で挿入される第２のパケットとを生成するCPUと、CPUにより生成された第１のパケットと第２のパケットを記憶する記憶手段と、CPU により設定される所定の周期に対応する設定値をカウンタの値と比較して、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことを検出する比較手段と、記憶手段により記憶されている第１のパケットと第２のパケットを個別トランスポートストリームに挿入する挿入手段と、第１のパケットを挿入するタイミングと、第２のパケットを挿入するタイミングを制御する制御手段であって、 CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットを個別トランスポートストリームに挿入し、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットを個別トランスポートストリームに挿入する制御手段とを備えていることを特徴とする。
【００２８】
本発明のトランスポートストリーム処理方法は、複数のトランスポートストリームが多重化されてなるトランスポートストリームから、所定の個別トランスポートストリームを抽出する抽出ステップと、個別トランスポートストリームの処理に要するテーブル情報が記述されているパケットであって、少なくとも、個別トランスポートストリームの不連続が生じた位置に挿入される第１のパケットと個別トランスポートストリームに所定の周期で挿入される第２のパケットとをCPU により生成するパケット生成ステップと、CPUにより生成された第１のパケットと第２のパケットを記憶手段に記憶する記憶ステップと、CPU により設定される所定の周期に対応する設定値をカウンタの値と比較して、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことを比較手段により検出する比較ステップと、記憶手段により記憶されている第１のパケットと第２のパケットを個別トランスポートストリームに挿入する挿入ステップと、第１のパケットを挿入するタイミングと、第２のパケットを挿入するタイミングを制御する制御ステップであって、 CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットを個別トランスポートストリームに挿入し、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットを個別トランスポートストリームに挿入する制御ステップとを含んでいることを特徴とする。
【００２９】
本発明のトランスポートストリーム処理装置および方法においては、CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットが個別トランスポートストリームに挿入され、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットが個別トランスポートストリームに挿入される。
【００３０】
【発明の実施の形態】
図４は、本発明を適用したSTB(Set Top Box)の構成例を示すブロック図である。
【００３１】
ホストCPU(Central Processing Unit)４１は、ROM(Read Only Memory)４２に格納されている制御プログラムをRAM(Random Access Memory)４３に展開し、ホストCPUバス４６を介して接続されている各部の動作を制御する。
【００３２】
ホストCPUバス４６に接続されているICカードインタフェース４４は、例えば、利用者によりICカード４５が装着されているとき、ICカード４５に格納されている鍵（マスター鍵）をホストCPU４１に適宜供給する。
【００３３】
アンテナ４７において受信されたRF信号は、チューナ４８に供給され、所定の信号が選局された後、復調処理、およびエラー訂正処理等が施され、トランスポートストリームとしてデマルチプレクサ４９に供給される。
【００３４】
デマルチプレクサ４９は、チューナ４８から供給されてきたトランスポートストリームを構成するトランスポートパケットのヘッダに記述されているPID（パケットID）に基づいて、トランスポートパケットに格納されているデータを識別する。そして、デマルチプレクサ４９は、PES、またはES(Elementary Stream)のビデオデータをビデオデコーダ５０に出力し、オーディオデータをオーディオデコーダ５１に出力する。
【００３５】
また、デマルチプレクサ４９は、セクション構造を有するPSI(Program Specific Information)等が格納されているトランスポートパケットが供給されてきたとき、それをメモリ５２に記憶させる。メモリ５２に記憶されたセクション構造を有するデータ（以下、単に、セクションデータと称する）は、所定のタイミングでホストCPU４１により読み出され、所定の処理が施される。
【００３６】
さらに、デマルチプレクサ４９は、例えば、ユーザにより指定された番組を外部記録装置に記録させるとき、チューナ４８から供給されてきたトランスポートストリーム（以下、適宜、フルストリームと称する）から、その番組に関するデータのみを含むトランスポートストリーム（以下、適宜、パーシャルTS（個別TS）と称する）を生成し、それをIEEE(Institute of Electrical and Electronics
Engineers)1394インタフェース５３に出力する。
【００３７】
ビデオデコーダ５０は、デマルチプレクサ４９からビデオデータが供給されてきたとき、例えば、そのデータをMPEG(Moving Picture Experts Group)２フォーマットで伸長し、ディジタルアナログ変換等を行うことにより得られた映像信号をCRT(Cathode Ray Tube)やLCD(Liquid Crystal Display)などよりなる表示部５４に表示させる。一方、オーディオデコーダ５１は、デマルチプレクサ４９からオーディオデータが供給されてきたとき、そのデータを伸長し、得られた音声信号をスピーカ５５に出力させる。
【００３８】
IEEE1394インタフェース５３は、供給されてきたパーシャルTSを、アイソクロナスパケット、或いはアシンクロナスパケットに変換し、IEEE1394シリアルバスを介して、ハードディスクレコーダ等の外部記録装置に出力する。
【００３９】
図５は、図４のデマルチプレクサ４９の詳細な構成例を示すブロック図である。
【００４０】
TS（トランスポートストリーム）ヘッダ解析部６１は、チューナ４８から供給されてきたトランスポートストリームを構成するトランスポートパケットが規格通りのものであるのかを確認した後、そのヘッダを解析する。そして、TSヘッダ解析部６１は、ヘッダに記述されているPIDに基づいて、ビデオデータ、またはオーディオデータを格納するトランスポートパケットをPES(Packetized Elementary Stream)解析部６３に出力する。
【００４１】
また、TSヘッダ解析部６１は、供給されてきたトランスポートパケットにセクションデータが格納されていると判断したとき、そのセクションデータを記憶させるメモリ５２のメモリ領域をPIDに基づいて設定し、そのトランスポートパケットをセクションデータ解析部６４に出力する。
【００４２】
セクションデータであるPSIは、再生する際に、どのパケットを抽出し、どのように復号すればよいのかなどを示すテーブル情報であり、PAT(Program Association Table)、PMT(Program Map Table)、DIT(Discontinuity Information Table)などがある。PATは、番組番号と、PMTを伝送するTSパケットのPIDの対応テーブルを表わす情報であり、PMTは、番組を構成するパケットとPIDの対応テーブルを表わす情報であり、DITは、ストリームの不連続を表わすテーブル情報である。
【００４３】
TSヘッダ解析部６１は、ホストCPU４１により、所定の番組などを外部記録装置に出力することが指示されているとき、その番組を構成するパケットからなるトランスポートストリーム（以下、適宜、抽出TSと称する）を、それぞれのパケットのPIDに基づいて抽出し、パーシャルTS生成部６５に出力する。
【００４４】
PES解析部６３は、供給されてきたビデオデータのPESのヘッダを解析し、ビデオデコーダインタフェース６６を介して、PES、またはESのビデオデータをビデオデコーダ５０に出力する。同様に、PES解析部６３は、供給されてきたオーディオデータのPESのヘッダを解析し、オーディオデコーダインタフェース６７を介して、PES、またはESのオーディオデータをオーディオデコーダ５１に出力する。
【００４５】
セクションデータ解析部６４は、メモリインタフェース６８を介して、TSヘッダ解析部６１から供給されてきたセクションデータを、TSヘッダ解析部６１により設定されたメモリ５２のメモリ領域に記憶させる。
【００４６】
パーシャルTS生成部６５は、TSヘッダ解析部６１により抽出され、供給されてきた抽出TSに、新たに生成されたPATが記述されたパケット（以下、適宜、PATパケットと称する）、PMTが記述されたパケット（以下、適宜、PMTパケットと称する）、或いは、DITが記述されたパケット（以下、適宜、DITパケットと称する）を挿入し、パーシャルTSを生成する。これらのPATパケット、PMTパケット、およびDITパケットは、ホストCPU４１により生成される。
【００４７】
上述したように、抽出TSを記録した後、それを再生するためのPSIは、放送されてきたトランスポートストリームに予め含まれているPSI（フルストリームに含まれるPSI）と較べて異なったものとなっているため、パーシャルTS生成部６５は、新たに生成されたPSIが記述されたパケットを抽出TSに挿入し、パーシャルTSを生成する必要がある。パーシャルTS生成部６５により生成されたパーシャルTSは、IEEE1394インタフェース５３に供給される。
【００４８】
なお、パーシャルTS生成部６５には、パケット挿入制御部８１が設けられており、このパケット挿入制御部８１により、ホストCPU４１により生成されたパケットが抽出TSに挿入される。
【００４９】
図６は、パーシャルTS生成部６５の詳細な構成例を示すブロック図であり、パーシャルTS生成部６５は、基本的に、パケット挿入制御部８１とパケット挿入部８２から構成されている。
【００５０】
パケット挿入制御部８１の挿入パケット用バッファ９１は、抽出TSに挿入すべきものとして、ホストCPU４１により生成されたパケットを記憶する。挿入パケット用バッファ９１は、PATパケットをバッファ９１Ａに記憶し、PMTパケットをバッファ９１Ｂに記憶し、DITパケットをバッファ９１Ｃに記憶する。
【００５１】
切り替えスイッチ９３は、比較部９４とホストCPU４１から、所定のタイミングでそれぞれ供給される、ゲート９２を開放する制御信号の出力を切り替える。具体的には、切り替えスイッチ９３は、比較部９４からゲート９２を開放する制御信号が供給されてきたとき、それをゲート９２に出力し、一方、ホストCPU４１から切り替え信号が供給されてきたとき、それとともに供給される、ゲート９２を開放する制御信号（挿入制御）をゲート９２に出力する。
【００５２】
比較部９４は、ホストCPU４１により設定された周期、すなわち、PATパケット、またはPMTパケットを挿入する周期を、カウンタ９５から供給される計測値に基づいて計測する。比較部９４は、PATパケット、またはPMTパケットを挿入するタイミングになったと判定したとき、ゲート９２を開放する制御信号を切り替えスイッチ９３に出力する。比較部９４は、例えば、１００ms周期で、PATパケット、およびPMTパケットが抽出TSに挿入されるようにゲート９２を制御する。
【００５３】
パケット挿入部８２は、ゲート９２が開放されているとき、挿入パケット用バッファ９１に記憶されている所定のパケットを読み出し、それを抽出TSに挿入してパーシャルTSを生成する。
【００５４】
次に、図４のSTBの動作について説明する。
【００５５】
始めに、図７のフローチャートを参照して、抽出TSに挿入するパケット等を設定するホストCPU４１の処理について説明する。
【００５６】
ホストCPU４１は、TSヘッダ解析部６１により抽出TSが抽出されることに応じて、ステップＳ２１において、抽出TSに挿入するパケットを生成し、それをパーシャルTS生成部６５の挿入パケット用バッファ９１に書き込む。ホストCPU４１により生成されたPATパケットはバッファ９１Ａに記憶され、PMTパケットはバッファ９１Ｂに記憶され、DITパケットはバッファ９１Ｃに記憶される。
【００５７】
そして、ホストCPU４１は、ステップＳ２２に進み、PATパケット、およびPATパケットを抽出TSに挿入する周期を比較部９４に設定する。例えば、比較部９４には、PATパケット、およびPATパケットを挿入する周期として１００msが設定され、その後、処理は終了される。
【００５８】
次に、図８のフローチャートを参照して、抽出TSにパケットを挿入するホストCPU４１の処理について説明する。上述したように、抽出TSに挿入されるDITパケットは、ホストCPU４１により挿入される。
【００５９】
ステップＳ３１において、ホストCPU４１は、DITパケットを挿入することを要求する割り込みを検出したか否かを判定し、検出していないと判定した場合、処理を終了させる。一方、ホストCPU４１は、ステップＳ３１において、DITパケットを挿入することを要求する割り込みを検出したと判定したとき、ステップＳ３２に進み、ゲート９２を開放することを指示する。すなわち、ホストCPU４１は、切り替えスイッチ９３に対する切り替え信号と、ゲート９２に対する制御信号を出力する。
【００６０】
後述するように、切り替えスイッチ９３は、ホストCPU４１から供給されてきたゲート９２に対する制御信号を、ゲート９２に出力し、DITパケットを挿入させる。
【００６１】
次に、図９のフローチャートを参照して、抽出TSに所定のパケットを挿入し、パーシャルTSを生成するパケット挿入制御部８１の処理について説明する。
【００６２】
ステップＳ４１において、比較部９４は、カウンタ９５から供給される計測値と、図７のステップＳ２２でホストCPU４１により設定された周期とを比較し、PATパケットを挿入するタイミングとなったか否かを判定し、挿入するタイミングになったと判定した場合、ステップＳ４２に進む。
【００６３】
ステップＳ４２において、比較部９４は、カウンタ９５の計測値をリセットする。また、比較部９４は、ステップＳ４３に進み、ゲート９２を開放し、PATパケットを抽出TSに挿入する。すなわち、パケット挿入部８２は、ゲート９２が開放されることに応じて、バッファ９１ＡからPATパケットを読み出し、それをTSヘッダ解析部６１から供給される抽出TSに挿入する。その後、処理はステップＳ４１に戻り、それ以降の処理が繰り返し実行される。従って、比較部９４に設定された周期毎に、PATパケットが抽出TSに挿入される。
【００６４】
一方、ステップＳ４１において、比較部４１は、PATパケットを挿入するタイミングになっていないと判定した場合、ステップＳ４４に進む。
【００６５】
比較部９４は、PATパケットを挿入するときと同様に、ステップＳ４４において、カウンタ９５から供給される計測値と、図７のステップＳ２２の処理において、ホストCPU４１により設定された周期とを比較し、PMTパケットを挿入するタイミングとなったか否かを判定し、挿入するタイミングになったと判定した場合、ステップＳ４５に進む。
【００６６】
ステップＳ４５において、比較部９４は、カウンタ９５の計測値をリセットする。また、比較部９４は、ステップＳ４３に進み、ゲート９２を開放し、PMTパケットを抽出TSに挿入する。すなわち、パケット挿入部８２は、ゲート９２が開放されることに応じて、バッファ９１ＢからPMTパケットを読み出し、それをTSヘッダ解析部６１から供給される抽出TSに挿入する。その後、処理はステップＳ４１に戻り、それ以降の処理が繰り返し実行される。
【００６７】
ステップＳ４４において、比較部４１は、PMTパケットを挿入するタイミングとなっていないと判定した場合、ステップＳ４７に進む。
【００６８】
ステップＳ４７において、切り替えスイッチ９３は、内部のスイッチを切り替える替え信号がホストCPU４１から供給されてきたか否かを判定し、供給されてきていないと判定した場合、ステップＳ４１に戻り、それ以降の処理を繰り返し実行する。
【００６９】
図８のフローチャートを参照して説明したように、DITパケットを挿入するタイミングとなったとき、切り替え信号とともに、ゲート９２に対する制御信号がホストCPU４１から供給されてくる。切り替えスイッチ９３は、ステップＳ４７において、切り替え信号が供給されてきたと判定した場合、ステップＳ４８に進む。
【００７０】
ホストCPU４１からの指示を受けた切り替えスイッチ９３は、ステップＳ４８において、スイッチを切り替え、それとともに供給されてきたゲート９２に対する制御信号をゲート９２に出力し、ゲート９２を開放させる。パケット挿入部８２は、ゲート９２が開放されることに応じて、バッファ９１ＣからDITパケットを読み出し、それをTSヘッダ解析部６１から供給される抽出TSに挿入する。これにより、抽出TSの不連続点にDITパケットが挿入される。その後、処理はステップＳ４１に戻り、それ以降の処理が繰り返し実行される。
【００７１】
図１０は、デマルチプレクサ４９により処理されるストリームの例を示す図である。
【００７２】
図１０Ａは、TSヘッダ解析部６１により抽出TSが抽出される前のフルストリームの例を表わしており、このフルストリームには、ビデオデータが格納されている「PID=XV」の第１パケット、ビデオデータが格納されている「PID=YV」の第２パケット、オーディオデータが格納されている「PID=XA」の第３パケット、オーディオデータが格納されている「PID=YA」の第４パケットが含まれている。また、図１０Ａのフルストリームには、PATが格納されている「PID=000」の第５パケット、PMTが格納されている「PID=X」の第６パケット、ビデオデータが格納されている「PID=XV」の第７パケット、およびビデオデータが格納されている「PID=YV」の第８パケットが含まれている。第１乃至第４パケット、並びに、第７、および第８パケットのPIDに示されている「Ｘ」、「Ｙ」は、「番組Ｘ」に関するデータ、および「番組Ｙ」に関するデータであることをそれぞれ表わしている。
【００７３】
そして、例えば、「番組Ｘ」のデータを抽出することがホストCPU４１により指示されているとき、TSヘッダ解析部６１は、図１０Ｂに示されるような抽出TS、すなわち、第１パケット、第３パケット、および第７パケットからなるストリームを抽出する。なお、図１０Ａのフルストリームに含まれていたPATパケット（第５パケット）、およびPMTパケット（第６パケット）は、抽出TSにおいては利用できないため、破棄されている。
【００７４】
図１０Ｃは、パーシャルTS生成部６５により生成されたパーシャルTSの例を示す図であり、図１０Ｂに示される抽出TSに対して、新たなPATパケット（PAT’パケット）が第１１パケットとして挿入され、新たなPMTパケット（PMT’パケット）が第１２パケットとして挿入されている。この第１１パケット、および第１２パケットは、図９等を参照して説明した処理により、基本的にパケット挿入制御部８１の処理により挿入されたものである。
【００７５】
以上のように、PATパケット、およびPMTパケットを挿入する周期を設定するだけで、パケット挿入制御部８１の処理により、それらのパケットが挿入されるようにしたので、ホストCPU４１の処理の負担を軽減させることができる。
【００７６】
また、これに伴い、ホストCPU４１は、自分自身の処理能力を他の処理に充てることができるため、その処理のパフォーマンスを向上させることができる。さらに、処理能力がさほど高くない、安価なCPUにより、STBを制御させるようにすることができる。
【００７７】
以上の処理は、BS(Broadcasting Satellite)ディジタル放送だけでなく、CS(Communications Satellite)ディジタル放送や、地上波ディジタル放送などにも適用することができる。
【００７８】
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。この場合、そのソフトウェアを実行させる情報処理装置は、例えば、図１１に示されるようなパーソナルコンピュータにより構成される。
【００７９】
図１１において、CPU１０１は、ROM１０２に記憶されているプログラム、または、記憶部１０８からRAM１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
【００８０】
CPU１０１、ROM１０２、およびRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インタフェース１０５も接続されている。
【００８１】
入出力インタフェース１０５には、キーボード、マウスなどよりなる入力部１０６、CRT、LCDなどよりなるディスプレイ、並びにスピーカなどよりなる出力部１０７、ハードディスクなどより構成される記憶部１０８、モデム、ターミナルアダプタなどより構成される通信部１０９が接続されている。通信部１０９は、ネットワークを介しての通信処理を行う。
【００８２】
入出力インタフェース１０５にはまた、必要に応じてドライブ１１０が接続され、磁気ディスク１１１、光ディスク１１２、光磁気ディスク１１３、或いは半導体メモリ１１４などが適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部１０８にインストールされる。
【００８３】
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【００８４】
この記録媒体は、図１１に示すように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク１１１（フロッピディスクを含む）、光ディスク１１２（CD-ROM(Compact Disk-Read Only Memory)，DVD(Digital Versatile Disk)を含む）、光磁気ディスク１１３（MD（登録商標）(Mini-Disk)を含む）、もしくは半導体メモリ１１４などよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM１０２や、記憶部１０８に含まれるハードディスクなどで構成される。
【００８５】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００８６】
【発明の効果】
本発明のトランスポートストリーム処理装置および方法によれば、CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットを個別トランスポートストリームに挿入し、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットを個別トランスポートストリームに挿入するようにしたので、全体の動作を制御するホストCPUの処理負担を軽減させることができる。
【図面の簡単な説明】
【図１】従来のデマルチプレクサの構成例を示すブロック図である。
【図２】図１のパーシャルTS生成部の構成例を示すブロック図である。
【図３】図１のホストCPUの処理を説明するフローチャートである。
【図４】本発明を適用したSTBの構成例を示すブロック図である。
【図５】図４のデマルチプレクサの構成例を示すブロック図である。
【図６】図５のパーシャルTS生成部の構成例を示すブロック図である。
【図７】図５のホストCPUの処理を説明するフローチャートである。
【図８】図５のホストCPUの他の処理を説明するフローチャートである。
【図９】図６のパケット挿入制御部の処理を説明するフローチャートである。
【図１０】図５のデマルチプレクサにより処理されるストリームの例を示す図である。
【図１１】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
４１ ホストCPU， ４２ ROM， ４３ RAM， ４９ デマルチプレクサ，６１ TSヘッダ解析部， ６５ パーシャルTS生成部， ８１ パケット挿入制御部， ８２ パケット挿入部， ９１ 挿入パケット用バッファ， ９２ ゲート， ９３ 切り替えスイッチ， ９４ 比較部， ９５ カウンタ， １１１ 磁気ディスク， １１２ 光ディスク， １１３ 光磁気ディスク， １１４ 半導体メモリ
【発明の属する技術分野】
本発明は、トランスポートストリーム処理装置および方法に関し、特に、外部記録装置に記録させるパーシャルトランスポートストリームの生成に要する処理負担を軽減できるようにするトランスポートストリーム処理装置および方法に関する。
【０００２】
【従来の技術】
近年、MPEG(Moving Picture Experts Group)２方式等の高能率符号化技術を利用して、例えば、ビデオデータやオーディオデータからなるテレビジョン番組データを圧縮し、衛星を介して放送するディジタルテレビジョン放送が普及しつつある。
【０００３】
そして、ディジタルテレビジョン放送で利用されるMPEG２システムにおいては、番組データなどの複数のプログラムを伝送するためにマルチプログラム機能が設けられており、それぞれのプログラムをトランスポートパケットとよばれる比較的短い伝送単位で時分割多重するようになされている。また、複数のトランスポートパケットからトランスポートストリームが構成されている。
【０００４】
図１は、このようなトランスポートストリームに基づいて、例えば、利用者により指定された番組を再生するSTB(Set Top Box)に設けられる従来のデマルチプレクサの構成例を示すブロック図である。
【０００５】
図示せぬチューナにおいて選局され、取得された受信信号は、復調処理、およびエラー訂正処理等が施された後、トランスポートストリーム（TS）としてデマルチプレクサ１に供給され、ホストCPU(Central Processing Unit)バス３、およびホストCPUインタフェース１２を介して通知されるホストCPU２からの指示に基づいて各種の処理が施される。
【０００６】
TS（トランスポートストリーム）ヘッダ解析部１１は、チューナから供給されてきたトランスポートストリームを構成するトランスポートパケットが規格通りのものであるのかを確認した後、そのヘッダを解析する。TSヘッダ解析部１１は、ヘッダに記述されているPID（パケットID）に基づいて、ビデオデータ、またはオーディオデータを格納するトランスポートパケットをPES(Packetized Elementary Stream)解析部１３に出力し、PSI(Program Specific Information)等のセクションデータを格納するトランスポートパケットをセクションデータ解析部１４に出力する。
【０００７】
PSIは、再生する際に、どのパケットを抽出し、どのように復号すればよいかなどを示すテーブル情報であり、PAT(Program Association Table)、PMT(Program Map Table)、DIT(Discontinuity Information Table)などがある。テーブル情報の詳細については後述する。
【０００８】
また、TSヘッダ解析部１１は、例えば、所定の番組のデータを外部の記録装置に記録することが指示された場合、その番組を構成するビデオデータ、およびオーディオデータを含むトランスポートパケットを抽出し、抽出したトランスポートパケットからなるストリーム（以下、適宜、抽出TSと称する）をパーシャルTS生成部１５に出力する。
【０００９】
PES解析部１３は、供給されてきたビデオデータのPESのヘッダを解析し、ビデオデコーダインタフェース１６を介して、PES、またはES(Elementary Stream)のビデオデータを図示せぬビデオデコーダに出力する。同様に、PES解析部１３は、供給されてきたオーディオデータのPESのヘッダを解析し、オーディオデコーダインタフェース１７を介して、PES、またはESのオーディオデータを図示せぬオーディオデコーダに出力する。
【００１０】
ビデオデコーダ、またはオーディオデコーダにおいては、供給されてきたデータがそれぞれ再生され、取得された映像信号が図示せぬ表示部に表示され、音声信号が図示せぬスピーカから出力される。
【００１１】
一方、セクションデータ解析部１４は、供給されてきたセクションデータの正当性を確認した後、そのセクションデータを、TSヘッダ解析部１１に指示された所定のメモリ領域（バッファ）に記憶させる。メモリに記憶されたセクションデータは、所定のタイミングでホストCPU２により読み出され、所定の処理が施される。
【００１２】
パーシャルTS生成部１５は、TSヘッダ解析部１１から供給されてきた抽出TSに基づいて、パーシャルトランスポートストリーム（以下、適宜、パーシャルTSと称する）を生成し、それを後段のIEEE(Institute of Electrical and Electronics Engineers)1394インタフェースに出力する。このIEEE1394インタフェースには、IEEE1394シリアルバスを介して、ハードディスクレコーダ等の外部記録装置が接続されている。
【００１３】
通常、ストリーム構成が変化しているため、放送されてきたトランスポートストリームに含まれているPSIを利用して、記録されている抽出TSを再生することができない。従って、パーシャルTS生成部１５は、新たに生成したPSIが記述されたパケットを抽出TSに挿入し、パーシャルTSを生成する。
【００１４】
図２は、図１のパーシャルTS生成部１５の詳細な構成例を示すブロック図である。
【００１５】
挿入パケット用バッファ３１は、抽出TSに挿入すべきものとして、ホストCPU２により生成されたPSIが記述されたパケットを記憶する。挿入パケット用バッファ３１は、PATが記述されたPATパケットをバッファ３１Ａに記憶し、PMTが記述されたPMTパケットをバッファ３１Ｂに記憶し、DITが記述されたDITパケットをバッファ３１Ｃに記憶する。
【００１６】
ゲート３２は、ホストCPU２からの指示に基づいてゲートを開放する。パケット挿入部３３は、ゲート３２が開いているとき、挿入パケット用バッファ３１に記憶されている所定のパケットを読み出し、それを抽出TSに挿入してパーシャルTSを生成する。
【００１７】
図３のフローチャートを参照して、パーシャルTS生成部１５を制御し、パーシャルTSを生成するホストCPU２の処理について説明する。
【００１８】
ホストCPU２は、TSヘッダ解析部１１により抽出TSが抽出されたとき、ステップＳ１において、抽出TSに挿入するパケット（新たなPSIが記述されたパケット）を生成し、それを挿入パケット用バッファ３１に書き込む。
【００１９】
そして、ステップＳ２において、ホストCPU２は、PATパケットを挿入するタイミングとなったか否かを判定し、挿入するタイミングになったと判定した場合、ステップＳ３に進み、ゲート３２を開き、抽出TSにPATパケットを挿入する。そして、ステップＳ２に戻り、それ以降の処理が繰り返し実行される。後に詳述するように、PATパケットとPMTパケットは、所定の周期で抽出TSに挿入されなければならない。
【００２０】
一方、ステップＳ２において、ホストCPU２は、PATパケットを挿入するタイミングでないと判定した場合、ステップＳ４に進み、次に、PMTパケットを挿入するタイミングとなったか否かを判定する。
【００２１】
ホストCPU２は、ステップＳ４において、PMTパケットを挿入するタイミングになったと判定した場合、ステップＳ５に進み、ゲート３２を開き、抽出TSにPMTパケットを挿入する。
【００２２】
ホストCPU２は、ステップＳ４において、PMTパケットを挿入するタイミングになっていないと判定した場合、ステップＳ６に進み、DITパケットを挿入するタイミングとなったか否かを判定する。ホストCPU２は、ステップＳ６において、DITパケットを挿入するタイミングでないと判定した場合、ステップＳ２に戻り、それ以降の処理を繰り返し実行し、一方、DITパケットを挿入するタイミングになったと判定した場合、ステップＳ７に進み、ゲート３２を開き、抽出TSにDITパケットを挿入する。
【００２３】
以上の処理により、抽出されたストリームに応じて、変更されたPSIを含むパケットが挿入され、パーシャルTSが生成される。生成されたパーシャルTSは、IEEE1394インタフェースを介して、外部記録装置に記録される。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来のSTBにおいては、上述したように、各種のPSIを含むパケットの挿入タイミングをホストCPU２が判定し、挿入するタイミングとなったと判定したとき、そのパケットをホストCPU２が自ら抽出TSに挿入しなければならないという課題があった。
【００２５】
すなわち、ホストCPU２の処理の負担が増大し、これに伴い、ホストCPU２により制御される他のアプリケーションのパフォーマンスが低下するという課題があった。
【００２６】
本発明はこのような状況に鑑みてなされたものであり、例えば、STB全体を制御するホストCPUの処理負担を軽減させるようにしたものである。
【００２７】
【課題を解決するための手段】
本発明のトランスポートストリーム装置は、複数のトランスポートストリームが多重化されてなるトランスポートストリームから、所定の個別トランスポートストリームを抽出する抽出手段と、個別トランスポートストリームの処理に要するテーブル情報が記述されているパケットであって、少なくとも、個別トランスポートストリームの不連続が生じた位置に挿入される第１のパケットと個別トランスポートストリームに所定の周期で挿入される第２のパケットとを生成するCPUと、CPUにより生成された第１のパケットと第２のパケットを記憶する記憶手段と、CPU により設定される所定の周期に対応する設定値をカウンタの値と比較して、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことを検出する比較手段と、記憶手段により記憶されている第１のパケットと第２のパケットを個別トランスポートストリームに挿入する挿入手段と、第１のパケットを挿入するタイミングと、第２のパケットを挿入するタイミングを制御する制御手段であって、 CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットを個別トランスポートストリームに挿入し、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットを個別トランスポートストリームに挿入する制御手段とを備えていることを特徴とする。
【００２８】
本発明のトランスポートストリーム処理方法は、複数のトランスポートストリームが多重化されてなるトランスポートストリームから、所定の個別トランスポートストリームを抽出する抽出ステップと、個別トランスポートストリームの処理に要するテーブル情報が記述されているパケットであって、少なくとも、個別トランスポートストリームの不連続が生じた位置に挿入される第１のパケットと個別トランスポートストリームに所定の周期で挿入される第２のパケットとをCPU により生成するパケット生成ステップと、CPUにより生成された第１のパケットと第２のパケットを記憶手段に記憶する記憶ステップと、CPU により設定される所定の周期に対応する設定値をカウンタの値と比較して、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことを比較手段により検出する比較ステップと、記憶手段により記憶されている第１のパケットと第２のパケットを個別トランスポートストリームに挿入する挿入ステップと、第１のパケットを挿入するタイミングと、第２のパケットを挿入するタイミングを制御する制御ステップであって、 CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットを個別トランスポートストリームに挿入し、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットを個別トランスポートストリームに挿入する制御ステップとを含んでいることを特徴とする。
【００２９】
本発明のトランスポートストリーム処理装置および方法においては、CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットが個別トランスポートストリームに挿入され、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットが個別トランスポートストリームに挿入される。
【００３０】
【発明の実施の形態】
図４は、本発明を適用したSTB(Set Top Box)の構成例を示すブロック図である。
【００３１】
ホストCPU(Central Processing Unit)４１は、ROM(Read Only Memory)４２に格納されている制御プログラムをRAM(Random Access Memory)４３に展開し、ホストCPUバス４６を介して接続されている各部の動作を制御する。
【００３２】
ホストCPUバス４６に接続されているICカードインタフェース４４は、例えば、利用者によりICカード４５が装着されているとき、ICカード４５に格納されている鍵（マスター鍵）をホストCPU４１に適宜供給する。
【００３３】
アンテナ４７において受信されたRF信号は、チューナ４８に供給され、所定の信号が選局された後、復調処理、およびエラー訂正処理等が施され、トランスポートストリームとしてデマルチプレクサ４９に供給される。
【００３４】
デマルチプレクサ４９は、チューナ４８から供給されてきたトランスポートストリームを構成するトランスポートパケットのヘッダに記述されているPID（パケットID）に基づいて、トランスポートパケットに格納されているデータを識別する。そして、デマルチプレクサ４９は、PES、またはES(Elementary Stream)のビデオデータをビデオデコーダ５０に出力し、オーディオデータをオーディオデコーダ５１に出力する。
【００３５】
また、デマルチプレクサ４９は、セクション構造を有するPSI(Program Specific Information)等が格納されているトランスポートパケットが供給されてきたとき、それをメモリ５２に記憶させる。メモリ５２に記憶されたセクション構造を有するデータ（以下、単に、セクションデータと称する）は、所定のタイミングでホストCPU４１により読み出され、所定の処理が施される。
【００３６】
さらに、デマルチプレクサ４９は、例えば、ユーザにより指定された番組を外部記録装置に記録させるとき、チューナ４８から供給されてきたトランスポートストリーム（以下、適宜、フルストリームと称する）から、その番組に関するデータのみを含むトランスポートストリーム（以下、適宜、パーシャルTS（個別TS）と称する）を生成し、それをIEEE(Institute of Electrical and Electronics
Engineers)1394インタフェース５３に出力する。
【００３７】
ビデオデコーダ５０は、デマルチプレクサ４９からビデオデータが供給されてきたとき、例えば、そのデータをMPEG(Moving Picture Experts Group)２フォーマットで伸長し、ディジタルアナログ変換等を行うことにより得られた映像信号をCRT(Cathode Ray Tube)やLCD(Liquid Crystal Display)などよりなる表示部５４に表示させる。一方、オーディオデコーダ５１は、デマルチプレクサ４９からオーディオデータが供給されてきたとき、そのデータを伸長し、得られた音声信号をスピーカ５５に出力させる。
【００３８】
IEEE1394インタフェース５３は、供給されてきたパーシャルTSを、アイソクロナスパケット、或いはアシンクロナスパケットに変換し、IEEE1394シリアルバスを介して、ハードディスクレコーダ等の外部記録装置に出力する。
【００３９】
図５は、図４のデマルチプレクサ４９の詳細な構成例を示すブロック図である。
【００４０】
TS（トランスポートストリーム）ヘッダ解析部６１は、チューナ４８から供給されてきたトランスポートストリームを構成するトランスポートパケットが規格通りのものであるのかを確認した後、そのヘッダを解析する。そして、TSヘッダ解析部６１は、ヘッダに記述されているPIDに基づいて、ビデオデータ、またはオーディオデータを格納するトランスポートパケットをPES(Packetized Elementary Stream)解析部６３に出力する。
【００４１】
また、TSヘッダ解析部６１は、供給されてきたトランスポートパケットにセクションデータが格納されていると判断したとき、そのセクションデータを記憶させるメモリ５２のメモリ領域をPIDに基づいて設定し、そのトランスポートパケットをセクションデータ解析部６４に出力する。
【００４２】
セクションデータであるPSIは、再生する際に、どのパケットを抽出し、どのように復号すればよいのかなどを示すテーブル情報であり、PAT(Program Association Table)、PMT(Program Map Table)、DIT(Discontinuity Information Table)などがある。PATは、番組番号と、PMTを伝送するTSパケットのPIDの対応テーブルを表わす情報であり、PMTは、番組を構成するパケットとPIDの対応テーブルを表わす情報であり、DITは、ストリームの不連続を表わすテーブル情報である。
【００４３】
TSヘッダ解析部６１は、ホストCPU４１により、所定の番組などを外部記録装置に出力することが指示されているとき、その番組を構成するパケットからなるトランスポートストリーム（以下、適宜、抽出TSと称する）を、それぞれのパケットのPIDに基づいて抽出し、パーシャルTS生成部６５に出力する。
【００４４】
PES解析部６３は、供給されてきたビデオデータのPESのヘッダを解析し、ビデオデコーダインタフェース６６を介して、PES、またはESのビデオデータをビデオデコーダ５０に出力する。同様に、PES解析部６３は、供給されてきたオーディオデータのPESのヘッダを解析し、オーディオデコーダインタフェース６７を介して、PES、またはESのオーディオデータをオーディオデコーダ５１に出力する。
【００４５】
セクションデータ解析部６４は、メモリインタフェース６８を介して、TSヘッダ解析部６１から供給されてきたセクションデータを、TSヘッダ解析部６１により設定されたメモリ５２のメモリ領域に記憶させる。
【００４６】
パーシャルTS生成部６５は、TSヘッダ解析部６１により抽出され、供給されてきた抽出TSに、新たに生成されたPATが記述されたパケット（以下、適宜、PATパケットと称する）、PMTが記述されたパケット（以下、適宜、PMTパケットと称する）、或いは、DITが記述されたパケット（以下、適宜、DITパケットと称する）を挿入し、パーシャルTSを生成する。これらのPATパケット、PMTパケット、およびDITパケットは、ホストCPU４１により生成される。
【００４７】
上述したように、抽出TSを記録した後、それを再生するためのPSIは、放送されてきたトランスポートストリームに予め含まれているPSI（フルストリームに含まれるPSI）と較べて異なったものとなっているため、パーシャルTS生成部６５は、新たに生成されたPSIが記述されたパケットを抽出TSに挿入し、パーシャルTSを生成する必要がある。パーシャルTS生成部６５により生成されたパーシャルTSは、IEEE1394インタフェース５３に供給される。
【００４８】
なお、パーシャルTS生成部６５には、パケット挿入制御部８１が設けられており、このパケット挿入制御部８１により、ホストCPU４１により生成されたパケットが抽出TSに挿入される。
【００４９】
図６は、パーシャルTS生成部６５の詳細な構成例を示すブロック図であり、パーシャルTS生成部６５は、基本的に、パケット挿入制御部８１とパケット挿入部８２から構成されている。
【００５０】
パケット挿入制御部８１の挿入パケット用バッファ９１は、抽出TSに挿入すべきものとして、ホストCPU４１により生成されたパケットを記憶する。挿入パケット用バッファ９１は、PATパケットをバッファ９１Ａに記憶し、PMTパケットをバッファ９１Ｂに記憶し、DITパケットをバッファ９１Ｃに記憶する。
【００５１】
切り替えスイッチ９３は、比較部９４とホストCPU４１から、所定のタイミングでそれぞれ供給される、ゲート９２を開放する制御信号の出力を切り替える。具体的には、切り替えスイッチ９３は、比較部９４からゲート９２を開放する制御信号が供給されてきたとき、それをゲート９２に出力し、一方、ホストCPU４１から切り替え信号が供給されてきたとき、それとともに供給される、ゲート９２を開放する制御信号（挿入制御）をゲート９２に出力する。
【００５２】
比較部９４は、ホストCPU４１により設定された周期、すなわち、PATパケット、またはPMTパケットを挿入する周期を、カウンタ９５から供給される計測値に基づいて計測する。比較部９４は、PATパケット、またはPMTパケットを挿入するタイミングになったと判定したとき、ゲート９２を開放する制御信号を切り替えスイッチ９３に出力する。比較部９４は、例えば、１００ms周期で、PATパケット、およびPMTパケットが抽出TSに挿入されるようにゲート９２を制御する。
【００５３】
パケット挿入部８２は、ゲート９２が開放されているとき、挿入パケット用バッファ９１に記憶されている所定のパケットを読み出し、それを抽出TSに挿入してパーシャルTSを生成する。
【００５４】
次に、図４のSTBの動作について説明する。
【００５５】
始めに、図７のフローチャートを参照して、抽出TSに挿入するパケット等を設定するホストCPU４１の処理について説明する。
【００５６】
ホストCPU４１は、TSヘッダ解析部６１により抽出TSが抽出されることに応じて、ステップＳ２１において、抽出TSに挿入するパケットを生成し、それをパーシャルTS生成部６５の挿入パケット用バッファ９１に書き込む。ホストCPU４１により生成されたPATパケットはバッファ９１Ａに記憶され、PMTパケットはバッファ９１Ｂに記憶され、DITパケットはバッファ９１Ｃに記憶される。
【００５７】
そして、ホストCPU４１は、ステップＳ２２に進み、PATパケット、およびPATパケットを抽出TSに挿入する周期を比較部９４に設定する。例えば、比較部９４には、PATパケット、およびPATパケットを挿入する周期として１００msが設定され、その後、処理は終了される。
【００５８】
次に、図８のフローチャートを参照して、抽出TSにパケットを挿入するホストCPU４１の処理について説明する。上述したように、抽出TSに挿入されるDITパケットは、ホストCPU４１により挿入される。
【００５９】
ステップＳ３１において、ホストCPU４１は、DITパケットを挿入することを要求する割り込みを検出したか否かを判定し、検出していないと判定した場合、処理を終了させる。一方、ホストCPU４１は、ステップＳ３１において、DITパケットを挿入することを要求する割り込みを検出したと判定したとき、ステップＳ３２に進み、ゲート９２を開放することを指示する。すなわち、ホストCPU４１は、切り替えスイッチ９３に対する切り替え信号と、ゲート９２に対する制御信号を出力する。
【００６０】
後述するように、切り替えスイッチ９３は、ホストCPU４１から供給されてきたゲート９２に対する制御信号を、ゲート９２に出力し、DITパケットを挿入させる。
【００６１】
次に、図９のフローチャートを参照して、抽出TSに所定のパケットを挿入し、パーシャルTSを生成するパケット挿入制御部８１の処理について説明する。
【００６２】
ステップＳ４１において、比較部９４は、カウンタ９５から供給される計測値と、図７のステップＳ２２でホストCPU４１により設定された周期とを比較し、PATパケットを挿入するタイミングとなったか否かを判定し、挿入するタイミングになったと判定した場合、ステップＳ４２に進む。
【００６３】
ステップＳ４２において、比較部９４は、カウンタ９５の計測値をリセットする。また、比較部９４は、ステップＳ４３に進み、ゲート９２を開放し、PATパケットを抽出TSに挿入する。すなわち、パケット挿入部８２は、ゲート９２が開放されることに応じて、バッファ９１ＡからPATパケットを読み出し、それをTSヘッダ解析部６１から供給される抽出TSに挿入する。その後、処理はステップＳ４１に戻り、それ以降の処理が繰り返し実行される。従って、比較部９４に設定された周期毎に、PATパケットが抽出TSに挿入される。
【００６４】
一方、ステップＳ４１において、比較部４１は、PATパケットを挿入するタイミングになっていないと判定した場合、ステップＳ４４に進む。
【００６５】
比較部９４は、PATパケットを挿入するときと同様に、ステップＳ４４において、カウンタ９５から供給される計測値と、図７のステップＳ２２の処理において、ホストCPU４１により設定された周期とを比較し、PMTパケットを挿入するタイミングとなったか否かを判定し、挿入するタイミングになったと判定した場合、ステップＳ４５に進む。
【００６６】
ステップＳ４５において、比較部９４は、カウンタ９５の計測値をリセットする。また、比較部９４は、ステップＳ４３に進み、ゲート９２を開放し、PMTパケットを抽出TSに挿入する。すなわち、パケット挿入部８２は、ゲート９２が開放されることに応じて、バッファ９１ＢからPMTパケットを読み出し、それをTSヘッダ解析部６１から供給される抽出TSに挿入する。その後、処理はステップＳ４１に戻り、それ以降の処理が繰り返し実行される。
【００６７】
ステップＳ４４において、比較部４１は、PMTパケットを挿入するタイミングとなっていないと判定した場合、ステップＳ４７に進む。
【００６８】
ステップＳ４７において、切り替えスイッチ９３は、内部のスイッチを切り替える替え信号がホストCPU４１から供給されてきたか否かを判定し、供給されてきていないと判定した場合、ステップＳ４１に戻り、それ以降の処理を繰り返し実行する。
【００６９】
図８のフローチャートを参照して説明したように、DITパケットを挿入するタイミングとなったとき、切り替え信号とともに、ゲート９２に対する制御信号がホストCPU４１から供給されてくる。切り替えスイッチ９３は、ステップＳ４７において、切り替え信号が供給されてきたと判定した場合、ステップＳ４８に進む。
【００７０】
ホストCPU４１からの指示を受けた切り替えスイッチ９３は、ステップＳ４８において、スイッチを切り替え、それとともに供給されてきたゲート９２に対する制御信号をゲート９２に出力し、ゲート９２を開放させる。パケット挿入部８２は、ゲート９２が開放されることに応じて、バッファ９１ＣからDITパケットを読み出し、それをTSヘッダ解析部６１から供給される抽出TSに挿入する。これにより、抽出TSの不連続点にDITパケットが挿入される。その後、処理はステップＳ４１に戻り、それ以降の処理が繰り返し実行される。
【００７１】
図１０は、デマルチプレクサ４９により処理されるストリームの例を示す図である。
【００７２】
図１０Ａは、TSヘッダ解析部６１により抽出TSが抽出される前のフルストリームの例を表わしており、このフルストリームには、ビデオデータが格納されている「PID=XV」の第１パケット、ビデオデータが格納されている「PID=YV」の第２パケット、オーディオデータが格納されている「PID=XA」の第３パケット、オーディオデータが格納されている「PID=YA」の第４パケットが含まれている。また、図１０Ａのフルストリームには、PATが格納されている「PID=000」の第５パケット、PMTが格納されている「PID=X」の第６パケット、ビデオデータが格納されている「PID=XV」の第７パケット、およびビデオデータが格納されている「PID=YV」の第８パケットが含まれている。第１乃至第４パケット、並びに、第７、および第８パケットのPIDに示されている「Ｘ」、「Ｙ」は、「番組Ｘ」に関するデータ、および「番組Ｙ」に関するデータであることをそれぞれ表わしている。
【００７３】
そして、例えば、「番組Ｘ」のデータを抽出することがホストCPU４１により指示されているとき、TSヘッダ解析部６１は、図１０Ｂに示されるような抽出TS、すなわち、第１パケット、第３パケット、および第７パケットからなるストリームを抽出する。なお、図１０Ａのフルストリームに含まれていたPATパケット（第５パケット）、およびPMTパケット（第６パケット）は、抽出TSにおいては利用できないため、破棄されている。
【００７４】
図１０Ｃは、パーシャルTS生成部６５により生成されたパーシャルTSの例を示す図であり、図１０Ｂに示される抽出TSに対して、新たなPATパケット（PAT’パケット）が第１１パケットとして挿入され、新たなPMTパケット（PMT’パケット）が第１２パケットとして挿入されている。この第１１パケット、および第１２パケットは、図９等を参照して説明した処理により、基本的にパケット挿入制御部８１の処理により挿入されたものである。
【００７５】
以上のように、PATパケット、およびPMTパケットを挿入する周期を設定するだけで、パケット挿入制御部８１の処理により、それらのパケットが挿入されるようにしたので、ホストCPU４１の処理の負担を軽減させることができる。
【００７６】
また、これに伴い、ホストCPU４１は、自分自身の処理能力を他の処理に充てることができるため、その処理のパフォーマンスを向上させることができる。さらに、処理能力がさほど高くない、安価なCPUにより、STBを制御させるようにすることができる。
【００７７】
以上の処理は、BS(Broadcasting Satellite)ディジタル放送だけでなく、CS(Communications Satellite)ディジタル放送や、地上波ディジタル放送などにも適用することができる。
【００７８】
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。この場合、そのソフトウェアを実行させる情報処理装置は、例えば、図１１に示されるようなパーソナルコンピュータにより構成される。
【００７９】
図１１において、CPU１０１は、ROM１０２に記憶されているプログラム、または、記憶部１０８からRAM１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
【００８０】
CPU１０１、ROM１０２、およびRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インタフェース１０５も接続されている。
【００８１】
入出力インタフェース１０５には、キーボード、マウスなどよりなる入力部１０６、CRT、LCDなどよりなるディスプレイ、並びにスピーカなどよりなる出力部１０７、ハードディスクなどより構成される記憶部１０８、モデム、ターミナルアダプタなどより構成される通信部１０９が接続されている。通信部１０９は、ネットワークを介しての通信処理を行う。
【００８２】
入出力インタフェース１０５にはまた、必要に応じてドライブ１１０が接続され、磁気ディスク１１１、光ディスク１１２、光磁気ディスク１１３、或いは半導体メモリ１１４などが適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部１０８にインストールされる。
【００８３】
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【００８４】
この記録媒体は、図１１に示すように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク１１１（フロッピディスクを含む）、光ディスク１１２（CD-ROM(Compact Disk-Read Only Memory)，DVD(Digital Versatile Disk)を含む）、光磁気ディスク１１３（MD（登録商標）(Mini-Disk)を含む）、もしくは半導体メモリ１１４などよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM１０２や、記憶部１０８に含まれるハードディスクなどで構成される。
【００８５】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００８６】
【発明の効果】
本発明のトランスポートストリーム処理装置および方法によれば、CPU から第１のパケットの挿入が指示されたときには、そのタイミングで第１のパケットを個別トランスポートストリームに挿入し、第２のパケットを個別トランスポートストリームに挿入するタイミングになったことが比較手段により検出されたときには、そのタイミングで第２のパケットを個別トランスポートストリームに挿入するようにしたので、全体の動作を制御するホストCPUの処理負担を軽減させることができる。
【図面の簡単な説明】
【図１】従来のデマルチプレクサの構成例を示すブロック図である。
【図２】図１のパーシャルTS生成部の構成例を示すブロック図である。
【図３】図１のホストCPUの処理を説明するフローチャートである。
【図４】本発明を適用したSTBの構成例を示すブロック図である。
【図５】図４のデマルチプレクサの構成例を示すブロック図である。
【図６】図５のパーシャルTS生成部の構成例を示すブロック図である。
【図７】図５のホストCPUの処理を説明するフローチャートである。
【図８】図５のホストCPUの他の処理を説明するフローチャートである。
【図９】図６のパケット挿入制御部の処理を説明するフローチャートである。
【図１０】図５のデマルチプレクサにより処理されるストリームの例を示す図である。
【図１１】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
４１ ホストCPU， ４２ ROM， ４３ RAM， ４９ デマルチプレクサ，６１ TSヘッダ解析部， ６５ パーシャルTS生成部， ８１ パケット挿入制御部， ８２ パケット挿入部， ９１ 挿入パケット用バッファ， ９２ ゲート， ９３ 切り替えスイッチ， ９４ 比較部， ９５ カウンタ， １１１ 磁気ディスク， １１２ 光ディスク， １１３ 光磁気ディスク， １１４ 半導体メモリ
Claims (2)
- 複数のトランスポートストリームが多重化されてなるトランスポートストリームから、所定の個別トランスポートストリームを抽出する抽出手段と、
前記個別トランスポートストリームの処理に要するテーブル情報が記述されているパケットであって、少なくとも、前記個別トランスポートストリームの不連続が生じた位置に挿入される第１のパケットと前記個別トランスポートストリームに所定の周期で挿入される第２のパケットとを生成するCPUと、
前記CPUにより生成された前記第１のパケットと前記第２のパケットを記憶する記憶手段と、
前記 CPU により設定される前記所定の周期に対応する設定値をカウンタの値と比較して、前記第２のパケットを前記個別トランスポートストリームに挿入するタイミングになったことを検出する比較手段と、
前記記憶手段により記憶されている前記第１のパケットと前記第２のパケットを前記個別トランスポートストリームに挿入する挿入手段と、
前記第１のパケットを挿入するタイミングと、前記第２のパケットを挿入するタイミングを制御する制御手段であって、前記 CPU から前記第１のパケットの挿入が指示されたときには、そのタイミングで前記第１のパケットを前記個別トランスポートストリームに挿入し、前記第２のパケットを前記個別トランスポートストリームに挿入するタイミングになったことが前記比較手段により検出されたときには、そのタイミングで前記第２のパケットを前記個別トランスポートストリームに挿入する制御手段と
を備えていることを特徴とするトランスポートストリーム処理装置。 - 複数のトランスポートストリームが多重化されてなるトランスポートストリームから、所定の個別トランスポートストリームを抽出する抽出ステップと、
前記個別トランスポートストリームの処理に要するテーブル情報が記述されているパケットであって、少なくとも、前記個別トランスポートストリームの不連続が生じた位置に挿入される第１のパケットと前記個別トランスポートストリームに所定の周期で挿入される第２のパケットとをCPU により生成するパケット生成ステップと、
前記CPUにより生成された前記第１のパケットと前記第２のパケットを記憶手段に記憶する記憶ステップと、
前記 CPU により設定される前記所定の周期に対応する設定値をカウンタの値と比較して、前記第２のパケットを前記個別トランスポートストリームに挿入するタイミングになったことを比較手段により検出する比較ステップと、
前記記憶手段により記憶されている前記第１のパケットと前記第２のパケットを前記個別トランスポートストリームに挿入する挿入ステップと、
前記第１のパケットを挿入するタイミングと、前記第２のパケットを挿入するタイミングを制御する制御ステップであって、前記 CPU から前記第１のパケットの挿入が指示されたときには、そのタイミングで前記第１のパケットを前記個別トランスポートストリームに挿入し、前記第２のパケットを前記個別トランスポートストリームに挿入するタイミングになったことが前記比較手段により検出されたときには、そのタイミングで前記第２のパケットを前記個別トランスポートストリームに挿入する制御ステップと
を含んでいることを特徴とするトランスポートストリーム処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306253A JP3858975B2 (ja) | 2001-10-02 | 2001-10-02 | トランスポートストリーム処理装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306253A JP3858975B2 (ja) | 2001-10-02 | 2001-10-02 | トランスポートストリーム処理装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003111038A JP2003111038A (ja) | 2003-04-11 |
| JP3858975B2 true JP3858975B2 (ja) | 2006-12-20 |
Family
ID=19125921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001306253A Expired - Lifetime JP3858975B2 (ja) | 2001-10-02 | 2001-10-02 | トランスポートストリーム処理装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3858975B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BRPI0410018A (pt) | 2003-05-05 | 2006-04-25 | Thomson Licensing | método e aparelho para permitir gravação e reprodução de subcanal |
| EP1900218A4 (en) * | 2005-04-28 | 2009-08-26 | Samsung Electronics Co Ltd | DEVICE AND METHOD FOR INITIALIZING A DECODER IN A DIGITAL RADIO RECEIVER |
| JP2011035455A (ja) * | 2009-07-29 | 2011-02-17 | Toshiba Corp | 放送録画装置および放送録画方法 |
-
2001
- 2001-10-02 JP JP2001306253A patent/JP3858975B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003111038A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4670952B2 (ja) | データ処理装置および方法、データ再生装置および方法、並びに記録媒体 | |
| US20080063387A1 (en) | Data Processor | |
| JP4264575B2 (ja) | データ処理装置および方法、データ再生装置および方法、並びに記録媒体 | |
| JPH11225292A (ja) | デジタル放送受信装置および受信方法 | |
| US20030035486A1 (en) | MPEG encoding apparatus, MPEG decoding apparatus, and encoding program | |
| JPH10334591A (ja) | 単一プログラム伝送ストリーム伝送マルチメディアシステム及びその方法 | |
| US7865064B2 (en) | Recording/output apparatus and recording/output method | |
| US8831410B2 (en) | Data processor | |
| US5818547A (en) | Timing detection device and method | |
| US7742472B2 (en) | Signal processing apparatus and stream processing method | |
| JP3815597B2 (ja) | 信号処理装置 | |
| JPH10334615A (ja) | 基準クロック再生装置および記録装置 | |
| JP3858975B2 (ja) | トランスポートストリーム処理装置および方法 | |
| US20080059509A1 (en) | Data Processing Device, Data Processing Method, Program, Program Recording Medium, Data Recording Medium, and Data Structure | |
| US8254764B2 (en) | Recording apparatus, image reproducing apparatus, and special reproduction method therefor | |
| JP2001008211A (ja) | デジタルインターフェースを利用した音声ストリーム送受信装置及び方法 | |
| US8213778B2 (en) | Recording device, reproducing device, recording medium, recording method, and LSI | |
| US20080298781A1 (en) | Apparatus for recording audio-video data and method of recording audio-video data | |
| KR20050055621A (ko) | 정보 기록 처리 장치, 정보 재생 처리 장치, 및 방법, 및컴퓨터 프로그램 | |
| JP3742688B2 (ja) | 圧縮映像音声データデコード装置及び圧縮映像音声データデコード方法 | |
| WO2006075457A1 (ja) | 記録装置 | |
| JP4264563B2 (ja) | 記録再生装置、情報処理方法および記録媒体 | |
| JPH1079917A (ja) | データ再生及び記録装置 | |
| US7058279B2 (en) | Special reproduction data generating device, medium and information aggregate | |
| JP2002125179A (ja) | ネットワークストレージ装置及びストレージ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |