JP3854875B2 - 増幅回路並びにそれを備えた電力増幅器および通信端末 - Google Patents
増幅回路並びにそれを備えた電力増幅器および通信端末 Download PDFInfo
- Publication number
- JP3854875B2 JP3854875B2 JP2002038354A JP2002038354A JP3854875B2 JP 3854875 B2 JP3854875 B2 JP 3854875B2 JP 2002038354 A JP2002038354 A JP 2002038354A JP 2002038354 A JP2002038354 A JP 2002038354A JP 3854875 B2 JP3854875 B2 JP 3854875B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bipolar transistor
- amplifier
- amplifying
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
この発明は増幅回路に関する。より詳しくは、入力信号を増幅する増幅素子と、この増幅素子の出力を、抵抗素子と容量素子との直列接続を介して上記増幅素子の入力側へフィードバックする帰還回路とを備えた増幅回路に関する。
【0002】
また、この発明は、そのような増幅回路を備えた電力増幅器および通信端末に関する。
【0003】
【従来の技術】
携帯電話に代表される携帯端末に用いられる増幅回路では、通信システムにより増幅の線形性が極めて良好なことが要求される場合がある。このため、従来は、この種の増幅回路として、図7に示すように、増幅素子としてのHBT(ヘテロ接合バイポーラトランジスタ)3と、抵抗素子6と容量素子7との直列接続を介して入力側へフィードバックする負帰還回路5とを備えたものがしばしば用いられている。HBT3のベース端子、コレクタ端子には、それぞれベースバイアス回路8、コレクタバイアス回路9が直接接続されている。HBT3は他のデバイスと比べると良好な線形性を示し、また、負帰還回路5はHBT3の増幅の歪み特性を改善する。なお、4は接地端子、10は入力整合回路、11は出力整合回路をそれぞれ示している。
【0004】
【発明が解決しようとする課題】
しかしながら、増幅素子としてHBTを代表とするバイポーラトランジスタを用いると、自己発熱により熱暴走する場合がある。これはコレクタ電流と温度とが正帰還の関係にあることに起因する。例えば図7において、コレクタ電流が増加すると、バイポーラトランジスタ3の温度が上昇し、バイポーラトランジスタ3のオン電圧が低下する。これが更なるコレクタ電流増加を促し、バイポーラトランジスタ3の温度が更に上昇する。これを繰り返して、最後にはバイポーラトランジスタ3が破壊されるという問題がある。
【0005】
また、高出力化のために、バイポーラトランジスタを複数並列接続させてマルチユニット構成(いわゆるマルチユニットバイポーラトランジスタ)とした場合は、自己発熱により、或るバイポーラトランジスタに電流が集中してしまう。これが原因でマルチユニットバイポーラトランジスタ全体が均一に動作せず、利得が低下するという問題がある。
【0006】
そこで、この発明の課題は、バイポーラトランジスタに代表されるような増幅素子の熱暴走を抑制できる増幅回路を提供することにある。
【0007】
また、この発明の課題は、そのような増幅回路を備えた電力増幅器および通信端末を提供することにある。
【0008】
【課題を解決するための手段】
上記課題を解決するため、この発明の増幅回路は、入力信号を増幅する増幅素子と、この増幅素子の出力を、抵抗素子と容量素子との直列接続を介して上記増幅素子の入力側へフィードバックさせる帰還回路とを備えた増幅回路において、上記増幅素子の入力端子に印加される入力バイアス電圧が上記帰還回路の上記抵抗素子と容量素子との間の接続部に供給されるようになっていることを特徴とする。
【0009】
この発明の増幅回路では、上記増幅素子の出力端子の直流電流と温度とが正帰還の関係にある場合、上記帰還回路を構成する抵抗素子が上記増幅素子のためのバラスト抵抗を兼ねる。すなわち、上記増幅素子が自己発熱を起こすと、出力端子の直流電流と共に入力端子の直流電流も増加する。すると、入力端子の直流電流の増加に伴って上記抵抗素子で電圧降下が発生する。この電圧降下のため、上記増幅素子の入力端子に印加される入力バイアス電圧が実効的に減少し、出力端子の直流電流の増加を抑制する。つまり、上記帰還回路の抵抗素子は上記増幅素子の歪み特性を改善する帰還抵抗として働くと共に、上記増幅素子の熱暴走を抑制するためのバラスト抵抗として働く。したがって、上記増幅素子の熱暴走が抑制される。また、本発明によれば、帰還回路を構成する抵抗素子とバイアス回路にて使用される抵抗素子とを共通化できる。したがって、増幅回路を構成する部品数が削減され、増幅回路が小型化される。
【0010】
上記の出力端子及び入力端子は、バイポーラトランジスタの場合、それぞれコレクタ及びベースであり、電界効果トランジスタの場合、それぞれドレイン及びゲートである。
【0011】
一実施形態の増幅回路は、上記増幅素子はバイポーラトランジスタからなることを特徴とする。
【0012】
この一実施形態の増幅回路では、上記増幅素子はバイポーラトランジスタからなる。したがって、上記帰還回路を構成する抵抗素子が上記バイポーラトランジスタのためのバラスト抵抗を兼ねる。すなわち、バイポーラトランジスタが自己発熱を起こすと、コレクタ電流と共にベース電流も増加する。すると、ベース電流により上記抵抗素子で電圧降下が発生する。この電圧降下のため、バイポーラトランジスタのべースに印加されるベースバイアス電圧が実効的に減少し、コレクタ電流の増加を抑制する。つまり、上記帰還回路の抵抗素子はバイポーラトランジスタの歪み特性を改善する帰還抵抗として働くと共に、バイポーラトランジスタの熱暴走を抑制するためのバラスト抵抗として働く。したがって、上記バイポーラトランジスタの熱暴走が抑制される。
【0013】
一実施形態の増幅回路は、上記増幅素子は、共通入力端子と共通出力端子との間に複数並列接続されたバイポーラトランジスタからなり、上記各バイポーラトランジスタの入力端子と出力端子との間に上記帰還回路がおのおの設けられ、上記各バイポーラトランジスタのための共通入力バイアス電圧が上記各帰還回路の上記抵抗素子と容量素子との間の接続部に供給されることを特徴とする。
【0014】
この一実施形態の増幅回路では、上記増幅素子は、共通入力端子と共通出力端子との間に複数並列接続されたバイポーラトランジスタ、つまりマルチユニットバイポーラトランジスタからなる。各帰還回路の抵抗素子は対応するバイポーラトランジスタの歪み特性を改善する帰還抵抗として働くと共に、対応するバイポーラトランジスタの熱暴走を抑制するためのバラスト抵抗として働く。したがって、マルチユニットバイポーラトランジスタ全体が均一に動作するようになり、利得が維持される。
【0015】
また、この発明の電力増幅器は、本発明の増幅回路を備えたことを特徴とする。
【0016】
この発明の電力増幅器では、増幅回路の増幅素子が安定に動作する。したがって、増幅が低歪みで行われる。
【0017】
また、この発明の通信端末は、本発明の電力増幅器を備えたことを特徴とする。
【0018】
この発明の通信端末では、上記増幅回路による増幅が低歪みで行われるので、通信品質の劣化が有効に防止される。
【0019】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【0020】
(第1実施形態)
図1は本発明の第1実施形態の増幅回路を示している。簡単のため、図7(従来技術に関する)中の構成要素と同じ構成要素には同じ符号を付している。
【0021】
この増幅回路は、増幅素子としてのバイポーラトランジスタ3と、このバイポーラトランジスタ3の出力を、抵抗素子6と容量素子7との直列接続を介して入力側へフィードバックさせる負帰還回路5とを備えている。抵抗素子6は、いわゆる帰還抵抗として働き、100〔Ω〕〜10000〔Ω〕程度のものが使用される。容量素子7は、入力側へのDC(直流)成分伝達を阻止するために働き、0.5〔pF〕以上のものが使用される。
【0022】
入力バイアス回路としてのベースバイアス回路8が、負帰還回路5の抵抗素子6と容量素子7との間の接続部に接続されている。したがって、このベースバイアス回路8から抵抗素子6を介して、バイポーラトランジスタ3のためのベースバイアス電圧が供給される。また、出力バイアス回路としてのコレクタバイアス回路9が、バイポーラトランジスタ3のコレクタ端子に接続されている。このコレクタバイアス回路9を介して、バイポーラトランジスタ3のためのコレクタバイアス電圧が供給される。
【0023】
さらに、入力端子1とバイポーラトランジスタ3のベース端子との間に、入力インピーダンス整合のための入力整合回路10が介挿されている。また、バイポーラトランジスタ3のコレクタ端子と出力端子2との間に、出力インピーダンス整合のための出力整合回路11が介挿されている。入力整合回路10には、入力端子1へのDC成分伝達を阻止する容量が含まれ、同様に、出力整合回路11には出力端子2へのDC成分伝達を阻止する容量が含まれている。なお、4は接地端子である。
【0024】
入力端子1から入力された信号は入力整合回路10を経て、バイポーラトランジスタ3に入力される。バイポーラトランジスタ3にて増幅された信号は出力整合回路11を経て、出力信号として出力端子2へ伝達される。バイポーラトランジスタ3は他のデバイスと比べると良好な線形性を示し、また、負帰還回路5はバイポーラトランジスタ3の増幅の歪み特性を改善する。
【0025】
バイポーラトランジスタ3が自己発熱を起こすと、コレクタ電流と共にベース電流も増加する。すると、ベース電流により抵抗素子6で電圧降下が発生する。この電圧降下のため、バイポーラトランジスタ3のべースに印加されるベースバイアス電圧が実効的に減少し、コレクタ電流の増加を抑制する。つまり、負帰還回路5の抵抗素子6は帰還抵抗として働くと共に、バイポーラトランジスタ3の熱暴走を抑制するためのバラスト抵抗として働く。したがって、バイポーラトランジスタ3の熱暴走が抑制される。
【0026】
最適なバラスト抵抗値は、バイポーラトランジスタ3のサイズ、熱抵抗、電流増幅率、バイアス条件によって変わるが、一般的に50〔Ω〕〜500〔Ω〕程度の抵抗が用いられる。抵抗素子6は帰還抵抗とバラスト抵抗を兼ねるため、帰還抵抗値として適当な100〔Ω〕〜10000〔Ω〕と、バラスト抵抗値として適当な50〔Ω〕〜500〔Ω〕の両方の範囲を満たす必要がある。よって、抵抗素子6の抵抗値は100〔Ω〕〜500〔Ω〕程度が適している。
【0027】
また、本発明によれば、負帰還回路5を構成する抵抗素子6とバイアス回路8のための抵抗素子とを共通化できる。したがって、増幅回路を構成する部品数が削減され、増幅回路が小型化される。
【0028】
(第2実施形態)
図2は本発明の第2実施形態のGaAs−MMIC(GaAsモノリシックマイクロ波集積回路)からなる増幅回路を示している。この増幅回路は、図1に示した増幅回路を、1.95GHzの高周波信号を増幅するように最適化したものである。簡単のため、図1中の構成要素と同じ構成要素には同じ符号を付すものとし、重複する説明を省略する。
【0029】
この増幅回路では、線形増幅素子としてのバイポーラトランジスタ3はエミッタ接地されたHBT(ヘテロ接合バイポーラトランジスタ。以下「バイポーラトランジスタ」という。)からなる。このバイポーラトランジスタ3は、次のような構造をしている。すなわち、エミッタ層はInGaPからなり、不純物としてSi(シリコン)が5.0×1017〔cm-3〕だけドーピングされている。ベース層はGaAsからなり、不純物としてC(炭素)が4.0×1019〔cm-3〕だけドーピングされている。コレクタ層はGaAsからなる。エミッタサイズは6.4〔μm〕×60〔μm〕に設定されている。
【0030】
また、負帰還回路5の抵抗素子6の抵抗値は320〔Ω〕、容量素子7の容量値は2〔pF〕に設定されている。
【0031】
ベースバイアス回路8は、図示しないベースバイアス電源に接続されたベースバイアス端子14と、高周波信号がベースバイアス電源側に流れるのを阻止するためのチョークインダクタ12と、ベースバイアス電源の交流的なインピーダンスを下げるためのバイパスコンデンサ13とを有している。コレクタバイアス回路9は、ベースバイアス回路8と同様に、図示しないコレクタバイアス電源に接続されたコレクタバイアス端子15と、高周波信号がコレクタバイアス電源側に流れるのを阻止するためのチョークインダクタ12′と、コレクタバイアス電源の交流的なインピーダンスを下げるためのバイパスコンデンサ13′とを有している。
【0032】
図3は、GaAs基板22上にMMICとして構成されたこの増幅回路の平面レイアウトを示している。バイポーラトランジスタ3は、細長い矩形パターンのエミッタ電極16と、このエミッタ電極の両側に配置されたベース電極17と、このベース電極17のさらに両側に配置されたコレクタ電極18と、エミッタ電極16と接地面21を接続する引き出し電極19と、エアブリッジ20を含んでいる。抵抗素子6は、バイポーラトランジスタ3のベース層と同じ層によって形成される。また、容量素子7は、MIM(金属−絶縁体−金属)積層構造によって形成される。バイポーラトランジスタ3のコレクタ端子から出力された高周波信号は、配線90を通して、一部が出力整合回路11ヘ伝搬され、一部が帰還回路5へ伝搬される。
【0033】
この実施形態では、1.95GHzの高周波信号を増幅するバイポーラトランジスタ3の熱暴走を良好に抑制することができる。
【0034】
(第3実施形態)
帰還回路5を構成する抵抗素子6を、シート抵抗値が80〔Ω〕〜420〔Ω〕のGaAs層を用いて形成しても構わない。このGaAs層のシート抵抗値は、GaAsに、不純物としてC(炭素)を1.2×1019〔cm-3〕〜6.0×1019〔cm-3〕程度ドーピングすることによって実現される。シート抵抗値をρ、抵抗の長さをA、幅をBとすると、抵抗値Rは次式(1)で表現される。
【0035】
R=(A/B)×ρ …(1)
本実施形態では、A=12〔μm〕、B=10〔μm〕、ρ=265〔Ω〕に設定する。
【0036】
この実施形態でも、1.95GHzの高周波信号を増幅するバイポーラトランジスタ3の熱暴走を良好に抑制することができる。
【0037】
(第4実施形態)
図4は本発明の第4実施形態の、いわゆるマルチユニットバイポーラトランジスタを備えた増幅回路を示している。簡単のため、図1中の構成要素と同じ構成要素には同じ符号を付すものとし、重複する説明を省略する。
【0038】
この増幅回路は、共通入力端子1と共通出力端子2との間、より正確には入力整合回路10と出力整合回路11との間に複数並列接続された増幅素子としてのバイポーラトランジスタ31,32,33,…,3n、つまりマルチユニットバイポーラトランジスタを備えている。各バイポーラトランジスタ31,32,33,…,3nには、それぞれ負帰還回路51,52,53,…,5nが対応して設けられている。負帰還回路51は、対応するバイポーラトランジスタ31の出力を、抵抗素子61と容量素子71との直列接続を介して入力側へフィードバックさせる。他の負帰還回路52,53,…,5nも同様に、対応するバイポーラトランジスタ32,33,…,3nの出力を、それぞれ抵抗素子62と容量素子72との直列接続、抵抗素子63と容量素子73との直列接続、抵抗素子64と容量素子74との直列接続を介して入力側へフィードバックさせる。
【0039】
共通入力バイアス回路としてのベースバイアス回路8が、抵抗素子61と容量素子71との間の接続部、抵抗素子62と容量素子72との間の接続部、抵抗素子63と容量素子73との間の接続部、抵抗素子64と容量素子74との間の接続部にそれぞれ接続されている。したがって、このベースバイアス回路8からそれぞれ抵抗素子61,62,63,…,6nを介して、各バイポーラトランジスタ31,32,33,…,3nのためのベースバイアス電圧が供給される。また、共通出力バイアス回路としてのコレクタバイアス回路9が、各バイポーラトランジスタ31,32,33,…,3nのコレクタ端子に接続されている。このコレクタバイアス回路9を介して、各バイポーラトランジスタ31,32,33,…,3nのためのコレクタバイアス電圧が供給される。なお、41,42,43,…,4nは接地端子である。
【0040】
入力端子1から入力された信号は入力整合回路10を経て、分配されて、各バイポーラトランジスタ31,32,33,…,3nに入力される。各バイポーラトランジスタ31,32,33,…,3nにて増幅された信号は合成されて、出力整合回路11を経て、出力信号として出力端子2へ伝達される。各バイポーラトランジスタ31,32,33,…,3nは他のデバイスと比べると良好な線形性を示し、また、各負帰還回路51,52,53,…,5nは、対応するバイポーラトランジスタ31,32,33,…,3nの増幅の歪み特性をそれぞれ改善する。
【0041】
一般に、マルチユニットバイポーラトランジスタの場合では、自己発熱により電流集中がおこり、トランジスタ全体が均一に動作せず利得が低下するという問題が生じやすい。しかし、本実施形態では、各帰還回路の抵抗素子61,62,63,…,6nは、対応するバイポーラトランジスタ31,32,33,…,3nの歪み特性を改善する帰還抵抗として働くと共に、対応するバイポーラトランジスタ31,32,33,…,3nの熱暴走を抑制するためのバラスト抵抗として働く。したがって、自己発熱による電流集中が抑制されて、マルチユニットバイポーラトランジスタ全体が均一に動作するようになる。この結果、利得を維持できる。
【0042】
(第5実施形態)
図5は本発明の第5実施形態の送信電力増幅器のブロック構成を示している。
【0043】
この送信電力増幅器は、入力整合回路23と、出力整合回路26と、これらの回路23,26の間に、交互に複数縦続接続された増幅回路24nおよび段間整合回路25nを備えている。この実施形態では、各段の増幅回路24nが図1に示した増幅回路からなっている。
【0044】
入力端子1から入力された信号は入力整合回路23を経て、初段の増幅回路24nに入力される。初段の増幅回路24nで増幅され出力された信号は、それに続く段間整合回路25nを伝達し、2段目の増幅回路24nに入力される。2段目の増幅回路24nで増幅され出力された信号は、それに続く段間整合回路25nを伝達し、3段目の増幅回路24nに入力される。このようにして順次増幅された信号は出力整合回路26を経て、出力端子2へ伝達される。
【0045】
各段の増幅回路24nにおいて、バイポーラトランジスタ3が良好な線形性を示し、また、負帰還回路5はバイポーラトランジスタ3の増幅の歪み特性を改善する。しかも、負帰還回路5の抵抗素子6は帰還抵抗として働くと共に、バイポーラトランジスタ3の熱暴走を抑制するためのバラスト抵抗として働く。したがって、バイポーラトランジスタ3の熱暴走が抑制される。この結果、この送信電力増幅器は、低歪みで、熱的に安定に動作する。
【0046】
なお、この実施形態では各段の増幅回路24nが図1に示した増幅回路からなるものとしたが、少なくとも1個が図1に示した増幅回路であれば、本発明の作用効果を奏する。
【0047】
(第6実施形態)
図6は本発明の第6実施形態の携帯通信端末のブロック構成を示している。なお、携帯通信端末は受信部と送信部とを含むが、ここでは送信部のみを示している。
【0048】
この携帯通信端末の送信部は、信号処理回路111、発振器113、変調器112、ドライバ増幅器114、送信電力増幅器115を備えている。送信電力増幅器115は、図5に示した第5実施形態の送信電力増幅器と同じものである。
【0049】
送信時には、信号処理回路111は送信すべき信号を作成する。発振器113は発振を行って搬送波を作成する。変調器112は、この搬送波を、信号処理回路111が作成した信号によって変調し、変調信号とする。この変調信号をドライバ増幅器114が増幅し、さらに送信電力増幅器115が増幅する。この送信電力増幅器115の出力は、送受切換スイッチ116を通して、アンテナ117から空間へ放射される。
【0050】
現行の移動体通信システムで使用されているデジタル変復調方式では、信号の振幅及び位相の両方で情報が搬送されるため、送信電力増幅器115は入力信号を線形増幅することが要求される。もし送信電力増幅器115の線形性が損なわれると、相互変調歪みにより隣接するチャネルに歪み電力が漏洩し、通信品質が劣化するからである。ここで、上記送信電力増幅器115は、第5実施形態で説明したように、低歪みで、熱的に安定に動作する。したがって、この携帯通信端末は入力信号を線形増幅することができ、移動体通信システムの通信品質の劣化を有効に防止できる。
【0051】
【発明の効果】
以上より明らかなように、この発明の増幅回路によれば、帰還回路の抵抗素子が帰還抵抗として働くと共にバラスト抵抗として働くので、バイポーラトランジスタに代表されるような線形増幅素子の熱暴走を抑制できる。
【0052】
また、この発明の電力増幅器は、増幅回路の増幅素子が安定に動作するので、増幅を低歪みで行うことができる。
【0053】
また、この発明の通信端末では、増幅回路による増幅が低歪みで行われるので、通信品質の劣化を有効に防止できる。
【図面の簡単な説明】
【図1】 この発明の第1実施形態の増幅回路のブロック構成を示す図である。
【図2】 この発明の第2実施形態の、MMICとして構成された増幅回路のブロック構成を示す図である。
【図3】 図2の増幅回路の平面レイアウトを示す図である。
【図4】 この発明の第4実施形態の、マルチユニットバイポーラトランジスタを備えた増幅回路ブロック構成を示す図である。
【図5】 図5は本発明の第5実施形態の送信電力増幅器のブロック構成を示す図である。
【図6】 第6実施形態の携帯通信端末のブロック構成を示す図である。
【図7】 従来の増幅回路のブロック構成を示す図である。
【符号の説明】
3,31,32,33,…,3n バイポーラトランジスタ
5,51,52,53,…,5n 負帰還回路
6,61,62,63,…,6n 抵抗素子
7,71,72,73,…,7n 容量素子
24n 増幅回路
115 送信電力増幅器
Claims (5)
- 入力信号を増幅する増幅素子と、この増幅素子の出力を、抵抗素子と容量素子との直列接続を介して上記増幅素子の入力側へフィードバックさせる帰還回路とを備えた増幅回路において、
上記増幅素子の入力端子に印加される入力バイアス電圧が上記帰還回路の上記抵抗素子と容量素子との間の接続部に供給されるようになっていることを特徴とする増幅回路。 - 請求項1に記載の増幅回路において、
上記増幅素子はバイポーラトランジスタからなることを特徴とする増幅回路。 - 請求項1に記載の増幅回路において、
上記増幅素子は、共通入力端子と共通出力端子との間に複数並列接続されたバイポーラトランジスタからなり、
上記各バイポーラトランジスタの入力端子と出力端子との間に上記帰還回路がおのおの設けられ、上記各バイポーラトランジスタのための共通入力バイアス電圧が上記各帰還回路の上記抵抗素子と容量素子との間の接続部に供給されることを特徴とする増幅回路。 - 請求項1乃至3のいずれか一つに記載の増幅回路を備えたことを特徴とする電力増幅器。
- 請求項4に記載の電力増幅器を備えたことを特徴とする通信端末。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038354A JP3854875B2 (ja) | 2002-02-15 | 2002-02-15 | 増幅回路並びにそれを備えた電力増幅器および通信端末 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038354A JP3854875B2 (ja) | 2002-02-15 | 2002-02-15 | 増幅回路並びにそれを備えた電力増幅器および通信端末 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243942A JP2003243942A (ja) | 2003-08-29 |
JP3854875B2 true JP3854875B2 (ja) | 2006-12-06 |
Family
ID=27779694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002038354A Expired - Fee Related JP3854875B2 (ja) | 2002-02-15 | 2002-02-15 | 増幅回路並びにそれを備えた電力増幅器および通信端末 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3854875B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE508531T1 (de) * | 2004-12-01 | 2011-05-15 | Alcatel Lucent | Leistungsverstärker |
JP2010124433A (ja) | 2008-11-21 | 2010-06-03 | Panasonic Corp | 高周波電力増幅器 |
JP7239169B2 (ja) * | 2019-05-27 | 2023-03-14 | 住友電工デバイス・イノベーション株式会社 | 増幅装置 |
-
2002
- 2002-02-15 JP JP2002038354A patent/JP3854875B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243942A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353360B1 (en) | Linearized power amplifier based on active feedforward-type predistortion | |
US7345547B2 (en) | Bias circuit for BJT amplifier | |
US5227734A (en) | Broadband bipolar transistor distributed amplifier | |
US7449957B2 (en) | Radio frequency power amplifier | |
US6437649B2 (en) | Microwave amplifier | |
US10355653B2 (en) | Power amplifier circuit | |
JP2001274636A (ja) | バイポーラトランジスタを用いた高周波電力増幅器 | |
US6882227B2 (en) | Bias circuit linearization and dynamic power control | |
EP0794613A1 (en) | Low noise-high linearity HEMT-HBT composite | |
JPH1093354A (ja) | 2段線形電力増幅器回路 | |
US5889434A (en) | Microwave power amplifier | |
CN113054915B (zh) | 一种应用于射频功率放大器的温度补偿偏置电路 | |
US6972627B2 (en) | High frequency power amplifier module | |
US4733194A (en) | Apparatus and method for paralleling power field effect transistors in high frequency amplifiers | |
JP3854875B2 (ja) | 増幅回路並びにそれを備えた電力増幅器および通信端末 | |
US7135931B2 (en) | Negative conductance power amplifier | |
US3991381A (en) | Linear high power transistor amplifier | |
US11070176B2 (en) | Amplifier linearization and related apparatus thereof | |
US7368995B2 (en) | Power amplifier with active bias circuit | |
US11190151B2 (en) | Power amplifier | |
JP2008124559A (ja) | 電力増幅器およびそれを用いた通信装置 | |
CN113572438A (zh) | 多指晶体管以及功率放大电路 | |
JP3517777B2 (ja) | 線形高出力増幅装置 | |
JP2021090168A (ja) | 電力増幅回路 | |
US6400229B1 (en) | Low noise, low distortion RF amplifier topology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |