JP3844707B2 - Method for forming metal wiring - Google Patents

Method for forming metal wiring Download PDF

Info

Publication number
JP3844707B2
JP3844707B2 JP2002072758A JP2002072758A JP3844707B2 JP 3844707 B2 JP3844707 B2 JP 3844707B2 JP 2002072758 A JP2002072758 A JP 2002072758A JP 2002072758 A JP2002072758 A JP 2002072758A JP 3844707 B2 JP3844707 B2 JP 3844707B2
Authority
JP
Japan
Prior art keywords
metal wiring
forming
substrate
plated
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002072758A
Other languages
Japanese (ja)
Other versions
JP2003273104A (en
Inventor
正 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002072758A priority Critical patent/JP3844707B2/en
Publication of JP2003273104A publication Critical patent/JP2003273104A/en
Application granted granted Critical
Publication of JP3844707B2 publication Critical patent/JP3844707B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置における半導体基板などの基板上に電解メッキ法によって金属配線を形成する金属配線の形成方法に関するものである。
【０００２】
【従来の技術】
従来より、基板上に金属配線を形成する技術としては、メッキ法が知られており、特に、半導体基板上の集積回路に金属配線を形成する技術として、このメッキ法が利用されている。
【０００３】
図７は、従来の金属配線工程の一例を概略的に示す断面工程図である。同図（ａ）に示したように、従来の金属配線工程では、まず、半導体基板１００の被メッキ面に、蒸着等によってカレントフィルム１０２を形成する。
【０００４】
次に、同図（ｂ）に示したように、フォトリソグラフィー法等を用いて、カレントフィルム１０２上に、レジストパターン１０４を形成する。
【０００５】
続いて、同図（ｃ）に示したように、例えば、図示しないが電極ピンをカレントフィルム１０２に当接させ、カレントフィルム１０２に電流を供給しながら、半導体基板１００のメッキ液を吹き付ける。これにより、カレントフィルム１０２の露出面に、メッキを施し、メッキ膜１０６を形成する。
【０００６】
しかしながら、メッキ法による金属配線の形成の場合、金属配線１０８のコーナー部や角部に当たる部分では、同図（ｄ）に示したように、メッキの異常成長が発生し易く、メッキ膜１０６はレジストパターン１０４を乗り越えて形成されることが多い。
【０００７】
そして、同図（ｅ）に示すように、レジストパターン１０４、不要なカレントフィルム１０２を除去して金属配線１０８は形成されるが、メッキが異常成長し、レジストパターン１０４を乗り越えて金属配線１０８は隣接する金属配線に接触するといった不具合が生じやすく、改善が望まれている。
【０００８】
【発明が解決しようとする課題】
本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、メッキの異常成長による隣接する金属配線の接触を防止する金属配線の形成方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、
＜１＞基板上に、屈曲部を有する金属配線を電解メッキ法により形成する方法において、
前記基板に段差を形成する工程と、
前記屈曲部が前記段差上にある前記金属配線を、前記基板上に形成する工程と、を有し、
前記段差を境にして、前記屈曲部の内側の前記基板は前記屈曲部の外側の前記基板よりも盛り上がっていることを特徴とする金属配線の形成方法。
【００１０】
＜２＞前記段差は、前記基板に窪みを形成することによって形成することを特徴とする請求項１に記載の金属配線の形成方法。
【００１１】
＜３＞前記段差は、前記基板に凸部を形成することによって形成することを特徴とする前記＜１＞に記載の金属配線の形成方法。
【００１２】
＜４＞前記金属配線は、カレントフィルムを介して形成されることを特徴とする前記＜１＞に記載の金属配線の形成方法。
【００１３】
＜５＞前記金属配線の形状に対応したレジストパターンを前記基板に形成する工程を有し、前記レジストパターンをマスクとして、前記基板上に選択的に電解メッキを施すことによって、前記金属配線を形成することを特徴とする前記＜１＞に記載の金属配線の形成方法。
【００１４】
本発明の金属配線の形成方法では、基板の被メッキ面に段差を形成する。この段差を境にして金属配線の屈曲部内側の基板は金属配線の屈曲部外側の基板よりも盛り上がっているので、金属配線の屈曲部外側が形成される被メッキ面は、金属配線の屈曲部内側が形成される被メッキ面よりも、レジストパターンの基板面方向深さが深くなる。このため、電解メッキ法により金属配線を形成すると、同じメッキ量の場合、金属配線の屈曲部外側は、金属配線の屈曲部内側よりも浅く形成される。このため、金属配線の屈曲部外側において、メッキの異常成長が生じても、レジストパターンを乗り越えて形成され難くなる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態の一例を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１６】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る金属配線の形成方法について、図１および図２を用いて説明する。
【００１７】
第１の実施の形態に係る金属配線の形成方法は、図１に示すように半導体基板１０上に、Ｌ字の金属配線１２を形成する方法である。図１は、第１の実施の形態に係る金属配線の形成方法により形成された金属配線の平面図である。図２は、第１の実施の形態に係る金属配線の形成方法を説明するための概略図であり、図１のＡ−Ａ’断面における断面工程図である。
【００１８】
まず、図２（ａ）に示すように、集積回路などを有する半導体基板１０の被メッキ面のうち、予め、Ｌ字状の金属配線１２（屈曲部を有する金属配線）のコーナー部（屈曲部）外側１２ａが形成される被メッキ面を掘り込んで、直方体状の凹部１４（窪み）を形成して段差を設ける。凹部１４はその一角周辺が金属配線１２のコーナー部外側１２ａが形成される被メッキ面となるように設けられる。半導体基板１０の掘り込みは、例えば、半導体基板１０がＳｉの場合、弗酸と硝酸との混酸によるウェットエッチングやＣＦ4によるドライエッチングなど、半導体基板１０がＧａＡｓの場合、リン酸と過酸化水素水との混酸によるウェットエッチングなどで、半導体基板１０をエッチングすることで行える。
【００１９】
次に、図２（ｂ）に示すように、半導体基板１０の被メッキ面全体にカレントフィルム１６を形成する。カレントフィルム１６は、例えば、所望の導電性材料を用い、電子ビーム蒸着法やスパッタ法などにより形成することができ、具体的には、Ｔｉ膜、Ｐｔ膜及びＡｕ膜を順次積層したものが挙げられるが、導電性材料であれば、特に限定されるものではない。
【００２０】
次に、図２（ｃ）に示すように、半導体基板１０の被メッキ面のカレントフィルム上に、絶縁性のレジストを塗布し、通常のフォトリソグラフィー法等を用いて、露光及び現像を行い、カレントフィルム１６上に、レジストパターン１８を形成する。レジストパターン１８は、金属配線を形成する領域を露出する開口部１８ａを有している。開口部１８ａは、図１に示すように、金属配線１２のコーナー部外側１２ａが半導体基板１０における凹部１４底面上に形成され、金属配線１２のコーナー部外側１２ａ以外の他の配線部は半導体基板１０面上に形成されるよう形成する。このように、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は半導体基板１０における凹部１４底面となり、他の配線部が形成される被メッキ面は半導体基板１０面となり、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は、他の配線部が形成される被メッキ面よりも、レジストパターン１８の半導体基板１０面方向深さが深くなる。
【００２１】
次に、図２（ｄ）に示すように、電解メッキを行って、レジストパターン１８の開口部１８ａから露出するカレントフィルム１６上にメッキ膜２０を形成する。電解メッキは、例えば、図示しないが電極ピンをカレントフィルム１６に当接させ、カレントフィルム１６に電流を供給しながら、半導体基板１０にメッキ液を吹き付けたり、半導体基板１０に被メッキ面側をメッキ液に浸漬したりすることで行う。このような電解メッキにより、金属配線１２として、Ａｕメッキ膜、Ｃｕメッキ膜や、その他の任意のメッキ膜を形成することができる。なお、電解メッキは、特に限定されるわけではなく、従来公知の方法により行うことができる。
【００２２】
そして、レジストパターン１８や、不要なカレントフィルム１６の除去等を行い、金属配線１２（メッキ膜２０）を形成する。必要に応じて、これらのメッキ膜２０を形成した後やレジストパターン１８や、不要なカレントフィルム１６の除去した後、加熱処理等の公知の各種後処理を行われる。
【００２３】
第１の実施の形態に係る金属配線の形成方法では、上述のように金属配線１２のコーナー部外側１２ａが形成される被メッキ面を掘り込んで、凹部１４を形成し段差を形成することで、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は、他の配線部が形成される被メッキ面よりも、レジストパターン１８の半導体基板１０面方向深さが深くなっている。このため、金属配線１２のコーナー部外側１２ａは、同じメッキ量の場合、他の配線部よりも浅く形成されこととなる。金属配線１２のコーナー部外側１２ａでは、レジストパターン１８面の高さに達するまでのメッキ量が、他の配線部よりも多くなっている。このため、金属配線１２のコーナー部外側１２ａにおいては、メッキの異常成長が生じても、レジストパターン１８を乗り越えて形成され難くなり、隣接する金属配線１２同士の接触不良などが抑制される。
【００２４】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る金属配線の形成方法について、図３および図４を用いて説明する。
【００２５】
第２の実施の形態に係る金属配線の形成方法は、図３に示すように半導体基板１０上に、Ｌ字の金属配線１２を形成する方法である。図３は、第２の実施の形態に係る金属配線の形成方法により形成された金属配線の平面図である。図４は、第２の実施の形態に係る金属配線の形成方法を説明するための概略図であり、図３のＢ−Ｂ’断面における断面工程図である。
【００２６】
まず、図４（ａ）に示すように、集積回路などを有する半導体基板１０の被メッキ面のうち、予め、Ｌ字状の金属配線１２（屈曲部を有する金属配線）のコーナー部（屈曲部）外側１２ａ以外の配線部（他の配線部）が形成される被メッキ面に絶縁層２２（凸部）を形成し、半導体基板１０と絶縁層２２とで段差を設ける。絶縁層２２としては、例えば、ＣＶＤ法やスパッタ法などにより形成されるＳｉＮX膜などが挙げられるが、これらに限定されるわけではなく、有機、無機問わず任意の絶縁材料を用いて形成することができる。
【００２７】
次に、図４（ｂ）に示すように、半導体基板１０の被メッキ面全体にカレントフィルム１６を形成する。
【００２８】
次に、図４（ｃ）に示すように、半導体基板１０の被メッキ面のカレントフィルム１６上に、絶縁性のレジストを塗布し、通常のフォトリソグラフィー法等を用いて、露光及び現像を行い、カレントフィルム１６上に、レジストパターン１８を形成する。レジストパターン１８は、金属配線を形成する領域を露出する開口部１８ａを有している。開口部１８ａは、図３に示すように、金属配線１２のコーナー部外側１２ａが半導体基板１０面上に形成され、他の配線部が絶縁層２２面上に形成されるよう設けられる。このように、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は半導体基板１０面となり、他の配線部が形成される被メッキ面は絶縁層２２面となり、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は、他の配線部が形成される被メッキ面よりも、レジストパターン１８の半導体基板１０面方向深さが深くなる。
【００２９】
次に、図４（ｄ）に示すように、電解メッキを行って、レジストパターン１８の開口部１８ａから露出するカレントフィルム１６上にメッキ膜２０を形成する。
【００３０】
そして、図４（ｅ）に示すように、レジストパターン１８や、不要なカレントフィルム１６の除去等を行い、金属配線１２（メッキ膜２０）を形成する。必要に応じて、これらのメッキ膜２０を形成した後やレジストパターン１８や、不要なカレントフィルム１６の除去した後、加熱処理等の公知の各種後処理を行われる。
【００３１】
第２の実施の形態に係る金属配線の形成方法では、上述のように金属配線１２のコーナー部外側１２ａ以外の配線部（他の配線部）が形成される被メッキ面に絶縁層２２を形成して段差を形成することで、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は、他の配線部が形成される被メッキ面よりも、レジストパターン１８の半導体基板１０面方向深さが深くなっている。このため、形成される金属配線１２のコーナー部外側１２ａは、同じメッキ量の場合、他の配線部よりも浅く形成されこととなる。金属配線１２のコーナー部外側１２ａでは、レジストパターン１８面の高さに達するまでのメッキ量が、他の配線部よりも多くなっている。このため、金属配線１２のコーナー部外側１２ａにおいては、メッキの異常成長が生じても、レジストパターン１８を乗り越えて形成されることが防止され、隣接する金属配線１２同士の接触不良などを抑制される。
【００３２】
（第３の実施の形態）
以下、本発明の第３の実施の形態に係る金属配線の形成方法について、図５および図６を用いて説明する。
【００３３】
第３の実施の形態に係る金属配線の形成方法は、図５に示すように半導体基板１０上に、Ｌ字の金属配線１２を形成する方法である。図５は、第３の実施の形態に係る金属配線の形成方法により形成された金属配線の平面図である。図６は、第３の実施の形態に係る金属配線の形成方法を説明するための概略図であり、図５のＣ−Ｃ’断面における断面工程図である。
【００３４】
第３の実施の形態では、図６（ａ）〜（ｅ）で示すように、第２の実施の形態における絶縁層２２（凸部）の代わりに導電層２４（凸部）を形成する以外は、各工程を行うことで、金属配線１２を形成することができる。導電層２４としては、例えば、ＣＶＤ法やスパッタ法などにより形成されるＡｕ膜、Ｃｕ膜や、その他の任意の金属膜等が挙げられるが、これらに限定されるわけではなく、有機、無機問わず任意の導電材料を用いて形成することができる。
【００３５】
第３の実施の形態に係る金属配線の形成方法では、第２の実施の形態と同様に金属配線１２のコーナー部外側１２ａ以外の配線部（他の配線部）が形成される被メッキ面に導電層２４を形成して段差を形成することで、金属配線１２のコーナー部外側１２ａが形成される被メッキ面は、他の配線部が形成される被メッキ面よりも、レジストパターン１８の半導体基板１０面方向深さが深くなっている。このため、形成される金属配線１２のコーナー部外側１２ａは、同じメッキ量の場合、他の配線部よりも浅く形成されこととなる。金属配線１２のコーナー部外側１２ａでは、レジストパターン１８面の高さに達するまでのメッキ量が、他の配線部よりも多くなっている。このため、金属配線１２のコーナー部外側１２ａにおいては、メッキの異常成長が生じても、レジストパターン１８を乗り越えて形成され難くなり、隣接する金属配線１２同士の接触不良などを抑制される。
【００３６】
また、第３の実施の形態に係る金属配線の形成方法では、金属配線１２における金属配線１２のコーナー部外側１２ａ以外の配線部の下地として、導電材料を用いた導電層２４を形成しているので、この導電層が金属配線の一部を担うことができ、メッキ厚を薄く設定できる。このため、メッキ量を少量にすることができ、より効果的に、レジストパターン１８を乗り越えて形成され難くなり、隣接する金属配線１２同士の接触不良などを抑制される。
【００３７】
上記実施の形態では、Ｌ字状の金属配線として、屈曲したコーナー部を有する金属配線を形成する形態を示したが、本発明の金属配線の形成方法に適用される金属配線のコーナー部は、屈曲していてもよいし、湾曲している形態でも、いずれでも適用できる。また、Ｌ字状でもよいし、Ｖ字状でもよく、コーナー部を有する金属配線の形成に適宜適用することができる。
【００３８】
上記実施の形態では、本発明の金属配線の形成方法を、半導体装置の製造方法に適用した形態を示したが、この形態に限定されるわけではなく、他の分野に適宜適用することができる。
【００３９】
上記実施の形態は、限定的に解釈されるものではなく、本発明の構成要件を満足する範囲内で実現可能であることは、言うまでもない。
【００４０】
【発明の効果】
以上、本発明によれば、メッキの異常成長による隣接する金属配線の接触を防止する金属配線の形成方法を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係る金属配線の形成方法により形成された金属配線の平面図である。
【図２】 第１の実施の形態に係る金属配線の形成方法を説明するための概略図であり、図１のＡ−Ａ’断面における断面工程図である。
【図３】 第２の実施の形態に係る金属配線の形成方法により形成された金属配線の平面図である。
【図４】 第２の実施の形態に係る金属配線の形成方法を説明するための概略図であり、図３のＢ−Ｂ’断面における断面工程図である。
【図５】 第３の実施の形態に係る金属配線の形成方法により形成された金属配線の平面図である。
【図６】 第３の実施の形態に係る金属配線の形成方法を説明するための概略図であり、図５のＣ−Ｃ’断面における断面工程図である。
【図７】 従来の金属配線工程の一例を概略的に示す断面工程図である。
【符号の説明】
１０ 半導体基板
１２ 金属配線
１２ａ 金属配線のコーナー部（屈曲部）外側
１４ 凹部（窪み）
１６ カレントフィルム
１８ レジストパターン
１８ａ 開口部
２０ メッキ膜
２２ 絶縁層（凸部）
２４ 導電層（凸部）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a metal wiring forming method for forming a metal wiring on a substrate such as a semiconductor substrate in a semiconductor device by electrolytic plating.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a plating method is known as a technique for forming a metal wiring on a substrate. In particular, this plating method is used as a technique for forming a metal wiring on an integrated circuit on a semiconductor substrate.
[0003]
FIG. 7 is a cross-sectional process diagram schematically showing an example of a conventional metal wiring process. As shown in FIG. 2A, in the conventional metal wiring process, first, a current film 102 is formed on the surface to be plated of the semiconductor substrate 100 by vapor deposition or the like.
[0004]
Next, as shown in FIG. 2B, a resist pattern 104 is formed on the current film 102 using a photolithography method or the like.
[0005]
Subsequently, as shown in FIG. 5C, for example, although not shown, an electrode pin is brought into contact with the current film 102, and a plating solution for the semiconductor substrate 100 is sprayed while supplying current to the current film 102. As a result, the exposed surface of the current film 102 is plated to form a plating film 106.
[0006]
However, in the case of forming the metal wiring by the plating method, abnormal plating growth is likely to occur at the corner portion or the corner portion of the metal wiring 108 as shown in FIG. Often formed over the pattern 104.
[0007]
Then, as shown in FIG. 5E, the metal pattern 108 is formed by removing the resist pattern 104 and unnecessary current film 102, but the plating grows abnormally, and the metal pattern 108 overcomes the resist pattern 104 and forms the metal line 108. Problems such as contact with adjacent metal wiring are likely to occur, and improvements are desired.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to solve the conventional problems and achieve the following objects. That is, an object of the present invention is to provide a method for forming a metal wiring that prevents adjacent metal wiring from contacting due to abnormal growth of plating.
[0009]
[Means for Solving the Problems]
The above problem is solved by the following means. That is,
<1> In a method of forming a metal wiring having a bent portion on a substrate by an electrolytic plating method,
Forming a step in the substrate;
Forming the metal wiring having the bent portion on the step, on the substrate,
The metal wiring forming method, wherein the substrate inside the bent portion is raised above the substrate outside the bent portion at the step.
[0010]
<2> The method for forming a metal wiring according to claim 1, wherein the step is formed by forming a recess in the substrate.
[0011]
<3> The method for forming a metal wiring according to <1>, wherein the step is formed by forming a convex portion on the substrate.
[0012]
<4> The method for forming a metal wiring according to <1>, wherein the metal wiring is formed through a current film.
[0013]
<5> The resist pattern corresponding to the shape of the metal wire comprising the step of forming the substrate as a mask the resist pattern, by performing a selective electroless plating on the substrate, forming the metal wiring The method for forming a metal wiring according to <1>, wherein:
[0014]
In the metal wiring forming method of the present invention, a step is formed on the surface to be plated of the substrate. Since the substrate inside the bent portion of the metal wiring is higher than the substrate outside the bent portion of the metal wiring, the surface to be plated on which the outside of the bent portion of the metal wiring is formed is the bent portion of the metal wiring. The depth of the resist pattern in the substrate surface direction is deeper than the surface to be plated on which the inner side is formed. For this reason, when the metal wiring is formed by the electrolytic plating method, the outer side of the bent portion of the metal wiring is formed shallower than the inner side of the bent portion of the metal wiring in the case of the same plating amount. For this reason, even if the abnormal growth of plating occurs outside the bent portion of the metal wiring, it is difficult to be formed over the resist pattern.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings. In addition, what has the substantially same function is attached | subjected and demonstrated through the whole figure, and the description may be abbreviate | omitted depending on the case.
[0016]
(First embodiment)
Hereinafter, a method for forming a metal wiring according to the first embodiment of the present invention will be described with reference to FIGS.
[0017]
The metal wiring forming method according to the first embodiment is a method of forming an L-shaped metal wiring 12 on a semiconductor substrate 10 as shown in FIG. FIG. 1 is a plan view of a metal wiring formed by the metal wiring forming method according to the first embodiment. FIG. 2 is a schematic view for explaining the method for forming the metal wiring according to the first embodiment, and is a sectional process diagram in the section AA ′ of FIG.
[0018]
First, as shown in FIG. 2A, a corner portion (bent portion) of an L-shaped metal wiring 12 (metal wiring having a bent portion) in advance on a surface to be plated of a semiconductor substrate 10 having an integrated circuit or the like. ) The surface to be plated on which the outer side 12a is formed is dug to form a rectangular parallelepiped recess 14 (depression) to provide a step. The concave portion 14 is provided so that one corner of the concave portion 14 is a surface to be plated on which the corner portion outer side 12a of the metal wiring 12 is formed. For example, when the semiconductor substrate 10 is GaAs, such as wet etching using a mixed acid of hydrofluoric acid and nitric acid or dry etching using CF 4 when the semiconductor substrate 10 is Si. This can be done by etching the semiconductor substrate 10 by wet etching using a mixed acid with water.
[0019]
Next, as shown in FIG. 2B, a current film 16 is formed on the entire plated surface of the semiconductor substrate 10. The current film 16 can be formed by using, for example, a desired conductive material by an electron beam vapor deposition method, a sputtering method, or the like, and specifically, a film in which a Ti film, a Pt film, and an Au film are sequentially stacked. However, the conductive material is not particularly limited.
[0020]
Next, as shown in FIG. 2C, an insulating resist is applied on the current film on the surface to be plated of the semiconductor substrate 10, and exposure and development are performed using a normal photolithography method or the like. A resist pattern 18 is formed on the current film 16. The resist pattern 18 has an opening 18a that exposes a region for forming a metal wiring. As shown in FIG. 1, the opening 18 a is formed such that the corner portion outer side 12 a of the metal wiring 12 is formed on the bottom surface of the recess 14 in the semiconductor substrate 10, and other wiring portions other than the corner portion outer side 12 a of the metal wiring 12 are the semiconductor substrate. It forms so that it may form on 10 surfaces. In this way, the surface to be plated on which the corner portion outer side 12 a of the metal wiring 12 is formed becomes the bottom surface of the recess 14 in the semiconductor substrate 10, and the surface to be plated on which other wiring portions are formed becomes the surface of the semiconductor substrate 10. In the surface to be plated on which the corner outer side 12a is formed, the depth of the resist pattern 18 in the surface of the semiconductor substrate 10 is deeper than the surface to be plated on which other wiring portions are formed.
[0021]
Next, as shown in FIG. 2D, electrolytic plating is performed to form a plating film 20 on the current film 16 exposed from the opening 18 a of the resist pattern 18. For example, although not shown, the electrolytic plating is performed by bringing an electrode pin into contact with the current film 16 and spraying a plating solution on the semiconductor substrate 10 while supplying current to the current film 16 or plating the surface to be plated on the semiconductor substrate 10. It is performed by immersing in a liquid. By such electrolytic plating, an Au plating film, a Cu plating film, or any other plating film can be formed as the metal wiring 12. The electrolytic plating is not particularly limited and can be performed by a conventionally known method.
[0022]
Then, the resist pattern 18 and unnecessary current film 16 are removed, and the metal wiring 12 (plating film 20) is formed. If necessary, after these plating films 20 are formed, after the resist pattern 18 and unnecessary current film 16 are removed, various known post-treatments such as heat treatment are performed.
[0023]
In the method for forming a metal wiring according to the first embodiment, as described above, the surface to be plated on which the corner portion outer side 12a of the metal wiring 12 is formed is dug to form the recess 14 to form a step. The surface to be plated on which the corner portion outer side 12a of the metal wiring 12 is formed is deeper in the direction of the semiconductor substrate 10 surface of the resist pattern 18 than the surface to be plated on which other wiring portions are formed. For this reason, the corner portion outer side 12a of the metal wiring 12 is formed shallower than the other wiring portions when the plating amount is the same. On the corner portion outer side 12 a of the metal wiring 12, the plating amount until reaching the height of the resist pattern 18 surface is larger than the other wiring portions. For this reason, even if the abnormal growth of plating occurs on the corner portion outer side 12a of the metal wiring 12, it is difficult to be formed over the resist pattern 18, and poor contact between adjacent metal wirings 12 is suppressed.
[0024]
(Second Embodiment)
Hereinafter, a method for forming metal wiring according to the second embodiment of the present invention will be described with reference to FIGS.
[0025]
The metal wiring forming method according to the second embodiment is a method of forming an L-shaped metal wiring 12 on a semiconductor substrate 10 as shown in FIG. FIG. 3 is a plan view of a metal wiring formed by the metal wiring forming method according to the second embodiment. FIG. 4 is a schematic view for explaining the metal wiring forming method according to the second embodiment, and is a cross-sectional process diagram in the BB ′ cross section of FIG. 3.
[0026]
First, as shown in FIG. 4A, a corner portion (bent portion) of an L-shaped metal wiring 12 (a metal wiring having a bent portion) in advance on a surface to be plated of a semiconductor substrate 10 having an integrated circuit or the like. ) An insulating layer 22 (convex portion) is formed on a surface to be plated on which a wiring portion (other wiring portion) other than the outer side 12a is formed, and a step is provided between the semiconductor substrate 10 and the insulating layer 22. Examples of the insulating layer 22 include a SiN x film formed by a CVD method, a sputtering method, and the like, but are not limited to these, and the insulating layer 22 is formed using any insulating material regardless of organic or inorganic. be able to.
[0027]
Next, as shown in FIG. 4B, a current film 16 is formed on the entire plated surface of the semiconductor substrate 10.
[0028]
Next, as shown in FIG. 4C, an insulating resist is applied on the current film 16 on the surface to be plated of the semiconductor substrate 10, and exposure and development are performed using a normal photolithography method or the like. A resist pattern 18 is formed on the current film 16. The resist pattern 18 has an opening 18a that exposes a region for forming a metal wiring. As shown in FIG. 3, the opening 18 a is provided such that the corner portion outer side 12 a of the metal wiring 12 is formed on the surface of the semiconductor substrate 10 and the other wiring portion is formed on the surface of the insulating layer 22. Thus, the surface to be plated on which the corner portion outer side 12a of the metal wiring 12 is formed is the semiconductor substrate 10 surface, and the surface to be plated on which the other wiring portions are formed is the insulating layer 22 surface. In the surface to be plated on which the outer side 12a is formed, the depth of the resist pattern 18 in the surface of the semiconductor substrate 10 is deeper than the surface to be plated on which other wiring portions are formed.
[0029]
Next, as shown in FIG. 4D, electrolytic plating is performed to form a plated film 20 on the current film 16 exposed from the opening 18 a of the resist pattern 18.
[0030]
Then, as shown in FIG. 4E, the resist pattern 18 and unnecessary current film 16 are removed and the metal wiring 12 (plated film 20) is formed. If necessary, after these plating films 20 are formed, after the resist pattern 18 and unnecessary current film 16 are removed, various known post-treatments such as heat treatment are performed.
[0031]
In the metal wiring forming method according to the second embodiment, as described above, the insulating layer 22 is formed on the surface to be plated on which the wiring part (other wiring part) other than the corner part outer side 12a of the metal wiring 12 is formed. By forming the step, the surface to be plated on which the corner portion outer side 12a of the metal wiring 12 is formed is deeper in the direction of the semiconductor substrate 10 surface of the resist pattern 18 than the surface to be plated on which other wiring portions are formed. The depth is deep. For this reason, the corner part outer side 12a of the metal wiring 12 to be formed is formed shallower than other wiring parts when the plating amount is the same. On the corner portion outer side 12 a of the metal wiring 12, the plating amount until reaching the height of the resist pattern 18 surface is larger than the other wiring portions. For this reason, even if abnormal growth of plating occurs on the corner portion outer side 12a of the metal wiring 12, it is prevented from being formed over the resist pattern 18, and poor contact between adjacent metal wirings 12 is suppressed. The
[0032]
(Third embodiment)
Hereinafter, a method for forming a metal wiring according to the third embodiment of the present invention will be described with reference to FIGS.
[0033]
The metal wiring forming method according to the third embodiment is a method of forming an L-shaped metal wiring 12 on a semiconductor substrate 10 as shown in FIG. FIG. 5 is a plan view of a metal wiring formed by the metal wiring forming method according to the third embodiment. FIG. 6 is a schematic view for explaining the metal wiring forming method according to the third embodiment, and is a sectional process view taken along the CC ′ section of FIG.
[0034]
In the third embodiment, as shown in FIGS. 6A to 6E, a conductive layer 24 (convex portion) is formed instead of the insulating layer 22 (convex portion) in the second embodiment. The metal wiring 12 can be formed by performing each process. Examples of the conductive layer 24 include, but are not limited to, an Au film, a Cu film, and any other metal film formed by a CVD method or a sputtering method. Any conductive material can be used.
[0035]
In the method for forming a metal wiring according to the third embodiment, on the surface to be plated on which a wiring part (other wiring part) other than the corner outer side 12a of the metal wiring 12 is formed as in the second embodiment. By forming the step by forming the conductive layer 24, the surface to be plated on which the corner portion outer side 12a of the metal wiring 12 is formed is more resistant to the semiconductor of the resist pattern 18 than the surface to be plated on which other wiring portions are formed. The depth in the substrate 10 surface direction is deep. For this reason, the corner part outer side 12a of the metal wiring 12 to be formed is formed shallower than other wiring parts when the plating amount is the same. On the corner portion outer side 12 a of the metal wiring 12, the plating amount until reaching the height of the resist pattern 18 surface is larger than the other wiring portions. For this reason, even if abnormal growth of plating occurs on the corner portion outer side 12a of the metal wiring 12, it is difficult to form over the resist pattern 18, and contact failure between adjacent metal wirings 12 is suppressed.
[0036]
Further, in the metal wiring forming method according to the third embodiment, the conductive layer 24 using a conductive material is formed as a base of the wiring portion other than the corner portion outer side 12a of the metal wiring 12 in the metal wiring 12. Therefore, this conductive layer can bear a part of the metal wiring, and the plating thickness can be set thin. For this reason, the amount of plating can be made small, and it becomes difficult to form the resist pattern 18 more effectively, and the contact failure between the adjacent metal wirings 12 is suppressed.
[0037]
In the above-described embodiment, the metal wiring having a bent corner portion is formed as the L-shaped metal wiring. However, the corner portion of the metal wiring applied to the metal wiring forming method of the present invention is as follows. Either a bent shape or a curved shape can be applied. Further, it may be L-shaped or V-shaped, and can be appropriately applied to the formation of a metal wiring having a corner portion.
[0038]
In the above embodiment, the metal wiring forming method of the present invention is applied to a method for manufacturing a semiconductor device. However, the present invention is not limited to this embodiment, and can be applied to other fields as appropriate. .
[0039]
It is needless to say that the above embodiment is not limitedly interpreted and can be realized within a range satisfying the constituent requirements of the present invention.
[0040]
【The invention's effect】
As mentioned above, according to this invention, the formation method of the metal wiring which prevents the contact of the adjacent metal wiring by abnormal growth of plating can be provided.
[Brief description of the drawings]
FIG. 1 is a plan view of a metal wiring formed by a method for forming a metal wiring according to a first embodiment.
FIG. 2 is a schematic view for explaining the method for forming the metal wiring according to the first embodiment, and is a sectional process diagram in the section AA ′ of FIG. 1;
FIG. 3 is a plan view of a metal wiring formed by the metal wiring forming method according to the second embodiment.
FIG. 4 is a schematic view for explaining the metal wiring forming method according to the second embodiment, and is a cross-sectional process diagram in the BB ′ cross section of FIG. 3;
FIG. 5 is a plan view of a metal wiring formed by the metal wiring forming method according to the third embodiment.
6 is a schematic diagram for explaining a metal wiring forming method according to the third embodiment, and is a cross-sectional process diagram in the CC ′ cross section of FIG. 5; FIG.
FIG. 7 is a cross-sectional process diagram schematically showing an example of a conventional metal wiring process.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 12 Metal wiring 12a Corner part (bending part) outer side of metal wiring 14 Recessed part (dent)
16 Current film 18 Resist pattern 18a Opening 20 Plating film 22 Insulating layer (convex)
24 Conductive layer (convex part)

Claims (5)

基板上に、屈曲部を有する金属配線を電解メッキ法により形成する方法において、
前記基板に段差を形成する工程と、
前記屈曲部が前記段差上にある前記金属配線を、前記基板上に形成する工程と、を有し、
前記段差を境にして、前記屈曲部の内側の前記基板は前記屈曲部の外側の前記基板よりも盛り上がっていることを特徴とする金属配線の形成方法。In a method of forming a metal wiring having a bent portion on a substrate by an electrolytic plating method,
Forming a step in the substrate;
Forming the metal wiring on the substrate, wherein the bent portion is on the step, and
The metal wiring forming method, wherein the substrate inside the bent portion is raised above the substrate outside the bent portion with the step as a boundary. 前記段差は、前記基板に窪みを形成することによって形成することを特徴とする請求項１に記載の金属配線の形成方法。  The method of forming a metal wiring according to claim 1, wherein the step is formed by forming a recess in the substrate. 前記段差は、前記基板に凸部を形成することによって形成することを特徴とする請求項１に記載の金属配線の形成方法。  The method of forming a metal wiring according to claim 1, wherein the step is formed by forming a convex portion on the substrate. 前記金属配線は、カレントフィルムを介して形成されることを特徴とする請求項１に記載の金属配線の形成方法。  The method for forming a metal wiring according to claim 1, wherein the metal wiring is formed through a current film. 前記金属配線の形状に対応したレジストパターンを前記基板に形成する工程を有し、前記レジストパターンをマスクとして、前記基板上に選択的に電解メッキを施すことによって、前記金属配線を形成することを特徴とする請求項１に記載の金属配線の形成方法。Forming a resist pattern corresponding to the shape of the metal wiring on the substrate, and forming the metal wiring by selectively performing electrolytic plating on the substrate using the resist pattern as a mask. The method for forming a metal wiring according to claim 1, wherein the metal wiring is formed.
JP2002072758A 2002-03-15 2002-03-15 Method for forming metal wiring Expired - Fee Related JP3844707B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002072758A JP3844707B2 (en) 2002-03-15 2002-03-15 Method for forming metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002072758A JP3844707B2 (en) 2002-03-15 2002-03-15 Method for forming metal wiring

Publications (2)

Publication Number Publication Date
JP2003273104A JP2003273104A (en) 2003-09-26
JP3844707B2 true JP3844707B2 (en) 2006-11-15

Family

ID=29202664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002072758A Expired - Fee Related JP3844707B2 (en) 2002-03-15 2002-03-15 Method for forming metal wiring

Country Status (1)

Country Link
JP (1) JP3844707B2 (en)

Also Published As

Publication number Publication date
JP2003273104A (en) 2003-09-26

Similar Documents

Publication Publication Date Title
US6020266A (en) Single step electroplating process for interconnect via fill and metal line patterning
US9426894B2 (en) Fabrication method of wiring structure for improving crown-like defect
JPH05206064A (en) Manufacture of semiconductor device
US7470631B1 (en) Methods for fabricating residue-free contact openings
JP2004128352A (en) Semiconductor device and manufacturing method of semiconductor device
JP3844707B2 (en) Method for forming metal wiring
JPH0758201A (en) Manufacture of multilayer wiring board
JP2007234889A (en) Method of forming wiring
KR100289655B1 (en) Metal wiring formation method of semiconductor device
JP2007329325A (en) Method for manufacturing interconnection substrate
JP2003229668A (en) Method of manufacturing multilayered wiring board
KR930008868B1 (en) Semicondcutor device having multilayer interconnection structure and method of manufacturing the same
CN117642058A (en) Method for manufacturing surface superconducting line and superconducting quantum chip
JPS62137853A (en) Formation of multilayer interconnection
KR20030002942A (en) Method for forming metal interconnection in semiconductor device
KR100530737B1 (en) Fabrication method of metalization by electroplating in multi-chip module substrate manufacturing process
JPH04307737A (en) Manufacture of semiconductor device
KR19980048796A (en) How to Improve Contact Step Coverage of Semiconductor Devices
JPH04269829A (en) Polyimide film processing method and wiring forming method using thereof
JPH0364919A (en) Flattening method for aluminum wiring surface in contact hole section
JPH0794514A (en) Semiconductor device and its manufacture
JP2000031612A (en) Wiring board
JPH047836A (en) Semiconductor device and manufacture thereof
KR19980048790A (en) Metal contact and line formation method of semiconductor device
JP2007311576A (en) Semiconductor chip and method for forming lead wiring thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees