JPH0794514A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH0794514A
JPH0794514A JP25530793A JP25530793A JPH0794514A JP H0794514 A JPH0794514 A JP H0794514A JP 25530793 A JP25530793 A JP 25530793A JP 25530793 A JP25530793 A JP 25530793A JP H0794514 A JPH0794514 A JP H0794514A
Authority
JP
Japan
Prior art keywords
thin film
layer
thickness
plated
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25530793A
Other languages
Japanese (ja)
Inventor
Takashi Hashimoto
隆司 橋本
Yoshiaki Kitaura
義昭 北浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25530793A priority Critical patent/JPH0794514A/en
Publication of JPH0794514A publication Critical patent/JPH0794514A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor device having a construction capable of forming high reliability plated Au by a non-cyanogen process. CONSTITUTION:This semiconductor device has a backing metal layer 4 for electrolytic plating formed on GaAs substrate 1, an Au thin film 4 which was formed on the backing metal layer 4 with the thickness removable by dry etching, and a plated Au layer 7 formed by electrolytic plating on the Au thin film 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電解メッキにより形成
されたAu(メッキAu)を備えた半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device provided with Au (plating Au) formed by electrolytic plating.

【0002】[0002]

【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、1チップ上に集積化して形成
した大規模集積回路(LSI)が多用されている。この
ため、機器全体の性能は、LSI単体の性能と大きく結
び付いている。
2. Description of the Related Art In recent years, a large-scale integrated circuit formed by integrating a large number of transistors, resistors, etc., on one chip in an important part of a computer or communication equipment so as to achieve an electric circuit ( LSI) is frequently used. Therefore, the performance of the entire device is largely linked to the performance of the LSI alone.

【0003】LSI単体の性能向上は、例えば、配線の
低抵抗化により実現できるため、低抵抗配線の開発は、
非常に重要な技術課題である。配線の低抵抗化のため
に、従来より、電解メッキによるAu配線が多く用いら
れている。
The improvement of the performance of the LSI alone can be realized by, for example, reducing the resistance of the wiring.
This is a very important technical issue. In order to reduce the resistance of the wiring, Au wiring by electrolytic plating has been widely used from the past.

【0004】しかし、従来の電解メッキプロセスでは、
メッキ液および下地金属の除去にシアン化合物を含有し
た薬品を用いており、安全性や作業性の点で問題があっ
た。
However, in the conventional electrolytic plating process,
Since a chemical containing a cyanide compound is used to remove the plating solution and the base metal, there is a problem in terms of safety and workability.

【0005】そこで、ノンシアンプロセスの確立の要求
が高まり、その結果、メッキ液については、ノンシアン
系のメッキ液が市販され、一方、Au配線の直下の下地
金属としてはAuの代わりにドライエッチングが可能な
MoやWの使用が検討されている。
Therefore, there is an increasing demand for establishment of a non-cyan process, and as a result, a non-cyan type plating solution is commercially available. On the other hand, dry etching instead of Au is used as a base metal directly under the Au wiring. Possible uses of Mo and W are under consideration.

【0006】しかしながら、MoやWを用いると、ウェ
ハ面内における電解メッキによるAuの成長が不均一に
なり、また、Auと下地金属(MoやW)との密着性も
悪く、信頼性の高いAu配線を形成できないという問題
があった。
However, when Mo or W is used, the growth of Au on the surface of the wafer by electrolytic plating becomes uneven, and the adhesion between Au and the underlying metal (Mo or W) is poor, so that the reliability is high. There is a problem that the Au wiring cannot be formed.

【0007】[0007]

【発明が解決しようとする課題】上述の如く、従来のシ
アン化合物を用いたAu配線技術においては、安全性や
作業性の点で問題があった。そこで、ノンシアンプロセ
スが提案されたが、Au配線の直下の下地金属としてA
uの代わりにドライエッチングが可能なMoやWを用い
ると、メッキAuの成長が不均一になったりし、信頼性
の高いAu配線を形成できないという問題があった。
As described above, the conventional Au wiring technique using a cyanide compound has problems in safety and workability. Therefore, a non-cyan process was proposed, but as a base metal immediately below the Au wiring,
If Mo or W that can be dry-etched is used instead of u, there is a problem that the growth of plated Au becomes non-uniform, and a highly reliable Au wiring cannot be formed.

【0008】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、信頼性の高いメッキA
uをノンシアンプロセスにより形成できる構造を有する
半導体装置を提供することにある。
The present invention has been made in consideration of the above circumstances, and its purpose is to provide a highly reliable plating A.
It is to provide a semiconductor device having a structure in which u can be formed by a non-cyan process.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、基板上に形成された電解
メッキ用の下地金属層と、この下地金属層上に形成され
たドライエッチングにより除去可能な厚さのAu薄膜
と、このAu薄膜上に電解メッキにより形成されたAu
層とを備えたことを特徴とする。
In order to achieve the above object, a semiconductor device of the present invention comprises a base metal layer for electrolytic plating formed on a substrate and a dry metal layer formed on the base metal layer. An Au thin film having a thickness that can be removed by etching, and an Au thin film formed on the Au thin film by electrolytic plating.
And a layer.

【0010】本発明の半導体装置の製造方法は、基板上
に金属配線を形成する工程と、全面に電解メッキ用の下
地金属層,ドライエッチングにより除去可能な厚さのA
u薄膜を順次形成する工程と、前記金属配線上にAu層
を電解メッキにより選択的に形成する工程と、前記Au
層の下部以外のAu薄膜をドライエッチングにより選択
的に除去する工程とを有することを特徴とする。
The method of manufacturing a semiconductor device according to the present invention comprises a step of forming a metal wiring on a substrate, a base metal layer for electrolytic plating on the entire surface, and a thickness A which can be removed by dry etching.
a step of sequentially forming a u thin film; a step of selectively forming an Au layer on the metal wiring by electrolytic plating;
And a step of selectively removing the Au thin film other than the lower part of the layer by dry etching.

【0011】上記Au薄膜の厚さは1nm以下であるこ
とが好ましい。
The thickness of the Au thin film is preferably 1 nm or less.

【0012】[0012]

【作用】本発明によれば、メッキAuの直下のAu薄膜
の膜厚をドライエッチングにより除去可能なものに選ん
であるので、メッキAuを形成した後にシアン化合物を
用いずに不要部分の上記Au薄膜を除去できる。
According to the present invention, the thickness of the Au thin film directly below the plating Au is selected so that it can be removed by dry etching. Therefore, after forming the plating Au, the unnecessary portion of the above Au in the unnecessary portion is formed without using the cyanide compound. The thin film can be removed.

【0013】また、このように薄いAu薄膜を用いても
Auを電解メッキにより成長でき、更にこのメッキAu
は下地金属との密着性も良いので、メッキAuの信頼性
が低下するという問題もない。
Even with such a thin Au thin film, Au can be grown by electrolytic plating.
Also has good adhesion to the base metal, there is no problem that the reliability of the plated Au is lowered.

【0014】また、上記Au薄膜の厚さを1nmに選べ
ば、パターン面積等のパラメータに関係なく不要なAu
薄膜を確実に残らずにエッチング除去できる。
Further, if the thickness of the Au thin film is selected to be 1 nm, unnecessary Au will be irrelevant regardless of parameters such as the pattern area.
The thin film can be reliably removed without etching.

【0015】[0015]

【実施例】以下、図面を参照しながら実施例を説明す
る。
Embodiments will be described below with reference to the drawings.

【0016】図1は、本発明の一実施例に係るAu配線
の形成方法を工程断面図である。
FIG. 1 is a process sectional view showing a method of forming an Au wiring according to an embodiment of the present invention.

【0017】先ず、図1(a)に示すように、半絶縁性
基板、例えば、アンドープのGaAs基板1上に、絶縁
膜、例えば、厚さ600nmのSiO2 膜2を形成す
る。次いでSiO2 膜2上に、厚さ5nmのTi膜,厚
さ600nmのMo膜,厚さ1000nmのAu膜の積
層膜からなるAu配線3を形成した後、全面に電解メッ
キ用の下地金属層4として、例えば、厚さ5nmのTi
膜と厚さ50nmのMo膜との積層膜をE−gun蒸着
装置を用いて形成する。引き続き、全面に厚さ1nmの
Au薄膜5をE−gun蒸着装置により連続形成する。
First, as shown in FIG. 1A, an insulating film, for example, a SiO 2 film 2 having a thickness of 600 nm is formed on a semi-insulating substrate, for example, an undoped GaAs substrate 1. Then, an Au wiring 3 made of a laminated film of a Ti film having a thickness of 5 nm, a Mo film having a thickness of 600 nm, and an Au film having a thickness of 1000 nm is formed on the SiO 2 film 2, and then a base metal layer for electrolytic plating is formed on the entire surface. 4, for example, Ti having a thickness of 5 nm
A laminated film of the film and a Mo film having a thickness of 50 nm is formed using an E-gun vapor deposition device. Subsequently, an Au thin film 5 having a thickness of 1 nm is continuously formed on the entire surface by an E-gun vapor deposition device.

【0018】次に図1(b)に示すように、Au配線3
とほぼ同じ幅の開口部をAu配線3上に有するレジスト
パターン6を形成する。次いで例えばRIE装置でO2
プラズマ処理を1分間行なった後、上記開口部を埋める
ように、例えば、日本エレクトロプレティング・エンジ
ニヤース製のノンシアン系Auメッキ液であるファイン
フォームAu100を用い、電解メッキによりメッキA
u層7を形成する。これにより、Au配線3の膜厚化を
図れ、配線抵抗を低くできる。
Next, as shown in FIG. 1B, the Au wiring 3
A resist pattern 6 having an opening having the same width as the above is formed on the Au wiring 3. Then, for example, with an RIE device, O 2
After performing the plasma treatment for 1 minute, for example, Fine Form Au100, which is a non-cyan type Au plating solution manufactured by Nippon Electropreting Engineering Co., Ltd., is used to fill the opening by electrolytic plating.
The u layer 7 is formed. As a result, the thickness of the Au wiring 3 can be increased and the wiring resistance can be reduced.

【0019】次に図1(c)に示すように、O2 プラズ
マアッシングによりレジストパターン6を剥離した後、
Au薄膜5を例えばCF4 を用いたRIEエッチングに
より軽くCF3 + イオンでスパッタアウトし、不要なA
u薄膜を除去する。
Next, as shown in FIG. 1C, after removing the resist pattern 6 by O 2 plasma ashing,
The Au thin film 5 is lightly sputtered out with CF 3 + ions by RIE etching using CF 4 , and unnecessary A
u Remove the thin film.

【0020】最後に、図1(d)に示すように、電解メ
ッキ用の下地金属4をCDEにより除去して、低抵抗の
Au/Au積層配線8が完成する。
Finally, as shown in FIG. 1D, the underlying metal 4 for electrolytic plating is removed by CDE to complete the low resistance Au / Au laminated wiring 8.

【0021】本実施例によれば、メッキAu層7の直下
の下地金属として、厚さ1nmのAu薄膜5を用いてい
るので、このAu薄膜5の除去は、シアンを含む溶液を
用いるウエットエッチングによらず、RIEエッチング
等のドライエッチングにより行なえるので、安全性や作
業性が改善される。
According to this embodiment, since the Au thin film 5 having a thickness of 1 nm is used as the underlying metal immediately below the plated Au layer 7, the Au thin film 5 is removed by wet etching using a solution containing cyan. However, since it can be performed by dry etching such as RIE etching, safety and workability are improved.

【0022】また、従来技術のように、メッキAu層7
の直下の下地金属として、MoやWを用いていないの
で、膜質が均一なメッキAu層7を形成できる。
Further, as in the prior art, the plated Au layer 7
Since Mo or W is not used as the underlying metal immediately below the substrate, the plated Au layer 7 having a uniform film quality can be formed.

【0023】図2,図3はそのことを示す図であり、図
2は下地としてAu薄膜5を用いた場合(本発明)のメ
ッキAu層7の状態を示し、図3は下地としてMoまた
はWの金属5aを用いた場合(従来)のメッキAu層7
aの状態を示している。
FIGS. 2 and 3 are diagrams showing this, and FIG. 2 shows the state of the plated Au layer 7 when the Au thin film 5 is used as the base (the present invention), and FIG. Plated Au layer 7 when W metal 5a is used (conventional)
The state of a is shown.

【0024】2図から、Au薄膜5を用い場合には、メ
ッキAu層7の表面は白っぽくなっていることが分か
る。これはメッキAu層7の表面が均一で、光がミラー
で反射したのと同じ状況になっているからである。
From FIG. 2, it can be seen that the surface of the plated Au layer 7 is whitish when the Au thin film 5 is used. This is because the plated Au layer 7 has a uniform surface and is in the same situation as when light is reflected by the mirror.

【0025】一方、図3からMoまたはWの金属5aを
用いた場合には、メッキAu層7aの表面は黒っぽくな
っていることが分かる。これはメッキAu層7aの表面
が不均一で、光が乱反射したのと同じ状況になっている
からである。
On the other hand, it can be seen from FIG. 3 that the surface of the plated Au layer 7a is dark when the metal 5a of Mo or W is used. This is because the surface of the plated Au layer 7a is non-uniform, which is the same as the situation where light is diffusely reflected.

【0026】また、Au薄膜5とメッキAu層7との密
着性も良好であった。
Also, the adhesion between the Au thin film 5 and the plated Au layer 7 was good.

【0027】かくして本実施例によれば、メッキAuの
直下の下地金属として、MoやWの金属を用いる代わり
に、ドライエッチングによる除去が可能な厚さのAu薄
膜を用いることにより、ノンシアンプロセスでも信頼性
の高いメッキAuを形成できる。
Thus, according to the present embodiment, the non-cyan process is performed by using an Au thin film having a thickness that can be removed by dry etching, instead of using a metal such as Mo or W as a base metal immediately below the plated Au. However, highly reliable plated Au can be formed.

【0028】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、厚さ1nm
のAu薄膜を用いた場合について説明したが、本発明は
厚さ5nmのAu薄膜を用いても同様な効果が期待でき
る。ただし、厚さ1nmのAu薄膜を用いた場合には、
パターン面積等のパラメータによらずに、不要な領域の
Au薄膜を確実にできるという利点がある。
The present invention is not limited to the above embodiment. For example, in the above embodiment, the thickness is 1 nm.
The case where the Au thin film was used was described, but the same effect can be expected in the present invention even when the Au thin film having a thickness of 5 nm is used. However, when an Au thin film with a thickness of 1 nm is used,
There is an advantage that the Au thin film in the unnecessary region can be surely formed regardless of the parameters such as the pattern area.

【0029】[0029]

【発明の効果】以上詳述したように本発明によれば、メ
ッキAuの直下の下地金属として、ドライエッチングに
より除去可能な厚さのAu薄膜を用いているので、ノン
シアンプロセスでもって、信頼性の高いメッキAuを形
成できる。
As described in detail above, according to the present invention, since an Au thin film having a thickness that can be removed by dry etching is used as a base metal directly under the plated Au, reliability can be obtained by a non-cyan process. It is possible to form a highly plated Au.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るAu配線の形成方法を
示す工程断面図
FIG. 1 is a process sectional view showing a method for forming an Au wiring according to an embodiment of the present invention.

【図2】基板(Au薄膜)上に形成されたメッキAuの
微細パターンを表す写真
FIG. 2 is a photograph showing a fine pattern of plated Au formed on a substrate (Au thin film).

【図3】基板(Mo膜またはW膜)上に形成されたメッ
キAuの微細パターンを表す写真
FIG. 3 is a photograph showing a fine pattern of plated Au formed on a substrate (Mo film or W film).

【符号の説明】[Explanation of symbols]

1…GaAs基板 2…SiO2 膜 3…Au配線 4…下地金属層 5…Au薄膜 6…レジストパターン 7…メッキAu層 8…Au/Au積層配線1 ... GaAs substrate 2 ... SiO 2 film 3 ... Au wire 4 ... underlying metal layer 5 ... Au film 6 ... resist pattern 7 ... plated Au layer 8 ... Au / Au laminated wiring

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基板上に形成された金属配線と、 この金属配線上に形成された電解メッキ用の下地金属層
と、 この下地金属層上に形成されたドライエッチングにより
除去可能な厚さのAu薄膜と、 このAu薄膜上に電解メッキにより形成されたAu層と
を具備してなることを特徴とする半導体装置。
1. A metal wiring formed on a substrate, a base metal layer for electrolytic plating formed on the metal wiring, and a thickness of the base metal layer which can be removed by dry etching formed on the base metal layer. A semiconductor device comprising an Au thin film and an Au layer formed on the Au thin film by electrolytic plating.
【請求項2】前記Au薄膜の厚さは1nm以下であるこ
とを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the thickness of the Au thin film is 1 nm or less.
【請求項3】基板上に金属配線を形成する工程と、 全面に電解メッキ用の下地金属層,ドライエッチングに
より除去可能な厚さのAu薄膜を順次形成する工程と、 前記金属配線上にAu層を電解メッキにより選択的に形
成する工程と、 前記Au層の下部以外のAu薄膜をドライエッチングに
より選択的に除去する工程とを有することを特徴とする
半導体装置の製造方法。
3. A step of forming a metal wiring on a substrate, a step of sequentially forming an underlying metal layer for electrolytic plating and an Au thin film having a thickness removable by dry etching on the entire surface, and Au on the metal wiring. A method of manufacturing a semiconductor device, comprising: a step of selectively forming a layer by electrolytic plating; and a step of selectively removing an Au thin film other than the lower part of the Au layer by dry etching.
【請求項4】前記Au薄膜の厚さは1nm以下であるこ
とを特徴とする請求項3に記載の半導体装置の製造方
法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the thickness of the Au thin film is 1 nm or less.
JP25530793A 1993-09-20 1993-09-20 Semiconductor device and its manufacture Pending JPH0794514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25530793A JPH0794514A (en) 1993-09-20 1993-09-20 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25530793A JPH0794514A (en) 1993-09-20 1993-09-20 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0794514A true JPH0794514A (en) 1995-04-07

Family

ID=17276962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25530793A Pending JPH0794514A (en) 1993-09-20 1993-09-20 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0794514A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201303A (en) * 1988-02-04 1989-08-14 Showa Denko Kk Modified polyolefin, its production and production of copolymer by using said polyolefin
JP2006073754A (en) * 2004-09-01 2006-03-16 Sumitomo Electric Ind Ltd Manufacturing method for electrical component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201303A (en) * 1988-02-04 1989-08-14 Showa Denko Kk Modified polyolefin, its production and production of copolymer by using said polyolefin
JP2006073754A (en) * 2004-09-01 2006-03-16 Sumitomo Electric Ind Ltd Manufacturing method for electrical component

Similar Documents

Publication Publication Date Title
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
JPH04290232A (en) Formation method of groove-buried interconnection
JPH0745616A (en) Manufacture of semiconductor device
JPH05206135A (en) Manufacture of semiconductor device
US5145571A (en) Gold interconnect with sidewall-spacers
JPH10326830A (en) Manufacture of semiconductor device
JPH0794514A (en) Semiconductor device and its manufacture
JP2720023B2 (en) Method for manufacturing semiconductor device
JP2808674B2 (en) Method for manufacturing semiconductor device
JP2001176872A (en) Method for manufacturing semiconductor device
JPS62149125A (en) Manufacture of semiconductor device
JPH0570301B2 (en)
JPS58201330A (en) Formation of conductor film pattern
JP2991388B2 (en) Method for manufacturing semiconductor device
JP2531373B2 (en) Method for manufacturing semiconductor device
KR100295668B1 (en) Method for fabricating bump of semiconductor apparatus
KR20030002942A (en) Method for forming metal interconnection in semiconductor device
JPS63161646A (en) Manufacture of semiconductor device
JPH04307737A (en) Manufacture of semiconductor device
JPH06151352A (en) Manufacture of semiconductor device
KR100248345B1 (en) Method of forming metal interconnector in semiconductor device
JPH05206133A (en) Manufacture of semiconductor device
JPH0794481A (en) Manufacture of semiconductor device
JPH0521379A (en) Formation of electrode of semiconductor device
JP2000031271A (en) Manufacture of multi-layer interconnection semiconductor device