JP3842426B2

JP3842426B2 - 交換機

Info

Publication number: JP3842426B2
Application number: JP07220098A
Authority: JP
Inventors: ジェイキャンニフロナルド; ロイドヒラートーマス; アンソニースパンクロナルド; ジョセフスタナウェイジュニアジョン; ローレンスウィアーズビッキアレックス; ジョセフゾラメイヤー
Original assignee: ルーセントテクノロジーズインコーポレーテッド
Priority date: 1997-03-24
Filing date: 1998-03-20
Publication date: 2006-11-08
Anticipated expiration: 2018-03-20
Also published as: KR100261938B1; US5953330A; EP0868055A1; JPH10276223A; CA2228263C; KR19980080581A; CA2228263A1

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば非同期転送モード（ＡＴＭ）装置等の非同期データ装置と、例えばＴ１キャリア、Ｓｏｎｅｔ／ＮＣＴ装置等の同期装置との混在環境での通信を実現する交換機に関する。
【０００２】
【従来の技術】
あらゆるタイプのネットワーク交換機が混在する高容量データ伝送システムにおいて直接転送を実現することに大きな興味が持たれている。ここで議論されている目的に係る交換機は、より大きな交換機の交換モジュール、ＰＢＸ、スタンドアローンの末端局交換機及びネットワークアクセス交換機である。
【０００３】
この種のニーズの例に関連して、従来技術に係る有料ネットワークは、連繋通話に対してサービスを提供し、公衆交換電話ネットワーク（ＰＳＴＮ）の末端交換機に対して有料ネットワークアクセスを提供する、高価な有料交換機から構成されている。このような配置例の代替案として、１９９４年９月６日付けの米国特許第５，３４５，４４６号においては、ＰＳＴＮのアクセス交換機対間でデジタル化された音声及びデジタルデータ信号を通信する非同期転送モード（ＡＴＭ）セル、すなわちＡＴＭ様セル、の利用が提案されている。この種の通信は、ネットワークを介したパーマネント仮想回路（固定仮想回路；ＰＶＣ）によって実現される。固定仮想回路は、局間トラフィックの関数として活性化並びに不活性化される。提案されたＡＴＭ転送標準においては、データが、例えば１２５マイクロ秒という時間幅を有する独立した時間フレームセルに充填される。セルは、フレーミング信号が存在することなく、シリアルに転送される。この際、１２５マイクロ秒の幅の時間期間に含まれるセルの個数は、ＡＴＭ転送装置の帯域に依存する。従来技術に係る前述の米国特許第５，３４５，４４６号における例では、各セルは５３バイト長であって、５バイトのヘッダと４８バイトのペイロードより構成される。ＤＳＯ６４キロビット／秒のＰＣＭ信号の場合、ＤＳＯチャネルの場合には、４８バイトのペイロードの各々のデータバイトは、相異なったＰＣＭチャネルのサンプリング信号を伝達する。このようなセルにおいては、より高いレートのＰＣＭチャネルが、１セル当たりのバイト数を指定することによって実現され得る。例えば、１セル当たりに６バイトを割り当てることによって、３８４キロビット／秒のチャネルが実現される。同様に、より低いレートのＰＣＭチャネルも、１２５マイクロ秒の時間期間の一つおきにサンプリング信号を転送することによって実現され得る。５バイトヘッダは、ネットワークにおける特定の固定仮想回路（ＰＶＣ）を識別し、サービスが提供されつつある通話に対するペイロードバイトの割り当てを間接的に規定する。
【０００４】
【発明が解決しようとする課題】
通信ネットワーク端点間、例えば５ＥＳＳ（登録商標）交換機の交換モジュール間、及び末端局間等、のＡＴＭセル通信が直面している問題点は、ＡＴＭチャネル装置間及びＡＴＭチャネルとネットワークアクセス交換機によってサービスを提供されている様々なフォーマットを有する同期ＰＣＭチャネルとの間でのペイロードデータの選択的リアルタイム転送を実現する目的で、ＡＴＭセルを構成／分解するタスクである。前掲の米国特許第５，３４５，４４６号においては、共通広帯域プラットフォームに接続されたＳＯＮＥＴ／ＡＴＭ回線とデジタルアクセス交換機に接続されたネットワーク制御及びタイミング（ＮＣＴ）回線との間で非同期転送モードインターフェースユニット（ＡＴＭＵ）を用いることが例示されている。ＮＣＴ回線は、接続されたアクセス交換機の時間スロット相互交換装置を介して、例えばＤＳＯ装置、ＤＳ１装置等の他のＰＣＭ装置と通信する。従来技術に係る配置においては、ＡＴＭセルと同期ＰＣＭチャネルとの間の通信には、通信の双方向に関して二重のフォーマット変換が必要とされており、それに付随して転送遅延が導入されてしまう。
【０００５】
【課題を解決するための手段】
本発明に従って、本発明に係る改良デジタル交換機が、増強された時間スロット相互交換装置においてＡＴＭセルを構成／分割する。交換機対間での接続制御信号の交換に際して、時間スロット相互交換メモリ中のメモリロケーションの組が、各アクティブ複合ＡＴＭセルのペイロード中のデータバイトに対して“一時的に”割り当てられる。このようなメモリ割り当ては、通話接続サービスからのＡＴＭ通話の活性化及び解放に関連して変更される。この働きは、ＰＳＴＮ局間のＴ１キャリア装置等のマルチチャネル装置の設置及び撤去に対応している。ペイロードバイトの通話接続への割り当ては、同期チャネル装置の通話接続への割り当てに対応している。
【０００６】
さらに、本発明に従って、本発明に係る改良交換機は、その付加機能の一つとして、ＡＴＭセルと同期ＰＣＭ信号チャネルとの間、及び、相異なったＡＴＭ装置のセル間で、交換通信を実現する。
【０００７】
本発明に従って、本発明に係る改良交換機は、ネットワークにおけるあらゆる通信端点においてサービスを提供することが可能である。例えば、本発明に係る改良交換機は、５ＥＳＳ（登録商標）環境の通信モジュールとして、ＰＢＸとして、スタンドアローンのローカル交換機として、及びネットワークアクセス交換機として利用することが可能である。
【０００８】
よって、本発明に従って、ＡＴＭセルが、最小のハードウエアで経済的に、かつ、重要なことであるが最小の転送遅延で、処理される。
【０００９】
【発明の実施の形態】
図１より図７は、前掲の米国特許第５，３４５，４４６号に記載された従来技術に係る配置に関連しており、図８は、本発明に従って、音声及び／あるいはデータ接続に関してサービスを提供する複合ＡＴＭセルを構成／分割する改良時間スロット相互交換装置を模式的に示した図である。
【００１０】
図１において、通信ネットワークは、それぞれ関連しているローカル交換機２に対してサービスを提供する複数個のアクセス交換機１より構成されている。アクセス交換機１は、ＳＯＮＥＴ信号、Ｔキャリア信号、及び回線信号によってローカル交換機２と通信し、さらに、経路６を介したＳＯＮＥＴ／ＡＴＭ信号によって信号転送ネットワーク１０と通信する。複数個のアクセス交換機１の間でＳＯＮＥＴ／ＡＴＭ回線５を介した直接通信が存在する場合もある。図１においては、メッセージ３及び４は、アクセス交換機１に関連している一対のＡＴＭＵ５４０（図４参照）間でのセットアップ及びアクノレッジデータの交換を表わしている。発信側アクセス交換機のＡＴＭＵからのメッセージ３は、発呼者及び着呼者の識別、及び当該通話において用いられるＰＶＣの識別を伝達する。メッセージ４は、着呼側交換機から発呼側交換機への経路の識別を確認するアクノレッジメッセージである。
【００１１】
図３は、図１に示された転送ネットワーク１０を表わす模式的なブロック図である。図４は、図１の転送ネットワーク１０のアクセス交換機１と共通広帯域交換機５５０との間でのＡＴＭＵ５４０の配置を表わしている。図５は、図４のＡＴＭＵの模式的なブロック図である。図５のＡＴＭＵにおいては、アクセス交換機５１７の時間スロット相互交換ユニットからのＮＣＴ信号がＡＴＭ信号セルに変換され、これらが回線処理ユニット６６１、６６２の出力においてＳＯＮＥＴ／ＡＴＭ信号として送信される。
【００１２】
図６は、ＡＴＭ信号の一フレームにおける種々のセル内容の一例である。図７は、図６のフレーム例におけるＣＢＲセル及びＶＢＲセルの構成例を示した図である。
【００１３】
本発明を説明する目的で、図８は、ＡＴＭ装置と同期チャネル装置との間、及び交換機によってサービスを提供されているＡＴＭ装置の間での直接通信を実現するためにＡＴＭあるいはＡＴＭ様チャネルの複合セルを構成／分割するように配置された、本発明に係るデジタル端点交換機を例示している。
【００１４】
図８に示された交換機は、例えば、本発明に従って修正された５ＥＳＳ（登録商標）交換モジュールである。但し、そのように限定されているわけではないことに留意されたい。５ＥＳＳ交換機ファミリーはＡＴ＆Ｔ社によって製造されてきており、ＡＴ＆Ｔテクニカルジャーナル第６４間第６号第二部（１９８５年７、８月）第１３０５−１５６４頁に記載されている。５ＥＳＳ交換モジュールは、交換モジュールプロセッサ（ＳＭＰ）８０１、メッセージハンドラ（ＭＨ）８０２、時間スロット相互交換（ＴＳＩ）８２０、及び、チャネル８０８へのＰＣＴ／ＮＣＴインターフェース８０５及びペリフェラルチャネル８０９へのＰＩＤＢインターフェース８０６を含む複数個の同期チャネルインターフェース、を有している。図８には図示されていないが、他の同期チャネル装置、例えばＴ１装置、は、それぞれ対応するインターフェース回路を介してＴＳＩ８２０からサービスを提供されている。ＡＴＭ回線インターフェース８０４は、本発明に従ってついかされたものであり、ＡＴＭチャネル８０７との通信を行なう。制御インターフェース８０３は、メッセージハンドラ８０２とインターフェース８０４、８０５、及び８０６との間の通信を行なう。例えば８０５、８０６のような同期インターフェース回路は、着信メッセージに関してシリアル−パラレル変換を行なう。例えばチャネル８０８、８０９への発信信号に関しては、コンバータ８３５がパラレル−シリアル変換を行なう。それぞれの同期チャネルの場合には、これらのチャネルにおけるラウンドトリップ転送遅延は、フレーム期間の整数倍、すなわち、１２５マイクロ秒の整数倍である。８０４から８０９までの各々のインターフェースは、それぞれのタイプの多くのインターフェースを代表している。
【００１５】
図８の交換機によってサービスを提供されている同期チャネル装置はそれぞれ異なったデータレートを有しているが、１２５マイクロ秒という共通のフレーム期間を共有している。例えば、ＤＳＯチャネルは６４キロビットＰＣＭ単一チャネル信号であり、ＤＳ１信号は２４個のＤＳＯ信号より構成されており、ＮＣＴ信号はそれぞれ６４キロビットの容量を有する５１２個の時間スロットより構成されており、ＰＩＤＢチャネルは６４キロビットの容量を有する３２個の時間スロットから構成されている。与えられたタイプの同期信号、例えばＤＳ１タイプ、に対して、各々の時間スロットは、フレーム中で、他の時間スロットとの相対的な位置が変化しない。このことは、回線８０７上で到達するＡＴＭチャネルのセルに関しては、成り立たない。ＡＴＭ装置はその特定のＡＴＭ装置に固有のクロックの下に動作するが、１２５マイクロ秒の時間幅を有する時間スロット内でのセルの実際の位置は固定されておらず、同一のヘッダを有する複数個のセルが同一フレームにおいて到達することが可能である。また、次のフレームにおいては、そのようなセルが到達しない場合もある。さらに、ＡＴＭ装置に関しては、明確なフレーミング信号が存在しない。本発明に従って改良されたＴＳＩ８２０は、ＡＴＭセルと同期ＰＣＭ信号チャネルとの間、相異なったＡＴＭ装置のセル間、及びＡＴＭセル間での交換通信を実現する。このようなサービスを実現する際、本発明に従って改良されたＴＳＩは、本発明によってサポートされている同期チャネル装置とＡＴＭ装置との同期固定タイミング要求間を補償する。
【００１６】
セルのペイロードの各バイトは設定済みで使用中の通話に係るサンプリングデータを表現しているため、各バイトの通話接続への割り当ては、通話接続の発呼及び着呼に動的に従う。
【００１７】
従来技術においては、種々の同期チャネル装置間での選択的な通信は、時間スロット相互交換（ＴＳＩ）８２０の機能を通じて実現されている。例えば、５ＥＳＳ交換機においては、ＴＳＩは、それぞれ“メモリ書き込み”期間及び“メモリ読み出し”期間に分割されている３００００個以上もの時間スロットを操作する。同期チャネルの場合には、メモリ内の連続した位置よりなる組が、同期チャネル装置、例えばＰＣＴチャネル装置８０８、に対してサービスが提供される時点で、信号チャネルの時間スロットに対して割り当てられる。時間スロット相互交換８２０は、交換モジュールプロセッサ８０１及びメッセージハンドラ８０２の制御下で、同一あるいは相異なった帯域を有する同期チャネル装置間でのＰＣＭサンプリング信号の通信を実現する。
【００１８】
アクセス交換機間での通話設定情報の交換は、交換機間通信の発呼及び着呼と本質的に同等である。但し、交換方式は、本発明の理解には本質的なことではない。従来技術においては、局間接続は、ＳＳ７シグナリングネットワークのノード間でのフォーマット済み制御メッセージの交換によって設定される。交換機内通話は、発呼者から受信したシグナリングによって構成される。本発明に係る実施例においては、通話発呼及び着呼情報は、ＳＳ７ネットワークを介して通常の方式に従って交換される、ということが仮定されている。さらに、全ての時点で、図８の交換モジュールプロセッサ８０１は、交換機を介して、設定済みで使用中の通話に係る完全な記録を有している。
【００１９】
従来技術におけるものと同様、着呼ＰＣＭ音声あるいはデータサンプリング信号は、それらサンプリング信号が到達するにつれてそれらに対して割り当てられた時間スロットの間にそれぞれに対して固定的に割り当てられたメモリ位置にリニアに書き込まれる。ストアされたサンプリング信号は、それぞれの接続に関してサービスが提供されている対応する通話者に対して割り当てられた時間スロットの間に選択的に読み出される。よって、一接続に関して二通話者の場合には、第一通話者の音声サンプリング信号が当該通話者に対して割り当てられた時間スロットの間にメモリにストアされる。ストアされたサンプリング信号は、第二通話者に対して割り当てられた時間スロットの間に選択的に読み出される。第二通話者から発せられたサンプリング信号に関しては、上記の逆になる。
【００２０】
従来技術においては、ＴＳＩ８２０のメモリは、二種類のデータＲＡＭ、すなわちデータＲＡＭ８３０とデータＲＡＭ８３１より構成されている。各々のＲＡＭにおけるメモリ位置の数は、交換機のフレーム期間における時間スロットの数に対応している。一フレーム期間、たとえば１２５マイクロ秒よりなる一フレームの間に、データサンプリング信号がデータＲＡＭ８３０にストアされ、その同一のデータフレームの間に、データサンプリング信号がデータＲＡＭ８３１から選択的に読み出される。その直後のフレームにおいては、ＲＡＭ８３０と８３１の役割は反転される。
【００２１】
本発明に従って、ＡＴＭセルの構成／分割が、図８の時間スロット相互交換８２０の機能に追加される。
【００２２】
図８に示されているように、第三のデータＲＡＭ８３２が従来技術に係る交換機に追加されており、ＡＴＭ回線８０７上でのサンプリング信号の到達時刻に関して発生し得る“ジッター”に適応している。ＰＣＭサンプリング信号の到達時刻における発生し得る変化は、相互接続しているＡＴＭネットワークを介した伝送の際のパケットの遅延の統計的な分布によるものである。このような遅延の変化は、シミュレーションから１２５マイクロ秒フレーム期間よりも小さい、ということがわかっているものであるが、フレーム毎に発生し得る。よって、単一のＡＴＭチャネル装置に対して２つのサンプリング信号が単一のＴＳＩフレーム期間に受信される場合も起こり得るものであり、別のフレーム期間には同一の装置に対してサンプリング信号が受信されない場合もあり得る。第三データＲＡＭが存在しない場合には、フレームの第一あるいは第二サンプリング信号が失われることになり、データを含むセルの場合には、アナログ信号の場合とは異なって、このようなデータの損失は許容され得ない。第三データＲＡＭは、受信されたＡＴＭセルの分解の場合にのみ必要とされ、この種の信号の構成の場合には必要とされない。図８に示されたメモリ配置においては、連続するフレームにおけるデータは、例えばＲＡＭ８３１、８３２、及び８３０に順次書き込まれる。同様に、それらフレームの間にＲＡＭ８３０、８３１、及び８３２からそれぞれ読み出される。
【００２３】
本発明に従って、メッセージハンドラ８０２と交換機モジュールプロセッサ８０１が、ＴＳＩＲＡＭ内のメモリロケーションの組を各ＡＴＭセルのデータバイトに対して動的に割り当てる。この割り当ては、これらのセルのデータヘッダと協調されている。セルペイロードのデータバイトは、交換機によって通話接続に対して個別に割り当てられる。よって、セルヘッダデコーダ８５０は、各フレームにおいて着信セルのデータバイトを正しいメモリ位置に書き込むことを指示することが可能である。交換モジュールプロセッサ（ＳＭＰ）８０１は、必要とされる通信経路を実現する目的で、ＲＡＭ８３０、８３１、８３２からデータを選択的に読み出すように指示する。例えば、着信セルが４８バイトのペイロードを有している場合には、ヘッダデータを復号化することにより、ＲＡＭ８３０、８３１、及び８３２のうちの指定されたものにおける４８のメモリ位置のいずれが受信されたサンプリング信号に関して一時的に用いられるべきであるか、が規定される。さらに、メッセージハンドラ８０２及びＳＭＰ８０１は、接続の受信者に対して割り当てられた時間スロットの間に割り当てられたメモリ位置内のサンプリング信号を選択的に読み出す目的で、メモリ割り当て情報を利用する。ＡＴＭセルは、セルのペイロードデータバイトをＴＳＩ８２０の利用可能な時間スロットの間に一時的に割り当てられたメモリ位置に選択的に書き込むことによって分解される。これら書き込まれたデータは、受信者の時間スロットの間に選択的に読み出される。
【００２４】
ＡＴＭ回線上の発信セルに含まれるように企図されたセルヘッダ及び通話データは、交換モジュールプロセッサ８０１の制御下で、発信セルに対して一時的に割り当てられたメモリ位置に対応する時間スロットの間に、メモリ８３０、８３１、８３２から選択的に読み出される。よって、ＡＴＭセルは、時間スロット相互交換８２０の操作によって構成される。
【００２５】
データＲＡＭ８３０、８３１、８３２との間のデータの読み書きは、書き込みに関してはアドレスＲＡＭ８５４のアドレスデータの制御下にあり、読み出しに関してはアドレスＲＡＭ８６３のアドレスデータの制御下にある。
【００２６】
同期データ装置、例えばＰＣＴ／ＮＣＴ装置８０８、からのサンプリング信号のリニア書き込みのためのアドレスは、フレームカウンタ８６０によって生成される。このアドレスは、ＲＡＭ８３０、８３１、８３２のうちの現時点で用いられるもの、及び、サービスを提供されつつある同期チャネル装置に対して割り当てられたメモリ位置、を規定する。フレームカウンタ８６０の出力信号は、経路８５２及びＭＵＸ８５３を介してＲＡＭ８５４に供給される。
【００２７】
データサンプリング信号の指示された読み出しのためのアドレスは、現時点でＲＡＭ８３０、８３１、及び８３２のうちのいずれが用いられているかを規定するフレームカウンタ８６０の出力信号によって生成される。特定のメモリ位置アドレスデータは、交換モジュールプロセッサ８０１によって経路８６２を介して提供される。
【００２８】
本発明に従って、ＡＴＭ回線間での音声及びデータの交換が、各回線のセルのヘッダ及びペイロードに時間スロットの組を一時的に割り当てる段階、セルを分割する目的で各セルのデータを選択的にメモリに書き込む段階、及び、発信ペイロードを構成する目的で他の回線のセルに対して割り当てられた時間スロットの間にストアされたデータをメモリ位置から選択的に読み出す段階、によって可能となる。各発信セルのセルヘッダは、セルのペイロードデータと共にストアされたヘッダ指示より導出される。
【００２９】
図８においては、ＡＴＭ回線インターフェース８０４は、経路８２８、８２１を介して回線８０７からセルヘッダデコーダ８５０へ、さらに、経路８２８、８２２を介してＭＵＸ８２６へ、ＡＴＭ信号を通信する。例えば、経路８５１上のデコーダ８５０の出力は、ＲＡＭ８３０、８３１、８３２のうちの一つを規定し、着信ＡＴＭセルのペイロードデータバイトを書き込むためのメモリ位置の組の位置を指定するインデックス値を提供する。経路８５６上のチャネルカウンタ８５８は、割り当てられたメモリ位置を介してペイロードバイトを前もって書き込むように機能する。
【００３０】
ＡＴＭセルペイロードデータの選択的書き込みは、セルヘッダデコーダ８５０を用意することに加えて、経路８５１、ＭＵＸ８５３、書き込みアドレスＲＡＭ８５４、チャネルカウンタ８５８、経路８５６、交換モジュールプロセッサ８０１とアドレスＲＡＭとの間のアドレスデータ通信用経路８５５、及び経路８６５の追加によって実現される。
【００３１】
セルヘッダデコーダ８５０は、通話接続サービスに対して割り当てられ得る複合ＡＴＭセルの最大数に対応する個数のデータレコードを有するテーブルルックアップデータベースと考えることが可能である。各データレコードは、セルヘッダ値、メモリオフセット値及び剰余３のカウンタを有している。概念的には、この種のレコードの各々は、４８個の仮想チャネル装置を規定する。
【００３２】
ＡＴＭセルが通話接続サービスに付される場合には、ＳＭＰ８０１は、経路８５９を介して、デコーダ８５０中のアイドリング状態にあるレコードを捉え、この捉えたレコード中にセルヘッダ及びメモリアドレスオフセット値を書き込み、カウンタの値を次に読み出されるべきＲＡＭ８３０、８３１、８３２のうちの一つの識別に対応するものにセットし、さらに経路８５９を介してＲＡＭ８３０、８３１、及び８３２内のデコーダ８５０の現時点でのレコードに対して割り当てられたアドレス位置にセルヘッダバイトを書き込む。ＡＴＭセルヘッダ及び対応するペイロードデータは、それが到達するままにＡＴＭ回線インターフェース８０４中にバッファリングされる。セルヘッダは、アイドリング状態にある時間スロットの間にデコーダ８５０宛に送出される。その後、経路８５６を介してチャネルカウンタ８５８から受信したカウントの制御下で、識別されたセルのペイロードの４８バイトが、現時点でのデコーダレコードの剰余３のカウンタの現時点での値によって識別されたＲＡＭ８３０、８３１、８３２に書き込まれる。ＳＭＰ８０１は、経路８９３を介して、セルヘッダデータがＲＡＭに書き込まれていることを確認する。デコーダ８５０によって各セルヘッダ値が受信されると、対応する剰余３のカウンタがセルヘッダ値の次の受信に備えて１だけインクリメントされる。従って、各セルヘッダのペイロードは、そのセルがどの１２５マイクロ秒の時間期間に到達したかとは独立に、ＲＡＭ８３０、８３１、８３２のうちの正しいものに書き込まれる。
【００３３】
システムクロック８９０から図８の構成要素への接続は明示されてはいないが、図８に示された範囲内の動作はシステムクロックに対して同期していることに留意されたい。
【００３４】
以上の説明は、本発明の一実施例に関するもので，この技術分野の当業者であれば、本発明の種々の変形例が考え得るが、それらはいずれも本発明の技術的範囲に包含される。
【００３５】
【発明の効果】
以上述べたごとく、本発明によれば、ＡＴＭセルを経済的に、かつ、最小の転送遅延で処理することが可能な交換機が提供される。
【図面の簡単な説明】
【図１】ＡＴＭ信号を処理する、従来技術に係るネットワーク配置例を模式的に示す図。
【図２】図１に示された従来技術に係るアクセス交換機によってサービスが提供される信号のタイプを示す図。
【図３】図１に示された従来技術に係るＳＯＮＥＴ／ＡＴＭ信号転送ネットワークを模式的に示す図。
【図４】従来技術に係るＡＴＭＵの配置を模式的に示す図。
【図５】従来技術に係るＡＴＭＵを模式的に示す図。
【図６】従来技術に係るＡＴＭフレームの構成を模式的に示す図。
【図７】固定ビットレート（ＣＢＲ）及び可変ビットレート（ＶＢＲ）転送に対して割り当てられたセルを模式的に示す図。
【図８】本発明に係る改良デジタル交換機を模式的に示す図。
【符号の説明】
１アクセス交換機
２ローカル交換機
３、４メッセージ
５、６、７経路
１０ＳＯＮＥＴ／ＡＴＭ信号転送ネットワーク
５１０交換モジュール
５１１交換モジュールプロセッサ
５１３メッセージハンドラ
５１５デジタルインターフェース
５１６回線ユニット
５１７時間スロット相互交換
５１９パケット交換ユニット
５２１ＳＯＮＥＴインターフェースユニット
５２３、５２４ＮＣＴ回線
５３０管理モジュール
５３５ＡＴＭ管理モジュール
５４０非同期転送モードインターフェースユニット
５５０共通広帯域プラットフォーム
６００ＡＴＭＵ制御
６１０スペース交換機
６２０セルワイドバッファ
６２１、６２５仮想経路メモリ
６３０セルリストプロセッサ
６５１、６５２シフトレジスタ
６５３、６５４ＳＥＬ
６６１、６６２回線処理ユニット
６６３、６６４ＣＢＲ／ＶＢＲ選択
８０１交換モジュールプロセッサ
８０２メッセージハンドラ
８０３制御インターフェース
８０４ＡＴＭ回線インターフェース
８０５ＰＣＴ／ＮＣＴインターフェース
８０６ＰＩＤＢインターフェース
８２０時間スロット相互交換
８３０、８３１、８３２データＲＡＭ
８３３マルチプレクサ
８３５パラレル−シリアルコンバータ
８５０セルヘッダデコーダ
８５３マルチプレクサ
８５４書き込みアドレスＲＡＭ
８５８チャネルカウンタ
８６０フレームカウンタ
８６３読み出しアドレスＲＡＭ
８６６マルチプレクサ
８９０システムクロック

Claims

（Ａ）通信チャネルに対応するデータ信号を送受信するデータ信号入出力ポート手段（８０７、８０８、８０９）と、
（Ｂ）時間スロット相互交換手段８２０とを有する通信交換機において、
前記（Ｂ）時間スロット相互交換手段（８２０）は、
（Ｂ１）交換フレーム期間、および前記交換フレーム期間内の時間スロット期間を規定する信号を生成する手段（８９０、８５７）と、
（Ｂ２）第１と第２の時間スロットメモリ（８３０、８３１）からなるメモリ手段であって、該時間スロットメモリ各々が前記交換フレーム期間内の時間スロット期間の個々に割り当てられる複数個のアドレス可能メモリ位置を有しているものであるメモリ手段と、
（Ｂ３）前記交換機によってサービスされる前記通信チャネル間の通信を選択的に確立するよう前記入出力ポート手段と前記時間スロットメモリとの間でデータ信号を交換する制御を行う制御手段（８０１、８０２）とを含み、
前記（Ａ）信号入出力ポート手段のうちの一つ（８０７）が
（Ａ１）前記通信チャネル各々に割り当てられたバイトからなるマルチバイトペイロードと該マルチバイトペイロードとは別個のセルヘッダとからなるデータセルを含む非同期信号を送受信する手段を有し、
前記（Ｂ３）制御手段（８０１、８０２）が
（Ｂ３．１）前記交換フレーム期間の時間スロット各々を前記データセルのマルチバイトペイロードのバイト各々に割り当てる手段と、
（Ｂ３．２）前記割り当てられた時間スロットへのマルチバイトペイロードのバイトの書き込みを調整するための信号を生成するセルヘッダ復号化手段を有する
ことを特徴とする交換機。
前記（Ａ）信号入出力ポート手段のうちの他のもの（８０８、８０９）が、
（Ａ１）前記交換フレーム時間期間の間に発生する通信チャネルに対応する同期データ信号を送受信する手段を有する
ことを特徴とする請求項１の交換機。
前記（Ｂ２）メモリが、各交換フレーム期間内の時間スロット期間の個数に対応し、前記時間スロット期間に個々に割り当てられる別の複数個のアドレス可能メモリ位置を含む第三の時間スロットメモリをさらに有し、
前記（Ｂ３）制御手段（８０１、８０２）が、連続した交換フレーム期間において、データを前記第二、第三、及び第一メモリに連続して書き込み、かつ、前記連続した交換フレーム期間の間に前記第一、第二、及び第三メモリから連続してデータを読み出し、
前記（Ｂ３）制御手段が、
（Ｂ３．１）前記一つの入出力ポート手段において、単一の交換フレーム期間の間に同一のヘッダを有する２つのセルの受信を検出する手段と、
（Ｂ３．２）遅く到達したセルのペイロードデータを、前記単一の交換フレーム期間の間において使用されるメモリの次の時間スロットメモリに書き込む手段とを有することを特徴とする請求項１の交換機。
前記（Ｂ３）制御手段（８０１、８０２）が、前記非同期データ信号および前記同期データ信号によって表現される前記通信チャネルの間での通信を選択的に確立する
ことを特徴とする請求項２の交換機。
前記非同期信号がＡＴＭ信号である
ことを特徴とする請求項１の交換機。
（Ａ）交換フレーム期間内で発生する通信チャネルに対応するデータ信号を送受信する少なくとも一つの同期信号入出力ポート手段（８０８、８０９）と、
（Ｂ）交換フレーム期間、および前記交換フレーム期間内の時間スロット期間を規定する信号を生成する手段（８９０、８５７）と、
（Ｃ）時間スロット相互交換手段（８２０）とを有する通信交換機において、前記（Ｃ）時間スロット相互交換手段（８２０）は、
（Ｃ１）前記時間スロット期間の個々に割り当てられる複数個のアドレス可能メモリ位置をそれぞれが含む第一及び第二及び第三時間スロットメモリ（８３０、８３１、８３２）と、
（Ｃ２）前記同期入出力ポート手段と前記時間スロットメモリとの間でデータ信号を交換する制御を行う制御手段（８０１、８０２）とを有し、
前記通信交換機が、さらに、
（Ｄ）前記通信チャネル各々に割り当てられた複数のバイトからなるマルチバイトペイロードと該マルチバイトペイロードとは別個のセルヘッダとからなるデータセルを含む信号を送受信する少なくとも一つの非同期信号入出力ポート手段（８０７）を有しており、
前記（Ｃ２）制御手段（８０１、８０２）が、
（Ｃ２．１）前記交換フレーム期間内のフリーの時間スロットを一時的に各データセルのマルチバイトペイロードのバイトに割り当てる手段と、
（Ｃ２．２）受信したセルヘッダを翻訳する復号化手段と、
（Ｃ２．３）前記復号化手段に応答して、前記交換機によってサービスされる通信チャネル間での通信を確立するために、前記時間スロットメモリを制御する手段とを有する
ことを特徴とする交換機。
（Ａ）通信チャネルに対応するデータ信号を送受信する少なくとも一つの同期信号入出力ポート手段（８０８、８０９）と、
（Ｂ）前記通信チャネル各々に割り当てられた複数のバイトからなるマルチバイトペイロードと該マルチバイトペイロードとは別個のセルヘッダとからなるデータセルを含む信号を送受信する少なくとも一つの非同期信号入出力ポート手段（８０７）と、
（Ｃ）交換フレーム期間および前記交換フレーム期間内の時間スロット期間を規定する信号を生成する手段（８９０、８５７）と、
（Ｄ）時間スロット相互交換手段（８２０）とを有する通信交換機において、
前記（Ｄ）時間スロット相互交換手段（８２０）は、
（Ｄ１）前記時間スロット期間の個々に割り当てられる複数個のアドレス可能メモリ位置をそれぞれが含む第一及び第二及び第三時間スロットメモリ（８３０、８３１、８３２）と、
（Ｄ２）前記同期入出力ポート手段と前記時間スロットメモリとの間でデータ信号を交換する制御を行う制御手段（８０１、８０２）とを有し、
前記（Ｄ２）制御手段（８０１、８０２）が、
（Ｄ２．１）交換フレーム期間内のフリーの時間スロットを一時的に各データセルのマルチバイトペイロードのバイトに割り当てる手段と、
（Ｄ２．２）受信したセルヘッダを翻訳する復号化手段と、
（Ｄ２．３）前記復号化手段に応答して、前記交換機によりサービスされる通信チャネル間での通信を確立するために、前記時間スロットメモリを制御する手段と、
（Ｄ２．４）前記非同期入出力ポート手段において、単一の交換フレーム期間の間に同一のヘッダを有する２つのデータセルの受信を検出する手段と、
（Ｄ２．５）遅く到達したデータセルのマルチバイトペイロードデータを前記単一の交換フレーム期間において用いられる時間スロットメモリの次の時間スロットメモリに書き込む手段とを有することを特徴とする交換機。
（Ａ）通信チャネル各々に割り当てられる複数のバイトからなるマルチバイトペイロードと該マルチバイトペイロードとは別個のセルヘッダとからなるデータセルを含む非同期信号を送受信する少なくとも一つの非同期信号入出力ポート手段（８０７）と、
（Ｂ）時間スロット相互交換手段（８２０）とを有する通信交換機において、
前記（Ｂ）時間スロット相互交換手段（８２０）は、
（Ｂ１）交換フレーム期間および前記交換フレーム期間内の時間スロット期間を規定する信号を生成する手段（８９０、８５７）と、
（Ｂ２）前記時間スロット期間の個々に割り当てられる複数個のアドレス可能メモリ位置を有するメモリと、
（Ｂ３）前記交換機によりサービスされる前記通信チャネル間の通信を選択的に確立するため、前記非同期入出力ポート手段（８０７）と前記メモリ位置との間でデータ信号を交換する制御を行う制御手段（８０１、８０２）とを有し、
前記制御手段（８０１、８０２）は、
（Ｂ３．１）交換フレーム期間の時間スロットを各データセルのマルチバイトペイロードのバイトに割り当てる手段と、
（Ｂ３．２）前記割り当てられた時間スロットへのマルチバイトペイロードのバイトの書き込みを調整するセルヘッダ復号化手段とを有する
ことを特徴とする交換機。
前記メモリは、第一、第二および第三の時間スロットメモリを有し、
前記制御手段（８０１、８０２）は、連続した交換フレーム期間において、データセルを前記第二、第三、及び第一メモリに連続して書き込み、かつ、前記連続したフレーム期間の間に前記第一、第二、及び第三メモリから連続してデータを読み出し、
前記制御手段は、
前記一つの入出力ポート手段において、単一の交換フレーム期間の間に、同一のヘッダを有する２つのセルの受信を検出する手段と、
遅く到達したデータセルのマルチバイトペイロードデータを、前記単一の交換フレーム期間において用いられるメモリの次の時間スロットメモリに書き込む手段とを有する
ことを特徴とする請求項８の交換機。