JP3839579B2

JP3839579B2 - Chip mounting method

Info

Publication number: JP3839579B2
Application number: JP6965898A
Authority: JP
Inventors: 明義小阪田
Original assignee: Sumitomo Metal SMI Electronics Device Inc
Current assignee: Sumitomo Metal SMI Electronics Device Inc
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 2006-11-01
Anticipated expiration: 2018-03-19
Also published as: JPH11274226A

Description

【０００１】
【発明の属する技術分野】
本発明はチップの実装方法に関し、より詳細には、パッケージ基板に半田ボールを備えたチップをフリップチップ実装する際、前記半田ボール内にボイドが発生するのを防止することが可能なチップの実装方法に関する。
【０００２】
【従来の技術】
近年、パッケージ基板に半田ボールを備えたチップを直接的に実装するフリップチップ実装が行われている。
図４はこの種チップがフリップチップ実装されたパッケージ基板を概略的に示した断面図であり、図中１１はパッケージ基板を示している。パッケージ基板１１はセラミック材料等を用いて略直方体板形状に形成されており、パッケージ基板１１内部の所定箇所には複数個のスルーホール１２ａ、導電層１２ｂが形成され、スルーホール１２ａ内には導電性材料が充填されている。スルーホール１２ａの上端部には下地層１３ａ（図５）がそれぞれ形成されており、下地層１３ａはモリブデンまたはタングステン材料を用いて略円形状に形成されている。下地層１３ａの上部にはニッケル（以下、Niと記す）メッキ層１３ｂ（図５）がそれぞれ形成され、Niメッキ層１３ｂの上部には金（以下、Auと記す）メッキ層１３ｃ（図５）がそれぞれ形成されている。これら下地層１３ａ、Niメッキ層１３ｂ、Auメッキ層１３ｃを含んでフリップチップパッド１３が構成されており、フリップチップパッド１３間のピッチは所定距離ｐに設定されている。
【０００３】
一方、パッケージ基板１１の上方にはチップ１４が配設され、チップ１４はシリコン材料等を用いて略直方体板形状に形成されている。チップ１４の下面の所定箇所には略円形状をした複数個のパッド１５が形成され、パッド１５下部には略球形状の半田ボール１６がそれぞれ半田付けされており、パッド１５間（または半田ボール１６間）のピッチはフリップチップパッド１３間と同様の距離ｐに設定されている。そしてこの半田ボール１６を所定のフリップチップパッド１３に押し付け、リフロー処理を施すと、半田ボール１６がフリップチップパッド１３に接着し、パッケージ基板１１にチップ１４が実装される。
【０００４】
図５は従来のチップの実装方法を説明するため、フリップチップパッド近傍を工程順に示した拡大断面図であり、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程を示している。パッケージ基板１１にチップ１４を実装する場合、まずフリップチップパッド１３上にフラックス１７を塗布する（第１工程）。次にパッケージ基板１１とチップ１４との相対位置関係を調整し、所定のフリップチップパッド１３の略中央部上方に所定の半田ボール１６を配置する。この後、チップ１４をパッケージ基板１１側に押し付け、フラックス１７を介してフリップチップパッド１３上に半田ボール１６を仮付けする（第２工程）。次にチップ１４が仮付けされたパッケージ基板１１をリフロー炉（図示せず）内に装入し、所定温度Ｔでリフロー処理を施すと、半田ボール１６が溶融・凝固し、半田ボール１６を介してフリップチップパッド１３とパッド１５とが接続され、パッケージ基板１１にチップ１４が実装される（第３工程）。
【０００５】
【発明が解決しようとする課題】
上記したNiメッキ層１３ｂとAuメッキ層１３ｃは、一般的に電解メッキ法により形成されており、この電解メッキ法では、メッキを施すパターンに電流を供給するためのメッキ用パターンを別に設ける必要がある。しかし、フリップチップパッド１３のようなファインパターンに前記メッキ用パターンを設けることはスペース的に難しく、また該メッキ用パターンがノイズ発生源となり易い。そこでフリップチップパッド１３のようなファインパターンの場合、前記メッキ用パターンが不要な無電解メッキ法によりNiメッキやAuメッキが施されている。
【０００６】
ところがこの無電解メッキ法により下地層１３ａ上にメッキ処理を施した際、Niメッキ層１３ｂ、Auメッキ層１３ｃ中にＣＮ、Ｈ₂ 、Ｈ₂ Ｏガスが含有され易い。このため、上記した従来のチップの実装方法においては、リフロー処理を施す際にこれらのガスがフラックス１７を通って半田ボール１６内へ移動し易く、リフロー処理後の半田ボール１６内にボイド１８が発生するおそれがあるという課題があった。
【０００７】
またNiメッキ層１３ｂ、Auメッキ層１３ｃ中に含有されたＣＮ、Ｈ₂ 、Ｈ₂ Ｏガスを放散させるため、フリップチップパッド１３を備えたパッケージ基板１１に予め加熱処理を施す方法が開発されているが、加熱処理を施しただけでは、ボイド１８の発生を完全に防止することが困難であるという課題があった。
【０００８】
本発明は上記課題に鑑みなされたものであり、リフロー処理後の半田ボール内にボイドが発生するのを確実に防止することができるチップの実装方法を提供することを目的としている。
【０００９】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係るチップの実装方法は、パッケージ基板におけるメッキ処理が施された複数個のフリップチップパッド上に、複数個の接続用半田ボールを備えたチップを実装するチップの実装方法において、前記フリップチップパッド上にフラックスを塗布し、次に前記半田ボールが前記フリップチップパッドの端部に接触するように前記チップを前記パッケージ基板に対して配置し、その後前記半田ボールを前記フリップチップパッドの端部に押し付けて仮付けした後、リフロー処理を施すことを特徴としている（１）。
【００１０】
上記したチップの実装方法（１）によれば、前記フリップチップパッド上にフラックスを塗布し、次に前記半田ボールが前記フリップチップパッドの端部に接触するように前記チップを前記パッケージ基板に対して配置し、その後前記半田ボールを前記フリップチップパッドの端部に押し付けて仮付けした後、リフロー処理を施すので、まず、前記半田ボールが溶融する前に、前記フリップチップパッドのメッキ層内に含有されたガスを前記フリップチップパッドの開放面より前記フラックスを介して外方へ放散させることができる。そしてその後、溶融した前記半田ボールは前記パッケージ基板に比べて前記フリップチップパッドになじみ易いため、前記半田ボールに前記フリップチップパッドの中央部へ向かう表面張力が作用し、該フリップチップパッド上の略中央位置に前記半田ボールの中央位置を自然に移動させることができる。この結果、前記半田ボール内にボイドが発生するのを確実に防止することができると共に、前記パッケージ基板に前記チップを正確な位置取りで実装することができる。
【００１１】
また本発明に係るチップの実装方法は、パッケージ基板におけるメッキ処理が施された複数個のフリップチップパッド上に、複数個の接続用半田ボールを備えたチップを実装するチップの実装方法において、前記パッケージ基板に予め５００℃〜６００℃の加熱処理を施した後、前記フリップチップパッド上にフラックスを塗布し、次に前記半田ボールが前記フリップチップパッドの端部に接触するように前記チップを前記パッケージ基板に対して配置し、その後前記半田ボールを前記フリップチップパッドの端部に押し付けて仮付けした後、リフロー処理を施すことを特徴としている（２）。
【００１２】
上記したチップの実装方法（２）によれば、前記パッケージ基板に予め５００℃〜６００℃の加熱処理を施しておくので、前記フリップチップパッドのメッキ層内に含有されたガスを減少させておくことができ、リフロー処理を施した際、前記半田ボール内にボイドが発生するのを一層確実に防止することができる。
【００１３】
【発明の実施の形態】
以下、本発明に係るチップの実装方法の実施の形態を図面に基づいて説明する。なお、従来例と同一機能を有する構成部品には同一の符号を付すこととする。
図４は実施の形態（１）に係るチップがフリップチップ実装されたパッケージ基板を概略的に示した断面図であり、図中１１はパッケージ基板を示している。パッケージ基板１１はセラミック材料等を用いて略直方体板形状（長さＬ×幅Ｗ（図示せず）×厚さｔ）に形成されており、パッケージ基板１１内部の所定箇所には複数個のスルーホール１２ａ、導電層１２ｂが形成され、スルーホール１２ａ内には導電性材料が充填されている。スルーホール１２ａの上端部には下地層１３ａ（図１）がそれぞれ形成されており、下地層１３ａはモリブデンまたはタングステン材料を用いて略円形状に形成されている。下地層１３ａの上部にはNiメッキ層１３ｂ（図１）がそれぞれ形成され、Niメッキ層１３ｂの上部にはAuメッキ層１３ｃ（図１）がそれぞれ形成されている。これら下地層１３ａ、Niメッキ層１３ｂ、Auメッキ層１３ｃを含んでフリップチップパッド１３が構成されており、フリップチップパッド１３は直径がｄ₀ （図１）、個数がＮ（図示せず）に設定されると共に、フリップチップパッド１３間のピッチは所定距離ｐに設定されている。
【００１４】
一方、パッケージ基板１１の上方にはチップ１４が配設され、チップ１４はシリコン材料等を用いて略直方体板形状に形成されている。チップ１４の下面の所定箇所には略円形状をしたＮ個のパッド１５が形成され、パッド１５下部には直径がｄ₁ の略球形状をした半田ボール１６がそれぞれ半田付けされており、パッド１５間（または半田ボール１６間）のピッチはフリップチップパッド１３間と同様の距離ｐに設定されている。そしてこの半田ボール１６を所定のフリップチップパッド１３にそれぞれ接続することにより、パッケージ基板１１にチップ１４が実装されている。
【００１５】
図１は実施の形態（１）に係るチップの実装方法を説明するため、フリップチップパッド近傍を工程順に示した拡大断面図であり、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程を示している。パッケージ基板１１にチップ１４を実装する場合、まずフリップチップパッド１３上にフラックス１７を塗布する（第１工程）。次にパッケージ基板１１とチップ１４との相対位置関係を調整して中心間距離をｄ₂ 程ずらし、所定のフリップチップパッド１３の端部１３ｄに接触するように所定の半田ボール１６を配置する。この後、チップ１４をパッケージ基板１１側に押し付け、フラックス１７を介してフリップチップパッド１３の端部１３ｄに半田ボール１６を仮付けする。次にチップ１４が仮付けされたパッケージ基板１１をリフロー炉（図示せず）内に装入し、所定温度Ｔでリフロー処理を施すと、半田ボール１６が溶融する前にまずNiメッキ層１３ｂ、Auメッキ層１３ｃ中に含有されていたガスがフラックス１７を通り、フリップチップパッド１３の上方（矢印Ａ方向）に放散される。この後半田ボール１６が溶融し、表面張力に基づいて矢印Ｂ方向に引き付けられる（第２工程）。すると半田ボール１６がフリップチップパッド１３の中央部に移動・凝固し、半田ボール１６を介してフリップチップパッド１３とパッド１５とが接続され、パッケージ基板１１の所定位置にチップ１４が実装される（第３工程）。
【００１６】
上記説明から明らかなように、実施の形態（１）に係るチップの実装方法では、フリップチップパッド１３上にフラックス１７を塗布し、次に半田ボール１６がフリップチップパッド１３の端部１３ｄに接触するようにチップ１４をパッケージ基板１１に対して配置し、その後半田ボール１６をフリップチップパッド１３の端部１３ｄに押し付けて仮付けした後、リフロー処理を施すので、まず半田ボール１６が溶融する前に、フリップチップパッド１３のNiメッキ層１３ｂ、Auメッキ層１３ｃ内に含有されたガスをフリップチップパッド１３の開放面よりフラックス１７を介して外方へ放散させることができる。そしてその後溶融した半田ボール１６はパッケージ基板１１に比べてフリップチップパッド１３になじみ易いため、半田ボール１６にフリップチップパッド１３の中央部へ向かう表面張力が作用し、フリップチップパッド１３上の略中央位置に半田ボール１６の中央位置を自然に移動させることができる。この結果、半田ボール１６内にボイドが発生するのを確実に防止することができると共に、パッケージ基板１１にチップ１４を正確な位置取りで実装することができる。
【００１７】
また図示しないが、実施の形態（２）に係るチップの実装方法においては、図１に示したフリップチップパッド１３が形成されたパッケージ基板１１に、予め５００℃〜６００℃の加熱処理を施している。その他の構成は図１、図４に示した場合と同様であるので、ここではその構成の詳細な説明は省略することとする。この加熱処理等を含んで実施の形態（２）に係るチップの実装方法が構成されている。
【００１８】
上記説明から明らかなように、実施の形態（２）に係るチップの実装方法では、パッケージ基板１１に予め５００℃〜６００℃の加熱処理を施しておくので、フリップチップパッド１３のNiメッキ層１３ｂ、Auメッキ層１３ｃ内に含有されたガスを減少させておくことができ、リフロー処理を施した際、半田ボール１６内にボイドが発生するのを一層確実に防止することができる。
【００１９】
【実施例及び比較例】
以下、実施例に係るチップの実装方法によりパッケージ基板１１にチップ１４を実装し、ボイド発生の有無を調査した結果に付いて説明する。
パッケージ基板１１は長さＬが２５．０ｍｍ、幅Ｗが２１．０ｍｍ、厚さｔが０．８ｍｍの直方体板形状のものを用い、直径ｄ₀ が０．１０ｍｍ、Ｎが３６０個のフリップチップパッド１３が形成され、かつ予め約６００℃の加熱処理を施したものを使用した。一方、チップ１４は直径ｄ₁ が０．１５ｍｍ、Ｎが３６０個の半田ボール１６が半田付けされているものを使用した。また半田ボール１６とフリップチップパッド１３との中心間距離ｄ₂ は約０．０５ｍｍに設定し、リフロー処理の温度Ｔは約３８０℃を選んだ。ボイド発生の有無については、パッケージ基板１１よりチップ１４を引きはがすプルテストを行い、フリップチップパッド１３上に残存する半田ボールの形状に基づいて評価した。
【００２０】
図２、図３はプルテスト後のフリップチップパッド上に残存する半田ボールの形状を摸式的に示した正面図であり、図２はボイドが発生していない場合、図３（ａ）〜（ｃ）はボイドが発生している場合を示している。ボイドが発生していない場合、引き剥し後の半田ボール２１は略円錐形形状となる一方、ボイドが発生している場合、半田ボール２２〜２４の表面が鋸形状となるので、ボイド発生の有無を簡単、かつ正確に評価し得ることとなる。
【００２１】
サンプル数ｎは３６０×５＝１９００個（５枚のパッケージ基板１１）とし、ボイドの発生がない良品の割合（良品率）を調査した結果を下記の表１に示した。なお比較例として、パッケージ基板１１に約６００℃の加熱処理のみを施す従来の方法を実施した。
【００２２】
【表１】

【００２３】
表１より明らかなように、従来の方法に比較し、実施例に係るチップの実装方法では良品率を大幅に向上させることができた。
【図面の簡単な説明】
【図１】本発明に係るチップの実装方法の実施の形態（１）を説明するため、フリップチップ近傍を工程順に示した拡大断面図であり、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程を示している。
【図２】プルテスト後のフリップチップパッド上に残存する半田ボールの形状を摸式的に示した正面図であり、ボイドが発生していない場合を示している。
【図３】プルテスト後のフリップチップパッド上に残存する半田ボールの形状を摸式的に示した正面図であり、（ａ）〜（ｃ）はボイドが発生している場合をそれぞれ示している。
【図４】従来及び実施の形態に係るチップがフリップチップ実装されたパッケージ基板を概略的に示した断面図である。
【図５】従来のチップの実装方法を説明するため、フリップチップパッド近傍を工程順に示した拡大断面図であり、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程を示している。
【符号の説明】
１１パッケージ基板
１３フリップチップパッド
１３ｂ Niメッキ層
１３ｃ Auメッキ層
１３ｄ端部
１４チップ
１６半田ボール
１７フラックス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip mounting method, and more particularly, a chip mounting capable of preventing voids from being generated in a solder ball when a chip having a solder ball is mounted on a package substrate by flip chip mounting. Regarding the method.
[0002]
[Prior art]
In recent years, flip-chip mounting has been performed in which a chip having solder balls is directly mounted on a package substrate.
FIG. 4 is a cross-sectional view schematically showing a package substrate on which this kind of chip is flip-chip mounted. In FIG. 4, reference numeral 11 denotes the package substrate. The package substrate 11 is formed in a substantially rectangular parallelepiped plate shape using a ceramic material or the like, and a plurality of through holes 12a and conductive layers 12b are formed at predetermined positions inside the package substrate 11, and conductive materials are formed in the through holes 12a. The material is filled. A base layer 13a (FIG. 5) is formed at the upper end of the through hole 12a, and the base layer 13a is formed in a substantially circular shape using molybdenum or tungsten material. A nickel (hereinafter referred to as Ni) plating layer 13b (FIG. 5) is formed on the base layer 13a, and a gold (hereinafter referred to as Au) plating layer 13c (FIG. 5) is formed on the Ni plating layer 13b. Are formed respectively. The flip chip pads 13 are configured to include the base layer 13a, the Ni plating layer 13b, and the Au plating layer 13c, and the pitch between the flip chip pads 13 is set to a predetermined distance p.
[0003]
On the other hand, a chip 14 is disposed above the package substrate 11, and the chip 14 is formed in a substantially rectangular parallelepiped plate shape using a silicon material or the like. A plurality of substantially circular pads 15 are formed at predetermined positions on the lower surface of the chip 14, and substantially spherical solder balls 16 are soldered to the lower portions of the pads 15, respectively. 16) is set to a distance p similar to that between the flip chip pads 13. When this solder ball 16 is pressed against a predetermined flip chip pad 13 and reflow processing is performed, the solder ball 16 adheres to the flip chip pad 13 and the chip 14 is mounted on the package substrate 11.
[0004]
5A and 5B are enlarged cross-sectional views showing the vicinity of the flip chip pad in order of steps in order to explain a conventional chip mounting method. FIG. 5A is a first step, FIG. 5B is a second step, and FIG. 5C is a first step. Three steps are shown. When mounting the chip 14 on the package substrate 11, first, the flux 17 is applied on the flip chip pad 13 (first step). Next, the relative positional relationship between the package substrate 11 and the chip 14 is adjusted, and a predetermined solder ball 16 is disposed substantially above the center of the predetermined flip chip pad 13. Thereafter, the chip 14 is pressed against the package substrate 11 and the solder balls 16 are temporarily attached onto the flip chip pad 13 via the flux 17 (second step). Next, when the package substrate 11 to which the chip 14 is temporarily attached is loaded into a reflow furnace (not shown) and subjected to a reflow process at a predetermined temperature T, the solder balls 16 are melted and solidified, and the solder balls 16 are passed through the solder balls 16. Thus, the flip chip pad 13 and the pad 15 are connected, and the chip 14 is mounted on the package substrate 11 (third step).
[0005]
[Problems to be solved by the invention]
The Ni plating layer 13b and the Au plating layer 13c are generally formed by an electrolytic plating method. In this electrolytic plating method, it is necessary to provide a plating pattern for supplying current to the pattern to be plated. is there. However, it is difficult to provide the plating pattern on a fine pattern such as the flip chip pad 13, and the plating pattern tends to be a noise generation source. Therefore, in the case of a fine pattern such as the flip chip pad 13, Ni plating or Au plating is applied by an electroless plating method that does not require the plating pattern.
[0006]
However, when the base layer 13a is plated by this electroless plating method, the Ni plating layer 13b and the Au plating layer 13c are likely to contain CN, H ₂ and H ₂ O gases. Therefore, in the conventional chip mounting method described above, when performing the reflow process, these gases easily move into the solder ball 16 through the flux 17, and the void 18 is formed in the solder ball 16 after the reflow process. There was a problem that it might occur.
[0007]
Further, in order to dissipate CN, H ₂ , and H ₂ O gas contained in the Ni plating layer 13b and the Au plating layer 13c, a method has been developed in which the package substrate 11 having the flip chip pad 13 is preliminarily heated. However, there is a problem that it is difficult to completely prevent the void 18 from being generated only by performing the heat treatment.
[0008]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a chip mounting method capable of reliably preventing the generation of voids in a solder ball after reflow processing.
[0009]
[Means for solving the problems and effects thereof]
In order to achieve the above object, a chip mounting method according to the present invention includes a chip in which a chip having a plurality of solder balls for connection is mounted on a plurality of flip chip pads that have been plated on a package substrate. In this mounting method, flux is applied onto the flip chip pad, and then the chip is placed on the package substrate so that the solder ball contacts an end of the flip chip pad, and then the solder ball Is pressed against the end of the flip chip pad and temporarily attached, and then a reflow process is performed (1).
[0010]
According to the above chip mounting method (1), flux is applied onto the flip chip pad, and then the chip is attached to the package substrate so that the solder ball contacts the end of the flip chip pad. After the solder ball is pressed against the end of the flip chip pad and temporarily attached, a reflow process is performed. First, before the solder ball melts, the solder ball is placed in the plating layer of the flip chip pad. The contained gas can be diffused outward from the open surface of the flip chip pad through the flux. Then, since the melted solder ball is more easily adapted to the flip chip pad than the package substrate, a surface tension toward the center of the flip chip pad acts on the solder ball, and the solder ball is substantially cut off on the flip chip pad. The center position of the solder ball can be naturally moved to the center position. As a result, it is possible to reliably prevent the voids from being generated in the solder balls and to mount the chip on the package substrate with accurate positioning.
[0011]
The chip mounting method according to the present invention is a chip mounting method in which a chip having a plurality of solder balls for connection is mounted on a plurality of flip chip pads that have been plated on a package substrate. The package substrate is preliminarily subjected to a heat treatment at 500 ° C. to 600 ° C., and then a flux is applied onto the flip chip pad, and then the chip is placed so that the solder ball contacts the end of the flip chip pad. It is characterized in that the solder ball is placed on the package substrate, and then the solder ball is pressed against the end of the flip chip pad to be temporarily attached, followed by reflow treatment (2).
[0012]
According to the above-described chip mounting method (2), the package substrate is preliminarily subjected to heat treatment at 500 ° C. to 600 ° C., so that the gas contained in the plating layer of the flip chip pad is reduced. In addition, when the reflow process is performed, the generation of voids in the solder balls can be more reliably prevented.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a chip mounting method according to the present invention will be described below with reference to the drawings. In addition, the same code | symbol shall be attached | subjected to the component which has the same function as a prior art example.
FIG. 4 is a cross-sectional view schematically showing a package substrate on which the chip according to the embodiment (1) is flip-chip mounted. In the figure, 11 indicates the package substrate. The package substrate 11 is formed in a substantially rectangular parallelepiped plate shape (length L × width W (not shown) × thickness t) using a ceramic material or the like, and a plurality of through holes are provided at predetermined locations inside the package substrate 11. A hole 12a and a conductive layer 12b are formed, and the through hole 12a is filled with a conductive material. A base layer 13a (FIG. 1) is formed at the upper end of the through hole 12a, and the base layer 13a is formed in a substantially circular shape using molybdenum or tungsten material. An Ni plating layer 13b (FIG. 1) is formed on the base layer 13a, and an Au plating layer 13c (FIG. 1) is formed on the Ni plating layer 13b. The flip chip pad 13 is configured to include the base layer 13a, the Ni plating layer 13b, and the Au plating layer 13c. The flip chip pad 13 has a diameter d ₀ (FIG. 1) and a number N (not shown). In addition, the pitch between the flip chip pads 13 is set to a predetermined distance p.
[0014]
On the other hand, a chip 14 is disposed above the package substrate 11, and the chip 14 is formed in a substantially rectangular parallelepiped plate shape using a silicon material or the like. N pads 15 having a substantially circular shape are formed at predetermined positions on the lower surface of the chip 14, and solder balls 16 having a substantially spherical shape having a diameter d ₁ are soldered to the bottom of the pads 15. The pitch between 15 (or between the solder balls 16) is set to the same distance p as between the flip chip pads 13. The chip 14 is mounted on the package substrate 11 by connecting the solder balls 16 to predetermined flip chip pads 13.
[0015]
1A and 1B are enlarged cross-sectional views showing the vicinity of a flip chip pad in the order of steps in order to explain a chip mounting method according to the embodiment (1). FIG. 1A shows a first step, and FIG. 1B shows a second step. , (C) shows the third step. When mounting the chip 14 on the package substrate 11, first, the flux 17 is applied on the flip chip pad 13 (first step). Next, the relative positional relationship between the package substrate 11 and the chip 14 is adjusted to shift the center-to-center distance by d ₂ , and a predetermined solder ball 16 is disposed so as to contact the end portion 13 d of the predetermined flip chip pad 13. Thereafter, the chip 14 is pressed against the package substrate 11, and the solder balls 16 are temporarily attached to the end 13 d of the flip chip pad 13 via the flux 17. Next, when the package substrate 11 on which the chip 14 is temporarily attached is placed in a reflow furnace (not shown) and subjected to a reflow process at a predetermined temperature T, first, the Ni plating layer 13b, The gas contained in the Au plating layer 13 c passes through the flux 17 and is diffused above the flip chip pad 13 (in the direction of arrow A). Thereafter, the solder balls 16 are melted and attracted in the direction of arrow B based on the surface tension (second step). Then, the solder ball 16 moves and solidifies to the center of the flip chip pad 13, the flip chip pad 13 and the pad 15 are connected via the solder ball 16, and the chip 14 is mounted at a predetermined position on the package substrate 11 ( (3rd process).
[0016]
As is clear from the above description, in the chip mounting method according to the embodiment (1), the flux 17 is applied onto the flip chip pad 13 and then the solder ball 16 contacts the end 13 d of the flip chip pad 13. Then, the chip 14 is arranged on the package substrate 11, and then the solder ball 16 is pressed against the end 13 d of the flip chip pad 13 to be temporarily attached, and then a reflow process is performed. In addition, the gas contained in the Ni plating layer 13 b and the Au plating layer 13 c of the flip chip pad 13 can be diffused outward from the open surface of the flip chip pad 13 via the flux 17. Then, since the melted solder ball 16 is easier to fit into the flip chip pad 13 than the package substrate 11, the surface tension toward the center of the flip chip pad 13 acts on the solder ball 16, so The central position of the solder ball 16 can be naturally moved to the position. As a result, the generation of voids in the solder balls 16 can be reliably prevented, and the chip 14 can be mounted on the package substrate 11 with accurate positioning.
[0017]
Although not shown, in the chip mounting method according to the embodiment (2), the package substrate 11 on which the flip chip pad 13 shown in FIG. 1 is formed is preliminarily subjected to heat treatment at 500 ° C. to 600 ° C. Yes. Since other configurations are the same as those shown in FIGS. 1 and 4, detailed description of the configurations is omitted here. The chip mounting method according to the embodiment (2) includes the heat treatment and the like.
[0018]
As is clear from the above description, in the chip mounting method according to the embodiment (2), the package substrate 11 is preliminarily subjected to heat treatment at 500 ° C. to 600 ° C. Therefore, the Ni plating layer 13b of the flip chip pad 13 is used. The gas contained in the Au plating layer 13c can be reduced, and the occurrence of voids in the solder balls 16 can be more reliably prevented when the reflow process is performed.
[0019]
[Examples and Comparative Examples]
Hereinafter, a description will be given of the result of examining the presence or absence of voids by mounting the chip 14 on the package substrate 11 by the chip mounting method according to the embodiment.
The package substrate 11 is a rectangular parallelepiped plate having a length L of 25.0 mm, a width W of 21.0 mm, a thickness t of 0.8 mm, a flip chip having a diameter d ₀ of 0.10 mm and N of 360 pieces. A pad 13 formed thereon and pre-heated at about 600 ° C. was used. On the other hand, the chip 14 used was a solder ball 16 having a diameter d ₁ of 0.15 mm and N of 360 soldered. The distance d ₂ between the centers of the solder ball 16 and the flip chip pad 13 was set to about 0.05 mm, and the temperature T of the reflow process was selected to be about 380 ° C. The presence or absence of voids was evaluated based on the shape of the solder ball remaining on the flip chip pad 13 by performing a pull test in which the chip 14 is peeled off from the package substrate 11.
[0020]
2 and 3 are front views schematically showing the shape of the solder ball remaining on the flip chip pad after the pull test. FIG. 2 shows a case where no void is generated. c) shows a case where voids are generated. When no void is generated, the peeled solder ball 21 has a substantially conical shape. On the other hand, when a void is generated, the surfaces of the solder balls 22 to 24 have a saw shape. Can be easily and accurately evaluated.
[0021]
The number n of samples was 360 × 5 = 1900 (five package substrates 11), and the results of investigating the ratio of non-defective products (non-defective product ratio) without voids are shown in Table 1 below. As a comparative example, a conventional method in which only heat treatment at about 600 ° C. was performed on the package substrate 11 was performed.
[0022]
[Table 1]

[0023]
As is apparent from Table 1, compared with the conventional method, the non-defective product rate can be greatly improved in the chip mounting method according to the example.
[Brief description of the drawings]
BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is an enlarged cross-sectional view showing the vicinity of a flip chip in order of steps for explaining an embodiment (1) of a chip mounting method according to the present invention, where (a) is a first step, and (b) is a first step. The second step (c) shows the third step.
FIG. 2 is a front view schematically showing the shape of a solder ball remaining on a flip chip pad after a pull test, showing a case where no void is generated.
FIGS. 3A and 3B are front views schematically showing the shape of solder balls remaining on a flip chip pad after a pull test, and FIGS. 3A to 3C show cases where voids are generated, respectively. FIGS. .
FIG. 4 is a cross-sectional view schematically showing a package substrate on which chips according to the related art and embodiments are flip-chip mounted.
FIGS. 5A and 5B are enlarged sectional views showing the vicinity of a flip chip pad in order of steps in order to explain a conventional chip mounting method. FIG. 5A is a first step, FIG. 5B is a second step, and FIG. The 3rd process is shown.
[Explanation of symbols]
11 Package substrate 13 Flip chip pad 13b Ni plating layer 13c Au plating layer 13d End 14 Chip 16 Solder ball 17 Flux

Claims

In a chip mounting method for mounting a chip having a plurality of solder balls for connection on a plurality of flip chip pads that have been plated on a package substrate, a flux is applied to the flip chip pads, and The solder ball is placed on the package substrate so that the solder ball contacts the end of the flip chip pad, and then the solder ball is pressed against the end of the flip chip pad and temporarily attached, and then reflowed. A chip mounting method characterized by performing processing.

In a chip mounting method in which a chip having a plurality of solder balls for connection is mounted on a plurality of flip chip pads that have been plated on the package substrate, the package substrate is heated in advance at 500 ° C. to 600 ° C. After the treatment, a flux is applied onto the flip chip pad, and then the chip is arranged with respect to the package substrate so that the solder ball contacts the end of the flip chip pad, and then the solder A chip mounting method, wherein a reflow process is performed after pressing a ball against an end of the flip chip pad to temporarily attach the ball.