JP3833613B2 - 高性能マイクロプロセッサのメモリコントローラ・プログラミング方法 - Google Patents
高性能マイクロプロセッサのメモリコントローラ・プログラミング方法 Download PDFInfo
- Publication number
- JP3833613B2 JP3833613B2 JP2002556378A JP2002556378A JP3833613B2 JP 3833613 B2 JP3833613 B2 JP 3833613B2 JP 2002556378 A JP2002556378 A JP 2002556378A JP 2002556378 A JP2002556378 A JP 2002556378A JP 3833613 B2 JP3833613 B2 JP 3833613B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- sdram
- command
- clock
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Dram (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Description
アナログclock_delay93はMCからSDRAMへのクロック信号の遅延である。clock_delayはシステム入力パラメータ(表3)として供給されたclock_delay_minとclock_delay_maxとの範囲内で変わる。下記の関係が成り立つ:
(i) cmd_dly={0,1,...,clkr−1}を設定する。
(ii) clk_dlyを0からclkr−1まで変化させる。
(iii) 書込みセットアップ時間について以下で導出される(数19)のwr_psh_dly(プロセッサクロック単位での書込みデータアウトをプッシュするためのウエイト時間)に関わる関係に上記値を代入し、アイドルレイテンシに関して可能な最良の性能を得る。選択した現在のcmd_dly及びclk_dly値の有効性をチェックする。有効な設定は上記3つのステップの繰り返しに基づいて得ることができる。
act_rd_dly(読出しコマンドRASからCASまでの遅延);
rd−wait(読出しデータ有効部の期間延長);
rd_smp_dly(読出しデータをサンプリングするまでのウエイト)。
act_rd_dlyは可能な最小の適法な設定であるので、(数8)のact_rd_dlyは読出しアイドルレイテンシに関して可能な最良の性能を与える。
読出しセットアップ時間の場合、下記の関係を満足しなければならない:
メモリWRITE動作は下記のパラメータにより制御される:
act_wr_dly(書込みコマンドRASからCASまでの遅延);
wr_msel_dly;
wrdata_thld(書込みデータの有効部の期間延長)。
同じバンクアクセスの場合、下記のパラメータが重要である:
rd_cycl_dly(読出しコマンドの発行後の行プリチャージ時間tRPのためのウエイト);
wr_cycl_dly(書込みコマンドの発行後の行プリチャージ時間tRPのためのウエイト);
auto_rfr_cycle(オートリフレッシュの終了のためのウエイト)。
rd_rd_dly(現在の読出し後他のバンクに許可される読出しに対する遅延)
rd_wr_dly(現在の読出し後他のバンクに許可される書込みに対する遅延)
wr_rd_dly(現在の書込み後他のバンクに許可される読出しに対する遅延)
wr_wr_dly(現在の書込み後他のバンクに許可される書込みに対する遅延)
下記の数式は、読出し及び書込み動作中にデータバスを使用するための開始点と終了点を計算する:
単一バンクの場合:
コマンドセットアップマージン:
Claims (6)
- メモリユニットのコントローラをプログラミングする方法であって、
複数の初期化パラメータを前記コントローラに入力するステップと、
前記複数の初期化パラメータに基づく計算により、コントローラのベースクロック信号に対する外部メモリクロック信号の遅延であるクロック遅延と、コントローラのベースクロック信号に対するコマンド信号の遅延であるコマンド遅延とのペアを複数導出するステップと、
クロック遅延とコマンド遅延との各ペアに対して読出しコマンドパラメータのセットを計算するステップと、
クロック遅延とコマンド遅延との各ペアに対して書込みコマンドパラメータのセットを計算するステップと、
前記読出しコマンドパラメータ及び前記書込みコマンドパラメータを用いて、クロック遅延とコマンド遅延との各ペアに対して、帯域幅性能とタイミングマージン性能とを含むシステム性能を計算するステップと、
前記クロック遅延と前記コマンド遅延の前記複数のペアの中から、最適な前記システム性能を提供するペアを選択するステップと、
を含む方法。 - 前記複数の初期化パラメータが、
システムパラメータと、
SDRAMユニットのデバイスパラメータと、
システムクロックとSDRAMユニットクロックとの時間周期比と、
を備える、請求項1記載の方法。 - 前記読出しコマンドパラメータのセットが、
読出しサンプル遅延と、
RASからCASまでの遅延と、
読出しデータ有効部の期間延長遅延と、
プリチャージ遅延と、
オートリフレッシュ遅延と、
現在のコマンドの後の他のバンクに対する遅延と、
を備える、請求項1記載の方法。 - 前記書込みコマンドパラメータのセットが、
プッシュ遅延と、
RASからCASまでの遅延と、
書込みデータ有効部の期間延長遅延と、
プリチャージ遅延と、
オートリフレッシュ遅延と、
現在のコマンドの後の他のバンクに対する遅延と、
を備える、請求項1記載の方法。 - 前記メモリユニットが単一のマイクロプロセッサからのアクセスをサポートする、請求項1記載の方法。
- 前記メモリユニットが複数のマイクロプロセッサからのアクセスをサポートする、請求項1記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/759,480 US6553472B2 (en) | 2001-01-12 | 2001-01-12 | Method for programming clock delays, command delays, read command parameter delays, and write command parameter delays of a memory controller in a high performance microprocessor |
PCT/US2001/049857 WO2002056188A2 (en) | 2001-01-12 | 2001-12-21 | Method for programming memory controller in a high performance microprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004527819A JP2004527819A (ja) | 2004-09-09 |
JP3833613B2 true JP3833613B2 (ja) | 2006-10-18 |
Family
ID=25055804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002556378A Expired - Lifetime JP3833613B2 (ja) | 2001-01-12 | 2001-12-21 | 高性能マイクロプロセッサのメモリコントローラ・プログラミング方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6553472B2 (ja) |
EP (1) | EP1356468B1 (ja) |
JP (1) | JP3833613B2 (ja) |
KR (1) | KR100549794B1 (ja) |
AU (1) | AU2002234084A1 (ja) |
DE (1) | DE60112125T2 (ja) |
WO (1) | WO2002056188A2 (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067594A (en) * | 1997-09-26 | 2000-05-23 | Rambus, Inc. | High frequency bus system |
US6839393B1 (en) * | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
DE19945004A1 (de) * | 1999-09-20 | 2001-03-22 | Micronas Gmbh | Speichersteuerung zum Durchführen von Schaltbefehlen |
US6643787B1 (en) * | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6646953B1 (en) * | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
JP4722305B2 (ja) * | 2001-02-27 | 2011-07-13 | 富士通セミコンダクター株式会社 | メモリシステム |
US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
US8391039B2 (en) * | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
US6779096B1 (en) * | 2001-09-29 | 2004-08-17 | Apple Computer, Inc. | Method and apparatus for a calibrated variable phase offset timing between synchronous clock subdomains |
DE60237301D1 (de) | 2001-10-22 | 2010-09-23 | Rambus Inc | Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem |
TWI273605B (en) * | 2001-11-20 | 2007-02-11 | Via Tech Inc | Programmable memory controller and operation method thereof |
US7304897B2 (en) * | 2002-04-02 | 2007-12-04 | Via Technologies, Inc. | Method and system for reading data from a memory |
US20040003194A1 (en) * | 2002-06-26 | 2004-01-01 | Amit Bodas | Method and apparatus for adjusting DRAM signal timings |
US6711091B1 (en) * | 2002-09-27 | 2004-03-23 | Infineon Technologies Ag | Indication of the system operation frequency to a DRAM during power-up |
US7096349B1 (en) * | 2002-12-16 | 2006-08-22 | Advanced Micro Devices, Inc. | Firmware algorithm for initializing memory modules for optimum performance |
US7155579B1 (en) * | 2002-12-27 | 2006-12-26 | Unisys Corporation | Memory controller having programmable initialization sequence |
US7149841B2 (en) * | 2003-03-31 | 2006-12-12 | Micron Technology, Inc. | Memory devices with buffered command address bus |
US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US6940768B2 (en) * | 2003-11-04 | 2005-09-06 | Agere Systems Inc. | Programmable data strobe offset with DLL for double data rate (DDR) RAM memory |
US7065666B2 (en) * | 2003-11-13 | 2006-06-20 | Micron Technology, Inc. | Apparatus and method for generating a delayed clock signal |
US7646835B1 (en) * | 2003-11-17 | 2010-01-12 | Rozas Guillermo J | Method and system for automatically calibrating intra-cycle timing relationships for sampling signals for an integrated circuit device |
KR100585136B1 (ko) * | 2004-03-04 | 2006-05-30 | 삼성전자주식회사 | 메모리 시스템의 데이터 채널 초기화 방법 |
US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
US7383360B2 (en) | 2004-11-16 | 2008-06-03 | Mediatek, Inc. | Electronic data storage system divides command requiring data transfer into subcommands, in accordance with performance of devices |
CN100373404C (zh) * | 2005-09-13 | 2008-03-05 | 北京中星微电子有限公司 | 一种初始化存储卡的方法 |
WO2008070803A1 (en) | 2006-12-06 | 2008-06-12 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for managing data from a requesting device with an empty data token directive |
JP5034916B2 (ja) * | 2007-12-10 | 2012-09-26 | 富士通セミコンダクター株式会社 | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 |
US8819474B2 (en) * | 2009-04-03 | 2014-08-26 | Intel Corporation | Active training of memory command timing |
US8289801B2 (en) | 2009-09-09 | 2012-10-16 | Fusion-Io, Inc. | Apparatus, system, and method for power reduction management in a storage device |
US9223514B2 (en) | 2009-09-09 | 2015-12-29 | SanDisk Technologies, Inc. | Erase suspend/resume for memory |
US8984216B2 (en) * | 2010-09-09 | 2015-03-17 | Fusion-Io, Llc | Apparatus, system, and method for managing lifetime of a storage device |
US9208071B2 (en) | 2010-12-13 | 2015-12-08 | SanDisk Technologies, Inc. | Apparatus, system, and method for accessing memory |
US9218278B2 (en) | 2010-12-13 | 2015-12-22 | SanDisk Technologies, Inc. | Auto-commit memory |
US10817421B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent data structures |
US10817502B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent memory management |
US8819328B2 (en) | 2010-12-30 | 2014-08-26 | Sandisk Technologies Inc. | Controller and method for performing background operations |
US9733855B1 (en) * | 2013-01-04 | 2017-08-15 | Altera Corporation | System and methods for adjusting memory command placement |
CN105612493A (zh) * | 2013-09-30 | 2016-05-25 | 慧与发展有限责任合伙企业 | 编程存储器控制器以允许执行主动式存储器操作 |
US10126968B2 (en) * | 2015-09-24 | 2018-11-13 | International Business Machines Corporation | Efficient configuration of memory components |
US10719237B2 (en) | 2016-01-11 | 2020-07-21 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory |
RU2731321C2 (ru) | 2018-09-14 | 2020-09-01 | Общество С Ограниченной Ответственностью "Яндекс" | Способ определения потенциальной неисправности запоминающего устройства |
RU2718215C2 (ru) | 2018-09-14 | 2020-03-31 | Общество С Ограниченной Ответственностью "Яндекс" | Система обработки данных и способ обнаружения затора в системе обработки данных |
RU2721235C2 (ru) | 2018-10-09 | 2020-05-18 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и система для маршрутизации и выполнения транзакций |
RU2714602C1 (ru) | 2018-10-09 | 2020-02-18 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и система для обработки данных |
RU2711348C1 (ru) | 2018-10-15 | 2020-01-16 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и система для обработки запросов в распределенной базе данных |
RU2714373C1 (ru) | 2018-12-13 | 2020-02-14 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и система для планирования выполнения операций ввода/вывода |
RU2749649C2 (ru) | 2018-12-21 | 2021-06-16 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и система для планирования обработки операций ввода/вывода |
RU2720951C1 (ru) | 2018-12-29 | 2020-05-15 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и распределенная компьютерная система для обработки данных |
RU2746042C1 (ru) | 2019-02-06 | 2021-04-06 | Общество С Ограниченной Ответственностью "Яндекс" | Способ и система для передачи сообщения |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5692165A (en) * | 1995-09-12 | 1997-11-25 | Micron Electronics Inc. | Memory controller with low skew control signal |
US5923611A (en) * | 1996-12-20 | 1999-07-13 | Micron Technology, Inc. | Memory having a plurality of external clock signal inputs |
EP0855653B1 (en) | 1997-01-23 | 2004-10-06 | Hewlett-Packard Company, A Delaware Corporation | Memory controller with a programmable strobe delay |
JP3929116B2 (ja) * | 1997-07-04 | 2007-06-13 | 富士通株式会社 | メモリサブシステム |
US6292903B1 (en) * | 1997-07-09 | 2001-09-18 | International Business Machines Corporation | Smart memory interface |
US6073223A (en) * | 1997-07-21 | 2000-06-06 | Hewlett-Packard Company | Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory |
US5917761A (en) * | 1997-11-06 | 1999-06-29 | Motorola Inc. | Synchronous memory interface |
JP4206508B2 (ja) * | 1997-12-04 | 2009-01-14 | ブラザー工業株式会社 | 信号制御回路 |
US6438670B1 (en) * | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
US6137734A (en) * | 1999-03-30 | 2000-10-24 | Lsi Logic Corporation | Computer memory interface having a memory controller that automatically adjusts the timing of memory interface signals |
US6370067B1 (en) * | 2001-01-25 | 2002-04-09 | Ishoni Networks, Inc. | Automatic configuration of delay parameters in a dynamic memory controller |
-
2001
- 2001-01-12 US US09/759,480 patent/US6553472B2/en not_active Expired - Lifetime
- 2001-12-21 KR KR1020037009325A patent/KR100549794B1/ko active IP Right Grant
- 2001-12-21 WO PCT/US2001/049857 patent/WO2002056188A2/en active IP Right Grant
- 2001-12-21 DE DE60112125T patent/DE60112125T2/de not_active Expired - Lifetime
- 2001-12-21 EP EP01985101A patent/EP1356468B1/en not_active Expired - Lifetime
- 2001-12-21 AU AU2002234084A patent/AU2002234084A1/en not_active Abandoned
- 2001-12-21 JP JP2002556378A patent/JP3833613B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004527819A (ja) | 2004-09-09 |
KR100549794B1 (ko) | 2006-02-08 |
EP1356468B1 (en) | 2005-07-20 |
US6553472B2 (en) | 2003-04-22 |
US20020138686A1 (en) | 2002-09-26 |
KR20030081385A (ko) | 2003-10-17 |
DE60112125D1 (de) | 2005-08-25 |
WO2002056188A2 (en) | 2002-07-18 |
AU2002234084A1 (en) | 2002-07-24 |
EP1356468A2 (en) | 2003-10-29 |
DE60112125T2 (de) | 2006-05-24 |
WO2002056188A3 (en) | 2003-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3833613B2 (ja) | 高性能マイクロプロセッサのメモリコントローラ・プログラミング方法 | |
US7443741B2 (en) | DQS strobe centering (data eye training) method | |
US6466491B2 (en) | Memory system and memory controller with reliable data latch operation | |
EP2852898B1 (en) | Method and apparatus for memory access delay training | |
US6646929B1 (en) | Methods and structure for read data synchronization with minimal latency | |
TWI430105B (zh) | 用於記憶體命令時序的主動訓練之系統,方法,及裝置 | |
JP6741585B2 (ja) | プログラム可能な遅延を用いてダイナミックランダムアクセスメモリ(dram)コマンドを生成するメモリ物理レイヤインタフェースロジック | |
JP5577776B2 (ja) | メモリ制御装置及びマスクタイミング制御方法 | |
KR100503850B1 (ko) | 기록 회복 시간을 입력 클럭의 함수로 설정하기 위한프로그래밍 매커니즘을 포함하는 클럭 메모리 디바이스 | |
JPH10199239A (ja) | 半導体記憶装置システム及び半導体記憶装置 | |
JP2007109203A (ja) | 半導体集積回路装置 | |
US8422319B2 (en) | System and method for gate training in a memory system | |
CN108009372B (zh) | 一种ddr内存虚拟写电平校准响应的方法 | |
JP2009163758A (ja) | クロックの異なるバス間におけるデータ転送 | |
US7796465B2 (en) | Write leveling of memory units designed to receive access requests in a sequential chained topology | |
EP1510930A2 (en) | Memory interface system and method | |
US7398412B2 (en) | Measure controlled delay with duty cycle control | |
US7493461B1 (en) | Dynamic phase alignment for resynchronization of captured data | |
CN1933015A (zh) | 半导体集成电路器件 | |
JP2003228549A (ja) | バスブリッジ回路のアクセス制御方法及び装置 | |
US20130159615A1 (en) | Ddr receiver enable cycle training | |
Plessas et al. | Advanced calibration techniques for high-speed source–synchronous interfaces | |
JP2006164119A (ja) | データ処理装置 | |
JPH06250972A (ja) | マイクロプロセッサ | |
KR20050039236A (ko) | 라스 액티브 레이턴시 기능 수행 회로, 그것에 관한 방법,및 그 회로를 포함하는 동기식 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060331 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3833613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |