JP3821726B2

JP3821726B2 - PLL synchronization detection circuit and method in magnetic tape device

Info

Publication number: JP3821726B2
Application number: JP2002048455A
Authority: JP
Inventors: 学渡部
Original assignee: NEC Embedded Products Ltd
Current assignee: NEC Embedded Products Ltd
Priority date: 2002-02-25
Filing date: 2002-02-25
Publication date: 2006-09-13
Anticipated expiration: 2022-02-25
Also published as: JP2003249036A

Description

【０００１】
【発明の属する技術分野】
本発明は、磁気テープ装置におけるＰＬＬ同期検出回路および方法に関し、特にテープ走行速度の変動が大きく生じたドライブでテープに書き込まれてデータ周期の変動したデータを読み込んだ時に安定したＰＬＬの引き込みを可能とする磁気テープ装置におけるＰＬＬ同期検出回路および方法に関する。
【０００２】
【従来の技術】
磁気テープ装置では、磁気テープから磁気ヘッドにより読込んだリードデータをＰＬＬ引き込みを行った信号を用いてクロックを生成する等してデータの処理をする。磁気テープには、図２に示すように順にＩＢＧ、プリアンブル領域、データ領域、ポストアンブル領域およびＩＢＧというように、原則としてこのパターンの繰り返しでデータが記録される。磁気テープ装置のテープからデータを読み込み時におけるＰＬＬのデータの引き込みは、磁気テープにおいてデータ領域の前方に付加されるプリアンブル領域（ＡＬＬ１パターン、すなわちプリアンブル領域に書き込まれたデータは全て１である。）内で行われる。
【０００３】
この時、引き込み速度を上げるため、従来の磁気テープ装置では、磁気テープの読み取りがプリアンブル領域に突入後、所定の時間だけＰＬＬの引き込みゲインを上げ、ハイゲインの状態で、データのＰＬＬ引き込みを行っている。
【０００４】
【発明が解決しようとする課題】
上述の従来の磁気テープ装置では、ドライブの速度変動等により、磁気テープ上に書き込まれるデータのデータ周期が狭く又は広くなってしまった場合は、所定時間内でＰＬＬの引き込みが完了しないまま、ローゲインに切り換わってしまうため、引き込み途中でデータ領域に突入してしまい、リードエラーが発生するという問題があった。
【０００５】
【課題を解決するための手段】
本発明の磁気テープ装置におけるＰＬＬ同期検出回路は、磁気テープから読み込んだリードデータと基準データとの位相を比較する位相比較器（図１の１０）と、この位相比較器から出力される位相比較信号を平滑化すると共に増幅するローパスフィルタ（図１の２０）と、このローパスフィルタが出力するＶＣＯ制御信号で発振周波数を変化させ前記位相比較器および前記ローパスフィルタと共にＰＬＬを構成するＶＣＯ回路（図１の４０）と、磁気テープのプリアンブル領域の読み込み時のリードデータによる前記ＰＬＬの引き込みに失敗した時にリトライオーバ検出信号を出力するリトライカウンタ（図１の８０）と、前記ＶＣＯ制御信号の電圧波形の最大値が予め定めた範囲内である状態が一定の時間以上続いた時にゲイン切り換え信号を出力するＶＣＯ安定判別手段（図１の５０、６０、６１、６２および７０）と、磁気テープのプリアンブル領域を読み込む時に最初は前記ローパスフィルタの増幅度を高く設定しておき前記リトライオーバ検出信号が出力されていなければリードデータを一定数以上読み込んだ時に前記ローパスフィルタの増幅度を低く切り換える第１の同期モードで前記ローパスフィルタを制御し前記リトライオーバ検出信号が出力された後は前記ゲイン切り換え信号が出力された時に前記ローパスフィルタの増幅度を低く切り換える第２の同期モードで前記ローパスフィルタを制御するように同期モードを切り換えるゲイン切換器（図１の３０）とを含むことを特徴とする。
【０００８】
本発明の磁気テープ装置におけるＰＬＬ同期検出回路は、磁気テープから読み込んだリードデータと基準データとの位相を比較する位相比較器（図１の１０）と、この位相比較器から出力される位相比較信号を平滑化すると共に増幅するローパスフィルタ（図１の２０）と、このローパスフィルタが出力するＶＣＯ制御信号で発振周波数を変化させ前記位相比較器および前記ローパスフィルタと共にＰＬＬを構成するＶＣＯ回路（図１の４０）と、磁気テープのプリアンブル領域の読み込み時のリードデータによる前記ＰＬＬの引き込みに失敗した時に行うリトライが一定の回数を超えた時にリトライオーバ検出信号を出力するリトライカウンタ（図１の８０）と、並列に接続されたコンデンサおよび抵抗で構成され前記ＶＣＯ制御信号のピークホールド信号を出力するピークホールド回路（図１の５０）と、前記ピークホールド信号の電圧が予め定めた範囲内である状態が一定の時間以上続いた時にゲイン切り換え信号を出力するカウンタ回路（図１の６０、６１、６２および７０）と、磁気テープのプリアンブル領域を読み込む時に最初は前記ローパスフィルタの増幅度を高く設定しておき前記リトライオーバ検出信号が出力されていなければリードデータを一定数以上読み込んだ時に前記ローパスフィルタの増幅度を低く切り換える第１の同期モードで前記ローパスフィルタを制御し前記リトライオーバ検出信号が出力された後は前記ゲイン切り換え信号が出力された時に前記ローパスフィルタの増幅度を低く切り換える第２の同期モードで前記ローパスフィルタを制御するように同期モードを切り換えるゲイン切換器（図１の３０）とを含むことを特徴とする。
【００１０】
本発明の磁気テープ装置におけるＰＬＬ同期検出方法は、磁気テープから読み込んだリードデータと基準データとの位相を位相比較器（図１の１０）で比較し、この位相比較器から出力される位相比較信号をローパスフィルタ（図１の２０）で平滑化すると共に増幅し、このローパスフィルタが出力するＶＣＯ制御信号でＶＣＯ回路（図１の４０）の発振周波数を変化させるＰＬＬを構成し、
磁気テープのプリアンブル領域を読み込む時に最初は前記ローパスフィルタの増幅度を高く設定しておき、前記ＰＬＬの引き込みに失敗しなければ（図７の８）リードデータを一定数以上読み込んだ時に前記ローパスフィルタの増幅度を低く切り換える第１の同期モードとし、前記ＰＬＬの引き込みに失敗した後は前記ＶＣＯ制御信号の電圧波形の最大値が予め定めた範囲内である状態が一定の時間以上続いた時に前記ローパスフィルタの増幅度を低く切り換える第２の同期モードとするように同期モードを切り換える（図７の９）ことを特徴とする。
【００１３】
本発明の磁気テープ装置におけるＰＬＬ同期検出方法は、磁気テープから読み込んだリードデータと基準データとの位相を位相比較器（図１の１０）で比較し、この位相比較器から出力される位相比較信号をローパスフィルタ（図１の２０）で平滑化すると共に増幅し、このローパスフィルタが出力するＶＣＯ制御信号でＶＣＯ回路（図１の４０）の発振周波数を変化させるＰＬＬを構成し、
磁気テープのプリアンブル領域を読み込む時に最初は前記ローパスフィルタの増幅度を高く設定しておき、前記ＰＬＬの引き込みに失敗しなければ（図７の８）リードデータを一定数以上読み込んだ時に前記ローパスフィルタの増幅度を低く切り換える第１の同期モードとし、前記ＰＬＬの引き込みに失敗した後は前記ＶＣＯ制御信号の電圧波形の最大値が予め定めた範囲内である状態が一定の時間以上続いた時に前記ローパスフィルタの増幅度を低く切り換える第２の同期モードとするように同期モードを切り換え（図７の９）、
前記ＰＬＬの引き込みに失敗した時はその読み込みをしている磁気テープのブロックおよび引き続く一定数のブロックにおいて前記第２の同期モードとすることを特徴とする。
【００１４】
本発明の磁気テープ装置におけるＰＬＬ同期検出方法は、磁気テープから読み込んだリードデータと基準データとの位相を位相比較器（図１の１０）で比較し、この位相比較器から出力される位相比較信号をローパスフィルタ（図１の２０）で平滑化すると共に増幅し、このローパスフィルタが出力するＶＣＯ制御信号でＶＣＯ回路（図１の４０）の発振周波数を変化させるＰＬＬを構成し、
磁気テープのプリアンブル領域を読み込む時に最初は前記ローパスフィルタの増幅度を高く設定しておき、前記ＰＬＬの引き込みに失敗しなければ（図７の８）リードデータを一定数以上読み込んだ時に前記ローパスフィルタの増幅度を低く切り換える第１の同期モードとし、前記ＰＬＬの引き込みに失敗した後は前記ＶＣＯ制御信号の電圧波形の最大値が予め定めた範囲内である状態が一定の時間以上続いた時に前記ローパスフィルタの増幅度を低く切り換える第２の同期モードとするように同期モードを切り換え（図７の９）、
前記ＰＬＬの引き込みに失敗した時は、次にテープマークを検出するまでは（図７の４０）、前記第２の同期モードとし、次にテープマークを検出した時に前記第１の同期モードに戻す（図７の５）ことを特徴とする。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は、本発明の第１の実施の形態の磁気テープ装置におけるＰＬＬ同期検出回路のブロック図である。
【００１７】
図１を参照すると、本実施の形態の磁気テープ装置におけるＰＬＬ同期検出回路は、磁気テープ装置が磁気テープから読込んだリードデータと基準データの位相比較を行い位相比較信号を出力する位相比較器１０と、位相比較信号の平滑化を図るローパスフィルタ２０と、ローバスフィルタ２０のゲイン切り換えを制御するゲイン切換器３０と、ローパスフィルタ２０が出力するＶＣＯ制御電圧信号により発振周波数を変化させるＶＣＯ回路４０と、ＶＣＯ制御電圧信号を直流信号に置き換えるピークホールド回路５０と、ピークホールド回路５０の出力とスライス電圧１１０および１１１とを比較するコンパレータ６０および６１と、コンパレータ６０および６１の出力の排他的論理和をとるＥｘＯＲゲート６２と、ＥｘＯＲゲート６２の出力が低くセットされている時間をカウントするカウンタ回路７０と、磁気テープ装置でリードエラーを検出し、磁気テープの読み込みをリトライした回数をカウントするリトライカウンタ８０とを有する。
【００１８】
位相比較器１０は、ローパスフィルタ２０に接続され、リードデータと基準データとの位相差をパルス信号として出力する。ローパスフィルタ２０は、位相比較器１０からの位相差パルス信号の平滑化を図るアクティブフィルタにより構成され、平滑化した信号をＶＣＯ制御電圧信号としてＶＣＯ回路４０およびピークホールド回路５０に出力する。
【００１９】
磁気テープ装置による磁気テープのリード処理の実行時に、始めはローパスフィルタ２０のゲインを高く設定しておき、後述の所定の条件が満たされた時にローパスフィルタ２０のゲインを低くする。この所定の条件として、始めに設定する第１の同期モードと、リトライカウンタ８０からのリトライオーバ検出信号が出力された後に設定する第２の同期モードとのいずれかを用いる。ゲイン切換器３０は、リトライオーバ検出信号が出力された時にローパスフィルタ２０のゲインを低くする切換の条件を第１の同期モードから第２の同期モードとなるようにローパスフィルタ２０の制御を切り換える。
【００２０】
ＶＣＯ回路４０は、ローパスフィルタ２０から供給されるＶＣＯ制御電圧により発振周波数が変化する素子であり、ＶＣＯ制御電圧が上がった場合は、発振周波数が下がり、逆にＶＣＯ制御電圧が下がった場合は、発振周波数は上がるように動作する。ＶＣＯ回路４０の出力を用いてリードデータの処理に用いるクロック信号等が生成されと共に、位相比較器１０に入力する基準データも生成される。
【００２１】
ピークホールド回路５０は、図４に示すようにローパスフィルタ２０の出力線に抵抗１０１の一端およびコンデンサ１０２の一端に接続し、抵抗１０１の他端を−５Ｖの電源に接続し、コンデンサ１０２の他端を接地したもので、図５に示すようにローパスフィルタ２０から供給される位相比較器１０が出力する位相比較信号を平滑化し、擬似的な直流信号に変換したピークホールド信号を生成する。
【００２２】
ピークホールド回路５０で変換後のピークホールド信号をコンパレータ６０および６１の『−』入力端子に出力する。コンパレータ６０および６１それぞれの『＋』入力端子側には、スライス電圧１１０および１１１が供給されており、ピークホールド回路５０から供給される擬似的な直流信号であるピークホールド信号がスライス電圧１１０および１１１の双方を下回っている間、コンパレータ６０および６１双方の出力は高くセットされる。コンパレータ６０および６１の出力は、後段のＥｘＯＲゲート６２で排他的論理和がとられ、その出力をカウンタ回路７０に供給する。
【００２３】
カウンタ回路７０は、ＥｘＯＲゲート６２から供給される信号が低くセットされている時間をデータ周期の半分の周期のクロックでサンプリングし、８カウント分の時間ロー状態が保持された場合、ゲイン切換器３０に対し、後述の第２の同期モードのハイゲインリセット（ＨｉｇｈＧａｉｎＲｅｓｅｔ）信号を出力する。
【００２４】
リトライカウンタ８０は、リードエラーが発生し、リトライ動作が入った場合に、そのリトライ動作の回数をカウントし、リトライ回数が１６回を越えた時に、ゲイン切換器３０に対し、リトライオーバ検出信号を出力する。
【００２５】
次に、本実施の形態の動作について図面を参照して説明する。
図２は、磁気テープの各領域を読込んだ時の磁気テープ装置のリード信号、その他各種の信号の状態の一例を示す図である。図２において、上から順にリード信号、磁気テープ、ＣＯＡＳＴ信号（磁気テープのプリアンブル等を含むデータ領域を読込み時に磁気テープ装置が出力する信号）、第１の同期モードでのゲイン切換器３０からローパスフィルタ２０へ出力されるハイゲインリセット信号１０３、ＶＣＯ制御電圧信号および磁気テープ装置が出力するデータエラー信号ならびに第２の同期モードでのハイゲインリセット信号１０４、ＶＣＯ制御電圧信号およびデータエラー信号を示す。
【００２６】
磁気テープ装置のリード処理実行時に、プリアンブル領域の読み込み開始からローパスフィルタ２０のゲインは高く設定しておく。
【００２７】
図２の第１の同期モードで示すように、プリアンブル領域の読み込みに突入してから読込んだプリアンブル領域の“１”データを約４０個カウントしたところでハイゲインリセット信号１０３がセットされ、ローパスフィルタ２０のゲインは、高い状態から低い状態に切り換えられる。データ周期が正常であれば、通常は“１”データを４０個も読み込むうちにＰＬＬの引き込み動作が完了し、後に続くデータ領域のデータを間違いなく読み取ることができる。しかし、データ周期が広くまたは狭くなっていると、“１”データの４０個を読込んでもＰＬＬの引き込み動作が完了せず、ＰＬＬ引き込みがなされてないうちにローパスフィルタ２０のゲインが低く切り換ってしまうために引き込み途中でデータ領域に突入してしまいリードエラーが発生する。リードエラーが発生すると磁気テープ装置は、リードエラー信号を出力すると共に、磁気テープを一旦逆に送ってから同じプリアンブル領域を再度読込むリトライを行う。
【００２８】
プリアンブル領域内でＰＬＬの引き込み動作が完了せずリードエラーが検出されると、そのリードエラー信号はリトライカウンタ８０に送られる。リトライカウンタ８０は、そのリードエラー信号の発生回数を最大１６回までカウントすることが出来、１６回以内でのリトライでデータの読み込みが成功した場合は、次処理に進むが、１６回のリトライを行ってもデータの読み込みが成功しない場合は、ゲイン切換器３０に対し、リトライオーバ検出信号を出力する。
【００２９】
図６は、ローパスフィルタ２０およびゲイン切換器３０の詳細を示すブロック図である。
【００３０】
ローパスフィルタ２０は、位相比較器１０からの位相比較信号に抵抗Ｒ１に次いで抵抗Ｒ２が直列に接続され、さらに抵抗Ｒ２に続いて増幅器１０５の「−」端子が接続され、増幅器１０５の出力はＶＣＯ回路４０およびピークホールド回路５０に接続され、「＋」端子は直流の基準電圧に接続されている。また、増幅器１０５の「−」端子に抵抗Ｒ３が接続され、抵抗Ｒ３と増幅器１０５の出力端子との間に抵抗Ｒ４およびスイッチＱ２が並列に接続され、スイッチＱ１が抵抗Ｒ１に並列に接続されている。
【００３１】
ゲイン切換器３０は、リトライカウンタ８０からのリトライオーバ検出信号を入力するインバータ１０６と、インバータ１０６からの信号を入力するインバータ１０７と、インバータ１０６の出力に制御され第１の同期モードのハイゲインリセット信号１０３を入力するバッファ回路１０８と、インバータ１０７の出力に制御されカウンタ回路７０からの第２の同期モードのハイゲインリセット信号１０４を入力するバッファ回路１０９とを有する。バッファ回路１０８および１０９の出力は、１本の線に結合され、ローパスフィルタ２０のスイッチＱ１およびＱ２を制御する。
【００３２】
リトライオーバ検出信号が出力される前は、第１の同期モードのハイゲインリセット信号１０３でスイッチＱ１およびＱ２を制御し、リトライオーバ検出信号が出力された後は、第２の同期モードのハイゲインリセット信号１０４でスイッチＱ１およびＱ２を制御するようにする。
【００３３】
第１の同期モードのハイゲインリセット信号１０３は、図２の説明でのようにプリアンブル領域の“１”データを４０個カウントした時にセットされる信号である。
【００３４】
ゲイン切換器３０に、リトライオーバ検出信号が入力されると、ゲイン切換器３０は、スイッチＱ１およびＱ２に供給する信号を第１の同期モードのハイゲインリセット信号１０３から第２の同期モードのハイゲインリセット信号１０４に切り換える。
【００３５】
通常動作時は、第１の同期モードとして図２に示す通りプリアンブル領域（ＡＬＬ“１”）に突入してから、“１”データを約４０個カウントしたところで、ローパスフィルタ２０は高いゲインから低いゲインに切り換わるが、リードエラーが発生した場合は、ＶＣＯ制御電圧の挙動をカウンタ回路７０等でモニタしローパスフィルタ２０のゲインを高いものから低いものへの切り換えを行う第２の同期モードに切り換わる。
【００３６】
第２の同期モードのハイゲインリセット信号１０４の生成について図３を参照し説明する。
【００３７】
ローパスフィルタ２０から出力されるＶＣＯ制御電圧信号をピークホールド回路５０でピークホールドを行い、擬似的なＤＣ信号であるピークホールド信号に変換する。生成されたピークホールド信号を、予め回路側で用意されたスライス電圧１１０および１１１を片端子に入力したコンパレータ６０およびコンパレータ６１に入力し、コンパレータ６０および６１により、パルス信号Ｓ１およびＳ２を生成する。
【００３８】
次に、これらのパルス信号Ｓ１、Ｓ２をＥｘＯＲゲート６２に入力し、これらの信号の排他的論理和により、パルス信号Ｓ３を生成する。このパルス信号の幅は、ＶＣＯ制御電圧信号の安定領域を示している。第２の同期モードのハイゲインリセット信号１０４の切り換えは、このパルス信号Ｓ３のパルス幅をカウンタ回路７０にてカウントし、パルス信号Ｓ３のパルス幅が所定の値に達した場合に行い、ローパスフィルタ２０のゲインを高から低への切り換えを行う。
【００３９】
カウンタ回路７０では、データ周期の半分の周期のクロック信号でパルス信号Ｓ３のパルス幅をカウントし、このパルスＳ３のパルス幅が装置側で設定された所定の値に達した場合に、カウンタ回路７０は、ＶＣＯ制御電圧信号が安定したと判断し、ゲイン切換器３０に出力する第２の同期モードのハイゲインリセット信号１０４をセットする。
【００４０】
ローパスフィルタ２０は、ゲイン切換器３０から出力されてくる第１または第２のハイゲインリセット信号１０３または１０４がセットされると、ゲインを設定するスイッチＱ１、Ｑ２をＯＦＦ状態にし、ローパスフィルタ２０によるＰＬＬ引き込みゲインを低く設定する。
【００４１】
上記のように、リトライを１６回も続けてもリードエラーを回避できないときは、ＶＣＯ制御電圧信号の動きを基に引き込みゲインの切り換えを行うことにより、より安定な引き込み動作を実現出来る。
【００４２】
また、磁気テープ装置の性能上、磁気テープのｎブロックにおいてデータ周期の狭まったデータが検出された場合、ｎ＋１ブロック、ｎ＋２ブロック・・・といったｎブロック以降に続くブロックにおいてもデータ周期が狭まって書き込まれている場合が多いため、ｎブロックで第１の同期モードで１６回のリトライを行ってもＰＬＬの引き込みに失敗し、ｎブロックを第２の同期モードで読み込んだ直後に、元の第１の同期モードに戻すと、ｎ＋１、ｎ＋２・・・ブロックを読み込んだ際に、ｎブロック読み込み時と同様に、リトライが入ってしまうことが多くなるため、ｎブロック読み込み後も、予め定めた数のブロックは続けて第２の同期モードを切り換えたままにしておく。これにより、ｎブロック以降のデータにおけるデータ周期の変動に対してもより安定なＰＬＬの引き込み動作が可能となる。
【００４３】
次に、本発明の第２の実施の形態の磁気テープ装置におけるＰＬＬ同期検出回路を図７のフローチャートを参照し説明する。
【００４４】
本実施の形態も第１の同期モードまたは第２の同期モードによりローパスフィルタ２０のゲインを切り換えることは、第１の実施の形態について図１〜図６を用いて説明したのと同じであるが、磁気テープのいずれかのブロックで第２の同期モードに切り換えてからの続くブロックにおいての同期モードの切り換え方が第１の実施の形態と異なる。
【００４５】
図７において、上位装置（ホスト）からリード処理命令を受け取ると、磁気テープ装置のリード回路は、リード処理を実行し（図７のステップ１）、リードエラーの有無を判定する（ステップ２）。ここで、リードエラーの発生が無いと判定された場合は、そのブロックをリードする際に、ゲイン切換器３０で同期検出手段の切り換え、すなわち第１の同期モードから第２の同期モードへの切り換えが行われたかどうかの判定が行われる（ステップ３）。この場合は、同期検出手段の切り換えが行われていない為、次処理に進む（ステップ６）。
【００４６】
しかし、リードエラーが発生した場合は、ステップ２からステップ７へ進み、リトライカウンタ８０で、リードエラーの回数がカウントされ、リトライが所定の回数に達してなければリトライが行われる（ステップ１）。そして、リトライの回数が所定の回数（本実施の形態では、１６回としている。）に達すると、同期検出手段の切り換えが行われ、第２の同期モードへ切り換えられる（ステップ８、９）。
【００４７】
ステップ９で第２の同期モードへ切り換えた後に再リードを行い（ステップ１）、リードエラーが無いと判定された場合は（ステップ２）、次に、そのブロックをリードした際に同期検出手段の切り換えが行われたかどうかの判定が行われる（ステップ３）。この場合は、同期検出手段の切り換え、すなわち第２の同期モードへの切り換えが行われている為、次に、ここで読みとったブロックがテープマーク（ＴａｐｅＭａｒｋ）かどうかの判断が行われる（ステップ４）。ここで、テープマークが確認された場合は、元の第１の同期モードの同期検出手段に戻し（ステップ５）、次処理が行われる（ステップ５）。テープマークが検出されなかった場合は、同期検出手段を切り換えず、引き続き第２の同期モードで次ブロックのリードが行われる（ステップ１）。
【００４８】
一般に、磁気テープに一回分のデータを記録し終えた時点でその磁気テープにテープマークが記録され、テープマークの記録後に磁気テープが磁気テープ装置から一旦取り外されることも多く、１つのテープマークの前方でデータ周期が通常のものより広がっていたり、狭くなっていても、そのテープマークの後方ではデータ周期が通常の長さに戻っている場合が多い。従って、本実施の形態のように第２の同期モードで読込んでテープマークを検出した時点で第１の同期モードに戻してもリードエラーがなくデータを読み込むことができる場合が多い。
【００４９】
なお、本発明の第３の実施の形態として、リトライカウンタ８０を設けずに、第２の同期モードのみを用いるようにし、ローパスフィルタ２０のゲインを始めは高く設定しておき、カウンタ７０が第２の同期モードのハイゲインリセット信号１０４をセットした時にのみローパスフィルタ２０のゲインを下げるようにした磁気テープ装置におけるＰＬＬ同期検出回路も考えられる。
【００５０】
【発明の効果】
本発明の磁気テープ装置におけるＰＬＬ同期検出回路および方法は、以上説明したように、テープ走行速度変動が生じたドライブで生成されたデータ周期が狭まった（広がった）データが、リードデータとしてＰＬＬ回路に入力されたときでもリードエラーを回避して、ＰＬＬの引き込み動作が行われ、磁気テープのデータの読み込みが可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の磁気テープ装置におけるＰＬＬ同期検出回路のプロック図である。
【図２】図１に示す磁気テープ装置におけるＰＬＬ同期検出回路の各種での信号を磁気テープのプリアンブル領域等の関係で示す波形図である。
【図３】図１中のローパスフィルタ２０、ピークホールド回路５０、コンパレータ６０および６１、ＥｘＯＲゲート６２が出力する信号ならびにローパスフィルタに入力されるハイゲインリセット信号を示す波形図である。
【図４】図１中のピークホールド回路５０の詳細な回路図である。
【図５】図４に示すピークホールド回路５０が出力するピークホールド信号を図１中のローパスフィルタ２０が出力するＶＣＯ制御電圧信号との関係で示す波形図である。
【図６】図１中のローパスフィルタ２０およびゲイン切換器３０の詳細な回路図である。
【図７】本発明の第２の実施の形態の磁気テープ装置におけるＰＬＬ同期検出回路の動作を示す流れ図である。
【符号の説明】
１〜９ステップ
１０位相比較器
２０ローパスフィルタ
３０ゲイン切換器
４０ＶＣＯ回路
５０ピークホールド回路
６０コンパレータ
６１コンパレータ
６２ＥｘＯＲゲート
７０カウンタ回路
８０リトライカウンタ
１０１抵抗
１０２コンデンサ
１０３第１の同期モードのハイゲインリセット信号
１０４第２の同期モードのハイゲインリセット信号
１０５増幅器
１０６インバータ
１０７インバータ
１０８バッファ回路
１０９バッファ回路
１１０スライス電圧
１１１スライス電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a PLL synchronization detection circuit and method in a magnetic tape device, and more particularly, it is possible to stably pull in a PLL when data having a fluctuating data cycle is read by a drive having a large fluctuation in tape running speed. The present invention relates to a PLL synchronization detection circuit and method in a magnetic tape device.
[0002]
[Prior art]
In a magnetic tape device, data is processed by generating a clock using a signal obtained by performing PLL pull-in on read data read from a magnetic tape by a magnetic head. In principle, data is recorded on the magnetic tape by repeating this pattern, such as IBG, preamble area, data area, postamble area, and IBG in order as shown in FIG. When data is read from the tape of the magnetic tape device, the pull-in of the PLL data is performed in the preamble area added to the front of the data area on the magnetic tape (ALL 1 pattern, that is, all data written in the preamble area is 1). Done within.
[0003]
At this time, in order to increase the pull-in speed, the conventional magnetic tape device increases the PLL pull-in gain for a predetermined time after the reading of the magnetic tape enters the preamble area, and performs the PLL pull-in of the data in the high gain state. Yes.
[0004]
[Problems to be solved by the invention]
In the conventional magnetic tape device described above, if the data cycle of data written on the magnetic tape is narrowed or widened due to fluctuations in the speed of the drive, the PLL gain is not completed within a predetermined time. Therefore, there is a problem that a data error occurs during the pull-in process and a read error occurs.
[0005]
[Means for Solving the Problems]
The PLL synchronization detection circuit in the magnetic tape device of the present invention includes a phase comparator (10 in FIG. 1) for comparing the phases of read data read from the magnetic tape and reference data, and a phase comparison output from the phase comparator. A low-pass filter (20 in FIG. 1) that smoothes and amplifies the signal, and a VCO circuit that configures a PLL together with the phase comparator and the low-pass filter by changing the oscillation frequency by a VCO control signal output from the low-pass filter (FIG. 1) 40), a retry counter (80 in FIG. 1) that outputs a retry over detection signal when the pull-in of the PLL fails due to read data when reading the preamble area of the magnetic tape, and the voltage waveform of the VCO control signal Gain switching when the maximum value is within the predetermined range for more than a certain time VCO stability determination means (50, 60, 61, 62 and 70 in FIG. 1) for outputting a signal, and when reading the preamble area of the magnetic tape, the amplification degree of the low-pass filter is initially set high to detect the retry over If no signal is output, the gain is adjusted after the low pass filter is controlled and the retry over detection signal is output in the first synchronous mode that switches the amplification degree of the low pass filter low when a predetermined number of read data is read. And a gain switch (30 in FIG. 1) that switches the synchronization mode so as to control the low-pass filter in a second synchronization mode that switches the amplification degree of the low-pass filter low when a switching signal is output. To do.
[0008]
The PLL synchronization detection circuit in the magnetic tape device of the present invention includes a phase comparator (10 in FIG. 1) for comparing the phases of read data read from the magnetic tape and reference data, and a phase comparison output from the phase comparator. A low-pass filter (20 in FIG. 1) that smoothes and amplifies the signal, and a VCO circuit that configures a PLL together with the phase comparator and the low-pass filter by changing the oscillation frequency by a VCO control signal output from the low-pass filter (FIG. 1) and a retry counter (80 in FIG. 1) that outputs a retry over detection signal when the number of retries to be performed when the pull-in of the PLL by the read data at the time of reading the preamble area of the magnetic tape exceeds a certain number of times. ) And a capacitor and a resistor connected in parallel. A peak hold circuit (50 in FIG. 1) for outputting a hold signal, and a counter circuit (FIG. 1) for outputting a gain switching signal when the voltage of the peak hold signal is within a predetermined range for a predetermined time or longer. 60, 61, 62, and 70), when reading the preamble area of the magnetic tape, the gain of the low-pass filter is initially set high, and if the retry-over detection signal is not output, the read data exceeds a certain number. After the low-pass filter is controlled in the first synchronous mode to switch the amplification degree of the low-pass filter low when read and the retry-over detection signal is output, the gain of the low-pass filter is output when the gain switching signal is output. The low-pass filter is controlled in the second synchronization mode for switching the signal low Sea urchin, characterized in that it comprises a switch the synchronous mode gain switcher (30 in Figure 1).
[0010]
In the PLL synchronization detection method in the magnetic tape device of the present invention, the phase of the read data read from the magnetic tape and the reference data is compared by the phase comparator (10 in FIG. 1), and the phase comparison output from this phase comparator is performed. The signal is smoothed and amplified by a low-pass filter (20 in FIG. 1), and a PLL that changes the oscillation frequency of the VCO circuit (40 in FIG. 1) by the VCO control signal output from the low-pass filter is configured.
When the preamble area of the magnetic tape is read, the amplification factor of the low-pass filter is set high at first, and if the PLL pull-in does not fail (8 in FIG. 7), the low-pass filter is read when a certain number of read data is read. The first synchronous mode for switching the gain of the VCO to a low level, and after failing to pull in the PLL, the state where the maximum value of the voltage waveform of the VCO control signal is within a predetermined range continues for a predetermined time or longer. The synchronization mode is switched so as to be the second synchronization mode in which the amplification degree of the low-pass filter is switched low (9 in FIG. 7).
[0013]
In the PLL synchronization detection method in the magnetic tape device of the present invention, the phase of the read data read from the magnetic tape and the reference data is compared by the phase comparator (10 in FIG. 1), and the phase comparison output from this phase comparator is performed. The signal is smoothed and amplified by a low-pass filter (20 in FIG. 1), and a PLL that changes the oscillation frequency of the VCO circuit (40 in FIG. 1) by the VCO control signal output from the low-pass filter is configured.
When the preamble area of the magnetic tape is read, the amplification factor of the low-pass filter is set high at first, and if the PLL pull-in does not fail (8 in FIG. 7), the low-pass filter is read when a certain number of read data is read. The first synchronous mode for switching the gain of the VCO to a low level, and after failing to pull in the PLL, the state where the maximum value of the voltage waveform of the VCO control signal is within a predetermined range continues for a predetermined time or longer. The synchronization mode is switched so as to be the second synchronization mode in which the amplification degree of the low-pass filter is switched low (9 in FIG. 7).
When the pull-in of the PLL fails, the second synchronous mode is set in the block of the magnetic tape that is being read and a certain number of subsequent blocks.
[0014]
In the PLL synchronization detection method in the magnetic tape device of the present invention, the phase of the read data read from the magnetic tape and the reference data is compared by the phase comparator (10 in FIG. 1), and the phase comparison output from this phase comparator is performed. The signal is smoothed and amplified by a low-pass filter (20 in FIG. 1), and a PLL that changes the oscillation frequency of the VCO circuit (40 in FIG. 1) by the VCO control signal output from the low-pass filter is configured.
When the preamble area of the magnetic tape is read, the amplification factor of the low-pass filter is set high at first, and if the PLL pull-in does not fail (8 in FIG. 7), the low-pass filter is read when a certain number of read data is read. The first synchronous mode for switching the gain of the VCO to a low level, and after failing to pull in the PLL, the state where the maximum value of the voltage waveform of the VCO control signal is within a predetermined range continues for a predetermined time or longer. The synchronization mode is switched so as to be the second synchronization mode in which the amplification degree of the low-pass filter is switched low (9 in FIG. 7).
When the pull-in of the PLL fails, until the next tape mark is detected (40 in FIG. 7), the second synchronization mode is set, and when the tape mark is detected next, the first synchronization mode is restored. (5 in FIG. 7).
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0016]
FIG. 1 shows a PLL synchronization detection circuit in the magnetic tape device according to the first embodiment of the present invention. In block diagram is there.
[0017]
Referring to FIG. 1, the PLL synchronization detection circuit in the magnetic tape device of the present embodiment is a phase comparator that compares the phase of read data read from the magnetic tape by the magnetic tape device with reference data and outputs a phase comparison signal. 10, a low-pass filter 20 that smoothes the phase comparison signal, a gain switch 30 that controls gain switching of the low-pass filter 20, and a VCO circuit that changes the oscillation frequency by a VCO control voltage signal output from the low-pass filter 20. 40, a peak hold circuit 50 that replaces the VCO control voltage signal with a DC signal, comparators 60 and 61 that compare the output of the peak hold circuit 50 with the slice voltages 110 and 111, and the exclusive logic of the outputs of the comparators 60 and 61 The ExOR gate 62 that takes the sum and the ExOR gate 62 It has a counter circuit 70 for counting the time the force is set low, and a retry counter 80 for counting the number of times of detecting a read error in a magnetic tape apparatus to retry the reading of the magnetic tape.
[0018]
The phase comparator 10 is connected to the low pass filter 20 and outputs the phase difference between the read data and the reference data as a pulse signal. The low-pass filter 20 is composed of an active filter that smoothes the phase difference pulse signal from the phase comparator 10, and outputs the smoothed signal to the VCO circuit 40 and the peak hold circuit 50 as a VCO control voltage signal.
[0019]
When the magnetic tape read process is executed by the magnetic tape device, the gain of the low-pass filter 20 is initially set high, and the gain of the low-pass filter 20 is lowered when a predetermined condition described later is satisfied. As the predetermined condition, either the first synchronization mode set at the beginning or the second synchronization mode set after the retry over detection signal from the retry counter 80 is output is used. The gain switch 30 switches the control of the low-pass filter 20 so that the switching condition for lowering the gain of the low-pass filter 20 when the retry over detection signal is output is changed from the first synchronization mode to the second synchronization mode.
[0020]
The VCO circuit 40 is an element whose oscillation frequency is changed by the VCO control voltage supplied from the low-pass filter 20. When the VCO control voltage is increased, the oscillation frequency is decreased, and conversely, when the VCO control voltage is decreased, The oscillation frequency operates to increase. A clock signal or the like used for read data processing is generated using the output of the VCO circuit 40, and reference data to be input to the phase comparator 10 is also generated.
[0021]
As shown in FIG. 4, the peak hold circuit 50 is connected to one end of the resistor 101 and one end of the capacitor 102 to the output line of the low-pass filter 20, and the other end of the resistor 101 is connected to a power supply of −5V. As shown in FIG. 5, the phase comparison signal output from the phase comparator 10 supplied from the low pass filter 20 is smoothed to generate a peak hold signal converted into a pseudo DC signal.
[0022]
The peak hold signal converted by the peak hold circuit 50 is output to the “−” input terminals of the comparators 60 and 61. Slice voltages 110 and 111 are supplied to the “+” input terminal side of each of the comparators 60 and 61, and a peak hold signal, which is a pseudo DC signal supplied from the peak hold circuit 50, is supplied to the slice voltages 110 and 111. While both are below, the outputs of both comparators 60 and 61 are set high. The outputs of the comparators 60 and 61 are exclusive-ORed by the ExOR gate 62 at the subsequent stage, and the output is supplied to the counter circuit 70.
[0023]
The counter circuit 70 samples the time when the signal supplied from the ExOR gate 62 is set low with a clock having a half period of the data period, and when the low state is maintained for 8 counts, the gain switch 30 On the other hand, it outputs a high gain reset signal in the second synchronous mode described later.
[0024]
When a read error occurs and a retry operation is started, the retry counter 80 counts the number of retry operations. When the number of retries exceeds 16, a retry over detection signal is sent to the gain switch 30. Output.
[0025]
Next, the operation of the present embodiment will be described with reference to the drawings.
FIG. 2 is a diagram showing an example of the state of the read signal and other various signals of the magnetic tape device when each area of the magnetic tape is read. In FIG. 2, a read signal, a magnetic tape, a COAST signal (a signal output from the magnetic tape device when reading a data area including a magnetic tape preamble) in order from the top, and a low pass from the gain switch 30 in the first synchronous mode. The high gain reset signal 103, the VCO control voltage signal output to the filter 20, the data error signal output from the magnetic tape device, the high gain reset signal 104, the VCO control voltage signal, and the data error signal in the second synchronization mode are shown.
[0026]
When the read process of the magnetic tape device is executed, the gain of the low-pass filter 20 is set high from the start of reading the preamble area.
[0027]
As shown in the first synchronization mode of FIG. 2, the high gain reset signal 103 is set when about 40 “1” data in the read preamble area is counted after entering the read of the preamble area, and the low pass filter 20 The gain of is switched from a high state to a low state. If the data cycle is normal, the PLL pull-in operation is normally completed while as many as 40 “1” data are read, and the subsequent data area data can be read without fail. However, if the data cycle is wide or narrow, even if 40 "1" data are read, the PLL pull-in operation is not completed, and the gain of the low-pass filter 20 is switched to low before the PLL pull-in is performed. Therefore, it enters the data area in the middle of pulling in, and a read error occurs. When a read error occurs, the magnetic tape device outputs a read error signal, and once again sends the magnetic tape, and then re-reads the same preamble area.
[0028]
If a read error is detected without completing the PLL pull-in operation in the preamble area, the read error signal is sent to the retry counter 80. The retry counter 80 can count the number of occurrences of the read error signal up to 16 times. If the data reading is successful within 16 times, the retry counter 80 proceeds to the next process. If the data reading is not successful even after the execution, a retry over detection signal is output to the gain switch 30.
[0029]
FIG. 6 is a block diagram showing details of the low-pass filter 20 and the gain switch 30.
[0030]
The low-pass filter 20 is connected to the phase comparison signal from the phase comparator 10 in series with the resistor R2 followed by the resistor R2, and further connected to the “−” terminal of the amplifier 105 following the resistor R2, and the output of the amplifier 105 is VCO. The circuit 40 and the peak hold circuit 50 are connected, and the “+” terminal is connected to a DC reference voltage. The resistor R3 is connected to the “−” terminal of the amplifier 105, the resistor R4 and the switch Q2 are connected in parallel between the resistor R3 and the output terminal of the amplifier 105, and the switch Q1 is connected in parallel to the resistor R1. Yes.
[0031]
The gain switch 30 is controlled by the inverter 106 that receives the retry over detection signal from the retry counter 80, the inverter 107 that receives the signal from the inverter 106, and the output of the inverter 106, and is a high gain reset signal in the first synchronous mode. 103, and a buffer circuit 109 that is controlled by the output of the inverter 107 and that receives the high-gain reset signal 104 of the second synchronous mode from the counter circuit 70. The outputs of buffer circuits 108 and 109 are coupled to one line and control switches Q1 and Q2 of low pass filter 20.
[0032]
Before the retry over detection signal is output, the switches Q1 and Q2 are controlled by the high gain reset signal 103 in the first synchronization mode. After the retry over detection signal is output, the high gain reset signal in the second synchronization mode is output. 104 controls the switches Q1 and Q2.
[0033]
The high gain reset signal 103 in the first synchronization mode is a signal that is set when 40 “1” data in the preamble area are counted as described in FIG.
[0034]
When a retry over detection signal is input to the gain switch 30, the gain switch 30 sends a signal supplied to the switches Q1 and Q2 from the high gain reset signal 103 in the first synchronous mode to the high gain reset in the second synchronous mode. Switch to signal 104.
[0035]
During normal operation, the low-pass filter 20 is low from high gain when about 40 “1” data are counted after entering the preamble area (ALL “1”) as shown in FIG. 2 as the first synchronization mode. When a read error occurs, the behavior of the VCO control voltage is monitored by the counter circuit 70 or the like, and the low-pass filter 20 is switched to the second synchronous mode in which the gain is switched from high to low. Change.
[0036]
The generation of the high gain reset signal 104 in the second synchronization mode will be described with reference to FIG.
[0037]
The VCO control voltage signal output from the low-pass filter 20 is peak-held by the peak hold circuit 50 and converted into a peak hold signal which is a pseudo DC signal. The generated peak hold signal is input to the comparator 60 and the comparator 61 in which slice voltages 110 and 111 prepared on the circuit side in advance are input to one terminal, and the comparators 60 and 61 generate pulse signals S1 and S2.
[0038]
Next, these pulse signals S1 and S2 are input to the ExOR gate 62, and a pulse signal S3 is generated by exclusive OR of these signals. The width of this pulse signal indicates the stable region of the VCO control voltage signal. The switching of the high gain reset signal 104 in the second synchronization mode is performed when the pulse width of the pulse signal S3 is counted by the counter circuit 70 and the pulse width of the pulse signal S3 reaches a predetermined value. The gain is switched from high to low.
[0039]
In the counter circuit 70, the pulse width of the pulse signal S3 is counted with a clock signal having a half of the data period, and when the pulse width of the pulse S3 reaches a predetermined value set on the apparatus side, the counter circuit 70 Determines that the VCO control voltage signal is stable, and sets the high-gain reset signal 104 in the second synchronization mode to be output to the gain switch 30.
[0040]
When the first or second high gain reset signal 103 or 104 output from the gain switch 30 is set, the low-pass filter 20 turns off the switches Q1 and Q2 for setting the gain, and the PLL by the low-pass filter 20 Set the pull gain low.
[0041]
As described above, when a read error cannot be avoided even after 16 retries, a more stable pull-in operation can be realized by switching the pull-in gain based on the movement of the VCO control voltage signal.
[0042]
Also, due to the performance of the magnetic tape device, when data with a narrow data cycle is detected in n blocks of the magnetic tape, writing is performed with a narrow data cycle even in blocks subsequent to the n block such as n + 1 block, n + 2 block,. Therefore, even if 16 retries are performed in the first synchronization mode with n blocks, the PLL pull-in fails, and immediately after the n blocks are read in the second synchronization mode, the original first When the n + 1, n + 2... Block is read, retries often occur in the same manner as when reading n blocks. Therefore, after reading n blocks, a predetermined number of blocks are read. The block continues to switch the second synchronization mode. As a result, a more stable PLL pull-in operation is possible even with respect to fluctuations in the data period in data after n blocks.
[0043]
Next, a PLL synchronization detection circuit in the magnetic tape device according to the second embodiment of the present invention will be described with reference to the flowchart of FIG.
[0044]
In the present embodiment, the gain of the low-pass filter 20 is switched in the first synchronization mode or the second synchronization mode, which is the same as that described with reference to FIGS. 1 to 6 for the first embodiment. The method of switching the synchronization mode in the subsequent block after switching to the second synchronization mode in any block of the magnetic tape is different from that in the first embodiment.
[0045]
In FIG. 7, when a read processing command is received from the host device (host), the read circuit of the magnetic tape device executes the read processing (step 1 in FIG. 7) and determines whether there is a read error (step 2). Here, when it is determined that no read error has occurred, when the block is read, the gain switching unit 30 switches the synchronization detection means, that is, switches from the first synchronization mode to the second synchronization mode. It is determined whether or not the operation has been performed (step 3). In this case, since the synchronization detection means has not been switched, the process proceeds to the next process (step 6).
[0046]
However, if a read error has occurred, the process proceeds from step 2 to step 7, where the retry counter 80 counts the number of read errors, and if the retry has not reached a predetermined number, a retry is performed (step 1). When the number of retries reaches a predetermined number (16 in the present embodiment), the synchronization detection means is switched to switch to the second synchronization mode (steps 8 and 9).
[0047]
After switching to the second synchronization mode in step 9, re-reading is performed (step 1), and when it is determined that there is no read error (step 2), the next time the block is read, the synchronization detection means A determination is made as to whether switching has been performed (step 3). In this case, since the switching of the synchronization detecting means, that is, the switching to the second synchronization mode is performed, it is next determined whether or not the block read here is a tape mark (Tape Mark) (step). 4). If the tape mark is confirmed, the process returns to the original synchronization detection means in the first synchronization mode (step 5), and the next process is performed (step 5). If the tape mark is not detected, the next block is read in the second synchronization mode without switching the synchronization detection means (step 1).
[0048]
In general, a tape mark is recorded on the magnetic tape at the time when data is recorded once on the magnetic tape, and the magnetic tape is often once removed from the magnetic tape device after the recording of the tape mark. Even if the data period is wider or narrower than usual in the front, the data period often returns to the normal length behind the tape mark. Accordingly, in many cases, data can be read without a read error even if the first synchronization mode is restored when the tape mark is detected by reading in the second synchronization mode as in the present embodiment.
[0049]
As a third embodiment of the present invention, only the second synchronization mode is used without providing the retry counter 80, the gain of the low-pass filter 20 is initially set high, and the counter 70 is A PLL synchronization detection circuit in a magnetic tape device in which the gain of the low-pass filter 20 is lowered only when the high-gain reset signal 104 in the second synchronization mode is set is also conceivable.
[0050]
【The invention's effect】
As described above, the PLL synchronization detection circuit and method in the magnetic tape apparatus according to the present invention are configured such that data with a narrowed (expanded) data cycle generated by a drive in which fluctuations in the tape traveling speed have occurred are read out as a PLL circuit. Even when the signal is input to, a read error is avoided, and a PLL pull-in operation is performed, so that data on the magnetic tape can be read.
[Brief description of the drawings]
FIG. 1 is a block diagram of a PLL synchronization detection circuit in a magnetic tape device according to a first embodiment of this invention.
2 is a waveform diagram showing signals in various types of a PLL synchronization detection circuit in the magnetic tape device shown in FIG. 1 in relation to a preamble area and the like of the magnetic tape.
3 is a waveform diagram showing a signal output from the low-pass filter 20, the peak hold circuit 50, the comparators 60 and 61, and the ExOR gate 62 in FIG. 1, and a high gain reset signal input to the low-pass filter.
4 is a detailed circuit diagram of the peak hold circuit 50 in FIG. 1. FIG.
5 is a waveform diagram showing the peak hold signal output from the peak hold circuit 50 shown in FIG. 4 in relation to the VCO control voltage signal output from the low-pass filter 20 in FIG.
6 is a detailed circuit diagram of the low-pass filter 20 and the gain switch 30 in FIG. 1. FIG.
FIG. 7 is a flowchart showing the operation of the PLL synchronization detection circuit in the magnetic tape device according to the second embodiment of the present invention.
[Explanation of symbols]
1-9 steps
10 Phase comparator
20 Low-pass filter
30 gain selector
40 VCO circuit
50 Peak hold circuit
60 Comparator
61 Comparator
62 ExOR gate
70 Counter circuit
80 retry counter
101 resistance
102 capacitor
103 High gain reset signal in first synchronous mode
104 High gain reset signal in second synchronization mode
105 Amplifier
106 Inverter
107 Inverter
108 Buffer circuit
109 Buffer circuit
110 slice voltage
111 slice voltage

Claims

A phase comparator that compares the phases of the read data read from the magnetic tape and the reference data, a low-pass filter that smoothes and amplifies the phase comparison signal output from the phase comparator, and a VCO output from the low-pass filter A VCO circuit that configures a PLL together with the phase comparator and the low-pass filter by changing the oscillation frequency by a control signal, and a retry over detection signal when the pull-in of the PLL by read data at the time of reading the preamble area of the magnetic tape fails A retry counter for outputting, a VCO stability determining means for outputting a gain switching signal when the maximum value of the voltage waveform of the VCO control signal is within a predetermined range for a predetermined time, and a preamble area of the magnetic tape At first, increase the low-pass filter. If the retry over detection signal is not output, the low pass filter is controlled in the first synchronous mode to switch the amplification degree of the low pass filter low when a predetermined number of read data is read. A gain switch that switches the synchronization mode so as to control the low-pass filter in a second synchronization mode that switches the gain of the low-pass filter low when the gain switching signal is output after the over-detection signal is output; A PLL synchronization detection circuit in a magnetic tape device comprising:

A phase comparator that compares the phases of the read data read from the magnetic tape and the reference data, a low-pass filter that smoothes and amplifies the phase comparison signal output from the phase comparator, and a VCO output from the low-pass filter A VCO circuit that configures a PLL together with the phase comparator and the low-pass filter by changing the oscillation frequency by a control signal, and a retry to be performed when the pull-in of the PLL by the read data at the time of reading the preamble area of the magnetic tape fails A retry counter that outputs a retry over detection signal when the number of times is exceeded, a peak hold circuit that is configured by a capacitor and a resistor connected in parallel, and that outputs a peak hold signal of the VCO control signal, and a voltage of the peak hold signal is There is one state that is within the predetermined range. A counter circuit that outputs a gain switching signal when it continues for a predetermined time or more, and when reading the preamble area of the magnetic tape, the gain of the low-pass filter is initially set high, and if the retry over detection signal is not output, the read The low-pass filter is controlled in the first synchronous mode for switching the amplification degree of the low-pass filter low when a predetermined number of data is read, and after the retry over detection signal is output, the gain switching signal is output. A PLL synchronization detection circuit in a magnetic tape device, comprising: a gain switch that switches a synchronization mode so as to control the low-pass filter in a second synchronization mode that switches the amplification degree of the low-pass filter low.

The phase of the read data read from the magnetic tape and the reference data is compared by a phase comparator, the phase comparison signal output from this phase comparator is smoothed and amplified by a low-pass filter, and the VCO output by this low-pass filter Configure the PLL to change the oscillation frequency of the VCO circuit with the control signal,
When reading the preamble area of the magnetic tape, the gain of the low-pass filter is initially set high, and if the pull-in of the PLL fails, the gain of the low-pass filter is switched low when a predetermined number of read data is read. In the first synchronous mode, after failing to pull in the PLL, when the state where the maximum value of the voltage waveform of the VCO control signal is within a predetermined range continues for a certain time or longer, the amplification degree of the low-pass filter is set. A PLL synchronization detection method in a magnetic tape device, wherein the synchronization mode is switched so that the second synchronization mode is switched to a lower one.

The phase of the read data read from the magnetic tape and the reference data is compared by a phase comparator, the phase comparison signal output from this phase comparator is smoothed and amplified by a low-pass filter, and the VCO output by this low-pass filter Configure the PLL to change the oscillation frequency of the VCO circuit with the control signal,
When reading the preamble area of the magnetic tape, the gain of the low-pass filter is initially set high, and if the pull-in of the PLL fails, the gain of the low-pass filter is switched low when a predetermined number of read data is read. In the first synchronous mode, after failing to pull in the PLL, when the state where the maximum value of the voltage waveform of the VCO control signal is within a predetermined range continues for a certain time or longer, the amplification degree of the low-pass filter is set. Switch the sync mode to the second sync mode that switches low,
A PLL synchronization detection method in a magnetic tape device, characterized in that when the pull-in of the PLL fails, the second synchronization mode is set in a magnetic tape block being read and a predetermined number of blocks.

The phase of the read data read from the magnetic tape and the reference data is compared by a phase comparator, the phase comparison signal output from this phase comparator is smoothed and amplified by a low-pass filter, and the VCO output by this low-pass filter Configure the PLL to change the oscillation frequency of the VCO circuit with the control signal,
When reading the preamble area of the magnetic tape, the gain of the low-pass filter is initially set high, and if the pull-in of the PLL fails, the gain of the low-pass filter is switched low when a predetermined number of read data is read. In the first synchronous mode, after failing to pull in the PLL, when the state where the maximum value of the voltage waveform of the VCO control signal is within a predetermined range continues for a certain time or longer, the amplification degree of the low-pass filter is set. Switch the sync mode to the second sync mode that switches low,
When the pull-in of the PLL fails, the second synchronous mode is set until the next tape mark is detected, and the first synchronous mode is restored when the tape mark is detected next time. A PLL synchronization detection method in a tape device.