JP3813334B2 - Manufacturing method of liquid crystal panel for rear projection TV - Google Patents

Description

【０００９】
上記の３つのフォーマットは、今後デジタル地上波放送の標準規格となることはぽぼ間違いなく、これらのフォーマットに対応した高精細ディスプレイの開発が進められている。
【００１０】
【発明が解決しようとする課題】
【００１１】
上記のようなフォーマット、特にＨＤ２（１９２０×１０８０画素）に対応したディスプレイを考えた場合、従来ディスプレイの代表としてよく用いられているＣＲＴでは、その奥行のために、かなり体積が大きくなってしまう。
【００１２】
そこで、近年注目を集めているフラットパネルディスプレイが、上記のデジタル地上波放送に対応したディスプレイとして関心を集めてきた。
【００１３】
従来、フラットパネルディスプレイとして用いられているものには、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＰＡＬＣ（Ｐｌａｓｍａ Ａｄｄｒｅｓｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、直視型ＴＦＴ液晶等が挙げられる。
【００１４】
まず、ＰＤＰあるいはＰＡＬＣを上記ＨＤ２フォーマットに対応させた場合を考えてみる。ＰＤＰあるいはＰＡＬＣを作製する技術は、現在のところ画素ピッチ０．５ｍｍが最高精細である。ここで画素ピッチとは、複数の同じサイズの画素が配列していると考えて、画素の縦あるいは横の長さを言うものとする。画素の縦と横の長さが同じであるとすると、画素ピッチ０．５ｍｍで、上記ＨＤ２フォーマットに対応したＰＤＰあるいはＰＡＬＣを作製すると、横９６０ｍｍ、縦５４０ｍｍ、対角約４３インチのＰＤＰあるいはＰＡＬＣとなり、個人個人が楽しむためのディスプレイとしては、大きすぎる。また、ディスプレイの大きさに対する視聴距離を考慮に入れると、画素ピッチ０．５ｍｍでは画像が粗すぎて、高精細な映像を十分に楽しむ事が出来ない。
【００１５】
高精細な映像を個人個人が楽しむ為のディスプレイとしては、対角２５〜３５インチ程度が適当である。ＰＤＰあるいはＰＡＬＣの場合、ＨＤ２フォーマットに対応する対角２５〜３５インチ程度の製品を作製する為には、画素ピッチを０．２８〜０．４ｍｍとする必要がある。このようなＰＤＰあるいはＰＡＬＣを作製することは、現在の技術では不可能であり、生産工場のフォトラインの再構築が要求される。
【００１６】
工場のフォトラインの再構成には莫大な費用と時間がかかり、現実的ではない。よって、ＨＤ２フォーマットに対応したＰＤＰあるいはＰＡＬＣを作製することは難しいと考えられる。
【００１７】
次に、直視型のＴＦＴ液晶パネルを例にとってみる。ＨＤ２フォーマットに対応する直視型のＴＦＴ液晶パネルを対角２５〜３５インチで作製することは可能ではあるが、その歩留まりの低さを考慮すると、コスト的に釣り合いが取れないことが理解される。
【００１８】
よって、数年後に迫っているデジタル地上波放送に対応したディスプレイを、フラットパネルディスプレイで実現することは困難である。
【００１９】
そこで、本発明は上述した問題を鑑みてなされたものであり、デジタル地上波放送のフォーマットにも対応した、個人が楽しむ為の大きさとしては十分である対角２５〜３５インチの高精細かつコンパクトなディスプレイを低価格で提供することを目的とする。
【００２０】
【課題を解決するための手段】
【００２１】
本発明のある実施形態によると、
本体と、
スクリーンと、
光源と、
前記光源からの光を入射し、前記光に映像情報を与える光学モジュールと、
映像情報が与えられた前記光をスクリーンに照射する光学手段と、
を少なくとも備えた高精細リア型プロジェクションＴＶであって、
前記モジュールは、複数の画素を備えており、
前記スクリーンに照射される画素のピッチは、０．５ｍｍよりも小さい高精細リア型プロジェクションＴＶが提供される。このことによって上記目的が達成される。
【００２２】
前記光学モジュールは、液晶パネルであってもよい。
【００２３】
前記スクリーンのサイズは、２５〜３５インチであってもよい。
【００２４】
前記液晶パネルは、水平方向の画素数が１９２０であり、かつ垂直方向の画素数が１０８０であってもよい。
【００２５】
前記スクリーンに照射される画素のピッチは、０．３４ｍｍ以下であってもよい。
【００２６】
前記液晶パネルの画素ピッチは、３２μｍ以下であってもよい。
【００２７】
前記スクリーンの角度を変更することができる機構を更に備えていてもよい。
【００２８】
角度調節機能付き台を更に備えていてもよい。
【００２９】
また、本発明のある実施形態によると、
本体と、
スクリーンと、
光源と、
前記光源からの光を入射し、前記光に映像情報を与える光学モジュールと、
映像情報が与えられた前記光をスクリーンに照射する光学手段と、
を少なくとも備えた高精細リア型プロジェクションＴＶであって、
前記モジュールは、複数の画素を備えており、
前記スクリーンに照射される画素の面積は、０．２５ｍｍ² 以下である高精細リア型プロジェクションＴＶが提供される。このことによって上記目的が達成される。
【００３０】
前記光学モジュールは、液晶パネルであってもよい。
【００３１】
前記液晶パネルの画素の面積は、１１００μｍ²以下であってもよい。
【００３２】
以下に述べる実施例をもって、本発明の高精細リア型プロジェクションＴＶの詳細について説明する。
【００３３】
【実施例】
【００３４】
（実施例１）
【００３５】
本実施例では、高性能なＴＦＴ（薄膜トランジスタ）を備えた高精細なリア型プロジェクションＴＶについて説明する。なお、本実施例のリア型プロジェクションＴＶは、光源からの光に画像情報を与える光学モジュールとして、１９２０×１０８０（水平方向の画素数×垂直方向の画素数）の画素を有する液晶パネルを３枚用いた。
【００３６】
図１を参照する。図１は、本実施例のリア型プロジェクションＴＶに用いられる液晶パネルのアクティブマトリクス基板側の上面図である。
【００３７】
１００は基板である。１０１は画素マトリクス回路であり、対角２．６インチのスペースに配置された１９２０×１０８０（水平方向の画素数×垂直方向の画素数）の画素１０７によって構成されている。なお、各画素１０７は、それぞれＴＦＴを備えている。また、画素マトリクス回路には上記の画素ＴＦＴの他に、表示に関与しないダミーのＴＦＴも幾つか配置されている。
【００３８】
画素マトリクス回路１０１の一部を拡大した図が矢印によって示されている。画素１０７に注目すると、本実施例の画素サイズは３２μｍ×３２μｍであることが理解される。よって本実施例の液晶パネルの画素ピッチは、３２μｍである。
【００３９】
なお、本実施例では、画素の面積は１０２４μｍ²であるが、約１１００μｍ以下であることが好ましい。
【００４０】
また、本実施例では、画素の形状は正方形としたが、長方形とすることも可能である。
【００４１】
１０２および１０３はソース側ドライバ回路であり、１０４はゲイト側ドライバ回路である。ゲイト側ドライバ回路１０４からの走査信号と、ソース側ドライバ回路１０２、１０３からの階調電圧信号とによって、画素マトリクス回路１０１の対応するＴＦＴがスイッチングされる。なお、ソース側ドライバ回路１０２は画素マトリクス回路１０１の奇数列のＴＦＴに、かつソース側ドライバ回路１０３は画素マトリクス回路１０１の偶数列のＴＦＴに階調電圧信号を供給する。なお、本実施例のドライバ回路は、８ビットのデジタルドライバ回路である。
【００４２】
１０５および１０６はロジック回路であり、パルスジェネレータ、分割回路、補正回路、ＬＣＤコントローラ、メモリ等のドライバ回路以外の論理回路が含まれる。
【００４３】
なお基板１００には、この他に、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ）等が設けられる。
【００４４】
このアクティブマトリクス基板と、透明電極を備えた対向基板（図示せず）とをシール剤（図示せず）を介して貼り合せ、液晶（図示せず）を注入し、封止剤（図示せず）でもって液晶注入口を封止する。このようにして完成したものが液晶パネルである。
【００４５】
次に、本実施例の液晶パネルを組み込んだ３板式リア型プロジェクションＴＶについて説明する。
【００４６】
図２を参照する。図２には、本実施例の３板式リア型プロジェクションＴＶの光学エンジン２００の概略構成図が示されている。２０１は光源であり、白色光を供給する。２０２および２０３はダイクロイックミラーであり、それぞれある波長領域の光を反射し、残りの光を透過させる。本実施例では、ダイクロイックミラー２０２は赤の波長領域の光を反射し、ダイクロイックミラー２０３は青の波長領域の光を反射する。なお本実施例では、それぞれ赤、青の波長領域の光を反射するような２つのダイクロイックミラー２０２、２０３を用いたが、本発明はこれに限定される分けではない。赤、青、あるいは緑の波長領域の光を反射するダイクロイックミラーをいずれか２枚組み合わせることによって、本発明のリア型プロジェクションＴＶの光学エンジンが構成され得る。
【００４７】
２０４、２０５、および２０６は全反射ミラーである。２０７、２０８、および２０９は透過型液晶パネルであり、後述するが、駆動回路が基板上に一体形成されている。透過型液晶パネ２０７には赤の光が入射し、透過型液晶パネル２０８には青の光が入射し、透過型液晶パネル２０９には緑の光が入射する。２１０はダイクロイックプリズムであり、３枚の透過型液晶パネルからの映像情報を合成し、投射レンズ２１１に供給する。
【００４８】
上記の構成を有する光学エンジン２００が、リア型プロジェクションＴＶに組み込まれる。図３（Ａ）および（Ｂ）には、上記の光学エンジン２００が組み込まれたリア型液晶プロジェクションＴＶの側面図および斜視図が示されている。
【００４９】
３０１はリア型プロジェクションＴＶ本体である。３０２はリフレクターであり、光学エンジン２００から照射される映像をスクリーン３０３に向かって反射させるミラーの役割を果たしている。
【００５０】
本実施例のリア型プロジェクションＴＶの奥行きは、図３（Ａ）に示されているように約２０ｃｍである。なお、この奥行きは、光学エンジンの投射レンズ、その他の光学系の設計を変更することによって変えることができる。よって、本実施例のリア型プロジェクションＴＶの奥行きは、これに限定されることはないが、コンパクト化を実現するためには出来る限り小さい方が好ましい。
【００５１】
図３（Ｂ）は、リア型プロジェクションＴＶの斜視図である。本実施例のリア型プロジェクションＴＶは、スクリーン（あるいはスクリーンに映し出される映像）のサイズは、対角３０インチである。
【００５２】
図４には、本実施例のリア型プロジェクションＴＶの前面図が示されており、スクリーンの一部を拡大した図が示されている。
【００５３】
図４において、スクリーンの一部を拡大した図に注目すると、スクリーン上に映し出される画素のサイズは、本実施例では約０．３４ｍｍ×約０．３４ｍｍである。よって、スクリーン上に映し出される画素のピッチは、０．３４ｍｍである。また、スクリーン上に映し出される画素の面積は、０．１１５６ｍｍ²である。
【００５４】
また、スクリーン上に映し出される画素のピッチは、０．５ｍｍよりも小さいことが好ましい。また、スクリーン上に映し出される画素の面積は、０．２５ｍｍ² 以下であることが好ましい。
【００５５】
また、本実施例のリア型プロジェクションＴＶのスクリーンのサイズは、１６：９（横：縦）となっているが、これに限定されるわけではない。たとえば、４：３などのサイズのスクリーンを用いることができる。これに応じて液晶パネルの画素のサイズを変更することが必要となる。
【００５６】
図５には、本実施例のリア型プロジェクションＴＶの下部に角度調節機能付きの台５０１付けた例を示す。なお、図５（Ｂ）〜（Ｄ）には、本実施例のリア型プロジェクションＴＶをパーソナルコンピュータなどのコントロールシステム５０２の上に置いた場合を示している。
【００５７】
本実施例のリア型プロジェクションＴＶは、その奥行きが約２０ｃｍなので、角度調節機能付きの台５０１によって前後に±θ₁だけ傾斜させることができる（図５（Ｂ））。また図５（Ｂ）に示されるように、このθ₁は、本実施例のリア型プロジェクションＴＶの後部が後ろに出っ張らない角度範囲であることが好ましい。こうすることによって、上下の視野角を補償することができる。
【００５８】
また、角度調節機能付きの台５０１によって、リア型プロジェクションＴＶを正面から左右に回転させることができるので、本体３０１を見やすい位置に自由に回転させることもできる。
【００５９】
また、図５（Ｃ）には、本実施例のリア型プロジェクションＴＶのスクリーン３０３の角度がθ₂ だけ変更できる様子が示されている。スクリーン３０３の上下方向の角度を変更することによって上記図５（Ｂ）と同等の効果を得ることができる。
【００６０】
また、図５（Ｄ）には、本実施例のリア型プロジェクションＴＶの上面図が示されている。図５（Ｄ）に示されうように、スクリーン３０３の左右方向の角度もθ₃ だけ変更することができる。
【００６１】
但し、スクリーン３０３の角度を変更する場合は、それに伴いリフレクターの位置、光学系の位置、あるいは光学エンジンの位置などを変更する必要がある。よって、スクリーン３０３の角度を変更する際には同時に、これらの部品も適切な位置に変更されなければならない。よって、これらの位置を同時に変更できるような機構を備えている。
【００６２】
次に、本実施例のリア型プロジェクションＴＶの光学エンジンに搭載されている液晶パネルの作製工程について説明する。
【００６３】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素マトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図６〜図９に示す。なお、本実施例では、画素マトリクス回路の１つの画素と、他の回路（駆動回路、ロジック回路等）の基本回路であるＣＭＯＳ回路とが同時に形成される様子を示す。また、本実施例では、Ｐチャンネル型ＴＦＴとＮチャンネル型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路も同様に作製することができる。
【００６４】
図６を参照する。まず、絶縁表面を有する基板として石英基板６０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。
【００６５】
６０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００６６】
なお、非晶質珪素膜の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質珪素膜６０２中では結晶化を阻害する不純物であるＣ（炭素）およびＮ（窒素）の濃度はいずれも５×１０¹⁸ａｔｏｍｓ／ｃｍ³未満（代表的には５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下、好ましくは２
×１０¹⁷ａｔｏｍｓ／ｃｍ³以下）、Ｏ（酸素）は１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³未満（代表的には１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下、好ましくは５×１
０¹⁷ａｔｏｍｓ／ｃｍ³以下）となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測定結果における最小値で定義される。
【００６７】
上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、２００〜４００℃程度に加熱した炉内に１００〜３００ｓｃｃｍのＣｌＦ₃ （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００６８】
なお、本出願人の知見によれば炉内温度３００℃とし、ＣｌＦ₃ （フッ化塩素）ガスの流量を３００ｓｃｃｍとした場合、約２μｍ厚の付着物（主に珪素を主成分する）を４時間で完全に除去することができる。
【００６９】
また、非晶質珪素膜６０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜６０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００７０】
次に、非晶質珪素膜６０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００７１】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜６０３を形成する。マスク絶縁膜６０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００７２】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層６０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図６（Ａ））。
【００７３】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００７４】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜６０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００７５】
この時、非晶質珪素膜６０２の結晶化はニッケルを添加した領域６０５および６０６で発生した核から優先的に進行し、基板６０１の基板面に対してほぼ平行に成長した結晶領域６０７および６０８が形成される。この結晶領域６０７および６０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図６（Ｂ））。
【００７６】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００７７】
結晶化のための加熱処理が終了したら、マスク絶縁膜６０３を除去してパターニングを行い、横成長領域６０７および６０８でなる島状半導体層（活性層）６０９、６１０、および６１１を形成する（図６（Ｃ））。
【００７８】
ここで６０９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、６１０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、６１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７９】
活性層６０９、６１０、および６１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜６１２を成膜する（図６（Ｃ））。
【００８０】
そして、次に図６（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００８１】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００８２】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００８３】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層６０９、６１０、および６１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００８４】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ₃、ＨＢｒ、Ｃｌ₂、ＣｌＦ₃、ＢＣ
ｌ₂、Ｆ₂、Ｂｒ₂等のハロゲンを含む化合物から選ばれた一種または複数種の
ものを用いることが出来る。
【００８５】
この工程においては活性層６０９、６１０、および６１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層６０９、６１０、および６１１中のニッケルの濃度は５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下にまで低減される。
【００８６】
なお、５×１０¹⁷ａｔｏｍｓ／ｃｍ³という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本出願人が試作したＴＦＴを解析した結果、１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下（好ましくは５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下）では
ＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００８７】
また、上記加熱処理により活性層６０９、６１０、および６１１とゲイト絶縁膜６１２との界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜６１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００８８】
また、触媒元素のゲッタリングプロセスを、マスク絶縁膜６０３を除去した後、活性層をパターンニングする前に行なってもよい。また、触媒元素のゲッタリングプロセスを、活性層をパターンニングした後に行なってもよい。また、いずれのゲッタリングプロセスを組み合わせて行なってもよい。
【００８９】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜６１２の膜質の向上を図ることも有効である。
【００９０】
なお、ＳＩＭＳ分析により活性層６０９、６１０、および６１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０¹⁵ａｔｏｍｓ／ｃｍ³〜１×１０²⁰ａｔｏｍｓ／ｃｍ³の濃度で残存することも確認されている。また、その際、活性層６０９、６１０、および６１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００９１】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０¹⁸ａｔｏｍｓ／ｃｍ³未満（典型的には１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下）であること
が確認された。
【００９２】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型６１３、６１４、および６１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図７（Ａ））。
【００９３】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜６１６、６１７、および６１８、無孔性の陽極酸化膜６１９、６２０、および６２１、ゲイト電極６２２、６２３、および６２４を形成する（図７（Ｂ））。
【００９４】
こうして図７（Ｂ）の状態が得られたら、次にゲイト電極６２２、６２３、および６２４、多孔性の陽極酸化膜６１６、６１７、および６１８をマスクとしてゲイト絶縁膜６１２をエッチングする。そして、多孔性の陽極酸化膜６１６、６１７、および６１８を除去して図７（Ｃ）の状態を得る。なお、図７（Ｃ）において６２５、６２６、および６２７で示されるのは加工後のゲイト絶縁膜である。
【００９５】
次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００９６】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ^-領域を形成する。このｎ^-領域は、Ｐイオン濃度が１×１０¹⁸ａｔｏｍｓ／
ｃｍ³〜１×１０¹⁹ａｔｏｍｓ／ｃｍ³となるように調節する。
【００９７】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ⁺領域を
形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ⁺領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００９８】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域６２８、ドレイン領域６２９、低濃度不純物領域６３０、チャネル形成領域６３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域６３２、ドレイン領域６３３、低濃度不純物領域６３４、チャネル形成領域６３５が確定する（図７（Ｄ））。
【００９９】
なお、図７（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１００】
次に、図８（Ａ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク６３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１０１】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１０２】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域６３７、ドレイン領域６３８、低濃度不純物領域６３９、チャネル形成領域６４０が形成される（図８（Ａ））。
【０１０３】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１０４】
次に、層間絶縁膜６４１として酸化珪素膜と窒化珪素膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極６４２、６４３、および６４４、ドレイン電極６４５、６４６を形成して図８（Ｂ）に示す状態を得る。なお、層間絶縁膜６４１として有機性樹脂膜を用いることもできる。
【０１０５】
図８（Ｂ）に示す状態が得られたら、有機性樹脂膜からなる第１の層間絶縁膜６４７を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。
【０１０６】
次に、第１の層間絶縁膜６４７上に遮光性を有する膜でなるブラックマスク６４８を１００ｎｍの厚さに形成する。なお、本実施例では、ブラックマスク６４８としてチタン膜を用いるが、黒色顔料を含む樹脂膜等を用いることもできる。
【０１０７】
ブラックマスク６４８を形成したら、第２の層間絶縁膜６４９として酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかまたはそれらの積層膜を０．１〜０．３μｍの厚さに形成する。そして層間絶縁膜６４７および層間絶縁膜６４９にコンタクトホールを形成し、画素電極６５０を１２０ｎｍの厚さに形成する。本実施例の構成によると、ブラックマスク６４８と画素電極６５０とが重畳する領域で補助容量が形成されている（図８（Ｃ））。なお、本実施例は透過型の液晶パネルの例であるため画素電極６５０を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１０８】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１０９】
次に、図９に示すように、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【０１１０】
図８（Ｃ）の状態のアクティブマトリクス基板に配向膜６５１を形成する。本実施例では、配向膜６５１には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６５２、透明導電膜６５３、配向膜６５４とで構成される。
【０１１１】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０１１２】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料６５５を注入し、封止剤（図示せず）によって完全に封止する。よって、図９に示すような透過型の液晶パネルが完成する。
【０１１３】
なお本実施例では、液晶パネルがＴＮ（ツイストネマチック）モードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１１４】
よって、本実施例では、液晶パネルに電圧が印加されていないとき白表示となる、いわゆるノーマリホワイトモードで表示を行うことが理解される。
【０１１５】
なお、本実施例の液晶パネルは、ＦＰＣを取り付ける端面のみアクティブマトリクス基板が外部に出ており、残りの３つの端面は揃っている。
【０１１６】
上記の工程を経て作製された液晶パネルが、光学エンジンに搭載され、リア型プロジェクションＴＶに組み込まれる。
【０１１７】
なお、本実施例のリア型プロジェクションＴＶは、搭載される液晶パネルの画素ピッチを３２μｍとし、スクリーンサイズを３０インチとしたため、スクリーン上に映し出される画素のピッチは０．３４ｍｍとなった。しかし、スクリーンサイズは３０インチに限定されることはなく、２５〜３５インチのサイズをとることができる。スクリーンのサイズが２５〜３５インチとなっても、光学系を変更することによって、液晶パネルの画素ピッチのデザインを変更することなく対応できる。
【０１１８】
また、液晶パネルの画素ピッチを３２μｍより大きく、あるいは３２μｍより小さくした場合でも、光学系を変更することによって上記のような様々なスクリーンサイズに適応させることができる。
【０１１９】
また、本実施例のリア型プロジェクションＴＶは、１９２０×１０８０画素よりも更に高精細とすることも可能である。例えば、２０４８×２０４８画素などの更に高精細なリア型プロジェクションＴＶとすることもできる。また、本実施例の解像度よりも低くすることも可能である。
【０１２０】
次に、本実施例に従って作製した液晶パネルのＴＦＴの電気特性を調べた結果について以下に述べる。測定は市販の装置（ヒューレットパッカード社製：型番４１４５Ｂ）を用いて行なった。
【０１２１】
図１４を参照する。図１４には、本実施例に従って作製したＴＦＴを積極的に加熱し、その状態で繰り返し測定による劣化加速試験を行なった時の結果が示されている。
【０１２２】
図１４（Ａ）には、ＴＦＴのＬ／Ｗ（チャネル長／チャネル幅）が、６．６μｍ／２μｍのトリプルゲイト型ＴＦＴを室温で測定した結果であり、図１４（Ｂ）は、同じトリプルゲイト型ＴＦＴを１２５℃に加熱して調べた結果である。
【０１２３】
図１４（Ａ）に示すように、室温で劣化加速試験を行なった場合、イニシャル状態のＩｄ−Ｖｇ特性（ドレイン電流−ゲイト電圧特性）１４０１（実線）と劣化加速試験のＩｄ−Ｖｇ特性１４０２（点線）とでは変化が見られないが、イニシャル状態のモビリティ１４０３（実線）に対して劣化加速試験のモビリティ１４０４（点線）は、最大値で２０％近くも劣化している。
【０１２４】
一方、図１４（Ｂ）に示すように、１２５℃で加熱した状態で劣化加速試験を行なった場合、イニシャル状態のＩｄ−Ｖｇ特性１４０５（実線）および劣化加速試験後のＩｄ−Ｖｇ特性１４０６（点線）には、ほとんど変化が見られず、イニシャル状態のモビリティ１４０７（実線）と劣化加速試験後のモビリティ１４０８（点線）との間にも大きな変化は見られなかった。
【０１２５】
以上の結果から、本発明の液晶パネルに使用されるＴＦＴは、熱を加えることで劣化しにくくなる性質を持つことが確認された。この効果は、８０℃以上で顕著になり、２５０℃程度まで確認されている。本出願人の実験では、１００℃〜２００℃の温度範囲内で安定な効果が得られている。
【０１２６】
上述した、熱によりＴＦＴの劣化を防ぐことができる、あるいは抑制することができるという効果は、本願発明で利用するＴＦＴに特有のものである。本出願人がいわゆる低温ポリシリコンに対して上記と同様の測定を行なった結果、加熱によりしきい値電圧（Ｖｔｈ）が大きくシフトしてしまい、特性の顕著な劣化が見られた。
【０１２７】
なお、低温ポリシリコンとしてニッケルのような触媒元素を使用して結晶化させたものと、触媒元素を使用せずレーザーアニール飲みで結晶化させたものとを調べたが、いずれの場合も結果は同じであり、特性の顕著な劣化が見られた。
【０１２８】
上述した測定結果からもわかるように本発明に用いられるＴＦＴは、加熱による特性の劣化防止あるいは抑制に優れている。よって、本実施例のプロジェクションＴＶに組み込まれる、強い光源にさらされる液晶パネルにこのようなＴＦＴを用いることは、その優れた特性を十分に活用できると考えられる。
【０１２９】
（実施例２）
【０１３０】
本実施例では、上記実施例１において光学エンジンに搭載された液晶パネルのデザインルールを変更した場合の例について説明する。
【０１３１】
図１０を参照する。図１０には、本実施例の液晶パネルのアクティブマトリクス基板の上面図が示される。
【０１３２】
１０００は基板である。１００１は画素マトリクス回路であり、対角１．８インチのスペースに配置された１９２０×１０８０（水平方向の画素数×垂直方向の画素数）の画素１００６によって構成されている。なお、各画素１００６は、実施例１と同様に、それぞれＴＦＴを備えている。また、画素マトリクス回路には上記の画素ＴＦＴの他に、表示に関与しないダミーのＴＦＴも幾つか配置されている。
【０１３３】
画素マトリクス回路１００１の一部を拡大した図が矢印によって示されている。画素１００６に注目すると、本実施例の画素サイズは２２μｍ×２２μｍであることが理解される。よって本実施例の液晶パネルの画素ピッチは、２２μｍである。また、画素の面積は、４８４μｍ²である。
【０１３４】
また、本実施例では、画素の形状は正方形としたが、長方形とすることも可能である。
【０１３５】
１０２および１０３はソース側ドライバ回路であり、１０４はゲイト側ドライバ回路である。なお、本実施例のドライバ回路は、８ビットのデジタルドライバ回路である。
【０１３６】
図１１には、本実施例の液晶パネルを搭載した光学エンジンを組み込んだリア型プロジェクションＴＶの前面図が示される。
【０１３７】
本実施例のリア型液晶プロジェクションＴＶは、スクリーン（あるいはスクリーンに映し出される映像）のサイズは、対角２５インチである。
【０１３８】
図１１には、スクリーンの一部を拡大した図が示されている。図１１において、スクリーンの一部を拡大した図に注目すると、スクリーン上に映し出される画素のサイズは、本実施例では約０．２８ｍｍ×約０．２８ｍｍである。よって、スクリーン上に映し出される画素ピッチは、０．２８ｍｍである。また、スクリーン上に映し出される画素の面積は、０．０７８４ｍｍ²である。
【０１３９】
本実施例の液晶パネルは、実施例１で述べた製造方法によって作製され得る。また、本実施例のリア型プロジェクションＴＶは、実施例１で述べたような角度調節機能付き台あるいは／およびスクリーン角度調節機構を追加することによって、実施例１と同様の効果を得ることができる。
【０１４０】
なお、本実施例のリア型プロジェクションＴＶは、搭載される液晶パネルの画素ピッチを２２μｍとし、スクリーンサイズを２５インチとしたため、スクリーン上に映し出される画素のピッチは０．２８ｍｍとなった。しかし、スクリーンサイズは３０インチに限定されることはなく、２５〜３５インチのサイズをとることができる。スクリーンのサイズが２５〜３５インチとなっても、光学系を変更することによって、液晶パネルの画素ピッチのデザインを変更することなく対応できる。
【０１４１】
また、液晶パネルの画素ピッチを２２μｍより大きく、あるいは２２μｍより小さくした場合でも、光学系を変更することによって上記のような様々なスクリーンサイズに適応させることができる。
【０１４２】
なお、本実施例では反射型の液晶パネルを搭載した光学エンジンの一例を示したものにすぎず、他の光学系を用いて光学エンジンを構成することも可能である。
【０１４３】
また、本実施例のリア型プロジェクションＴＶのスクリーンのサイズは、１６：９（横：縦）となっているが、これに限定されるわけではない。たとえば、４：３などのサイズのスクリーンを用いることができる。これに応じて液晶パネルの画素のサイズを変更することが必要となる。
【０１４４】
（実施例３）
【０１４５】
本実施例では、上記実施例１あるいは２で用いられた透過型液晶パネルを、反射型の液晶パネルとした。また、液晶パネルの画素ピッチは実施例１あるいは２に従う。実施例１あるいは２と異なる点は、アクティブマトリクス基板側の画素電極に、反射電極が用いられることである。また、光学エンジンの光学系にも変更を要する。なお、反射電極には、アルミニウム（Ａｌ）、Ｔｉ（チタン）、あるいはこれらの合金などが用いられ得る。
【０１４６】
図１２を参照する。図１２には、本実施例のリア型プロジェクションＴＶに組み込まれる光学エンジン１２００の構成図が示されている。
【０１４７】
１２０１は白色光源、１２０２、１２０３はダイクロイックミラー、１２０４は全反射ミラー、１２０５〜１２０７は偏光ビームスプリッタ（ＰＢＳ）、１２０８〜１２１０はそれぞれＲ、Ｇ、Ｂに対応する反射型液晶パネル、１２１１はダイクロイックプリズム、１２１２は投射レンズである。
【０１４８】
白色光源１２０１から発した強光は、ダイクロイックミラー１２０２で赤の波長領域の光のみを透過し、緑および青の波長領域の光を反射する。さらに、ダイクロイックミラー１２０３では、緑の波長領域の光のみが反射される。
【０１４９】
ダイクロイックミラー１２０２を透過した赤の波長領域の光は、全反射ミラー１２０４で反射され、偏光ビームスプリッタ１２０６へ入射する、また、緑の波長領域の光は偏光ビームスプリッタ１２０５へ入射し、赤の波長領域の光は偏光ビームスプリッタ１２０７に入射する。
【０１５０】
偏光ビームスプリッタ１２０５〜７は、入射光をＰ偏光とＳ偏光とに分離する機能を有し、且つＰ偏光のみを透過させる機能を有している。従って、Ｒ、Ｇ、Ｂに対応する液晶パネル１２０８〜１２０９にはそれぞれＲ、Ｇ、Ｂに対応するＳ偏光のみが入射する。
【０１５１】
本実施例の液晶パネル１２０８〜１２０９は、電界制御複屈折モード（ＥＣＢ）で動作する。また、液晶分子は基板に対してある角度をもって垂直配向している。よって、各液晶パネル１２０８〜１２０９は画素がオフ状態にある時は入射光の偏光状態を変化させないで反射させるように液晶分子が配向している。また、画素がオン状態にある時は液晶分子の配向状態が変化し、入射光の偏光状態が変化する。
【０１５２】
従って、液晶パネル１２０８〜１２０９で反射されたＳ偏光は、画素がオン状態にあった部分に対応した光のみ、偏光状態が変化し、偏光ビームスプリッタ１２０５〜１２０７を透過することができる。
【０１５３】
こうして、偏光ビームスプリッタ１２０５〜１２０７を透過した映像情報を含む光は、ダイクロイックプリズム１２１１で合成され、投射レンズ１２１２から出射される。
【０１５４】
上述したような光学エンジンが、リア型プロジェクションＴＶの本体に組み込まれる。
【０１５５】
なお、本実施例では反射型の液晶パネルを搭載した光学エンジンの一例を示したものにすぎず、他の光学系を用いて光学エンジンを構成することも可能である。
【０１５６】
（実施例４）
【０１５７】
本実施例では、光源からの光に画像情報を与える光学モジュールとして３枚のＤＭＤ（デジタルミラーデバイス）を搭載した光学エンジンを組み込んだリア型プロジェクションＴＶを提供する
【０１５８】
なお、本実施例の３枚のＤＭＤが搭載された光学エンジンを組み込んだリアプロジェクションＴＶは、高精細かつ高画質な映像を提供することができる。
【０１５９】
また、本実施例では、３枚のＤＭＤが搭載された光学エンジンを例にとって説明したが、１つのＤＭＤによって構成される光学エンジンを組み込んだリア型プロジェクションＴＶも実現することができる。
【０１６０】
（実施例５）
【０１６１】
本実施例では、シリコン基板上に形成された回路（代表的にはＣＭＯＳ回路）の上にミラーを形成したアクティブマトリクス基板と、対向基板との間に液晶を挟むことによって実現される反射型液晶パネル（Ｓｉｌｉｃｏｎ Ｂａｓｅｄ液晶パネル）を光源からの光に画像情報を与える光学モジュールとして用いる場合について説明する。この液晶パネルが搭載された光学エンジンを組み込んだリア型プロジェクションＴＶについて説明する。他の構成については実施例１あるいは２に従う。光学系に関しては、実施例３に示したものを用いても良い。
【０１６２】
図１３を参照する。図１３には、本実施例で用いられる液晶パネルの断面図を示したものである。１３０１はシリコン基板であり、マトリクス状に配置されたＣＭＯＳ回路や、駆動回路などが形成される。１３０２はミラーであり、各画素（本実施例では、１９２０×１０８０とした）が１枚のミラーを有している。１３０３は液晶であり、１３０４は対向基板のガラスである。
【０１６３】
なお、本実施例では画素数は、１９２０×１０８０としたが、これに限定されない。
【０１６４】
このような液晶パネルが３枚搭載された光学エンジンを組み込んだリア型プロジェクションＴＶが提供される。
【０１６５】
（実施例６）
【０１６６】
上記実施例１〜３ではトップゲイト型のＴＦＴを有する液晶パネルについて述べたが、本発明のリア型プロジェクションＴＶは、逆スタガ型のＴＦＴを有する液晶パネルが用いられる。その他の構成については、上記実施例１〜３に従うものとする。
【０１６７】
【発明の効果】
【０１６８】
本発明のリア型プロジェクションＴＶによると、高精細かつ高画質なリア型プロジェクションＴＶが低価格で提供される。
【０１６９】
また、本発明のリア型プロジェクションＴＶは、そのサイズは高精細にもかかわらずコンパクトであり、デジタル地上放送にも対応することができる。
【図面の簡単な説明】
【図１】 本発明のリア型プロジェクションＴＶに搭載される液晶パネルのアクティブマトリクス基板の上面図および部分拡大図である。
【図２】 本発明のリア型プロジェクションＴＶに搭載される光学エンジンの構成図である。
【図３】 本発明のリア型プロジェクションＴＶの側面図および斜視図である。
【図４】 本発明のリア型プロジェクションＴＶの正面図およびスクリーンの部分拡大図である。
【図５】 本発明のリア型プロジェクションＴＶの側面図である。
【図６】 本発明のリア型プロジェクションＴＶに搭載される液晶パネルの製造工程を示す図である。
【図７】 本発明のリア型プロジェクションＴＶに搭載される液晶パネルの製造工程を示す図である。
【図８】 本発明のリア型プロジェクションＴＶに搭載される液晶パネルの製造工程を示す図である。
【図９】 本発明のリア型プロジェクションＴＶに搭載される液晶パネルの断面図を示す図である。
【図１０】 本発明のリア型プロジェクションＴＶに搭載される液晶パネルのアクティブマトリクス基板の上面図および部分拡大図である。
【図１１】 本発明のリア型プロジェクションＴＶの正面図およびスクリーンの部分拡大図である。
【図１２】 本発明のリア型プロジェクションＴＶに搭載される光学エンジンの構成図である。
【図１３】 本発明のリア型プロジェクションＴＶに搭載され反射型液晶パネルの構成図である。
【図１４】 実施例１の製造方法によって作製されたＴＦＴの特性を示す図である。
【符号の説明】
１００ 基板
１０１ 画素マトリクス回路
１０２、１０３ ソース側ドライバ回路
１０４ ゲイト側ドライバ回路
１０５、１０６ ロジック回路
１０７ 画素[0001]
[Technical field to which the invention belongs]
[0002]
The present invention relates to an active matrix liquid crystal projection TV. In particular, the present invention relates to a high-definition liquid crystal projection TV that also supports digital broadcasting.
[0003]
[Prior art]
[0004]
In recent years, interest in ATV (Advanced TV) has increased. This corresponds to digital broadcasting that starts several years later.
[0005]
In April 1997, the Federal Communications Commission (FCC) officially announced that digital terrestrial broadcasting would begin in mid-1998.
[0006]
A few days later, Microsoft USA, Intel USA and Compaq Computer USA announced that they would jointly promote the spread of digital TV.
[0007]
The above three companies have proposed three screen formats as digital terrestrial broadcast standards. This standard is called HD0, HD1, and HD2, and has the following number of pixels.
[0008]

[0009]
There is no doubt that the above three formats will become the standard for digital terrestrial broadcasting in the future, and development of high-definition displays corresponding to these formats is underway.
[0010]
[Problems to be solved by the invention]
[0011]
When considering a display corresponding to the above-described format, particularly HD2 (1920 × 1080 pixels), a CRT that is often used as a representative of conventional displays has a considerable volume due to its depth.
[0012]
Therefore, flat panel displays that have been attracting attention in recent years have attracted attention as displays that support the above-mentioned digital terrestrial broadcasting.
[0013]
Conventionally used as flat panel displays include PDP (Plasma Display Panel), PALC (Plasma Addressed Liquid Crystal), direct view TFT liquid crystal, and the like.
[0014]
First, consider a case where PDP or PALC is made compatible with the HD2 format. The technology for producing PDP or PALC is currently the finest with a pixel pitch of 0.5 mm. Here, the pixel pitch refers to the vertical or horizontal length of a pixel, assuming that a plurality of pixels of the same size are arranged. If the vertical and horizontal lengths of the pixels are the same, a PDP or PALC corresponding to the HD2 format with a pixel pitch of 0.5 mm is manufactured. Therefore, it is too big for a display for individuals to enjoy. If the viewing distance with respect to the size of the display is taken into consideration, the image is too rough at a pixel pitch of 0.5 mm, and a high-definition video cannot be fully enjoyed.
[0015]
As a display for individuals to enjoy high-definition video, a diagonal of about 25 to 35 inches is appropriate. In the case of PDP or PALC, it is necessary to set the pixel pitch to 0.28 to 0.4 mm in order to produce a product with a diagonal of about 25 to 35 inches corresponding to the HD2 format. It is impossible to manufacture such a PDP or PALC with the current technology, and it is required to reconstruct the photo line of the production factory.
[0016]
Reconstruction of a factory photoline is costly and time consuming and is not practical. Therefore, it is considered difficult to produce a PDP or PALC compatible with the HD2 format.
[0017]
Next, a direct view type TFT liquid crystal panel is taken as an example. Although it is possible to manufacture a direct-view TFT liquid crystal panel corresponding to the HD2 format with a diagonal of 25 to 35 inches, it is understood that the low yield is not balanced in terms of cost.
[0018]
Therefore, it is difficult to realize a display corresponding to digital terrestrial broadcasting that is approaching several years later with a flat panel display.
[0019]
Accordingly, the present invention has been made in view of the above-described problems, and is compatible with a digital terrestrial broadcast format and has a high definition of 25 to 35 inches diagonally enough for an individual to enjoy. The purpose is to provide a compact display at a low price.
[0020]
[Means for Solving the Problems]
[0021]
According to an embodiment of the invention,
The body,
Screen,
A light source;
An optical module that receives light from the light source and gives video information to the light;
Optical means for irradiating a screen with the light given the video information;
A high-definition rear projection TV equipped with at least
The module includes a plurality of pixels,
A high-definition rear projection TV is provided in which the pitch of pixels irradiated on the screen is smaller than 0.5 mm. This achieves the above object.
[0022]
The optical module may be a liquid crystal panel.
[0023]
The size of the screen may be 25 to 35 inches.
[0024]
The liquid crystal panel may have 1920 pixels in the horizontal direction and 1080 pixels in the vertical direction.
[0025]
The pitch of the pixels irradiated on the screen may be 0.34 mm or less.
[0026]
The pixel pitch of the liquid crystal panel may be 32 μm or less.
[0027]
A mechanism capable of changing the angle of the screen may be further provided.
[0028]
You may further provide the stand with an angle adjustment function.
[0029]
Also, according to an embodiment of the present invention,
The body,
Screen,
A light source;
An optical module that receives light from the light source and gives video information to the light;
Optical means for irradiating a screen with the light given the video information;
A high-definition rear projection TV equipped with at least
The module includes a plurality of pixels,
The area of the pixels irradiated on the screen is 0.25 mm. ² The following high-definition rear projection TV is provided. This achieves the above object.
[0030]
The optical module may be a liquid crystal panel.
[0031]
The area of the pixel of the liquid crystal panel is 1100 μm ² It may be the following.
[0032]
The details of the high-definition rear projection TV of the present invention will be described with the embodiments described below.
[0033]
【Example】
[0034]
Example 1
[0035]
In this embodiment, a high-definition rear projection TV having a high-performance TFT (thin film transistor) will be described. The rear projection TV of this embodiment has three liquid crystal panels having 1920 × 1080 (the number of pixels in the horizontal direction × the number of pixels in the vertical direction) as optical modules that give image information to the light from the light source. Using.
[0036]
Please refer to FIG. FIG. 1 is a top view of an active matrix substrate side of a liquid crystal panel used in the rear projection TV of this embodiment.
[0037]
Reference numeral 100 denotes a substrate. Reference numeral 101 denotes a pixel matrix circuit, which is composed of pixels 107 of 1920 × 1080 (the number of pixels in the horizontal direction × the number of pixels in the vertical direction) arranged in a diagonal 2.6-inch space. Each pixel 107 includes a TFT. In addition to the pixel TFTs described above, some dummy TFTs that are not involved in display are also arranged in the pixel matrix circuit.
[0038]
An enlarged view of a part of the pixel matrix circuit 101 is indicated by an arrow. When attention is paid to the pixel 107, it is understood that the pixel size of this embodiment is 32 μm × 32 μm. Therefore, the pixel pitch of the liquid crystal panel of this embodiment is 32 μm.
[0039]
In this embodiment, the pixel area is 1024 μm. ² However, it is preferably about 1100 μm or less.
[0040]
In this embodiment, the pixel shape is a square, but it may be a rectangle.
[0041]
Reference numerals 102 and 103 denote source side driver circuits, and reference numeral 104 denotes a gate side driver circuit. The corresponding TFT of the pixel matrix circuit 101 is switched by the scanning signal from the gate side driver circuit 104 and the gradation voltage signal from the source side driver circuits 102 and 103. Note that the source side driver circuit 102 supplies gradation voltage signals to the odd-numbered column TFTs of the pixel matrix circuit 101, and the source side driver circuit 103 supplies gradation voltage signals to the even-numbered column TFTs of the pixel matrix circuit 101. Note that the driver circuit of the present embodiment is an 8-bit digital driver circuit.
[0042]
Logic circuits 105 and 106 include logic circuits other than driver circuits such as a pulse generator, a dividing circuit, a correction circuit, an LCD controller, and a memory.
[0043]
In addition, the substrate 100 is provided with an FPC (Flexible Print Circuit) or the like.
[0044]
The active matrix substrate and a counter substrate (not shown) provided with a transparent electrode are bonded together via a sealant (not shown), liquid crystal (not shown) is injected, and a sealant (not shown) ) Seal the liquid crystal inlet. A completed liquid crystal panel is thus obtained.
[0045]
Next, a three-plate rear projection TV incorporating the liquid crystal panel of this embodiment will be described.
[0046]
Please refer to FIG. FIG. 2 is a schematic configuration diagram of the optical engine 200 of the three-plate rear projection TV according to the present embodiment. A light source 201 supplies white light. Reference numerals 202 and 203 denote dichroic mirrors that each reflect light in a certain wavelength region and transmit the remaining light. In this embodiment, the dichroic mirror 202 reflects light in the red wavelength region, and the dichroic mirror 203 reflects light in the blue wavelength region. In this embodiment, the two dichroic mirrors 202 and 203 that reflect light in the red and blue wavelength regions are used, but the present invention is not limited to this. An optical engine of the rear projection TV of the present invention can be configured by combining any two dichroic mirrors that reflect light in the red, blue, or green wavelength region.
[0047]
204, 205, and 206 are total reflection mirrors. Reference numerals 207, 208, and 209 denote transmissive liquid crystal panels. As will be described later, a drive circuit is integrally formed on a substrate. Red light is incident on the transmissive liquid crystal panel 207, blue light is incident on the transmissive liquid crystal panel 208, and green light is incident on the transmissive liquid crystal panel 209. A dichroic prism 210 synthesizes video information from three transmissive liquid crystal panels and supplies the synthesized video information to the projection lens 211.
[0048]
The optical engine 200 having the above configuration is incorporated in the rear projection TV. FIGS. 3A and 3B are a side view and a perspective view of a rear type liquid crystal projection TV in which the optical engine 200 is incorporated.
[0049]
Reference numeral 301 denotes a rear projection TV main body. Reference numeral 302 denotes a reflector that serves as a mirror that reflects an image emitted from the optical engine 200 toward the screen 303.
[0050]
The depth of the rear projection TV of this embodiment is about 20 cm as shown in FIG. This depth can be changed by changing the design of the projection lens of the optical engine and other optical systems. Therefore, the depth of the rear projection TV of the present embodiment is not limited to this, but is preferably as small as possible in order to achieve compactness.
[0051]
FIG. 3B is a perspective view of a rear projection TV. In the rear projection TV of this embodiment, the size of the screen (or the image projected on the screen) is 30 inches diagonal.
[0052]
FIG. 4 shows a front view of the rear projection TV of the present embodiment, and shows an enlarged view of a part of the screen.
[0053]
In FIG. 4, when attention is paid to the enlarged view of a part of the screen, the size of the pixel displayed on the screen is about 0.34 mm × about 0.34 mm in the present embodiment. Therefore, the pitch of the pixels displayed on the screen is 0.34 mm. The area of the pixel displayed on the screen is 0.1156 mm. ² It is.
[0054]
Moreover, it is preferable that the pitch of the pixels projected on the screen is smaller than 0.5 mm. Moreover, the area of the pixel projected on the screen is 0.25 mm. ² The following is preferable.
[0055]
The screen size of the rear projection TV of this embodiment is 16: 9 (horizontal: vertical), but is not limited to this. For example, a screen having a size of 4: 3 can be used. Accordingly, it is necessary to change the pixel size of the liquid crystal panel.
[0056]
FIG. 5 shows an example in which a base 501 with an angle adjustment function is attached to the lower part of the rear projection TV of this embodiment. 5B to 5D show a case where the rear projection TV of this embodiment is placed on a control system 502 such as a personal computer.
[0057]
Since the depth of the rear projection TV of the present embodiment is about 20 cm, it can be moved back and forth by a stage 501 with an angle adjustment function. ₁ Can be inclined only (FIG. 5B). In addition, as shown in FIG. ₁ Is preferably in an angle range in which the rear portion of the rear projection TV of this embodiment does not protrude rearward. By doing so, the upper and lower viewing angles can be compensated.
[0058]
In addition, since the rear projection TV can be rotated from the front to the left and right by the stand 501 with the angle adjustment function, the main body 301 can be freely rotated to a position where it can be easily seen.
[0059]
In FIG. 5C, the angle of the screen 303 of the rear projection TV of this embodiment is θ. ₂ It can only be changed. By changing the vertical angle of the screen 303, the same effect as in FIG. 5B can be obtained.
[0060]
FIG. 5D shows a top view of the rear projection TV of this embodiment. As shown in FIG. 5D, the horizontal angle of the screen 303 is θ _Three Can only be changed.
[0061]
However, when the angle of the screen 303 is changed, it is necessary to change the position of the reflector, the position of the optical system, the position of the optical engine, or the like accordingly. Therefore, when changing the angle of the screen 303, these parts must be changed to appropriate positions at the same time. Therefore, a mechanism capable of simultaneously changing these positions is provided.
[0062]
Next, a manufacturing process of a liquid crystal panel mounted on the optical engine of the rear projection TV of this embodiment will be described.
[0063]
In this embodiment, an example in which a plurality of TFTs are formed on a substrate having an insulating surface and a pixel matrix circuit, a driving circuit, a logic circuit, and the like are monolithically configured is shown in FIGS. In this embodiment, one pixel of the pixel matrix circuit and a CMOS circuit which is a basic circuit of another circuit (a drive circuit, a logic circuit, etc.) are formed at the same time. In this embodiment, the manufacturing process will be described in the case where each of the P-channel TFT and the N-channel TFT has one gate electrode. However, the manufacturing process is described, but a plurality of gate electrodes such as a double gate type are provided. A CMOS circuit using TFTs can also be fabricated in the same manner.
[0064]
Please refer to FIG. First, a quartz substrate 601 is prepared as a substrate having an insulating surface. A silicon substrate on which a thermal oxide film is formed can be used instead of the quartz substrate. Alternatively, a method may be employed in which an amorphous silicon film is once formed on a quartz substrate and is completely thermally oxidized to form an insulating film. Further, a quartz substrate, a ceramic substrate, or a silicon substrate on which a silicon nitride film is formed as an insulating film may be used.
[0065]
Reference numeral 602 denotes an amorphous silicon film, which is adjusted so that the final film thickness (thickness considering the film reduction after thermal oxidation) is 10 to 75 nm (preferably 15 to 45 nm). It is important to thoroughly control the impurity concentration in the film during film formation.
[0066]
It is important to thoroughly control the impurity concentration in the film when forming the amorphous silicon film. In the case of this embodiment, the concentrations of C (carbon) and N (nitrogen), which are impurities that inhibit crystallization, in the amorphous silicon film 602 are both 5 × 10 5. ¹⁸ atoms / cm ^Three Less than (typically 5 x 10 ¹⁷ atoms / cm ^Three Or less, preferably 2
× 10 ¹⁷ atoms / cm ^Three Below), O (oxygen) is 1.5 × 10 ¹⁹ atoms / cm ^Three Less than (typically 1 x 10 ¹⁸ atoms / cm ^Three Or less, preferably 5 × 1
0 ¹⁷ atoms / cm ^Three The following is managed. This is because if each impurity is present at a concentration higher than this, it will adversely affect the subsequent crystallization and cause deterioration of the film quality after crystallization. In the present specification, the impurity element concentration in the film is defined by the minimum value in the measurement result of SIMS (mass secondary ion analysis).
[0067]
In order to obtain the above-described configuration, it is desirable that the low-pressure thermal CVD furnace used in this embodiment periodically perform dry cleaning to clean the film formation chamber. Dry cleaning is performed at 100 to 300 sccm of ClF in a furnace heated to about 200 to 400 ° C. _Three A (chlorine fluoride) gas is allowed to flow, and the film formation chamber may be cleaned with fluorine generated by thermal decomposition.
[0068]
According to the knowledge of the present applicant, the furnace temperature was set to 300 ° C., and ClF _Three When the flow rate of (chlorine fluoride) gas is set to 300 sccm, deposits of about 2 μm thickness (mainly containing silicon as a main component) can be completely removed in 4 hours.
[0069]
Further, the hydrogen concentration in the amorphous silicon film 602 is also a very important parameter, and it seems that a film with better crystallinity can be obtained by keeping the hydrogen content low. Therefore, the amorphous silicon film 602 is preferably formed by a low pressure thermal CVD method. Note that the plasma CVD method can be used by optimizing the film formation conditions.
[0070]
Next, a crystallization process of the amorphous silicon film 602 is performed. As a crystallization means, the technique described in JP-A-7-130652 is used. Either means of Example 1 or Example 2 of the publication can be used, but in this example, the technical contents described in Example 2 of the same public relations (detailed in JP-A-8-78329) are used. preferable.
[0071]
In the technique described in Japanese Patent Laid-Open No. 8-78329, first, a mask insulating film 603 for selecting a region where a catalyst element is added is formed. The mask insulating film 603 has a plurality of openings for adding a catalytic element. The position of the crystal region can be determined by the position of the opening.
[0072]
Then, a solution containing nickel (Ni) as a catalyst element that promotes crystallization of the amorphous silicon film is applied by a spin coating method to form a Ni-containing layer 604. In addition to nickel, cobalt (Co), iron (Fe), palladium (Pd), germanium (Ge), platinum (Pt), copper (Cu), gold (Au), etc. may be used as the catalyst element. Yes (FIG. 6A).
[0073]
The catalyst element addition step may be performed by an ion implantation method or a plasma doping method using a resist mask. In this case, since the occupied area of the added region can be reduced and the growth distance of the lateral growth region can be easily controlled, this is an effective technique for configuring a miniaturized circuit.
[0074]
Next, after the catalyst element addition step is completed, after dehydrogenation at 450 ° C. for about 1 hour, 500 to 700 ° C. (typically 550 to 650 ° C.) in an inert atmosphere, hydrogen atmosphere or oxygen atmosphere. The amorphous silicon film 602 is crystallized by applying heat treatment for 4 to 24 hours at a temperature. In this embodiment, heat treatment is performed at 570 ° C. for 14 hours in a nitrogen atmosphere.
[0075]
At this time, the crystallization of the amorphous silicon film 602 proceeds preferentially from the nuclei generated in the nickel-added regions 605 and 606, and crystal regions 607 and 608 grown almost parallel to the substrate surface of the substrate 601. Is formed. These crystal regions 607 and 608 are called lateral growth regions. Since the lateral growth regions are relatively aligned and individual crystals are assembled, there is an advantage that the overall crystallinity is excellent (FIG. 6B).
[0076]
Note that even when the technique described in Example 1 of the above-mentioned Japanese Patent Application Laid-Open No. 7-130652 is used, a region that can be microscopically referred to as a lateral growth region is formed. However, since nucleation occurs non-uniformly in the plane, there is a difficulty in controlling the grain boundaries.
[0077]
When the heat treatment for crystallization is completed, the mask insulating film 603 is removed and patterning is performed to form island-like semiconductor layers (active layers) 609, 610, and 611 including lateral growth regions 607 and 608 (FIG. 6 (C)).
[0078]
Here, 609 is an active layer of an N-type TFT constituting a CMOS circuit, 610 is an active layer of a P-type TFT constituting a CMOS circuit, and 611 is an active layer of an N-type TFT (pixel TFT) constituting a pixel matrix circuit. .
[0079]
After the active layers 609, 610, and 611 are formed, a gate insulating film 612 made of an insulating film containing silicon is formed thereon (FIG. 6C).
[0080]
Then, as shown in FIG. 6D, heat treatment (catalyst element gettering process) for removing or reducing the catalyst element (nickel) is performed. In this heat treatment, a halogen element is included in the treatment atmosphere, and the gettering effect of the metal element by the halogen element is used.
[0081]
Note that the heat treatment is preferably performed at a temperature exceeding 700 ° C. in order to obtain a sufficient gettering effect by the halogen element. Below this temperature, decomposition of the halogen compound in the processing atmosphere becomes difficult, and the gettering effect may not be obtained.
[0082]
Therefore, in this embodiment, this heat treatment is performed at a temperature exceeding 700 ° C., preferably 800 to 1000 ° C. (typically 950 ° C.), and the treatment time is 0.1 to 6 hr, typically 0.5 to 1 hr.
[0083]
In this example, hydrogen chloride (HCl) was contained at a concentration of 0.5 to 10% by volume (3% by volume in this example) in an oxygen atmosphere at 950 ° C. for 30 minutes. An example of performing the heat treatment will be described. If the HCl concentration is higher than the above concentration, the surface of the active layers 609, 610, and 611 is not preferable because irregularities of about the film thickness occur.
[0084]
In addition, an example in which HCl gas is used as a compound containing a halogen element has been shown, but as other gases, typically HF, NF _Three , HBr, Cl ₂ , ClF _Three , BC
l ₂ , F ₂ , Br ₂ One or more kinds selected from halogen-containing compounds such as
Things can be used.
[0085]
In this step, it is considered that nickel in the active layers 609, 610, and 611 is gettered by the action of chlorine, becomes volatile nickel chloride, and is separated into the atmosphere and removed. In this step, the concentration of nickel in the active layers 609, 610, and 611 is 5 × 10 ¹⁷ atoms / cm ^Three Reduced to:
[0086]
5 × 10 ¹⁷ atoms / cm ^Three The value is the detection lower limit of SIMS (mass secondary ion analysis). As a result of analyzing the TFT prototyped by the applicant, 1 × 10 ¹⁸ atoms / cm ^Three The following (preferably 5 × 10 ¹⁷ atoms / cm ^Three Below)
The influence of nickel on TFT characteristics was not confirmed. However, the impurity concentration in this specification is defined by the minimum value of the measurement result of SIMS analysis.
[0087]
Further, the heat treatment causes a thermal oxidation reaction to proceed at the interface between the active layers 609, 610, and 611 and the gate insulating film 612, and the thickness of the gate insulating film 612 increases by the amount of the thermal oxide film. When the thermal oxide film is formed in this way, a semiconductor / insulating film interface with very few interface states can be obtained. In addition, there is an effect of preventing formation defects (edge thinning) of the thermal oxide film at the end portion of the active layer.
[0088]
Further, the gettering process of the catalytic element may be performed after removing the mask insulating film 603 and before patterning the active layer. Further, the catalytic element gettering process may be performed after patterning the active layer. Further, any gettering process may be combined.
[0089]
Furthermore, it is also effective to improve the film quality of the gate insulating film 612 by performing heat treatment at 950 ° C. for about one hour in the nitrogen atmosphere after the heat treatment in the halogen atmosphere.
[0090]
Note that the halogen elements used for the gettering treatment were found to be 1 × 10 6 in the active layers 609, 610, and 611 by SIMS analysis. ¹⁵ atoms / cm ^Three ~ 1x10 ²⁰ atoms / cm ^Three It has also been confirmed that it remains at a concentration of. At this time, SIMS analysis has confirmed that the above-described halogen element is distributed in a high concentration between the active layers 609, 610, and 611 and the thermal oxide film formed by the heat treatment.
[0091]
In addition, as a result of performing SIMS analysis on other elements, typical impurities C (carbon), N (nitrogen), O (oxygen), and S (sulfur) are all 5 × 10 5. ¹⁸ atoms / cm ^Three Less (typically 1 x 10 ¹⁸ atoms / cm ^Three Or less)
Was confirmed.
[0092]
Next, a metal film mainly composed of aluminum (not shown) is formed, and later gate electrode prototypes 613, 614, and 615 are formed by patterning. In this embodiment, an aluminum film containing 2 wt% scandium is used (FIG. 7A).
[0093]
Next, porous anodic oxide films 616, 617, and 618, non-porous anodic oxide films 619, 620, and 621, gate electrodes 622, 623, and 624 are formed by the technique described in Japanese Patent Laid-Open No. 7-135318. It is formed (FIG. 7B).
[0094]
7B is obtained, the gate insulating film 612 is then etched using the gate electrodes 622, 623, and 624 and the porous anodic oxide films 616, 617, and 618 as masks. Then, the porous anodic oxide films 616, 617, and 618 are removed to obtain the state of FIG. In FIG. 7C, reference numerals 625, 626, and 627 denote gate insulating films after processing.
[0095]
Next, an impurity element adding step for imparting one conductivity is performed. As the impurity element, P (phosphorus) or As (arsenic) may be used for the N type, and B (boron) or Ga (gallium) may be used for the P type.
[0096]
In this embodiment, the impurity addition is performed in two steps. First, the first impurity addition (P (phosphorus) is used in this embodiment) is performed at a high acceleration voltage of about 80 keV, and n ^- Form a region. This n ^- The region has a P ion concentration of 1 × 10 ¹⁸ atoms /
cm ^Three ~ 1x10 ¹⁹ atoms / cm ^Three Adjust so that
[0097]
Further, the second impurity addition is performed at a low acceleration voltage of about 10 keV, and n ⁺ Area
Form. At this time, since the acceleration voltage is low, the gate insulating film functions as a mask. This n ⁺ The region is adjusted so that the sheet resistance is 500Ω or less (preferably 300Ω or less).
[0098]
Through the above steps, a source region 628, a drain region 629, a low-concentration impurity region 630, and a channel formation region 631 of an N-type TFT constituting the CMOS circuit are formed. Further, a source region 632, a drain region 633, a low-concentration impurity region 634, and a channel formation region 635 of the N-type TFT constituting the pixel TFT are determined (FIG. 7D).
[0099]
In the state shown in FIG. 7D, the active layer of the P-type TFT constituting the CMOS circuit has the same configuration as the active layer of the N-type TFT.
[0100]
Next, as shown in FIG. 8A, a resist mask 636 is provided so as to cover the N-type TFT, and impurity ions imparting P-type (boron is used in this embodiment) are added.
[0101]
This process is also performed in two steps, similar to the impurity addition process described above. However, since it is necessary to invert the N-type to the P-type, B (boron) having a concentration several times higher than the aforementioned P-ion addition concentration is required. Add ions.
[0102]
Thus, a source region 637, a drain region 638, a low-concentration impurity region 639, and a channel formation region 640 of the P-type TFT constituting the CMOS circuit are formed (FIG. 8A).
[0103]
When the active layer is completed as described above, impurity ions are activated by a combination of furnace annealing, laser annealing, lamp annealing and the like. At the same time, the damage of the active layer received in the addition process is also repaired.
[0104]
Next, a laminated film of a silicon oxide film and a silicon nitride film is formed as the interlayer insulating film 641, and after forming contact holes, source electrodes 642, 643 and 644 and drain electrodes 645 and 646 are formed, and FIG. The state shown in (B) is obtained. Note that an organic resin film can also be used as the interlayer insulating film 641.
[0105]
When the state shown in FIG. 8B is obtained, a first interlayer insulating film 647 made of an organic resin film is formed to a thickness of 0.5 to 3 μm. As the organic resin film, polyimide, acrylic, polyimide amide, or the like is used. Advantages of the organic resin film include that the film formation method is simple, the film thickness can be easily increased, the parasitic capacitance can be reduced because the relative dielectric constant is low, and the flatness is excellent. .
[0106]
Next, a black mask 648 made of a light-shielding film is formed over the first interlayer insulating film 647 to a thickness of 100 nm. In this embodiment, a titanium film is used as the black mask 648, but a resin film containing a black pigment can also be used.
[0107]
After the black mask 648 is formed, a silicon oxide film, a silicon nitride film, an organic resin film, or a stacked film thereof is formed as the second interlayer insulating film 649 to a thickness of 0.1 to 0.3 μm. Then, contact holes are formed in the interlayer insulating film 647 and the interlayer insulating film 649, and the pixel electrode 650 is formed to a thickness of 120 nm. According to the configuration of this embodiment, an auxiliary capacitor is formed in a region where the black mask 648 and the pixel electrode 650 overlap (FIG. 8C). Since this embodiment is an example of a transmissive liquid crystal panel, a transparent conductive film such as ITO is used as the conductive film constituting the pixel electrode 650.
[0108]
Next, the entire substrate is heated in a hydrogen atmosphere at 350 ° C. for 1 to 2 hours, and the entire device is hydrogenated to compensate for dangling bonds (unpaired bonds) in the film (particularly in the active layer). Through the above steps, a CMOS circuit and a pixel matrix circuit can be manufactured on the same substrate.
[0109]
Next, as shown in FIG. 9, a process of manufacturing a liquid crystal panel based on the active matrix substrate manufactured by the above process will be described.
[0110]
An alignment film 651 is formed over the active matrix substrate in the state of FIG. In this embodiment, polyimide is used for the alignment film 651. Next, a counter substrate is prepared. The counter substrate includes a glass substrate 652, a transparent conductive film 653, and an alignment film 654.
[0111]
In this embodiment, a polyimide film in which liquid crystal molecules are aligned in parallel to the substrate is used for the alignment film. Note that after the alignment film is formed, a rubbing process is performed so that the liquid crystal molecules are aligned in parallel with a certain pretilt angle.
[0112]
Next, the active matrix substrate and the counter substrate that have undergone the above-described steps are bonded to each other through a sealing material, a spacer (both not shown), and the like by a known cell assembly step. Thereafter, a liquid crystal material 655 is injected between both substrates and completely sealed with a sealant (not shown). Therefore, a transmissive liquid crystal panel as shown in FIG. 9 is completed.
[0113]
In this embodiment, the liquid crystal panel performs display in the TN (twisted nematic) mode. Therefore, a pair of polarizing plates (not shown) are arranged so as to sandwich the liquid crystal panel in a crossed Nicol state (a state where the pair of polarizing plates have their polarization axes orthogonal to each other).
[0114]
Therefore, in this embodiment, it is understood that display is performed in a so-called normally white mode in which white display is performed when no voltage is applied to the liquid crystal panel.
[0115]
In the liquid crystal panel of this embodiment, the active matrix substrate is exposed to the outside only on the end face to which the FPC is attached, and the remaining three end faces are aligned.
[0116]
The liquid crystal panel produced through the above steps is mounted on an optical engine and incorporated in a rear projection TV.
[0117]
In the rear projection TV of this example, the pixel pitch of the mounted liquid crystal panel was 32 μm and the screen size was 30 inches, so the pitch of the pixels displayed on the screen was 0.34 mm. However, the screen size is not limited to 30 inches, and can be 25 to 35 inches. Even if the screen size is 25 to 35 inches, it is possible to cope with the change in the pixel pitch design of the liquid crystal panel by changing the optical system.
[0118]
Even when the pixel pitch of the liquid crystal panel is larger than 32 μm or smaller than 32 μm, it can be adapted to various screen sizes as described above by changing the optical system.
[0119]
In addition, the rear projection TV of this embodiment can have a higher definition than 1920 × 1080 pixels. For example, a higher definition rear projection TV having 2048 × 2048 pixels or the like may be used. It is also possible to make it lower than the resolution of this embodiment.
[0120]
Next, the results of examining the electrical characteristics of the TFT of the liquid crystal panel manufactured according to this example will be described below. The measurement was performed using a commercially available device (manufactured by Hewlett-Packard Company: Model No. 4145B).
[0121]
Refer to FIG. FIG. 14 shows the results when the TFT manufactured according to this example is positively heated and a deterioration acceleration test is performed by repeated measurement in this state.
[0122]
FIG. 14A shows the result of measuring a triple-gate TFT having a TFT L / W (channel length / channel width) of 6.6 μm / 2 μm at room temperature, and FIG. 14B shows the same triple. It is the result of heating and examining the gate type TFT at 125 ° C.
[0123]
As shown in FIG. 14A, when a deterioration acceleration test is performed at room temperature, the initial state Id-Vg characteristic (drain current-gate voltage characteristic) 1401 (solid line) and the deterioration acceleration test Id-Vg characteristic 1402 ( Although the change is not seen in the dotted line), the mobility 1404 (dotted line) in the deterioration acceleration test is deteriorated by about 20% at the maximum with respect to the mobility 1403 (solid line) in the initial state.
[0124]
On the other hand, as shown in FIG. 14B, when the deterioration acceleration test is performed in a state heated at 125 ° C., the Id-Vg characteristic 1405 (solid line) in the initial state and the Id-Vg characteristic 1406 after the deterioration acceleration test ( The dotted line) hardly changed, and no significant change was observed between the mobility 1407 in the initial state (solid line) and the mobility 1408 after the deterioration acceleration test (dotted line).
[0125]
From the above results, it was confirmed that the TFT used in the liquid crystal panel of the present invention has the property of being hardly deteriorated by applying heat. This effect becomes significant at 80 ° C. or higher, and has been confirmed to about 250 ° C. In the experiment of the present applicant, a stable effect is obtained within a temperature range of 100 ° C to 200 ° C.
[0126]
The above-described effect that the deterioration of the TFT can be prevented or suppressed by heat is unique to the TFT used in the present invention. As a result of performing the same measurement as described above on so-called low-temperature polysilicon by the present applicant, the threshold voltage (Vth) is greatly shifted by heating, and remarkable deterioration of the characteristics is observed.
[0127]
In addition, we investigated what was crystallized using a catalytic element such as nickel as low-temperature polysilicon and what was crystallized by laser annealing without using a catalytic element. It was the same, and remarkable deterioration of the characteristics was observed.
[0128]
As can be seen from the measurement results described above, the TFT used in the present invention is excellent in preventing or suppressing deterioration of characteristics due to heating. Therefore, it can be considered that the use of such a TFT in a liquid crystal panel that is incorporated in the projection TV of this embodiment and exposed to a strong light source can fully utilize its excellent characteristics.
[0129]
(Example 2)
[0130]
In the present embodiment, an example in which the design rule of the liquid crystal panel mounted on the optical engine in the first embodiment is changed will be described.
[0131]
Please refer to FIG. FIG. 10 shows a top view of the active matrix substrate of the liquid crystal panel of this embodiment.
[0132]
Reference numeral 1000 denotes a substrate. Reference numeral 1001 denotes a pixel matrix circuit, which is composed of 1920 × 1080 (the number of pixels in the horizontal direction × the number of pixels in the vertical direction) pixels 1006 arranged in a 1.8-inch diagonal space. Each pixel 1006 includes a TFT as in the first embodiment. In addition to the pixel TFTs described above, some dummy TFTs that are not involved in display are also arranged in the pixel matrix circuit.
[0133]
An enlarged view of a part of the pixel matrix circuit 1001 is indicated by an arrow. When attention is paid to the pixel 1006, it is understood that the pixel size of this embodiment is 22 μm × 22 μm. Therefore, the pixel pitch of the liquid crystal panel of this embodiment is 22 μm. The pixel area is 484 μm. ² It is.
[0134]
In this embodiment, the pixel shape is a square, but it may be a rectangle.
[0135]
Reference numerals 102 and 103 denote source side driver circuits, and reference numeral 104 denotes a gate side driver circuit. Note that the driver circuit of the present embodiment is an 8-bit digital driver circuit.
[0136]
FIG. 11 shows a front view of a rear projection TV incorporating an optical engine equipped with the liquid crystal panel of this embodiment.
[0137]
In the rear type liquid crystal projection TV of this embodiment, the size of the screen (or the image projected on the screen) is 25 inches diagonal.
[0138]
FIG. 11 shows an enlarged view of a part of the screen. In FIG. 11, when attention is paid to an enlarged view of a part of the screen, the size of the pixel displayed on the screen is about 0.28 mm × about 0.28 mm in this embodiment. Therefore, the pixel pitch displayed on the screen is 0.28 mm. Moreover, the area of the pixel projected on the screen is 0.0784 mm. ² It is.
[0139]
The liquid crystal panel of this example can be manufactured by the manufacturing method described in Example 1. Further, the rear type projection TV of the present embodiment can obtain the same effects as those of the first embodiment by adding a table with an angle adjusting function or / and a screen angle adjusting mechanism as described in the first embodiment. .
[0140]
In the rear projection TV of this example, the pixel pitch of the liquid crystal panel to be mounted was 22 μm and the screen size was 25 inches, so the pitch of the pixels projected on the screen was 0.28 mm. However, the screen size is not limited to 30 inches, and can be 25 to 35 inches. Even if the screen size is 25 to 35 inches, it is possible to cope with the change in the pixel pitch design of the liquid crystal panel by changing the optical system.
[0141]
Even when the pixel pitch of the liquid crystal panel is larger than 22 μm or smaller than 22 μm, it can be adapted to various screen sizes as described above by changing the optical system.
[0142]
Note that this embodiment is merely an example of an optical engine on which a reflective liquid crystal panel is mounted, and the optical engine can be configured using another optical system.
[0143]
The screen size of the rear projection TV of this embodiment is 16: 9 (horizontal: vertical), but is not limited to this. For example, a screen having a size of 4: 3 can be used. Accordingly, it is necessary to change the pixel size of the liquid crystal panel.
[0144]
Example 3
[0145]
In this example, the transmissive liquid crystal panel used in Example 1 or 2 was a reflective liquid crystal panel. Further, the pixel pitch of the liquid crystal panel follows that in the first or second embodiment. The difference from the first or second embodiment is that a reflective electrode is used for the pixel electrode on the active matrix substrate side. In addition, the optical system of the optical engine needs to be changed. For the reflective electrode, aluminum (Al), Ti (titanium), or an alloy thereof can be used.
[0146]
Please refer to FIG. FIG. 12 shows a configuration diagram of an optical engine 1200 incorporated in the rear projection TV of this embodiment.
[0147]
1201 is a white light source, 1202 and 1203 are dichroic mirrors, 1204 is a total reflection mirror, 1205 to 1207 are polarization beam splitters (PBS), 1208 to 1210 are reflective liquid crystal panels corresponding to R, G, and B, respectively, and 1211 is a dichroic. A prism 1212 is a projection lens.
[0148]
The strong light emitted from the white light source 1201 transmits only the light in the red wavelength region through the dichroic mirror 1202 and reflects the light in the green and blue wavelength regions. Further, the dichroic mirror 1203 reflects only light in the green wavelength region.
[0149]
The light in the red wavelength region that has passed through the dichroic mirror 1202 is reflected by the total reflection mirror 1204 and is incident on the polarization beam splitter 1206. The light in the green wavelength region is incident on the polarization beam splitter 1205, and the red wavelength. The light in the region enters the polarization beam splitter 1207.
[0150]
The polarization beam splitters 1205 to 7 have a function of separating incident light into P-polarized light and S-polarized light, and have a function of transmitting only P-polarized light. Therefore, only S-polarized light corresponding to R, G, and B is incident on the liquid crystal panels 1208 to 1209 corresponding to R, G, and B, respectively.
[0151]
The liquid crystal panels 1208 to 1209 of this embodiment operate in an electric field control birefringence mode (ECB). The liquid crystal molecules are vertically aligned with a certain angle with respect to the substrate. Therefore, in each of the liquid crystal panels 1208 to 1209, when the pixels are in the off state, the liquid crystal molecules are aligned so as to reflect the light without changing the polarization state of the incident light. Further, when the pixel is in the ON state, the alignment state of the liquid crystal molecules changes, and the polarization state of incident light changes.
[0152]
Therefore, the polarization state of the S-polarized light reflected by the liquid crystal panels 1208 to 1209 changes only for the light corresponding to the portion where the pixels are in the on state, and can pass through the polarization beam splitters 1205 to 1207.
[0153]
Thus, the light including the image information transmitted through the polarization beam splitters 1205 to 1207 is combined by the dichroic prism 1211 and emitted from the projection lens 1212.
[0154]
The optical engine as described above is incorporated in the main body of the rear projection TV.
[0155]
Note that this embodiment is merely an example of an optical engine on which a reflective liquid crystal panel is mounted, and the optical engine can be configured using another optical system.
[0156]
Example 4
[0157]
In this embodiment, a rear projection TV incorporating an optical engine equipped with three DMDs (digital mirror devices) is provided as an optical module for giving image information to light from a light source.
[0158]
The rear projection TV incorporating the optical engine on which the three DMDs of this embodiment are mounted can provide high-definition and high-quality video.
[0159]
In this embodiment, an optical engine having three DMDs is described as an example, but a rear projection TV incorporating an optical engine constituted by one DMD can also be realized.
[0160]
(Example 5)
[0161]
In this embodiment, a reflective liquid crystal realized by sandwiching a liquid crystal between an active matrix substrate in which a mirror is formed on a circuit (typically a CMOS circuit) formed on a silicon substrate and a counter substrate. A case where a panel (Silicon Based liquid crystal panel) is used as an optical module that gives image information to light from a light source will be described. A rear projection TV incorporating an optical engine equipped with this liquid crystal panel will be described. Other configurations follow the first or second embodiment. As for the optical system, the one shown in Embodiment 3 may be used.
[0162]
Please refer to FIG. FIG. 13 shows a cross-sectional view of the liquid crystal panel used in this embodiment. Reference numeral 1301 denotes a silicon substrate on which a CMOS circuit, a drive circuit, and the like arranged in a matrix are formed. Reference numeral 1302 denotes a mirror, and each pixel (in this embodiment, 1920 × 1080) has one mirror. 1303 is a liquid crystal, and 1304 is a glass of a counter substrate.
[0163]
In the present embodiment, the number of pixels is 1920 × 1080, but is not limited to this.
[0164]
A rear projection TV incorporating an optical engine on which three such liquid crystal panels are mounted is provided.
[0165]
(Example 6)
[0166]
In the first to third embodiments, the liquid crystal panel having the top gate type TFT has been described. However, the rear projection TV of the present invention uses a liquid crystal panel having an inverted stagger type TFT. About another structure, it shall follow the said Examples 1-3.
[0167]
【The invention's effect】
[0168]
According to the rear projection TV of the present invention, a high-definition and high-quality rear projection TV is provided at a low price.
[0169]
In addition, the rear projection TV of the present invention is compact in spite of its high definition, and can accommodate digital terrestrial broadcasting.
[Brief description of the drawings]
FIG. 1 is a top view and a partially enlarged view of an active matrix substrate of a liquid crystal panel mounted on a rear projection TV of the present invention.
FIG. 2 is a configuration diagram of an optical engine mounted on a rear projection TV of the present invention.
FIG. 3 is a side view and a perspective view of a rear projection TV of the present invention.
FIG. 4 is a front view of a rear projection TV of the present invention and a partially enlarged view of a screen.
FIG. 5 is a side view of a rear projection TV of the present invention.
FIG. 6 is a diagram showing a manufacturing process of a liquid crystal panel mounted on the rear projection TV of the present invention.
FIG. 7 is a view showing a manufacturing process of a liquid crystal panel mounted on the rear projection TV of the present invention.
FIG. 8 is a diagram showing a manufacturing process of a liquid crystal panel mounted on the rear projection TV of the present invention.
FIG. 9 is a diagram showing a cross-sectional view of a liquid crystal panel mounted on a rear projection TV of the present invention.
FIG. 10 is a top view and a partially enlarged view of an active matrix substrate of a liquid crystal panel mounted on a rear projection TV of the present invention.
FIG. 11 is a front view of a rear projection TV of the present invention and a partially enlarged view of a screen.
FIG. 12 is a configuration diagram of an optical engine mounted on the rear projection TV of the present invention.
FIG. 13 is a configuration diagram of a reflective liquid crystal panel mounted on the rear projection TV of the present invention.
14 is a graph showing characteristics of a TFT manufactured by the manufacturing method of Example 1. FIG.
[Explanation of symbols]
100 substrates
101 Pixel matrix circuit
102, 103 Source side driver circuit
104 Gate side driver circuit
105, 106 Logic circuit
107 pixels

Claims (3)

A method for producing a liquid crystal panel for a rear projection TV,
Forming an amorphous silicon film over a substrate having an insulating surface;
Forming a first insulating film having an opening on the amorphous silicon film;
A catalyst element for promoting crystallization of silicon is added to the amorphous silicon film using the first insulating film as a mask, and the substrate is parallel to the substrate from the region where the catalyst element is added by the first heat treatment. The amorphous silicon film is crystallized to form a crystalline silicon film,
After the first heat treatment, the first insulating film is removed,
Patterning the crystalline silicon film to form an island semiconductor layer of TFT;
Forming a second insulating film on the island-like semiconductor layer;
A method for manufacturing a liquid crystal panel for a rear projection TV, wherein a second heat treatment is performed in an atmosphere containing a halogen element, and a thermal oxide film is formed on a surface of the island-shaped semiconductor layer. The method for manufacturing a liquid crystal panel for a rear projection TV according to claim 1 , wherein a pixel pitch of the liquid crystal panel is 32 μm or less. The method for manufacturing a liquid crystal panel for a rear projection TV according to claim 1 , wherein an area of one pixel of the liquid crystal panel is 1100 μm ² or less.

Images