JP3811248B2

JP3811248B2 - Bonding method and mounting method of semiconductor element to substrate

Info

Publication number: JP3811248B2
Application number: JP05502597A
Authority: JP
Inventors: 英信西川
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1997-03-10
Filing date: 1997-03-10
Publication date: 2006-08-16
Anticipated expiration: 2017-03-10
Also published as: JPH10256309A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を回路基板に接合する方法及び半導体素子を回路基板に実装する方法に関するものである。
【０００２】
【従来の技術】
半導体素子は高集積化の進展による小型化に伴って、その実装技術においても実装密度向上の要求から、樹脂モールド前の半導体素子を直接基板に装着し、その後に樹脂モールドを施す実装技術が開発されている。この半導体素子を基板に直接実装する技術として、半導体素子上の電極に半田等によりバンプを形成し、基板上に形成された電極と前記バンプとを直接接続した後、半導体素子に樹脂モールド等による密閉封止を施す実装技術が知られている。
【０００３】
図９（ａ）（ｂ）は上記実装技術の従来方法を示すものである。同図（ａ）において、半導体素子３０の素子電極３２上にはバンプ３１が形成されている。このバンプ３１は高融点半田による半田球３１ａを低融点半田３１ｂにより素子電極３２に接合して形成される。一方、基板３３上に形成された基板電極３４には、低融点半田ペースト３５が塗布されている。前記バンプ３１と基板電極３４とを同図（ｂ）に示すように当接させ、低融点半田が溶融する温度で加熱することにより、低融点半田ペースト３５が溶融して前記半田球３１ａと基板電極３４とが接続され、ひいては素子電極３２と基板電極３４とが接続され、半導体素子３０の基板３３への実装がなされる。
【０００４】
【発明が解決しようとする課題】
しかしながら，上記従来技術においては、半田付けのためにフラックスが使用されるため、フラックスの洗浄工程が不可欠となる。この洗浄工程は、ウェット工程であるため、洗浄液の処理等の設備が必要で、実装コストが増加する問題点があった。また、洗浄が完全になされているか否かの見極めが困難である問題点もあり、洗浄不十分であった場合にはフラックス中に含まれるハロゲン等のイオンにより電極に腐食を発生させる原因となる。
【０００５】
また、半導体素子の電気的検査時に、比較的柔らかな材質により形成されたバンプ（上記従来例では、高融点半田部３１ａが、それに該当する）に検査プローブを接触させることになり、検査プローブ表面に異質金属が付着するプローブ汚染が生じる問題点があった。
【０００６】
本発明は、上記従来の実装技術の問題点に鑑みて創案されたもので、フラックスを使用することなく半導体素子の基板への直接装着を可能とすると共に、半導体素子の検査時にプローブ汚染を生じさせない半導体素子の基板への接合方法及び実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本願の第１発明の半導体素子の基板への接合方法は、上記目的を達成するため、素子電極上に回路基板との接合のためのバンプが形成された半導体素子の前記バンプと回路基板上に形成された基板電極とを接合する半導体素子の基板への接合方法において、前記バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成され、前記基板電極上に所定金属材料からなる接合パッドが形成されてなり、加熱した前記バンプと加熱した前記接合パッドとを当接させた接合部を所定温度に飽和させるプリヒート工程と、前記接合部に加熱と超音波加振とを行って前記接合部を金属融着させる仮接合工程と、金属融着状態にある前記接合部を所定温度に加熱して金属の拡散により前記接合部を接合する本接合工程とを行うことを特徴とする。
【０００８】
この接合方法におけるプリヒート工程は次の仮接合工程における金属融着を容易になさせる作用をなし、仮接合工程は加熱と超音波加振とにより接合部に金属融着を生じさせて接合部を仮接合する作用をなす。接合部に金属融着が生じた状態で加熱することにより金属の拡散が促進され、バンプと基板電極とが接合する本接合工程がなされる。以上の工程により半導体素子は回路基板に接合されるので、従来方法におけるフラックスの使用がないので、腐食やフラックス洗浄の設備やコストを削減することができる。
【０００９】
上記プリヒート工程における加熱温度を半導体素子側が３００〜４００℃、回路基板側が１５０〜２５０℃にすること、プリヒート工程における加熱時間を１〜５秒にすることにより、半導体素子への熱的悪影響を回避し、酸化膜の発生を抑制して次工程における金属融着が容易となる最適の加熱温度及び加熱時間となる。
【００１０】
上記仮接合工程における超音波の加振出力を１バンプ当たり３０〜８０ｍＷにすること、仮接合工程における超音波の加振時間を１０〜１００ｍ秒にすることにより、半導体素子への悪影響を回避しつつ接合部の酸化膜を除去して金属融着させる最適の加振出力及び加振時間となる。
【００１１】
上記仮接合工程における超音波加振を回路基板側から行うことにより、半導体素子への悪影響をより軽減させることができる。
【００１２】
上記仮接合工程における接合部の加熱温度を半導体素子側が３００〜４００℃、回路基板側が１５０〜２５０℃とすることにより、半導体素子への悪影響を回避しつつ接合部の酸化膜を除去して金属融着を促進させる最適の加熱温度となる。
【００１３】
上記本接合工程における加熱温度を２００〜４００℃とすること、本接合工程における加熱時間を６０〜１２０秒とすることにより、半導体素子への悪影響を回避し、接合部の合金化して接合するに最適の加熱温度及び加熱時間となる。
【００１５】
また、バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成されているので、Ｔｉ層は素子電極とＮｉ層との間における金属間化合物生成を防止する。また、Ｎｉ層はバンプ高さを所要高さに形成することに寄与すると共に熱的信頼性を確保する。また、Ａｕ層はバンプの腐食に対する信頼性を確保する。また、バンプがこのような積層構造により形成されているので、半導体素子の電気的検査時に検査プローブを当接させてもプローブ汚染を生じない。また、基板電極上に接合パッドが形成されているので接合が容易になされる。
【００１７】
上記バンプを形成するＴｉ層の厚さが０．１〜０．５μｍ、Ｎｉ層の厚さが５〜１５μｍ、Ａｕ層の厚さが１〜３μｍに形成すると、コスト高になることを抑えて、Ｔｉ層による金属間化合物生成の防止、Ｎｉ層による熱的衝撃からの緩衝効果、Ａｕ層による腐食に対する信頼性を確保するのに最適の構成とすることができる。
【００１８】
上記接合パッドを基板電極上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｉｎ、Ｓｂのいずれか１種類以上の金属により形成することにより、これらが半導体材料への拡散を発生させる温度より低温で溶融する材料であるため、半導体素子の特性に変化を与えることが防止できる。
【００１９】
上記接合パッドの周囲に接合パッドの溶出を防止する溶出防止壁を形成することにより、接合金属の不要部位への溶出を防止し、接合状態を安定させることができる。
【００２０】
上記溶出防止壁を２〜５μｍの高さに形成することにより、接合金属の溶出防止が可能にしてバンプと接合パッドとの接合を阻害しない最適の状態を得ることができる。
【００２１】
上記溶出防止壁を接合パッドが溶融した溶融金属との濡れ性の悪い絶縁材料により形成することによって、溶出した接合金属が溶出防止壁に付着せず、溶出防止が容易となる。
【００２２】
本願の第２発明の半導体素子の実装方法は、上記半導体素子の基板への接合方法にて、半導体素子を回路基板に接合した後、前記半導体素子に密閉封止処理を施し、前記密閉封止処理は、半導体素子を密閉封止するキャップを取り付ける工程を有することを特徴とする。
また、上記キャップを絶縁材料で形成し、その内面または外面に導体層を形成し、この導体層を回路基板上の接地電位部位に接続することにより、半導体素子を密閉封止して吸湿に対する信頼性を確保するキャップに、静電シールドの効果を付与させることができる。
【００２３】
上記キャップを金属材料で形成し、キャップを回路基板上の接地電位部位に接続することにより、半導体素子を密閉封止して吸湿に対する信頼性を確保するキャップに、静電シールドの効果を付与させることができる。
【００２４】
上記キャップの表面上にフィン状の凹凸を形成することにより、半導体素子を密閉封止して吸湿に対する信頼性を確保するキャップの表面積が増加することになり、半導体素子が動作中に発生させる熱量の外部放散を容易にすることができる。
【００２５】
【発明の実施の形態】
以下、添付図面を参照して本発明の一実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
【００２６】
図１（ａ）〜（ｄ）は、回路基板４への半導体素子１の実装方法を順を追って示すものである。図１（ａ）において、半導体素子１の電極（図示せず）にはバンプ２が形成され、回路基板４の基板電極５上には接合パッド６が形成されている。半導体素子１は図１（ａ）に示すように、真空吸引ノズルなどの実装治具３により吸着保持され、基板固定ステージ（図示せず）により所定位置に固定された回路基板４上の実装位置に移動し、バンプ２と接合パッド６とを当接させる。
【００２７】
前記実装治具３は所定温度に加熱されており、回路基板４も所定温度に加熱されている。このプリヒート工程は、実装治具３側からの加熱温度を３００〜４００℃、回路基板４側からの加熱温度は１５０〜２５０℃で、加熱時間を１〜５秒とすることにより、バンプ２と接合パッド６とが当接した接合部を所定温度に飽和させる。前記加熱温度及び加熱時間以上の加熱は接合パッド６上の酸化膜を厚くさせるだけでなく、半導体素子１の電気特性を変化させる悪影響を及ぼし、実装時間を無駄に増加させてしまうことになる。
【００２８】
次に、上記加熱温度及び加熱時間を維持しつつ、超音波加振を加えてバンプ２と接合パッド６との接合部を仮接合する仮接合工程を実施する。この仮接合工程では、図１（ｂ）に示すように、実装治具３側から超音波振動を加える。仮接合時の加熱温度は、実装治具３側が３００〜４００℃、基板４の固定ステージ側が１５０〜２５０℃が適切な温度であり、前記温度より低い温度では仮接合は不可能であり、逆に高い温度では半導体素子１の電気特性を変化させてしまったり、前記接合パッド６上の酸化膜が厚くなってしまい仮接合が不可能となる。また、超音波加振の出力は１バンプ当たり３０〜８０ｍＷで、これより低い出力では仮接合は不可能であり、高い出力では半導体素子１にダメージを与えることになる。更に、超音波の出力時間は１０〜１００ｍ秒で、これより短い出力時間では仮接合がならず、長い出力時間では半導体素子１にダメージを与えることになる。
【００２９】
この超音波加振は接合パッド６上の酸化膜を除去し、バンプ２と接合パッド６との金属融着を容易にするもので、この状態は図２（ａ）に拡大図示するように、バンプ２と接合パッド６とが接触し、上記加熱と超音波加振とにより金属接触から金属融着まで進行させる作用がなされる。
【００３０】
尚、上記超音波加振は、回路基板４側から行ってもよく、半導体素子１への加振が減少するので、超音波による半導体素子１への悪影響を減少させることができる。
【００３１】
上記仮接合工程の後、図１（ｃ）に示すように、加熱温度２００〜４００℃、加熱時間６０〜１２０秒で加熱することにより、金属融着状態のバンプ２と接合パッド６との間の接合部に金属の拡散による両者間の合金化が生じ、信頼性の高い接合による本接合がなされる。この本接合工程における前記加熱温度は、２００℃以下では前記合金化がなされず、４００℃以上では半導体素子１の電気特性を変化させる悪影響を及ぼす。また、加熱時間は６０〜１２０秒で、これより短い加熱時間では合金化が不十分となり、長いと実装時間が長くなり過ぎるので、この加熱時間が最適である。この加熱により図２（ｂ）に示すように、仮接合工程により密着したバンプ２から接合パッド６への金属の拡散が起こり、両者間の合金化が促進されて信頼性の高い接合がなされる。
【００３２】
以上の接合工程が完了した後、図１（ｄ）に示すように半導体素子１を覆うキャップ７を取り付け、回路基板４上に装着された半導体素子１の密封性を高めて吸湿に対する信頼性の向上を図る。
【００３３】
次に、上記実装方法を実施するための実装構造について説明する。
【００３４】
図３は半導体素子１に形成されたバンプ２の構造を示す断面図で、半導体素子１に設けられた素子電極８上にＴｉ層９が形成され、このＴｉ層９の上にＮｉ層１１、更にＮｉ層１１の表面を覆ってＡｕ層１２が形成され、パンプ２が構成されている。前記Ｔｉ層９は、素子電極８とＮｉ層１１との間の金属化合物の生成を防止する作用をなし、Ｎｉ層１１は実装時に必要な実装高さを得ると共に熱衝撃に対する信頼性の向上の作用をなし、Ａｕ層１２は前記Ｎｉ層１１が酸化腐食されることを防止する作用をなす。
【００３５】
前記Ｔｉ層９の厚さは０．１〜０．５μｍ、Ｎｉ層１１の厚さは５〜１５μｍ、Ａｕ層１２の厚さは１〜３μｍが適当である。この厚さは、Ｔｉ層９を０．１μｍよりも薄くするとＴｉ層９内の空孔から金属化合物を発生させる。また、Ｎｉ層１１を５μｍ以上にすることにより熱衝撃に対する緩衝効果が得られる。更に、Ａｕ層１２は１μｍ以上であれば腐食に対する信頼性を確保することができる。これらの厚さを大きくしてもよいが、いずれもコスト高を招くことになるため、前記した各層の厚さの範囲が最適である。
【００３６】
図４は回路基板４上に形成された基板電極５の断面図で、基板電極５上に前記パンプ２と基板電極５とを接合するための接合パッド６が形成されている。この接合パッド６は、Ｓｎ／Ｐｂ、Ｓｎ、Ｓｎ／Ａｇのうち、いずれかの金属材料により形成される。これらの金属材料は、上記実装方法を実施したときの加熱温度で溶融し、基板電極５とバンプ２とを接合させる。この接合パッド６を形成する金属材料は、半導体材料への拡散が発生する温度より低温で溶融するため、実装時に半導体素子１の電気特性を変化させることがない。
【００３７】
図５は前記接合パッド６が形成された回路基板４の断面図で、上記実装方法を実施する上における有効な構造を示している。前記したように接合パッド６が溶融したとき、必要外の場所に溶融金属が流出しないように、同図に示すように、基板電極５上に形成された接合パッド６の周囲に溶出防止壁１３を形成して構成されている。この溶出防止壁１３は、高分子材料、ガラス、セラミック等の絶縁材料によって、高さ２〜５μｍの範囲に形成される。前記絶縁材料は接合パッド６が溶融した溶融金属との濡れ性が悪く、溶出防止に効果的に作用すると共に、バンプ２と接合パッド６との接合のためのフィレット形成を容易にさせる。
【００３８】
続いて、半導体素子１が回路基板４上に接合された後、半導体素子１を密閉封止するためのキャップ７の構造について説明する。
【００３９】
従来では半導体素子を密閉封止するために樹脂モールドが多く採用されるが、本実施形態では、半導体素子１を覆うキャップ７を用いて半導体素子１を密封し、吸湿等に対する信頼性の確保を得ている。この構成によれば、樹脂モールドより電極間の浮遊容量の発生が少なく、回路動作の安定を図ることができる。このキャップ７の形成材料は、樹脂、セラミック、ガラス、金属のいずれかを採用することができる。
【００４０】
図６はキャップ７の一実施形態を示す断面図で、絶縁材料からなるキャップ本体７ａの内面には導体層１５が形成されている。この導体層１５は、図７に示すように回路基板４上の接地電位部位に接続することにより、キャップ７は静電シールドの効果も備えることになる。前記導電層１５はキャップ本体７ａの外面に形成しても、同様の作用効果は発揮させ得る。また、キャップ７を金属材料で形成したときには、導電層１５の形成は不要で、キャップ７自体を接地接続することで同様の作用効果が発揮される。
【００４１】
図８はキャップ７の別なる実施形態を示す断面図で、キャップ７の表面にフィン状の凹凸１７が形成されている。このような形状により、キャップ７の表面積が増加するので、半導体素子１が動作中に発生する熱の外部放散が効果的になされる。この構造は熱量発生の比較的大きな半導体素子１を安定動作させるのに効果的である。
【００４２】
上記実施形態に示した実装方法は、以下に示す具体的データにより接合強度、実装性能の確認により立証できた。
【００４３】
６個の素子電極を有する半導体素子１の各素子電極８に、図３に示した構造でそれぞれにバンプ２をメッキ法により形成した。素子電極８の材質はＡｌで、Ｔｉ層９は０，５μｍ、Ｎｉ層１１は１２μｍ、Ａｕ層１２は３μｍとした。
【００４４】
一方、セラミック基板上に配線及び基板電極５が形成された回路基板４には、図４に示したような構造に、基板電極５上に接合パッド６が形成されるように、メッキ法によりＳｎを５μｍ厚に形成した。
【００４５】
上記実装構造に形成した半導体素子１を、図１（ａ）〜（ｄ）に示した実装方法により回路基板４に実装した。３５０℃に加熱した実装治具３により半導体素子１を吸着し、２００℃に加熱された回路基板４の所定位置に移動して、バンプ２と接合パッド６とを当接させた。この当接状態で１秒待機して、接合部の温度を２３０〜２５０℃に飽和させるプリヒート工程を行った。次に、１バンプ当たり５０ｍＷ、出力時間５０ｍ秒で超音波加振を接合部に加える仮接合工程を行った。次いで、回路基板４に加熱温度２８０℃、加熱時間５０ｍ秒で加熱し、バンプ２と接合パッド６との本接合工程を行った。最後に、半導体素子１にキャップ７を被せ、回路基板４に熱硬化性接着剤に２００℃の温度を加えて固定し密封封止した。
【００４６】
上記実装方法を用いて実装した半導体素子１を回路基板４から引き剥がすテストを行ったとき、バンプ接合強度は１バンプ当たり３０ｇｆ以上であることが確認され、これを越える引き剥がし動作では半導体素子自体が破壊された。即ち、接合強度は半導体素子強度よりも大きいことが示され、充分な接合強度であることがわかる。これは従来のフラックスを用いた加熱接合の強度と同等である。
【００４７】
図５に示したような接合パッド６の周囲に溶出防止壁１３を形成する実装構造は、エポキシ系樹脂の印刷、硬化により接合パッド６の周囲に３μｍ高さの溶出防止壁１３を硬化温度１５０℃で形成した。溶出防止壁１３を形成しない場合では接合パッド６の溶出がみられ、バンプ２の側面へのフィレットの形成が不十分であったが、溶出防止壁１３の形成により溶出が発生しないため、バンプ２の側面へのＳｎのフィレットの形成が確実になされており、接合信頼性の向上が確認された。
【００４８】
図７に示したようなキャップ構造は、キャップ７をセラミックにより形成し、その内面及び回路基板４上の配線との接合部位に、Ｐｂ、Ｃｕ、Ｎｉ、Ａｕの順に導体層１５をメッキ法により形成した。また、接地電位に接続された配線上にはＳｎをメッキ法により形成させた。この状態でキャップ７を所定位置に配設し、加熱温度２８０℃、加熱時間６０秒でＳｎを加熱することにより溶融させ、導電層１５と配線とを接続したところ、静電シールドの効果が達成されることが確認できた。また、キャップ７に図８に示したようなフィン状の凹凸１７を形成した場合には、半導体素子１の熱放散が促進されるため、動作中の温度上昇が３０℃以内に抑制されることが確認された。
【００４９】
【発明の効果】
以上の説明の通り本発明に係る半導体素子の基板への接合方法によれば、プリヒート工程は次の仮接合工程における金属融着を容易になさせる作用をなし、仮接合工程は加熱と超音波加振とにより接合部に金属融着を生じさせて接合部を仮接合する作用をなし、接合部に金属融着が生じた状態で加熱することにより金属の拡散が促進され、バンプと基板電極とが接合する本接合工程がなされるので、従来方法におけるフラックスの使用がないので、腐食やフラックス洗浄の設備やコストを削減することができる。
【００５０】
また、バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成されているので、半導体素子の電気的検査時に検査プローブを当接させてもプローブ汚染を生じさせない。また、基板電極上に接合パッドが形成されているので、接合が容易になされる。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装方法の一例の手順を示す説明図である。
【図２】同実装方法による接合部の状態変化を説明するもので、（ａ）は仮接合時の状態、（ｂ）は本接合時の状態である。
【図３】そのバンプの一実施形態を示す断面図である。
【図４】その接合パッドの一実施形態を示す断面図である。
【図５】その接合パッド周囲に形成する溶出防止壁の実施形態を示す断面図である。
【図６】そのキャップの一実施形態を示す断面図である。
【図７】そのキャップの装着構造を示す断面図である。
【図８】そのキャップの別実施形態を示す断面図である。
【図９】従来技術になる実装方法を示す断面図である。
【符号の説明】
１半導体素子
２バンプ
４回路基板
５基板電極
６接合パッド
７キャップ
８素子電極
１３溶出防止壁
１５導体層
１７フィン状の凹凸[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for bonding a semiconductor element to a circuit board and a method for mounting the semiconductor element on a circuit board .
[0002]
[Prior art]
Along with the downsizing of semiconductor elements due to the progress of higher integration, the mounting technology has been developed to mount the semiconductor elements before resin molding directly on the board and then apply resin molding to meet the demand for higher mounting density. Has been. As a technique for directly mounting the semiconductor element on the substrate, bumps are formed on the electrodes on the semiconductor element by soldering, and the electrodes formed on the substrate and the bumps are directly connected to each other. A mounting technique for hermetically sealing is known.
[0003]
9A and 9B show a conventional method of the above mounting technique. In FIG. 2A, bumps 31 are formed on the element electrodes 32 of the semiconductor element 30. The bump 31 is formed by joining a solder ball 31a made of high melting point solder to the element electrode 32 using low melting point solder 31b. On the other hand, a low melting point solder paste 35 is applied to the substrate electrode 34 formed on the substrate 33. The bump 31 and the substrate electrode 34 are brought into contact with each other as shown in FIG. 4B and heated at a temperature at which the low melting point solder melts, whereby the low melting point solder paste 35 is melted and the solder ball 31a and the substrate are heated. The electrode 34 is connected, and consequently the element electrode 32 and the substrate electrode 34 are connected, and the semiconductor element 30 is mounted on the substrate 33.
[0004]
[Problems to be solved by the invention]
However, in the above prior art, since flux is used for soldering, a flux cleaning process is indispensable. Since this cleaning process is a wet process, there is a problem that equipment such as processing of the cleaning liquid is required, and the mounting cost increases. In addition, there is a problem that it is difficult to determine whether or not the cleaning is complete, and if the cleaning is insufficient, ions such as halogen contained in the flux cause corrosion on the electrode. .
[0005]
Further, when the semiconductor element is electrically inspected, the inspection probe is brought into contact with a bump formed of a relatively soft material (in the above-described conventional example, the high melting point solder portion 31a corresponds to the bump). There is a problem in that foreign matter adheres to the probe and causes contamination of the probe.
[0006]
The present invention was devised in view of the problems of the above-described conventional mounting technology, and enables direct mounting of a semiconductor element on a substrate without using a flux, and causes probe contamination during inspection of the semiconductor element. and to provide a bonding method and implement how to substrate of a semiconductor device not to.
[0007]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for bonding a semiconductor element to a substrate. To achieve the above object, a bump for bonding a circuit board on an element electrode is formed on the bump and the circuit board. In the method for bonding a semiconductor element to a substrate for bonding to a formed substrate electrode, the bump is provided with a Ti layer on the element electrode, a Ni layer is formed on the Ti layer, and Au is exposed over the entire exposed surface. A bonding pad made of a predetermined metal material is formed on the substrate electrode, and a bonded portion where the heated bump and the heated bonding pad are in contact with each other is formed. A preheating step of saturating to a temperature, a temporary bonding step of heating and ultrasonically oscillating the bonding portion to fuse the bonding portion to the metal, and heating the bonding portion in a metal fusion state to a predetermined temperature. Metal expansion And performing the main bonding step of bonding the bonding portion by.
[0008]
Preheating step to name an effect of easily done the metal fusion in the next temporary bonding step in this joining method, the temporary bonding step not cause metal fusion at the junction by heating and the ultrasonic vibration bonding unit Is temporarily joined. Diffusion of the metal by heating in a state where metal fusion has occurred is promoted in the junction, the bonding step of the bump and the substrate electrode is joined is made. Since the junction semiconductor device on the circuit board by the above process, since there is no use of flux in the conventional method, it is possible to reduce the equipment and cost of corrosion and flux cleaning.
[0009]
By making the heating temperature in the preheating step 300 to 400 ° C. on the semiconductor element side and 150 to 250 ° C. on the circuit board side, and making the heating time in the preheating step 1 to 5 seconds, the thermal adverse effect on the semiconductor element is avoided. In addition, the optimum heating temperature and heating time at which generation of an oxide film is suppressed and metal fusion in the next process is facilitated are achieved.
[0010]
By setting the ultrasonic vibration output in the temporary bonding step to 30 to 80 mW per bump, and setting the ultrasonic vibration time in the temporary bonding step to 10 to 100 msec, adverse effects on the semiconductor element are avoided. However, the optimum vibration output and vibration time for removing the oxide film at the joint and fusing the metal are obtained.
[0011]
By performing ultrasonic vibration in the temporary bonding step from the circuit board side, adverse effects on the semiconductor element can be further reduced.
[0012]
By setting the heating temperature of the junction in the temporary bonding step to 300 to 400 ° C. on the semiconductor element side and 150 to 250 ° C. on the circuit board side, the oxide film at the junction is removed while avoiding adverse effects on the semiconductor element. The heating temperature is optimal for promoting fusion.
[0013]
By setting the heating temperature in the main bonding step to 200 to 400 ° C. and the heating time in the main bonding step to 60 to 120 seconds, the adverse effect on the semiconductor element can be avoided and the bonded portion can be alloyed and bonded. The optimum heating temperature and heating time are obtained.
[0015]
Also, bumps, a Ti layer formed on the device electrodes, the Ti layer to form a Ni layer on, than are formed by a laminated structure obtained by forming an Au layer on the entire surface exposed, Ti layer Prevents the formation of intermetallic compounds between the device electrode and the Ni layer. Further, the Ni layer contributes to forming the bump height to the required height and ensures thermal reliability. Also, the Au layer ensures reliability against bump corrosion. Moreover, since the bumps are formed by such a laminated structure, even if contact is allowed a test probe during electrical inspection of semi-conductor elements have Na produce probe contamination. Further, since the bonding pad is formed on the substrate electrode, the bonding is facilitated.
[0017]
When the thickness of the Ti layer forming the bump is 0.1 to 0.5 μm, the thickness of the Ni layer is 5 to 15 μm, and the thickness of the Au layer is 1 to 3 μm, the increase in cost is suppressed. It is possible to obtain an optimum configuration for preventing the formation of intermetallic compounds by the Ti layer, the buffering effect from the thermal shock by the Ni layer, and the reliability against corrosion by the Au layer.
[0018]
A material that melts at a temperature lower than the temperature at which the bonding pad is formed on the substrate electrode by using one or more kinds of metals of Sn, Pb, Ag, Bi, In, and Sb to cause diffusion to the semiconductor material. Therefore, it is possible to prevent the characteristics of the semiconductor element from being changed.
[0019]
By forming an elution prevention wall that prevents the bonding pad from eluting around the bonding pad, the bonding metal can be prevented from being eluted to an unnecessary portion, and the bonding state can be stabilized.
[0020]
By forming the elution prevention wall at a height of 2 to 5 μm, it is possible to prevent the elution of the bonding metal and obtain an optimum state that does not hinder the bonding between the bump and the bonding pad.
[0021]
By forming the elution prevention wall with an insulating material having poor wettability with the molten metal melted by the bonding pad, the eluted bonding metal does not adhere to the elution prevention wall, and elution prevention is facilitated.
[0022]
Mounting method of a semiconductor device of the second aspect of the invention, at bonding method to the substrate of the semiconductor device, after bonding the semiconductor element to the circuit board, and facilities sealed sealing process on said semiconductor element, said hermetic The stopping process includes a step of attaching a cap that hermetically seals the semiconductor element .
Further, the cap is formed of an insulating material, a conductor layer is formed on the inner surface or the outer surface thereof, and the conductor layer is connected to a ground potential portion on the circuit board, whereby the semiconductor element is hermetically sealed and reliable for moisture absorption. The effect of an electrostatic shield can be given to the cap which ensures the property.
[0023]
The cap is made of a metal material, and the cap is connected to a ground potential portion on the circuit board, whereby the semiconductor element is hermetically sealed to provide the effect of electrostatic shielding to the cap that ensures reliability against moisture absorption. be able to.
[0024]
By forming fin-shaped irregularities on the surface of the cap, the surface area of the cap that ensures the reliability of moisture absorption by sealing and sealing the semiconductor element is increased, and the amount of heat generated by the semiconductor element during operation Can be easily diffused outside.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings for understanding of the present invention. The following embodiments are examples embodying the present invention, and do not limit the technical scope of the present invention.
[0026]
FIGS. 1A to 1D show a method of mounting the semiconductor element 1 on the circuit board 4 in order. In FIG. 1A, bumps 2 are formed on the electrodes (not shown) of the semiconductor element 1, and bonding pads 6 are formed on the substrate electrodes 5 of the circuit board 4. As shown in FIG. 1A, the semiconductor element 1 is sucked and held by a mounting jig 3 such as a vacuum suction nozzle and mounted on a circuit board 4 fixed at a predetermined position by a substrate fixing stage (not shown). The bump 2 and the bonding pad 6 are brought into contact with each other.
[0027]
The mounting jig 3 is heated to a predetermined temperature, and the circuit board 4 is also heated to a predetermined temperature. In this preheating step, the heating temperature from the mounting jig 3 side is 300 to 400 ° C., the heating temperature from the circuit board 4 side is 150 to 250 ° C., and the heating time is 1 to 5 seconds. The joint part in contact with the joint pad 6 is saturated to a predetermined temperature. Heating above the heating temperature and the heating time not only increases the thickness of the oxide film on the bonding pad 6 but also adversely changes the electrical characteristics of the semiconductor element 1 and unnecessarily increases the mounting time.
[0028]
Next, a temporary bonding step is performed in which the ultrasonic wave is applied and the bonding portion between the bump 2 and the bonding pad 6 is temporarily bonded while maintaining the heating temperature and the heating time. In this temporary joining step, ultrasonic vibration is applied from the mounting jig 3 side as shown in FIG. As for the heating temperature at the time of temporary bonding, 300 to 400 ° C. is appropriate for the mounting jig 3 side, and 150 to 250 ° C. is appropriate for the fixed stage side of the substrate 4. If the temperature is too high, the electrical characteristics of the semiconductor element 1 are changed, and the oxide film on the bonding pad 6 becomes thick, which makes temporary bonding impossible. The output of ultrasonic vibration is 30 to 80 mW per bump. Temporary bonding is impossible at a lower output, and the semiconductor element 1 is damaged at a higher output. Furthermore, the output time of the ultrasonic wave is 10 to 100 milliseconds, and temporary bonding is not performed at an output time shorter than this, and the semiconductor element 1 is damaged at a longer output time.
[0029]
This ultrasonic vibration is to remove the oxide film on the bonding pad 6 and facilitate the metal fusion between the bump 2 and the bonding pad 6. This state is enlarged as shown in FIG. The bumps 2 and the bonding pads 6 are brought into contact with each other, and an action of proceeding from metal contact to metal fusion by the heating and ultrasonic vibration is performed.
[0030]
The ultrasonic vibration may be performed from the circuit board 4 side, and since the vibration to the semiconductor element 1 is reduced, the adverse effect of the ultrasonic waves on the semiconductor element 1 can be reduced.
[0031]
After the temporary bonding step, as shown in FIG. 1 (c), by heating at a heating temperature of 200 to 400 ° C. and a heating time of 60 to 120 seconds, between the bump 2 and the bonding pad 6 in the metal fusion state. Alloying between the two occurs due to the diffusion of the metal at the joint, and the main joining is performed with a highly reliable joint. The heating temperature in the main bonding process is not alloyed when the temperature is 200 ° C. or lower, and adversely affects the electrical characteristics of the semiconductor element 1 when the temperature is 400 ° C. or higher. Further, the heating time is 60 to 120 seconds. If the heating time is shorter than this, alloying becomes insufficient. If the heating time is longer, the mounting time becomes too long. As shown in FIG. 2 (b) by heating, occurs diffusion of the metal into the bonding pad 6 from the bump 2 in close contact with the temporary bonding step, a highly reliable joint is made is promoted alloying therebetween .
[0032]
After the above bonding process is completed, a cap 7 covering the semiconductor element 1 is attached as shown in FIG. 1 (d), and the sealing performance of the semiconductor element 1 mounted on the circuit board 4 is improved, so that the reliability against moisture absorption is improved. Improve.
[0033]
Next, a mounting structure for implementing the above mounting method will be described.
[0034]
FIG. 3 is a cross-sectional view showing the structure of the bump 2 formed on the semiconductor element 1. A Ti layer 9 is formed on the element electrode 8 provided on the semiconductor element 1, and a Ni layer 11, Further, the Au layer 12 is formed so as to cover the surface of the Ni layer 11, and the pump 2 is configured. The Ti layer 9 serves to prevent the formation of a metal compound between the device electrode 8 and the Ni layer 11, and the Ni layer 11 obtains a mounting height necessary for mounting and improves reliability against thermal shock. The Au layer 12 functions to prevent the Ni layer 11 from being oxidatively corroded.
[0035]
The Ti layer 9 has a thickness of 0.1 to 0.5 μm, the Ni layer 11 has a thickness of 5 to 15 μm, and the Au layer 12 has a thickness of 1 to 3 μm. When the thickness of the Ti layer 9 is made thinner than 0.1 μm, a metal compound is generated from the holes in the Ti layer 9. Moreover, the buffer effect with respect to a thermal shock is acquired by making Ni layer 11 into 5 micrometers or more. Furthermore, if the Au layer 12 is 1 μm or more, reliability against corrosion can be ensured. Although these thicknesses may be increased, the cost ranges are all increased, so that the thickness ranges of the respective layers described above are optimal.
[0036]
FIG. 4 is a cross-sectional view of the substrate electrode 5 formed on the circuit board 4, and a bonding pad 6 for bonding the bump 2 and the substrate electrode 5 is formed on the substrate electrode 5. The bonding pad 6 is formed of any metal material among Sn / Pb, Sn, and Sn / Ag. These metal materials are melted at the heating temperature when the mounting method is performed, and the substrate electrode 5 and the bumps 2 are joined. Since the metal material forming the bonding pad 6 melts at a temperature lower than the temperature at which diffusion into the semiconductor material occurs, the electrical characteristics of the semiconductor element 1 are not changed during mounting.
[0037]
FIG. 5 is a cross-sectional view of the circuit board 4 on which the bonding pads 6 are formed, and shows an effective structure for carrying out the mounting method. As described above, when the bonding pad 6 is melted, the elution preventing wall 13 is formed around the bonding pad 6 formed on the substrate electrode 5 as shown in FIG. Is formed. The elution prevention wall 13 is formed in a range of 2 to 5 μm in height by an insulating material such as a polymer material, glass or ceramic. The insulating material has poor wettability with the molten metal in which the bonding pad 6 is melted, effectively acts to prevent elution, and facilitates the formation of a fillet for bonding the bump 2 and the bonding pad 6.
[0038]
Next, the structure of the cap 7 for hermetically sealing the semiconductor element 1 after the semiconductor element 1 is bonded onto the circuit board 4 will be described.
[0039]
Conventionally, a resin mold is often used to hermetically seal a semiconductor element. However, in this embodiment, the semiconductor element 1 is sealed using a cap 7 that covers the semiconductor element 1 to ensure reliability against moisture absorption and the like. It has gained. According to this configuration, it generates less stray capacitance between Ri by resin molding de electrodes, it is possible to stabilize the circuit operation. As a material for forming the cap 7, any one of resin, ceramic, glass, and metal can be employed.
[0040]
FIG. 6 is a cross-sectional view showing an embodiment of the cap 7. A conductor layer 15 is formed on the inner surface of the cap body 7a made of an insulating material. As shown in FIG. 7, the conductor layer 15 is connected to a ground potential portion on the circuit board 4, so that the cap 7 also has an electrostatic shield effect. Even if the conductive layer 15 is formed on the outer surface of the cap body 7a, the same effect can be exhibited. Further, when the cap 7 is formed of a metal material, it is not necessary to form the conductive layer 15, and the same effect can be achieved by grounding the cap 7 itself.
[0041]
FIG. 8 is a cross-sectional view showing another embodiment of the cap 7, and fin-like irregularities 17 are formed on the surface of the cap 7. With such a shape, the surface area of the cap 7 increases, so that the heat generated during the operation of the semiconductor element 1 is effectively dissipated to the outside. This structure is effective for stably operating the semiconductor element 1 that generates a relatively large amount of heat.
[0042]
The mounting method shown in the above embodiment can be verified by confirming the bonding strength and mounting performance based on the following specific data.
[0043]
Bumps 2 were formed on each element electrode 8 of the semiconductor element 1 having six element electrodes by the plating method with the structure shown in FIG. The material of the device electrode 8 was Al, the Ti layer 9 was 0.5 μm, the Ni layer 11 was 12 μm, and the Au layer 12 was 3 μm.
[0044]
On the other hand, on the circuit board 4 in which the wiring and the substrate electrode 5 are formed on the ceramic substrate, Sn is formed by a plating method so that the bonding pad 6 is formed on the substrate electrode 5 in the structure as shown in FIG. Was formed to a thickness of 5 μm.
[0045]
The semiconductor element 1 formed in the mounting structure was mounted on the circuit board 4 by the mounting method shown in FIGS. The semiconductor element 1 was adsorbed by the mounting jig 3 heated to 350 ° C., moved to a predetermined position on the circuit board 4 heated to 200 ° C., and the bump 2 and the bonding pad 6 were brought into contact with each other. A preheating step was performed in which the temperature of the bonded portion was saturated to 230 to 250 ° C. after waiting for 1 second in this contact state. Next, a temporary bonding step was performed in which ultrasonic vibration was applied to the bonding portion at 50 mW per bump and an output time of 50 msec. Next, the circuit board 4 was heated at a heating temperature of 280 ° C. and a heating time of 50 milliseconds, and the main bonding step between the bump 2 and the bonding pad 6 was performed. Finally, the semiconductor element 1 was covered with a cap 7, and the circuit board 4 was fixed by applying a temperature of 200 ° C. to a thermosetting adhesive and hermetically sealed.
[0046]
When a test for peeling the semiconductor element 1 mounted using the above mounting method from the circuit board 4 was performed, it was confirmed that the bump bonding strength was 30 gf or more per bump, and in the peeling operation exceeding this, the semiconductor element itself was removed. Was destroyed. That is, it is shown that the bonding strength is larger than the semiconductor element strength, and it is understood that the bonding strength is sufficient. This is equivalent to the strength of heat bonding using a conventional flux.
[0047]
In the mounting structure in which the elution prevention wall 13 is formed around the bonding pad 6 as shown in FIG. 5, the elution prevention wall 13 having a height of 3 μm is formed around the bonding pad 6 by printing and curing an epoxy resin. Formed at ° C. In the case where the elution preventing wall 13 is not formed, the bonding pad 6 is eluted and the fillet is not sufficiently formed on the side surface of the bump 2, but the elution does not occur due to the formation of the elution preventing wall 13. The formation of the Sn fillet on the side surface of each of these was confirmed, and it was confirmed that the bonding reliability was improved.
[0048]
In the cap structure as shown in FIG. 7, the cap 7 is formed of ceramic, and the conductor layer 15 is plated in the order of Pb, Cu, Ni, Au on the inner surface of the cap 7 and the joint portion with the wiring on the circuit board 4. Formed. Further, Sn was formed by plating on the wiring connected to the ground potential. In this state, the cap 7 is disposed at a predetermined position, and when Sn is melted by heating at a heating temperature of 280 ° C. and a heating time of 60 seconds and the conductive layer 15 and the wiring are connected, the effect of electrostatic shielding is achieved. It was confirmed that Further, when the fin-like irregularities 17 as shown in FIG. 8 are formed on the cap 7, the heat dissipation of the semiconductor element 1 is promoted, so that the temperature rise during operation is suppressed within 30 ° C. Was confirmed.
[0049]
【The invention's effect】
According to the joining method of the substrate of a semiconductor device according to the street the onset bright explained above, preheating process without an effect of easily done the metal fusion in the next temporary bonding step, temporary bonding step heating and super No act to provisionally join the joint portion by causing metal fusion at the junction by the ultrasonic vibration, the metal diffusion is promoted by heating in a state where metal fusion occurs in the junction, the bumps and the substrate since the bonding step and the electrode are joined is made, because there is no use of flux in the conventional method, it is possible to reduce the equipment and cost of corrosion and flux cleaning.
[0050]
Further, the bump is formed by a laminated structure in which a Ti layer is provided on the device electrode, a Ni layer is formed on the Ti layer, and an Au layer is formed on the entire exposed surface . Probe contact does not occur even when the inspection probe is brought into contact during electrical inspection. Further, since the bonding pad is formed on the substrate electrode, bonding is facilitated.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a procedure of an example of a semiconductor device mounting method according to the present invention;
FIGS. 2A and 2B are diagrams for explaining a change in state of a joint portion by the mounting method, wherein FIG. 2A shows a state at the time of temporary joining, and FIG.
FIG. 3 is a cross-sectional view showing an embodiment of the bump.
FIG. 4 is a cross-sectional view showing an embodiment of the bonding pad.
FIG. 5 is a cross-sectional view showing an embodiment of an elution preventing wall formed around the bonding pad.
FIG. 6 is a cross-sectional view showing an embodiment of the cap.
FIG. 7 is a sectional view showing a mounting structure of the cap.
FIG. 8 is a cross-sectional view showing another embodiment of the cap.
FIG. 9 is a cross-sectional view showing a conventional mounting method.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Bump 4 Circuit board 5 Board electrode 6 Bonding pad 7 Cap 8 Element electrode 13 Elution prevention wall 15 Conductor layer 17 Fin-like unevenness

Claims

In the bonding method of a semiconductor element to a substrate for bonding the bump of the semiconductor element on which the bump for bonding to the circuit board is formed on the element electrode and the substrate electrode formed on the circuit board, the bump includes: A Ti layer is formed on the device electrode, a Ni layer is formed on the Ti layer, and an Au layer is formed on the entire exposed surface. The bonding is made of a predetermined metal material on the substrate electrode. A pad is formed, and a preheating step of saturating a bonded portion where the heated bump and the heated bonding pad are brought into contact with each other to a predetermined temperature, and heating and ultrasonic vibration to the bonded portion are performed. A semiconductor comprising: a temporary bonding step of fusing a bonding portion to a metal; and a main bonding step of bonding the bonding portion by metal diffusion by heating the bonding portion in a metal fusion state to a predetermined temperature. element Method of bonding to the substrate.

2. The semiconductor according to claim 1 , wherein the Ti layer forming the bump has a thickness of 0.1 to 0.5 [mu] m, the Ni layer has a thickness of 5 to 15 [mu] m, and the Au layer has a thickness of 1 to 3 [mu] m. A method for bonding an element to a substrate.

2. The method of bonding a semiconductor element to a substrate according to claim 1, wherein the bonding pad is formed of one or more kinds of metals of Sn, Pb, Ag, Bi, In, and Sb on the substrate electrode. .

Method of bonding to a substrate of a semiconductor device according to claim 1 or 3, wherein the forming the elution preventing walls for preventing the elution of bond pads around the bonding pad.

5. The method of bonding a semiconductor element to a substrate according to claim 4 , wherein the elution preventing wall is formed to a height of 2 to 5 [mu] m.

6. The method for bonding a semiconductor element to a substrate according to claim 4 , wherein the elution preventing wall is formed of an insulating material having poor wettability with the molten metal in which the bonding pad is melted.

A method for bonding a semiconductor element to a substrate according to any one of claims 1 to 6, wherein after the semiconductor element is bonded to a circuit board, the semiconductor element is sealed and sealed. implementation of the semi-conductor elements you further comprising a step of attaching a hermetic seal to cap.

8. The method of mounting a semiconductor element according to claim 7 , wherein the cap is formed of an insulating material, a conductor layer is formed on an inner surface or an outer surface thereof, and the conductor layer is connected to a ground potential portion on the circuit board. .

8. The method of mounting a semiconductor element according to claim 7 , wherein the cap is formed of a metal material, and the cap is connected to a ground potential portion on the circuit board.

10. The method for mounting a semiconductor element according to claim 7 , wherein fin-shaped irregularities are formed on the surface of the cap.