JP3807827B2 - 選択回路 - Google Patents
選択回路 Download PDFInfo
- Publication number
- JP3807827B2 JP3807827B2 JP23114597A JP23114597A JP3807827B2 JP 3807827 B2 JP3807827 B2 JP 3807827B2 JP 23114597 A JP23114597 A JP 23114597A JP 23114597 A JP23114597 A JP 23114597A JP 3807827 B2 JP3807827 B2 JP 3807827B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- selection
- wiring
- circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電子回路により構成されるシステムのうち、特定部分の回路を選択するための選択回路に関するものである。
【０００２】
【従来の技術】
電子回路により構成されるシステムにおいて、ある特定デバイス（たとえばＣＰＵ等のバスマスタ回路）が、選択回路によって複数のデバイス（たとえば、メモリなどのスレーブ回路）のうち１つを選択し、データバスを使ってデータを入出力する場合がある。
【０００３】
図６は、従来の選択回路を用いたことによるマスタ回路（ＣＰＵ等）とスレーブ回路（ダイナミック型半導体記憶装置（以下ＤＲＡＭと呼ぶ）やスタティック型半導体記憶装置（以下ＳＲＡＭと呼ぶ）等）により構成されるシステムを示す概略ブロック図である。
【０００４】
図６を参照して、バスマスタのチップであるチップ０は、ＣＰＵが搭載されるチップであって、選択信号線ＣＭにスレーブ回路のうちのチップ１〜３のいずれを選択するかの信号を出力し、データバスＢＵＳを介して、チップ１〜３とデータの授受を行なう。
【０００５】
ここで、チップ１〜３はＤＲＡＭ、ＳＲＡＭ等のスレーブチップであって、それぞれに対応するチップイネーブル信号入力端子ＣＥ１〜ＣＥ３に、活性レベル（“Ｈ”レベル）の信号が入力された場合、それぞれのデータ入出力端子ＤＱｃ１〜ＤＱｃ３から、データバスＢＵＳにデータを出力したり、あるいはデータバスＢＵＳからデータを入力したりする。
【０００６】
選択信号発生回路Ｓ１は、マスタ回路のチップ０から選択信号線ＣＭを通して送られてくる信号に応じて、スレーブチップのチップ１〜チップ３に与えられるチップセレクト信号ＣＳ１〜ＣＳ３のうちの１つを活性状態（“Ｈ”レベル）にする。
【０００７】
図６に示したような構成において、マスタチップのチップ０がスレーブチップのチップ３からデータを受取る場合を例に取って動作を説明する。
【０００８】
図７は、このような場合の動作を説明するためのタイミングチャートである。
バスマスタのチップ０は、選択信号発生回路Ｓ１に、チップセレクト信号ＣＳ３を活性状態（“Ｈ”レベル）にするように指示する信号を送る。
【０００９】
選択信号発生回路Ｓ１は、時刻ｔ０において、バスマスタのチップ０からの信号により、信号ＣＳ３を活性状態（“Ｈ”レベル）にする。
【００１０】
信号配線の遅延により、スレーブチップのチップ３のチップイネーブル信号入力端子ＣＥ３の電位レベル（信号配線のノードＰ３の電位レベル）は、時刻ｔ０から時間３×τ０後に活性状態（“Ｈ”レベル）になる。スレーブチップのチップ３は、チップイネーブル信号入力端子ＣＥ３の電位レベルが活性状態となってから、一定時間後（以下、簡単のため時間τ０とする）の時刻ｔ２において、データをデータ入出力端子ＤＱｃ３に出力する。
【００１１】
以下では、スレーブチップのチップ１〜３はサイクル時間τ０で、９個のデータを連続して出力するものとする。
【００１２】
バスマスタのチップ０は、データバスＢＵＳを通じて、時刻ｔ２から時間３τ０後の時刻ｔ３において、データバスのチップ０に接続するノードＤＱ０の電位変化として、スレーブチップのチップ３が出力したデータを受取る。
【００１３】
【発明が解決しようとする課題】
次に、時刻ｔ３において、バスマスタチップ０がスレーブチップのチップ３からデータを受取り始めた後、引続いてスレーブチップのチップ１からデータを受取る場合を考える。
【００１４】
バスマスタのチップ０は、選択信号発生回路Ｓ１に、信号ＣＳ３を活性状態（“Ｈ”レベル）とする指示を出してから時間９×τ０後に、信号ＣＳ３を不活性状態（“Ｌ”レベル）とすることを指示する信号ＣＭを出力する。
【００１５】
同時に、バスマスタのチップ０は、信号ＣＳ１を活性状態（“Ｈ”レベル）とするように指示する信号ＣＭを選択信号発生回路Ｓ１に送る。
【００１６】
選択信号発生回路Ｓ１は、バスマスタのチップ０からの信号により、信号ＣＳ３を時刻ｔ０から時刻ｔ４までの時間９×τ０の期間活性状態（“Ｈ”レベル）とし、続いて、信号ＣＳ１を時刻ｔ４から時刻ｔ８までの時間９×τ０の間活性状態（“Ｈ”レベル）にする。
【００１７】
配線遅延のために、スレーブチップのチップ３のチップイネーブル信号入力端子ＣＥ３の電位レベル（ノードＰ３の電位レベル）は、時刻ｔ４から時間３×τ０後の時刻ｔ７において不活性状態（“Ｌ”レベル）となる。一方、スレーブチップのチップ１のチップイネーブル信号入力端子ＣＥ１の電位レベル（ノードＰ１の電位レベル）は、時刻ｔ４から時間τ０後の時刻ｔ５において、活性状態（“Ｈ”レベル）となる。
【００１８】
さらに、チップ１は、時刻ｔ５から一定時間（τ０）後の時刻ｔ６において、データをデータ入出力端子ＤＱｃ１に出力する。
【００１９】
上述したとおり、バスマスタのチップ０は、データバスＢＵＳを通じて、チップ３がデータを出力し始めてから時間３×τ０後に、チップ３の出力したデータを受取る。また、バスマスタのチップ０は、スレーブチップのチップ１がデータを出力し始めた後、時間τ０後にそのデータを受取る。
【００２０】
ところが、スレーブチップのチップ１は、バスマスタチップ０に近いため、スレーブチップのチップ１からのデータは、より速くバスマスタのチップ０に到達することになる。そのため、バスマスタのチップ０が、スレーブチップのチップ３の出力したデータを受取っている途中に、スレーブチップのチップ１からのデータがバスマスタに到達し、データが衝突してしまうという問題がある。
【００２１】
上記のようなデータの衝突を避けるための方法として、特開平５−２５０２８０号公報中には、スレーブチップからのデータの出力を、バスマスタから最遠端のチップで折返したスタート信号で開始する構成が開示されている。
【００２２】
しかしながら、この方法では、１個のスタート信号を各スレーブチップに入力し、各スレーブチップはそれぞれ個別の遅延時間の後、データを出力する構成となっている。このため、１回のスタート信号によって、すべてのスレーブチップのデータを読出す（あるいは書込む）こととなり、１個のスレーブチップのみを選択してデータを読出す（あるいは書込む）ことはできないという問題がある。
【００２３】
この発明は、上記のような問題点を解決するためになされたものであって、その目的は、マスタ回路が、複数のスレーブ回路との間でデータをやり取りするシステムにおいて、任意の１つのスレーブ回路を選択する動作を順次に行なった場合でも、スレーブ回路から出力されるデータの衝突を回避することが可能な選択回路を提供することである。
【００２４】
この発明の他の目的は、マスタ回路が複数のスレーブ回路との間でデータのやり取りをする場合においても、スレーブ回路を選択するためのバス本数を増加させることなく、より簡易な構成でスレーブ回路の選択動作を実現することが可能な選択回路を提供することである。
【００２５】
【課題を解決するための手段】
請求項１記載の選択回路は、マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、第１配線部分と第２配線部分とに分割され、第１配線部分と第２配線部分の境界部で折り畳まれた信号配線と、信号配線により伝達される信号に応じて選択される複数のスレーブ回路にそれぞれ対応して設けられ、信号配線の対応する位置にそれぞれ配置される選択手段とを備え、選択信号発生手段は、特定の選択手段に対応するスレーブ回路を選択する場合、パルス信号が特定の選択手段から第１配線部分を通過して境界部を経由し、再び第２配線部分を通過して特定の選択手段に到達するまでの伝搬遅延時間分の間隔を有するように、２つのパルス信号を信号配線の一端に出力し、選択手段は、第１配線部分からのパルス信号と第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する。
【００２６】
請求項２記載の選択回路は、マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、Ｌ＝２×ｎ×ＵＬ（ｎ：自然数、ＵＬ：所定の単位長さ）の長さを有する信号配線とを備え、信号配線は、一端から長さｎ×ＵＬを有する第１配線部分と、第１配線部分に対して折り畳まれた長さｎ×ＵＬを有する第２配線部分とを含み、信号配線により伝達される信号に応じて選択されるｍ個（ｍ：自然数、ｍ＜ｎ）のスレーブ回路にそれぞれ対応して設けられる選択手段とをさらに備え、選択手段のうちｉ番目（ｉ：自然数）の選択手段は、信号配線の折り畳まれた位置から信号配線に沿って、各選択手段ごとに割当てられた対応する距離ｊ×ＵＬ（ｊ：自然数）の位置に配置され、選択信号発生手段は、ＵＬの長さをパルス信号が伝達する所要時間をτとするとき、ｉ番目の選択手段に対応するスレーブ回路を選択する場合、２つのパルス信号を時間間隔２×ｊ×τで信号配線の一端に出力し、選択手段は、第１配線部分からのパルス信号と第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する。
【００２７】
請求項３記載の選択回路は、請求項２記載の選択回路の構成に加えて、信号配線の他端に接続し、受けたパルス信号を反射しない無反射手段をさらに備える。
【００２８】
請求項４記載の選択回路は、請求項３記載の選択回路の構成において、選択手段は、一方の入力に第１配線部分からの信号を受け、他方の入力に第２配線部分からの信号を受けるＡＮＤゲートである。
【００２９】
請求項５記載の選択回路は、請求項３記載の選択回路の構成において、選択手段は、第１配線部分からの信号に応じて、第２配線部分からの信号を受けるＤフリップフロップである。
【００３０】
請求項６記載の選択回路は、マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、中央部において第１配線部分と第２配線部分とに折り畳まれた信号配線と、信号配線により伝達される信号に応じて選択される複数のスレーブ回路にそれぞれ対応して設けられる複数の選択手段とをさらに備え、複数の選択手段は、信号配線の折り畳まれた位置から信号配線に沿って所定の距離Ｌｐの位置から順次等間隔ＤＬで配置され、選択信号発生手段は、選択手段のうち信号配線の折り畳まれた位置からｊ番目の位置に配置されたスレーブ回路を選択する場合、Ｌｐの長さをパルス信号が伝達する所要時間をτ１、ＤＬの長さをパルス信号が伝達する所要時間をτ２とするとき、２つのパルス信号を時間間隔２×｛τ１＋τ２×（ｊ−１）｝で信号配線の一端に出力し、選択手段は、第１配線部分からのパルス信号と第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する。
【００３１】
請求項７記載の選択回路は、請求項６記載の選択回路の構成に加えて、信号配線の他端に接続し、受けたパルス信号を反射しない無反射手段をさらに備える。
【００３２】
請求項８記載の選択回路は、請求項７記載の選択回路の構成において、選択手段は、一方の入力に第１配線部分からの信号を受け、他方の入力に第２配線部分からの信号を受けるＡＮＤゲートである。
【００３３】
請求項９記載の選択回路は、請求項７記載の選択回路の構成において、選択手段は、第１配線部分からの信号に応じて、第２配線部分からの信号を受けるＤフリップフロップである。
【００３４】
【発明の実施の形態】
［実施の形態１］
図１は、本発明の実施の形態１の選択回路１０００の構成を示す概略ブロック図である。
【００３５】
以下では、説明の簡単のために、１つのマスタ回路が、３つのスレーブ回路（チップ１〜チップ３）との間でデータのやり取りを行なう場合の構成について説明することにする。
【００３６】
選択回路１０００は、バスマスタのチップ０から選択信号線ＣＭを通して送られてくる、スレーブチップのチップ１〜チップ３のいずれを選択するかを示す信号に応じて、時間９×τ０内に、選択するスレーブチップに応じて、それぞれ、６×τ０、４×τ０および２×τ０の間隔で、時間τ０幅の２つのパルス（“Ｈ”レベルのパルス）を選択信号線ＣＥＬに出力する選択信号発生回路Ｓ２を含む。
【００３７】
選択回路１０００は、さらに、選択信号発生回路Ｓ２から、各スレーブチップに対して延在した後、折返されて、再び選択信号発生回路Ｓ２側まで延在する選択信号線ＣＥＬと、各スレーブチップに対応して設けられるＤ−フリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３と、信号線ＣＥＬの選択信号発生回路Ｓ２と接続する側とは反対の終端に接続される抵抗体Ｒｔを含む。ここで、抵抗体Ｒｔの抵抗値は、選択信号線ＣＥＬの特性インピーダンスと一致しているものとする。
【００３８】
このような構成とすることで、選択信号発生回路Ｓ２から出力されたパルス信号は、他端の抵抗体Ｒｔの部分で完全に吸収され、選択信号線ＣＥＬの他端でのパルス信号の反射は発生しない。
【００３９】
Ｄ−フリップフロップ回路Ｄ−ＦＦ１のトリガ端子は、バスマスタのチップ０（または選択信号発生回路Ｓ２）からの信号の伝播遅延がτ０になる部分で、選択信号線ＣＥＬに接続する。同様に、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のトリガ端子は、伝達遅延が２×τ０、Ｄ−フリップフロップ回路Ｄ−ＦＦ３のトリガ端子は、伝達遅延が３×τ０になるところに接続しているものとする。
【００４０】
Ｄ−フリップフロップ回路Ｄ−ＦＦ１のデータ端子Ｄは、バスマスタのチップ０（または選択信号発生回路Ｓ２）からの信号の伝播遅延が７×τ０になる部分で選択信号線ＣＥＬに接続する。同様にして、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子は、伝播遅延が６×τ０、Ｄ−フリップフロップ回路Ｄ−ＦＦ３のデータ端子は、伝播遅延が５×τ０になるところに接続するものとする。
【００４１】
Ｄ−フリップフロップ回路Ｄ−ＦＦ１〜ＦＦ３の出力端子Ｑは、それぞれ対応するスレーブチップのチップ１〜チップ３のチップイネーブル端子ＣＥ１〜ＣＥ３に接続する。
【００４２】
図２は、図１に示した選択信号発生回路Ｓ２の構成を示す概略ブロック図である。
【００４３】
以下では、バスマスタのチップ０から出力される信号ＣＭは、選択信号発生回路Ｓ２を活性化するための信号ＣＭＡと、いずれのスレーブチップを選択するかを指定するアドレス信号ＣＭ０〜ＣＭ１とを含むものとする。
【００４４】
選択信号発生回路Ｓ２は、信号ＣＭＡにより活性化され、時間τ０のパルス信号を発生するワンショットパルス発生回路１００と、ワンショット発生回路１００の出力を受けて、時間２×τ０だけ遅延して出力する遅延回路１０２と、遅延回路１０２の出力を受けて、さらに時間２×τ０だけ遅延して出力する遅延回路１０４と、遅延回路１０４の出力を受けて、さらに時間２×τ０だけ遅延して出力する遅延回路１０６と、ワンショットパルス発生回路１００の出力、遅延回路１０２の出力、遅延回路１０４の出力および遅延回路１０６の出力を受けて、第１および第２のパルス信号を選択信号線ＣＥＬに出力する選択パルス発生回路１１０と、信号ＣＭ０およびＣＭ１を受けて、選択パルス発生回路１１０に対して、デコードした信号を出力するデコーダ１０８とを含む。
【００４５】
選択パルス発生回路１１０は、さらに、ワンショットパルス発生回路１００の出力を一方の入力に、他方に“Ｈ”レベルの信号（電源電位Ｖｃｃの電位レベル）を受け、出力ノードが配線ＣＥＬと接続するＮＡＮＤ回路１１２と、遅延回路１０２の出力を一方の入力ノードに受け、デコーダ１０８からのデコード信号を他方の入力に受け、出力ノードが信号配線ＣＥＬと接続するＮＡＮＤ回路１１４と、遅延回路１０４の出力を一方の入力に受け、デコーダ１０８からのデコード信号を他方の入力に受けて、出力ノードが信号配線ＣＥＬと接続するＮＡＮＤ回路１１６と、遅延回路１０６からの出力を一方の入力に受け、デコーダ１０８からのデコード信号を他方の入力ノードに受けて、出力ノードが信号配線ＣＥＬと接続するＮＡＮＤ回路１１８とを含む。
【００４６】
したがって、選択信号発生回路Ｓ２は、バスマスタのチップ０から出力される信号ＣＭＡに応じて、ワンショットパルス発生回路１００から出力されるパルス信号を、ＮＡＮＤ回路１１２を介して、信号配線ＣＥＬに出力した後、デコーダ１０８に与えられるアドレス信号ＣＭ０，ＣＭ１に応じて、遅延回路１０２から出力される時間２×τ０だけ遅延したパルス信号か、遅延回路１０４から出力される時間４×τ０だけ遅延したパルス信号か、遅延回路１０６から出力される時間６×τ０だけ遅延したパルス信号かのいずれかを選択信号配線ＣＥＬに対して出力することになる。
【００４７】
図３は、図１に示した選択回路１０００の動作を説明するためのタイミングチャートである。
【００４８】
バスマスタのチップ０が、スレーブチップのチップ２を選択し、データを受取る場合、選択信号発生回路Ｓ２は、時刻ｔ０においてパルス信号を出力した後、時間４×τ０の間隔をおいて、幅τ０の第２のパルス信号を選択信号線ＣＥＬに対して出力する。このとき、スレーブチップのチップ２に対応して設けられているＤ−フリップフロップ回路Ｄ−ＦＦ２のトリガ端子には、第１のパルスが、時刻ｔ０から時間２×τ０後の時刻ｔ２に、第２のパルスが、時刻ｔ０から時間６×τ０後の時刻ｔ６に到達する。
【００４９】
Ｄ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子には、時刻ｔ０から時間６×τ０後の時刻ｔ６に第１のパルスが到達し、時刻ｔ０から時間８×τ０後の時刻ｔ８に第２のパルスが到達する。
【００５０】
Ｄ−フリップフロップ回路Ｄ−ＦＦ２の出力端子の電位レベルは、時刻ｔ２において、トリガ端子に第１のパルスが到達したときには、データ端子の電位レベルが“Ｌ”レベルであるため、“Ｌ”レベルのままに保持される。
【００５１】
このため、スレーブチップのチップ２のチップイネーブル信号入力端子の電位レベルが“Ｌ”レベルに保たれるため、この時点では、チップ２は選択されない。
【００５２】
時刻ｔ０から時間６τ０後の時刻ｔ６において、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のトリガ端子に第２のパルスが到達したとき、第１のパルス信号が、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子に到達している。このため、この時刻において、トリガ端子およびデータ端子がともに“Ｈ”レベルとなっていることになり、Ｄ−フリップフロップ回路Ｄ−ＦＦ２の出力端子Ｑの電位レベルは“Ｈ”レベルとなる。これにより、スレーブチップのチップ２のチップイネーブル信号入力端子の電位レベルが“Ｈ”レベルに駆動され、チップ２が選択される。
【００５３】
チップ２はチップイネーブル信号入力端子が“Ｈ”レベルとなったことで、時刻ｔ６から時間τ０後の時刻ｔ７において、データを出力し始め、以後時間９×τ０の間データの出力を継続する。
【００５４】
時刻ｔ０から時刻ｔ７までの期間において、スレーブチップのチップ１およびチップ３に対応して設けられたＤ−フリップフロップ回路Ｄ−ＦＦ１およびＤ−ＦＦ２のデータ端子およびトリガ端子にもそれぞれパルス信号が入力する。しかしながら、第１および第２のパルス信号の間隔がそれぞれ６×τ０および２×τ０でないと、Ｄ−フリップフロップ回路Ｄ−ＦＦ１またはＤ−ＦＦ２のデータ端子とトリガ端子との電位レベルが、同時に“Ｈ”レベルとなることがない。このため、チップ２を選択する場合、すなわち２つのパルス信号の間隔が４×τ０の場合は、チップ１またはチップ３は選択されない。
【００５５】
スレーブチップのチップ２から出力されたデータが最初に、バスマスタのチップ０に到達するまでの時間Ｔｄは、チップ０がチップ２の選択動作を開始した時刻ｔ０を基準とすると、以下のとおりである。
【００５６】
Ｔｄ＝Ｔ１（始めのパルスがＤ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子に到達するまでの時間）＋Ｔ２（チップ２が選択されてからデータが出力されるまでの時間）＋Ｔ３（データがチップ０に到達するまでの時間）
＝６τ０＋τ０＋２τ０
＝９τ０
同様のことを、チップ１が選択される場合、すなわち、選択パルス発生回路Ｓ２から時間間隔６τ０で２つのパルスが出力される場合、以下のようになる。
【００５７】
また、チップ３が選択される場合、すなわち、選択パルス発生回路Ｓ２から時間間隔２τ０の２つのパルスが出力される場合は、以下のとおりである。
【００５８】
すなわち、チップ０，チップ１，チップ２のいずれの場合にも、時間Ｔｄは常に一定となる。
【００５９】
したがって、図３に示したとおり、チップセレクト信号発生回路Ｓ２が、時刻ｔ０においてチップ２を選択する信号を出力した後、時間９τ０の時刻ｔ８において、チップ３も選択する信号を出力し、さらに時刻ｔ８から時間９τ０後の時刻ｔ１３において、チップ１を選択する信号を出力した場合でも、チップ１〜チップ３の出力がデータバスＢＵＳ上で衝突することがない。
【００６０】
つまりバスマスタのチップ０と、スレーブチップのチップ１〜チップ３の間で、正確かつ高速のデータのやり取りを行なうことができる。
【００６１】
しかも、選択パルス発生回路Ｓ２が、選択信号線ＣＥＬに与える２つのパルス信号のパルス間隔に応じて、複数のスレーブチップのチップ１〜チップ３のうち１つのスレーブチップを選択してデータを出力させることが可能である。
【００６２】
以上の説明においては、説明を簡単にするために、選択信号発生回路Ｓ２から、スレーブチップのチップ１までのパルス信号の遅延時間がτ０であるものとして説明を行なった。
【００６３】
しかしながら、上述の説明からわかるように、本発明は、このような場合に限定されるものではない。
【００６４】
さらに、以上の説明では、各スレーブチップは、等間隔で配置されるものとしたが、本発明は、このような場合に限定されるものでもない。
【００６５】
その理由は、たとえば、スレーブチップのチップ１を選択するための２つのパルス信号の間隔は、ノードＰ１０から選択信号線ＣＥＬが折返されている地点までの伝播遅延時間により決定されるからである。
【００６６】
また、各スレーブチップに対して、その対応するチップセレクト信号を出力するＤ−フリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３を用いる場合は、図１に示したとおり、選択信号線ＣＥＬの折返し点から、最も近いスレーブチップ、図１の場合はスレーブチップのチップ３までの伝播遅延時間を他のスレーブチップ間の伝播遅延時間よりも時間αだけ短くなるように設定することがより好ましい。
【００６７】
図４は、この時間αが０の場合と、αがパルス幅のτ０の半分である場合とについて、スレーブチップのチップ１に対応して設けられたＤ−フリップフロップ回路Ｄ−ＦＦ１のデータ端子とトリガ端子に入力する信号のタイミングをより詳しく示すタイミングチャートである。
【００６８】
図３において説明したとおり、時間α＝０の場合、スレーブチップのチップ１を選択するパルス信号が、選択信号発生回路Ｓ２から出力された場合、ノードＰ１０の電位レベルと、ノードＰ１ｉの電位レベルとは同時に“Ｈ”レベルに立上がる。
【００６９】
このノードＰ１０の信号レベルの立上がりのエッジに応答して、ノードＰ１ｉの電位レベルがデータ端子から取込まれ、Ｄ−フリップフロップ回路Ｄ−ＦＦ１からチップイネーブル信号入力端子Ｃ１に対して活性な信号が出力される。
【００７０】
ここで、α＝τ０／２である場合は、ノードＰ１０の信号レベルの立上がりのエッジにおいて、ノードＰ１ｉの電位レベルは、既に時間αだけ早い時点で“Ｈ”レベルに立上がっている。
【００７１】
したがって、上述のとおり、時間αが０ではなく、たとえば、α＝τ０／２に設定されている場合は、Ｄ−フリップフロップ回路Ｄ−ＦＦ１からのデータ出力がより安定に行なわれることになる。
【００７２】
ここで、時間αの値としては、０よりも大きく、パルス信号のパルス幅のτ０よりも小さな値であれば任意の値を用いることが可能である。
【００７３】
ただし、上述の議論から明らかなように、Ｄ−フリップフロップ回路Ｄ−ＦＦ１の動作マージンが最も大きくなるのは、時間αがパルス幅τ０の半分であるときである。
【００７４】
［実施の形態２］
図５は、本発明の実施の形態２の選択回路２０００の構成を示す概略ブロック図である。
【００７５】
選択回路２０００の構成が、実施の形態１の選択回路１０００の構成と異なる点は、スレーブチップのチップ１〜チップ３に対してそれぞれ設けられているＤ−フリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３が、それぞれＡＮＤ回路Ｇ１〜Ｇ３となっている点である。
【００７６】
その他の点は、図１に示した実施の形態１の選択回路１０００の構成と同様であるので、同一部分には同一符号を付してその説明は繰返さない。
【００７７】
すなわち、図５に示した実施の形態２の選択回路では、たとえば、スレーブチップのチップ１に対応する選択信号線ＣＥＬのノードＰ１０とノードＰ１ｉの電位レベルがともに“Ｈ”レベルとなる時間間隔で、選択信号発生回路Ｓ２から２つのパルスが出力されたときに、対応するチップ１のチップイネーブル信号入力端子ＣＥ１の電位レベルが“Ｈ”レベルとなる。
【００７８】
他のスレーブチップのチップ２およびチップ３についても同様である。
このような構成とすることで、より簡易な構成で、バスマスタのチップ０と、スレーブチップのチップ１〜チップ３の間で正確かつ高速にデータのやり取りを行なうことができる。しかも、選択信号線ＣＥＬに与えるパルス信号のパルス間隔に応じて、複数のスレーブチップのチップ１〜チップ３のうちの１つを選択することが可能である。
【００７９】
なお、以上の実施の形態１および実施の形態２の説明では、選択回路１０００または２０００は、ＣＰＵとメモリのようにバスマスタのチップと、スレーブチップとから構成される場合を例として説明したが、本発明はこのような場合に限定されることなく、たとえば、メモリデバイス内においてメモリセルの行または列の選択や、メモリセルブロックの選択などに適用することも可能である。
【００８０】
【発明の効果】
請求項１記載の選択回路は、折り畳まれた１本の信号配線を用いて、マスタ回路から複数のスレーブ回路を任意に選択することが可能である。
【００８１】
しかも、マスタ回路が選択信号を、選択信号発生手段に出力させてから、マスタ回路がスレーブ回路が出力したデータを受けるまでの時間は、スレーブ回路の位置にかかわらず一定であるので、複数のスレーブ回路から出力されるデータ信号に衝突が生じることがない。
【００８２】
請求項２記載の選択回路は、折り畳まれた１本の信号配線を用いて、マスタ回路から複数のスレーブ回路を任意に選択することが可能である。
【００８３】
しかも、マスタ回路が選択信号を、選択信号発生手段に出力させてから、マスタ回路がスレーブ回路が出力したデータを受けるまでの時間は、スレーブ回路の位置にかかわらず一定であるので、複数のスレーブ回路から出力されるデータ信号に衝突が生じることがない。
【００８４】
請求項３記載の選択回路においては、信号配線の他端に無反射手段が接続されているので、信号配線の他端からパルス信号が反射されず、選択しようとするスレーブ回路を確実に選択することが可能である。
【００８５】
請求項４記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＡＮＤゲートから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【００８６】
請求項５記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＤフリップフロップから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【００８７】
請求項６記載の選択回路は、折り畳まれた１本の信号配線を用いて、マスタ回路から複数のスレーブ回路を任意に選択することが可能である。
【００８８】
しかも、マスタ回路が選択信号を、選択信号発生手段に出力させてから、マスタ回路がスレーブ回路が出力したデータを受けるまでの時間は、スレーブ回路の位置にかかわらず一定であるので、複数のスレーブ回路から出力されるデータ信号に衝突が生じることがない。
【００８９】
請求項７記載の選択回路においては、信号配線の他端に無反射手段が接続されているので、信号配線の他端からパルス信号が反射されず、選択しようとするスレーブ回路を確実に選択することが可能である。
【００９０】
請求項８記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＡＮＤゲートから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【００９１】
請求項９記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＤフリップフロップから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の選択回路１０００の構成を示す概略ブロック図である。
【図２】 選択信号発生回路Ｓ２の構成を示す概略ブロック図である。
【図３】 選択回路１０００の動作を説明するためのタイミングチャートである。
【図４】 選択回路１０００の動作をより詳細に説明するためのタイミングチャートである。
【図５】 本発明の実施の形態２の選択回路２０００の構成を示す概略ブロック図である。
【図６】 従来の選択回路の構成を示す概略ブロック図である。
【図７】 従来の選択回路の動作を説明するためのタイミングチャートである。
【符号の説明】
ＣＭ 選択信号、ＣＥＬ 選択信号線、Ｄ−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３Ｄ−フリップフロップ回路、Ｇ１、Ｇ２、Ｇ３ ＡＮＤゲート、ＣＥ１、ＣＥ２、ＣＥ３ チップイネーブル信号入力端子、ＢＵＳ データバス、Ｒｔ 抵抗体、Ｓ２ 選択信号発生回路、１０００、２０００ 選択回路。
【発明の属する技術分野】
この発明は、電子回路により構成されるシステムのうち、特定部分の回路を選択するための選択回路に関するものである。
【０００２】
【従来の技術】
電子回路により構成されるシステムにおいて、ある特定デバイス（たとえばＣＰＵ等のバスマスタ回路）が、選択回路によって複数のデバイス（たとえば、メモリなどのスレーブ回路）のうち１つを選択し、データバスを使ってデータを入出力する場合がある。
【０００３】
図６は、従来の選択回路を用いたことによるマスタ回路（ＣＰＵ等）とスレーブ回路（ダイナミック型半導体記憶装置（以下ＤＲＡＭと呼ぶ）やスタティック型半導体記憶装置（以下ＳＲＡＭと呼ぶ）等）により構成されるシステムを示す概略ブロック図である。
【０００４】
図６を参照して、バスマスタのチップであるチップ０は、ＣＰＵが搭載されるチップであって、選択信号線ＣＭにスレーブ回路のうちのチップ１〜３のいずれを選択するかの信号を出力し、データバスＢＵＳを介して、チップ１〜３とデータの授受を行なう。
【０００５】
ここで、チップ１〜３はＤＲＡＭ、ＳＲＡＭ等のスレーブチップであって、それぞれに対応するチップイネーブル信号入力端子ＣＥ１〜ＣＥ３に、活性レベル（“Ｈ”レベル）の信号が入力された場合、それぞれのデータ入出力端子ＤＱｃ１〜ＤＱｃ３から、データバスＢＵＳにデータを出力したり、あるいはデータバスＢＵＳからデータを入力したりする。
【０００６】
選択信号発生回路Ｓ１は、マスタ回路のチップ０から選択信号線ＣＭを通して送られてくる信号に応じて、スレーブチップのチップ１〜チップ３に与えられるチップセレクト信号ＣＳ１〜ＣＳ３のうちの１つを活性状態（“Ｈ”レベル）にする。
【０００７】
図６に示したような構成において、マスタチップのチップ０がスレーブチップのチップ３からデータを受取る場合を例に取って動作を説明する。
【０００８】
図７は、このような場合の動作を説明するためのタイミングチャートである。
バスマスタのチップ０は、選択信号発生回路Ｓ１に、チップセレクト信号ＣＳ３を活性状態（“Ｈ”レベル）にするように指示する信号を送る。
【０００９】
選択信号発生回路Ｓ１は、時刻ｔ０において、バスマスタのチップ０からの信号により、信号ＣＳ３を活性状態（“Ｈ”レベル）にする。
【００１０】
信号配線の遅延により、スレーブチップのチップ３のチップイネーブル信号入力端子ＣＥ３の電位レベル（信号配線のノードＰ３の電位レベル）は、時刻ｔ０から時間３×τ０後に活性状態（“Ｈ”レベル）になる。スレーブチップのチップ３は、チップイネーブル信号入力端子ＣＥ３の電位レベルが活性状態となってから、一定時間後（以下、簡単のため時間τ０とする）の時刻ｔ２において、データをデータ入出力端子ＤＱｃ３に出力する。
【００１１】
以下では、スレーブチップのチップ１〜３はサイクル時間τ０で、９個のデータを連続して出力するものとする。
【００１２】
バスマスタのチップ０は、データバスＢＵＳを通じて、時刻ｔ２から時間３τ０後の時刻ｔ３において、データバスのチップ０に接続するノードＤＱ０の電位変化として、スレーブチップのチップ３が出力したデータを受取る。
【００１３】
【発明が解決しようとする課題】
次に、時刻ｔ３において、バスマスタチップ０がスレーブチップのチップ３からデータを受取り始めた後、引続いてスレーブチップのチップ１からデータを受取る場合を考える。
【００１４】
バスマスタのチップ０は、選択信号発生回路Ｓ１に、信号ＣＳ３を活性状態（“Ｈ”レベル）とする指示を出してから時間９×τ０後に、信号ＣＳ３を不活性状態（“Ｌ”レベル）とすることを指示する信号ＣＭを出力する。
【００１５】
同時に、バスマスタのチップ０は、信号ＣＳ１を活性状態（“Ｈ”レベル）とするように指示する信号ＣＭを選択信号発生回路Ｓ１に送る。
【００１６】
選択信号発生回路Ｓ１は、バスマスタのチップ０からの信号により、信号ＣＳ３を時刻ｔ０から時刻ｔ４までの時間９×τ０の期間活性状態（“Ｈ”レベル）とし、続いて、信号ＣＳ１を時刻ｔ４から時刻ｔ８までの時間９×τ０の間活性状態（“Ｈ”レベル）にする。
【００１７】
配線遅延のために、スレーブチップのチップ３のチップイネーブル信号入力端子ＣＥ３の電位レベル（ノードＰ３の電位レベル）は、時刻ｔ４から時間３×τ０後の時刻ｔ７において不活性状態（“Ｌ”レベル）となる。一方、スレーブチップのチップ１のチップイネーブル信号入力端子ＣＥ１の電位レベル（ノードＰ１の電位レベル）は、時刻ｔ４から時間τ０後の時刻ｔ５において、活性状態（“Ｈ”レベル）となる。
【００１８】
さらに、チップ１は、時刻ｔ５から一定時間（τ０）後の時刻ｔ６において、データをデータ入出力端子ＤＱｃ１に出力する。
【００１９】
上述したとおり、バスマスタのチップ０は、データバスＢＵＳを通じて、チップ３がデータを出力し始めてから時間３×τ０後に、チップ３の出力したデータを受取る。また、バスマスタのチップ０は、スレーブチップのチップ１がデータを出力し始めた後、時間τ０後にそのデータを受取る。
【００２０】
ところが、スレーブチップのチップ１は、バスマスタチップ０に近いため、スレーブチップのチップ１からのデータは、より速くバスマスタのチップ０に到達することになる。そのため、バスマスタのチップ０が、スレーブチップのチップ３の出力したデータを受取っている途中に、スレーブチップのチップ１からのデータがバスマスタに到達し、データが衝突してしまうという問題がある。
【００２１】
上記のようなデータの衝突を避けるための方法として、特開平５−２５０２８０号公報中には、スレーブチップからのデータの出力を、バスマスタから最遠端のチップで折返したスタート信号で開始する構成が開示されている。
【００２２】
しかしながら、この方法では、１個のスタート信号を各スレーブチップに入力し、各スレーブチップはそれぞれ個別の遅延時間の後、データを出力する構成となっている。このため、１回のスタート信号によって、すべてのスレーブチップのデータを読出す（あるいは書込む）こととなり、１個のスレーブチップのみを選択してデータを読出す（あるいは書込む）ことはできないという問題がある。
【００２３】
この発明は、上記のような問題点を解決するためになされたものであって、その目的は、マスタ回路が、複数のスレーブ回路との間でデータをやり取りするシステムにおいて、任意の１つのスレーブ回路を選択する動作を順次に行なった場合でも、スレーブ回路から出力されるデータの衝突を回避することが可能な選択回路を提供することである。
【００２４】
この発明の他の目的は、マスタ回路が複数のスレーブ回路との間でデータのやり取りをする場合においても、スレーブ回路を選択するためのバス本数を増加させることなく、より簡易な構成でスレーブ回路の選択動作を実現することが可能な選択回路を提供することである。
【００２５】
【課題を解決するための手段】
請求項１記載の選択回路は、マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、第１配線部分と第２配線部分とに分割され、第１配線部分と第２配線部分の境界部で折り畳まれた信号配線と、信号配線により伝達される信号に応じて選択される複数のスレーブ回路にそれぞれ対応して設けられ、信号配線の対応する位置にそれぞれ配置される選択手段とを備え、選択信号発生手段は、特定の選択手段に対応するスレーブ回路を選択する場合、パルス信号が特定の選択手段から第１配線部分を通過して境界部を経由し、再び第２配線部分を通過して特定の選択手段に到達するまでの伝搬遅延時間分の間隔を有するように、２つのパルス信号を信号配線の一端に出力し、選択手段は、第１配線部分からのパルス信号と第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する。
【００２６】
請求項２記載の選択回路は、マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、Ｌ＝２×ｎ×ＵＬ（ｎ：自然数、ＵＬ：所定の単位長さ）の長さを有する信号配線とを備え、信号配線は、一端から長さｎ×ＵＬを有する第１配線部分と、第１配線部分に対して折り畳まれた長さｎ×ＵＬを有する第２配線部分とを含み、信号配線により伝達される信号に応じて選択されるｍ個（ｍ：自然数、ｍ＜ｎ）のスレーブ回路にそれぞれ対応して設けられる選択手段とをさらに備え、選択手段のうちｉ番目（ｉ：自然数）の選択手段は、信号配線の折り畳まれた位置から信号配線に沿って、各選択手段ごとに割当てられた対応する距離ｊ×ＵＬ（ｊ：自然数）の位置に配置され、選択信号発生手段は、ＵＬの長さをパルス信号が伝達する所要時間をτとするとき、ｉ番目の選択手段に対応するスレーブ回路を選択する場合、２つのパルス信号を時間間隔２×ｊ×τで信号配線の一端に出力し、選択手段は、第１配線部分からのパルス信号と第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する。
【００２７】
請求項３記載の選択回路は、請求項２記載の選択回路の構成に加えて、信号配線の他端に接続し、受けたパルス信号を反射しない無反射手段をさらに備える。
【００２８】
請求項４記載の選択回路は、請求項３記載の選択回路の構成において、選択手段は、一方の入力に第１配線部分からの信号を受け、他方の入力に第２配線部分からの信号を受けるＡＮＤゲートである。
【００２９】
請求項５記載の選択回路は、請求項３記載の選択回路の構成において、選択手段は、第１配線部分からの信号に応じて、第２配線部分からの信号を受けるＤフリップフロップである。
【００３０】
請求項６記載の選択回路は、マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、中央部において第１配線部分と第２配線部分とに折り畳まれた信号配線と、信号配線により伝達される信号に応じて選択される複数のスレーブ回路にそれぞれ対応して設けられる複数の選択手段とをさらに備え、複数の選択手段は、信号配線の折り畳まれた位置から信号配線に沿って所定の距離Ｌｐの位置から順次等間隔ＤＬで配置され、選択信号発生手段は、選択手段のうち信号配線の折り畳まれた位置からｊ番目の位置に配置されたスレーブ回路を選択する場合、Ｌｐの長さをパルス信号が伝達する所要時間をτ１、ＤＬの長さをパルス信号が伝達する所要時間をτ２とするとき、２つのパルス信号を時間間隔２×｛τ１＋τ２×（ｊ−１）｝で信号配線の一端に出力し、選択手段は、第１配線部分からのパルス信号と第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する。
【００３１】
請求項７記載の選択回路は、請求項６記載の選択回路の構成に加えて、信号配線の他端に接続し、受けたパルス信号を反射しない無反射手段をさらに備える。
【００３２】
請求項８記載の選択回路は、請求項７記載の選択回路の構成において、選択手段は、一方の入力に第１配線部分からの信号を受け、他方の入力に第２配線部分からの信号を受けるＡＮＤゲートである。
【００３３】
請求項９記載の選択回路は、請求項７記載の選択回路の構成において、選択手段は、第１配線部分からの信号に応じて、第２配線部分からの信号を受けるＤフリップフロップである。
【００３４】
【発明の実施の形態】
［実施の形態１］
図１は、本発明の実施の形態１の選択回路１０００の構成を示す概略ブロック図である。
【００３５】
以下では、説明の簡単のために、１つのマスタ回路が、３つのスレーブ回路（チップ１〜チップ３）との間でデータのやり取りを行なう場合の構成について説明することにする。
【００３６】
選択回路１０００は、バスマスタのチップ０から選択信号線ＣＭを通して送られてくる、スレーブチップのチップ１〜チップ３のいずれを選択するかを示す信号に応じて、時間９×τ０内に、選択するスレーブチップに応じて、それぞれ、６×τ０、４×τ０および２×τ０の間隔で、時間τ０幅の２つのパルス（“Ｈ”レベルのパルス）を選択信号線ＣＥＬに出力する選択信号発生回路Ｓ２を含む。
【００３７】
選択回路１０００は、さらに、選択信号発生回路Ｓ２から、各スレーブチップに対して延在した後、折返されて、再び選択信号発生回路Ｓ２側まで延在する選択信号線ＣＥＬと、各スレーブチップに対応して設けられるＤ−フリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３と、信号線ＣＥＬの選択信号発生回路Ｓ２と接続する側とは反対の終端に接続される抵抗体Ｒｔを含む。ここで、抵抗体Ｒｔの抵抗値は、選択信号線ＣＥＬの特性インピーダンスと一致しているものとする。
【００３８】
このような構成とすることで、選択信号発生回路Ｓ２から出力されたパルス信号は、他端の抵抗体Ｒｔの部分で完全に吸収され、選択信号線ＣＥＬの他端でのパルス信号の反射は発生しない。
【００３９】
Ｄ−フリップフロップ回路Ｄ−ＦＦ１のトリガ端子は、バスマスタのチップ０（または選択信号発生回路Ｓ２）からの信号の伝播遅延がτ０になる部分で、選択信号線ＣＥＬに接続する。同様に、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のトリガ端子は、伝達遅延が２×τ０、Ｄ−フリップフロップ回路Ｄ−ＦＦ３のトリガ端子は、伝達遅延が３×τ０になるところに接続しているものとする。
【００４０】
Ｄ−フリップフロップ回路Ｄ−ＦＦ１のデータ端子Ｄは、バスマスタのチップ０（または選択信号発生回路Ｓ２）からの信号の伝播遅延が７×τ０になる部分で選択信号線ＣＥＬに接続する。同様にして、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子は、伝播遅延が６×τ０、Ｄ−フリップフロップ回路Ｄ−ＦＦ３のデータ端子は、伝播遅延が５×τ０になるところに接続するものとする。
【００４１】
Ｄ−フリップフロップ回路Ｄ−ＦＦ１〜ＦＦ３の出力端子Ｑは、それぞれ対応するスレーブチップのチップ１〜チップ３のチップイネーブル端子ＣＥ１〜ＣＥ３に接続する。
【００４２】
図２は、図１に示した選択信号発生回路Ｓ２の構成を示す概略ブロック図である。
【００４３】
以下では、バスマスタのチップ０から出力される信号ＣＭは、選択信号発生回路Ｓ２を活性化するための信号ＣＭＡと、いずれのスレーブチップを選択するかを指定するアドレス信号ＣＭ０〜ＣＭ１とを含むものとする。
【００４４】
選択信号発生回路Ｓ２は、信号ＣＭＡにより活性化され、時間τ０のパルス信号を発生するワンショットパルス発生回路１００と、ワンショット発生回路１００の出力を受けて、時間２×τ０だけ遅延して出力する遅延回路１０２と、遅延回路１０２の出力を受けて、さらに時間２×τ０だけ遅延して出力する遅延回路１０４と、遅延回路１０４の出力を受けて、さらに時間２×τ０だけ遅延して出力する遅延回路１０６と、ワンショットパルス発生回路１００の出力、遅延回路１０２の出力、遅延回路１０４の出力および遅延回路１０６の出力を受けて、第１および第２のパルス信号を選択信号線ＣＥＬに出力する選択パルス発生回路１１０と、信号ＣＭ０およびＣＭ１を受けて、選択パルス発生回路１１０に対して、デコードした信号を出力するデコーダ１０８とを含む。
【００４５】
選択パルス発生回路１１０は、さらに、ワンショットパルス発生回路１００の出力を一方の入力に、他方に“Ｈ”レベルの信号（電源電位Ｖｃｃの電位レベル）を受け、出力ノードが配線ＣＥＬと接続するＮＡＮＤ回路１１２と、遅延回路１０２の出力を一方の入力ノードに受け、デコーダ１０８からのデコード信号を他方の入力に受け、出力ノードが信号配線ＣＥＬと接続するＮＡＮＤ回路１１４と、遅延回路１０４の出力を一方の入力に受け、デコーダ１０８からのデコード信号を他方の入力に受けて、出力ノードが信号配線ＣＥＬと接続するＮＡＮＤ回路１１６と、遅延回路１０６からの出力を一方の入力に受け、デコーダ１０８からのデコード信号を他方の入力ノードに受けて、出力ノードが信号配線ＣＥＬと接続するＮＡＮＤ回路１１８とを含む。
【００４６】
したがって、選択信号発生回路Ｓ２は、バスマスタのチップ０から出力される信号ＣＭＡに応じて、ワンショットパルス発生回路１００から出力されるパルス信号を、ＮＡＮＤ回路１１２を介して、信号配線ＣＥＬに出力した後、デコーダ１０８に与えられるアドレス信号ＣＭ０，ＣＭ１に応じて、遅延回路１０２から出力される時間２×τ０だけ遅延したパルス信号か、遅延回路１０４から出力される時間４×τ０だけ遅延したパルス信号か、遅延回路１０６から出力される時間６×τ０だけ遅延したパルス信号かのいずれかを選択信号配線ＣＥＬに対して出力することになる。
【００４７】
図３は、図１に示した選択回路１０００の動作を説明するためのタイミングチャートである。
【００４８】
バスマスタのチップ０が、スレーブチップのチップ２を選択し、データを受取る場合、選択信号発生回路Ｓ２は、時刻ｔ０においてパルス信号を出力した後、時間４×τ０の間隔をおいて、幅τ０の第２のパルス信号を選択信号線ＣＥＬに対して出力する。このとき、スレーブチップのチップ２に対応して設けられているＤ−フリップフロップ回路Ｄ−ＦＦ２のトリガ端子には、第１のパルスが、時刻ｔ０から時間２×τ０後の時刻ｔ２に、第２のパルスが、時刻ｔ０から時間６×τ０後の時刻ｔ６に到達する。
【００４９】
Ｄ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子には、時刻ｔ０から時間６×τ０後の時刻ｔ６に第１のパルスが到達し、時刻ｔ０から時間８×τ０後の時刻ｔ８に第２のパルスが到達する。
【００５０】
Ｄ−フリップフロップ回路Ｄ−ＦＦ２の出力端子の電位レベルは、時刻ｔ２において、トリガ端子に第１のパルスが到達したときには、データ端子の電位レベルが“Ｌ”レベルであるため、“Ｌ”レベルのままに保持される。
【００５１】
このため、スレーブチップのチップ２のチップイネーブル信号入力端子の電位レベルが“Ｌ”レベルに保たれるため、この時点では、チップ２は選択されない。
【００５２】
時刻ｔ０から時間６τ０後の時刻ｔ６において、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のトリガ端子に第２のパルスが到達したとき、第１のパルス信号が、Ｄ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子に到達している。このため、この時刻において、トリガ端子およびデータ端子がともに“Ｈ”レベルとなっていることになり、Ｄ−フリップフロップ回路Ｄ−ＦＦ２の出力端子Ｑの電位レベルは“Ｈ”レベルとなる。これにより、スレーブチップのチップ２のチップイネーブル信号入力端子の電位レベルが“Ｈ”レベルに駆動され、チップ２が選択される。
【００５３】
チップ２はチップイネーブル信号入力端子が“Ｈ”レベルとなったことで、時刻ｔ６から時間τ０後の時刻ｔ７において、データを出力し始め、以後時間９×τ０の間データの出力を継続する。
【００５４】
時刻ｔ０から時刻ｔ７までの期間において、スレーブチップのチップ１およびチップ３に対応して設けられたＤ−フリップフロップ回路Ｄ−ＦＦ１およびＤ−ＦＦ２のデータ端子およびトリガ端子にもそれぞれパルス信号が入力する。しかしながら、第１および第２のパルス信号の間隔がそれぞれ６×τ０および２×τ０でないと、Ｄ−フリップフロップ回路Ｄ−ＦＦ１またはＤ−ＦＦ２のデータ端子とトリガ端子との電位レベルが、同時に“Ｈ”レベルとなることがない。このため、チップ２を選択する場合、すなわち２つのパルス信号の間隔が４×τ０の場合は、チップ１またはチップ３は選択されない。
【００５５】
スレーブチップのチップ２から出力されたデータが最初に、バスマスタのチップ０に到達するまでの時間Ｔｄは、チップ０がチップ２の選択動作を開始した時刻ｔ０を基準とすると、以下のとおりである。
【００５６】
Ｔｄ＝Ｔ１（始めのパルスがＤ−フリップフロップ回路Ｄ−ＦＦ２のデータ端子に到達するまでの時間）＋Ｔ２（チップ２が選択されてからデータが出力されるまでの時間）＋Ｔ３（データがチップ０に到達するまでの時間）
＝６τ０＋τ０＋２τ０
＝９τ０
同様のことを、チップ１が選択される場合、すなわち、選択パルス発生回路Ｓ２から時間間隔６τ０で２つのパルスが出力される場合、以下のようになる。
【００５７】
【００５８】
【００５９】
したがって、図３に示したとおり、チップセレクト信号発生回路Ｓ２が、時刻ｔ０においてチップ２を選択する信号を出力した後、時間９τ０の時刻ｔ８において、チップ３も選択する信号を出力し、さらに時刻ｔ８から時間９τ０後の時刻ｔ１３において、チップ１を選択する信号を出力した場合でも、チップ１〜チップ３の出力がデータバスＢＵＳ上で衝突することがない。
【００６０】
つまりバスマスタのチップ０と、スレーブチップのチップ１〜チップ３の間で、正確かつ高速のデータのやり取りを行なうことができる。
【００６１】
しかも、選択パルス発生回路Ｓ２が、選択信号線ＣＥＬに与える２つのパルス信号のパルス間隔に応じて、複数のスレーブチップのチップ１〜チップ３のうち１つのスレーブチップを選択してデータを出力させることが可能である。
【００６２】
以上の説明においては、説明を簡単にするために、選択信号発生回路Ｓ２から、スレーブチップのチップ１までのパルス信号の遅延時間がτ０であるものとして説明を行なった。
【００６３】
しかしながら、上述の説明からわかるように、本発明は、このような場合に限定されるものではない。
【００６４】
さらに、以上の説明では、各スレーブチップは、等間隔で配置されるものとしたが、本発明は、このような場合に限定されるものでもない。
【００６５】
その理由は、たとえば、スレーブチップのチップ１を選択するための２つのパルス信号の間隔は、ノードＰ１０から選択信号線ＣＥＬが折返されている地点までの伝播遅延時間により決定されるからである。
【００６６】
また、各スレーブチップに対して、その対応するチップセレクト信号を出力するＤ−フリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３を用いる場合は、図１に示したとおり、選択信号線ＣＥＬの折返し点から、最も近いスレーブチップ、図１の場合はスレーブチップのチップ３までの伝播遅延時間を他のスレーブチップ間の伝播遅延時間よりも時間αだけ短くなるように設定することがより好ましい。
【００６７】
図４は、この時間αが０の場合と、αがパルス幅のτ０の半分である場合とについて、スレーブチップのチップ１に対応して設けられたＤ−フリップフロップ回路Ｄ−ＦＦ１のデータ端子とトリガ端子に入力する信号のタイミングをより詳しく示すタイミングチャートである。
【００６８】
図３において説明したとおり、時間α＝０の場合、スレーブチップのチップ１を選択するパルス信号が、選択信号発生回路Ｓ２から出力された場合、ノードＰ１０の電位レベルと、ノードＰ１ｉの電位レベルとは同時に“Ｈ”レベルに立上がる。
【００６９】
このノードＰ１０の信号レベルの立上がりのエッジに応答して、ノードＰ１ｉの電位レベルがデータ端子から取込まれ、Ｄ−フリップフロップ回路Ｄ−ＦＦ１からチップイネーブル信号入力端子Ｃ１に対して活性な信号が出力される。
【００７０】
ここで、α＝τ０／２である場合は、ノードＰ１０の信号レベルの立上がりのエッジにおいて、ノードＰ１ｉの電位レベルは、既に時間αだけ早い時点で“Ｈ”レベルに立上がっている。
【００７１】
したがって、上述のとおり、時間αが０ではなく、たとえば、α＝τ０／２に設定されている場合は、Ｄ−フリップフロップ回路Ｄ−ＦＦ１からのデータ出力がより安定に行なわれることになる。
【００７２】
ここで、時間αの値としては、０よりも大きく、パルス信号のパルス幅のτ０よりも小さな値であれば任意の値を用いることが可能である。
【００７３】
ただし、上述の議論から明らかなように、Ｄ−フリップフロップ回路Ｄ−ＦＦ１の動作マージンが最も大きくなるのは、時間αがパルス幅τ０の半分であるときである。
【００７４】
［実施の形態２］
図５は、本発明の実施の形態２の選択回路２０００の構成を示す概略ブロック図である。
【００７５】
選択回路２０００の構成が、実施の形態１の選択回路１０００の構成と異なる点は、スレーブチップのチップ１〜チップ３に対してそれぞれ設けられているＤ−フリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３が、それぞれＡＮＤ回路Ｇ１〜Ｇ３となっている点である。
【００７６】
その他の点は、図１に示した実施の形態１の選択回路１０００の構成と同様であるので、同一部分には同一符号を付してその説明は繰返さない。
【００７７】
すなわち、図５に示した実施の形態２の選択回路では、たとえば、スレーブチップのチップ１に対応する選択信号線ＣＥＬのノードＰ１０とノードＰ１ｉの電位レベルがともに“Ｈ”レベルとなる時間間隔で、選択信号発生回路Ｓ２から２つのパルスが出力されたときに、対応するチップ１のチップイネーブル信号入力端子ＣＥ１の電位レベルが“Ｈ”レベルとなる。
【００７８】
他のスレーブチップのチップ２およびチップ３についても同様である。
このような構成とすることで、より簡易な構成で、バスマスタのチップ０と、スレーブチップのチップ１〜チップ３の間で正確かつ高速にデータのやり取りを行なうことができる。しかも、選択信号線ＣＥＬに与えるパルス信号のパルス間隔に応じて、複数のスレーブチップのチップ１〜チップ３のうちの１つを選択することが可能である。
【００７９】
なお、以上の実施の形態１および実施の形態２の説明では、選択回路１０００または２０００は、ＣＰＵとメモリのようにバスマスタのチップと、スレーブチップとから構成される場合を例として説明したが、本発明はこのような場合に限定されることなく、たとえば、メモリデバイス内においてメモリセルの行または列の選択や、メモリセルブロックの選択などに適用することも可能である。
【００８０】
【発明の効果】
請求項１記載の選択回路は、折り畳まれた１本の信号配線を用いて、マスタ回路から複数のスレーブ回路を任意に選択することが可能である。
【００８１】
しかも、マスタ回路が選択信号を、選択信号発生手段に出力させてから、マスタ回路がスレーブ回路が出力したデータを受けるまでの時間は、スレーブ回路の位置にかかわらず一定であるので、複数のスレーブ回路から出力されるデータ信号に衝突が生じることがない。
【００８２】
請求項２記載の選択回路は、折り畳まれた１本の信号配線を用いて、マスタ回路から複数のスレーブ回路を任意に選択することが可能である。
【００８３】
しかも、マスタ回路が選択信号を、選択信号発生手段に出力させてから、マスタ回路がスレーブ回路が出力したデータを受けるまでの時間は、スレーブ回路の位置にかかわらず一定であるので、複数のスレーブ回路から出力されるデータ信号に衝突が生じることがない。
【００８４】
請求項３記載の選択回路においては、信号配線の他端に無反射手段が接続されているので、信号配線の他端からパルス信号が反射されず、選択しようとするスレーブ回路を確実に選択することが可能である。
【００８５】
請求項４記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＡＮＤゲートから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【００８６】
請求項５記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＤフリップフロップから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【００８７】
請求項６記載の選択回路は、折り畳まれた１本の信号配線を用いて、マスタ回路から複数のスレーブ回路を任意に選択することが可能である。
【００８８】
しかも、マスタ回路が選択信号を、選択信号発生手段に出力させてから、マスタ回路がスレーブ回路が出力したデータを受けるまでの時間は、スレーブ回路の位置にかかわらず一定であるので、複数のスレーブ回路から出力されるデータ信号に衝突が生じることがない。
【００８９】
請求項７記載の選択回路においては、信号配線の他端に無反射手段が接続されているので、信号配線の他端からパルス信号が反射されず、選択しようとするスレーブ回路を確実に選択することが可能である。
【００９０】
請求項８記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＡＮＤゲートから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【００９１】
請求項９記載の選択回路においては、信号配線に与えられる２つのパルス信号が、選択しようとするスレーブ回路の位置において、出会う時点でＤフリップフロップから活性状態の信号が出力され、対応するスレーブ回路が選択される。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の選択回路１０００の構成を示す概略ブロック図である。
【図２】 選択信号発生回路Ｓ２の構成を示す概略ブロック図である。
【図３】 選択回路１０００の動作を説明するためのタイミングチャートである。
【図４】 選択回路１０００の動作をより詳細に説明するためのタイミングチャートである。
【図５】 本発明の実施の形態２の選択回路２０００の構成を示す概略ブロック図である。
【図６】 従来の選択回路の構成を示す概略ブロック図である。
【図７】 従来の選択回路の動作を説明するためのタイミングチャートである。
【符号の説明】
ＣＭ 選択信号、ＣＥＬ 選択信号線、Ｄ−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３Ｄ−フリップフロップ回路、Ｇ１、Ｇ２、Ｇ３ ＡＮＤゲート、ＣＥ１、ＣＥ２、ＣＥ３ チップイネーブル信号入力端子、ＢＵＳ データバス、Ｒｔ 抵抗体、Ｓ２ 選択信号発生回路、１０００、２０００ 選択回路。
Claims (9)
- マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、
第１配線部分と第２配線部分とに分割され、第１配線部分と第２配線部分の境界部で折り畳まれた信号配線と、
前記信号配線により伝達される信号に応じて選択される複数のスレーブ回路にそれぞれ対応して設けられ、前記信号配線の対応する位置にそれぞれ配置される選択手段とを備え、
前記選択信号発生手段は、
特定の選択手段に対応するスレーブ回路を選択する場合、前記パルス信号が前記特定の選択手段から前記第１配線部分を通過して前記境界部を経由し、再び前記第２配線部分を通過して前記特定の選択手段に到達するまでの伝搬遅延時間分の間隔を有するように、前記２つのパルス信号を前記信号配線の前記一端に出力し、
前記選択手段は、
前記第１配線部分からのパルス信号と前記第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する、選択回路。 - マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、
Ｌ＝２×ｎ×ＵＬ（ｎ：自然数、ＵＬ：所定の単位長さ）の長さを有する信号配線とを備え、
前記信号配線は、
一端から長さｎ×ＵＬを有する第１配線部分と、
前記第１配線部分に対して折り畳まれた長さｎ×ＵＬを有する第２配線部分とを含み、
前記信号配線により伝達される信号に応じて選択されるｍ個（ｍ：自然数、ｍ＜ｎ）のスレーブ回路にそれぞれ対応して設けられる選択手段とをさらに備え、
前記選択手段のうちｉ番目（ｉ：自然数）の選択手段は、
前記信号配線の折り畳まれた位置から前記信号配線に沿って、各前記選択手段ごとに割当てられた対応する距離ｊ×ＵＬ（ｊ：自然数）の位置に配置され、
前記選択信号発生手段は、
前記ＵＬの長さを前記パルス信号が伝達する所要時間をτとするとき、
前記ｉ番目の選択手段に対応するスレーブ回路を選択する場合、前記２つのパルス信号を時間間隔２×ｊ×τで前記信号配線の前記一端に出力し、
前記選択手段は、
前記第１配線部分からのパルス信号と前記第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する、選択回路。 - 前記信号配線の他端に接続し、受けたパルス信号を反射しない無反射手段をさらに備える、請求項２記載の選択回路。
- 前記選択手段は、一方の入力に前記第１配線部分からの信号を受け、他方の入力に前記第２配線部分からの信号を受けるＡＮＤゲートである、請求項３記載の選択回路。
- 前記選択手段は、前記第１配線部分からの信号に応じて、前記第２配線部分からの信号を受けるＤフリップフロップである、請求項３記載の選択回路。
- マスタ回路からの制御信号に応じて、２つのパルス信号を含む選択信号を出力する選択信号発生手段と、
中央部において第１配線部分と第２配線部分とに折り畳まれた信号配線と、
前記信号配線により伝達される信号に応じて選択される複数のスレーブ回路にそれぞれ対応して設けられる複数の選択手段とをさらに備え、
前記複数の選択手段は、
前記信号配線の折り畳まれた位置から前記信号配線に沿って所定の距離Ｌｐの位置から順次等間隔ＤＬで配置され、
前記選択信号発生手段は、
前記選択手段のうち前記信号配線の折り畳まれた位置からｊ番目の位置に配置されたスレーブ回路を選択する場合、前記Ｌｐの長さを前記パルス信号が伝達する所要時間をτ１、前記ＤＬの長さを前記パルス信号が伝達する所要時間をτ２とするとき、前記２つのパルス信号を時間間隔２×｛τ１＋τ２×（ｊ−１）｝で前記信号配線の一端に出力し、
前記選択手段は、
前記第１配線部分からのパルス信号と前記第２配線部分からのパルス信号が、ともに活性状態であることに応じて対応するスレーブ回路を選択する、選択回路。 - 前記信号配線の他端に接続し、受けたパルス信号を反射しない無反射手段をさらに備える、請求項６記載の選択回路。
- 前記選択手段は、一方の入力に前記第１配線部分からの信号を受け、他方の入力に前記第２配線部分からの信号を受けるＡＮＤゲートである、請求項７記載の選択回路。
- 前記選択手段は、前記第１配線部分からの信号に応じて、前記第２配線部分からの信号を受けるＤフリップフロップである、請求項７記載の選択回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23114597A JP3807827B2 (ja) | 1997-08-27 | 1997-08-27 | 選択回路 |
| US09/025,838 US6208548B1 (en) | 1997-08-27 | 1998-02-19 | Slave circuit select device which can individually select a plurality of slave circuits with one data bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23114597A JP3807827B2 (ja) | 1997-08-27 | 1997-08-27 | 選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174911A JPH1174911A (ja) | 1999-03-16 |
| JP3807827B2 true JP3807827B2 (ja) | 2006-08-09 |
Family
ID=16919003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23114597A Expired - Fee Related JP3807827B2 (ja) | 1997-08-27 | 1997-08-27 | 選択回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6208548B1 (ja) |
| JP (1) | JP3807827B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351053B1 (ko) * | 2000-05-19 | 2002-09-05 | 삼성전자 주식회사 | 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈 |
| JP2003068069A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| EP1764803A1 (en) * | 2005-09-09 | 2007-03-21 | STMicroelectronics S.r.l. | Memory architecture with serial peripheral interface |
| JP2009076548A (ja) * | 2007-09-19 | 2009-04-09 | Renesas Technology Corp | 半導体装置 |
| CN101453313B (zh) * | 2007-12-06 | 2013-03-20 | 鸿富锦精密工业（深圳）有限公司 | 主从设备通信电路 |
| US9153533B2 (en) * | 2013-03-13 | 2015-10-06 | Invensas Corporation | Microelectronic elements with master/slave configurability |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05250280A (ja) | 1992-03-09 | 1993-09-28 | Fujitsu Ltd | データ転送方法 |
| US6028781A (en) * | 1996-12-19 | 2000-02-22 | Texas Instruments Incorporated | Selectable integrated circuit assembly and method of operation |
| DE19724053A1 (de) * | 1997-06-07 | 1998-12-10 | Biotronik Mess & Therapieg | Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten |
| US5982654A (en) * | 1998-07-20 | 1999-11-09 | Micron Technology, Inc. | System for connecting semiconductor devices |
-
1997
- 1997-08-27 JP JP23114597A patent/JP3807827B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-19 US US09/025,838 patent/US6208548B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174911A (ja) | 1999-03-16 |
| US6208548B1 (en) | 2001-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381684B1 (en) | Quad data rate RAM | |
| JP3757757B2 (ja) | リード優先メモリシステム | |
| US7269088B2 (en) | Identical chips with different operations in a system | |
| US7529140B2 (en) | Semiconductor memory device | |
| US6346828B1 (en) | Method and apparatus for pulsed clock tri-state control | |
| JP2000311485A (ja) | 選択されるメモリモジュールのみをデータラインに連結するメモリモジュールシステム及びこれを利用したデータ入出力方法 | |
| US8140783B2 (en) | Memory system for selectively transmitting command and address signals | |
| US7379376B2 (en) | Internal address generator | |
| JP3807827B2 (ja) | 選択回路 | |
| JPH06243111A (ja) | ２つの非同期プロセッサ間でランダムアクセスメモリを共用する方法及びその方法を実施するための電子回路 | |
| TWI451260B (zh) | 記憶體系統及方法 | |
| JPH0395793A (ja) | アービター回路 | |
| JP3859943B2 (ja) | データ送信装置、データ転送システムおよび方法 | |
| US5606526A (en) | Glitch-free dual clok read circuit | |
| KR20000027378A (ko) | 디코딩시의 동작마진 확보를 위한 디코딩 장치 및 그 방법 | |
| US6108758A (en) | Multiple masters in a memory control system | |
| US6662290B2 (en) | Address counter and address counting method | |
| JPH09180443A (ja) | 半導体メモリ回路 | |
| JP2007233589A (ja) | メモリシステム | |
| EP1262989B1 (en) | System to set burst mode in a device | |
| USRE37753E1 (en) | Semiconductor memory device and read and write methods thereof | |
| US6970477B2 (en) | Data transmission circuit and method | |
| US5818794A (en) | Internally controlled signal system for controlling the operation of a device | |
| KR100318434B1 (ko) | 디디알 에스디램의 데이터 스트로브 버퍼 제어 신호 발생회로 | |
| KR20060083991A (ko) | 다중 데이터 속도 메모리 장치 및 그의 클록킹 회로, 다중 데이터 속도 메모리 장치 및 그 제어 회로의 동작 벙법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |