JP3803179B2

JP3803179B2 - Signal processing device

Info

Publication number: JP3803179B2
Application number: JP24563497A
Authority: JP
Inventors: 裕行宮田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-09-10
Filing date: 1997-09-10
Publication date: 2006-08-02
Anticipated expiration: 2017-09-10
Also published as: JPH1183559A

Description

【０００１】
【発明の属する技術分野】
この発明は、同時に使用しないセンサの前処理装置をＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）等を用いて共用化することにより、装置全体を簡略化することができる信号処理装置に関するものである。
【０００２】
【従来の技術】
図９は例えば、“ＴｈｅｏｒｙａｎｄＡｐｐｌｉｃａｔｉｏｎｓｏｆＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ”に示された従来の信号処理装置を示す構成図であり、図において、１はセンサ、４はセンサ１の出力をＡ／Ｄ変換するＡ／Ｄ変換部、１５はＡ／Ｄ変換部４によりＡ／Ｄ変換された信号に対してマッチドフィルタ処理およびしきい値検出処理などの処理を行う前処理部、９は前処理部１５から出力された信号の結果を受けて対象物体などの検出を行う信号処理部、１０は信号処理部９で検出された物体の認識、追尾などを行う情報処理部である。
【０００３】
次に動作について説明する。
まず、センサ１から出力された信号は、Ａ／Ｄ変換部４によってＡ／Ｄ変換された後に、前処理部１５によってマッチドフィルタ処理やしきい値検出処理などが施される。次に、信号処理部９は前処理部１５によって処理された信号を入力し、対象物体などの検出を行った後、情報処理部１０は信号処理部９からの検出信号に基づいて検出された物体の認識、追尾などを行う。なお、これらの前処理部１５と信号処理部９および情報処理部１０との区別は明確でない場合も多いが、ここでは高速処理とリアルタイム性が要求され、専用のハードウェアにより実現されている部分を前処理部１５と定義する。
【０００４】
次に複数のセンサから構成された従来の信号処理装置を説明する。
図１０は複数のセンサから構成された従来の信号処理装置を示す構成図であり、図において、１，２，３はセンサ、４，５，６はＡ／Ｄ変換部、１５，１６，１７は前処理部、２０，２１，２２は信号処理部、１０は情報処理部である。この図１０のような複数のセンサから構成された信号処理装置の場合には、各センサ１，２，３の信号が各Ａ／Ｄ変換部４，５，６、各前処理部１５，１６，１７および各信号処理部２０，２１，２２に出力され、情報処理部１０が各信号処理部２０，２１，２２から出力された信号を入力、統合して処理を行う。
【０００５】
【発明が解決しようとする課題】
従来の信号処理装置は以上のように構成されているので、専用のハードウェアで構成されている前処理装置が各センサ毎に必要となり、センサの数が増えるに比例して装置全体の回路規模が大規模になるなどの課題があった。
【０００６】
また、何れかの前処理部１５，１６，１７に障害が発生した場合に、障害が発生した前処理部１５，１６，１７の処理を代行する構成がないため、障害が発生した前処理部１５，１６，１７に対応するセンサ１，２，３の処理が継続して行えないなどの課題があった。
【０００７】
さらに、各前処理部１５，１６，１７で処理エラーが発生した場合には、この影響を受け、センサ１，２，３の処理を継続することができないなどの課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、同時に使用しないセンサの前処理装置を共用化することにより、装置全体を簡略化することができる信号処理装置を得ることを目的とする。
【０００９】
また、この発明は、障害が発生した前処理部を自動的に検知して、障害が発生した前処理部の代行をさせることにより、センサの処理を続行して行わせることができる信号処理装置を得ることを目的とする。
【００１０】
さらに、この発明は、各前処理部で処理エラーが発生した場合にも、この影響を受けることなく、センサの処理を継続することができる信号処理装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る信号処理装置は、全てのセンサの出力信号を入力し、操作者の指示に応じた１つの出力信号をセレクタにより選択し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者からの指示によりセンサの何れかが選択されたときに、制御部によりこの選択されたセンサに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用するセンサを自動的に選択するようにしたものである。
【００１２】
この発明に係る信号処理装置は、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた複数の出力信号を選択し、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換えることができ、制御部によりセンサの何れかが操作者からの指示により選択されるとともに、センサの優先度が操作者から指示されたときに、この選択されたセンサと指示された優先度とに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサとセンサの優先度を自動的に選択するようにしたものである。
【００１３】
この発明に係る信号処理装置は、各センサに応じた回路パターンを複数の前処理部により設定し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、全てのセンサの出力信号を入力し、第１のセレクタにより指示に応じた１つの出力信号を選択し、故障検出回路により複数の前処理部を監視し、何れかの前処理部からの障害発生信号を受信した場合に、障害が発生した前処理部を通知し、この故障検出回路からの障害発生の通知を受信したときに、制御部により障害が発生した前処理部の回路パターンを選択し、前処理用ＦＰＧＡ部に書き込むとともに、障害が発生した前処理部に対応するセンサと前処理用ＦＰＧＡ部とを接続し、各センサに応じて設定され、第２のセレクタによりこのセンサに対応する前処理部に障害が発生したときに、前処理用ＦＰＧＡ部からの信号を選択するようにしたものである。
【００１４】
この発明に係る信号処理装置は、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者の指示に応じた１つの回路パターンを制御部により複数の前処理用ＦＰＧＡ部に設定し、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた１つの信号を選択し複数の前処理用ＦＰＧＡ部に出力し、多数決関数部により複数の前処理用ＦＰＧＡ部からの出力を取り込み、これら前処理用ＦＰＧＡ部の出力で最も一致した数の多い結果を出力するようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサを自動的に選択するようにしたものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による信号処理装置を示す構成図であり、図において、１，２，３はセンサ、４はセンサ１からの信号をＡ／Ｄ変換するＡ／Ｄ変換部、５はセンサ２からの信号をＡ／Ｄ変換するＡ／Ｄ変換部、６はセンサ３からの信号をＡ／Ｄ変換するＡ／Ｄ変換部、７はマニュアルの指示にしたがってＡ／Ｄ変換部４，５，６から出力された信号から１つを選択するセレクタ、８は専用のハードウェアがソフト的に書き換え可能な集積回路の一つであり、各センサ１，２，３に対応した処理対応の回路パターン１２が設定される前処理用ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）部である。
【００１６】
９は前処理用ＦＰＧＡ部８から出力された信号の結果を受けて対象物体などの検出を行う信号処理部、１０は信号処理部９で検出された物体の認識、追尾などを行う情報処理部、１１は操作者からのマニュアルの指示によりセンサ１，２，３の何れかが選択されたときに、各センサ１，２，３に対応した前処理部の回路パターン１２を選択し前処理用ＦＰＧＡ部８の内容を書き換える制御部である。
【００１７】
次に動作について説明する。
図２はこの発明の実施の形態１による信号処理装置の動作を示すフローチャートである。まず、操作者は事前に得られた情報処理部１０からの出力結果を確認し（ステップＳＴ１）、センサ１，２，３のどれを使用したら最も効果的に処理できるかを判断し、マニュアル指示に従ってセンサ選択信号をセレクタ７と制御部１１に出力する（ステップＳＴ２）。次に、制御部１１では入力したセンサ選択信号に基づいて、それに対応するセンサ１，２，３の前処理部の回路パターン１２を選択し（ステップＳＴ３）、前処理用ＦＰＧＡ部８の内容を書き換える（ステップＳＴ４）。また、セレクタ７はセンサ選択信号に基づいて指定されたセンサ１，２，３を前処理用ＦＰＧＡ部８に接続する（ステップＳＴ５）。この結果、前処理用ＦＰＧＡ部８は対応するセンサ用の前処理部となる。
【００１８】
これらの制御の結果、操作者によりセンサ１が指示された場合には、センサ１のデータがＡ／Ｄ変換部４によりＡ／Ｄ変換された後、セレクタ７を介して前処理用ＦＰＧＡ部８に出力される。そして、この前処理用ＦＰＧＡ部８でセンサ１に応じた処理を施された後、信号処理部９に出力され、対象物体などの検出が行われ（ステップＳＴ６）、情報処理部１０に出力される。次に、情報処理部１０では信号処理部９で検出された物体の認識、追尾などの処理を行う（ステップＳＴ７）。なお、情報処理部１０の処理結果により、センサ１，２，３を切り換える時は、上記の処理を再度、繰り返す。
【００１９】
以上のように、この実施の形態１によれば、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れるなどの効果が得られる。
【００２０】
実施の形態２．
図３はこの発明の実施の形態２による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。実施の形態１では、操作者は事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断していた。しかし、この実施の形態２では情報処理部１０が自己の結果に応じて複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断し、セレクタ７を切り換えるものである。
【００２１】
以上のように、この実施の形態２によれば、前処理部を各センサ１，２，３毎に所有する必要がなくなり、装置の縮小化が図れるとともに、操作者が事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができるなどの効果が得られる。
【００２２】
実施の形態３．
図４はこの発明の実施の形態３による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。１３はセンサ１，２，３から入力した３信号のうち、２つの信号を選択するためのセレクタ、１４は各センサ１，２，３に対応するとともに、各センサ１，２，３の処理の優先度に対応した前処理部の回路パターンである。
【００２３】
次に動作について説明する。
まず、操作者は事前に得られた情報処理部１０からの出力結果を確認し、センサ１，２，３の何れの２つを使用したら最も効果的に処理できるかを判断する。ここで、例えば操作者はセンサ１とセンサ２とを選択し、センサ１をより精度良く処理する（優先度が高い）ものと判断する。次に操作者はマニュアル指示に従ってセンサ選択信号をセレクタ１３と制御部１１に出力する。
【００２４】
次に、制御部１１では入力したセンサ選択信号に基づいて、それに対応するセンサ１，２，３の前処理部の優先度に応じた回路パターン１４を選択し、３つの前処理用ＦＰＧＡ部８の内容を書き換える。また、セレクタ１３はセンサ選択信号に基づいて指定されたセンサ１を一方の前処理用ＦＰＧＡ部８に接続し、センサ２を他方の前処理用ＦＰＧＡ部８に接続する。この結果、各前処理用ＦＰＧＡ部８は対応するセンサ用の前処理部となる。
【００２５】
これらの制御の結果、操作者によりセンサ１およびセンサ２が指示された場合には、センサ１のデータがＡ／Ｄ変換部４によりＡ／Ｄ変換された後、セレクタ１３を介して一方の前処理用ＦＰＧＡ部８に出力される。また、センサ２のデータがＡ／Ｄ変換部５によりＡ／Ｄ変換された後、セレクタ１３を介して他方の前処理用ＦＰＧＡ部８に出力される。そして、この前処理用ＦＰＧＡ部８で優先度に合わせた精度で処理を施された後、信号処理部９に出力され、対象物体などの検出が行われ、情報処理部１０に出力される。次に、情報処理部１０では信号処理部９で検出された物体の認識、追尾などの処理を行う。なお、情報処理部１０の処理結果により、センサ１，２，３を切り換える時は、上記の処理を再度、繰り返す。
【００２６】
以上のように、この実施の形態３によれば、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れると共に、操作者が選んだ複数のセンサとその優先度に応じて、前処理部でのセンサ毎の処理の精度を変更できるなどの効果が得られる。
【００２７】
実施の形態４．
図５はこの発明の実施の形態４による信号処理装置を示す構成図であり、図において、実施の形態１および実施の形態３と同一符号については同一または相当部分を示すので説明を省略する。実施の形態３では、操作者は事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断していた。しかし、この実施の形態４では情報処理部１０が自己の結果に応じて複数種類あるセンサ１，２，３の何れの２つを使用したら最も効果的に処理できるかを判断するようにしたものである。
【００２８】
以上のように、この実施の形態４によれば、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れると共に、情報処理装置で選ばれた複数のセンサとその優先度に応じて、前処理部でのセンサ毎の処理の精度を変更できるなどの効果が得られる。
【００２９】
実施の形態５．
図６はこの発明の実施の形態５による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。８ａは前処理部１５，１６，１７の全てが正常に動作している場合には、センサ１，２，３とは接続されてなく、前処理部１５，１６，１７の何れかに障害が発生したときに、障害が発生した前処理部に代わってセンサ１，２，３からの信号を入力し処理を行う前処理用ＦＰＧＡ部、１５はセンサ１用の前処理部、１６はセンサ２用の前処理部、１７はセンサ３用の前処理部、１８は前処理部１５，１６，１７を監視し、何れかの前処理部１５，１６，１７からの障害発生信号を受信した場合に、障害が発生した前処理部１５，１６，１７を制御部１１とセレクタ７に通知する故障検出回路、１９は２入力から１出力を選択するセレクタ、２０はセンサ１用の信号処理部、２１はセンサ２用の信号処理部、２２はセンサ３用の信号処理部である。
【００３０】
次に動作について説明する。
まず、前処理部１５，１６，１７の全てが正常に動作している場合には、Ａ／Ｄ変換部４を介してＡ／Ｄ変換されたセンサ１からの信号は、センサ１用の信号処理部２０に出力された後、情報処理部１０に出力される。このときのセレクタ１９は開いているために、センサ１と前処理部１５、センサ２と前処理部１６、およびセンサ３と前処理部１７とが接続している。また、セレクタ１９は前処理部１５とセンサ１用の信号処理部２０、前処理部１６とセンサ２用の信号処理部２１、前処理部１７とセンサ３用の信号処理部２２とを接続している。したがって、処理の流れとしては、従来の信号処理装置と同一である。
【００３１】
しかし、故障検出回路１８が何れかの前処理部１５，１６，１７からの障害発生信号を受信した場合には、障害が発生した前処理部１５，１６，１７を制御部１１とセレクタ１９に通知する。制御部１１では、障害が発生した前処理部１５，１６，１７の回路パターン１２を選択し、予備として待機させている前処理用ＦＰＧＡ部８ａに書き込むとともに、セレクタ７を動作させることにより、障害が発生した前処理部１５，１６，１７とそれに対応するセンサ１，２，３とを接続する。また、制御部１１ではセレクタ１９は障害が発生した前処理部１５，１６，１７と信号処理部２０，２１，２２との接続を解除し、前処理用ＦＰＧＡ部８ａと信号処理部２０，２１，２２とを接続する。この結果、故障した前処理部１５，１６，１７は切り離され、前処理用ＦＰＧＡ部８ａが代行して、その処理を継続することになる。
【００３２】
以上のように、この実施の形態５によれば、センサ１，２，３毎の前処理部１５，１６，１７に障害が発生した場合に、その故障を自動的に検知して、前処理用ＦＰＧＡ部８ａがそのセンサ１，２，３用の前処理部とすることにより、継続して処理が続行できるなどの効果が得られる。
【００３３】
実施の形態６．
図７はこの発明の実施の形態６による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。２３は３つの前処理用ＦＰＧＡ部８からの出力を検討し、２つ以上の一致した内容を出力する多数決関数部である。
【００３４】
次に動作について説明する。
まず、操作者は事前に得られた情報処理部１０からの出力結果を確認し、センサ１，２，３のどれを使用したら最も効果的に処理できるかを判断し、マニュアル指示に従ってセンサ選択信号をセレクタ７と制御部１１に出力する。次に、制御部１１では入力したセンサ選択信号に基づいて、それに対応するセンサ１，２，３の前処理部の回路パターン１２を選択し、３つの前処理用ＦＰＧＡ部８の内容を書き換える。また、セレクタ７はセンサ選択信号に基づいて指定されたセンサ１，２，３を３つの前処理用ＦＰＧＡ部８に接続する。この結果、３つの前処理用ＦＰＧＡ部８は対応するセンサ用の前処理部となる。
【００３５】
これらの制御の結果、操作者によりセンサ１が指示された場合には、センサ１のデータがＡ／Ｄ変換部４によりＡ／Ｄ変換された後、セレクタ７を介して３つの前処理用ＦＰＧＡ部８に出力される。そして、この３つの前処理用ＦＰＧＡ部８ではセンサ１に応じた処理を各々施した後、多数決関数部２３に出力する。そして、多数決関数部２３では３つの前処理用ＦＰＧＡ部８からの出力を検討し、２つ以上の一致した内容を信号処理部９に出力する。そして、信号処理部９では対象物体などの検出が行われ、情報処理部１０に出力される。次に、情報処理部１０では信号処理部９で検出された物体の認識、追尾などの処理を行う。なお、情報処理部１０の処理結果により、センサ１，２，３を切り換える時は、上記の処理を再度、繰り返す。
【００３６】
以上のように、この実施の形態６によれば、前処理部で処理エラーが発生した場合にも、この影響を受けることなく、処理を継続することができるなどの効果が得られる。
【００３７】
実施の形態７．
図８はこの発明の実施の形態７による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。実施の形態６では、操作者は事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断していた。しかし、この実施の形態７では情報処理部１０が自己の結果に応じて複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断し、セレクタ７を切り換えるものである。
【００３８】
以上のように、この実施の形態７によれば、前処理部で１つの処理エラーが発生した場合にも、この影響を受けることなく、処理を継続することができるとともに、操作者が事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができるなどの効果が得られる。
【００３９】
【発明の効果】
以上のように、この発明によれば、全てのセンサの出力信号を入力し、操作者の指示に応じた１つの出力信号をセレクタにより選択し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者からの指示によりセンサの何れかが選択されたときに、制御部によりこの選択されたセンサに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用するセンサを自動的に選択するように構成したので、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化を図ることができるとともに、操作者が事前に得られた情報処理の結果を確認し、複数種類あるセンサのどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができる効果がある。
【００４０】
この発明によれば、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた２つの出力信号を選択し、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換えることができ、制御部によりセンサの何れかが操作者からの指示により選択されるとともに、センサの優先度が操作者から指示されたときに、この選択されたセンサと指示された優先度とに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサとセンサの優先度を自動的に選択するように構成したので、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れると共に、操作者が選んだ複数のセンサとその優先度に応じて、前処理部でのセンサ毎の処理の精度を変更できるとともに、操作者が事前に得られた情報処理の結果を確認し、複数種類あるセンサのどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができる効果がある。
【００４１】
この発明によれば、各センサに応じた回路パターンを複数の前処理部により設定し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、故障検出回路により複数の前処理部を監視し、何れかの前処理部からの障害発生信号を受信した場合に、障害が発生した前処理部を通知し、全てのセンサの出力信号を入力し、第１のセレクタにより故障検出回路の指示に応じた１つの出力信号を選択し、この故障検出回路からの障害発生の通知を受信したときに、制御部により障害が発生した前処理部の回路パターンを選択し、前処理用ＦＰＧＡ部に書き込むとともに、障害が発生した前処理部に対応するセンサと前処理用ＦＰＧＡ部とを接続し、各センサに応じて設定され、第２のセレクタによりこのセンサに対応する前処理部に障害が発生したときに、前処理用ＦＰＧＡ部からの信号を選択するように構成したので、センサ毎の前処理部に障害が発生した場合に、その故障を自動的に検知して、前処理用ＦＰＧＡ部をそのセンサ用の前処理部とすることにより、継続して処理が続行できる効果がある。
【００４２】
この発明によれば、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者の指示に応じた１つの回路パターンを制御部により複数の前処理用ＦＰＧＡ部に設定し、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた１つの信号を選択し複数の前処理用ＦＰＧＡ部に出力し、多数決関数部により複数の前処理用ＦＰＧＡ部からの出力を取り込み、これら前処理用ＦＰＧＡ部の出力で最も一致した数の多い結果を出力するようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサを自動的に選択するように構成したので、前処理部で処理エラーが発生した場合にも、この影響を受けることなく、処理を継続することができるとともに、操作者が事前に得られた情報処理の結果を確認し、複数種類あるセンサのどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による信号処理装置を示す構成図である。
【図２】この発明の実施の形態１による信号処理装置の動作を示すフローチャートである。
【図３】この発明の実施の形態２による信号処理装置を示す構成図である。
【図４】この発明の実施の形態３による信号処理装置を示す構成図である。
【図５】この発明の実施の形態４による信号処理装置を示す構成図である。
【図６】この発明の実施の形態５による信号処理装置を示す構成図である。
【図７】この発明の実施の形態６による信号処理装置を示す構成図である。
【図８】この発明の実施の形態７による信号処理装置を示す構成図である。
【図９】従来の信号処理装置を示す構成図である。
【図１０】複数のセンサから構成された従来の信号処理装置を示す構成図である。
【符号の説明】
７，１３，１９セレクタ、８前処理用ＦＰＧＡ部、１１制御部、１２，１４回路パターン、１８故障検出回路、２３多数決関数部。[0001]
BACKGROUND OF THE INVENTION
The present invention, by sharing with the pretreatment device FPGA (Field Programmable Gate Array) or the like of the sensor is not used at the same time, it relates to a signal processing equipment capable of simplifying the whole system.
[0002]
[Prior art]
FIG. 9 is a block diagram showing a conventional signal processing apparatus shown in, for example, “Theory and Applications of Digital Signal Processing”. In FIG. 9, 1 is a sensor, 4 is an A / D converter for the output of sensor 1 / D conversion unit 15 is a preprocessing unit that performs processing such as matched filter processing and threshold value detection processing on the signal A / D converted by the A / D conversion unit 4, and 9 is output from the preprocessing unit 15. A signal processing unit 10 for detecting a target object or the like based on the result of the received signal is an information processing unit 10 for recognizing and tracking the object detected by the signal processing unit 9.
[0003]
Next, the operation will be described.
First, the signal output from the sensor 1 is A / D converted by the A / D converter 4 and then subjected to matched filter processing, threshold detection processing, and the like by the preprocessing unit 15. Next, the signal processing unit 9 inputs the signal processed by the preprocessing unit 15 and detects the target object, and then the information processing unit 10 is detected based on the detection signal from the signal processing unit 9. Recognize and track objects. In many cases, the distinction between the preprocessing unit 15, the signal processing unit 9, and the information processing unit 10 is not clear, but here, high-speed processing and real-time performance are required, and the part is realized by dedicated hardware. Is defined as a pre-processing unit 15.
[0004]
Next, a conventional signal processing apparatus composed of a plurality of sensors will be described.
FIG. 10 is a block diagram showing a conventional signal processing apparatus composed of a plurality of sensors. In the figure, 1, 2, 3 are sensors, 4, 5, 6 are A / D conversion units, 15, 16, 17 Are pre-processing units, 20, 21 and 22 are signal processing units, and 10 is an information processing unit. In the case of a signal processing apparatus composed of a plurality of sensors as shown in FIG. 10, the signals of the sensors 1, 2, 3 are sent to the A / D conversion units 4, 5, 6, and the preprocessing units 15, 16, respectively. , 17 and the signal processing units 20, 21 and 22, and the information processing unit 10 inputs and integrates the signals output from the signal processing units 20, 21, and 22 to perform processing.
[0005]
[Problems to be solved by the invention]
Since the conventional signal processing device is configured as described above, a pre-processing device configured with dedicated hardware is required for each sensor, and the circuit scale of the entire device is proportional to the increase in the number of sensors. There was a problem such as becoming large-scale.
[0006]
In addition, when a failure occurs in any of the preprocessing units 15, 16, and 17, there is no configuration that substitutes the processing of the preprocessing units 15, 16, and 17 in which the failure has occurred. There is a problem that the processing of the sensors 1, 2, and 3 corresponding to 15, 16, and 17 cannot be performed continuously.
[0007]
Furthermore, when a processing error occurs in each of the preprocessing units 15, 16, and 17, there is a problem that the processing of the sensors 1, 2, and 3 cannot be continued due to this influence.
[0008]
The present invention has been made to solve the above problems, by sharing the preprocessing device of the sensor is not used at the same time, obtaining a signal processing equipment which can simplify the whole apparatus Objective.
[0009]
The present invention also provides a signal processing device that can automatically detect a pre-processing unit in which a failure has occurred and substitute the pre-processing unit in which the failure has occurred to continue the sensor processing. The purpose is to obtain a place.
[0010]
Furthermore, the present invention, even when a processing error occurs in the pre-processing unit, without being affected by this, and to obtain a signal processing equipment which can continue processing the sensor.
[0011]
[Means for Solving the Problems]
The signal processing apparatus according to the present invention inputs the output signals of all the sensors, selects one output signal according to the operator's instruction by the selector, and softens the circuit pattern according to the sensor by the preprocessing FPGA unit. When one of the sensors is selected according to an instruction from the operator, the control unit selects a circuit pattern corresponding to the selected sensor and rewrites the circuit pattern of the preprocessing FPGA unit. Further, in the circuit pattern rewritten to the selector and the preprocessing FPGA unit, the next sensor to be used is automatically selected based on the result of information processing.
[ 0012 ]
The signal processing apparatus according to the present invention inputs output signals of all sensors, selects a plurality of output signals according to an instruction from an operator by a selector, and sets circuit patterns corresponding to the sensors to a plurality of preprocessing FPGA units. The control unit selects one of the sensors according to an instruction from the operator, and when the priority of the sensor is instructed by the operator, the selected sensor is instructed. The circuit pattern corresponding to the selected priority is selected, the circuit pattern of the preprocessing FPGA unit is rewritten, and the circuit pattern to be rewritten to the selector and the preprocessing FPGA unit is used next based on the result of information processing. The plurality of sensors and the priority of the sensors are automatically selected.
[ 0013 ]
The signal processing apparatus according to the present invention sets a circuit pattern corresponding to each sensor by a plurality of preprocessing units, rewrites the circuit pattern corresponding to the sensor in software by the preprocessing FPGA unit, and outputs signals from all the sensors. Is selected, one output signal corresponding to the instruction is selected by the first selector, a plurality of preprocessing units are monitored by the failure detection circuit, and a failure occurrence signal is received from any of the preprocessing units. When the failure pre-processing unit is notified and the failure notification from the failure detection circuit is received, the control unit selects the circuit pattern of the pre-processing unit in which the failure has occurred, and the pre-processing FPGA unit In addition, the sensor corresponding to the preprocessing unit in which the failure has occurred and the preprocessing FPGA unit are connected, set according to each sensor, and preprocessed corresponding to this sensor by the second selector. When a failure occurs in, in which so as to select a signal from the pre-processing FPGA unit.
[ 0014 ]
In the signal processing apparatus according to the present invention, a circuit pattern corresponding to a sensor is rewritten in software by a plurality of preprocessing FPGA units, and one circuit pattern corresponding to an operator's instruction is converted by a control unit to a plurality of preprocessing FPGAs. Set to the unit, input the output signals of all sensors, select one signal according to the instructions of the operator by the selector, output to a plurality of pre-processing FPGA units, and for the multiple pre-processing by the majority function unit Based on the results of information processing in the circuit pattern to be rewritten into the selector and the preprocessing FPGA unit, the output from the FPGA unit is taken in, and the result with the largest number of matches among the outputs of the preprocessing FPGA unit is output. Then, a plurality of sensors to be used next are automatically selected.
[ 0015 ]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
1 is a block diagram showing a signal processing apparatus according to Embodiment 1 of the present invention. In the figure, 1, 2 and 3 are sensors, and 4 is an A / D converter for A / D converting signals from the sensor 1. 5 is an A / D converter for A / D converting the signal from the sensor 2, 6 is an A / D converter for A / D converting the signal from the sensor 3, and 7 is an A / D converter according to a manual instruction. A selector for selecting one from the signals output from the units 4, 5, and 6, 8 is one of integrated circuits in which dedicated hardware can be rewritten in software and corresponds to each of the sensors 1, 2, and 3. It is a pre-processing FPGA (Field Programmable Gate Array) section in which a circuit pattern 12 corresponding to processing is set.
[ 0016 ]
9 is a signal processing unit that receives a result of a signal output from the preprocessing FPGA unit 8 and detects a target object, and 10 is an information processing unit that recognizes and tracks the object detected by the signal processing unit 9. , 11 selects a circuit pattern 12 of the preprocessing unit corresponding to each of the sensors 1, 2, 3 when the sensor 1, 2, 3 is selected according to a manual instruction from the operator. It is a control unit that rewrites the contents of the FPGA unit 8.
[ 0017 ]
Next, the operation will be described.
FIG. 2 is a flowchart showing the operation of the signal processing apparatus according to Embodiment 1 of the present invention. First, the operator confirms the output result from the information processing unit 10 obtained in advance (step ST1), determines which of the sensors 1, 2, and 3 can be used most effectively, and manually instructs Accordingly, a sensor selection signal is output to the selector 7 and the control unit 11 (step ST2). Next, the control unit 11 selects the circuit pattern 12 of the preprocessing unit corresponding to the sensor 1, 2, 3 based on the input sensor selection signal (step ST3), and the contents of the preprocessing FPGA unit 8 are selected. Rewrite (step ST4). The selector 7 connects the sensors 1, 2, and 3 designated based on the sensor selection signal to the preprocessing FPGA unit 8 (step ST5). As a result, the preprocessing FPGA unit 8 becomes a preprocessing unit for the corresponding sensor.
[ 0018 ]
If the sensor 1 is instructed by the operator as a result of these controls, the data of the sensor 1 is A / D converted by the A / D converter 4 and then the preprocessing FPGA unit 8 via the selector 7. Is output. The preprocessing FPGA unit 8 performs processing according to the sensor 1 and then outputs the signal to the signal processing unit 9 to detect the target object (step ST6) and outputs it to the information processing unit 10. The Next, the information processing unit 10 performs processing such as recognition and tracking of the object detected by the signal processing unit 9 (step ST7). Note that when the sensors 1, 2, and 3 are switched according to the processing result of the information processing unit 10, the above processing is repeated again.
[ 0019 ]
As described above, according to the first embodiment, it is not necessary to have a pre-processing unit for each sensor, and the effect of reducing the size of the apparatus can be obtained.
[ 0020 ]
Embodiment 2. FIG.
FIG. 3 is a block diagram showing a signal processing apparatus according to the second embodiment of the present invention. In the figure, the same reference numerals as those in the first embodiment indicate the same or corresponding parts, and the description thereof is omitted. In the first embodiment, the operator confirms the output result from the information processing unit 10 obtained in advance, and determines which of the plurality of types of sensors 1, 2, and 3 is most effective. It was. However, in the second embodiment, the information processing unit 10 determines which one of the plural types of sensors 1, 2 and 3 is most effective according to its own result, and switches the selector 7. .
[ 0021 ]
As described above, according to the second embodiment, it is not necessary to have a preprocessing unit for each of the sensors 1, 2, 3, the apparatus can be reduced, and information obtained in advance by the operator can be achieved. It is not necessary to check the output result from the processing unit 10 and determine which of the plural types of sensors 1, 2, and 3 is most effective, so that the burden on the operator can be reduced. The effect is obtained.
[ 0022 ]
Embodiment 3 FIG.
FIG. 4 is a block diagram showing a signal processing apparatus according to Embodiment 3 of the present invention. In the figure, the same reference numerals as those in Embodiment 1 denote the same or corresponding parts, and the description thereof will be omitted. Reference numeral 13 denotes a selector for selecting two signals among the three signals input from the sensors 1, 2 and 3. Reference numeral 14 denotes a sensor corresponding to each of the sensors 1, 2 and 3, and processing of each sensor 1, 2, 3 It is the circuit pattern of the pre-processing part corresponding to a priority.
[ 0023 ]
Next, the operation will be described.
First, the operator confirms the output result from the information processing unit 10 obtained in advance, and determines which of the sensors 1, 2 and 3 can be used most effectively. Here, for example, the operator selects the sensor 1 and the sensor 2, and determines that the sensor 1 is processed with higher accuracy (high priority). Next, the operator outputs a sensor selection signal to the selector 13 and the control unit 11 in accordance with a manual instruction.
[ 0024 ]
Next, based on the input sensor selection signal, the control unit 11 selects a circuit pattern 14 according to the priority of the preprocessing unit of the corresponding sensor 1, 2, 3, and three preprocessing FPGA units 8 Rewrite the contents of. The selector 13 connects the sensor 1 designated based on the sensor selection signal to one preprocessing FPGA unit 8 and connects the sensor 2 to the other preprocessing FPGA unit 8. As a result, each preprocessing FPGA unit 8 becomes a preprocessing unit for the corresponding sensor.
[ 0025 ]
As a result of these controls, when the sensor 1 and the sensor 2 are instructed by the operator, the data of the sensor 1 is A / D converted by the A / D converter 4 and then one of the fronts via the selector 13. The data is output to the processing FPGA unit 8. The data of the sensor 2 is A / D converted by the A / D converter 5 and then output to the other preprocessing FPGA unit 8 via the selector 13. The preprocessing FPGA unit 8 performs processing with accuracy matched to the priority, and then outputs the signal to the signal processing unit 9 to detect the target object and outputs it to the information processing unit 10. Next, the information processing unit 10 performs processing such as recognition and tracking of the object detected by the signal processing unit 9. Note that when the sensors 1, 2, and 3 are switched according to the processing result of the information processing unit 10, the above processing is repeated again.
[ 0026 ]
As described above, according to the third embodiment, it is not necessary to have a preprocessing unit for each sensor, the apparatus can be reduced, and a plurality of sensors selected by the operator and their priorities can be selected. As a result, it is possible to obtain an effect that the accuracy of processing for each sensor in the preprocessing unit can be changed.
[ 0027 ]
Embodiment 4 FIG.
FIG. 5 is a block diagram showing a signal processing apparatus according to Embodiment 4 of the present invention. In the figure, the same reference numerals as those in Embodiments 1 and 3 denote the same or corresponding parts, and the description thereof will be omitted. In the third embodiment, the operator confirms the output result from the information processing unit 10 obtained in advance, and determines which of the plurality of types of sensors 1, 2, and 3 is most effective. It was. However, in the fourth embodiment, the information processing unit 10 determines which of the plurality of types of sensors 1, 2, and 3 can be used most effectively according to its own result. It is.
[ 0028 ]
As described above, according to the fourth embodiment, it is not necessary to have a pre-processing unit for each sensor, the apparatus can be reduced, and a plurality of sensors selected by the information processing apparatus and their priorities are selected. Accordingly, it is possible to obtain an effect that the accuracy of processing for each sensor in the preprocessing unit can be changed.
[ 0029 ]
Embodiment 5 FIG.
FIG. 6 is a block diagram showing a signal processing apparatus according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in Embodiment 1 denote the same or corresponding parts, and the description thereof will be omitted. 8a, when all of the preprocessing units 15, 16, and 17 are operating normally, the sensors 1, 2, and 3 are not connected, and any of the preprocessing units 15, 16, and 17 has a failure. When a failure occurs, a preprocessing FPGA unit for inputting the signals from the sensors 1, 2 and 3 to perform processing instead of the preprocessing unit in which a failure has occurred, 15 is a preprocessing unit for the sensor 1, and 16 is a sensor 2 When the pre-processing unit for the sensor 3, 17 is a pre-processing unit for the sensor 3, 18 is monitoring the pre-processing units 15, 16, and 17, and a failure occurrence signal is received from any of the pre-processing units 15, 16, and 17 In addition, a failure detection circuit that notifies the controller 11 and the selector 7 of the preprocessing units 15, 16, and 17 in which a failure has occurred, 19 is a selector that selects one output from two inputs, 20 is a signal processing unit for the sensor 1, 21 is a signal processing unit for the sensor 2, and 22 is a signal processing unit for the sensor 3. .
[ 0030 ]
Next, the operation will be described.
First, when all of the preprocessing units 15, 16 and 17 are operating normally, the signal from the sensor 1 A / D converted via the A / D conversion unit 4 is a signal for the sensor 1. After being output to the processing unit 20, it is output to the information processing unit 10. Since the selector 19 at this time is open, the sensor 1 and the preprocessing unit 15, the sensor 2 and the preprocessing unit 16, and the sensor 3 and the preprocessing unit 17 are connected. The selector 19 connects the preprocessing unit 15 and the signal processing unit 20 for the sensor 1, the preprocessing unit 16 and the signal processing unit 21 for the sensor 2, and the preprocessing unit 17 and the signal processing unit 22 for the sensor 3. ing. Therefore, the processing flow is the same as that of the conventional signal processing apparatus.
[ 0031 ]
However, when the failure detection circuit 18 receives a failure occurrence signal from any of the preprocessing units 15, 16, 17, the preprocessing units 15, 16, 17 in which the failure has occurred are transferred to the control unit 11 and the selector 19. Notice. The control unit 11 selects the circuit pattern 12 of the preprocessing units 15, 16, and 17 in which the failure has occurred, writes the circuit pattern 12 in the preprocessing FPGA unit 8 a waiting as a spare, and operates the selector 7 to operate the failure Are connected to the preprocessing units 15, 16, and 17 corresponding to the sensors 1, 2, and 3 corresponding thereto. Further, in the control unit 11, the selector 19 releases the connection between the preprocessing units 15, 16, and 17 and the signal processing units 20, 21, and 22 where the failure has occurred, and the preprocessing FPGA unit 8 a and the signal processing units 20 and 21 are disconnected. , 22 are connected. As a result, the failed preprocessing units 15, 16, and 17 are disconnected, and the preprocessing FPGA unit 8a acts as a substitute for continuing the processing.
[ 0032 ]
As described above, according to the fifth embodiment, when a failure occurs in the preprocessing units 15, 16, and 17 for each of the sensors 1, 2, and 3, the failure is automatically detected, and the preprocessing is performed. The use of the FPGA section 8a as a pre-processing section for the sensors 1, 2, and 3 provides an effect that the processing can be continued.
[ 0033 ]
Embodiment 6 FIG.
FIG. 7 is a block diagram showing a signal processing apparatus according to Embodiment 6 of the present invention. In the figure, the same reference numerals as those in Embodiment 1 denote the same or corresponding parts, and the description thereof will be omitted. A majority function unit 23 examines outputs from the three preprocessing FPGA units 8 and outputs two or more matched contents.
[ 0034 ]
Next, the operation will be described.
First, the operator confirms the output result from the information processing unit 10 obtained in advance, determines which of the sensors 1, 2, and 3 can be used most effectively, and follows a manual instruction to select a sensor selection signal. Is output to the selector 7 and the control unit 11. Next, the control unit 11 selects the circuit pattern 12 of the preprocessing unit corresponding to the sensor 1, 2, 3 based on the input sensor selection signal, and rewrites the contents of the three preprocessing FPGA units 8. The selector 7 connects the sensors 1, 2, and 3 designated based on the sensor selection signal to the three preprocessing FPGA units 8. As a result, the three preprocessing FPGA units 8 become corresponding sensor preprocessing units.
[ 0035 ]
As a result of these controls, when the sensor 1 is instructed by the operator, the data of the sensor 1 is A / D converted by the A / D converter 4 and then the three preprocessing FPGAs via the selector 7. Is output to the unit 8. The three preprocessing FPGA units 8 perform processing corresponding to the sensor 1 and then output the result to the majority function unit 23. The majority function unit 23 examines the outputs from the three preprocessing FPGA units 8 and outputs two or more matched contents to the signal processing unit 9. Then, the signal processing unit 9 detects a target object and the like, and outputs it to the information processing unit 10. Next, the information processing unit 10 performs processing such as recognition and tracking of the object detected by the signal processing unit 9. Note that when the sensors 1, 2, and 3 are switched according to the processing result of the information processing unit 10, the above processing is repeated again.
[ 0036 ]
As described above, according to the sixth embodiment, even when a processing error occurs in the preprocessing unit, there is an effect that the processing can be continued without being affected by this.
[ 0037 ]
Embodiment 7 FIG.
FIG. 8 is a block diagram showing a signal processing apparatus according to Embodiment 7 of the present invention. In the figure, the same reference numerals as those in Embodiment 1 denote the same or corresponding parts, and the description thereof will be omitted. In the sixth embodiment, the operator confirms the output result from the information processing unit 10 obtained in advance, and determines which of the plurality of types of sensors 1, 2, and 3 is most effective. It was. However, in the seventh embodiment, the information processing unit 10 determines which of the plurality of types of sensors 1, 2, and 3 is most effective according to its own result, and switches the selector 7. .
[ 0038 ]
As described above, according to the seventh embodiment, even when one processing error occurs in the preprocessing unit, the processing can be continued without being affected by this, and the operator can It is unnecessary to check the obtained output result from the information processing unit 10 and determine which of the plurality of types of sensors 1, 2, and 3 is most effective, thereby reducing the burden on the operator. The effect that it can be obtained.
[ 0039 ]
【The invention's effect】
As described above, according to the present invention, the output signals of all the sensors are input, one output signal corresponding to the operator's instruction is selected by the selector, and the circuit pattern corresponding to the sensor is selected as the preprocessing FPGA unit. When a sensor is selected by an instruction from the operator, the control unit selects a circuit pattern corresponding to the selected sensor and rewrites the circuit pattern of the preprocessing FPGA unit. In addition, since the circuit pattern to be rewritten to the selector and the preprocessing FPGA unit is configured to automatically select the next sensor to be used based on the information processing result, the preprocessing unit is set for each sensor. it is not necessary to own, it is possible to achieve miniaturization of the device, check the results of the information processing operator is obtained in advance, there are a plurality kinds sensors For which the most effective and need to determine whether it is eliminated if you use a, there is an effect that it is possible to reduce the burden on the operator.
[ 0040 ]
According to the present invention, the output signals of all the sensors are input, the selector selects two output signals according to the operator's instruction, and the circuit pattern corresponding to the sensor is softened by the plurality of preprocessing FPGA units. The control unit selects one of the sensors by an instruction from the operator, and when the priority of the sensor is instructed by the operator, the priority instructed as the selected sensor. And the circuit pattern of the preprocessing FPGA unit is rewritten, and the circuit pattern to be rewritten to the selector and the preprocessing FPGA unit is used next based on information processing results. reduction of the so constructed as to automatically select a priority of the sensor and the sensor, there is no need to own a preprocessing unit for each sensor, device With attained, in accordance with its priority and a plurality of sensors chosen by the operator, it is possible to change the accuracy of the processing for each sensor in the preprocessing unit, check the results of the information processing operator is obtained in advance Since it is not necessary to determine which of the plural types of sensors is most effective, there is an effect that the burden on the operator can be reduced .
[ 0041 ]
According to the present invention, a circuit pattern corresponding to each sensor is set by a plurality of preprocessing units, the circuit pattern corresponding to the sensor is rewritten in software by the preprocessing FPGA unit, and a plurality of preprocessing units are set by the failure detection circuit. When a failure occurrence signal is received from any of the pre-processing units, the pre-processing unit in which the failure has occurred is notified, the output signals of all the sensors are input, and a failure detection circuit is provided by the first selector When one of the output signals is selected in response to the instruction, and the failure notification from the failure detection circuit is received, the control unit selects the circuit pattern of the preprocessing unit in which the failure has occurred, and the preprocessing FPGA And a sensor corresponding to the pre-processing unit in which the failure has occurred and the pre-processing FPGA unit are connected, set according to each sensor, and pre-processing corresponding to this sensor by the second selector. When a failure occurs in a part, the signal from the preprocessing FPGA part is selected. Therefore, when a failure occurs in the preprocessing part for each sensor, the failure is automatically detected. By using the preprocessing FPGA unit as the sensor preprocessing unit, there is an effect that the processing can be continued.
[ 0042 ]
According to the present invention, a circuit pattern corresponding to a sensor is rewritten in software by a plurality of preprocessing FPGA units, and one circuit pattern corresponding to an instruction from an operator is set in a plurality of preprocessing FPGA units by a control unit. Then, the output signals of all the sensors are input, one signal corresponding to the operator's instruction is selected by the selector and output to the plurality of preprocessing FPGA units, and the plurality of preprocessing FPGA units are output by the majority function unit. The output of the preprocessing FPGA unit is output in the circuit pattern to be rewritten into the selector and the preprocessing FPGA unit. since it is configured to automatically select a plurality of sensors to be used, even when a processing error occurs in the pre-processing unit, without being affected by this, handle It is possible to continue to confirm the result of information processing operator is obtained in advance, it is not necessary to determine the most effective if you use any of the plurality of types of sensors is eliminated, the operator burden There is an effect that can be reduced .
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a signal processing device according to Embodiment 1 of the present invention;
FIG. 2 is a flowchart showing an operation of the signal processing apparatus according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing a signal processing apparatus according to Embodiment 2 of the present invention.
FIG. 4 is a block diagram showing a signal processing apparatus according to Embodiment 3 of the present invention.
FIG. 5 is a block diagram showing a signal processing apparatus according to Embodiment 4 of the present invention.
FIG. 6 is a block diagram showing a signal processing apparatus according to Embodiment 5 of the present invention.
FIG. 7 is a block diagram showing a signal processing apparatus according to Embodiment 6 of the present invention.
FIG. 8 is a block diagram showing a signal processing apparatus according to Embodiment 7 of the present invention.
FIG. 9 is a block diagram showing a conventional signal processing apparatus.
FIG. 10 is a configuration diagram showing a conventional signal processing apparatus including a plurality of sensors.
[Explanation of symbols]
7, 13, 19 Selector, 8 Preprocessing FPGA section, 11 Control section, 12, 14 Circuit pattern, 18 Fault detection circuit, 23 Majority function section.

Claims

In a signal processing apparatus that performs signal processing and information processing on input data from a plurality of sensors, a selector that inputs the output signals of all the sensors and selects one output signal according to an operator's instruction; A pre-processing FPGA unit that is rewritten in software to a circuit pattern corresponding to the sensor, and when any of the sensors is selected by an instruction from an operator, the circuit pattern corresponding to the selected sensor is A control unit that selects and rewrites the circuit pattern of the preprocessing FPGA unit. The circuit pattern to be rewritten to the selector and the preprocessing FPGA unit automatically selects a sensor to be used next based on the result of information processing. A signal processing apparatus characterized in that it is selected and rewritten .

In a signal processing device that performs signal processing and information processing on input data from a plurality of sensors, a selector that inputs the output signals of all the sensors and selects a plurality of output signals according to an operator's instruction; A plurality of preprocessing FPGA units that rewrite a circuit pattern corresponding to the sensor in software and any of the sensors are selected by an instruction from the operator, and the priority of the sensor is instructed by the operator. A control unit that selects the circuit pattern corresponding to the selected sensor and the instructed priority and rewrites the circuit pattern of the preprocessing FPGA unit , the selector and the preprocessing The circuit pattern to be rewritten in the FPGA section automatically selects the next sensor to be used and the priority of the sensor based on the information processing result, and rewrites Signal processing apparatus characterized by.

In a signal processing apparatus that performs signal processing and information processing on input data from a plurality of sensors, a plurality of pre-processing units that set circuit patterns corresponding to the sensors, and a circuit pattern corresponding to the sensors are software-like Fault detection for monitoring the pre-processing unit in which a fault has occurred when a pre-processing FPGA unit to be rewritten and the plurality of pre-processing units are monitored and a fault occurrence signal is received from any of the pre-processing units A circuit, a first selector that inputs the output signals of all the sensors and selects one output signal in accordance with an instruction from the failure detection circuit, and a failure occurrence notification from the failure detection circuit The circuit pattern of the preprocessing unit in which the failure has occurred is selected and written to the preprocessing FPGA unit, and the sensor corresponding to the preprocessing unit in which the failure has occurred and the preprocessing FP A control unit that connects the A unit and a second signal that is set according to each of the sensors and selects a signal from the preprocessing FPGA unit when a failure occurs in the preprocessing unit corresponding to the sensor. A signal processing apparatus.

In a signal processing apparatus that performs signal processing and information processing on input data from a plurality of sensors, a plurality of preprocessing FPGA units that rewrite a circuit pattern corresponding to the sensor in software, and an instruction from an operator A control unit for setting one circuit pattern in the plurality of preprocessing FPGA units and output signals of all the sensors are input, and one signal is selected in accordance with an instruction from an operator, and the plurality of preprocessing is performed. comprising a selector for outputting the FPGA portion, receives the output from said plurality of pre-processing FPGA portion and a majority function section for outputting a best match the large number of results in the output of these pre-processing FPGA unit, the selector a circuit pattern and rewrites the FPGA portion for the pretreatment signal, characterized in that selects the sensor to be next used on the basis of the results of the information processing automatically rewrites Management apparatus.