JP3800215B2 - Printed circuit board, a semiconductor device, and methods for their preparation - Google Patents

Printed circuit board, a semiconductor device, and methods for their preparation

Info

Publication number
JP3800215B2
JP3800215B2 JP2003337033A JP2003337033A JP3800215B2 JP 3800215 B2 JP3800215 B2 JP 3800215B2 JP 2003337033 A JP2003337033 A JP 2003337033A JP 2003337033 A JP2003337033 A JP 2003337033A JP 3800215 B2 JP3800215 B2 JP 3800215B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003337033A
Other languages
Japanese (ja)
Other versions
JP2005108939A (en )
Inventor
博文 中村
Original Assignee
株式会社トッパンNecサーキットソリューションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は、印刷配線板、半導体装置、及びそれらの製造方法に関し、特に、半導体素子用パッドと導体配線との密着性がよく、半導体素子を印刷配線板にフリップチップ実装したときの信頼性が高い印刷配線板、半導体装置、及びそれらの製造方法に関する。 The present invention, printed wiring board, a semiconductor device, and a method of manufacturing thereof, in particular, good adhesion between the pad and the conductor wiring semiconductor elements, reliability when the flip-chip mounting a semiconductor element on the printed circuit board high print wiring board, a semiconductor device and a method for their preparation.

従来の印刷配線板(半導体装置用パッケージ)において、導体配線が絶縁性樹脂層を介して多層に形成されて成る多層基板本体の一面側が、搭載される半導体素子の電極端子と接続される半導体素子用パッドが形成された半導体素子搭載面であり、且つ多層基板本体の他面側が、外部接続端子用パッドが形成された外部接続端子装着面である半導体装置用パッケージにおいて、該外部接続端子装着面には、外部接続端子用パッドの各々に対応するように形成された貫通孔の内壁面を含む全表面に絶縁処理が施された絶縁性金属板が接着され、前記半導体素子搭載面には、金属製の枠体が接合されているものがある(特許文献1参照)。 In the conventional printed wiring board (package for a semiconductor device), the semiconductor element one surface of the multilayer substrate body on which wiring is formed by forming a multi-layer through the insulating resin layer to be connected to the electrode terminals of the semiconductor element mounted a semiconductor element mounting surface which use pads formed, and the other surface side of the multilayer substrate body, the semiconductor device package that is external connection terminal mounting surface pad for external connection terminals are formed, external connection terminal mounting surface the is bonded an insulating metal plate insulating treatment is performed on the entire surface including the inner wall surface of the through hole formed to correspond to each of the pad for external connection terminals, the semiconductor element mounting surface, there is one metal frame member is joined (see Patent Document 1). このような構成によれば、半導体素子が搭載される搭載面が可及的に平坦で且つ厚さも可及的に薄くでき、構成部材間の熱膨張差に起因する反りを防止できるというものである。 According to such a configuration, mounting surface is flat, and the thickness as much as possible that the semiconductor element is mounted also can be thinned as much as possible, but that it can prevent warping due to thermal expansion differences between the components is there.

特開2003−142617号公報 JP 2003-142617 JP

しかしながら、従来の印刷配線板は、半導体素子用パッドとなる半田と導体配線となる銅めっきとの密着性が不十分であった。 However, the conventional printed wiring board, the adhesion between the copper plating serving as a solder and the conductor interconnect comprising a pad for semiconductor devices is insufficient. そのため、印刷配線板に半導体素子と搭載した際、半導体素子と印刷配線板との熱膨張に差があった場合、熱膨張の差により生じた応力が半導体素子用パッドに伝わり、半導体素子用パッドと配線との間にクラックが生じやすかった。 Therefore, when mounted with the semiconductor device to the printed circuit board, when there is a difference in thermal expansion between the semiconductor element and the printed circuit board, stress caused by the difference in thermal expansion is transferred to the pad for semiconductor device, the pad for a semiconductor element cracking is likely to occur between the wiring.

また、印刷配線板の半導体素子用パッドの間隔がファインピッチ(200μm未満)になるにつれ、各半導体素子用パッド間でのショートが生じやすく、各半導体素子用パッドへのバンプの形成(スクリーン印刷等)が困難になってきた。 Also, as the distance between the semiconductor element pads of the printed wiring board becomes fine pitch (less than 200 [mu] m), short circuit easily occurs between the semiconductor elements pads, forming bumps on the semiconductor element pads (screen printing ) it has become difficult.

さらに、印刷配線板の反り等を防止するために、印刷配線板に接合された金属製の枠体(金属板)をそのまま補強板(スティフナー)として残すと、半導体素子が収納される部分が凹部となり、当該凹部の領域内の正確な位置にバンプを形成(スクリーン印刷等)することが困難であった。 Furthermore, in order to prevent the warpage of the printed wiring board, the leaves joined metal frame to the printed circuit board (metal plate) as a reinforcing plate as (stiffener), recess portions which the semiconductor element is housed next, it is difficult to form bumps in the correct position in the region of the recess (screen printing).

本発明の第1の目的は、半導体素子用パッドと導体配線との密着性がよく、半導体素子を印刷配線板にフリップチップ実装したときの信頼性が高い印刷配線板、半導体装置、及びそれらの製造方法を提供することである。 A first object of the present invention, good adhesion between the pad and the conductor wiring semiconductor elements, high reliability printed wiring board when flip-chip mounting a semiconductor element on the printed circuit board, a semiconductor device, and their it is to provide a manufacturing method.

本発明の第2の目的は、各半導体素子用パッドの正確な位置にバンプが形成された印刷配線板、半導体装置、及びそれらの製造方法を提供することである。 A second object of the present invention, printed wiring board which bumps are formed on the exact position of the semiconductor device pads, the semiconductor device, and to provide a process for their preparation.

本発明の前記印刷配線板において、前記導電層は、導電性銅ペーストよりなることが好ましい。 In the printed wiring board of the present invention, the conductive layer is preferably made of a conductive copper paste.

本発明の前記印刷配線板において、前記第1の導電性パッドは、金、錫及び半田よりなる群から選択された少なくとも1種の金属又はその合金よりなることが好ましい。 In the printed wiring board of the present invention, the first conductive pad is gold, it is preferably made of at least one metal or an alloy thereof selected from tin and the group consisting of solder.

本発明の前記印刷配線板において、前記第2の導電性パッドは、前記配線層側から順に、ニッケルめっき層及び金めっき層の2層よりなることが好ましい。 In the printed wiring board of the present invention, the second conductive pad, in order from the wiring layer side, it is preferably made of two layers of nickel plating layer and a gold plating layer.

本発明の前記印刷配線板において、前記第1の面に積層されるとともに、前記半導体素子を収納するための貫通した開口部を有する金属板を備えることが好ましい。 In the printed wiring board of the present invention, while being stacked on the first surface, preferably comprises a metal plate having penetrating openings for accommodating the semiconductor element.

本発明の前記印刷配線板において、前記金属板は、ステンレス、鉄、ニッケル、銅及びアルミニウムよりなる群から選択された少なくとも1種の金属又はその合金よりなることが好ましい。 In the printed wiring board of the present invention, the metal plate is stainless steel, iron, nickel, it is preferably made of at least one metal or an alloy selected from the group consisting of copper and aluminum.

本発明の第1点においては、印刷配線板の製造方法において、金属板の表面の片側に樹脂付き銅箔を貼り付けることで第1の絶縁層を形成する工程と、次に、前記第1の絶縁層に、前記金属板を露出する複数の開口部を形成する工程と、次に、前記開口部より露出した前記金属板の部位をエッチングすることにより凹状部を形成する工程と、次に、前記凹状部に、 電解半田めっきする方法、又はソルダーペーストを印刷してリフローする方法によって、半導体素子を搭載するための半田からなる第1の導電性パッドを形成する工程と、次に、前記第1の導電性パッドの表面に絶縁樹脂に銅微粒子を分散させた導電性銅ペーストにより応力を吸収するクッションとなる導電層を形成する工程と、前記導電層を含む前記第1の絶縁層の表面に In the first view point of the present invention, in the method of manufacturing a printed wiring board, forming a first insulating layer by pasting the resin coated copper foil on one surface of the metal plate, then the a first insulating layer, forming a plurality of openings exposing the metal plate, then forming a concave portion by etching a portion of the metal plate exposed from the opening, then, the concave portion, a method of electrolytic solder plating, or by a method of reflow by printing solder paste, a step of forming a first conductive pad of the solder for mounting a semiconductor element, then and forming a conductive layer to be the cushion that absorbs the first electrically conductive surface insulating resin stress by a conductive copper paste prepared by dispersing copper fine particles of the pad, the first insulating including the conductive layer the surface of the layer 複数の配線層及び絶縁層が交互に積層され、前記配線層間がビア接続された多層配線層を形成する工程と、次に、前記多層配線層における最上部の絶縁層に形成された開口部から露出する配線層の表面に、少なくとも前記導電層及び前記配線層を介して対応する前記第1の導電性パッドと電気的に接続される第2の導電性パッドを形成する工程と、次に、前記金属板の少なくとも前記第1の導電性パッドが形成されている領域をエッチングすることにより、前記第1の導電性パッドを露出させる工程と、を含むことを特徴とする。 A plurality of wiring layers and insulating layers are laminated alternately, the steps of the wiring layers forming the multilayered wiring layers via connecting, then the opening portion formed on top of the insulating layer in the multilayer wiring layer on the surface of the exposed wiring layer, forming a second conductive pad connected at least said conductive layer and through the wiring layer corresponding first conductive pad and electrically, then, by etching an area in which at least the first conductive pad is formed of the metal plate, characterized in that it comprises a and a step of exposing the first conductive pads.

本発明の前記印刷配線板の製造方法において、前記第2の導電性パッドを形成する工程では、前記配線層側から順に、ニッケルめっき層及び金めっき層を形成することが好ましい。 In the manufacturing method of the printed wiring board of the present invention, in the step of forming said second conductive pad, in order from the wiring layer side, it is preferable to form a nickel plating layer and a gold plating layer.

本発明の前記印刷配線板の製造方法において、前記金属板に、前記第1の導電性パッドが形成されている領域を含むように、半導体素子を収納するための開口部を形成し、前記第1の導電性パッド及び前記第1の絶縁層を露出させる工程を含むことが好ましい。 In the manufacturing method of the printed wiring board of the present invention, the metal plate, so as to include a region where the first conductive pad is formed to form an opening for accommodating the semiconductor element, the first preferably includes a step of exposing the first conductive pad and the first insulating layer.

本発明の第2の視点においては、半導体装置の製造方法において、前記印刷配線板の製造方法により製造された印刷配線板の第1の導電性パッドに半導体素子を接続することを特徴とする。 In a second aspect of the present invention is a method of manufacturing a semiconductor device, characterized by connecting the semiconductor element to the first conductive pad of the printed wiring board manufactured by the manufacturing method of the printed wiring board.

本発明によれば、第1の導電性パッドと配線層との間に、 絶縁樹脂に導電性微粒子を分散させた導電性ペースト又は導電性高分子からなる導電層が介在しているので、第1の導電性パッド(半導体素子用パッド)と配線層(導体配線)との密着性がよくなり、半導体素子を印刷配線板にフリップチップ実装したときの信頼性が高くなる。 According to the present invention, between the first conductive pad and the wiring layer, since the conductive layer made of a conductive paste or a conductive polymer by dispersing conductive particles in an insulating resin is interposed, the the wiring layer 1 of the conductive pads (semiconductor element pads) better the adhesion between the (conductive wires), reliability is high when the flip-chip mounting a semiconductor element on the printed circuit board. また、半導体素子と印刷配線板に熱膨張率の差がある場合であっても、導電層が、熱膨張率の差によって生じる応力を吸収し、第1の導電性パッドと配線層との間や印刷配線板の他の部位でのクラックの発生を防止することができる。 Moreover, even if there is a difference in thermal expansion coefficient between the semiconductor element printed wiring board, the conductive layer, absorbs the stress caused by the difference in thermal expansion coefficient, between the first conductive pad and the wiring layer the occurrence of cracks can be prevented at other sites in or printed wiring board. これにより、半導体装置の歩留まりの低下を抑えることができる。 Thus, it is possible to suppress a decrease in yield of the semiconductor device.

また、本発明によれば、多層配線層(の第1の面)から突出した第1の導電性パッド(半導体素子用パッド)をバンプ(はんだボール)とすることができるため、各半導体素子用パッドの正確な位置にバンプ(はんだボール)を形成しているといえる。 Further, according to the present invention, it is possible to the first conductive pad protruding from the multilayer wiring layer (a first surface) of (semiconductor element pad) and bumps (solder balls), for the semiconductor devices it can be said that to form a bump (solder ball) to the exact location of the pad.

(実施形態1) (Embodiment 1)
本発明の実施形態1に係る半導体装置及び印刷配線板について図面を用いて説明する。 It will be described with reference to the drawings semiconductor device and a printed wiring board according to Embodiment 1 of the present invention. 図1は、本発明の実施形態1に係る半導体装置の構成を模式的に示した(A)表面側からの斜視図、(B)裏面側からの斜視図、及び(C)部分断面図である。 1, the configuration of a semiconductor device according to the first embodiment of the present invention a perspective view of the schematically indicated (A) front side, in a perspective view, and (C) partial cross-sectional view of the (B) the back side is there. 実施形態1に係る半導体装置は、フリップチップボールグリッドアレイ(FCBGA)を適用したものである。 The semiconductor device according to the first embodiment is obtained by applying the flip chip ball grid array (FCBGA).

図1(A)を参照すると、半導体装置1は、印刷配線板10、半導体素子30、を有する。 Figure 1 Referring to (A), the semiconductor device 1 includes a printed circuit board 10, the semiconductor device 30, the. 印刷配線板10は、金属板11、多層配線層21、を有する。 Printed wiring board 10 has a metal plate 11, a multilayer wiring layer 21,. 金属板11は、多層配線層21上に積層され、半導体素子30を収納するための貫通した開口部11aを有する。 The metal plate 11 is stacked on the multilayer interconnection layer 21, having a penetrating opening 11a for accommodating the semiconductor element 30. 多層配線層21は、コアになる基板のないビルドアップ層であり、複数の配線層及び絶縁層が交互に積層され、配線層間がビア接続されている。 The multilayer wiring layer 21 is a build-up layer without substrate thereon a core, a plurality of wiring layers and insulating layers are alternately stacked, the wiring layers are via connection. 多層配線層21は、公知のサブトラクティブ法、セミアディティブ法又はフルアディティブ法等のビルドアップ工法によって形成することができる。 Multi-layer wiring layer 21 can be formed by a known subtractive method, semi-additive method or a full additive method such as build-up process of the. 半導体素子30は、金属板11の開口部11aに収納され、多層配線層21に実装されている。 The semiconductor device 30 is housed in the opening 11a of the metal plate 11 are mounted on the multilayer wiring layer 21.

図1(B)を参照すると、多層配線層21における金属板11が配置されている面(表面)の反対側の面(裏面)には、第1のバンプ20が搭載されている。 Referring to FIG. 1 (B), the on the surface opposite to the surface in which the metal plate 11 in the multilayer wiring layer 21 is disposed (the surface) (back surface), the first bump 20 is mounted.

図1(C)を参照すると、半導体装置1は、金属板11、第1の絶縁層12、第1の導電性パッド13、導電層14、第1の配線層15、第2の絶縁層16、第2の配線層17、第3の絶縁層18、第2の導電性パッド19、第1のバンプ20、半導体素子30、第2のバンプ31、封止樹脂40、を有する。 Figure 1 Referring to (C), the semiconductor device 1, the metal plate 11, the first insulating layer 12, the first conductive pads 13, conductive layer 14, the first wiring layer 15, the second insulating layer 16 , a second wiring layer 17, the third insulating layer 18, the second conductive pads 19, the first bump 20, the semiconductor device 30, the second bump 31, a sealing resin 40. 第1の絶縁層12、第1の配線層15、第2の絶縁層16、第2の配線層17、第3の絶縁層18が積層した層は、図1(A)の多層配線層21に対応する。 The first insulating layer 12, the first wiring layer 15, the second insulating layer 16, the second wiring layer 17, third layer insulating layer 18 are laminated in a multilayer wiring layer 21 in FIG. 1 (A) corresponding to.

金属板11は、その中央に貫通する開口部11aが形成された枠状の補強板(スティフナー)である。 The metal plate 11 is a frame-shaped reinforcing plate opening 11a is formed to penetrate to the center (stiffener). また、金属板11は金属から構成されているため、最表層のグランドとしての機能をもたせることも可能である。 Further, the metal plate 11 because it is made of metal, it is also possible to have a function as the outermost surface layer of the ground. 金属板11の開口部11a内には、半導体素子30が収納されている。 In the opening 11a of the metal plate 11, the semiconductor device 30 is housed. 金属板11には、例えば、ステンレス、鉄、ニッケル、銅及びアルミニウムよりなる群から選択された少なくとも1種の金属を用いることができ、また、その合金を用いることができるが、取り扱いの面からすれば、銅が最適である。 The metal plate 11, for example, stainless steel, iron, nickel, can be used at least one metal selected from the group consisting of copper and aluminum, also it can be used the alloy, from the viewpoint of handling if, copper is the best. また、金属板11の厚さは、例えば、0.1〜1.5mmとすることができる。 The thickness of the metal plate 11, for example, can be set to 0.1 to 1.5 mm.

第1の絶縁層12は、金属板11と接合する絶縁性の樹脂層である。 The first insulating layer 12 is an insulating resin layer for bonding the metal plate 11. 第1の絶縁層12は、半導体素子30の電極端子と対応する位置に開口部を有する。 The first insulating layer 12 has openings at positions corresponding to the electrode terminals of the semiconductor element 30. 第1の絶縁層12の開口部内には、少なくとも第1の導電性パッド13及び導電層14が配されている。 The first opening portion of the insulating layer 12, at least a first conductive pad 13 and the conductive layer 14 is disposed. 第1の絶縁層12として、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、フッ素樹脂、ベンゾシクロブテン樹脂、液晶ポリマー等の絶縁性樹脂から選択された1種又は2種以上の絶縁性樹脂を用いることができ、熱硬化性樹脂や感光性樹脂であってもよく、例えば、感光性ソルダーレジスト(太陽インキ製造社製 PSR4000 NAS−90−TY、タムラ化研社製 DSR 2200 BGX−8等)等を用いることができる。 As the first insulating layer 12, for example, epoxy resins, epoxy acrylate resins, urethane acrylate resins, polyester resins, phenolic resins, polyimide resins, bismaleimide triazine resin, polyphenylene ether resin, fluorine resin, benzocyclobutene resin, and liquid crystal polymers of one selected from an insulating resin or may be used two or more kinds of insulating resin may be a thermosetting resin or a photosensitive resin, for example, a photosensitive solder resist (Taiyo Ink Mfg. Co., Ltd. PSR4000 NAS-90-TY, can be used TAMURA KAKEN Co. DSR 2200 BGX-8, etc.) and the like. また、基板強度を上げるため、絶縁性樹脂に、補強材としてガラスクロス、ガラス不織布、アラミド不織布、アラミドフィルム、ポリイミドフィルム等を積層してもよい。 Moreover, to increase the substrate strength, the insulating resin, glass cloth as a reinforcing material, nonwoven glass fabric, aramid nonwoven fabric, aramid film, may be laminated polyimide film or the like. また、第1の絶縁層12には、樹脂フィルムや樹脂付き銅箔(RCC)を用いることもでき、ビルドアップの観点から、樹脂付き銅箔が最適である。 Further, the first insulating layer 12, it is also possible to use a resin film or a resin-coated copper foil (RCC), from the viewpoint of build-up, resin coated copper foil is optimal.

第1の導電性パッド13は、半導体素子30の電極端子と電気的に接続するための導電性媒体である。 First conductive pad 13 is a conductive medium to the electrode terminal and electrically connected to the semiconductor element 30. 第1の導電性パッド13は、第1の絶縁層12の開口部ごとに配されている。 The first conductive pads 13 is disposed in each opening of the first insulating layer 12. 第1の導電性パッド13には、例えば、金、錫及び半田から選択された少なくとも1種の金属や、その合金を用いることができ、また、導電性ペーストや、半田粉が混入した導電性ペーストも用いることができる。 The first conductive pads 13, for example, gold, and at least one metal selected tin and solder, can be used an alloy containing, or a conductive paste, conductive solder powder is mixed paste can also be used. 導電性ペーストや、半田粉が混入した導電性ペーストを用いる場合は、半導体素子30の第2のバンプ31はAuのスタッドバンプであることが好ましい。 Conductive paste or, in the case of using a conductive paste solder powder is mixed, it is preferable the second bump 31 of the semiconductor element 30 is a stud bump of Au. なお、第1の導電性パッド13は、取り扱いの面からすれば、半田が最適である。 The first conductive pads 13, from the plane of the handle, the solder is optimal.

導電層14は、第1の導電性パッド13と第1の配線層15とが直接接合するときよりも密着性を高める導電性媒体であり、第1の絶縁層12の開口部ごとに、第1の導電性パッド13と第1の配線層15の間に介在している。 The conductive layer 14 is a conductive medium to enhance the adhesion than when the first conductive pad 13 and the first wiring layer 15 is bonded directly to each opening of the first insulating layer 12, the interposed between the first conductive pad 13 and the first wiring layer 15. 導電層14には、第1の導電性パッド13と第1の配線層15とが直接接合するときよりも密着性を高める材料が選択され、例えば、エポキシ樹脂、シリコン樹脂などの絶縁樹脂に金属(銅、銀、金、半田等)、カーボンなどの導電性微粒子を分散させた1種又は2種以上の導電性ペーストや、ポリピロール、ポリアセチレン、ポリアニリン、ポリアリレーン、ポリアリレーンビニレン、ポリチオフェン、ポリ−3−アルキルチオフェン等の導電性高分子を用いることができ、コストの観点から、導電性銅ペーストが最適である。 The conductive layer 14, a material to enhance the adhesion than when the first conductive pad 13 and the first wiring layer 15 are joined directly is selected, for example, metal insulation resin such as epoxy resin, silicone resin (copper, silver, gold, solder, etc.), one or or more of the conductive paste obtained by dispersing conductive particles such as carbon, polypyrrole, polyacetylene, polyaniline, polyarylenes, polyarylene vinylene, polythiophene, poly - 3-alkylthiophene such as a conductive polymer can be used for, in terms of cost, the conductive copper paste is optimal. 導電層14は、第1の導電性パッド13を介して印刷配線板に伝わる応力を吸収するクッションとなる。 The conductive layer 14 is a cushion for absorbing the stress transmitted to the printed circuit board via the first conductive pad 13.

第1の配線層15は、導電層14を含む第1の絶縁層12の表面に配線パターンが形成された導電層である。 The first wiring layer 15 is a first conductive layer on which a wiring pattern is formed on the surface of the insulating layer 12 including the conductive layer 14. 第1の配線層15には、例えば、無電解めっき、電解めっき等による金、銀、銅、ニッケル等から選択された少なくとも1種の金属又はその合金を用いることができ、コストの観点から、銅が最適である。 The first wiring layer 15, for example, electroless plating, gold by electroless plating or the like, silver, copper, can be used at least one metal or an alloy selected from nickel, from a cost perspective, copper is optimal.

第2の絶縁層16は、第1の配線層15を含む第1の絶縁層12の表面に形成された絶縁性の樹脂層である。 The second insulating layer 16 is a first first resin layer insulating formed on the surface of the insulating layer 12 including the wiring layer 15. 第2の絶縁層16は、第1の配線層15に通じる開口部(ビア)を有する。 The second insulating layer 16 has openings communicating with the first wiring layer 15 (via). 第2の絶縁層16には、第1の絶縁層12と同様の材料を用いることができ、第1の絶縁層12と異なる材料を用いてもよいが、ビルドアップの観点から、樹脂付き銅箔が最適である。 The second insulating layer 16 can be formed of the same material as the first insulating layer 12 may use a different material as the first insulating layer 12, but from the viewpoint of build-up, resin coated copper foil is optimal.

第2の配線層17は、第2の絶縁層16の表面にパターン形成された導電層であり、第2の絶縁層16の開口部を通じて第1の配線層15と電気的に接続(ビア接続)する。 The second wiring layer 17 is a conductive layer patterned on the surface of the second insulating layer 16, a second first electrically connected to the wiring layer 15 through the opening of the insulating layer 16 (via connection ) to. 第2の配線層17は、さらに第2の絶縁層16を介して多層に形成して層間をビア接続させてもよい。 The second wiring layer 17, further an interlayer was formed on the multilayered via the second insulating layer 16 may be via connection. 第2の配線層17には、第1の配線層15と同様の材料を用いることができ、コストの観点から、銅が最適である。 The second wiring layer 17 can be formed of the same material as the first wiring layer 15, from the viewpoint of cost, copper is optimal.

第3の絶縁層18は、第2の配線層17を含む第2の絶縁層16の表面に形成された絶縁性の樹脂層である。 The third insulating layer 18 is a second resin layer of insulation formed on the surface of the insulating layer 16 including the second wiring layer 17. 第3の絶縁層18は、第2の配線層17に通じる開口部を有する。 The third insulating layer 18 has an opening leading to the second wiring layer 17. 第3の絶縁層18の開口部内には、第2の導電性パッド19が配されている。 In the opening of the third insulating layer 18, the second conductive pads 19 are arranged. 第3の絶縁層18には、第1の絶縁層12と同様の材料を用いることができ、第1の絶縁層12及び第2の絶縁層16と異なる材料を用いてもよいが、多層配線層の表層であることを考慮すると、ソルダーレジストが最適である。 The third insulating layer 18 can be formed of the same material as the first insulating layer 12, it may be used with different materials first insulating layer 12 and the second insulating layer 16, a multilayer wiring considering that it is a superficial layer, a solder resist is optimal.

第2の導電性パッド19は、第3の絶縁層18の開口部における第2の配線層17の表面に形成された導電性媒体である。 Second conductive pad 19 is a third of the second conductive medium formed on the surface of the wiring layer 17 at the opening of the insulating layer 18. 第2の導電性パッド19は、少なくとも第2の配線層17、第1の配線層15及び導電層14を介して対応する第1の導電性パッド13と電気的に接続している。 Second conductive pad 19 is connected at least a second wiring layer 17, the first conductive pad 13 and electrically associated through a first wiring layer 15 and the conductive layer 14. 第2の導電性パッド19には、例えば、無電解めっき、電解めっき等による金、錫、ニッケル及び半田から選択された少なくとも1種の金属を用いることができ、また、その合金を用いることができる。 The second conductive pad 19, for example, electroless plating, gold by electroless plating or the like, tin, may be at least one metal selected from nickel and solder, also it is used an alloy it can. 第2の導電性パッド19は、1層構造だけでなく2層以上であってもよく、第2の導電性パッド19と第2の配線層17の密着性等を考慮すれば、第2の配線層17側から順に、ニッケルめっき層及び金めっき層の2層構造が最適である。 Second conductive pads 19 may be two or more layers instead of just one-layer structure, in consideration of the adhesiveness and the like between the second conductive pad 19 and the second wiring layer 17, the second in order from the wiring layer 17 side, a two-layer structure of the nickel plating layer and a gold plating layer is optimal.

第1のバンプ20は、第2の導電性パッド19の表面に形成された、外部の電子部品(図示せず)と電気的に接続するための導電性突起媒体である。 The first bump 20 is formed on the surface of the second conductive pad 19 is a conductive projections medium for electrically connecting to an external electronic component (not shown). 第1のバンプ20には、金、銀、銅、半田(Sn−Pb共晶はんだ、Sn−Ag−Cuはんだ等)などの金属材料、導電性樹脂、樹脂部材の表面に金属材料を被覆した複合材料を用いることができ、取り扱い等の観点から、半田ボールが最適である。 The first bump 20, gold, silver, copper, solder (Sn-Pb eutectic solder, Sn-Ag-Cu solder, etc.) were coated metal material such as a conductive resin, a metallic material to the surface of the resin member can be formed using a composite material, from the viewpoint of handling, the solder ball is optimal.

半導体素子30は、例えば、LSI等の半導体チップであり、半導体素子30の電極端子は、対応する第2のバンプ31を介して第1の導電性パッド13と接続される。 The semiconductor element 30 is, for example, a semiconductor chip such as an LSI, the electrode terminals of the semiconductor element 30 is connected to the first conductive pad 13 through the second bump 31 corresponding. 第2のバンプ31には、第1のバンプ20と同様の材料を用いることができ、取り扱い等の観点から、半田が最適である。 The second bumps 31, can be formed of the same material as the first bump 20, from the viewpoint of handling, the solder is optimal.

封止樹脂40は、半導体素子30と第1の絶縁層12の間の隙間を封止する絶縁性樹脂である。 The sealing resin 40 is an insulating resin that seals the gap between the semiconductor element 30 and the first insulating layer 12. 封止樹脂40には、求められる特性に応じて、公知の封止材料(例えば、エポキシ樹脂等)を選択して用いることができる。 The sealing resin 40, depending on the properties required, can be selected known sealing material (e.g., epoxy resin).

次に、本発明の実施形態1に係る半導体装置及び印刷配線板の製造方法について図面を用いて説明する。 Next, a method of manufacturing a semiconductor device and a printed wiring board according to Embodiment 1 of the present invention will be described with reference to the drawings. 図2及び図3は、本発明の実施形態1に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 2 and 3 are partial sectional views schematically showing in the order of steps for the main production process the cross section of the printed wiring board according to Embodiment 1 of the present invention. なお、図2及び図3は、単に、図面作成の都合で分図されている。 Note that FIG. 2 and FIG. 3 is merely being divided FIG convenience of creating drawings.

まず、金属板11の表面の片側に第1の絶縁層12を成膜した後、第1の絶縁層12の所定の位置に金属板11を露出する開口部12aを形成する(ステップA1;図2(A)参照)。 First, after forming the first insulating layer 12 on one surface of the metal plate 11, at a predetermined position on the first insulating layer 12 to form an opening 12a for exposing the metal plate 11 (step A1; Figure 2 (A) see). ここで、第1の絶縁層12の形成方法には、例えば、(1)樹脂フィルムを貼り付けて、YAGレーザ、炭酸ガスレーザ等のレーザ光によって開口部12aを形成する方法、(2)樹脂付き銅箔(RCC)を貼り付けて、開口部12aの銅箔をエッチングし、プラズマにより開口部12aを形成し、不要な銅箔を除去する方法、(3)熱硬化性樹脂を印刷、塗布等して硬化させ、YAGレーザ、炭酸ガスレーザ等のレーザ光によって開口部12aを形成する方法、(4)第1の絶縁層12として、感光性樹脂を印刷、塗布等して硬化させ、フォトリソグラフィ法によって開口部12aを形成する方法等があり、ビルドアップの観点から、樹脂付き銅箔を用いる方法が最適である。 Here, the method of forming the first insulating layer 12, for example, (1) Paste the resin film, a method of forming an opening 12a by YAG laser, laser light such as carbon dioxide laser, (2) with resin paste copper foil (RCC), the copper foil of the opening 12a is etched, an opening 12a is formed by a plasma, a method of removing unwanted copper foil, printed (3) a thermosetting resin, coating or the like and cured, method of forming the opening 12a by the YAG laser, the laser light such as carbon dioxide laser, (4) as the first insulating layer 12, a photosensitive resin printing, and cured by coating or the like, a photolithography method by there is a method such as forming the opening 12a, from the viewpoint of build-up, a method using a copper foil with resin is optimum. ここでは、金属板11には孔を形成していない。 Here, the metal plate 11 does not form a hole. また、レーザ光によって開口部12aを形成した場合、開口部12aの壁面に付着したコンタミネーションを除去するために、過マンガン酸液で洗浄することが好ましい。 Also, when forming the opening 12a by the laser beam, in order to remove contamination adhering to the wall surface of the opening 12a, it is preferably washed with permanganic acid solution.

次に、第1の絶縁層12の開口部12aの底面に第1の導電性パッド13を形成する(ステップA2;図2(B)参照)。 Then, the bottom of the opening 12a of the first insulating layer 12 to form the first conductive pads 13 (step A2; see FIG. 2 (B)). ここで、第1の導電性パッド13(例えば、半田)の形成方法は、例えば、(1)電解半田めっきにより形成する方法、(2)ソルダーペーストを充填(印刷など)してリフローすることによって形成する方法がある。 Here, the method of forming the first conductive pads 13 (e.g., solder), for example, (1) a method of forming by electrolytic solder plating, by reflowing and (2) filled with solder paste (such as printing) there is a method to form.

次に、第1の導電性パッド13の表面に導電層14を形成する(ステップA3;図2(C)参照)。 Next, on the surface of the first conductive pads 13 to form a conductive layer 14 (step A3; see FIG. 2 (C)). ここで、導電層14(例えば、導電性銅ペースト)は、インクジェット方式又はスクリーン方式などの印刷により形成することができる。 Here, the conductive layer 14 (for example, conductive copper paste) can be formed by printing such as ink-jet method or screen method.

次に、導電層14を含む第1の絶縁層12の表面に、第1の配線層15、第2の絶縁層16、第2の配線層17、第3の絶縁層18がこの順に形成され、配線層間がビア接続された多層配線層21を形成する(ステップA4;図2(D)参照)。 Next, the surface of the first insulating layer 12 including the conductive layer 14, the first wiring layer 15, the second insulating layer 16, the second wiring layer 17, the third insulating layer 18 are formed in this order wiring layers to form a multilayer wiring layer 21 via connection (step A4; see FIG. 2 (D)). ここで、第1の配線層15(例えば、銅めっき)は、例えば、第1の絶縁層12の表面の化学粗化(デスミア、樹脂粗化処理等)を行ない、その後、組立体表面(ビア底も含む)に無電解銅めっきでシード層を形成し、その後、回路形成用のドライフィルムを基板にラミネートしてからマスク露光、現像工程を経て、所望の配線パターンを形成した後、電解めっき法で配線パターンを形成し、ドライフィルムを剥がし、その後、エッチングによりシード層を除去することにより形成することができる。 Here, the first wiring layer 15 (e.g., copper plating), for example, chemical roughening of the surface of the first insulating layer 12 (desmearing resin roughening process or the like) is performed, after which the assembly surface (via bottom seed layer formed by electroless copper plating to be included), then mask exposure after laminating a dry film for the circuit formed on the substrate, through the development step, after forming a desired wiring pattern, electroless plating the wiring pattern is formed by law, peeled dry film may then be formed by removing the seed layer by etching. 第2の配線層17(例えば、銅めっき)も、第1の配線層15と同様の方法により形成することができる。 The second wiring layer 17 (e.g., copper plating) can also be formed in the same manner as the first wiring layer 15. 第2の絶縁層16(例えば、樹脂付き銅箔)は、第1の絶縁層12と同様の方法(例えば、樹脂付き銅箔を用いる方法)により形成することができる。 The second insulating layer 16 (e.g., copper foil with resin) can be formed in the same manner as the first insulating layer 12 (e.g., a method using a resin coated copper foil). なお、第2の配線層17上に配線層、絶縁層を多層に形成して層間をビア接続させてもよい。 The wiring layer on the second wiring layer 17, an interlayer to form an insulating layer in the multilayer may be via connection. 第3の絶縁層18は、第1の絶縁層12と同様の方法(例えば、感光性樹脂(ソルダーレジスト)を用いる方法)により形成することができる。 The third insulating layer 18 can be formed in the same manner as the first insulating layer 12 (e.g., a method using a photosensitive resin (solder resist)). 第3の絶縁層18の所定の位置に、第2の配線層17を露出する開口部18aが形成されている。 In place of the third insulating layer 18, openings 18a for exposing the second wiring layer 17 is formed.

次に、第3の絶縁層18に形成された開口部から露出する第2の配線層17の表面に第2の導電性パッド19を形成する(ステップA5;図3(A)参照)。 Next, on the surface of the second wiring layer 17 exposed from the third opening formed in the insulating layer 18 to form the second conductive pads 19 (Step A5; see Figure 3 (A)). ここで、第2の導電性パッド19(例えば、ニッケルめっき層、金めっき層の積層構造)は、例えば、電解めっき法によって形成することができる。 Here, the second conductive pads 19 (e.g., nickel-plated layer, a laminated structure of the gold plating layer), for example, can be formed by electroless plating.

次に、金属板11に、第1の導電性パッド13が形成されている領域を含むように、半導体素子を収納するための開口部11aを形成し、第1の導電性パッド13及び第1の絶縁層12を露出させる(ステップA6;図3(B)参照)。 Then, the metal plate 11, so as to include a region where the first conductive pad 13 is formed, to form an opening 11a for accommodating the semiconductor device, the first conductive pad 13 and the first exposing the insulating layer 12 (step A6; see FIG. 3 (B)). ここで、開口部11aは、少なくとも多層配線層が配された面とは反対側の面の金属板11の表面に開口部を有するエッチングレジスト22を形成し、その後、このエッチングレジスト22をマスクとして、エッチングレジスト22の開口部より露出した金属板11の部位を第1の導電性パッド13及び第1の絶縁層12が露出するまでエッチングすることにより形成することができる。 Here, the opening section 11a is at least the multilayer interconnection layer are arranged face to form an etching resist 22 having an opening on the surface opposite to the surface of the metal plate 11, after which the etching resist 22 as a mask can be formed by etching the portion of the metal plate 11 exposed from the opening of the etching resist 22 to the first conductive pad 13 and the first insulating layer 12 is exposed. なお、エッチングに際し、第2の導電性パッド19を含む第3の絶縁層18の表面にもエッチングレジストを形成して、第2の導電性パッド19を保護してもよい。 Incidentally, upon etching, to the surface of the third insulating layer 18 including the second conductive pads 19 to form an etching resist, it may protect the second conductive pad 19. エッチングレジスト22の形成方法には、(1)エッチングレジスト22が液状の場合はスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト22を積層する方法、(2)エッチングレジスト22がドライフィルムの場合はラミネート法等でエッチングレジスト22を積層した後、乾燥等の処理を施してエッチングレジスト22を固める方法、(3)エッチングレジスト22が感光性の場合はフォトリソグラフィ法等によりエッチングレジスト22をパターニングする方法、(4)エッチングレジスト22が非感光性の場合はレーザ加工法等によりエッチングレジスト22をパターニングする方法などがある。 The method of forming the etching resist 22, (1) a spin coating method if the etching resist 22 is a liquid, a die coating method, a method of laminating an etching resist 22 by a curtain coating method or a printing method, etc., (2) etching resist 22 after the case of dry film obtained by laminating an etching resist 22 by lamination method, a method to solidify the etching resist 22 is subjected to processing such as drying, (3) etch resist when etching resist 22 is photosensitive by photolithography or the like method of patterning a 22, (4) if the etching resist 22 is non-photosensitive and a method of patterning the etching resist 22 by a laser processing method or the like. また、エッチングには、金属板11(例えば、銅)が溶出し、かつ、第1の導電性パッド(例えば、半田)が溶出しない、例えば、アルカリエッチング液等のエッチング液が用いられる。 Further, the etching, the metal plate 11 (e.g., copper) is eluted, and the first conductive pad (e.g., solder) is not eluted, for example, an etching solution such as an alkaline etching solution is used. 開口部11aを形成した後は、エッチングレジスト22を除去する。 After forming the opening portion 11a, the etching resist is removed 22.

次に、半導体素子30を第2のバンプ31により第1の導電性パッド13にフリップチップ接続し、封止樹脂40を半導体素子30と第1の絶縁層12との間の空間に流し込み、硬化させる(ステップA7;図3(C)参照)。 Next, the semiconductor element 30 is flip-chip connected by a second bump 31 on the first conductive pads 13, pouring the sealing resin 40 into the space between the semiconductor element 30 and the first insulating layer 12, the curing let (step A7; see FIG. 3 (C)).

最後に、第2の導電性パッド19に第1のバンプ20を装着する(ステップA8;図3(D)参照)。 Finally, mounting the first bump 20 to the second conductive pad 19 (step A8; see FIG. 3 (D)).

以上のように構成された印刷配線板によれば、平坦な金属板11上に多層配線層21を設けているため、多層配線層21の平坦性が良好である。 According to the printed circuit board constructed as described above, since the wiring layer 21 formed on the flat metal plate 11, the flatness of the multilayer wiring layer 21 is good. また、半導体装置は、半導体素子30が金属板11の開口部内に収納され、反りがなく平坦な多層配線層21の最表面に接続されているため、多層配線層21と半導体素子30との接続部が安定し信頼性が高い。 The semiconductor device includes a semiconductor element 30 is accommodated in the opening of the metal plate 11, because the warp is connected to the outermost surface of the flat multi-layer wiring layers 21 without connecting the multilayer wiring layer 21 and the semiconductor element 30 Department has a higher stability and reliability. さらに、第1の導電性パッド13と第1の配線層15との間に導電層14が介在するので、第1の導電性パッド13と第1の配線層15との密着性がよくなる。 Further, since the conductive layer 14 between the first conductive pad 13 and the first wiring layer 15 is interposed, the adhesion between the first conductive pad 13 and the first wiring layer 15 is improved. また、印刷配線板10に半導体素子30を搭載した場合に、半導体素子30と印刷配線板10との間に熱膨張率の差による応力が生じたとしても、半導体素子30に連結した第1の導電性パッド13により伝わる応力が導電層14にて吸収され、第1の導電性パッド13と第1の配線層15との間でのクラックの発生を防止することができ、半導体素子30を印刷配線板10にフリップチップ実装したときの信頼性がさらに高くなる。 Further, when mounting the semiconductor element 30 to the printed wiring board 10, even as the stress due to the difference in thermal expansion occurs between the printed wiring board 10 and the semiconductor device 30, the first coupled to the semiconductor element 30 stress transmitted by the conductive pads 13 is absorbed by the conductive layer 14, and the first conductive pads 13 can be prevented the occurrence of cracks between the first wiring layer 15, printing the semiconductor element 30 reliability is further increased when the wiring board 10 is flip-chip mounted.

(実施形態2) (Embodiment 2)
本発明の実施形態2に係る半導体装置及び印刷配線板について図面を用いて説明する。 It will be described with reference to the drawings semiconductor device and a printed wiring board according to Embodiment 2 of the present invention. 図4は、本発明の実施形態2に係る半導体装置の構成を模式的に示した(A)表面側からの斜視図、(B)裏面側からの斜視図、及び(C)部分断面図である。 4, a structure of a semiconductor device according to a second embodiment of the present invention a perspective view of the schematically indicated (A) front side, in a perspective view, and (C) partial cross-sectional view of the (B) the back side is there. 実施形態2に係る半導体装置も、フリップチップボールグリッドアレイ(FCBGA)を適用したものである。 The semiconductor device according to the second embodiment is also an application of the flip chip ball grid array (FCBGA). 実施形態2に係る半導体装置と実施形態1に係る半導体装置とは、第1の導電性パッド以外の構成についてほぼ同様であるが、第1の導電性パッドについてはその形状が異なる。 The semiconductor device according to the semiconductor device of Embodiment 1 according to the second embodiment is substantially similar structure other than the first conductive pad, a first conductive pad is its shape differs.

図4(C)を参照すると、第1の導電性パッド13は、半導体素子30の電極端子と電気的に接続するための導電性媒体であり、第1の絶縁層の表面から突出した突起状パッドである。 Referring to Figure 4 (C), the first conductive pad 13 is a conductive medium for connecting the electrode terminal and electrically the semiconductor element 30, protruding projecting from the surface of the first insulating layer a pad. 第1の導電性パッド13は、第1の絶縁層12の開口部ごとに配されており、半導体素子30と第2のバンプ31を介してフリップチップ接続されている。 The first conductive pads 13 are disposed in each opening of the first insulating layer 12 is flip-chip connected through the semiconductor element 30 and the second bump 31. 第1の導電性パッド13には、例えば、金、錫及び半田から選択された少なくとも1種の金属を用いることができ、また、その合金を用いることができるが、取り扱いの面からすれば、半田が最適である。 The first conductive pads 13, for example, gold, it is possible to use at least one metal selected tin and solder, also can be used an alloy thereof, from the plane of the handling, solder is optimal. なお、半田にて第1の導電性パッド13を形成すれば、第1の導電性パッド13をバンプ(半田ボール)とすることができる。 Incidentally, by forming the first conductive pads 13 by soldering, the first conductive pads 13 may be a bump (solder balls). また、第1の導電性パッド13をバンプ(半田ボール)とすると、第2のバンプ31は形成しなくてもよい場合もある。 Further, when the first conductive pad 13 and the bump (solder ball), the second bump 31 is sometimes it may not be formed.

次に、本発明の実施形態2に係る半導体装置及び印刷配線板の製造方法について図面を用いて説明する。 Next, a method of manufacturing a semiconductor device and a printed wiring board according to Embodiment 2 of the present invention will be described with reference to the drawings. 図5及び図6は、本発明の実施形態2に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 5 and 6 are partial sectional views schematically showing in the order of steps for the main production process the cross section of the printed wiring board according to Embodiment 2 of the present invention. なお、図5及び図6は、単に、図面作成の都合で分図されている。 Note that FIG. 5 and FIG. 6 is merely being divided FIG convenience of creating drawings.

まず、金属板11の表面の片側に第1の絶縁層12を成膜した後、第1の絶縁層12に、金属板11を露出する複数の開口部を形成し、しかる後に、開口部より露出した金属板11の部位に凹状部11bを形成する(ステップB1;図5(A)参照)。 First, after forming the first insulating layer 12 on one surface of the metal plate 11, the first insulating layer 12, to form a plurality of openings exposing the metal plate 11, and thereafter, the opening site of the exposed metal plate 11 to form a concave portion 11b (step B1; see FIG. 5 (a)). ここで、凹状部11bの形成方法には、例えば、(1)樹脂フィルムを貼り付けて、YAGレーザ、炭酸ガスレーザ等のレーザ光によって第1の絶縁層12に開口部を形成し、第1の絶縁層12の開口部から露出した金属板11をエッチングして凹状部11bを形成する方法、(2)樹脂付き銅箔(RCC)を貼り付けて、第1の絶縁層12の開口部の銅箔をエッチングし、プラズマにより第1の絶縁層12に開口部を形成し、不要な銅箔を除去し、第1の絶縁層12の開口部から露出した金属板11をエッチングして凹状部11bを形成する方法、(3)熱硬化性樹脂を印刷、塗布等して硬化させ、YAGレーザ、炭酸ガスレーザ等のレーザ光によって第1の絶縁層12に開口部を形成し、不要な銅箔を除去し、第1の絶縁層12の開口部 Here, the method of forming the concave portion 11b, for example, (1) Paste the resin film, YAG laser, an opening is formed in the first insulating layer 12 by the laser light such carbon dioxide laser, a first how the metal plate 11 exposed from the opening of the insulating layer 12 is etched to form a concave portion 11b, (2) paste the resin-coated copper foil (RCC), copper opening of the first insulating layer 12 the foil was etched, the plasma by forming an opening in the first insulating layer 12, the unnecessary copper foil is removed, the concave portion 11b of the metal plate 11 exposed from the opening of the first insulating layer 12 is etched method of forming a (3) printing a thermosetting resin, and cured by coating or the like, YAG laser, an opening is formed in the first insulating layer 12 by the laser light such carbon dioxide gas laser, unwanted copper foil removed, the opening of the first insulating layer 12 ら露出した金属板11をエッチングして凹状部11bを形成する方法、(4)第1の絶縁層12は、感光性樹脂を印刷、塗布等して硬化させ、フォトリソグラフィ法によって第1の絶縁層12に開口部を形成し、不要な銅箔を除去し、第1の絶縁層12の開口部から露出した金属板11をエッチングして凹状部11bを形成する方法等があり、ビルドアップの観点から、樹脂付き銅箔を用いる方法が最適である。 A method of forming a concave portion 11b of the metal plate 11 which is al exposed by etching, (4) first insulating layer 12, a photosensitive resin printing, and cured by coating or the like, a first insulating by photolithography the opening is formed in the layer 12, to remove unwanted copper foil, there is a method in which a concave portion 11b of the metal plate 11 exposed from the opening of the first insulating layer 12 is etched, the build-up from the viewpoint, a method using a copper foil with resin is optimum. また、レーザ光によって第1の絶縁層12に開口部を形成した場合、開口部の壁面に付着したコンタミネーションを除去するために、過マンガン酸液で洗浄することが好ましい。 Further, when an opening is formed in the first insulating layer 12 by the laser beam, in order to remove contamination adhering to the wall surface of the opening, it is preferably washed with permanganic acid solution.

次に、金属板11の凹状部11b、及び第1の絶縁層12の開口部内に第1の導電性パッド13を形成する(ステップB2;図5(B)参照)。 Next, a first conductive pad 13 in the opening of the concave portion 11b and the first insulating layer 12, the metal plate 11 (step B2; see FIG. 5 (B)). ここで、第1の導電性パッド13(例えば、半田)の形成方法は、例えば、(1)電解半田めっきにより形成する方法、(2)ソルダーペーストを充填(印刷など)してリフローすることによって形成する方法がある。 Here, the method of forming the first conductive pads 13 (e.g., solder), for example, (1) a method of forming by electrolytic solder plating, by reflowing and (2) filled with solder paste (such as printing) there is a method to form.

ステップB2の後に行われる、導電層14を形成する工程(ステップB3;図5(C)参照)、多層配線層21を形成する工程(ステップB4;図5(D)参照)、第2の導電性パッド19を形成する工程(ステップB5;図6(A)参照)、金属板11に開口部11aを形成する工程(ステップB6;図6(B)参照)、半導体素子30をフリップチップ接続し、封止樹脂40を流し込み、硬化させる工程(ステップB7;図6(C)参照)、第1のバンプ20を装着する工程(ステップB8;図6(D)参照)の各工程は、実施形態1に係るステップA3〜A8と同様である。 Is performed after step B2, the step of forming the conductive layer 14 (step B3; see FIG. 5 (C)), a step of forming a multilayer wiring layer 21 (step B4; see FIG. 5 (D)), a second conductive forming a sexual pad 19 (step B5; see FIG. 6 (a)), forming an opening 11a in the metal plate 11 (step B6; see FIG. 6 (B)), the semiconductor element 30 is flip-chip connected pouring a sealing resin 40, curing (step B7; see FIG. 6 (C)), the step of mounting the first bump 20; each step (step B8 FIG 6 (D) reference), embodiments is the same as step A3~A8 according to 1.

以上のように構成された印刷配線板によれば、実施形態1と同様、平坦な金属板11上に多層配線層21を設けているため、多層配線層21の平坦性が良好である。 According to the printed circuit board constructed as described above, similarly to Embodiment 1, since the multilayer wiring layer 21 provided on the flat metal plate 11, the flatness of the multilayer wiring layer 21 is good. また、半導体装置は、半導体素子30が金属板11の開口部内に収納され、反りがなく平坦な多層配線層21の最表面に接続されているため、多層配線層21と半導体素子30との接続部が安定し信頼性が高い。 The semiconductor device includes a semiconductor element 30 is accommodated in the opening of the metal plate 11, because the warp is connected to the outermost surface of the flat multi-layer wiring layers 21 without connecting the multilayer wiring layer 21 and the semiconductor element 30 Department has a higher stability and reliability. さらに、第1の導電性パッド13と第1の配線層15との間に導電層14が介在するので、第1の導電性パッド13と第1の配線層15との密着性がよくなり、半導体素子30を印刷配線板10にフリップチップ実装したときの信頼性がさらに高くなる。 Further, since the conductive layer 14 between the first conductive pad 13 and the first wiring layer 15 is interposed, the adhesion is good and the first conductive pad 13 and the first wiring layer 15, reliability is further increased when the flip-chip mounting the semiconductor element 30 to the printed wiring board 10. 加えて、金属板11に形成した凹状部11bにより予め第1の絶縁層12から突出した第1の導電性パッド13を形成することにより、半導体素子30の第2のバンプ31と対応する正確な位置にバンプ(はんだボール)を形成することができる。 In addition, by forming the first conductive pads 13 protruding from the previously first insulating layer 12 by a concave portion 11b formed in the metal plate 11, the exact corresponding to the second bump 31 of the semiconductor element 30 it is possible to form a bump (solder ball) to the position.

本発明の実施形態1に係る半導体装置の構成を模式的に示した(A)表面側からの斜視図、(B)裏面側からの斜視図、及び(C)部分断面図である。 Perspective view from implementing a structure of a semiconductor device according to Embodiment 1 shown schematically (A) surface side of the present invention, is a perspective view, and (C) partial cross-sectional view of the (B) back side. 本発明の実施形態1に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第1の部分断面図である。 The cross section of the printed wiring board according to Embodiment 1 of the present invention is a first partial cross-sectional view schematically showing in the order of steps for the main production process. 本発明の実施形態1に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第2の部分断面図である。 The cross section of the printed wiring board according to Embodiment 1 of the present invention is a second partial cross-sectional view schematically showing in the order of steps for the main production process. 本発明の実施形態2に係る半導体装置の構成を模式的に示した(A)表面側からの斜視図、(B)裏面側からの斜視図、及び(C)部分断面図である。 Perspective view from implementing a structure of a semiconductor device according to Embodiment 2 shown schematically (A) surface side of the present invention, is a perspective view, and (C) partial cross-sectional view of the (B) back side. 本発明の実施形態2に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第1の部分断面図である。 The cross section of the printed wiring board according to Embodiment 2 of the present invention is a first partial cross-sectional view schematically showing in the order of steps for the main production process. 本発明の実施形態2に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第2の部分断面図である。 The cross section of the printed wiring board according to Embodiment 2 of the present invention is a second partial cross-sectional view schematically showing in the order of steps for the main production process.

符号の説明 DESCRIPTION OF SYMBOLS

1 半導体装置 10 印刷配線板 11 金属板 11a 開口部 11b 凹状部 12 第1の絶縁層 12a 開口部 13 第1の導電性パッド 14 導電層 15 第1の配線層 16 第2の絶縁層 17 第2の配線層 18 第3の絶縁層 18a 開口部 19 第2の導電性パッド 20 第1のバンプ 21 多層配線層 22 エッチングレジスト 30 半導体素子 31 第2のバンプ 40 封止樹脂 1 semiconductor device 10 printed wiring board 11 the metal plate 11a opening 11b concave portion 12 first insulating layer 12a opening 13 first conductive pads 14 a conductive layer 15 first wiring layer 16 second insulating layer 17 second wiring layer 18 third insulating layer 18a opening 19 second conductive pads 20 first bump 21 multilayer interconnection layer 22 etching resist 30 semiconductor element 31 and the second bump 40 sealing resin

Claims (4)

  1. 金属板の表面の片側に樹脂付き銅箔を貼り付けることで第1の絶縁層を形成する工程と、 Forming a first insulating layer by pasting the resin coated copper foil on one surface of the metal plate,
    次に、前記第1の絶縁層に、前記金属板を露出する複数の開口部を形成する工程と、 Next, the first insulating layer, forming a plurality of openings exposing the metal plate,
    次に、前記開口部より露出した前記金属板の部位をエッチングすることにより凹状部を形成する工程と、 Next, a step of forming a concave portion by etching a portion of the metal plate exposed from the opening,
    次に、前記凹状部に、 電解半田めっきする方法、又はソルダーペーストを印刷してリフローする方法によって、半導体素子を搭載するための半田からなる第1の導電性パッドを形成する工程と、 Then, the concave portion, a method of electrolytic solder plating, or by a method of reflow by printing solder paste, a step of forming a first conductive pad of the solder for mounting a semiconductor element,
    次に、前記第1の導電性パッドの表面に絶縁樹脂に銅微粒子を分散させた導電性銅ペーストにより応力を吸収するクッションとなる導電層を形成する工程と、 Next, a step of forming a conductive layer to be the cushion that absorbs the stresses by the first to the surface of the conductive pad and the copper particles are dispersed in an insulating resin conductive copper paste,
    前記導電層を含む前記第1の絶縁層の表面に、複数の配線層及び絶縁層が交互に積層され、前記配線層間がビア接続された多層配線層を形成する工程と、 On the surface of the first insulating layer including the conductive layer, and a step in which a plurality of wiring layers and insulating layers are alternately stacked, the wiring layers forming the multilayered wiring layers via connection,
    次に、前記多層配線層における最上部の絶縁層に形成された開口部から露出する配線層の表面に、少なくとも前記導電層及び前記配線層を介して対応する前記第1の導電性パッドと電気的に接続される第2の導電性パッドを形成する工程と、 Then, the the surface of the wiring layer exposed from the opening formed in the insulating layer of the uppermost of the multilayer wiring layer, the first conductive pad electrically to corresponding via at least said conductive layer and said wiring layer forming a second conductive pad that is connected,
    次に、前記金属板の少なくとも前記第1の導電性パッドが形成されている領域をエッチングすることにより、前記第1の導電性パッドを露出させる工程と、 Next, by etching the area where at least the first conductive pad is formed of the metal plate, thereby exposing the first conductive pad,
    を含むことを特徴とする印刷配線板の製造方法。 Method of manufacturing a printed wiring board, which comprises a.
  2. 前記第2の導電性パッドを形成する工程では、前記配線層側から順に、ニッケルめっき層及び金めっき層を形成することを特徴とする請求項記載の印刷配線板の製造方法。 In said second conductive forming a pad, in order from the wiring layer side, a manufacturing method of claim 1 printed wiring board, wherein the forming a nickel plating layer and a gold plating layer.
  3. 前記金属板に、前記第1の導電性パッドが形成されている領域を含むように、半導体素子を収納するための開口部を形成し、前記第1の導電性パッド及び前記第1の絶縁層を露出させる工程を含むことを特徴とする請求項1又は2記載の印刷配線板の製造方法。 To the metal plate, so as to include a region where the first conductive pad is formed to form an opening for accommodating the semiconductor device, the first conductive pad and the first insulating layer claim 1 or 2 method of manufacturing a printed wiring board according to comprising the step of exposing the.
  4. 請求項1乃至3のいずれか一項に記載の方法により製造された印刷配線板の第1の導電性パッドに半導体素子を接続することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device characterized by connecting the semiconductor element to the first conductive pad of the printed wiring board manufactured by the method according to any one of claims 1 to 3.
JP2003337033A 2003-09-29 2003-09-29 Printed circuit board, a semiconductor device, and methods for their preparation Expired - Fee Related JP3800215B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003337033A JP3800215B2 (en) 2003-09-29 2003-09-29 Printed circuit board, a semiconductor device, and methods for their preparation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337033A JP3800215B2 (en) 2003-09-29 2003-09-29 Printed circuit board, a semiconductor device, and methods for their preparation

Publications (2)

Publication Number Publication Date
JP2005108939A true JP2005108939A (en) 2005-04-21
JP3800215B2 true JP3800215B2 (en) 2006-07-26

Family

ID=34532971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337033A Expired - Fee Related JP3800215B2 (en) 2003-09-29 2003-09-29 Printed circuit board, a semiconductor device, and methods for their preparation

Country Status (1)

Country Link
JP (1) JP3800215B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013973B2 (en) * 2007-05-31 2012-08-29 株式会社メイコー Printed circuit board and a method for manufacturing the same, and an electronic component accommodating the substrate and a manufacturing method thereof using the printed circuit board

Also Published As

Publication number Publication date Type
JP2005108939A (en) 2005-04-21 application

Similar Documents

Publication Publication Date Title
US7122901B2 (en) Semiconductor device
US6580036B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
US20070124924A1 (en) Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
US20060237225A1 (en) Multilayer printed wiring board
US5744758A (en) Multilayer circuit board and process of production thereof
US20100147574A1 (en) Wiring board and method of manufacturing the same
US6504111B2 (en) Solid via layer to layer interconnect
US20090078451A1 (en) Printed wiring board and method for manufacturing same
US20100147560A1 (en) Wiring board and method of manufacturing the same
JP2002016173A (en) Semiconductor device
JPH1154927A (en) Composite wiring board, flexible board, semiconductor device and manufacture of composite wiring board
US20100155116A1 (en) Printed wiring board and method for manufacturing the same
JP2001036253A (en) Multi-layered wiring circuit board and its manufacture
US20110304016A1 (en) Wiring board, method of manufacturing the same, and semiconductor device
JP2000003980A (en) Semiconductor mounting circuit board and its manufacture
JP2003188314A (en) Method of manufacturing substrate with built-in element and substrate with built-in element
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2007266196A (en) Multilayer printed-wiring board and manufacturing method thereof
US20100301473A1 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
JP2008034588A (en) Multilayer printed wiring board and manufacturing method thereof
JPH1093242A (en) Printed wiring board
JPH11274734A (en) Electronic circuit device and its manufacture
JP2003031955A (en) Manufacturing method of electronic component built-in type multilayer board and metal core substrate used for the method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees