JP3800188B2 - 表示ドライバ、電気光学装置及び電子機器 - Google Patents
表示ドライバ、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP3800188B2 JP3800188B2 JP2003049027A JP2003049027A JP3800188B2 JP 3800188 B2 JP3800188 B2 JP 3800188B2 JP 2003049027 A JP2003049027 A JP 2003049027A JP 2003049027 A JP2003049027 A JP 2003049027A JP 3800188 B2 JP3800188 B2 JP 3800188B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- ram
- row
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示ドライバ、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
ＬＣＤ（液晶表示）パネルに代表される表示パネルは、携帯電話機や携帯型情報端末（Personal Digital Assistants：ＰＤＡ）に実装される。特にＬＣＤパネルは、他の表示パネルと比較して、より小型化、低消費電力化及び低コスト化を実現し、種々の電子機器に搭載されている。
【０００３】
ＬＣＤパネルは、例えば複数のコモン電極及び複数のセグメント電極と、コモン電極とセグメント電極とにより特定される複数の画素とを含む。ＬＣＤパネルのセグメント電極は、表示ドライバによって、表示データに基づき駆動される。ＬＣＤパネルのコモン電極は、走査ドライバによって走査される。
【０００４】
表示ドライバは、例えば１フレーム分の表示データを記憶するＲＡＭを内蔵することで、消費電力を削減することができる。表示データは、外部のＭＰＵ（Micro Processor Unit）等のホストによって表示ドライバに供給される。
【０００５】
ＲＡＭを構成する複数のＲＡＭセルの各々は、ロウアドレスとカラムアドレスとにより特定される。ＲＡＭセルは、１画素を構成する１ドットの表示データを記憶する。このＲＡＭセルの配列は、ＬＣＤパネルの画素の配列に対応している。そのためホストは、ＬＣＤパネルに表示される画像の向きに応じて、表示ドライバに画像の表示データを供給する。表示ドライバでは、ロウアドレス及びカラムアドレスにより順次指定されたＲＡＭセルに、ホストからの表示データが書き込まれる。その後、表示ドライバは、一垂直走査期間中に１フレーム分の表示データを読み出し、ＬＣＤパネルを駆動する。
【０００６】
【特許文献１】
特開２００２−３２８６６５号公報
【０００７】
【発明が解決しようとする課題】
ホスト側では、ＬＣＤパネル上で定義される座標系（例えばＬＣＤパネルの左上の画素を原点とする２次元の座標軸）を用いて画像が作成される。また該ＬＣＤパネルを駆動する表示ドライバでは、内蔵するＲＡＭを構成する複数のＲＡＭセルの各々を指定するためのロウアドレスとカラムアドレスとにより定まる座標系（例えばロウアドレス「０」、カラムアドレス「０」のＲＡＭセルを原点とする２次元の座標軸）を有する。これら２つの座標系の原点は、ＬＣＤパネルに対し、どのように表示ドライバが配置されているかによって、その位置関係が変化することになる。
【０００８】
そのため、表示ドライバでは、内蔵するＲＡＭ内で定義される座標系の原点を切り換えると共に、走査方向を切り換えることができるようにしていた。
【０００９】
しかしながら、ホスト側では、表示データを書き込むべきＲＡＭセルを指定するロウアドレス及びカラムアドレスを、表示ドライバの実装状態に応じて算出する必要があるという問題があった。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、その実装状態に応じて表示データを書き込むべきＲＡＭ上の位置を求める処理を不要とする表示ドライバ、電気光学装置及び電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は、表示データに基づいて表示部を駆動する表示ドライバであって、表示ドライバの実装状態を示す実装状態設定データが設定される実装状態設定レジスタと、表示データを記憶するためのＲＡＭと、前記実装状態設定データに基づいて、前記ＲＡＭに表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路と、前記ロウスキャンフラグにより指定されたスキャン方向に対応して前記ロウアドレスをデコードして前記ＲＡＭのロウを指定するロウアドレスデコーダと、前記ＲＡＭに表示データを書き込むためのカラムアドレスをデコードして前記ＲＡＭのカラムを指定するカラムアドレスデコーダと、前記ＲＡＭから表示データを読み出すための表示アドレスをデコードする表示アドレスデコーダと、前記表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから読み出された表示データに基づき、前記表示部を駆動する駆動回路とを含み、前記ロウアドレス及び前記カラムアドレスにより特定されるＲＡＭの記憶領域に前記表示データを書き込む表示ドライバに関係する。
【００１２】
本発明においては、実装状態設定レジスタと、表示データを記憶するＲＡＭに該表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路とを含んで表示ドライバが構成される。そして、実装状態設定レジスタに、表示ドライバの実装状態を示す実装状態設定データが設定され、該実装状態設定データに応じてロウスキャンフラグを生成するようにした。ロウアドレスデコーダは、ロウスキャンフラグにより指定されたスキャン方向に対応してロウアドレスをデコードする。
【００１３】
これにより、表示部に対応して定義される座標系と、ＲＡＭ内で定義される座標系とが、表示部と表示ドライバとの位置関係に応じて変化した場合であっても、実装状態を設定するだけでよく、該位置関係に応じたロウアドレスを求める処理を不要とすることができる。
【００１４】
また本発明に係る表示ドライバでは、前記ロウアドレスデコーダは、ロウアドレスの第１のスキャン方向用に前記ロウアドレスをデコードして前記ＲＡＭのロウを指定する第１のロウアドレスデコーダと、ロウアドレスの第２のスキャン方向用に前記ロウアドレスをデコードして前記ＲＡＭのロウを指定する第２のロウアドレスデコーダとを含み、前記ロウスキャンフラグに基づいて、前記第１又は第２のロウアドレスデコーダにより前記ＲＡＭのロウを指定することができる。
【００１５】
本発明によれば、非常に簡素な構成で、ロウアドレスのスキャン方向に応じたデコード処理を行うことができるようになる。
【００１６】
また本発明に係る表示ドライバでは、前記実装状態設定データに基づいて、前記カラムアドレスのスキャン方向を示すカラムスキャンフラグを生成するカラムスキャンフラグ生成回路を含み、前記カラムアドレスデコーダは、前記カラムスキャンフラグにより指定されたスキャン方向に対応して前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定することができる。
【００１７】
本発明においては、更に表示データを記憶するＲＡＭに該表示データを書き込むためのカラムアドレスのスキャン方向を示すカラムスキャンフラグを生成するカラムスキャンフラグ生成回路を含んで表示ドライバが構成される。そして、実装状態設定レジスタに、実装状態設定データが設定され、該実装状態設定データに応じてカラムスキャンフラグを生成するようにした。カラムアドレスデコーダは、カラムスキャンフラグにより指定されたスキャン方向に対応してカラムアドレスをデコードする。
【００１８】
これにより、表示部に対応して定義される座標系と、ＲＡＭ内で定義される座標系とが、表示部と表示ドライバとの位置関係に応じて変化した場合であっても、実装状態を設定するだけでよく、該位置関係に応じたカラムアドレスを求める処理を不要とすることができる。
【００１９】
また本発明に係る表示ドライバでは、前記カラムアドレスデコーダは、カラムアドレスの第１のスキャン方向用に前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定する第１のカラムアドレスデコーダと、カラムアドレスの第２のスキャン方向用に前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定する第２のカラムアドレスデコーダとを含み、前記カラムスキャンフラグに基づいて、前記第１又は第２のカラムアドレスデコーダにより前記ＲＡＭのカラムを指定することができる。
【００２０】
本発明によれば、非常に簡素な構成で、カラムアドレスのスキャン方向に応じたデコード処理を行うことができるようになる。
【００２１】
また本発明に係る表示ドライバでは、前記実装状態設定データに基づいて、前記表示アドレスのスキャン方向を示す表示スキャンフラグを生成する表示スキャンフラグ生成回路を含み、前記表示アドレスデコーダは、前記表示スキャンフラグにより指定されたスキャン方向に対応して前記表示アドレスをデコードして前記ＲＡＭから表示データを読み出すことができる。
【００２２】
本発明においては、更にＲＡＭから表示データを読み出すための表示アドレスのスキャン方向を示す表示スキャンフラグを生成する表示スキャンフラグ生成回路を含んで表示ドライバが構成される。そして、実装状態設定レジスタに、実装状態設定データが設定され、該実装状態設定データに応じて表示スキャンフラグを生成するようにした。表示アドレスデコーダは、表示スキャンフラグにより指定されたスキャン方向に対応して表示アドレスをデコードする。
【００２３】
これにより、表示部に対応して定義される座標系と、ＲＡＭ内で定義される座標系とが、表示部と表示ドライバとの位置関係に応じて変化した場合であっても、実装状態を設定するだけでよく、該位置関係に応じた表示アドレスを求める処理を不要とすることができる。
【００２４】
また本発明に係る表示ドライバでは、前記表示アドレスデコーダは、表示アドレスの第１のスキャン方向用に前記表示アドレスをデコードする第１の表示アドレスデコーダと、表示アドレスの第２のスキャン方向用に前記表示アドレスをデコードする第２の表示アドレスデコーダとを含み、前記表示スキャンフラグに基づいて、前記第１又は第２の表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから表示データを読み出すことができる。
【００２５】
本発明によれば、非常に簡素な構成で、表示アドレスのスキャン方向に応じたデコード処理を行うことができるようになる。
【００２６】
また本発明に係る表示ドライバでは、前記表示スキャンフラグは、前記実装状態設定データと、前記表示部の垂直走査方向を示す垂直スキャンフラグとを用いて生成されてもよい。
【００２７】
本発明によれば、表示部の垂直走査方向に応じて表示スキャンフラグを生成するようにしたので、垂直走査方向と実装状態とを考慮して、例えば上下反転することのない正常な画像を表示させることができる。
【００２８】
また本発明は、互いに交差する第１及び第２の電極と、前記第１及び第２の電極により特定される画素と、前記第１の電極を駆動する走査ドライバと、前記第２の電極を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。
【００２９】
また本発明は、互いに交差する第１及び第２の電極と、前記第１及び第２の電極により特定される画素とを含む表示パネルと、前記第１の電極を駆動する走査ドライバと、前記第２の電極を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。
【００３０】
本発明によれば、ホスト側でロウアドレス等の算出処理が不要な電気光学装置を提供することができる。したがって、より広範な種類の電子機器への搭載を可能とする。
【００３１】
また本発明は、上記記載の電気光学装置と、前記電気光学装置に供給される表示データを生成する表示データ生成回路とを含む電子機器に関係する。
【００３２】
本発明によれば、ホスト側でロウアドレス等の算出処理が不要となり、処理負荷が軽減されるので、画像生成処理及び表示処理の負荷が軽い電子機器を提供することができる。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３４】
図１に、本実施形態における表示ドライバが適用される電気光学装置を含む電子機器の概略ブロック図を示す。この電子機器は、ＭＰＵ１０と、表示ユニット（広義には電気光学装置）２０とを含む。表示ユニット２０は、電気光学素子を有するマトリクスパネルである表示パネル２２と、この表示パネル２２を駆動するＲＡＭ内蔵のＸドライバＩＣ２４と、走査用のＹドライバＩＣ２６とを有する。ＸドライバＩＣ２４として、本実施形態における表示ドライバが適用される。
【００３５】
表示パネル（広義には表示部）２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。表示パネル２２は、例えば単純マトリクスパネルで構成できる。この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。表示パネル２２は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の３端子素子、２端子素子を用いたアクティブマトリクスパネルであってもよい。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵ＸドライバＩＣ２４により駆動される信号電極（第１の電極）と、ＹドライバＩＣ（広義には走査電極駆動回路）６６により走査される走査電極（第２の電極）を有する。
【００３６】
また表示パネル２２には、画素が形成されるガラス基板上に、ＸドライバＩＣ２４及びＹドライバＩＣ２６の少なくとも一方を形成するようにしてもよい。例えば、表示パネル２２は、第１及び第２の電極により特定される画素と、第１の電極を駆動するＸドライバＩＣと、第２の電極を駆動するＹドライバＩＣとを含んで構成される。この場合、表示パネル２２を電気光学装置ということができ、実装面積を大幅に削減して、電子機器の小型・軽量化に貢献することができる。
【００３７】
ＸドライバＩＣ２４は、例えば１フレーム分の表示データを記憶する表示データＲＡＭ（広義にはＲＡＭ）２８を含む。
【００３８】
図１に示すように、ＭＰＵ１０は、表示ユニット２０に対して、制御信号、表示コマンドや表示データを供給する。ＭＰＵ１０は、表示データ生成回路としての機能も有する。制御信号として代表的なものに、コマンド／データの区別を示す信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤ及び反転ライト信号ＸＷＲ等がある。データＤ０〜Ｄ７は８ビットのコマンドデータ又は表示データであり、コマンド／データ識別信号Ａ０の論理レベルによって区別されている。
【００３９】
図２に、図１に示すＭＰＵ１０及び表示ユニット２０を携帯電話機に搭載した例を示す。ＭＰＵ１０は、携帯電話機３０の制御を司る中央処理装置（Central Processing Unit：ＣＰＵ）１２を有し、このＣＰＵ１２にはワークメモリ１４が接続されている。携帯電話機３０には、アンテナ３２を介して受信された信号を復調し、或いはアンテナ３２を介して送信される信号を変調する変復調回路３４が設けられている。携帯電話機３０でのデータ送受信などに必要な操作情報は、操作入力部３６を介して入力される。
【００４０】
アンテナ３２から入力される信号は、変復調回路３４を介して復調されてＣＰＵ１２において信号処理される。ＣＰＵ１２は、操作入力部３６からの情報等に基づき、必要によりワークメモリ１４を用いて、表示パネル２２の表示を行うための各種表示コマンド、或いは表示データを表示ユニット２０に出力する。表示コマンドとしては、表示パネル２２を駆動するＸドライバＩＸ２４の動作制御するための各種モード設定するコマンドや、表示パネル２２の表示エリア上にウィンドウ表示を行う領域を例えばスタートアドレスＳＡ及びエンドアドレスＥＡにより特定される矩形領域として設定するコマンド等がある。
【００４１】
以下に述べる本実施形態における表示ドライバを適用した表示ユニットを含んで構成することで、本実施形態における電子機器では、ホスト側で各種アドレス等の算出処理が不要となり、画像生成処理及び表示処理の負荷が軽い電子機器を提供することができる。
【００４２】
図３に、ＸドライバＩＣ２４として適用される表示ドライバの構成の概要を示すブロック図を示す。
【００４３】
表示ドライバ１００は、表示データＲＡＭ１１０を含む。表示データＲＡＭ１１０は、複数のＲＡＭセルを含む。各ＲＡＭセルは、ロウ（row）アドレスと、カラム（Column）アドレスとにより特定される。そのため表示ドライバ１００は、ロウアドレスデコーダ１２０と、カラムアドレスデコーダ１３０とを含む。
【００４４】
ロウアドレスデコーダ１２０は、ロウアドレスをデコードして表示データＲＡＭ１１０のロウを指定する。カラムアドレスデコーダ１３０は、カラムアドレスをデコードして表示データＲＡＭ１１０のカラムを指定する。
【００４５】
表示データは、ロウアドレス及びカラムアドレスにより特定された表示データＲＡＭ１１０のＲＡＭセルに書き込まれる。ロウアドレス、カラムアドレス及び表示データは、ホスト又は図示しない制御回路（以下単にホスト等と略す）によってロウアドレスデコーダ１２０、カラムアドレスデコーダ１３０及び表示データＲＡＭ１１０に対して供給される。
【００４６】
また表示データＲＡＭ１１０に記憶された表示データは、所与の表示タイミングで、例えば１ライン（１ロウ）単位で読み出される。そのため、表示ドライバ１００は、表示アドレスデコーダ１４０を含む。
【００４７】
表示アドレスデコーダ１４０は、表示アドレスをデコードする。表示アドレスデコーダ１４０による表示アドレスのデコード結果により指定されたラインの表示データが、表示データＲＡＭ１１０から読み出される。表示アドレスは、ロウアドレス又はカラムアドレスと同様にホスト等から供給される。
【００４８】
駆動回路１５０は、表示データＲＡＭ１１０から読み出された表示データに基づいて表示パネル２２を駆動する。
【００４９】
また表示ドライバ１００は、実装状態設定レジスタ１６０を含む。実装状態設定レジスタ１６０には、表示ドライバ１００の実装状態を示す実装状態設定データが、ホストによって設定される。実装状態設定データは、例えば表示パネル２２に対して表示ドライバ１００が上側に実装されたか、又は下側に実装されたかを示すデータとすることができる。
【００５０】
表示ドライバ１００は、ロウアドレスデコーダ１２０、カラムアドレスデコーダ１３０及び表示アドレスデコーダ１４０の少なくとも１つを、アドレスのスキャン方向に対応してデコードをすることができる。アドレスのスキャン方向は、実装状態設定データに基づいて定められる。またアドレスのスキャン方向は、アドレスが加算される方向（ＵＰ方向）又はアドレスが減算される方向（ＤＯＷＮ方向）ということができる。
【００５１】
そのため表示ドライバ１００は、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０及び表示スキャンフラグ生成回路１９０のうち少なくとも１つを含むことができる。図３における表示ドライバ１００は、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０及び表示スキャンフラグ生成回路１９０を含む。
【００５２】
ロウスキャンフラグ生成回路１７０は、実装状態設定レジスタ１６０に設定された実装状態設定データに基づいて、ロウスキャンフラグを生成する。ロウスキャンフラグは、ロウアドレスのスキャン方向を示す。スキャン方向は、ＵＰ方向（第１のスキャン方向）又はＤＯＷＮ方向（第２のスキャン方向）のいずれかを示す。
【００５３】
カラムスキャンフラグ生成回路１８０は、実装状態設定レジスタ１６０に設定された実装状態設定データに基づいて、カラムスキャンフラグを生成する。カラムスキャンフラグは、カラムアドレスのスキャン方向を示す。スキャン方向は、ＵＰ方向（第１のスキャン方向）又はＤＯＷＮ方向（第２のスキャン方向）のいずれかを示す。
【００５４】
表示スキャンフラグ生成回路１９０は、実装状態設定レジスタ１６０に設定された実装状態設定データに基づいて、表示スキャンフラグを生成する。表示スキャンフラグは、表示アドレスのスキャン方向を示す。スキャン方向は、ＵＰ方向（第１のスキャン方向）又はＤＯＷＮ方向（第２のスキャン方向）のいずれかを示す。
【００５５】
図４に、表示パネル上で定義される座標系と、表示データＲＡＭのロウアドレス及びカラムアドレスとにより定義される座標系とを説明するための図を示す。図４では、表示パネル２２に対して、下側にＸドライバＩＣ２４が実装されている状態（下実装）を示している。
【００５６】
ＸドライバＩＣ２４は、表示データＲＡＭ１１０が物理的に２つの領域に分割されたＲＡＭ部２００、２０２と、表示データＲＡＭ１１０にアクセス等するための制御ロジックを構成するゲートアレイ（Ｇ／Ａ）部２０４とを含む。ＲＡＭ部２００、２０２の間の領域に、Ｇ／Ａ部２０４が形成される。
【００５７】
このようなＸドライバＩＣ２４の表示データＲＡＭ１１０では、各ＲＡＭセルを特定するための論理的な座標系が定義される。ここでは、ロウアドレスの最小値を０、最大値をＭＡＸｒとし、カラムアドレスの最小値を０、最大値をＭＡＸｃとしている。
【００５８】
また表示パネル２２上の各画素が、表示データＲＡＭ１１０の各ＲＡＭセルに対応付けられる。そして表示パネル２２上でも、例えば左上の画素を原点（０，０）として、図４におけるＸ方向とＹ方向とを有する座標系が定義される。
【００５９】
図５に、ロウアドレス及びカラムアドレスのスキャン方向を説明するための図を示す。
【００６０】
ホスト等は、表示パネル２２の座標系で正常に画像が表示されるようにロウアドレス及びカラムアドレスを指定して、ＸドライバＩＣ２４の表示データＲＡＭ１１０に表示データを書き込む。より具体的には、ホスト等は、ロウアドレスのスキャン方向をＵＰ方向に指定してロウアドレスを供給し、カラムアドレスのスキャン方向をＵＰ方向に指定してカラムアドレスを供給する。そして、ホスト等は、これらロウアドレス及びカラムアドレスによって指定されるＲＡＭセルに表示データを書き込む。
【００６１】
ロウアドレスのＵＰ方向は、図５に示すように、表示データＲＡＭ１１０のロウを指定するためのロウアドレスの最小値から最大値への方向をいう。またロウアドレスのＤＯＷＮ方向は、図５に示すように、ロウアドレスの最大値から最小値への方向をいう。
【００６２】
カラムアドレスのＵＰ方向は、図５に示すように、表示データＲＡＭ１１０のカラムを指定するためのカラムアドレスの最小値から最大値への方向をいう。またカラムアドレスのＤＯＷＮ方向は、図５に示すように、カラムアドレスの最大値から最小値への方向をいう。
【００６３】
このようにして表示データＲＡＭ１１０に書き込まれた表示データは、ホスト等により指定された表示アドレスにしたがって例えば１ライン単位で読み出される。このとき表示アドレスのスキャン方向に応じて、例えば１ライン単位で順次読み出される。
【００６４】
表示アドレスのＵＰ方向は、図５に示すように、表示データＲＡＭ１１０から表示データを読み出すための表示アドレスの最小値から最大値への方向をいう。また表示アドレスのＤＯＷＮ方向は、図５に示すように、表示アドレスの最大値から最小値への方向をいう。
【００６５】
ところで、表示パネル２２に対して上側に表示ドライバが実装された状態（上実装）や、表示パネル２２の表示画像の向きを上下反転する場合には、ホスト等は、表示データＲＡＭのロウアドレス及びカラムアドレスを求めた後、ＸドライバＩＣ２４に対して該ロウアドレス及び該カラムアドレスを指定したり、表示アドレスのスキャン方向を指定する必要がある。これは、表示パネル２２に対して表示ドライバが上側又は下側に実装された場合だけではなく、表示ドライバ１００の能動面が表示パネル２２の表示面と同じ向きに実装されるか、表示ドライバ１００の非能動面が表示パネル２２の表示面と同じ向きに実装されるかによっても同様である。
【００６６】
本実施形態における表示ドライバ１００では、その実装状態を示す実装状態設定データによって、ロウアドレスデコーダ１２０、カラムアドレスデコーダ１３０及び表示アドレスデコーダ１４０のデコード制御を行う。こうすることで、ホスト側でロウアドレスやカラムアドレスを求めるといった処理を不要とすることができ、実装状態を設定するだけで通常のようにロウアドレス及びカラムアドレスを指定するだけでよい。
【００６７】
図６に、ロウアドレスデコーダ１２０の構成の概要を示す。ロウアドレスデコーダ１２０は、ＵＰ方向用ロウアドレスデコーダ（第１のロウアドレスデコーダ）１２２と、ＤＯＷＮ方向用ロウアドレスデコーダ（第２のロウアドレスデコーダ）１２４と、デコーダセレクタ１２６とを含む。
【００６８】
ＵＰ方向用ロウアドレスデコーダ１２２は、ロウアドレスのＵＰ方向をスキャン方向とする場合のデコード処理を行う。ＤＯＷＮ方向用ロウアドレスデコーダ１２４は、ロウアドレスのＤＯＷＮ方向をスキャン方向とする場合のデコード処理を行う。
【００６９】
図７に、ＵＰ方向用ロウアドレスデコーダ１２２とＤＯＷＮ方向用ロウアドレスデコーダ１２４の動作を模式的に示したものである。
【００７０】
ＵＰ方向用ロウアドレスデコーダ１２２は、入力されたロウアドレスｎｒに対して、そのままロウアドレスｎｒによって指定される表示データＲＡＭ１１０のロウを選択する。これに対してＤＯＷＮ方向用ロウアドレスデコーダ１２４は、ロウアドレスｎｒに対して、ロウアドレス（ＭＡＸｒ−ｎｒ）によって指定される表示データＲＡＭ１１０のロウを選択する。
【００７１】
デコーダセレクタ１２６は、ロウスキャンフラグによって示されるロウアドレスのスキャン方向がＵＰ方向のとき、ＵＰ方向用ロウアドレスデコーダ１２２で指定された表示データＲＡＭ１１０のロウを選択する。またデコーダセレクタ１２６は、ロウスキャンフラグによって示されるロウアドレスのスキャン方向がＤＯＷＮ方向のとき、ＤＯＷＮ方向用ロウアドレスデコーダ１２４で指定された表示データＲＡＭ１１０のロウを選択する。
【００７２】
このように、ロウアドレスデコーダ１２０は、ロウアドレスのスキャン方向がＤＯＷＮ方向の場合のデコーダを予め備えている。こうすることで、非常に簡素な構成で、スキャン方向に応じたデコード処理を行うことができる。またホスト側で、ロウアドレスのスキャン方向をＤＯＷＮ方向と指定すべき場合であっても、ロウアドレス（ＭＡＸｒ−ｎｒ）を求めることなく、そのままロウアドレスｎｒを指定するだけでよく、ロウアドレス算出処理を削減することができる。
【００７３】
図８に、カラムアドレスデコーダ１３０の構成の概要を示す。カラムアドレスデコーダ１３０は、ＵＰ方向用カラムアドレスデコーダ（第１のカラムアドレスデコーダ）１３２と、ＤＯＷＮ方向用カラムアドレスデコーダ（第２のカラムアドレスデコーダ）１３４と、デコーダセレクタ１３６とを含む。
【００７４】
ＵＰ方向用カラムアドレスデコーダ１３２は、カラムアドレスのＵＰ方向をスキャン方向とする場合のデコード処理を行う。ＤＯＷＮ方向用カラムアドレスデコーダ１３４は、カラムアドレスのＤＯＷＮ方向をスキャン方向とする場合のデコード処理を行う。
【００７５】
ＵＰ方向用カラムアドレスデコーダ１３２とＤＯＷＮ方向用カラムアドレスデコーダ１３４のデコード処理は、図７に示したロウアドレスのデコード処理と同様である。すなわち、ＤＯＷＮ方向用カラムアドレスデコーダ１３２は、カラムアドレスｎｃに対して、そのままカラムアドレスｎｃによって指定される表示データＲＡＭ１１０のカラムを選択する。これに対してＤＯＷＮ方向用カラムアドレスデコーダ１３４は、カラムアドレスｎｃに対して、カラムアドレス（ＭＡＸｃ−ｎｃ）によって指定される表示データＲＡＭ１１０のカラムを選択する。
【００７６】
デコーダセレクタ１３６は、カラムスキャンフラグによって示されるカラムアドレスのスキャン方向がＵＰ方向のとき、ＵＰ方向用カラムアドレスデコーダ１３２で指定された表示データＲＡＭ１１０のカラムを選択する。またデコーダセレクタ１３６は、カラムスキャンフラグによって示されるカラムアドレスのスキャン方向がＤＯＷＮ方向のとき、ＤＯＷＮ方向用カラムアドレスデコーダ１３４で指定された表示データＲＡＭ１１０のカラムを選択する。
【００７７】
このように、カラムアドレスデコーダ１３０は、カラムアドレスのスキャン方向がＤＯＷＮ方向の場合のデコーダを予め備えている。こうすることで、ホスト側で、カラムアドレスのスキャン方向をＤＯＷＮ方向と指定すべき場合であっても、カラムアドレス（ＭＡＸｃ−ｎｃ）を求めることなく、そのままカラムアドレスｎｃを指定するだけでよく、カラムアドレス算出処理を削減することができる。
【００７８】
図９に、表示アドレスデコーダ１４０の構成の概要を示す。表示アドレスデコーダ１４０は、ＵＰ方向用表示アドレスデコーダ（第１の表示アドレスデコーダ）１４２と、ＤＯＷＮ方向用表示アドレスデコーダ（第２の表示アドレスデコーダ）１４４と、デコーダセレクタ１４６とを含む。
【００７９】
ＵＰ方向用表示アドレスデコーダ１４２は、表示アドレスのＵＰ方向をスキャン方向とする場合のデコード処理を行う。ＤＯＷＮ方向用表示アドレスデコーダ１４４は、表示アドレスのＤＯＷＮ方向をスキャン方向とする場合のデコード処理を行う。
【００８０】
ＵＰ方向用表示アドレスデコーダ１４２とＤＯＷＮ方向用表示アドレスデコーダ１４４のデコード処理は、図７に示したロウアドレスのデコード処理と同様である。すなわち、例えば１ロウ単位で表示データを読み出す場合、ＤＯＷＮ方向用表示アドレスデコーダ１４２は、表示アドレスｎｄに対して、そのまま表示アドレスｎｄによって指定される表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。これに対してＤＯＷＮ方向用表示アドレスデコーダ１４４は、表示アドレスｎｄに対して、表示アドレス（ＭＡＸｒ−ｎｄ）によって指定される表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。
【００８１】
デコーダセレクタ１４６は、表示スキャンフラグによって示される表示アドレスのスキャン方向がＵＰ方向のとき、ＵＰ方向用表示アドレスデコーダ１４２で指定された表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。またデコーダセレクタ１４６は、表示スキャンフラグによって示される表示アドレスのスキャン方向がＤＯＷＮ方向のとき、ＤＯＷＮ方向用表示アドレスデコーダ１４４で指定された表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。
【００８２】
このように、表示アドレスデコーダ１４０は、表示アドレスのスキャン方向がＤＯＷＮ方向の場合のデコーダを予め備えている。こうすることで、ホスト側で、表示アドレスのスキャン方向をＤＯＷＮ方向と指定すべき場合であっても、表示アドレス（ＭＡＸｒ−ｎｄ）を求めることなく、そのまま表示アドレスｎｄを指定するだけでよく、表示アドレス算出処理を削減することができる。
【００８３】
表示アドレスのスキャン方向は、表示パネル２２に画像を表示するための垂直走査のスキャン方向に応じて決められる。表示パネル２２の垂直走査方向は、ＣＯＭスキャンフラグ（垂直スキャンフラグ）により、順方向と逆方向を指定することができる。垂直走査方向が順方向であるということは、図４に示すように、表示パネル２２上で定義される座標系におけるＹ方向（ロウアドレスのＵＰ方向）をいう。垂直走査方向が逆方向であるということは、表示パネル２２上で定義される座標系におけるＹ方向とは反対の方向（ロウアドレスのＤＯＷＮ方向）をいう。
【００８４】
垂直走査方向に応じて、表示パネル２２に表示される画像の向きが上下反転して表示される。したがって、上述のように垂直走査方向に応じて表示アドレスのスキャン方向を決めることが望ましい。
【００８５】
図１０（Ａ）〜（Ｄ）に、下実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向について説明するための図を示す。
【００８６】
図１０（Ａ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下そのまま表示（通常表示）する場合（上下非反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００８７】
図１０（Ｂ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００８８】
図１０（Ｃ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下そのまま表示する場合（上下非反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００８９】
図１０（Ｄ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００９０】
これまでは、表示パネル２２に対して表示ドライバ１００が下実装された状態について説明したが、上実装された状態についても同様である。
【００９１】
図１１に、表示パネル２２に対して表示ドライバ１００が上実装されている状態を示す。
【００９２】
図４に示すように表示パネル２２に対して表示ドライバ１００が下実装されている状態と比べると、表示パネル２２上で定義される座標系は同様であるが、ＸドライバＩＣ２４の表示データＲＡＭ１１０のＲＡＭセルを特定するための座標系の向きが異なる。
【００９３】
ホストは、表示パネル２２の座標系で正常に画像が表示されるようにロウアドレス及びカラムアドレスを指定して、ＸドライバＩＣ２４の表示データＲＡＭ１１０に表示データを書き込む。より具体的には、ホストは、ロウアドレスのスキャン方向をＤＯＷＮ方向に指定してロウアドレスを供給し、カラムアドレスのスキャン方向をＤＯＷＮ方向に指定してカラムアドレスを供給する。
【００９４】
図１２（Ａ）〜（Ｄ）に、上実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向について説明するための図を示す。
【００９５】
図１２（Ａ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下そのまま表示する場合（上下非反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００９６】
図１２（Ｂ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００９７】
図１２（Ｃ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下そのまま表示する場合（上下非反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００９８】
図１２（Ｄ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００９９】
図１３に、表示ドライバ１００において、実装状態に応じて決められる各種スキャン方向を示す。
【０１００】
図１４に、このような表示ドライバ１００の実装状態に応じて図１３に示すスキャン方向を指定する各種スキャンフラグを生成するスキャンフラグ生成回路の構成例を示す。
【０１０１】
図１４に示すスキャンフラグ生成回路３００は、図３に示す実装状態設定レジスタ１６０、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０及び表示スキャンフラグ生成回路１９０の各部の機能を有する。
【０１０２】
スキャンフラグ生成回路３００は、実装状態設定レジスタ１６０、下実装用フラグレジスタ３１０、上実装用フラグレジスタ３２０を含む。更にスキャンフラグ生成回路３００は、セレクタ３３０、３３２、３３４を含む。
【０１０３】
下実装用フラグレジスタ３１０には、表示ドライバ１００が下実装時に上述したスキャン方向となるように、下実装用ロウスキャンフラグＲＦｄ、下実装用カラムスキャンフラグＣＦｄ、下実装用表示スキャンフラグＤＦｄが設定される。
【０１０４】
上実装用フラグレジスタ３２０には、上述したスキャン方向となるように上実装用ロウスキャンフラグＲＦｕ、上実装用カラムスキャンフラグＣＦｕ、上実装用表示スキャンフラグＤＦｕが設定される。
【０１０５】
セレクタ３３０、３３２、３３４は、実装状態設定レジスタ１６０に設定された実装状態設定データ２より示される実装状態に応じて、下実装用フラグレジスタ３１０又は上実装用フラグレジスタ３２０の設定内容を各スキャンフラグとして出力する。
【０１０６】
図１４では、ＣＯＭスキャンフラグにかかわらず表示スキャンフラグを生成していたが、以下に示すスキャンフラグ生成回路３５０では、ＣＯＭスキャンフラグにより指定される垂直走査方向に応じて表示スキャンフラグを生成することができる。
【０１０７】
図１５に、スキャンフラグ生成回路の他の構成例を示す。図１５に示すスキャンフラグ生成回路３５０において、実装状態設定レジスタ１６０には、下実装を示す「１」又は上実装を示す「０」の実装状態設定データが設定されるものとする。
【０１０８】
ＣＯＭスキャンフラグは、ＣＯＭスキャンフラグ設定レジスタ３６０に設定される。垂直走査方向が順方向のときＣＯＭスキャンフラグが「１」に、垂直走査方向が逆方向のときＣＯＭスキャンフラグが「０」に設定されるものとする。
【０１０９】
実装状態設定データは、Ｄ−フリップフロップ（ＤＦＦ）３５２、３５４、３５６のＤ端子に入力される。ＤＦＦ３５２、３５４、３５６は、それぞれＣ端子への入力信号ＣＬＫのエッジでＤ端子への入力信号を保持し、Ｑ端子から保持した信号に対応した論理レベルを出力する。またＤＦＦ３５２、３５４、３５６は、それぞれＲ端子への入力信号ＸＲＥＳが「Ｌ」レベルのとき初期化される。
【０１１０】
ロウスキャンフラグは、ＤＦＦ３５２のＱ端子から出力される。カラムスキャンフラグは、ＤＦＦ３５４のＱ端子から出力される。
【０１１１】
表示スキャンフラグは、実装状態設定データと、ＣＯＭスキャンフラグ（表示部の垂直走査方向を示す垂直スキャンフラグ）とを用いて生成される。より具体的には、ＤＦＦ３５６に保持された信号は、上下非反転表示をするか上下反転表示をするかを示す表示制御信号ＤＩＳＰに応じて選択出力される。この選択出力された信号と、ＣＯＭスキャンフラグとの排他的論理和否定の結果（広義には排他的論理和演算結果）が表示スキャンフラグとして出力される。
【０１１２】
図１６（Ａ）、（Ｂ）に、下実装時及び上実装時における表示データの書き込みタイミングの一例を示す。
【０１１３】
図１６（Ａ）は、下実装時における表示データの書き込みタイミングを示している。下実装時における表示データの書き込みは、図４及び図１３に示すようにロウアドレスのスキャン方向がＵＰ方向で、カラムアドレスのスキャン方向がＵＰ方向である。したがって、ロウアドレス及びカラムアドレスが順次供給されている場合、各ロウアドレスに対応したロウと、各カラムアドレスに対応したカラムとが順次指定される。
【０１１４】
図１６（Ｂ）は、上実装時における表示データの書き込みタイミングを示している。上実装時における表示データの書き込みは、図１１及び図１３に示すようにロウアドレスのスキャン方向がＤＯＷＮ方向で、カラムアドレスのスキャン方向がＤＯＷＮ方向である。したがって、ロウアドレス及びカラムアドレスが順次供給されている場合、各ロウアドレスに対応してＤＯＷＮ方向用にデコードされたロウと、各カラムアドレスに対応したＤＯＷＮ方向用にデコードされたカラムとが順次指定される。
【０１１５】
なお読み出しタイミングについても同様に、表示アドレスに対してデコードされた１ラインを読み出すため、図示を省略する。
【０１１６】
続いて、本実施形態における表示ドライバ１００が適用されたＸドライバＩＣ２４の詳細な構成について説明する。
【０１１７】
図１７に、ＸドライバＩＣ２４の詳細な構成例を示す。ＸドライバＩＣ２４の入出力回路として、ＭＰＵインターフェース５００と入出力バッファ５０２とが設けられている。ＭＰＵインターフェース５００には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。入出力バッファ５０２には、例えば８ビットのコマンドまたは表示データＤ０〜Ｄ７が入力される。ＸドライバＩＣ２４には、ＭＰＵインターフェース５００及び入出力バッファ５０２に接続されたバスライン５１０が設けられている。
【０１１８】
バスライン５１０にはバスホールダ５１２とコマンドデコーダ５１４とが接続されている。なお、入出力バッファ５０２にはステータス設定回路５１６が接続され、ＸドライバＩＣ２４の動作状態がＭＰＵ１０に出力されるようになっている。バスライン５１０は、表示データＲＡＭ２８のＩ／Ｏバッファ５６２に接続され、表示データＲＡＭ２８に対して読み出し、書き込みされる表示データが伝送される。
【０１１９】
ＸドライバＩＣ２４には、上述した表示データＲＡＭ２８、Ｉ／Ｏバッファ５６２の他に、ＭＰＵ系制御回路５３０、ロウアドレスデコーダ５４０、カラムアドレスデコーダ５５０、ドライバ系制御回路５７０、ＰＷＭデコーダ回路５８０及び液晶駆動回路５９０などが設けられている。
【０１２０】
ＭＰＵ系制御回路５３０は、コマンドデコーダ５１４を介して入力されるＭＰＵ１０の表示コマンドに基づいて、表示データＲＡＭ２８に対する読み出し、書き込み動作を制御する。このＭＰＵ系制御回路５３０により制御されるロウアドレスデコーダ５４０及びカラムアドレスデコーダ５５０が設けられている。ロウアドレスデコーダ５４０は、図３に示す表示ドライバ１００のロウアドレスデコーダ１２０と同様の機能を有する。カラムアドレスデコーダ５５０は、図３に示す表示ドライバ１００のカラムアドレスデコーダ１３０と同様の機能を有する。
【０１２１】
またＸドライバＩＣ２４は、ドライバ系制御回路５７０により制御され表示アドレスをデコードして１ライン毎に読み出しラインを指定する表示アドレスデコーダ５５６を含んでいる。表示アドレスデコーダ５５６は、図３に示す表示ドライバ１００の表示アドレスデコーダ１４０と同様の機能を有する。
【０１２２】
ドライバ系制御回路５７０は、Ｘドライバ系制御回路５７２及びＹドライバ系制御回路５７４を含む。このドライバ系制御回路５７０は、発振回路５７６からの発振出力に基づいて階調制御パルスＧＣＰ、極性反転信号ＦＲ、ラッチパルスＬＰなどを発生し、表示アドレスデコーダ５５６、ＰＷＭデコーダ回路５８０、電源制御回路５７８及びＹドライバＩＣ２６を制御する。
【０１２３】
ＰＷＭデコーダ回路５８０は、表示アドレスデコーダ５５６により指定された表示データＲＡＭ２８の読み出しラインの表示データをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。液晶駆動回路５９０は、ＰＷＭデコーダ回路５８０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す表示パネル２２のセグメント電極ＳＥＧに供給する。
【０１２４】
ここで図１７におけるＭＰＵ系制御回路５３０は、図３における実装状態設定レジスタ１６０、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０、表示スキャンフラグ生成回路１９０を含む。また図１５におけるＣＯＭスキャンフラグ設定レジスタ３６０は、ＭＰＵ系制御回路５３０又はＹドライバ系制御回路５７４に含ませることができる。更に液晶駆動回路５９０は、図３における駆動回路１５０に相当する。
【０１２５】
図１８に、表示データＲＡＭ２８及びその周辺回路の概略回路図を示す。図１８において、第１及び第２行目のＲＡＭセルＣ１０、Ｃ１１、・・・、Ｃ２０、Ｃ２１、・・・が示されている。
【０１２６】
この場合、ＲＡＭセルＣ１０、Ｃ１１は、隣り合うカラムアドレスにより指定される。同様にＲＡＭセルＣ２０、Ｃ２１は、隣り合うカラムアドレスにより指定される。またＲＡＭセルＣ１０、Ｃ２０は、隣り合うロウアドレスにより指定される。同様にＲＡＭセルＣ１１、Ｃ２１は、隣り合うロウアドレスにより指定される。このような各ＲＡＭセルには、第１及び第２のワード線Ｗ１、Ｗ２と、ビット線対Ｂ１、／Ｂ１とが接続されている。
【０１２７】
ロウアドレスデコーダ５４０は、第１のワード線Ｗ１をアクティブにする信号を出力する。カラムアドレスデコーダ５５０は、ビット線対Ｂ１、／Ｂ１に接続されたカラムスイッチＳＷ１をオン、オフさせる信号を出力する。表示アドレスデコーダ５５６は、第２のワード線Ｗ２をアクティブにする信号を出力する。
【０１２８】
ロウアドレスデコーダ５４０及びカラムアドレスデコーダ５５０は、表示データを書き込むときと、表示データを読み出すときに、ロウアドレス及びカラムアドレスを指定する。このアドレス指定によりバスライン５１０、カラムスイッチＳＷ１を介して、表示データＲＡＭ２８に対して表示データの読み出し又は書き込みが行われる。
【０１２９】
表示アドレスデコーダ５５６は、第２のワード線Ｗ２を順次１本ずつアクティブにすることで、１ライン上の全ＲＡＭセルのデータを表示データ出力線ＯＵＴに読み出すものである。この読み出しデータが図１７に示すＰＷＭデコーダ回路５８０に供給されて液晶駆動に供される。
【０１３０】
図１９に、ＲＡＭセルＣ１０の回路図を示す。ＲＡＭセルＣ１０は、他のＲＡＭセルと同一の構成を有する。このＲＡＭセルＣ１０は、２つのＣＭＯＳインバータ６０１、６０２にて構成されるメモリ素子６００を有する。２つのＣＭＯＳインバータ６０１、６０２は、その入出力同士を互いに接続する第１及び第２の配線６０４、６０６を有する。第１の配線６０４とビット線Ｂ１との間には第１のＮ型ＭＯＳトランジスタ６１０が接続される。第１のＮ型ＭＯＳトランジスタ６１０のゲートは第１のワード線Ｗ１に接続されている。同様に、第２の配線６０６とビット線／Ｂ１との間には第２のＮ型ＭＯＳトランジスタ６１２が接続される。第２のＮ型ＭＯＳトランジスタ６１２のゲートは第１のワード線Ｗ１に接続されている。
【０１３１】
このようなＲＡＭセルにおいて、ロウアドレスデコーダ５４０からのアクティブ信号により第１のワード線Ｗ１が「Ｈ」（第１のワード線Ｗ１の電圧に対応する論理レベルが「Ｈ」）になると、第１及び第２のＮ型ＭＯＳトランジスタ６１０、６１２がオンになる。これにより、ＲＡＭセルＣ１０は一対のビット線Ｂ１、／Ｂ１と接続される。このとき、カラムアドレスデコーダ５５０からのアクティブ信号によりカラムスイッチＳＷ１がオンしていると、ＲＡＭセルＣ１０に対するデータの読み出し、又は書き込みが可能となる。
【０１３２】
また、電源供給線ＶＤＤと表示データ出力線ＯＵＴとの間には第１及び第２のＰ型ＭＯＳトランジスタ６２０、６２２が接続されている。第１のＰ型ＭＯＳトランジスタ６２０のゲートは第２の配線６０６に接続される。第２のＰ型ＭＯＳトランジスタ６２２のゲートは第２のワード線Ｗ２に接続されている。
【０１３３】
ＲＡＭセルＣ１０のデータを表示データ出力線ＯＵＴに読み出す前に、この表示データ出力線ＯＵＴは「Ｌ」（表示データ出力線ＯＵＴの電圧に対応する論理レベルが「Ｌ」）にプリチャージされている。このプリチャージ動作後に第２のワード線Ｗ２を「Ｌ」として第２のＰ型ＭＯＳトランジスタ６２２をオンさせた状態で、表示データ出力線ＯＵＴのデータがＰＷＭデコーダ回路５８０にてラッチされる。このとき、第２の配線６０６の論理レベルが「Ｈ」（第１の配線６０４の論理レベルが「Ｌ」）であれば表示データ出力線ＯＵＴは「Ｌ」のままである。一方、第２の配線６０６の論理レベルが「Ｌ」（第１の配線６０４の論理レベルが「Ｈ」）であれば表示データ出力線ＯＵＴは「Ｈ」となる。このようにして、表示データＲＡＭ２８からの表示データの読み出しを１ライン単位で一斉に行うことができる。
【０１３４】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１３５】
例えば実装状態設定レジスタ１６０に、下実装か上実装かに加えて、又は下実装か上実装かに代えて、表示ドライバ１００の能動面が表示パネル２２の表示面と同じ向きに実装されるか、表示ドライバ１００の非能動面が表示パネル２２の表示面と同じ向きに実装されるかを示す実装状態設定データを設定するようにしてもよい。
【０１３６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】 本実施形態における表示ドライバが適用される電気光学装置を含む電子機器の概略ブロック図。
【図２】 図１に示すＭＰＵ及び表示ユニットを携帯電話機に搭載した例を示すブロック図。
【図３】 本実施形態における表示ドライバの構成の概要のブロック図。
【図４】 表示パネル上で定義される座標系と、表示データＲＡＭのロウアドレス及びカラムアドレスとにより定義される座標系との説明図。
【図５】 ロウアドレス及びカラムアドレスのスキャン方向の説明図。
【図６】 ロウアドレスデコーダの構成の概要を示すブロック図。
【図７】 ＵＰ方向用ロウアドレスデコーダとＤＯＷＮ方向用ロウアドレスデコーダの動作の模式図。
【図８】 カラムアドレスデコーダの構成の概要を示すブロック図。
【図９】 表示アドレスデコーダの構成の概要を示すブロック図。
【図１０】 図１０（Ａ）〜（Ｄ）は、下実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向についての説明図。
【図１１】 表示パネルに対して表示ドライバが上実装されている状態を示す説明図。
【図１２】 図１２（Ａ）〜（Ｄ）は、下実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向についての説明図。
【図１３】 表示ドライバにおいて、実装状態に応じて決められる各種スキャン方向を示す説明図。
【図１４】 表示ドライバの実装状態に応じて各種スキャンフラグを生成するスキャンフラグ生成回路の構成例のブロック図。
【図１５】 スキャンフラグ生成回路の他の構成例の回路ブロック図。
【図１６】 図１６（Ａ）、（Ｂ）は、下実装時及び上実装時における表示データの書き込みタイミングの一例のタイミング図。
【図１７】 ＸドライバＩＣの詳細な構成例のブロック図。
【図１８】 表示データＲＡＭ及びその周辺回路の概略回路図。
【図１９】 ＲＡＭセルの回路図。
【符号の説明】
１０ ＭＰＵ（表示データ生成回路）、 １２ ＣＰＵ、 １４ ワークメモリ、 ２０ 表示ユニット、 ２２ 表示パネル、 ２４ ＸドライバＩＣ（表示ドライバ）、 ２６ ＹドライバＩＣ、 ２８、１１０ 表示データＲＡＭ、 ３０ 携帯電話機、 ３２ アンテナ、 ３４ 変復調回路、 ３６ 操作入力部、 １００ 表示ドライバ、 １２０ ロウアドレスデコーダ、 １２２ ＵＰ方向用ロウアドレスデコーダ、 １２４ ＤＯＷＮ方向用ロウアドレスデコーダ、 １２６、１３６、１４６ デコーダセレクタ、 １３０ カラムアドレスデコーダ、 １３２ ＵＰ方向用カラムアドレスデコーダ、 １３４ ＤＯＷＮ方向用カラムアドレスデコーダ、 １４０ 表示アドレスデコーダ、 １４２ ＵＰ方向用表示アドレスデコーダ、 １４４ ＤＯＷＮ方向用表示アドレスデコーダ、 １５０ 駆動回路、 １６０ 実装状態設定レジスタ、 １７０ ロウスキャンフラグ生成回路、 １８０ カラムスキャンフラグ生成回路、 １９０表示スキャンフラグ生成回路
【発明の属する技術分野】
本発明は、表示ドライバ、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
ＬＣＤ（液晶表示）パネルに代表される表示パネルは、携帯電話機や携帯型情報端末（Personal Digital Assistants：ＰＤＡ）に実装される。特にＬＣＤパネルは、他の表示パネルと比較して、より小型化、低消費電力化及び低コスト化を実現し、種々の電子機器に搭載されている。
【０００３】
ＬＣＤパネルは、例えば複数のコモン電極及び複数のセグメント電極と、コモン電極とセグメント電極とにより特定される複数の画素とを含む。ＬＣＤパネルのセグメント電極は、表示ドライバによって、表示データに基づき駆動される。ＬＣＤパネルのコモン電極は、走査ドライバによって走査される。
【０００４】
表示ドライバは、例えば１フレーム分の表示データを記憶するＲＡＭを内蔵することで、消費電力を削減することができる。表示データは、外部のＭＰＵ（Micro Processor Unit）等のホストによって表示ドライバに供給される。
【０００５】
ＲＡＭを構成する複数のＲＡＭセルの各々は、ロウアドレスとカラムアドレスとにより特定される。ＲＡＭセルは、１画素を構成する１ドットの表示データを記憶する。このＲＡＭセルの配列は、ＬＣＤパネルの画素の配列に対応している。そのためホストは、ＬＣＤパネルに表示される画像の向きに応じて、表示ドライバに画像の表示データを供給する。表示ドライバでは、ロウアドレス及びカラムアドレスにより順次指定されたＲＡＭセルに、ホストからの表示データが書き込まれる。その後、表示ドライバは、一垂直走査期間中に１フレーム分の表示データを読み出し、ＬＣＤパネルを駆動する。
【０００６】
【特許文献１】
特開２００２−３２８６６５号公報
【０００７】
【発明が解決しようとする課題】
ホスト側では、ＬＣＤパネル上で定義される座標系（例えばＬＣＤパネルの左上の画素を原点とする２次元の座標軸）を用いて画像が作成される。また該ＬＣＤパネルを駆動する表示ドライバでは、内蔵するＲＡＭを構成する複数のＲＡＭセルの各々を指定するためのロウアドレスとカラムアドレスとにより定まる座標系（例えばロウアドレス「０」、カラムアドレス「０」のＲＡＭセルを原点とする２次元の座標軸）を有する。これら２つの座標系の原点は、ＬＣＤパネルに対し、どのように表示ドライバが配置されているかによって、その位置関係が変化することになる。
【０００８】
そのため、表示ドライバでは、内蔵するＲＡＭ内で定義される座標系の原点を切り換えると共に、走査方向を切り換えることができるようにしていた。
【０００９】
しかしながら、ホスト側では、表示データを書き込むべきＲＡＭセルを指定するロウアドレス及びカラムアドレスを、表示ドライバの実装状態に応じて算出する必要があるという問題があった。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、その実装状態に応じて表示データを書き込むべきＲＡＭ上の位置を求める処理を不要とする表示ドライバ、電気光学装置及び電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は、表示データに基づいて表示部を駆動する表示ドライバであって、表示ドライバの実装状態を示す実装状態設定データが設定される実装状態設定レジスタと、表示データを記憶するためのＲＡＭと、前記実装状態設定データに基づいて、前記ＲＡＭに表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路と、前記ロウスキャンフラグにより指定されたスキャン方向に対応して前記ロウアドレスをデコードして前記ＲＡＭのロウを指定するロウアドレスデコーダと、前記ＲＡＭに表示データを書き込むためのカラムアドレスをデコードして前記ＲＡＭのカラムを指定するカラムアドレスデコーダと、前記ＲＡＭから表示データを読み出すための表示アドレスをデコードする表示アドレスデコーダと、前記表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから読み出された表示データに基づき、前記表示部を駆動する駆動回路とを含み、前記ロウアドレス及び前記カラムアドレスにより特定されるＲＡＭの記憶領域に前記表示データを書き込む表示ドライバに関係する。
【００１２】
本発明においては、実装状態設定レジスタと、表示データを記憶するＲＡＭに該表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路とを含んで表示ドライバが構成される。そして、実装状態設定レジスタに、表示ドライバの実装状態を示す実装状態設定データが設定され、該実装状態設定データに応じてロウスキャンフラグを生成するようにした。ロウアドレスデコーダは、ロウスキャンフラグにより指定されたスキャン方向に対応してロウアドレスをデコードする。
【００１３】
これにより、表示部に対応して定義される座標系と、ＲＡＭ内で定義される座標系とが、表示部と表示ドライバとの位置関係に応じて変化した場合であっても、実装状態を設定するだけでよく、該位置関係に応じたロウアドレスを求める処理を不要とすることができる。
【００１４】
また本発明に係る表示ドライバでは、前記ロウアドレスデコーダは、ロウアドレスの第１のスキャン方向用に前記ロウアドレスをデコードして前記ＲＡＭのロウを指定する第１のロウアドレスデコーダと、ロウアドレスの第２のスキャン方向用に前記ロウアドレスをデコードして前記ＲＡＭのロウを指定する第２のロウアドレスデコーダとを含み、前記ロウスキャンフラグに基づいて、前記第１又は第２のロウアドレスデコーダにより前記ＲＡＭのロウを指定することができる。
【００１５】
本発明によれば、非常に簡素な構成で、ロウアドレスのスキャン方向に応じたデコード処理を行うことができるようになる。
【００１６】
また本発明に係る表示ドライバでは、前記実装状態設定データに基づいて、前記カラムアドレスのスキャン方向を示すカラムスキャンフラグを生成するカラムスキャンフラグ生成回路を含み、前記カラムアドレスデコーダは、前記カラムスキャンフラグにより指定されたスキャン方向に対応して前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定することができる。
【００１７】
本発明においては、更に表示データを記憶するＲＡＭに該表示データを書き込むためのカラムアドレスのスキャン方向を示すカラムスキャンフラグを生成するカラムスキャンフラグ生成回路を含んで表示ドライバが構成される。そして、実装状態設定レジスタに、実装状態設定データが設定され、該実装状態設定データに応じてカラムスキャンフラグを生成するようにした。カラムアドレスデコーダは、カラムスキャンフラグにより指定されたスキャン方向に対応してカラムアドレスをデコードする。
【００１８】
これにより、表示部に対応して定義される座標系と、ＲＡＭ内で定義される座標系とが、表示部と表示ドライバとの位置関係に応じて変化した場合であっても、実装状態を設定するだけでよく、該位置関係に応じたカラムアドレスを求める処理を不要とすることができる。
【００１９】
また本発明に係る表示ドライバでは、前記カラムアドレスデコーダは、カラムアドレスの第１のスキャン方向用に前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定する第１のカラムアドレスデコーダと、カラムアドレスの第２のスキャン方向用に前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定する第２のカラムアドレスデコーダとを含み、前記カラムスキャンフラグに基づいて、前記第１又は第２のカラムアドレスデコーダにより前記ＲＡＭのカラムを指定することができる。
【００２０】
本発明によれば、非常に簡素な構成で、カラムアドレスのスキャン方向に応じたデコード処理を行うことができるようになる。
【００２１】
また本発明に係る表示ドライバでは、前記実装状態設定データに基づいて、前記表示アドレスのスキャン方向を示す表示スキャンフラグを生成する表示スキャンフラグ生成回路を含み、前記表示アドレスデコーダは、前記表示スキャンフラグにより指定されたスキャン方向に対応して前記表示アドレスをデコードして前記ＲＡＭから表示データを読み出すことができる。
【００２２】
本発明においては、更にＲＡＭから表示データを読み出すための表示アドレスのスキャン方向を示す表示スキャンフラグを生成する表示スキャンフラグ生成回路を含んで表示ドライバが構成される。そして、実装状態設定レジスタに、実装状態設定データが設定され、該実装状態設定データに応じて表示スキャンフラグを生成するようにした。表示アドレスデコーダは、表示スキャンフラグにより指定されたスキャン方向に対応して表示アドレスをデコードする。
【００２３】
これにより、表示部に対応して定義される座標系と、ＲＡＭ内で定義される座標系とが、表示部と表示ドライバとの位置関係に応じて変化した場合であっても、実装状態を設定するだけでよく、該位置関係に応じた表示アドレスを求める処理を不要とすることができる。
【００２４】
また本発明に係る表示ドライバでは、前記表示アドレスデコーダは、表示アドレスの第１のスキャン方向用に前記表示アドレスをデコードする第１の表示アドレスデコーダと、表示アドレスの第２のスキャン方向用に前記表示アドレスをデコードする第２の表示アドレスデコーダとを含み、前記表示スキャンフラグに基づいて、前記第１又は第２の表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから表示データを読み出すことができる。
【００２５】
本発明によれば、非常に簡素な構成で、表示アドレスのスキャン方向に応じたデコード処理を行うことができるようになる。
【００２６】
また本発明に係る表示ドライバでは、前記表示スキャンフラグは、前記実装状態設定データと、前記表示部の垂直走査方向を示す垂直スキャンフラグとを用いて生成されてもよい。
【００２７】
本発明によれば、表示部の垂直走査方向に応じて表示スキャンフラグを生成するようにしたので、垂直走査方向と実装状態とを考慮して、例えば上下反転することのない正常な画像を表示させることができる。
【００２８】
また本発明は、互いに交差する第１及び第２の電極と、前記第１及び第２の電極により特定される画素と、前記第１の電極を駆動する走査ドライバと、前記第２の電極を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。
【００２９】
また本発明は、互いに交差する第１及び第２の電極と、前記第１及び第２の電極により特定される画素とを含む表示パネルと、前記第１の電極を駆動する走査ドライバと、前記第２の電極を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。
【００３０】
本発明によれば、ホスト側でロウアドレス等の算出処理が不要な電気光学装置を提供することができる。したがって、より広範な種類の電子機器への搭載を可能とする。
【００３１】
また本発明は、上記記載の電気光学装置と、前記電気光学装置に供給される表示データを生成する表示データ生成回路とを含む電子機器に関係する。
【００３２】
本発明によれば、ホスト側でロウアドレス等の算出処理が不要となり、処理負荷が軽減されるので、画像生成処理及び表示処理の負荷が軽い電子機器を提供することができる。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３４】
図１に、本実施形態における表示ドライバが適用される電気光学装置を含む電子機器の概略ブロック図を示す。この電子機器は、ＭＰＵ１０と、表示ユニット（広義には電気光学装置）２０とを含む。表示ユニット２０は、電気光学素子を有するマトリクスパネルである表示パネル２２と、この表示パネル２２を駆動するＲＡＭ内蔵のＸドライバＩＣ２４と、走査用のＹドライバＩＣ２６とを有する。ＸドライバＩＣ２４として、本実施形態における表示ドライバが適用される。
【００３５】
表示パネル（広義には表示部）２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。表示パネル２２は、例えば単純マトリクスパネルで構成できる。この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。表示パネル２２は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の３端子素子、２端子素子を用いたアクティブマトリクスパネルであってもよい。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵ＸドライバＩＣ２４により駆動される信号電極（第１の電極）と、ＹドライバＩＣ（広義には走査電極駆動回路）６６により走査される走査電極（第２の電極）を有する。
【００３６】
また表示パネル２２には、画素が形成されるガラス基板上に、ＸドライバＩＣ２４及びＹドライバＩＣ２６の少なくとも一方を形成するようにしてもよい。例えば、表示パネル２２は、第１及び第２の電極により特定される画素と、第１の電極を駆動するＸドライバＩＣと、第２の電極を駆動するＹドライバＩＣとを含んで構成される。この場合、表示パネル２２を電気光学装置ということができ、実装面積を大幅に削減して、電子機器の小型・軽量化に貢献することができる。
【００３７】
ＸドライバＩＣ２４は、例えば１フレーム分の表示データを記憶する表示データＲＡＭ（広義にはＲＡＭ）２８を含む。
【００３８】
図１に示すように、ＭＰＵ１０は、表示ユニット２０に対して、制御信号、表示コマンドや表示データを供給する。ＭＰＵ１０は、表示データ生成回路としての機能も有する。制御信号として代表的なものに、コマンド／データの区別を示す信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤ及び反転ライト信号ＸＷＲ等がある。データＤ０〜Ｄ７は８ビットのコマンドデータ又は表示データであり、コマンド／データ識別信号Ａ０の論理レベルによって区別されている。
【００３９】
図２に、図１に示すＭＰＵ１０及び表示ユニット２０を携帯電話機に搭載した例を示す。ＭＰＵ１０は、携帯電話機３０の制御を司る中央処理装置（Central Processing Unit：ＣＰＵ）１２を有し、このＣＰＵ１２にはワークメモリ１４が接続されている。携帯電話機３０には、アンテナ３２を介して受信された信号を復調し、或いはアンテナ３２を介して送信される信号を変調する変復調回路３４が設けられている。携帯電話機３０でのデータ送受信などに必要な操作情報は、操作入力部３６を介して入力される。
【００４０】
アンテナ３２から入力される信号は、変復調回路３４を介して復調されてＣＰＵ１２において信号処理される。ＣＰＵ１２は、操作入力部３６からの情報等に基づき、必要によりワークメモリ１４を用いて、表示パネル２２の表示を行うための各種表示コマンド、或いは表示データを表示ユニット２０に出力する。表示コマンドとしては、表示パネル２２を駆動するＸドライバＩＸ２４の動作制御するための各種モード設定するコマンドや、表示パネル２２の表示エリア上にウィンドウ表示を行う領域を例えばスタートアドレスＳＡ及びエンドアドレスＥＡにより特定される矩形領域として設定するコマンド等がある。
【００４１】
以下に述べる本実施形態における表示ドライバを適用した表示ユニットを含んで構成することで、本実施形態における電子機器では、ホスト側で各種アドレス等の算出処理が不要となり、画像生成処理及び表示処理の負荷が軽い電子機器を提供することができる。
【００４２】
図３に、ＸドライバＩＣ２４として適用される表示ドライバの構成の概要を示すブロック図を示す。
【００４３】
表示ドライバ１００は、表示データＲＡＭ１１０を含む。表示データＲＡＭ１１０は、複数のＲＡＭセルを含む。各ＲＡＭセルは、ロウ（row）アドレスと、カラム（Column）アドレスとにより特定される。そのため表示ドライバ１００は、ロウアドレスデコーダ１２０と、カラムアドレスデコーダ１３０とを含む。
【００４４】
ロウアドレスデコーダ１２０は、ロウアドレスをデコードして表示データＲＡＭ１１０のロウを指定する。カラムアドレスデコーダ１３０は、カラムアドレスをデコードして表示データＲＡＭ１１０のカラムを指定する。
【００４５】
表示データは、ロウアドレス及びカラムアドレスにより特定された表示データＲＡＭ１１０のＲＡＭセルに書き込まれる。ロウアドレス、カラムアドレス及び表示データは、ホスト又は図示しない制御回路（以下単にホスト等と略す）によってロウアドレスデコーダ１２０、カラムアドレスデコーダ１３０及び表示データＲＡＭ１１０に対して供給される。
【００４６】
また表示データＲＡＭ１１０に記憶された表示データは、所与の表示タイミングで、例えば１ライン（１ロウ）単位で読み出される。そのため、表示ドライバ１００は、表示アドレスデコーダ１４０を含む。
【００４７】
表示アドレスデコーダ１４０は、表示アドレスをデコードする。表示アドレスデコーダ１４０による表示アドレスのデコード結果により指定されたラインの表示データが、表示データＲＡＭ１１０から読み出される。表示アドレスは、ロウアドレス又はカラムアドレスと同様にホスト等から供給される。
【００４８】
駆動回路１５０は、表示データＲＡＭ１１０から読み出された表示データに基づいて表示パネル２２を駆動する。
【００４９】
また表示ドライバ１００は、実装状態設定レジスタ１６０を含む。実装状態設定レジスタ１６０には、表示ドライバ１００の実装状態を示す実装状態設定データが、ホストによって設定される。実装状態設定データは、例えば表示パネル２２に対して表示ドライバ１００が上側に実装されたか、又は下側に実装されたかを示すデータとすることができる。
【００５０】
表示ドライバ１００は、ロウアドレスデコーダ１２０、カラムアドレスデコーダ１３０及び表示アドレスデコーダ１４０の少なくとも１つを、アドレスのスキャン方向に対応してデコードをすることができる。アドレスのスキャン方向は、実装状態設定データに基づいて定められる。またアドレスのスキャン方向は、アドレスが加算される方向（ＵＰ方向）又はアドレスが減算される方向（ＤＯＷＮ方向）ということができる。
【００５１】
そのため表示ドライバ１００は、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０及び表示スキャンフラグ生成回路１９０のうち少なくとも１つを含むことができる。図３における表示ドライバ１００は、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０及び表示スキャンフラグ生成回路１９０を含む。
【００５２】
ロウスキャンフラグ生成回路１７０は、実装状態設定レジスタ１６０に設定された実装状態設定データに基づいて、ロウスキャンフラグを生成する。ロウスキャンフラグは、ロウアドレスのスキャン方向を示す。スキャン方向は、ＵＰ方向（第１のスキャン方向）又はＤＯＷＮ方向（第２のスキャン方向）のいずれかを示す。
【００５３】
カラムスキャンフラグ生成回路１８０は、実装状態設定レジスタ１６０に設定された実装状態設定データに基づいて、カラムスキャンフラグを生成する。カラムスキャンフラグは、カラムアドレスのスキャン方向を示す。スキャン方向は、ＵＰ方向（第１のスキャン方向）又はＤＯＷＮ方向（第２のスキャン方向）のいずれかを示す。
【００５４】
表示スキャンフラグ生成回路１９０は、実装状態設定レジスタ１６０に設定された実装状態設定データに基づいて、表示スキャンフラグを生成する。表示スキャンフラグは、表示アドレスのスキャン方向を示す。スキャン方向は、ＵＰ方向（第１のスキャン方向）又はＤＯＷＮ方向（第２のスキャン方向）のいずれかを示す。
【００５５】
図４に、表示パネル上で定義される座標系と、表示データＲＡＭのロウアドレス及びカラムアドレスとにより定義される座標系とを説明するための図を示す。図４では、表示パネル２２に対して、下側にＸドライバＩＣ２４が実装されている状態（下実装）を示している。
【００５６】
ＸドライバＩＣ２４は、表示データＲＡＭ１１０が物理的に２つの領域に分割されたＲＡＭ部２００、２０２と、表示データＲＡＭ１１０にアクセス等するための制御ロジックを構成するゲートアレイ（Ｇ／Ａ）部２０４とを含む。ＲＡＭ部２００、２０２の間の領域に、Ｇ／Ａ部２０４が形成される。
【００５７】
このようなＸドライバＩＣ２４の表示データＲＡＭ１１０では、各ＲＡＭセルを特定するための論理的な座標系が定義される。ここでは、ロウアドレスの最小値を０、最大値をＭＡＸｒとし、カラムアドレスの最小値を０、最大値をＭＡＸｃとしている。
【００５８】
また表示パネル２２上の各画素が、表示データＲＡＭ１１０の各ＲＡＭセルに対応付けられる。そして表示パネル２２上でも、例えば左上の画素を原点（０，０）として、図４におけるＸ方向とＹ方向とを有する座標系が定義される。
【００５９】
図５に、ロウアドレス及びカラムアドレスのスキャン方向を説明するための図を示す。
【００６０】
ホスト等は、表示パネル２２の座標系で正常に画像が表示されるようにロウアドレス及びカラムアドレスを指定して、ＸドライバＩＣ２４の表示データＲＡＭ１１０に表示データを書き込む。より具体的には、ホスト等は、ロウアドレスのスキャン方向をＵＰ方向に指定してロウアドレスを供給し、カラムアドレスのスキャン方向をＵＰ方向に指定してカラムアドレスを供給する。そして、ホスト等は、これらロウアドレス及びカラムアドレスによって指定されるＲＡＭセルに表示データを書き込む。
【００６１】
ロウアドレスのＵＰ方向は、図５に示すように、表示データＲＡＭ１１０のロウを指定するためのロウアドレスの最小値から最大値への方向をいう。またロウアドレスのＤＯＷＮ方向は、図５に示すように、ロウアドレスの最大値から最小値への方向をいう。
【００６２】
カラムアドレスのＵＰ方向は、図５に示すように、表示データＲＡＭ１１０のカラムを指定するためのカラムアドレスの最小値から最大値への方向をいう。またカラムアドレスのＤＯＷＮ方向は、図５に示すように、カラムアドレスの最大値から最小値への方向をいう。
【００６３】
このようにして表示データＲＡＭ１１０に書き込まれた表示データは、ホスト等により指定された表示アドレスにしたがって例えば１ライン単位で読み出される。このとき表示アドレスのスキャン方向に応じて、例えば１ライン単位で順次読み出される。
【００６４】
表示アドレスのＵＰ方向は、図５に示すように、表示データＲＡＭ１１０から表示データを読み出すための表示アドレスの最小値から最大値への方向をいう。また表示アドレスのＤＯＷＮ方向は、図５に示すように、表示アドレスの最大値から最小値への方向をいう。
【００６５】
ところで、表示パネル２２に対して上側に表示ドライバが実装された状態（上実装）や、表示パネル２２の表示画像の向きを上下反転する場合には、ホスト等は、表示データＲＡＭのロウアドレス及びカラムアドレスを求めた後、ＸドライバＩＣ２４に対して該ロウアドレス及び該カラムアドレスを指定したり、表示アドレスのスキャン方向を指定する必要がある。これは、表示パネル２２に対して表示ドライバが上側又は下側に実装された場合だけではなく、表示ドライバ１００の能動面が表示パネル２２の表示面と同じ向きに実装されるか、表示ドライバ１００の非能動面が表示パネル２２の表示面と同じ向きに実装されるかによっても同様である。
【００６６】
本実施形態における表示ドライバ１００では、その実装状態を示す実装状態設定データによって、ロウアドレスデコーダ１２０、カラムアドレスデコーダ１３０及び表示アドレスデコーダ１４０のデコード制御を行う。こうすることで、ホスト側でロウアドレスやカラムアドレスを求めるといった処理を不要とすることができ、実装状態を設定するだけで通常のようにロウアドレス及びカラムアドレスを指定するだけでよい。
【００６７】
図６に、ロウアドレスデコーダ１２０の構成の概要を示す。ロウアドレスデコーダ１２０は、ＵＰ方向用ロウアドレスデコーダ（第１のロウアドレスデコーダ）１２２と、ＤＯＷＮ方向用ロウアドレスデコーダ（第２のロウアドレスデコーダ）１２４と、デコーダセレクタ１２６とを含む。
【００６８】
ＵＰ方向用ロウアドレスデコーダ１２２は、ロウアドレスのＵＰ方向をスキャン方向とする場合のデコード処理を行う。ＤＯＷＮ方向用ロウアドレスデコーダ１２４は、ロウアドレスのＤＯＷＮ方向をスキャン方向とする場合のデコード処理を行う。
【００６９】
図７に、ＵＰ方向用ロウアドレスデコーダ１２２とＤＯＷＮ方向用ロウアドレスデコーダ１２４の動作を模式的に示したものである。
【００７０】
ＵＰ方向用ロウアドレスデコーダ１２２は、入力されたロウアドレスｎｒに対して、そのままロウアドレスｎｒによって指定される表示データＲＡＭ１１０のロウを選択する。これに対してＤＯＷＮ方向用ロウアドレスデコーダ１２４は、ロウアドレスｎｒに対して、ロウアドレス（ＭＡＸｒ−ｎｒ）によって指定される表示データＲＡＭ１１０のロウを選択する。
【００７１】
デコーダセレクタ１２６は、ロウスキャンフラグによって示されるロウアドレスのスキャン方向がＵＰ方向のとき、ＵＰ方向用ロウアドレスデコーダ１２２で指定された表示データＲＡＭ１１０のロウを選択する。またデコーダセレクタ１２６は、ロウスキャンフラグによって示されるロウアドレスのスキャン方向がＤＯＷＮ方向のとき、ＤＯＷＮ方向用ロウアドレスデコーダ１２４で指定された表示データＲＡＭ１１０のロウを選択する。
【００７２】
このように、ロウアドレスデコーダ１２０は、ロウアドレスのスキャン方向がＤＯＷＮ方向の場合のデコーダを予め備えている。こうすることで、非常に簡素な構成で、スキャン方向に応じたデコード処理を行うことができる。またホスト側で、ロウアドレスのスキャン方向をＤＯＷＮ方向と指定すべき場合であっても、ロウアドレス（ＭＡＸｒ−ｎｒ）を求めることなく、そのままロウアドレスｎｒを指定するだけでよく、ロウアドレス算出処理を削減することができる。
【００７３】
図８に、カラムアドレスデコーダ１３０の構成の概要を示す。カラムアドレスデコーダ１３０は、ＵＰ方向用カラムアドレスデコーダ（第１のカラムアドレスデコーダ）１３２と、ＤＯＷＮ方向用カラムアドレスデコーダ（第２のカラムアドレスデコーダ）１３４と、デコーダセレクタ１３６とを含む。
【００７４】
ＵＰ方向用カラムアドレスデコーダ１３２は、カラムアドレスのＵＰ方向をスキャン方向とする場合のデコード処理を行う。ＤＯＷＮ方向用カラムアドレスデコーダ１３４は、カラムアドレスのＤＯＷＮ方向をスキャン方向とする場合のデコード処理を行う。
【００７５】
ＵＰ方向用カラムアドレスデコーダ１３２とＤＯＷＮ方向用カラムアドレスデコーダ１３４のデコード処理は、図７に示したロウアドレスのデコード処理と同様である。すなわち、ＤＯＷＮ方向用カラムアドレスデコーダ１３２は、カラムアドレスｎｃに対して、そのままカラムアドレスｎｃによって指定される表示データＲＡＭ１１０のカラムを選択する。これに対してＤＯＷＮ方向用カラムアドレスデコーダ１３４は、カラムアドレスｎｃに対して、カラムアドレス（ＭＡＸｃ−ｎｃ）によって指定される表示データＲＡＭ１１０のカラムを選択する。
【００７６】
デコーダセレクタ１３６は、カラムスキャンフラグによって示されるカラムアドレスのスキャン方向がＵＰ方向のとき、ＵＰ方向用カラムアドレスデコーダ１３２で指定された表示データＲＡＭ１１０のカラムを選択する。またデコーダセレクタ１３６は、カラムスキャンフラグによって示されるカラムアドレスのスキャン方向がＤＯＷＮ方向のとき、ＤＯＷＮ方向用カラムアドレスデコーダ１３４で指定された表示データＲＡＭ１１０のカラムを選択する。
【００７７】
このように、カラムアドレスデコーダ１３０は、カラムアドレスのスキャン方向がＤＯＷＮ方向の場合のデコーダを予め備えている。こうすることで、ホスト側で、カラムアドレスのスキャン方向をＤＯＷＮ方向と指定すべき場合であっても、カラムアドレス（ＭＡＸｃ−ｎｃ）を求めることなく、そのままカラムアドレスｎｃを指定するだけでよく、カラムアドレス算出処理を削減することができる。
【００７８】
図９に、表示アドレスデコーダ１４０の構成の概要を示す。表示アドレスデコーダ１４０は、ＵＰ方向用表示アドレスデコーダ（第１の表示アドレスデコーダ）１４２と、ＤＯＷＮ方向用表示アドレスデコーダ（第２の表示アドレスデコーダ）１４４と、デコーダセレクタ１４６とを含む。
【００７９】
ＵＰ方向用表示アドレスデコーダ１４２は、表示アドレスのＵＰ方向をスキャン方向とする場合のデコード処理を行う。ＤＯＷＮ方向用表示アドレスデコーダ１４４は、表示アドレスのＤＯＷＮ方向をスキャン方向とする場合のデコード処理を行う。
【００８０】
ＵＰ方向用表示アドレスデコーダ１４２とＤＯＷＮ方向用表示アドレスデコーダ１４４のデコード処理は、図７に示したロウアドレスのデコード処理と同様である。すなわち、例えば１ロウ単位で表示データを読み出す場合、ＤＯＷＮ方向用表示アドレスデコーダ１４２は、表示アドレスｎｄに対して、そのまま表示アドレスｎｄによって指定される表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。これに対してＤＯＷＮ方向用表示アドレスデコーダ１４４は、表示アドレスｎｄに対して、表示アドレス（ＭＡＸｒ−ｎｄ）によって指定される表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。
【００８１】
デコーダセレクタ１４６は、表示スキャンフラグによって示される表示アドレスのスキャン方向がＵＰ方向のとき、ＵＰ方向用表示アドレスデコーダ１４２で指定された表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。またデコーダセレクタ１４６は、表示スキャンフラグによって示される表示アドレスのスキャン方向がＤＯＷＮ方向のとき、ＤＯＷＮ方向用表示アドレスデコーダ１４４で指定された表示データＲＡＭ１１０の１ラインを選択して、当該ラインの表示データを読み出す。
【００８２】
このように、表示アドレスデコーダ１４０は、表示アドレスのスキャン方向がＤＯＷＮ方向の場合のデコーダを予め備えている。こうすることで、ホスト側で、表示アドレスのスキャン方向をＤＯＷＮ方向と指定すべき場合であっても、表示アドレス（ＭＡＸｒ−ｎｄ）を求めることなく、そのまま表示アドレスｎｄを指定するだけでよく、表示アドレス算出処理を削減することができる。
【００８３】
表示アドレスのスキャン方向は、表示パネル２２に画像を表示するための垂直走査のスキャン方向に応じて決められる。表示パネル２２の垂直走査方向は、ＣＯＭスキャンフラグ（垂直スキャンフラグ）により、順方向と逆方向を指定することができる。垂直走査方向が順方向であるということは、図４に示すように、表示パネル２２上で定義される座標系におけるＹ方向（ロウアドレスのＵＰ方向）をいう。垂直走査方向が逆方向であるということは、表示パネル２２上で定義される座標系におけるＹ方向とは反対の方向（ロウアドレスのＤＯＷＮ方向）をいう。
【００８４】
垂直走査方向に応じて、表示パネル２２に表示される画像の向きが上下反転して表示される。したがって、上述のように垂直走査方向に応じて表示アドレスのスキャン方向を決めることが望ましい。
【００８５】
図１０（Ａ）〜（Ｄ）に、下実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向について説明するための図を示す。
【００８６】
図１０（Ａ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下そのまま表示（通常表示）する場合（上下非反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００８７】
図１０（Ｂ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００８８】
図１０（Ｃ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下そのまま表示する場合（上下非反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００８９】
図１０（Ｄ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００９０】
これまでは、表示パネル２２に対して表示ドライバ１００が下実装された状態について説明したが、上実装された状態についても同様である。
【００９１】
図１１に、表示パネル２２に対して表示ドライバ１００が上実装されている状態を示す。
【００９２】
図４に示すように表示パネル２２に対して表示ドライバ１００が下実装されている状態と比べると、表示パネル２２上で定義される座標系は同様であるが、ＸドライバＩＣ２４の表示データＲＡＭ１１０のＲＡＭセルを特定するための座標系の向きが異なる。
【００９３】
ホストは、表示パネル２２の座標系で正常に画像が表示されるようにロウアドレス及びカラムアドレスを指定して、ＸドライバＩＣ２４の表示データＲＡＭ１１０に表示データを書き込む。より具体的には、ホストは、ロウアドレスのスキャン方向をＤＯＷＮ方向に指定してロウアドレスを供給し、カラムアドレスのスキャン方向をＤＯＷＮ方向に指定してカラムアドレスを供給する。
【００９４】
図１２（Ａ）〜（Ｄ）に、上実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向について説明するための図を示す。
【００９５】
図１２（Ａ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下そのまま表示する場合（上下非反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００９６】
図１２（Ｂ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が順方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００９７】
図１２（Ｃ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下そのまま表示する場合（上下非反転表示）、表示アドレスのスキャン方向がＵＰ方向となるように表示スキャンフラグを生成する。
【００９８】
図１２（Ｄ）に示すように、ＣＯＭスキャンフラグにより垂直走査方向が逆方向であると指定されたときに画像を上下を反転して表示する場合（上下反転表示）、表示アドレスのスキャン方向がＤＯＷＮ方向となるように表示スキャンフラグを生成する。
【００９９】
図１３に、表示ドライバ１００において、実装状態に応じて決められる各種スキャン方向を示す。
【０１００】
図１４に、このような表示ドライバ１００の実装状態に応じて図１３に示すスキャン方向を指定する各種スキャンフラグを生成するスキャンフラグ生成回路の構成例を示す。
【０１０１】
図１４に示すスキャンフラグ生成回路３００は、図３に示す実装状態設定レジスタ１６０、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０及び表示スキャンフラグ生成回路１９０の各部の機能を有する。
【０１０２】
スキャンフラグ生成回路３００は、実装状態設定レジスタ１６０、下実装用フラグレジスタ３１０、上実装用フラグレジスタ３２０を含む。更にスキャンフラグ生成回路３００は、セレクタ３３０、３３２、３３４を含む。
【０１０３】
下実装用フラグレジスタ３１０には、表示ドライバ１００が下実装時に上述したスキャン方向となるように、下実装用ロウスキャンフラグＲＦｄ、下実装用カラムスキャンフラグＣＦｄ、下実装用表示スキャンフラグＤＦｄが設定される。
【０１０４】
上実装用フラグレジスタ３２０には、上述したスキャン方向となるように上実装用ロウスキャンフラグＲＦｕ、上実装用カラムスキャンフラグＣＦｕ、上実装用表示スキャンフラグＤＦｕが設定される。
【０１０５】
セレクタ３３０、３３２、３３４は、実装状態設定レジスタ１６０に設定された実装状態設定データ２より示される実装状態に応じて、下実装用フラグレジスタ３１０又は上実装用フラグレジスタ３２０の設定内容を各スキャンフラグとして出力する。
【０１０６】
図１４では、ＣＯＭスキャンフラグにかかわらず表示スキャンフラグを生成していたが、以下に示すスキャンフラグ生成回路３５０では、ＣＯＭスキャンフラグにより指定される垂直走査方向に応じて表示スキャンフラグを生成することができる。
【０１０７】
図１５に、スキャンフラグ生成回路の他の構成例を示す。図１５に示すスキャンフラグ生成回路３５０において、実装状態設定レジスタ１６０には、下実装を示す「１」又は上実装を示す「０」の実装状態設定データが設定されるものとする。
【０１０８】
ＣＯＭスキャンフラグは、ＣＯＭスキャンフラグ設定レジスタ３６０に設定される。垂直走査方向が順方向のときＣＯＭスキャンフラグが「１」に、垂直走査方向が逆方向のときＣＯＭスキャンフラグが「０」に設定されるものとする。
【０１０９】
実装状態設定データは、Ｄ−フリップフロップ（ＤＦＦ）３５２、３５４、３５６のＤ端子に入力される。ＤＦＦ３５２、３５４、３５６は、それぞれＣ端子への入力信号ＣＬＫのエッジでＤ端子への入力信号を保持し、Ｑ端子から保持した信号に対応した論理レベルを出力する。またＤＦＦ３５２、３５４、３５６は、それぞれＲ端子への入力信号ＸＲＥＳが「Ｌ」レベルのとき初期化される。
【０１１０】
ロウスキャンフラグは、ＤＦＦ３５２のＱ端子から出力される。カラムスキャンフラグは、ＤＦＦ３５４のＱ端子から出力される。
【０１１１】
表示スキャンフラグは、実装状態設定データと、ＣＯＭスキャンフラグ（表示部の垂直走査方向を示す垂直スキャンフラグ）とを用いて生成される。より具体的には、ＤＦＦ３５６に保持された信号は、上下非反転表示をするか上下反転表示をするかを示す表示制御信号ＤＩＳＰに応じて選択出力される。この選択出力された信号と、ＣＯＭスキャンフラグとの排他的論理和否定の結果（広義には排他的論理和演算結果）が表示スキャンフラグとして出力される。
【０１１２】
図１６（Ａ）、（Ｂ）に、下実装時及び上実装時における表示データの書き込みタイミングの一例を示す。
【０１１３】
図１６（Ａ）は、下実装時における表示データの書き込みタイミングを示している。下実装時における表示データの書き込みは、図４及び図１３に示すようにロウアドレスのスキャン方向がＵＰ方向で、カラムアドレスのスキャン方向がＵＰ方向である。したがって、ロウアドレス及びカラムアドレスが順次供給されている場合、各ロウアドレスに対応したロウと、各カラムアドレスに対応したカラムとが順次指定される。
【０１１４】
図１６（Ｂ）は、上実装時における表示データの書き込みタイミングを示している。上実装時における表示データの書き込みは、図１１及び図１３に示すようにロウアドレスのスキャン方向がＤＯＷＮ方向で、カラムアドレスのスキャン方向がＤＯＷＮ方向である。したがって、ロウアドレス及びカラムアドレスが順次供給されている場合、各ロウアドレスに対応してＤＯＷＮ方向用にデコードされたロウと、各カラムアドレスに対応したＤＯＷＮ方向用にデコードされたカラムとが順次指定される。
【０１１５】
なお読み出しタイミングについても同様に、表示アドレスに対してデコードされた１ラインを読み出すため、図示を省略する。
【０１１６】
続いて、本実施形態における表示ドライバ１００が適用されたＸドライバＩＣ２４の詳細な構成について説明する。
【０１１７】
図１７に、ＸドライバＩＣ２４の詳細な構成例を示す。ＸドライバＩＣ２４の入出力回路として、ＭＰＵインターフェース５００と入出力バッファ５０２とが設けられている。ＭＰＵインターフェース５００には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。入出力バッファ５０２には、例えば８ビットのコマンドまたは表示データＤ０〜Ｄ７が入力される。ＸドライバＩＣ２４には、ＭＰＵインターフェース５００及び入出力バッファ５０２に接続されたバスライン５１０が設けられている。
【０１１８】
バスライン５１０にはバスホールダ５１２とコマンドデコーダ５１４とが接続されている。なお、入出力バッファ５０２にはステータス設定回路５１６が接続され、ＸドライバＩＣ２４の動作状態がＭＰＵ１０に出力されるようになっている。バスライン５１０は、表示データＲＡＭ２８のＩ／Ｏバッファ５６２に接続され、表示データＲＡＭ２８に対して読み出し、書き込みされる表示データが伝送される。
【０１１９】
ＸドライバＩＣ２４には、上述した表示データＲＡＭ２８、Ｉ／Ｏバッファ５６２の他に、ＭＰＵ系制御回路５３０、ロウアドレスデコーダ５４０、カラムアドレスデコーダ５５０、ドライバ系制御回路５７０、ＰＷＭデコーダ回路５８０及び液晶駆動回路５９０などが設けられている。
【０１２０】
ＭＰＵ系制御回路５３０は、コマンドデコーダ５１４を介して入力されるＭＰＵ１０の表示コマンドに基づいて、表示データＲＡＭ２８に対する読み出し、書き込み動作を制御する。このＭＰＵ系制御回路５３０により制御されるロウアドレスデコーダ５４０及びカラムアドレスデコーダ５５０が設けられている。ロウアドレスデコーダ５４０は、図３に示す表示ドライバ１００のロウアドレスデコーダ１２０と同様の機能を有する。カラムアドレスデコーダ５５０は、図３に示す表示ドライバ１００のカラムアドレスデコーダ１３０と同様の機能を有する。
【０１２１】
またＸドライバＩＣ２４は、ドライバ系制御回路５７０により制御され表示アドレスをデコードして１ライン毎に読み出しラインを指定する表示アドレスデコーダ５５６を含んでいる。表示アドレスデコーダ５５６は、図３に示す表示ドライバ１００の表示アドレスデコーダ１４０と同様の機能を有する。
【０１２２】
ドライバ系制御回路５７０は、Ｘドライバ系制御回路５７２及びＹドライバ系制御回路５７４を含む。このドライバ系制御回路５７０は、発振回路５７６からの発振出力に基づいて階調制御パルスＧＣＰ、極性反転信号ＦＲ、ラッチパルスＬＰなどを発生し、表示アドレスデコーダ５５６、ＰＷＭデコーダ回路５８０、電源制御回路５７８及びＹドライバＩＣ２６を制御する。
【０１２３】
ＰＷＭデコーダ回路５８０は、表示アドレスデコーダ５５６により指定された表示データＲＡＭ２８の読み出しラインの表示データをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。液晶駆動回路５９０は、ＰＷＭデコーダ回路５８０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す表示パネル２２のセグメント電極ＳＥＧに供給する。
【０１２４】
ここで図１７におけるＭＰＵ系制御回路５３０は、図３における実装状態設定レジスタ１６０、ロウスキャンフラグ生成回路１７０、カラムスキャンフラグ生成回路１８０、表示スキャンフラグ生成回路１９０を含む。また図１５におけるＣＯＭスキャンフラグ設定レジスタ３６０は、ＭＰＵ系制御回路５３０又はＹドライバ系制御回路５７４に含ませることができる。更に液晶駆動回路５９０は、図３における駆動回路１５０に相当する。
【０１２５】
図１８に、表示データＲＡＭ２８及びその周辺回路の概略回路図を示す。図１８において、第１及び第２行目のＲＡＭセルＣ１０、Ｃ１１、・・・、Ｃ２０、Ｃ２１、・・・が示されている。
【０１２６】
この場合、ＲＡＭセルＣ１０、Ｃ１１は、隣り合うカラムアドレスにより指定される。同様にＲＡＭセルＣ２０、Ｃ２１は、隣り合うカラムアドレスにより指定される。またＲＡＭセルＣ１０、Ｃ２０は、隣り合うロウアドレスにより指定される。同様にＲＡＭセルＣ１１、Ｃ２１は、隣り合うロウアドレスにより指定される。このような各ＲＡＭセルには、第１及び第２のワード線Ｗ１、Ｗ２と、ビット線対Ｂ１、／Ｂ１とが接続されている。
【０１２７】
ロウアドレスデコーダ５４０は、第１のワード線Ｗ１をアクティブにする信号を出力する。カラムアドレスデコーダ５５０は、ビット線対Ｂ１、／Ｂ１に接続されたカラムスイッチＳＷ１をオン、オフさせる信号を出力する。表示アドレスデコーダ５５６は、第２のワード線Ｗ２をアクティブにする信号を出力する。
【０１２８】
ロウアドレスデコーダ５４０及びカラムアドレスデコーダ５５０は、表示データを書き込むときと、表示データを読み出すときに、ロウアドレス及びカラムアドレスを指定する。このアドレス指定によりバスライン５１０、カラムスイッチＳＷ１を介して、表示データＲＡＭ２８に対して表示データの読み出し又は書き込みが行われる。
【０１２９】
表示アドレスデコーダ５５６は、第２のワード線Ｗ２を順次１本ずつアクティブにすることで、１ライン上の全ＲＡＭセルのデータを表示データ出力線ＯＵＴに読み出すものである。この読み出しデータが図１７に示すＰＷＭデコーダ回路５８０に供給されて液晶駆動に供される。
【０１３０】
図１９に、ＲＡＭセルＣ１０の回路図を示す。ＲＡＭセルＣ１０は、他のＲＡＭセルと同一の構成を有する。このＲＡＭセルＣ１０は、２つのＣＭＯＳインバータ６０１、６０２にて構成されるメモリ素子６００を有する。２つのＣＭＯＳインバータ６０１、６０２は、その入出力同士を互いに接続する第１及び第２の配線６０４、６０６を有する。第１の配線６０４とビット線Ｂ１との間には第１のＮ型ＭＯＳトランジスタ６１０が接続される。第１のＮ型ＭＯＳトランジスタ６１０のゲートは第１のワード線Ｗ１に接続されている。同様に、第２の配線６０６とビット線／Ｂ１との間には第２のＮ型ＭＯＳトランジスタ６１２が接続される。第２のＮ型ＭＯＳトランジスタ６１２のゲートは第１のワード線Ｗ１に接続されている。
【０１３１】
このようなＲＡＭセルにおいて、ロウアドレスデコーダ５４０からのアクティブ信号により第１のワード線Ｗ１が「Ｈ」（第１のワード線Ｗ１の電圧に対応する論理レベルが「Ｈ」）になると、第１及び第２のＮ型ＭＯＳトランジスタ６１０、６１２がオンになる。これにより、ＲＡＭセルＣ１０は一対のビット線Ｂ１、／Ｂ１と接続される。このとき、カラムアドレスデコーダ５５０からのアクティブ信号によりカラムスイッチＳＷ１がオンしていると、ＲＡＭセルＣ１０に対するデータの読み出し、又は書き込みが可能となる。
【０１３２】
また、電源供給線ＶＤＤと表示データ出力線ＯＵＴとの間には第１及び第２のＰ型ＭＯＳトランジスタ６２０、６２２が接続されている。第１のＰ型ＭＯＳトランジスタ６２０のゲートは第２の配線６０６に接続される。第２のＰ型ＭＯＳトランジスタ６２２のゲートは第２のワード線Ｗ２に接続されている。
【０１３３】
ＲＡＭセルＣ１０のデータを表示データ出力線ＯＵＴに読み出す前に、この表示データ出力線ＯＵＴは「Ｌ」（表示データ出力線ＯＵＴの電圧に対応する論理レベルが「Ｌ」）にプリチャージされている。このプリチャージ動作後に第２のワード線Ｗ２を「Ｌ」として第２のＰ型ＭＯＳトランジスタ６２２をオンさせた状態で、表示データ出力線ＯＵＴのデータがＰＷＭデコーダ回路５８０にてラッチされる。このとき、第２の配線６０６の論理レベルが「Ｈ」（第１の配線６０４の論理レベルが「Ｌ」）であれば表示データ出力線ＯＵＴは「Ｌ」のままである。一方、第２の配線６０６の論理レベルが「Ｌ」（第１の配線６０４の論理レベルが「Ｈ」）であれば表示データ出力線ＯＵＴは「Ｈ」となる。このようにして、表示データＲＡＭ２８からの表示データの読み出しを１ライン単位で一斉に行うことができる。
【０１３４】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１３５】
例えば実装状態設定レジスタ１６０に、下実装か上実装かに加えて、又は下実装か上実装かに代えて、表示ドライバ１００の能動面が表示パネル２２の表示面と同じ向きに実装されるか、表示ドライバ１００の非能動面が表示パネル２２の表示面と同じ向きに実装されるかを示す実装状態設定データを設定するようにしてもよい。
【０１３６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】 本実施形態における表示ドライバが適用される電気光学装置を含む電子機器の概略ブロック図。
【図２】 図１に示すＭＰＵ及び表示ユニットを携帯電話機に搭載した例を示すブロック図。
【図３】 本実施形態における表示ドライバの構成の概要のブロック図。
【図４】 表示パネル上で定義される座標系と、表示データＲＡＭのロウアドレス及びカラムアドレスとにより定義される座標系との説明図。
【図５】 ロウアドレス及びカラムアドレスのスキャン方向の説明図。
【図６】 ロウアドレスデコーダの構成の概要を示すブロック図。
【図７】 ＵＰ方向用ロウアドレスデコーダとＤＯＷＮ方向用ロウアドレスデコーダの動作の模式図。
【図８】 カラムアドレスデコーダの構成の概要を示すブロック図。
【図９】 表示アドレスデコーダの構成の概要を示すブロック図。
【図１０】 図１０（Ａ）〜（Ｄ）は、下実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向についての説明図。
【図１１】 表示パネルに対して表示ドライバが上実装されている状態を示す説明図。
【図１２】 図１２（Ａ）〜（Ｄ）は、下実装時において、垂直走査方向に応じて決められる表示アドレスのスキャン方向についての説明図。
【図１３】 表示ドライバにおいて、実装状態に応じて決められる各種スキャン方向を示す説明図。
【図１４】 表示ドライバの実装状態に応じて各種スキャンフラグを生成するスキャンフラグ生成回路の構成例のブロック図。
【図１５】 スキャンフラグ生成回路の他の構成例の回路ブロック図。
【図１６】 図１６（Ａ）、（Ｂ）は、下実装時及び上実装時における表示データの書き込みタイミングの一例のタイミング図。
【図１７】 ＸドライバＩＣの詳細な構成例のブロック図。
【図１８】 表示データＲＡＭ及びその周辺回路の概略回路図。
【図１９】 ＲＡＭセルの回路図。
【符号の説明】
１０ ＭＰＵ（表示データ生成回路）、 １２ ＣＰＵ、 １４ ワークメモリ、 ２０ 表示ユニット、 ２２ 表示パネル、 ２４ ＸドライバＩＣ（表示ドライバ）、 ２６ ＹドライバＩＣ、 ２８、１１０ 表示データＲＡＭ、 ３０ 携帯電話機、 ３２ アンテナ、 ３４ 変復調回路、 ３６ 操作入力部、 １００ 表示ドライバ、 １２０ ロウアドレスデコーダ、 １２２ ＵＰ方向用ロウアドレスデコーダ、 １２４ ＤＯＷＮ方向用ロウアドレスデコーダ、 １２６、１３６、１４６ デコーダセレクタ、 １３０ カラムアドレスデコーダ、 １３２ ＵＰ方向用カラムアドレスデコーダ、 １３４ ＤＯＷＮ方向用カラムアドレスデコーダ、 １４０ 表示アドレスデコーダ、 １４２ ＵＰ方向用表示アドレスデコーダ、 １４４ ＤＯＷＮ方向用表示アドレスデコーダ、 １５０ 駆動回路、 １６０ 実装状態設定レジスタ、 １７０ ロウスキャンフラグ生成回路、 １８０ カラムスキャンフラグ生成回路、 １９０表示スキャンフラグ生成回路
Claims (9)
- 表示データに基づいて表示部を駆動する表示ドライバであって、
表示ドライバの実装状態を示す実装状態設定データが設定される実装状態設定レジスタと、
表示データを記憶するためのＲＡＭと、
前記実装状態設定データに基づいて、前記ＲＡＭに表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路と、
前記ロウスキャンフラグにより指定されたスキャン方向に対応して前記ロウアドレスをデコードして前記ＲＡＭのロウを指定するロウアドレスデコーダと、
前記ＲＡＭに表示データを書き込むためのカラムアドレスをデコードして前記ＲＡＭのカラムを指定するカラムアドレスデコーダと、
前記ＲＡＭから表示データを読み出すための表示アドレスをデコードする表示アドレスデコーダと、
前記表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから読み出された表示データに基づき、前記表示部を駆動する駆動回路とを含み、
前記ロウアドレス及び前記カラムアドレスにより特定されるＲＡＭの記憶領域に前記表示データを書き込み、
前記ロウアドレスデコーダは、
ロウアドレスの第１のスキャン方向用に前記ロウアドレスをデコードして前記ＲＡＭのロウを指定する第１のロウアドレスデコーダと、
ロウアドレスの第２のスキャン方向用に前記ロウアドレスをデコードして前記ＲＡＭのロウを指定する第２のロウアドレスデコーダとを含み、
前記ロウスキャンフラグに基づいて、前記第１又は第２のロウアドレスデコーダにより前記ＲＡＭのロウを指定することを特徴とする表示ドライバ。 - 請求項１において、
前記実装状態設定データに基づいて、前記カラムアドレスのスキャン方向を示すカラムスキャンフラグを生成するカラムスキャンフラグ生成回路を含み、
前記カラムアドレスデコーダは、
前記カラムスキャンフラグにより指定されたスキャン方向に対応して前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定することを特徴とする表示ドライバ。 - 表示データに基づいて表示部を駆動する表示ドライバであって、
表示ドライバの実装状態を示す実装状態設定データが設定される実装状態設定レジスタと、
表示データを記憶するためのＲＡＭと、
前記実装状態設定データに基づいて、前記ＲＡＭに表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路と、
前記ロウスキャンフラグにより指定されたスキャン方向に対応して前記ロウアドレスをデコードして前記ＲＡＭのロウを指定するロウアドレスデコーダと、
前記ＲＡＭに表示データを書き込むためのカラムアドレスをデコードして前記ＲＡＭのカラムを指定するカラムアドレスデコーダと、
前記実装状態設定データに基づいて、前記カラムアドレスのスキャン方向を示すカラムスキャンフラグを生成するカラムスキャンフラグ生成回路と、
前記ＲＡＭから表示データを読み出すための表示アドレスをデコードする表示アドレスデコーダと、
前記表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから読み出された表示データに基づき、前記表示部を駆動する駆動回路とを含み、
前記ロウアドレス及び前記カラムアドレスにより特定されるＲＡＭの記憶領域に前記表示データを書き込み、
前記カラムアドレスデコーダは、
カラムアドレスの第１のスキャン方向用に前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定する第１のカラムアドレスデコーダと、
カラムアドレスの第２のスキャン方向用に前記カラムアドレスをデコードして前記ＲＡＭのカラムを指定する第２のカラムアドレスデコーダとを含み、
前記カラムスキャンフラグに基づいて、前記第１又は第２のカラムアドレスデコーダにより前記ＲＡＭのカラムを指定することを特徴とする表示ドライバ。 - 請求項１乃至３のいずれかにおいて、
前記実装状態設定データに基づいて、前記表示アドレスのスキャン方向を示す表示スキャンフラグを生成する表示スキャンフラグ生成回路を含み、
前記表示アドレスデコーダは、
前記表示スキャンフラグにより指定されたスキャン方向に対応して前記表示アドレスをデコードして前記ＲＡＭから表示データを読み出すことを特徴とする表示ドライバ。 - 表示データに基づいて表示部を駆動する表示ドライバであって、
表示ドライバの実装状態を示す実装状態設定データが設定される実装状態設定レジスタと、
表示データを記憶するためのＲＡＭと、
前記実装状態設定データに基づいて、前記ＲＡＭに表示データを書き込むためのロウアドレスのスキャン方向を示すロウスキャンフラグを生成するロウスキャンフラグ生成回路と、
前記ロウスキャンフラグにより指定されたスキャン方向に対応して前記ロウアドレスをデコードして前記ＲＡＭのロウを指定するロウアドレスデコーダと、
前記ＲＡＭに表示データを書き込むためのカラムアドレスをデコードして前記ＲＡＭのカラムを指定するカラムアドレスデコーダと、
前記ＲＡＭから表示データを読み出すための表示アドレスをデコードする表示アドレスデコーダと、
前記実装状態設定データに基づいて、前記表示アドレスのスキャン方向を示す表示スキャンフラグを生成する表示スキャンフラグ生成回路と、
前記表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから読み出された表示データに基づき、前記表示部を駆動する駆動回路とを含み、
前記ロウアドレス及び前記カラムアドレスにより特定されるＲＡＭの記憶領域に前記表示データを書き込み、
前記表示アドレスデコーダは、
表示アドレスの第１のスキャン方向用に前記表示アドレスをデコードする第１の表示アドレスデコーダと、
表示アドレスの第２のスキャン方向用に前記表示アドレスをデコードする第２の表示アドレスデコーダとを含み、
前記表示スキャンフラグに基づいて、前記第１又は第２の表示アドレスデコーダのデコード結果に応じて前記ＲＡＭから表示データを読み出すことを特徴とする表示ドライバ。 - 請求項５において、
前記表示スキャンフラグは、
前記実装状態設定データと、前記表示部の垂直走査方向を示す垂直スキャンフラグとを用いて生成されることを特徴とする表示ドライバ。 - 互いに交差する第１及び第２の電極と、
前記第１及び第２の電極により特定される画素と、
前記第１の電極を駆動する走査ドライバと、
前記第２の電極を駆動する請求項１乃至６のいずれか記載の表示ドライバとを含むことを特徴とする電気光学装置。 - 互いに交差する第１及び第２の電極と、前記第１及び第２の電極により特定される画素とを含む表示パネルと、
前記第１の電極を駆動する走査ドライバと、
前記第２の電極を駆動する請求項１乃至６のいずれか記載の表示ドライバとを含むことを特徴とする電気光学装置。 - 請求項７又は８記載の電気光学装置と、
前記電気光学装置に供給される表示データを生成する表示データ生成回路とを含むことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049027A JP3800188B2 (ja) | 2003-02-26 | 2003-02-26 | 表示ドライバ、電気光学装置及び電子機器 |
| US10/787,838 US7154490B2 (en) | 2003-02-26 | 2004-02-26 | Display driver, electro-optical device, and electronic appliance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049027A JP3800188B2 (ja) | 2003-02-26 | 2003-02-26 | 表示ドライバ、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004258318A JP2004258318A (ja) | 2004-09-16 |
| JP3800188B2 true JP3800188B2 (ja) | 2006-07-26 |
Family
ID=33114832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049027A Expired - Fee Related JP3800188B2 (ja) | 2003-02-26 | 2003-02-26 | 表示ドライバ、電気光学装置及び電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7154490B2 (ja) |
| JP (1) | JP3800188B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4405174B2 (ja) * | 2003-05-01 | 2010-01-27 | パナソニック株式会社 | 画像表示制御方法および画像表示装置 |
| US8549513B2 (en) | 2005-06-29 | 2013-10-01 | Microsoft Corporation | Model-based virtual system provisioning |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000003381A1 (fr) * | 1998-07-09 | 2000-01-20 | Seiko Epson Corporation | Circuit d'attaque et dispositif a cristal liquide |
| JP3954255B2 (ja) | 1999-11-17 | 2007-08-08 | ローム株式会社 | 表示ドライバｉｃ |
| JP2001350620A (ja) | 2000-06-07 | 2001-12-21 | New Japan Radio Co Ltd | 表示制御装置 |
| JP3525926B2 (ja) | 2001-02-07 | 2004-05-10 | セイコーエプソン株式会社 | 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法 |
-
2003
- 2003-02-26 JP JP2003049027A patent/JP3800188B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-26 US US10/787,838 patent/US7154490B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7154490B2 (en) | 2006-12-26 |
| US20040212608A1 (en) | 2004-10-28 |
| JP2004258318A (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3659139B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| KR100699067B1 (ko) | 표시메모리회로를 구비한 표시컨트롤러 | |
| US20040239606A1 (en) | Display driver, electro optic device, electronic apparatus, and display driving method | |
| JP3578141B2 (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
| JP5177957B2 (ja) | 表示装置、およびそれを用いた電子機器 | |
| KR100462133B1 (ko) | 표시 장치 | |
| JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
| JP4373154B2 (ja) | メモリ回路およびそのメモリ回路を有する表示装置、電子機器 | |
| TW200405992A (en) | Liquid crystal display device and driving method of the same | |
| US11158277B2 (en) | Display device | |
| US6943782B2 (en) | Display control method, display controller, display unit and electronic device | |
| KR100771315B1 (ko) | 전기 광학 장치 및 전자기기 | |
| US9542721B2 (en) | Display control device and data processing system | |
| JP2010127829A (ja) | 集積回路装置及び電子機器 | |
| US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
| JP3800188B2 (ja) | 表示ドライバ、電気光学装置及び電子機器 | |
| US8339351B2 (en) | Display device | |
| JP6524749B2 (ja) | 記憶装置、表示ドライバー、電気光学装置及び電子機器 | |
| US20070008265A1 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| JP4167952B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
| JP2002140051A5 (ja) | ||
| JPH07175444A (ja) | 液晶ディスプレイ表示システム | |
| JP4016930B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
| JP3988708B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
| JP2000276110A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |