JP3798716B2 - Semiconductor circuit device and manufacturing method thereof - Google Patents
Semiconductor circuit device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3798716B2 JP3798716B2 JP2002074534A JP2002074534A JP3798716B2 JP 3798716 B2 JP3798716 B2 JP 3798716B2 JP 2002074534 A JP2002074534 A JP 2002074534A JP 2002074534 A JP2002074534 A JP 2002074534A JP 3798716 B2 JP3798716 B2 JP 3798716B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- communication coil
- circuit device
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体回路装置及びその製造方法に関するものである。
【0002】
【従来の技術】
半導体チップの動作確認等の検査は、接触式機能確認と、非接触式機能確認とがあり、以下のように行われていた。図11、図12に、接触式の検査方法を示す。図11はダイシング工程前の半導体ウエハ上の半導体チップを示している。図12は接触式検査装置を用いた検査方法を示している。図11に示すように、半導体ウエハ3上には多数の半導体チップ1a、1b、1c、1dが設けられている。それぞれの半導体チップ1a、1b、1c、1dの間にダイシング工程で切り分けられるスクライブライン2が設けられている。さらに検査を行うために各々の半導体チップ1上に接続端子6もしくはスクライブライン2上にテスト用端子7が設けられている。
【0003】
接触式検査装置では、図12に示すように接続端子6又はテスト用端子7に対して直接ピン4を接触させて検査を行う。そのため各々の半導体チップ1の対して精度良く検査を行うことができる。しかしハンドリングが難しく、ハンドリングの途中で誤って半導体チップ1を傷つけるという問題があった。また、ピン4を接続端子6上又はテスト用端子7上に接触させる際の圧力調整も難しかった。
【0004】
次に図13、図14に非接触方式の検査方法を示す。図13に示すように半導体チップ1上に通信コイル5が設けられている。そしてこの通信コイル5と接続端子6が配線8により接続されている。この通信コイル5を利用することにより、外部と無線により信号の入出力が可能となる。これにより非接触で半導体チップ1を検査することができる。そのため半導体チップ1を傷つける恐れがなくなる。
【0005】
図14に非接触式検査装置を用いた検査方法を示す。まずヘッド9を用いて、半導体ウエハ3上に搭載されている、検査を行う半導体チップ1aに対して検査信号を無線により送信する。その検査信号に対する半導体チップ1aからの出力信号を受信することによって、半導体チップ1aの機能を検査する。この半導体ウエハ3又はヘッド9を移動させることにより半導体ウエハ3上全ての半導体チップ1の検査が可能となる。
【0006】
しかし半導体チップ1a、1bの間隔は通常110μm程度と非常に狭い。それに対して半導体チップの通信距離は通常1.5mm以上である。そのため、一つの半導体チップ1aに対してヘッド9から検査信号を送信すると、例えばそれと隣接する半導体チップ1bまでも、その検査信号を受信してしまうことになる。従って、ヘッド9に対しては、半導体チップ1a及びそれと隣接する半導体チップ1bも出力信号を送信することになる。それ故、ヘッド9は、検査をしようとする半導体チップ1aの信号のみを受信することができず、検査に支障を来たす。即ち、個々の半導体チップに対する機能確認を精度良く行うことができないという問題点があった。
【0007】
【発明が解決しようとする課題】
このように、従来の半導体装置では、検査工程で半導体チップを傷つけるといった問題や、検査を精度良く行うことができないという問題点が生じていた。
【0008】
本発明は、このような問題点を解決するためになされたもので、半導体チップを傷つけずに、精度よく検査することができる半導体回路装置及びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明にかかる半導体回路装置は、
複数の半導体チップに切り出される前の半導体ウエハ状態において、
この半導体ウエハ(例えば、本実施の形態における半導体ウエハ3)上に前記半導体チップ(例えば、本実施の形態における半導体チップ1)と半導体チップ検査にのみ用いられ、前記複数の半導体チップに切り出された後に機能を停止する通信コイル(例えば、本実施の形態における通信コイル5)を備えた半導体回路装置である。このような構成により検査工程で半導体チップを傷つけることなく、精度良く検査を行うことができる。
【0010】
上述の通信コイルは半導体チップ以外の領域に設けられていることが望ましい。これにより、半導体チップを傷つけることなく、精度良く検査を行うことができる。
【0011】
上述の通信コイルはスクライブライン上に設けられていてもよい。これにより半導体チップを傷つけることなく、精度良く検査を行うことがでる。
【0012】
上述の通信コイルと半導体チップを接続する配線の一部はスクライブライン上に設けられていることが望ましい。これにより半導体チップを傷つけることなく、精度良く検査を行うことがでる。
【0013】
上述の通信コイルの通信距離は隣接するチップを検査するときに影響与えない距離であることが望ましい。これにより精度良く検査を行うことができる
【0014】
上述の半導体回路装置をスクライブラインで切り分けることにより半導体チップを得ることができる。
【0015】
本発明にかかる半導体回路装置の製造方法は、
半導体ウエハ上に半導体チップと半導体チップの検査にのみ用いられる通信コイルを形成するステップと、
前記通信コイルを介して前記半導体チップの検査を行うステップと、
前記ウエハをダイシングして前記半導体チップを切り出すとともに、前記通信コイルの機能を停止させるステップを備えた半導体回路装置の製造方法である。この製造方法により、半導体チップを傷つけることなく、精度良く検査を行うことができる半導体回路装置を製造することができる。
【0016】
上述の通信コイルの機能を停止させるステップは当該通信コイルの全部又は一部を除去するステップを有していてもよい。こうすることにより、半導体チップを傷つけることなく、精度良く検査を行うことがでる。
【0017】
上述の通信コイルの機能を停止させるステップは当該通信コイルと半導体チップを接続する配線の一部を切断するステップを有していてもよい。こうすることにより、半導体チップを傷つけることなく、精度良く検査を行うことがでる。
【0018】
上述の製造方法によると、半導体チップを傷つけることなく、精度よく検査を行うことのできる半導体回路装置を製造することができる。
【0019】
【発明の実施の形態】
発明の実施の形態1.
【0020】
本実施の形態1にかかる半導体回路装置を有する半導体チップが切り分けられる前の半導体ウエハ上での構成を図1、図2に示す。図1は半導体ウエハ3の平面図である。半導体ウエハ3上に半導体チップ1が多数配列されている。図2は図1に示された半導体ウエハ3上の半導体1チップが設けられている丸枠の部分の拡大図である。ここでアルファベットのついた1a、1bの符号は各々の半導体チップ1を示すものとする。図2では半導体チップ1a、1bの2つのみ図示したが、実際は半導体ウエハ3上に多数の半導体チップ1が配列されている。そしてこの各々の半導体チップ1の間(例えば半導体チップ1aと1bの間)にスクライブライン2が設けられている。このスクライブラインの幅は通常110μm程度である。そして半導体チップ1を製造する工程で検査にのみ用いられる通信コイル5、接続端子6及び配線8を形成した。本実施の形態では通信コイル5は半導体チップ上に設けられている。またこの通信コイル5は検査にのみ用いられるため、半導体チップ1の機能には影響しない。ここで通信コイル5は矩形スパイラル形状のコイルであり、半導体チップ1の接続端子の形成面側に絶縁性の表面保護膜を介して形成されている。また接続端子6も半導体チップ1上に設けられている。この接続端子6はダイシング工程後のリード・ボンディング工程で、リードフレーム等のリード端子と金属線により接続される。さらに配線8は通信コイル5と接続端子6が、電気的に接続するように設けられている。ここで通信コイル5には二本の配線8が接続されており、その内の一本の配線8はスクライブライン2上を経由して接続端子6に接続されている。すなわち配線8の一部はスクライブライン2上に設けられていることになる。
【0021】
次に本発明にかかる半導体回路装置を有する半導体チップの非接触方式での検査方法を図3に示す。9は半導体検査装置のヘッドである。このヘッド9が上述の通信コイル5に対し検査信号を無線により半導体チップ1aに出力する。それに対する半導体チップ1aからの出力信号を受信することにより半導体チップ1aの機能を検査する。そして、このヘッド9又は半導体ウエハ3を移動させることにより、半導体ウエハ3上の各々の半導体チップ1に対して検査を行う。これにより非接触方式で半導体チップ1の機能検査を行うことができ、半導体チップ1を傷つけるおそれがなくなる。そしてこの通信コイル5は検査にのみ用いられているため、半導体チップ1の機能には影響を与えない。従ってその通信距離を自由に選択することができる。そのため通信距離を隣接する半導体チップに影響を受けない距離とすることで、隣接する半導体チップを検査している時に誤って信号を出力することがなくなり、精度よく検査することができる。
【0022】
検査工程後のダイシング工程では、このスクライブライン2に沿って半導体ウエハ3をダイヤモンドカッターで切断し、半導体チップ毎に細断化し、トレイ詰めを行う。この際、図4の点線で示すように、スクライブライン2上に設けられた配線8の一部も切断されるので、通信コイル5の機能を停止させることができる。ダイシング工程で配線8を切断することにより、通信コイル5の機能停止のための新たな工程を追加する必要がなく生産性を下げることもない。
【0023】
本発明の実施の形態1では、通信コイル5に接続されている二本の配線8の内一本のみスクライブライン2上を経由して接続端子6に接続させたが、二本ともスクライブライン2上を経由させて接続端子6に接続させても同様の効果が得られる。
【0024】
発明の実施の形態2.
本実施の形態2にかかる半導体回路装置を有する半導体チップが切り分けられる前の半導体ウエハ上での構成を図5、図6に示す。図1、図2で示した記号と同じ記号を付した構成は、図1、図2の構成と同一又は相当部を示すため、説明は省略する。
【0025】
図5は半導体ウエハ3の平面図である。図6は図5の丸枠で示す、半導体ウエハ3の半導体チップ1が設けられている部分と半導体ウエハ3端部の半導体チップ1が設けられていない部分との境界部分の拡大図である。通信コイル5は半導体ウエハ3端部の半導体チップ1が形成されていない領域に設けられている。そして配線8の一部も通信コイル5と接続しているため、半導体チップ1が設けられていない領域にある。その配線8の一方の端部は接続端子6と接続されており、もう一方の端子は別の接続端子6と接続されている。実施例1と同様にこの通信コイル5を用いることにより、無線による非接触検査が可能となる。またこの通信コイル5の通信距離を、隣接する半導体チップ1の干渉しない程度の近距離にすることにより、精度よい非接触検査が可能である。
【0026】
図7にダイシング後の半導体チップ1を示す。図7に示すように通信コイル5は半導体チップ1以外の領域に設けられているため、細断化されるときに通信コイル5は除去される。従って通信回路5の機能を停止するための新たな工程を追加する必要がなく生産性を下げることもない
【0027】
発明の実施の形態3.
本実施の形態3にかかる半導体回路装置を有する半導体チップが切り分けられる前の半導体ウエハ上での構成を図8に示す。図1、図2で示した記号と同じ記号を付した構成は、図1、図2の構成と同一又は相当部を示すため、説明は省略する。
【0028】
図8は、半導体ウエハ3上の半導体チップ1が形成されている部分(図1の半導体ウエハの丸枠で示す部分に相当する部分)を示す拡大図である。通信コイル5は半導体チップ1間のスクライブライン2上に設けられている。そして配線8は通信コイル5と接続しているため、配線8の一部はスクライブライン2上に設けられている。その配線8の一方の端部は接続端子6と接続されており、もう一方の端子は別の接続端子6と接続されている。実施例1、2と同様にこの通信コイル5を用いることにより、無線による非接触検査が可能となる。またこの通信コイル5は検査にのみ用いられるため、その通信距離を自由に選択できる。よってその通信距離を隣接する半導体チップ1の干渉しない程度の近距離にすることにより、精度よい非接触検査が可能である。
【0029】
図9にダイシング後の半導体チップ1を示す。通信コイル5はスクライブライン2上に設けられているので細断化される際に通信コイル5は除去される。従って通信コイル5の機能を停止するための新たな工程を追加する必要がなく生産性を下げることもない。
その他の実施の形態
【0030】
上記に示した実施の形態以外にも少なくとも通信コイル5の一部又は配線8の一部が半導体チップ1以外の領域に設けられていれば同様の効果が得られる。例えば通信コイル5が半導体チップ1とスクライブライン2との境界に設けられている構成、すなわち通信コイルの一部のみがスクライブライン2上に設けられている構成を取ることも可能である。このような構成を取ることにより、ダイシング工程で通信コイル5の一部を除去することができるため、同様な効果を得ることができる。
【0031】
また図10に示すように、半導体チップ1の回路及び接続端子6の外周部に通信コイル5を形成して、その一部又は全部をスクライブライン2上に設けてもよい。このような構成を取るとダイシング工程で通信コイル5の外周部を切断することができるため、同様な効果が得られる。
【0032】
その他の実施の例としては、接続端子6の全部又は一部がスクライブライン2上に設けられており、その接続端子6に接続する配線8がスクライブライン2上に設けられている構成を取ることも可能である。このような構成を取るとダイシング工程で接続端子6及び配線8の一部を切断することができるため、同様な効果が得られる。
【0033】
上述の通信コイル5は半導体チップ1の検査にのみ用いるため、半導体チップ1の機能には影響がない。よってその通信距離を自由に選択することができる。通信距離を短距離とすることで、相互に信号干渉が生じることを防ぐことができる。こうすることにより、半導体チップ1間で相互に通信干渉を生じることを防止することができる。またこの通信コイル5により非接触による検査を行うことができるため、ピン4のハンドリングが不要であり、半導体チップ1を傷つけることなく機能確認を行うことができる。
【0034】
上述の通信コイル5は接続端子6の形成面側に酸化シリコン膜や樹脂膜等の絶縁性の表面保護膜を介してスパイラル形状のコイルにすることが望まれる。また通信コイル5を構成する導体は金属スパッタ層、金属蒸着層又は金属めっき層もしくはこれらの組み合わせにより形成することができる。さらには金属スパッタ層又は金属蒸着層と金属めっき層とを有する多層構造にすることが望ましい。金属スパッタ層又は金属蒸着層をAl、Cr、Ni又はCuから選択される金属又はこれらの金属群から選択される2種以上の金属の合金で形成してもよい。また均質な単層膜とするほか、異なる金属層又は合金層を多層に積層した多層構造とすることができる。一方、金属めっきは銅で形成することが好ましく、無電解めっき法、電気めっき法又は精密電鋳法により形成することができる。
【0035】
【発明の効果】
本発明によれば、半導体チップを傷つけないで精度良く検査を行うことができる半導体回路装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明実施の形態1にかかる半導体回路装置を有する半導体ウエハの平面図である。
【図2】本発明実施の形態1にかかる半導体回路装置を有する半導体チップを示す構成図である。
【図3】本発明にかかる半導体チップを非接触方式で検査している時の概略図である。
【図4】本発明の実施の形態1にかかる半導体回路装置を有する半導体チップのダイシング工程後の構成図である。
【図5】本発明実施の形態2にかかる半導体回路装置を有する半導体ウエハの平面図である。
【図6】本発明実施の形態2にかかる半導体回路装置を有する半導体チップを示す構成図である。
【図7】本発明の実施の形態2にかかる半導体回路装置を有する半導体チップのダイシング工程後の構成図である。
【図8】本発明実施の形態3にかかる半導体回路装置を有する半導体チップを示す構成図である。
【図9】本発明の実施の形態3にかかる半導体回路装置を有する半導体チップのダイシング工程後の構成図である。
【図10】本発明のその他の実施の形態にかかる半導体回路装置を有する半導体チップを示す構成図である。
【図11】接触方式で検査される半導体チップを示す構成図である。
【図12】半導体チップを接触方式で検査している時の概略図である。
【図13】従来技術による半導体回路装置を有する半導体チップを示す構成図である。
【図14】従来技術による半導体回路装置を有する半導体チップを非接触方式で検査している時の概略図である。
【符号の説明】
1 半導体用チップ 2 スクライブライン 3 半導体ウエハ 4 ピン
5 通信コイル 6 接続端子 7 テスト用端子 8 配線 9 ヘッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor circuit device and a manufacturing method thereof.
[0002]
[Prior art]
Inspections such as semiconductor chip operation confirmation include contact-type function confirmation and non-contact-type function confirmation, and are performed as follows. 11 and 12 show a contact type inspection method. FIG. 11 shows the semiconductor chip on the semiconductor wafer before the dicing process. FIG. 12 shows an inspection method using a contact type inspection apparatus. As shown in FIG. 11, a large number of semiconductor chips 1 a, 1 b, 1 c, and 1 d are provided on the
[0003]
In the contact type inspection apparatus, as shown in FIG. 12, the
[0004]
Next, FIGS. 13 and 14 show a non-contact type inspection method. As shown in FIG. 13, the
[0005]
FIG. 14 shows an inspection method using a non-contact type inspection apparatus. First, by using the head 9, an inspection signal is wirelessly transmitted to the semiconductor chip 1a mounted on the
[0006]
However, the interval between the semiconductor chips 1a and 1b is very narrow, usually about 110 μm. On the other hand, the communication distance of the semiconductor chip is usually 1.5 mm or more. For this reason, when an inspection signal is transmitted from the head 9 to one semiconductor chip 1a, the inspection signal is also received, for example, by the semiconductor chip 1b adjacent thereto. Therefore, the semiconductor chip 1a and the adjacent semiconductor chip 1b also transmit output signals to the head 9. Therefore, the head 9 cannot receive only the signal of the semiconductor chip 1a to be inspected, which hinders the inspection. That is, there is a problem that the function confirmation for each semiconductor chip cannot be performed with high accuracy.
[0007]
[Problems to be solved by the invention]
As described above, the conventional semiconductor device has a problem that the semiconductor chip is damaged in the inspection process and a problem that the inspection cannot be performed with high accuracy.
[0008]
The present invention has been made to solve such problems, and it is an object of the present invention to provide a semiconductor circuit device that can be inspected with high accuracy without damaging a semiconductor chip and a method of manufacturing the same.
[0009]
[Means for Solving the Problems]
A semiconductor circuit device according to the present invention includes:
In the semiconductor wafer state before being cut into a plurality of semiconductor chips,
On this semiconductor wafer (for example, the semiconductor wafer 3 in the present embodiment), the semiconductor chip (for example, the
[0010]
The communication coil described above is desirably provided in a region other than the semiconductor chip. Thereby, an inspection can be performed with high accuracy without damaging the semiconductor chip.
[0011]
The communication coil described above may be provided on a scribe line. As a result, the inspection can be performed with high accuracy without damaging the semiconductor chip.
[0012]
It is desirable that a part of the wiring connecting the communication coil and the semiconductor chip is provided on the scribe line. As a result, the inspection can be performed with high accuracy without damaging the semiconductor chip.
[0013]
It is desirable that the communication distance of the above-described communication coil is a distance that does not affect when inspecting adjacent chips. This makes it possible to perform inspections with high accuracy. [0014]
A semiconductor chip can be obtained by cutting the semiconductor circuit device described above with a scribe line.
[0015]
A method for manufacturing a semiconductor circuit device according to the present invention includes:
Forming a semiconductor chip on a semiconductor wafer and a communication coil used only for inspection of the semiconductor chip;
Inspecting the semiconductor chip via the communication coil;
A method for manufacturing a semiconductor circuit device comprising the steps of dicing the wafer to cut out the semiconductor chip and stopping the function of the communication coil. With this manufacturing method, it is possible to manufacture a semiconductor circuit device that can be accurately inspected without damaging the semiconductor chip.
[0016]
The step of stopping the function of the communication coil may include the step of removing all or part of the communication coil. By doing so, the inspection can be performed with high accuracy without damaging the semiconductor chip.
[0017]
The step of stopping the function of the communication coil may include a step of cutting a part of the wiring connecting the communication coil and the semiconductor chip. By doing so, the inspection can be performed with high accuracy without damaging the semiconductor chip.
[0018]
According to the manufacturing method described above, it is possible to manufacture a semiconductor circuit device that can be accurately inspected without damaging the semiconductor chip.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
[0020]
1 and 2 show a configuration on the semiconductor wafer before the semiconductor chip having the semiconductor circuit device according to the first embodiment is cut. FIG. 1 is a plan view of the
[0021]
Next, FIG. 3 shows a non-contact inspection method for a semiconductor chip having a semiconductor circuit device according to the present invention. Reference numeral 9 denotes a head of a semiconductor inspection apparatus. The head 9 outputs an inspection signal to the semiconductor chip 1a wirelessly with respect to the
[0022]
In the dicing process after the inspection process, the
[0023]
In
[0024]
5 and 6 show the configuration on the semiconductor wafer before the semiconductor chip having the semiconductor circuit device according to the second embodiment is cut. 1 and 2 are the same as or equivalent to those in FIGS. 1 and 2, and thus the description thereof is omitted.
[0025]
FIG. 5 is a plan view of the
[0026]
FIG. 7 shows the
FIG. 8 shows the configuration on the semiconductor wafer before the semiconductor chip having the semiconductor circuit device according to the third embodiment is cut. 1 and 2 are the same as or equivalent to those in FIGS. 1 and 2, and thus the description thereof is omitted.
[0028]
FIG. 8 is an enlarged view showing a portion where the
[0029]
FIG. 9 shows the
Other Embodiments [0030]
In addition to the embodiment described above, the same effect can be obtained if at least a part of the
[0031]
Further, as shown in FIG. 10, the
[0032]
As another example, the whole or a part of the
[0033]
Since the
[0034]
It is desirable that the
[0035]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the semiconductor circuit device which can test | inspect with high precision, without damaging a semiconductor chip, and its manufacturing method can be provided.
[Brief description of the drawings]
1 is a plan view of a semiconductor wafer having a semiconductor circuit device according to a first embodiment of the present invention;
FIG. 2 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to a first embodiment of the present invention;
FIG. 3 is a schematic view when a semiconductor chip according to the present invention is inspected in a non-contact manner.
FIG. 4 is a configuration diagram after a dicing process of a semiconductor chip having the semiconductor circuit device according to the first embodiment of the present invention;
FIG. 5 is a plan view of a semiconductor wafer having a semiconductor circuit device according to a second embodiment of the present invention;
6 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to a second embodiment of the present invention; FIG.
FIG. 7 is a configuration diagram after a dicing process of a semiconductor chip having a semiconductor circuit device according to a second embodiment of the present invention;
FIG. 8 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to a third embodiment of the present invention;
FIG. 9 is a configuration diagram after a dicing process of a semiconductor chip having a semiconductor circuit device according to a third embodiment of the present invention;
FIG. 10 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to another embodiment of the present invention.
FIG. 11 is a configuration diagram showing a semiconductor chip to be inspected by a contact method.
FIG. 12 is a schematic view when a semiconductor chip is inspected by a contact method.
FIG. 13 is a block diagram showing a semiconductor chip having a semiconductor circuit device according to the prior art.
FIG. 14 is a schematic view when a semiconductor chip having a semiconductor circuit device according to the prior art is inspected in a non-contact manner.
[Explanation of symbols]
DESCRIPTION OF
Claims (10)
この半導体ウエハ上に前記半導体チップと、
半導体チップ検査にのみ用いられ、前記複数の半導体チップに切り出された後に機能を停止する通信コイルを備えた半導体回路装置。In the semiconductor wafer state before being cut into a plurality of semiconductor chips,
The semiconductor chip on the semiconductor wafer,
Is used only on the semiconductor chip inspection, the semiconductor circuit apparatus having a communication coil to Suspend function after being cut into the plurality of semiconductor chips.
前記通信コイルを介して前記半導体チップの検査を行うステップと、
前記半導体ウエハをダイシングして前記半導体チップを切り出すとともに前記通信コイルの機能を停止させるステップとを備えた半導体回路装置の製造方法。Forming a semiconductor chip on a semiconductor wafer and a communication coil used only for semiconductor chip inspection;
Inspecting the semiconductor chip via the communication coil;
A method of manufacturing a semiconductor circuit device, comprising: dicing the semiconductor wafer to cut out the semiconductor chip and stopping the function of the communication coil .
当該通信コイルの全部又は一部を除去するステップを有することを特徴とする請求項7記載の半導体回路装置の製造方法。The step of stopping the function of the communication coil includes:
8. The method of manufacturing a semiconductor circuit device according to claim 7, further comprising the step of removing all or part of the communication coil.
当該通信コイルと前記半導体チップを接続する配線の一部を切断するステップを有することを特徴とする請求項7記載の半導体回路装置の製造方法。The step of stopping the function of the communication coil includes:
8. The method of manufacturing a semiconductor circuit device according to claim 7, further comprising a step of cutting a part of a wiring connecting the communication coil and the semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002074534A JP3798716B2 (en) | 2002-03-18 | 2002-03-18 | Semiconductor circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002074534A JP3798716B2 (en) | 2002-03-18 | 2002-03-18 | Semiconductor circuit device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273180A JP2003273180A (en) | 2003-09-26 |
JP3798716B2 true JP3798716B2 (en) | 2006-07-19 |
Family
ID=29203904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002074534A Expired - Fee Related JP3798716B2 (en) | 2002-03-18 | 2002-03-18 | Semiconductor circuit device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3798716B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536890B2 (en) | 2008-02-05 | 2013-09-17 | Nec Corporation | Semiconductor inspecting device and semiconductor inspecting method |
US8570056B2 (en) | 2008-02-28 | 2013-10-29 | Nec Corporation | Semiconductor inspection apparatus, semiconductor wafer positioning method, and semiconductor wafer inspection method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007029422A1 (en) | 2005-09-07 | 2009-03-12 | 日本電気株式会社 | Semiconductor device inspection device and power supply unit |
-
2002
- 2002-03-18 JP JP2002074534A patent/JP3798716B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536890B2 (en) | 2008-02-05 | 2013-09-17 | Nec Corporation | Semiconductor inspecting device and semiconductor inspecting method |
US8570056B2 (en) | 2008-02-28 | 2013-10-29 | Nec Corporation | Semiconductor inspection apparatus, semiconductor wafer positioning method, and semiconductor wafer inspection method |
Also Published As
Publication number | Publication date |
---|---|
JP2003273180A (en) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10672689B2 (en) | Protection from ESD during the manufacturing process of semiconductor chips | |
KR100609201B1 (en) | Chip-Size Package Structure and Method of the Same | |
KR20070085202A (en) | Substrate with patterned conductive layer | |
KR100681772B1 (en) | Method and apparatus for testing semiconductor devices | |
KR101121644B1 (en) | Space tansformer for probe card and repairing method of space tansformer | |
CN107665818B (en) | Semiconductor wafer and method for manufacturing semiconductor device | |
US20130088251A1 (en) | Probe card and manufacturing method thereof | |
US7825410B2 (en) | Semiconductor device | |
US10643911B2 (en) | Scribe line structure | |
JPH02211648A (en) | Semiconductor device | |
JP2008306105A (en) | Method for manufacturing semiconductor device | |
JP3798716B2 (en) | Semiconductor circuit device and manufacturing method thereof | |
US20230408547A1 (en) | Probe-card multilayer wiring substrate and probe card | |
US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
US20080164469A1 (en) | Semiconductor device with measurement pattern in scribe region | |
US20060125059A1 (en) | Semiconductor wafer with protection structure against damage during a die separation process | |
JP2009222597A (en) | Wiring substrate for electrical characteristic measurement, and manufacturing method of wiring substrate for electrical characteristic measurement | |
JP5428002B2 (en) | Check pattern and mounting evaluation device | |
US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
JP3798715B2 (en) | Semiconductor circuit device and manufacturing method thereof | |
JP3842668B2 (en) | Semiconductor inspection equipment | |
US6335226B1 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
KR20160140245A (en) | Probe Substrate and Manufacturing Method Thereof | |
JP4544236B2 (en) | TAB tape | |
JPH02144932A (en) | Semiconductor integrated circuit device and manufacture of integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |