JP3797999B2 - Parameter correction circuit and parameter correction method - Google Patents

Parameter correction circuit and parameter correction method Download PDF

Info

Publication number
JP3797999B2
JP3797999B2 JP2003394480A JP2003394480A JP3797999B2 JP 3797999 B2 JP3797999 B2 JP 3797999B2 JP 2003394480 A JP2003394480 A JP 2003394480A JP 2003394480 A JP2003394480 A JP 2003394480A JP 3797999 B2 JP3797999 B2 JP 3797999B2
Authority
JP
Japan
Prior art keywords
circuit
parameter
variable
value
correction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003394480A
Other languages
Japanese (ja)
Other versions
JP2004194304A (en
Inventor
高宏 朴井
和彦 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003394480A priority Critical patent/JP3797999B2/en
Publication of JP2004194304A publication Critical patent/JP2004194304A/en
Application granted granted Critical
Publication of JP3797999B2 publication Critical patent/JP3797999B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Adjustable Resistors (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、抵抗素子などのパラメータの製造ばらつきを補正するパラメータ補正回路及びパラメータ補正方法に関し、特に、例えば記録型光ディスクのデータ書き込み/読み出しシステム用の半導体集積回路に備えるＰＬＬ（Phase Locked Loop）回路に使用するのに好適なものである。   The present invention relates to a parameter correction circuit and a parameter correction method for correcting manufacturing variations of parameters such as resistance elements, and more particularly, for example, a PLL (Phase Locked Loop) circuit provided in a semiconductor integrated circuit for a data writing / reading system of a recordable optical disk, for example. It is suitable for use in.

従来、記録型光ディスク、例えばＤＶＤ-ＲやＤＶＤ-ＲＡＭでは、そのトラックに、通常、ウォブルと呼ばれるアドレス信号が物理的に存在する。このような記録型光ディスクのデータ書き込み/読み出しシステム用の半導体集積回路に備えるＰＬＬ回路では、このウォブル信号を１８６倍に逓倍することにより、記録用クロックを生成しており、この記録用クロックを基準として、未記録状態の記録型光ディスクに対してデータが書き込まれる。     Conventionally, in a recordable optical disk such as a DVD-R or DVD-RAM, an address signal called wobble is physically physically present in the track. In the PLL circuit provided in the semiconductor integrated circuit for such a data writing / reading system of the recordable optical disc, a recording clock is generated by multiplying the wobble signal by 186 times, and this recording clock is used as a reference. As described above, data is written to the unrecorded recordable optical disc.

ところで、このようなＰＬＬ回路は、図１０に示すように、位相比較器５０、チャージポンプ回路５１、フィルタ回路５２、電圧制御発振器５３、及び分周器５４を備える。記録型光ディスクへのデータ書き込みについて、その書き込みの倍速が１倍速、２倍速、４倍速、８倍速など、複数設定されている場合には、この設定された倍速に応じてＰＬＬ回路のループ帯域を変更する必要がある。このループ帯域を変更するには、一般的に、図１１に示した開ループ特性図において、ゲイン交点ｆｃ、 ポール点ｆｐｏｌｅ、及びゼロ点ｆｚｅｒｏの比を一定に保持しながら、変更する必要がある。例えば、１倍速から２倍速に変更する際は、前記ゲイン交点ｆｃ、 ポール点ｆｐｏｌｅ、及びゼロ点ｆｚｅｒｏを各々２倍する必要がある。   Incidentally, such a PLL circuit includes a phase comparator 50, a charge pump circuit 51, a filter circuit 52, a voltage controlled oscillator 53, and a frequency divider 54 as shown in FIG. For data writing to a recordable optical disc, when multiple writing speeds such as 1 × speed, 2 × speed, 4 × speed, and 8 × speed are set, the loop bandwidth of the PLL circuit is set according to the set speed. Need to change. In order to change this loop band, in general, in the open loop characteristic diagram shown in FIG. 11, it is necessary to change while maintaining the ratio of the gain intersection point fc, the pole point fpole, and the zero point fzero constant. . For example, when changing from 1 × speed to 2 × speed, it is necessary to double the gain intersection point fc, pole point fpole, and zero point fzero.

このように前記比を一定に保持しながらループ帯域を変更する要素としては、具体的に、前記フィルタ回路５２に備える抵抗５２ｒの抵抗値、チャージポンプ回路５１から出力されるチャージポンプ電流、電圧制御発振器５３のゲイン、分周器５４の分周比などを変化させる必要がある。   As elements for changing the loop band while keeping the ratio constant, specifically, the resistance value of the resistor 52r provided in the filter circuit 52, the charge pump current output from the charge pump circuit 51, and voltage control It is necessary to change the gain of the oscillator 53, the frequency division ratio of the frequency divider 54, and the like.

フィルタ回路５２に備える抵抗５２ｒの抵抗値を変更してループ帯域を変更することに関しては、この抵抗５２ｒを半導体集積回路の内部に備える場合には、その半導体集積回路の製造プロセスのバラツキに伴い、その半導体集積回路の内部に生成される抵抗５２ｒの抵抗値もばらついてしまうため、内蔵することは困難である。その関係上、フィルタ回路５２に備える抵抗５２ｒは、図１０に示すように外付け部品として備えている。   Regarding the change of the loop band by changing the resistance value of the resistor 52r provided in the filter circuit 52, when the resistor 52r is provided inside the semiconductor integrated circuit, due to variations in the manufacturing process of the semiconductor integrated circuit, Since the resistance value of the resistor 52r generated inside the semiconductor integrated circuit also varies, it is difficult to incorporate it. For this reason, the resistor 52r provided in the filter circuit 52 is provided as an external component as shown in FIG.

しかしながら、抵抗５２ｒを外付け部品として備える場合には、書き込みの倍速に応じて複数個の抵抗５２ｒを備える必要があるものの、半導体集積回路に備える端子の数には制限があるため、設定される倍速の数に等しい個数の抵抗５２ｒを外付け部品として備えることは困難である。更に、ＤＶＤ-ＲやＤＶＤ-ＲＡＭ等の種々の記録型光ディスクでは、各々、使用するループ帯域が異なっているため、ＰＬＬ回路をこれらの種々の記録型光ディスクで兼用しようとすると、抵抗５２ｒの個数は倍速の数×対応しようとする記録型光ディスクの種類となり、半導体集積回路に備える端子数では、必要個数の抵抗５２ｒを外付けで備えることは困難である。   However, when the resistor 52r is provided as an external component, although it is necessary to provide a plurality of resistors 52r in accordance with the double speed of writing, the number of terminals provided in the semiconductor integrated circuit is limited, so that it is set. It is difficult to provide a number of resistors 52r equal to the number of double speeds as external components. Furthermore, since various recordable optical discs such as DVD-R and DVD-RAM use different loop bands, the number of resistors 52r is used when the PLL circuit is used for these various recordable optical discs. Is the type of recordable optical disk to be supported by the number of double speeds, and it is difficult to provide the necessary number of resistors 52r externally with the number of terminals provided in the semiconductor integrated circuit.

そこで、例えば、抵抗の製造ばらつきの影響を補正するパラメータ補正回路を半導体集積回路に内蔵すると共に、可変抵抗を半導体集積回路に内蔵し、この可変抵抗の抵抗値を変更する技術が特許文献１に記載されている。この技術を用いて、半導体集積回路に内蔵する可変抵抗の抵抗値を書き込みの倍速に応じて変更することとし、この抵抗値の変更、調整に際して、前記パラメータ補正回路を使用して抵抗値を所望値に調整することが考えられる。この考えによれば、１種の記録型光ディスクについて複数の抵抗を半導体集積回路に外付けして備える必要がなくなる。   Therefore, for example, Patent Document 1 discloses a technique in which a parameter correction circuit that corrects the influence of manufacturing variations of resistors is incorporated in a semiconductor integrated circuit, a variable resistor is incorporated in a semiconductor integrated circuit, and the resistance value of the variable resistor is changed. Are listed. Using this technology, the resistance value of the variable resistor built in the semiconductor integrated circuit is changed according to the double speed of writing, and the resistance value is set by using the parameter correction circuit when changing or adjusting the resistance value. It is conceivable to adjust the value. According to this idea, it is not necessary to provide a plurality of resistors externally attached to the semiconductor integrated circuit for one type of recording optical disk.

以下、このようなパラメータ補正回路を図１２に示すように提案し、このパラメータ補正回路について説明する。   Hereinafter, such a parameter correction circuit is proposed as shown in FIG. 12, and the parameter correction circuit will be described.

図１２は前記考えに基づいたパラメータ補正回路の構成を示す回路図である。ここでは、パラメータが抵抗素子である場合について説明する。   FIG. 12 is a circuit diagram showing a configuration of a parameter correction circuit based on the above idea. Here, a case where the parameter is a resistance element will be described.

同図において、１は電流源、２は前記電流源１に接続され、２個のトランジスタから構成されるミラー回路、Ｒｖは抵抗値Ｒ１が０Ω〜ＲｖΩまで切り換え可能な可変抵抗素子、７は電圧測定回路、８はＣＰＵである。   In the figure, 1 is a current source, 2 is a mirror circuit composed of two transistors connected to the current source 1, Rv is a variable resistance element whose resistance value R1 can be switched from 0Ω to RvΩ, and 7 is a voltage. A measurement circuit, 8 is a CPU.

定電流源１はミラー回路２に接続され、ミラー回路２は前記定電流源１の電流に等しい電流Ｉ１を可変抵抗素子Ｒｖに流す。この可変抵抗素子Ｒｖの一端子は前記ミラー回路２に接続され、他端は接地（ＧＮＤ）に接続されている。電圧測定回路７は、前記ミラー回路２に接続されており、ミラー回路２から可変抵抗素子Ｒｖに電流が流された際に、可変抵抗素子Ｒｖに生じる電圧を測定し、その測定した電圧をＡ/Ｄ変換して出力する。ＣＰＵ８は、前記電圧測定回路７からのＡ/Ｄされた電圧を受け、この可変抵抗素子Ｒｖに生じた電圧に基づいて、可変抵抗素子Ｒｖの抵抗値を調整、設定する。   The constant current source 1 is connected to the mirror circuit 2, and the mirror circuit 2 passes a current I1 equal to the current of the constant current source 1 to the variable resistance element Rv. One terminal of the variable resistance element Rv is connected to the mirror circuit 2 and the other end is connected to the ground (GND). The voltage measurement circuit 7 is connected to the mirror circuit 2 and measures a voltage generated in the variable resistance element Rv when a current flows from the mirror circuit 2 to the variable resistance element Rv. / D convert and output. The CPU 8 receives the A / D voltage from the voltage measuring circuit 7 and adjusts and sets the resistance value of the variable resistance element Rv based on the voltage generated in the variable resistance element Rv.

具体的に、従来のパラメータ補正回路による可変抵抗素子Ｒｖの抵抗値の補正動作を以下に説明する。先ず、可変抵抗素子Ｒｖの抵抗値が製造ばらつきにより目標値Ｒでなく、製造ばらつきによってずれた所定値Ｒ１になっているとする。この所定値Ｒ１は当然に予め判っていない。最初、定電流源１から予め判った電流値Ｉ１がミラー回路２により可変抵抗素子Ｒｖに与えられる。この時、可変抵抗素子Ｒｖに生じる電位差Ｖ１＝Ｒ１*Ｉ１が電圧測定回路７により測定され、この電位差Ｖ１はＣＰＵ８に出力される。ＣＰＵ８は、可変抵抗素子Ｒｖの抵抗値が目標値Ｒである場合に定電流源１の電流Ｉ１を可変抵抗素子Ｒｖに流した際に可変抵抗素子Ｒｖに生じる電位差Ｖ（＝Ｒ*Ｉ１）と、前記可変抵抗素子Ｒｖに実際に生じた電位差Ｖ１との大小比率を演算し、この演算結果Ｖ/Ｖ１に基づいて可変抵抗素子Ｒｖの抵抗値を調整する。例えば、可変抵抗素子Ｒｖの抵抗値が製造ばらつきにより目標値Ｒの２倍の値をとっているときには、Ｖ１＝Ｒ１*Ｉ１＝２Ｒ*Ｉ１となり、Ｖ／Ｖ１＝０.５となるので、可変抵抗素子Ｒｖが複数の単位抵抗を直列接続して構成されている場合には、当初の抵抗値の半分の値を可変抵抗素子Ｒｖに対して、調整し、設定する。   Specifically, the correction operation of the resistance value of the variable resistance element Rv by the conventional parameter correction circuit will be described below. First, it is assumed that the resistance value of the variable resistance element Rv is not the target value R due to manufacturing variations but a predetermined value R1 that is shifted due to manufacturing variations. Naturally, this predetermined value R1 is not known in advance. Initially, the current value I1 previously known from the constant current source 1 is given to the variable resistance element Rv by the mirror circuit 2. At this time, the potential difference V1 = R1 * I1 generated in the variable resistance element Rv is measured by the voltage measurement circuit 7, and this potential difference V1 is output to the CPU 8. When the resistance value of the variable resistance element Rv is the target value R, the CPU 8 sets the potential difference V (= R * I1) generated in the variable resistance element Rv when the current I1 of the constant current source 1 is passed through the variable resistance element Rv. Then, the magnitude ratio with the potential difference V1 actually generated in the variable resistance element Rv is calculated, and the resistance value of the variable resistance element Rv is adjusted based on the calculation result V / V1. For example, when the resistance value of the variable resistance element Rv is twice the target value R due to manufacturing variations, V1 = R1 * I1 = 2R * I1 and V / V1 = 0.5. When the resistance element Rv is configured by connecting a plurality of unit resistors in series, a value half of the initial resistance value is adjusted and set for the variable resistance element Rv.

次に、抵抗値補正が終了した後の通常時には、定電流源１をＯＦＦにして可変抵抗素子Ｒｖに電流を流さないようにすることにより、抵抗値が補正された可変抵抗素子Ｒｖを抵抗出力として取り出して、使用する。但し、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られているとする。
特開平０３−１５０６１３号公報 Next, at a normal time after the resistance value correction is completed, the constant current source 1 is turned off so that no current flows through the variable resistance element Rv, so that the variable resistance element Rv whose resistance value is corrected is output as a resistance. Take out as and use. However, it is assumed that the upper limit value Rv of the resistance value of the variable resistance element Rv is made in advance so as to satisfy Rv> R and R1.
Japanese Patent Laid-Open No. 03-150613

しかしながら、図１２に提案したパラメータ補正回路の構成では、定電流源１が製造ばらつきなどに起因して電流値Ｉ１とは異なる電流値を出力する場合には、ＣＰＵ８が定電流源１からは所定の電流値Ｉ１を出力するものとして演算する関係上、可変抵抗素子Ｒｖの抵抗値を精度良く目標値に調整することができないという課題がある。   However, in the configuration of the parameter correction circuit proposed in FIG. 12, when the constant current source 1 outputs a current value different from the current value I1 due to manufacturing variation or the like, the CPU 8 receives a predetermined value from the constant current source 1. Therefore, there is a problem in that the resistance value of the variable resistance element Rv cannot be adjusted to the target value with high accuracy.

例えば、定電流源１の実際の電流値が製造ばらつきにより期待値Ｉ１よりも１０％小さい値、つまり０.９*Ｉ１になっている場合には、電圧測定回路７で測定された電圧値Ｖ１´は、Ｖ１´＝０．９*Ｉ１*Ｒ１に低くなるため、Ｖ／Ｖ１´＝１．１*Ｖ／Ｖ１となり、可変抵抗素子Ｒｖの調整後の抵抗値は目標値Ｒよりも１０％大きい抵抗値になり、精度良く目標値Ｒに調整できない。   For example, when the actual current value of the constant current source 1 is 10% smaller than the expected value I1 due to manufacturing variations, that is, 0.9 * I1, the voltage value V1 measured by the voltage measurement circuit 7 'Becomes lower to V1' = 0.9 * I1 * R1, so V / V1 '= 1.1 * V / V1, and the resistance value after adjustment of the variable resistance element Rv is 10% of the target value R The resistance value becomes large and cannot be adjusted to the target value R with high accuracy.

本発明は、このような問題点を解決するものであり、その目的は、パラメータ補正回路やパラメータ補正方法において、定電流源等の内部に備える部品についての製造ばらつきの影響を受けることなく、抵抗素子などのパラメータを精度良く補正することにある。   The present invention solves such a problem, and the object of the present invention is to provide a resistance correction circuit and a parameter correction method without being affected by manufacturing variations of components provided inside a constant current source or the like. The purpose is to correct parameters such as elements with high accuracy.

前記の目的を達成するために、本発明では、半導体集積回路の内部に備えられるパラメータ補正回路において、その半導体集積回路に、予めパラメータ値が判った基準パラメータを接続し、この基準パラメータにミラー回路から電流を流して、そのミラー回路の電流値を把握し、その上で補正対象である可変パラメータを補正することにより、ミラー回路等の製造ばらつきの影響を受けないように対策する。   In order to achieve the above object, according to the present invention, in a parameter correction circuit provided in a semiconductor integrated circuit, a reference parameter whose parameter value is known in advance is connected to the semiconductor integrated circuit, and a mirror circuit is connected to the reference parameter. The current value of the mirror circuit is grasped, the current value of the mirror circuit is grasped, and then the variable parameter to be corrected is corrected so as not to be affected by the manufacturing variation of the mirror circuit or the like.

すなわち、請求項１記載の発明のパラメータ補正回路は、半導体集積回路に内蔵されたパラメータ補正回路であって、電流供給回路と、可変パラメータと、複数のスイッチ回路と、電圧測定回路と、前記可変パラメータのパラメータ値を調整する調整回路とが前記半導体集積回路に備えられ、前記複数のスイッチ回路の何れか１個には、予めパラメータ値が判った基準パラメータが接続され、前記複数のスイッチ回路は、前記電流供給回路、前記基準パラメータ、前記可変パラメータ及び前記電圧測定回路間の電気的接続を切り換え、前記電圧測定回路は、前記電流供給回路から前記基準パラメータ及び前記可変パラメータに電流が各々供給された際に、前記基準パラメータ及び前記可変パラメータに生じる電圧を各々測定し、前記調整回路は、前記電圧測定回路により測定された前記基準パラメータ及び前記可変パラメータの電圧に基づいて、前記可変パラメータのパラメータ値を調整することを特徴とする。   In other words, the parameter correction circuit according to the present invention is a parameter correction circuit built in a semiconductor integrated circuit, and includes a current supply circuit, a variable parameter, a plurality of switch circuits, a voltage measurement circuit, and the variable measurement circuit. An adjustment circuit for adjusting a parameter value of a parameter is provided in the semiconductor integrated circuit, a reference parameter whose parameter value is known in advance is connected to any one of the plurality of switch circuits, and the plurality of switch circuits The electrical connection between the current supply circuit, the reference parameter, the variable parameter, and the voltage measurement circuit is switched, and the voltage measurement circuit is supplied with current from the current supply circuit to the reference parameter and the variable parameter, respectively. The voltage generated in each of the reference parameter and the variable parameter is measured, and the adjustment circuit , Based on the voltage of the reference parameter and the variable parameter measured by the voltage measurement circuit, and adjusting the parameter values of the variable parameters.

請求項２記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータ及び基準パラメータは、可変抵抗素子及び基準抵抗素子であることを特徴とする。   According to a second aspect of the present invention, in the parameter correction circuit according to the first aspect, the variable parameter and the reference parameter are a variable resistance element and a reference resistance element.

請求項３記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータ及び基準パラメータは、可変インダクタ及び基準インダクタであることを特徴とする。   The invention described in claim 3 is the parameter correction circuit according to claim 1, wherein the variable parameter and the reference parameter are a variable inductor and a reference inductor.

請求項４記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータ及び基準パラメータは、可変容量素子及び基準容量素子であることを特徴とする。   According to a fourth aspect of the present invention, in the parameter correction circuit according to the first aspect, the variable parameter and the reference parameter are a variable capacitance element and a reference capacitance element.

請求項５記載の発明は、前記請求項１記載のパラメータ補正回路において、前記基準パラメータは、前記半導体集積回路の外部に配置され、前記半導体集積回路の外部端子に接続されることを特徴とする。   According to a fifth aspect of the present invention, in the parameter correction circuit according to the first aspect, the reference parameter is disposed outside the semiconductor integrated circuit and connected to an external terminal of the semiconductor integrated circuit. .

請求項６記載の発明は、前記請求項５記載のパラメータ補正回路において、前記基準パラメータは、前記半導体集積回路の前記外部端子に元々接続されている予めパラメータ値の判ったパラメータにより共用されることを特徴とする。   According to a sixth aspect of the present invention, in the parameter correction circuit according to the fifth aspect, the reference parameter is shared by a parameter whose parameter value is known in advance that is originally connected to the external terminal of the semiconductor integrated circuit. It is characterized by.

請求項７記載の発明は、前記請求項１記載のパラメータ補正回路において、前記基準パラメータは、前記半導体集積回路に内蔵されていることを特徴とする。   According to a seventh aspect of the present invention, in the parameter correction circuit according to the first aspect, the reference parameter is built in the semiconductor integrated circuit.

請求項８記載の発明は、前記請求項１記載のパラメータ補正回路において、前記パラメータ補正回路を内蔵する半導体集積回路は、位相比較器、チャージポンプ、フィルタ回路、電圧制御発振器及び分周器を備えたＰＬＬ回路であって、前記フィルタ回路は、抵抗素子及び容量素子より成り、前記可変パラメータが前記抵抗素子又は容量素子として前記半導体集積回路に内蔵されることを特徴とする。   According to an eighth aspect of the present invention, in the parameter correction circuit according to the first aspect, the semiconductor integrated circuit incorporating the parameter correction circuit includes a phase comparator, a charge pump, a filter circuit, a voltage controlled oscillator, and a frequency divider. The filter circuit includes a resistance element and a capacitance element, and the variable parameter is built in the semiconductor integrated circuit as the resistance element or the capacitance element.

請求項９記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電流供給回路は、電流源と、前記電流源に接続され、前記電流源の電流に応じた電流を出力端子から流すミラー回路とを備えることを特徴とする。   According to a ninth aspect of the present invention, in the parameter correction circuit according to the first aspect, the current supply circuit is connected to a current source and the current source, and a current corresponding to the current of the current source is supplied from an output terminal. And a mirror circuit.

請求項１０記載の発明は、前記請求項９記載のパラメータ補正回路において、前記複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、前記第１のスイッチ回路は、前記ミラー回路と前記基準パラメータとの間に配置され、前記第２のスイッチ回路は、前記ミラー回路と前記可変パラメータとの間に配置されることを特徴とする。   According to a tenth aspect of the present invention, in the parameter correction circuit according to the ninth aspect, the plurality of switch circuits include first and second switch circuits, and the first switch circuit includes the mirror circuit and the mirror circuit. The second switch circuit is arranged between the reference parameter and the second switch circuit is arranged between the mirror circuit and the variable parameter.

請求項１１記載の発明は、前記請求項１０記載のパラメータ補正回路において、前記複数のスイッチ回路は、更に第３のスイッチ回路を備え、前記第３のスイッチ回路は、前記ミラー回路の出力端子とグランドとの間に接続され、前記電圧測定回路は、前記ミラー回路から第３のスイッチ回路に電流を流した場合の第３のスイッチ回路の前記ミラー回路の出力端子に接続されている側の電圧を測定することを特徴とする。 Invention of claim 11, wherein, in the parameter correction circuit of claim 10, wherein the plurality of switching circuits further includes a third switch circuit, the third switch circuit, and an output terminal of said mirror circuit The voltage measuring circuit is connected to the ground, and the voltage measuring circuit is connected to the output terminal of the mirror circuit of the third switch circuit when a current flows from the mirror circuit to the third switch circuit. Is measured.

請求項１２記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電流供給回路は、電流源と、前記電流源に接続され、前記電流源の電流と同一値の電流を第１の出力端子から前記基準パラメータに流すと共に第２の出力端子から前記可変パラメータに流すミラー回路とを備えることを特徴とする。   According to a twelfth aspect of the present invention, in the parameter correction circuit according to the first aspect, the current supply circuit is connected to a current source and the current source, and a current having the same value as the current of the current source is a first value. And a mirror circuit for flowing from the output terminal to the reference parameter and flowing from the second output terminal to the variable parameter.

請求項１３記載の発明は、前記請求項１２記載のパラメータ補正回路において、複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、前記第１のスイッチ回路は、前記基準パラメータと前記電圧測定回路との間に配置され、前記第２のスイッチ回路は、前記可変パラメータと前記電圧測定回路との間に配置されることを特徴とする。   According to a thirteenth aspect of the present invention, in the parameter correction circuit according to the twelfth aspect, the plurality of switch circuits include first and second switch circuits, and the first switch circuit includes the reference parameter and the voltage. The second switch circuit is disposed between the variable parameter and the voltage measurement circuit.

請求項１４記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電流供給回路は、負荷回路を備え、前記負荷回路は、ソースが電源又は接地に接続され、ドレインから電流を供給するトランジスタと、前記トランジスタのゲートに接続され、前記トランジスタのＯＮ/ＯＦＦを制御するスイッチ回路とを備えることを特徴とする。   According to a fourteenth aspect of the present invention, in the parameter correction circuit according to the first aspect, the current supply circuit includes a load circuit, and the load circuit supplies a current from a drain with a source connected to a power supply or a ground. A transistor and a switch circuit connected to the gate of the transistor and controlling ON / OFF of the transistor are provided.

請求項１５記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電圧測定回路は、前記基準パラメータの電圧を保持するサンプルホールド回路と、前記可変パラメータの電圧を前記サンプルホールド回路に保持した前記基準パラメータの電圧と比較するコンパレータとを備えることを特徴とする。   According to a fifteenth aspect of the present invention, in the parameter correction circuit according to the first aspect, the voltage measurement circuit includes a sample hold circuit that holds the voltage of the reference parameter, and holds the voltage of the variable parameter in the sample hold circuit. And a comparator for comparing with the voltage of the reference parameter.

請求項１６記載の発明は、前記請求項２記載のパラメータ補正回路は、前記可変抵抗素子の抵抗値が目標値に補正された後に、前記電流供給回路又は他の電流供給回路から前記可変抵抗素子に電流を流した際の前記可変抵抗素子に生じる電圧を取り出す電流電圧変換器として使用されることを特徴とする。 According to a sixteenth aspect of the present invention, in the parameter correction circuit according to the second aspect, after the resistance value of the variable resistance element is corrected to a target value, the variable resistance element is supplied from the current supply circuit or another current supply circuit. It is used as a current-voltage converter for taking out a voltage generated in the variable resistance element when a current is passed through.

請求項１７記載の発明は、前記請求項１記載のパラメータ補正回路において、前記半導体集積回路には、前記可変パラメータと同一構成の他の可変パラメータを備え、前記他の可変パラメータは、前記パラメータ補正回路に備える可変パラメータと同一のパラメータ値調整を施こすことが可能であることを特徴とする。   According to a seventeenth aspect of the present invention, in the parameter correction circuit according to the first aspect, the semiconductor integrated circuit includes another variable parameter having the same configuration as the variable parameter, and the other variable parameter is the parameter correction circuit. It is possible to perform the same parameter value adjustment as the variable parameter provided in the circuit.

請求項１８記載の発明は、前記請求項３記載のパラメータ補正回路は、前記可変インダクタのインダクタンス値が目標値に補正された後に、発振周波数が所定周波数に設定される発振回路として使用されることを特徴とする。   The parameter correction circuit according to claim 18 is used as an oscillation circuit in which the oscillation frequency is set to a predetermined frequency after the inductance value of the variable inductor is corrected to a target value. It is characterized by.

請求項１９記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータは、単位パラメータが複数個直列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの直列回路を取り出し可能であることを特徴とする。   According to a nineteenth aspect of the present invention, in the parameter correction circuit according to the first aspect, the variable parameter is formed by connecting a plurality of unit parameters in series, and among all the unit parameters provided, the variable parameter is an arbitrary A series circuit of a number of unit parameters can be taken out.

請求項２０記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータは、単位パラメータが複数個並列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの並列回路を取り出し可能であることを特徴とする。   According to a twentieth aspect of the present invention, in the parameter correction circuit according to the first aspect, the variable parameter includes a plurality of unit parameters connected in parallel, and is an arbitrary continuous parameter among all the unit parameters provided. It is possible to extract a parallel circuit of a number of unit parameters.

請求項２１記載の発明は、コンピュータを用いて可変パラメータのパラメータ値を補正するようにしたパラメータ補正方法であって、前記コンピュータは、予めパラメータ値が判った基準パラメータに電流供給回路を接続し、前記電流供給回路から前記基準パラメータに電流を流し、その際に前記基準パラメータに生じる電圧を計測し、前記基準パラメータに生じた電圧及び前記基準パラメータのパラメータ値に基づいて、前記電流供給回路から供給される電流値を算出し、この電流値に基づいて前記可変パラメータのパラメータ値が目標値である場合の可変パラメータに生じる目標電圧を算出し、その後、前記電流供給回路から前記可変パラメータに電流を流し、その際に前記可変パラメータに生じる電圧を計測しながら、その電圧が前記目標電圧になるように、可変パラメータのパラメータ値を補正することを特徴とする。 The invention according to claim 21 is a parameter correction method in which a parameter value of a variable parameter is corrected using a computer, the computer connecting a current supply circuit to a reference parameter whose parameter value is known in advance, A current is passed from the current supply circuit to the reference parameter, a voltage generated in the reference parameter is measured at that time, and the current is supplied from the current supply circuit based on the voltage generated in the reference parameter and the parameter value of the reference parameter. A target voltage generated in the variable parameter when the parameter value of the variable parameter is a target value based on the current value, and then a current is supplied from the current supply circuit to the variable parameter. While measuring the voltage generated in the variable parameter at that time, the voltage is So that the target voltage, and corrects the parameter value of the variable parameter.

以上により、請求項１〜２１記載の発明では、電流源に接続されたミラー回路から予めパラメータ値の判った基準パラメータに電流が流されて、その際の基準パラメータに生じる電圧が検出され、この電圧に基づいて電流源の電流値が算出されるので、電流源の製造ばらつきに起因してその電流値がばらついても、個々の電流源の電流値に対応して可変パラメータのパラメータ値を補正することが可能である。   As described above, in the invention described in claims 1 to 21, a current is passed from the mirror circuit connected to the current source to the reference parameter whose parameter value is known in advance, and the voltage generated in the reference parameter at that time is detected. Since the current value of the current source is calculated based on the voltage, even if the current value varies due to manufacturing variations of the current source, the parameter value of the variable parameter is corrected according to the current value of each current source. Is possible.

特に、請求項１１記載の発明では、基準パラメータ及び可変パラメータに生じる電圧の測定時に、その電圧値に第１及び第２のスイッチ回路のパラメータ値が影響を及ぼしても、別途、ミラー回路から第３のスイッチ回路に電流が流されて、その際に第３のスイッチ回路に生じる電圧が測定されるので、基準パラメータ及び可変パラメータに各々生じた電圧から前記第３のスイッチ回路に生じた電圧分を減じれば、第１及び第２のスイッチ回路の影響を除去することができ、可変パラメータの補正をより一層に精度良くできる。   In particular, in the invention according to the eleventh aspect, even if the parameter values of the first and second switch circuits affect the voltage value when measuring the voltage generated in the reference parameter and the variable parameter, the mirror circuit separately requires Current is passed through the third switch circuit, and the voltage generated in the third switch circuit at that time is measured. Therefore, the voltage generated in the third switch circuit from the voltage generated in each of the reference parameter and the variable parameter. If is reduced, the influence of the first and second switch circuits can be eliminated, and the correction of the variable parameter can be made even more accurately.

また、請求項１３記載の発明では、基準パラメータはミラー回路の第１の出力端子にスイッチ回路を介さずに接続され、また可変パラメータもミラー回路の第２の出力端子にスイッチ回路を介さずに接続されるので、これ等パラメータに生じる電圧の測定やパラメータ値の算出に際して、スイッチ回路のパラメータ値を考慮することなく、精度の高いパラメータ補正が可能である。   In the invention according to claim 13, the reference parameter is connected to the first output terminal of the mirror circuit without passing through the switch circuit, and the variable parameter is also connected to the second output terminal of the mirror circuit without passing through the switch circuit. Since they are connected, it is possible to perform highly accurate parameter correction without considering the parameter value of the switch circuit when measuring the voltage generated in these parameters or calculating the parameter value.

更に、請求項１４記載の発明では、最初に、負荷回路に基準パラメータを直列接続して、その際に基準パラメータに生じる電圧が測定され、その後、負荷回路に可変パラメータを直列接続して、その際に可変パラメータに生じる電圧が前記基準パラメータに生じた電圧に等しくなるように可変パラメータのパラメータ値が調整される。従って、基準パラメータを可変パラメータの目標値に等しい値のものに選定しておけば、負荷回路の製造ばらつきの影響を受けることなく、可変パラメータのパラメータ値を目標値に補正することが可能である。   Furthermore, in the invention described in claim 14, first, a reference parameter is connected in series to the load circuit, and a voltage generated in the reference parameter is measured at that time, and then a variable parameter is connected in series to the load circuit. The parameter value of the variable parameter is adjusted so that the voltage generated in the variable parameter becomes equal to the voltage generated in the reference parameter. Therefore, if the reference parameter is selected to have a value equal to the target value of the variable parameter, it is possible to correct the parameter value of the variable parameter to the target value without being affected by manufacturing variations of the load circuit. .

以上説明したように、請求項１〜２１記載の発明によれば、半導体集積回路の内部に可変パラメータと、その可変パラメータの補正回路とを備える場合に、その可変パラメータの補正に際して、半導体集積回路内部に備える電流供給回路を使用するときに、その電流供給回路に含まれるミラー回路や定電流源などの製造ばらつきが存在して、その絶対精度がとれなくても、可変パラメータのパラメータ値を目標値に精度良く補正することが可能である。   As described above, according to the invention described in claims 1 to 21, when a variable parameter and a correction circuit for the variable parameter are provided inside the semiconductor integrated circuit, the semiconductor integrated circuit is used for correcting the variable parameter. When using an internal current supply circuit, even if there are manufacturing variations in the mirror circuit or constant current source included in the current supply circuit and the absolute accuracy cannot be achieved, the parameter value of the variable parameter is targeted. It is possible to correct the value with high accuracy.

特に、請求項１１記載の発明によれば、基準パラメータに流す電流と可変パラメータに流す電流とを第１及び第２のスイッチ回路により切換える場合に、それ等スイッチ回路のパラメータ値の影響があるときであっても、それ等の影響を除去して、可変パラメータの補正を精度良く補正することが可能である。   In particular, according to the eleventh aspect of the present invention, when the current flowing through the reference parameter and the current flowing through the variable parameter are switched by the first and second switch circuits, the parameter values of the switch circuits are affected. Even so, it is possible to correct the variable parameters with high accuracy by removing such influences.

更に、請求項１３記載の発明によれば、基準パラメータ及び可変パラメータに流す電流をミラー回路からスイッチ回路を介さずに直接流したので、スイッチ回路のパラメータ値の影響を受けることなく、可変パラメータのパラメータ値を目標値に精度良く補正することが可能である。   According to the thirteenth aspect of the present invention, since the current to be supplied to the reference parameter and the variable parameter is directly supplied from the mirror circuit without passing through the switch circuit, the variable parameter is not affected by the parameter value of the switch circuit. It is possible to accurately correct the parameter value to the target value.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるパラメータ補正回路を含んだ半導体集積回路の概略構成を示す。 (First embodiment)
FIG. 1 shows a schematic configuration of a semiconductor integrated circuit including a parameter correction circuit according to the first embodiment of the present invention.

図１において、１００は例えば記録型光ディスクのデータ書き込み/読みだし用システム用等の半導体集積回路（ＬＳＩ）、１０１はＰＬＬ回路である。前記ＰＬＬ回路１０１は、位相比較器１０２と、チャージポンプ回路１０３と、フィルタ回路１０４と、電圧制御発振器１０５と、分周器１０６とを備える。前記フィルタ回路１０４は、可変抵抗素子Ｒｖと、２個の容量素子Ｃ１、Ｃ２とを備える。前記ＰＬＬ回路１０１は、前記フィルタ回路１０４の２個の容量素子Ｃ１、Ｃ２を除いて前記半導体集積回路１００に内蔵される。前記フィルタ回路１０４において、半導体集積回路１００の外部に配置された２個の容量素子Ｃ１、Ｃ２は、半導体集積回路１００の内部に配置された可変抵抗Ｒｖとは半導体集積回路１００の外部端子ｔ１を介して接続され、半導体集積回路１００の内部に配置されたチャージポンプ回路１０３とは外部端子ｔ０を介して接続されている。   In FIG. 1, reference numeral 100 denotes a semiconductor integrated circuit (LSI) for a data writing / reading system for a recordable optical disk, for example, and 101 denotes a PLL circuit. The PLL circuit 101 includes a phase comparator 102, a charge pump circuit 103, a filter circuit 104, a voltage controlled oscillator 105, and a frequency divider 106. The filter circuit 104 includes a variable resistance element Rv and two capacitive elements C1 and C2. The PLL circuit 101 is built in the semiconductor integrated circuit 100 except for the two capacitive elements C1 and C2 of the filter circuit 104. In the filter circuit 104, the two capacitance elements C1 and C2 arranged outside the semiconductor integrated circuit 100 are different from the variable resistor Rv arranged inside the semiconductor integrated circuit 100 with the external terminal t1 of the semiconductor integrated circuit 100. And the charge pump circuit 103 arranged inside the semiconductor integrated circuit 100 is connected via an external terminal t0.

前記ＰＬＬ回路１０１において、位相比較器１０２は、外部基準クロックＣＬｅｘと前記分周器１０６からの内部クロックＣＬｉｎとの位相を比較し、その位相差に応じてＵＰ信号又はＤＯＷＮ信号をチャージポンプ回路１０３に送る。チャージポンプ回路１０３は、前記位相比較器１０２からのＵＰ信号又はＤＯＷＮ信号に応じてフィルタ回路１０４を充電及び放電する。フィルタ回路１０４は、チャージポンプ回路１０３からの充電及び放電動作を積分して、直流電圧に変換し、電圧制御発振器１０５の入力電圧とする。この入力電圧により電圧制御発振器１０５の出力周波数が変化させられ、分周器１０６は前記電圧制御発振器１０５からの出力周波数を分周する。これ等の一連の動作を繰り返すことにより、最終的に外部基準クロックＣＬｅｘの位相と内部クロックＣＬｉｎの位相とが同期する。   In the PLL circuit 101, the phase comparator 102 compares the phases of the external reference clock CLex and the internal clock CLin from the frequency divider 106, and supplies the UP signal or the DOWN signal to the charge pump circuit 103 according to the phase difference. Send to. The charge pump circuit 103 charges and discharges the filter circuit 104 according to the UP signal or DOWN signal from the phase comparator 102. The filter circuit 104 integrates the charging and discharging operations from the charge pump circuit 103 and converts them into a DC voltage, which is used as the input voltage of the voltage controlled oscillator 105. The output frequency of the voltage controlled oscillator 105 is changed by this input voltage, and the frequency divider 106 divides the output frequency from the voltage controlled oscillator 105. By repeating these series of operations, the phase of the external reference clock CLex and the phase of the internal clock CLin are finally synchronized.

前記ＰＬＬ回路１０１のフィルタ回路１０４に備える可変抵抗Ｒｖは、例えば記録型光ディスクがＤＶＤ−ＲやＤＶＤ−ＲＷなどである場合には、データ書き込みの倍速が２倍速、４倍速、８倍速など、複数設定されている関係から、選択された倍速に応じてＰＬＬ回路１０１のループ帯域を変更するために設けられていて、半導体集積回路１００内に配置されている。尚、ＰＬＬ回路１０１がＤＶＤ−Ｒ、ＤＶＤ−ＲＷ及びＲＡＭ用として兼用される場合には、２個の容量素子Ｃ１、Ｃ２の組合せは、これ等別に設けて、３種の容量素子組を設けても良い。   The variable resistor Rv provided in the filter circuit 104 of the PLL circuit 101 has a plurality of data writing speeds of 2 ×, 4 ×, 8 ×, etc., when the recordable optical disc is a DVD-R or DVD-RW, for example. In order to change the loop band of the PLL circuit 101 according to the selected double speed from the set relationship, it is arranged in the semiconductor integrated circuit 100. When the PLL circuit 101 is also used for DVD-R, DVD-RW and RAM, the combination of the two capacitive elements C1 and C2 is provided separately, and three types of capacitive element sets are provided. May be.

そして、前記半導体集積回路１００内には、パラメータ補正回路Ａが内蔵されている。このパラメータ補正回路Ａは、前記可変抵抗Ｒｖを可変パラメータとして含んでいる。以下、このパラメータ補正回路Ａの構成の具体例を説明する。   A parameter correction circuit A is built in the semiconductor integrated circuit 100. The parameter correction circuit A includes the variable resistor Rv as a variable parameter. A specific example of the configuration of the parameter correction circuit A will be described below.

図２（ａ）は、前記パラメータ補正回路Ａの構成を示す。ここでは、パラメータとして既述の通り可変抵抗素子Ｒｖの場合について説明する。   FIG. 2A shows the configuration of the parameter correction circuit A. Here, the case of the variable resistance element Rv as described above as a parameter will be described.

図２（ａ）において、ＩＳは電流供給回路であって、電流源１と、前記電流源１の電流に応じてその電流値に等しい電流Ｉ１を流すトランジスタから構成されたミラー回路２とから構成される。３及び４は独立したスイッチ回路、ＲはＬＳＩ１００の外部に配置している基準抵抗素子（基準パラメータ）、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子（可変パラメータ）であり、前記図１で説明した可変抵抗素子Ｒｖである。また、７は電圧測定回路、８はＣＰＵ（コンピュータ）である。   In FIG. 2A, IS is a current supply circuit, which is composed of a current source 1 and a mirror circuit 2 composed of a transistor for passing a current I1 equal to the current value according to the current of the current source 1. Is done. 3 and 4 are independent switch circuits, R is a reference resistance element (reference parameter) arranged outside the LSI 100, and Rv is a variable resistance element (variable parameter) whose resistance value can be switched from 0Ω to the maximum value RvΩ. The variable resistance element Rv described in FIG. Reference numeral 7 is a voltage measuring circuit, and 8 is a CPU (computer).

本実施の形態のパラメータ補正回路では、定電流源１がミラー回路２に接続され、ミラー回路２の出力端子２ａには、第１のスイッチ回路３及びＬＳＩ１００の外部端子９を介して基準抵抗素子（基準パラメータ）Ｒの一端が接続され、基準抵抗素子Ｒの他端は接地（ＧＮＤ）に接続されていて、定電流源１からの電流に等しい電流値Ｉ１の電流が基準抵抗素子Ｒに供給される。同様に、ミラー回路２の出力端子２ａには、第２のスイッチ回路４を介して可変抵抗素子（可変パラメータ）Ｒｖの一端が接続され、この可変抵抗素子Ｒｖの他端はＧＮＤに接続されている。   In the parameter correction circuit of this embodiment, the constant current source 1 is connected to the mirror circuit 2, and the reference resistance element is connected to the output terminal 2 a of the mirror circuit 2 via the first switch circuit 3 and the external terminal 9 of the LSI 100. (Reference parameter) One end of R is connected, and the other end of reference resistance element R is connected to ground (GND), and a current having a current value I1 equal to the current from constant current source 1 is supplied to reference resistance element R Is done. Similarly, one end of a variable resistance element (variable parameter) Rv is connected to the output terminal 2a of the mirror circuit 2 via the second switch circuit 4, and the other end of the variable resistance element Rv is connected to GND. Yes.

更に、ミラー回路２の出力端子２ａには電圧測定回路７が接続されており、この電圧測定回路７は、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖに生じた電圧を測定し、この電圧をＡ／Ｄ変換してＣＰＵ（コンピュータ）８に出力する。ＣＰＵ８（調整回路）は、前記電圧測定回路７で測定された電圧等に基づいて所定の演算をし、その演算結果に合うように可変抵抗素子Ｒｖの抵抗値を調整、設定する。   Further, a voltage measurement circuit 7 is connected to the output terminal 2a of the mirror circuit 2. The voltage measurement circuit 7 measures the voltage generated in the reference resistance element R and the variable resistance element Rv, and uses this voltage as A / D-converted and output to CPU (computer) 8. The CPU 8 (adjustment circuit) performs a predetermined calculation based on the voltage measured by the voltage measurement circuit 7 and adjusts and sets the resistance value of the variable resistance element Rv so as to match the calculation result.

次に、本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。   Next, the operation of the parameter correction circuit in the present embodiment will be described below.

先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに設定する。この状態では、定電流源１の電流値Ｉ１はミラー回路２によって第１のスイッチ回路３を介して基準抵抗素子Ｒに与えられる。この時、抵抗値Ｒｒの基準抵抗素子Ｒに生じる電位差Ｖｒ＝Ｒｒ*Ｉ１が電圧測定回路７によって測定され、この電圧値ＶｒはＣＰＵ８に出力され、記憶される。基準抵抗素子Ｒの抵抗値Ｒｒは予め判っているので、定電流源１の電流値Ｉ１はＩ１＝Ｖｒ/Ｒｒが求められる。この電流値Ｉ１により、可変抵抗素子Ｒｖが目標値Ｒの抵抗値をとるためには、電圧測定回路７での測定電圧Ｒ*Ｉ１が、Ｒ*Ｉ１＝Ｒ*Ｖｒ/Ｒｒになるように調整すれば良いことが判る。   First, the operation at the time of correcting the resistance value of the variable resistance element Rv will be described. The first switch circuit 3 is set to ON and the second switch circuit 4 is set to OFF. In this state, the current value I1 of the constant current source 1 is given to the reference resistance element R by the mirror circuit 2 via the first switch circuit 3. At this time, the potential difference Vr = Rr * I1 generated in the reference resistance element R having the resistance value Rr is measured by the voltage measurement circuit 7, and the voltage value Vr is output to the CPU 8 and stored therein. Since the resistance value Rr of the reference resistance element R is known in advance, the current value I1 of the constant current source 1 is obtained as I1 = Vr / Rr. In order for the variable resistance element Rv to take the resistance value of the target value R by this current value I1, the measurement voltage R * I1 in the voltage measurement circuit 7 is adjusted so that R * I1 = R * Vr / Rr. I know what to do.

次に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。今度は、同じ定電流源１の電流値Ｉ１がミラー回路２によって第２のスイッチ回路４を介して可変抵抗素子Ｒｖに与えられる。ここで、可変抵抗素子Ｒｖの抵抗値は、製造ばらつきにより目標値Ｒでなく、所定値Ｒ１になっているとする。この抵抗値Ｒ１は当然に予め判っていない。この時には、可変抵抗素子Ｒｖに生じる電位差Ｖ１は、Ｖ１＝Ｒ１*Ｉ１であり、電圧測定回路７によって測定されるが、この電圧値Ｖ１が先に演算した電圧値Ｒ*Ｖｒ/Ｒｒになるように可変抵抗素子Ｒｖの抵抗値を調整する。   Next, the first switch circuit 3 is set to OFF and the second switch circuit 4 is set to ON. This time, the current value I1 of the same constant current source 1 is given to the variable resistance element Rv by the mirror circuit 2 via the second switch circuit 4. Here, it is assumed that the resistance value of the variable resistance element Rv is not the target value R but a predetermined value R1 due to manufacturing variations. Naturally, the resistance value R1 is not known in advance. At this time, the potential difference V1 generated in the variable resistance element Rv is V1 = R1 * I1 and is measured by the voltage measuring circuit 7. The voltage value V1 is set to the previously calculated voltage value R * Vr / Rr. The resistance value of the variable resistance element Rv is adjusted.

通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。可変抵抗素子Ｒｖを調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。   In the normal operation, the constant current source 1 is set to OFF, the first switch circuit 3 is set to OFF, and the second switch circuit 4 is set to ON. By maintaining the variable resistance element Rv at the adjusted setting, it can be extracted and used as a resistance output.

ここで、外部に搭載の基準抵抗素子Ｒは、ＬＳＩ１００に内蔵の可変抵抗素子Ｒｖに比べて、抵抗値の精度が高いものを搭載することが可能であるので、例えば、基準抵抗素子Ｒｖとして精度が１％誤差の抵抗値を選んだ場合には、定電流源１が流す電流値Ｉ１´は、Ｉ１´＝Ｖｒ/（Ｒｒ*０．９９）＝１．０１*Ｉ１と算出されるので、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに対して誤差１％以内の抵抗値に補正することが可能である。   Here, since the reference resistance element R mounted on the outside can be mounted with a resistance value having higher accuracy than the variable resistance element Rv built in the LSI 100, for example, the reference resistance element Rv is accurate. When the resistance value with 1% error is selected, the current value I1 ′ flowing through the constant current source 1 is calculated as I1 ′ = Vr / (Rr * 0.99) = 1.01 * I1. The resistance value of the variable resistance element Rv can be corrected to a resistance value within an error of 1% with respect to the target value R.

以上説明したように、本実施の形態によれば、ＬＳＩ外部に基準抵抗素子Ｒを搭載し、この基準抵抗素子Ｒに流れる電流値Ｉ１を精度良く求めることにより、定電流源１の製造ばらつきの影響を受けないパラメータ補正回路を提供することができる。   As described above, according to the present embodiment, the reference resistance element R is mounted outside the LSI, and the current value I1 flowing through the reference resistance element R is obtained with high accuracy. A parameter correction circuit that is not affected can be provided.

尚、可変抵抗素子Ｒｖの抵抗値の上限値（同じ符号Ｒｖを使用する）は、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られており、また、第１及び第２のスイッチ回路３、４自体の抵抗値は影響を無視できるほど小さい値に設計されているとしている。   Note that the upper limit value of resistance value of the variable resistance element Rv (using the same sign Rv) is made in advance so as to satisfy Rv> R, R1, and the first and second switch circuits 3 It is assumed that the resistance value of 4 itself is designed to be small enough to ignore the influence.

また、本実施の形態では、ミラー回路２を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、ミラー回路２をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成、又は、基準電圧に対してこれらミラー回路２と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対側に配置する構成でも良いのは勿論である。更に、ミラー回路２の内部構成についても、ここで説明した構成以外のもので構成しても良い。   In the present embodiment, the configuration in which the mirror circuit 2 is arranged on the power supply side and the reference resistance element R and the variable resistance element Rv are arranged on the GND side has been described. However, the mirror circuit 2 is arranged on the GND side, and the reference resistance element R and Of course, a configuration in which the variable resistance element Rv is disposed on the power supply side or a configuration in which the mirror circuit 2, the reference resistance element R, and the variable resistance element Rv are respectively disposed on the opposite side with respect to the reference voltage may be employed. Furthermore, the internal configuration of the mirror circuit 2 may be configured other than the configuration described here.

更に、基準抵抗素子Ｒは、ＬＳＩ１００の外部端子９に接続して、ＬＳＩ１００の外部に配置したが、その基準抵抗素子ＲをＬＳＩ１００の内部に搭載した場合に、その基準抵抗素子Ｒの製造ばらつきの範囲が狭いときには、この基準抵抗素子ＲをＬＳＩ１００の内部に搭載しても良い。このことは、基準抵抗素子Ｒに限定されず、基準パラメータとして容量素子やインダクタが採用される場合についても同様である。   Further, the reference resistance element R is connected to the external terminal 9 of the LSI 100 and arranged outside the LSI 100. However, when the reference resistance element R is mounted inside the LSI 100, the manufacturing variation of the reference resistance element R is reduced. When the range is narrow, the reference resistance element R may be mounted inside the LSI 100. This is not limited to the reference resistance element R, and the same applies to the case where a capacitive element or an inductor is employed as the reference parameter.

（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照しながら説明する。 (Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to the drawings.

図２（ｂ）は本発明の第２の実施の形態におけるパラメータ補正回路の構成を示す。ここでは、パラメータとしてインダクタの場合について説明する。   FIG. 2B shows the configuration of the parameter correction circuit according to the second embodiment of the present invention. Here, the case of an inductor as a parameter will be described.

図２（ｂ）において、１は、抵抗とトランジスタから構成されたソースフォロアからなる可変電流源、２は前記可変電流源１からの電流に等しい電流Ｉ１を流す２個のｐ型トランジスタから構成されるミラー回路、３及び４は各々独立したスイッチ回路、ＬはＬＳＩ１００の外部に搭載している基準インダクタ、Ｌｖはインダクタンス値が０Ｈ〜ＬｖＨまで切り替え可能な可変インダクタ、７は電圧測定回路、８はＣＰＵである。   In FIG. 2B, 1 is a variable current source composed of a source follower composed of a resistor and a transistor, and 2 is composed of two p-type transistors that pass a current I1 equal to the current from the variable current source 1. Mirror circuits 3 and 4 are independent switch circuits, L is a reference inductor mounted outside the LSI 100, Lv is a variable inductor whose inductance value can be switched from 0H to LvH, 7 is a voltage measuring circuit, and 8 is CPU.

本実施の形態におけるパラメータ補正回路では、可変電流源１がミラー回路２に接続され、ミラー回路２からの電流Ｉ１がスイッチ回路４を介して可変インダクタＬｖに供給され、可変インダクタＬｖの他端はＧＮＤに接続されている。また、ミラー回路２からの電流Ｉ１はスイッチ３回路及びＬＳＩ１００の外部端子９を介して基準インダクタＬにも供給され、基準インダクタＬの他端はＧＮＤに接続されている。更に、ミラー回路２からの電流Ｉ１は電圧測定回路７にも供給されている。電圧測定回路７の出力はＣＰＵ８に与えられ、ＣＰＵ８で演算された結果に応じて可変インダクタＬｖのインダクタンス値が変更される構成になっている。   In the parameter correction circuit in the present embodiment, the variable current source 1 is connected to the mirror circuit 2, the current I1 from the mirror circuit 2 is supplied to the variable inductor Lv through the switch circuit 4, and the other end of the variable inductor Lv is Connected to GND. The current I1 from the mirror circuit 2 is also supplied to the reference inductor L via the switch 3 circuit and the external terminal 9 of the LSI 100, and the other end of the reference inductor L is connected to GND. Further, the current I 1 from the mirror circuit 2 is also supplied to the voltage measurement circuit 7. The output of the voltage measurement circuit 7 is given to the CPU 8, and the inductance value of the variable inductor Lv is changed according to the result calculated by the CPU 8.

以上のように構成された本実施の形態のパラメータ補正回路について、以下、その動作について説明する。先ず、可変インダクタＬｖのインダクタンス値の補正時の動作について説明する。   The operation of the parameter correction circuit of the present embodiment configured as described above will be described below. First, the operation at the time of correcting the inductance value of the variable inductor Lv will be described.

最初に、スイッチ回路４をＯＦＦに、スイッチ回路３をＯＮにする。可変電流源１は、外部から時間に比例する電圧Ｖｉｎを与えると、時間に比例する電流Ｉ１＝Ｉ＊ｔを供給する。この電流Ｉ１は、ミラー回路２により、スイッチ回路３を介して基準インダクタＬに与えられる。この時、基準インダクタＬにより生じる電位差Ｖｒ＝Ｌｒ*ΔＩ１／Δｔ＝Ｌｒ*Ｉが電圧測定回路７により測定される。前記電位差Ｖｒの値はＣＰＵ８に渡され、記憶される。   First, the switch circuit 4 is turned off and the switch circuit 3 is turned on. The variable current source 1 supplies a current I1 = I * t proportional to time when a voltage Vin proportional to time is applied from the outside. This current I1 is given to the reference inductor L by the mirror circuit 2 via the switch circuit 3. At this time, the potential difference Vr = Lr * ΔI1 / Δt = Lr * I generated by the reference inductor L is measured by the voltage measurement circuit 7. The value of the potential difference Vr is transferred to the CPU 8 and stored therein.

次に、スイッチ回路３をＯＦＦ、スイッチ回路４をＯＮにすると、今度は、同じ可変電流源１の電流値Ｉ１がミラー回路２によってスイッチ回路４を介して可変インダクタＬｖに与えられる。可変インダクタＬｖが製造ばらつきによりそのインダクタンス値が目標値Ｌｏでなく、任意値Ｌ１になっていると仮定する。このインダクタ値Ｌ１は製造ばらつきによって発生するため、予め判っていない。この時、可変インダクタＬｖによる電位差Ｖ１＝Ｌ１*ΔＩ１／Δｔ＝Ｌ１*Ｉが電圧測定回路７によって測定されるが、この電圧値が、先に演算した結果Ｌｒ*Ｉになるように、可変インダクタＬｖを調整する。   Next, when the switch circuit 3 is turned OFF and the switch circuit 4 is turned ON, the current value I1 of the same variable current source 1 is given to the variable inductor Lv by the mirror circuit 2 via the switch circuit 4. It is assumed that the inductance value of the variable inductor Lv is not the target value Lo but an arbitrary value L1 due to manufacturing variations. This inductor value L1 is not known in advance because it occurs due to manufacturing variations. At this time, the potential difference V1 = L1 * ΔI1 / Δt = L1 * I due to the variable inductor Lv is measured by the voltage measurement circuit 7, and the variable inductor is set so that this voltage value becomes the result Lr * I calculated previously. Adjust Lv.

通常時の動作については、可変電流源１をＯＦＦ、スイッチ回路４をＯＮ、スイッチ回路３をＯＦＦに設定する。また、可変インダクタＬｖを調整後の設定に維持しておくことにより、インダクタンス値が目標値に調整されたインダクタＬｖとして取り出して使用することができる。   For the normal operation, the variable current source 1 is set to OFF, the switch circuit 4 is set to ON, and the switch circuit 3 is set to OFF. Further, by maintaining the variable inductor Lv at the adjusted setting, the inductor Lv can be taken out and used as the inductor Lv adjusted to the target value.

尚、ＬＳＩ１００の外部に搭載された基準インダクタＬは、ＬＳＩ１００に内蔵された可変インダクタＬｖに比べて、インダクタンス値の精度の高いものを配置することができる。そのため、例えば、基準インダクタＬとして１％のものを選んだ場合には、可変インダクタＬｖのインダクタンス値を最小１％の精度で補正することが可能となる。   Note that the reference inductor L mounted outside the LSI 100 can be arranged with a higher inductance value than the variable inductor Lv built in the LSI 100. Therefore, for example, when 1% is selected as the reference inductor L, the inductance value of the variable inductor Lv can be corrected with a minimum accuracy of 1%.

以上のように、本実施の形態によれば、ＬＳＩ１００の外部に基準インダクタＬを搭載し、基準インダクタＬに充電される電流値を精度よく求めることにより、可変電流源１の製造ばらつきの影響を受けないパラメータ補正回路を提供することができる。   As described above, according to the present embodiment, the reference inductor L is mounted outside the LSI 100, and the current value charged in the reference inductor L is accurately obtained, thereby affecting the influence of manufacturing variations of the variable current source 1. A parameter correction circuit that is not affected can be provided.

但し、可変インダクタＬｖのインダクタンス値の上限値（同符号のＬｖで示す）は、Ｌｖ＞Ｌ、Ｌ１を満たすように予め見込んで作られており、基準インダクタＬ、可変インダクタＬｖの抵抗成分は、各々影響を無視できるほど小さい値に設計されているとする。   However, the upper limit value of the inductance value of the variable inductor Lv (indicated by Lv with the same sign) is made in advance so as to satisfy Lv> L and L1, and the resistance components of the reference inductor L and the variable inductor Lv are: It is assumed that each is designed to have a value that is so small that the influence can be ignored.

また、本実施の形態では、ミラー回路２を電源側に、基準インダクタＬ及び可変インダクタＬｖをＧＮＤ側に配置した構成について述べたが、ミラー回路２をＧＮＤ側に、基準インダクタＬ及び可変インダクタＬｖを電源側配置する構成、又は基準電圧に対してこれらミラー回路２と基準インダクタＬ及び可変インダクタＬｖとを各々反対側に配置する構成でも良いのは勿論である。更に、可変電流源１及びミラー回路２の内部構成についても、ここで説明した構成以外のもので構成しても良い。   In the present embodiment, the configuration in which the mirror circuit 2 is arranged on the power supply side and the reference inductor L and the variable inductor Lv are arranged on the GND side has been described. However, the mirror circuit 2 is arranged on the GND side, and the reference inductor L and the variable inductor Lv are arranged. Of course, the mirror circuit 2, the reference inductor L, and the variable inductor Lv may be arranged on the opposite sides with respect to the reference voltage. Furthermore, the internal configurations of the variable current source 1 and the mirror circuit 2 may be configured other than the configuration described here.

（第３の実施の形態）
以下、本発明の第３の実施の形態について図面を参照しながら説明する。 (Third embodiment)
The third embodiment of the present invention will be described below with reference to the drawings.

図２（ｃ）は本発明の第３の実施の形態におけるパラメータ補正回路の構成を示す。ここでは、パラメータが容量素子の場合、即ち、図１に示したＰＬＬ回路１０１のフィルタ回路１０４が有する容量素子Ｃ１又はＣ２を外部に配置せず、ＬＳＩ１００の内部に可変容量素子として内蔵する場合について述べる。   FIG. 2C shows the configuration of the parameter correction circuit according to the third embodiment of the present invention. Here, when the parameter is a capacitive element, that is, when the capacitive element C1 or C2 included in the filter circuit 104 of the PLL circuit 101 shown in FIG. 1 is not arranged outside and is built in the LSI 100 as a variable capacitive element. State.

図２（ｃ）において、１は電流源、２は前記電流源１からの電流に等しい電流Ｉ１を流す２個のｐ型トランジスタから構成されるミラー回路、３及び４は各々独立したスイッチ回路、ＣはＬＳＩ１００の外部に搭載されている基準容量、Ｃｖは容量値が最初０Ｆ〜最大ＣｖＦまで切り替え可能な可変容量である。尚、可変容量Ｃｖの最大値は同符号Ｃｖで示している。７は電圧測定回路、８はＣＰＵ、４０及び４１は各々独立したスイッチ回路である。   In FIG. 2C, 1 is a current source, 2 is a mirror circuit composed of two p-type transistors that pass a current I1 equal to the current from the current source 1, and 3 and 4 are independent switch circuits, C is a reference capacitor mounted outside the LSI 100, and Cv is a variable capacitor whose capacitance value can be switched from 0F to CvF at the beginning. Note that the maximum value of the variable capacitor Cv is indicated by the same symbol Cv. 7 is a voltage measurement circuit, 8 is a CPU, and 40 and 41 are independent switch circuits.

本実施の形態のパラメータ補正回路では、定電流源１がミラー回路２に接続され、ミラー回路２からの電流Ｉ１がスイッチ回路４を介して可変容量Ｃｖに供給され、可変容量Ｃｖの他端はＧＮＤに接続されている。   In the parameter correction circuit of the present embodiment, the constant current source 1 is connected to the mirror circuit 2, the current I1 from the mirror circuit 2 is supplied to the variable capacitor Cv via the switch circuit 4, and the other end of the variable capacitor Cv is Connected to GND.

また、ミラー回路２からの電流Ｉ１がスイッチ回路３及びＬＳＩ１００の外部端子９を介して基準容量Ｃにも供給され、基準容量Ｃの他端はＧＮＤに接続されている。更に、ミラー回路２からの電流Ｉ１は電圧測定回路７にも供給され、この電圧測定回路７は更にＣＰＵ８に接続され、そのＣＰＵ８で演算された結果に応じて可変容量Ｃｖの容量値をＣＰＵ８により調整、設定できる構成になっている。また、基準容量Ｃ及び可変容量ＣｖのＧＮＤに接続された側とは反対側は、各々、スイッチ回路４０及びスイッチ回路４１を介してＧＮＤに接続されている。   The current I1 from the mirror circuit 2 is also supplied to the reference capacitor C via the switch circuit 3 and the external terminal 9 of the LSI 100, and the other end of the reference capacitor C is connected to GND. Further, the current I1 from the mirror circuit 2 is also supplied to the voltage measurement circuit 7, which is further connected to the CPU 8, and the capacitance value of the variable capacitor Cv is set by the CPU 8 according to the result calculated by the CPU 8. It can be adjusted and set. The opposite sides of the reference capacitor C and the variable capacitor Cv connected to GND are connected to the GND via the switch circuit 40 and the switch circuit 41, respectively.

以上のように構成された本実施の形態のパラメータ補正回路について、以下、その動作について説明する。先ず、可変容量Ｃｖの容量の補正時の動作について説明する。   The operation of the parameter correction circuit of the present embodiment configured as described above will be described below. First, the operation at the time of correcting the capacity of the variable capacity Cv will be described.

最初に、スイッチ回路４及びスイッチ回路３を共にＯＦＦに設定し、基準容量Ｃ及び可変容量Ｃｖの各電荷を初期化するために、スイッチ回路４０及び回路スイッチ４１を各々ＯＮにし、初期化に十分な時間を置いた後にＯＦＦに戻す。   First, both the switch circuit 4 and the switch circuit 3 are set to OFF, and the switch circuit 40 and the circuit switch 41 are respectively turned ON to initialize the charges of the reference capacitor C and the variable capacitor Cv. After a while, return to OFF.

次に、スイッチ回路４をＯＦＦにする。スイッチ回路３を一定時間ＴだけＯＮにした後、ＯＦＦにすると、定電流源１の電流値Ｉ１がミラー回路２によってスイッチ回路３を介して基準容量Ｃに与えられる。この時、基準容量Ｃによる電位差Ｖｒ＝Ｉ１*Ｔ／Ｃｒが電圧測定回路７によって測定される。前記電位差Ｖｒの値はＣＰＵ８に渡され、記憶される。基準容量Ｃｒの値は予め判っているので、定電流源１の電流値Ｉ１＝Ｖｒ＊Ｃｒ／Ｔが求められる。これにより、可変容量Ｃｖが目標値Ｃｏの値をとるためには、電圧測定回路７での測定電圧がＩ１*Ｔ／Ｃｏ＝Ｖｒ＊Ｃｒ／Ｃｏになるように調整すれば良いことが判る。   Next, the switch circuit 4 is turned off. When the switch circuit 3 is turned on for a predetermined time T and then turned off, the current value I1 of the constant current source 1 is given to the reference capacitor C via the switch circuit 3 by the mirror circuit 2. At this time, the potential difference Vr = I1 * T / Cr due to the reference capacitor C is measured by the voltage measuring circuit 7. The value of the potential difference Vr is transferred to the CPU 8 and stored therein. Since the value of the reference capacity Cr is known in advance, the current value I1 = Vr * Cr / T of the constant current source 1 is obtained. Thus, it can be seen that in order for the variable capacitor Cv to take the value of the target value Co, it is only necessary to adjust the measurement voltage in the voltage measurement circuit 7 to be I1 * T / Co = Vr * Cr / Co.

続いて、スイッチ回路３をＯＦＦのままに設定したまま、スイッチ回路４を先ほどと同じ一定時間ＴだけＯＮにし、その後にＯＦＦにすると、今度は同じ定電流源１の電流値Ｉ１がミラー回路２によってスイッチ回路４を介して可変容量Ｃｖに与えられる。可変容量Ｃｖの容量値が製造ばらつきにより目標値Ｃｏでなく、任意値Ｃ１になっていると仮定する。ここで、任意値Ｃ１は製造ばらつきによって発生するため、予め判っていない。この時、可変容量Ｃｖによる電位差Ｖ１＝Ｉ１*Ｔ／Ｃ１が電圧測定回路７によって測定されるが、この電圧値が先に演算した結果Ｖｒ＊Ｃｒ／Ｃｏになるように、可変容量ＣｖをＣＰＵ８で調整する。   Subsequently, when the switch circuit 3 is set to OFF and the switch circuit 4 is turned ON for the same fixed time T as before, and then turned OFF, the current value I1 of the same constant current source 1 is now the mirror circuit 2 Is given to the variable capacitor Cv via the switch circuit 4. It is assumed that the capacitance value of the variable capacitor Cv is not the target value Co but an arbitrary value C1 due to manufacturing variations. Here, since the arbitrary value C1 is generated due to manufacturing variations, it is not known in advance. At this time, the potential difference V1 = I1 * T / C1 due to the variable capacitor Cv is measured by the voltage measuring circuit 7, and the variable capacitor Cv is set to the CPU 8 so that this voltage value becomes Vr * Cr / Co as a result of the previous calculation. Adjust with.

通常時の動作については、定電流源１をＯＦＦ、スイッチ回路４はＯＮ、スイッチ回路３はＯＦＦ、スイッチ回路４０及び４１はＯＦＦに設定する。可変容量Ｃｖを調整後の設定に維持しておくことにより、容量値が目標値Ｃｏに調整された容量Ｃｖとして取り出して使用することができる。   For normal operation, the constant current source 1 is set to OFF, the switch circuit 4 is set to ON, the switch circuit 3 is set to OFF, and the switch circuits 40 and 41 are set to OFF. By maintaining the variable capacitance Cv at the adjusted setting, the capacitance value can be extracted and used as the capacitance Cv adjusted to the target value Co.

尚、ＬＳＩ１００の外部に配置する基準容量Ｃは、ＬＳＩ１００に内蔵の可変容量Ｃｖに比べて、容量値の精度の高いものを搭載することができる。そのため、例えば、基準容量Ｃとして精度１％のものを選んだ場合、Ｉ１´＝Ｖｒ＊Ｃｒ*１．０１／Ｔ＝１．０１*Ｉ１となるので、可変容量Ｃｖの容量値を精度１％以内に調整、補正することが可能となる。   Note that a reference capacitor C arranged outside the LSI 100 can be mounted with a higher accuracy in capacitance value than the variable capacitor Cv built in the LSI 100. Therefore, for example, when a reference capacitor C having an accuracy of 1% is selected, I1 ′ = Vr * Cr * 1.01 / T = 1.01 * I1, and therefore the capacitance value of the variable capacitor Cv is set to an accuracy of 1%. It is possible to adjust and correct within.

以上のように、本実施の形態によれば、ＬＳＩ１００の外部に基準容量Ｃを搭載し、この基準容量Ｃに充電される電流値を精度良く求めることにより、定電流源１の製造ばらつきの影響を受けないパラメータ補正回路を提供することができる。   As described above, according to the present embodiment, the reference capacitor C is mounted outside the LSI 100, and the current value charged in the reference capacitor C is obtained with high accuracy. It is possible to provide a parameter correction circuit that does not receive the error.

但し、可変容量Ｃｖの容量値の上限値（同じ符号Ｃｖ）は、Ｃｖ＞Ｃ、Ｃ１を満たすように予め見込んで作られており、スイッチ回路３、４、１０、１１自体の寄生容量値は影響を無視できるほど小さい値に設計されているとする。   However, the upper limit value of the capacitance value of the variable capacitor Cv (same sign Cv) is made in advance so as to satisfy Cv> C, C1, and the parasitic capacitance value of the switch circuits 3, 4, 10, 11 itself is Assume that the design is so small that the effect can be ignored.

また、本実施の形態では、ミラー回路２を電源側に、基準容量Ｃ及び可変容量ＣｖをＧＮＤ側に配置した構成について述べたが、ミラー回路２をＧＮＤ側に、基準容量Ｃ及び可変容量Ｃｖを電源側に配置する構成、又は基準電圧に対してこれらミラー回路２と基準容量Ｃ及び可変容量Ｃｖとを各々反対側に配置する構成でも良いのは勿論である。更に、ミラー回路２の内部構成についても、ここで説明した構成以外のもので構成しても良い。加えて、基準容量Ｃ及び可変容量Ｃｖの初期化について、２個のスイッチ回路４０、４１を用いてＧＮＤ電圧にするようにしているが、他の基準電圧値に初期化する構成でも同じ結果が得られる。   In this embodiment, the configuration in which the mirror circuit 2 is arranged on the power supply side and the reference capacitor C and the variable capacitor Cv are arranged on the GND side is described. However, the mirror circuit 2 is arranged on the GND side, and the reference capacitor C and the variable capacitor Cv are arranged. Of course, the mirror circuit 2, the reference capacitor C, and the variable capacitor Cv may be disposed on the opposite side with respect to the reference voltage. Furthermore, the internal configuration of the mirror circuit 2 may be configured other than the configuration described here. In addition, for the initialization of the reference capacitor C and the variable capacitor Cv, the two switch circuits 40 and 41 are used to set the GND voltage. However, the same result is obtained even in a configuration in which the reference capacitor C is initialized to another reference voltage value. can get.

（第４の実施の形態）
以下、本発明の第４の実施の形態について図面を参照しながら説明する。 (Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.

図３は本実施の形態におけるパラメータ補正回路の構成を示すものである。ここでも、パラメータが抵抗素子の場合について述べる。   FIG. 3 shows the configuration of the parameter correction circuit in the present embodiment. Here, the case where the parameter is a resistance element will be described.

同図において、１は電流源、１０は第１及び第２の出力端子１０ａ、１０ｂを持ち、トランジスタで構成されたミラー回路、１１、１２は各々独立した第１及び第２のスイッチ回路、ＲはＬＳＩ外部に搭載されたる基準抵抗素子（基準パラメータ）、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子（可変パラメータ）、７は電圧測定回路、８はＣＰＵである。   In the figure, reference numeral 1 denotes a current source, 10 denotes first and second output terminals 10a and 10b, mirror circuits composed of transistors, 11 and 12 denote independent first and second switch circuits, R Is a reference resistance element (reference parameter) mounted outside the LSI, Rv is a variable resistance element (variable parameter) whose resistance value can be switched from 0Ω to the maximum value RvΩ, 7 is a voltage measurement circuit, and 8 is a CPU.

前記パラメータ補正回路において、定電流源１はミラー回路１０に接続され、ミラー回路１０の第１の出力端子１０ａには端子９を介して基準抵抗素子Ｒの一端が直接に接続され、その他端はＧＮＤに接続されている。また、ミラー回路１０の第２の出力端子１０ｂには、可変抵抗素子Ｒｖの一端が直接に接続され、その他端はＧＮＤに接続されている。   In the parameter correction circuit, the constant current source 1 is connected to the mirror circuit 10, one end of the reference resistance element R is directly connected to the first output terminal 10 a of the mirror circuit 10 via the terminal 9, and the other end is Connected to GND. In addition, one end of the variable resistance element Rv is directly connected to the second output terminal 10b of the mirror circuit 10, and the other end is connected to GND.

更に、前記ミラー回路１０の第１の出力端子１０ａには、第１のスイッチ回路１１を介して電圧測定回路７が接続され、第２の出力端子１０ｂにも第２のスイッチ回路１２を介して電圧測定回路７が接続されている。前記電圧測定回路７で計測された電圧は、Ａ/Ｄされた後に、ＣＰＵ８に出力される。ＣＰＵ８は、前記電圧測定回路７で計測された電圧等に基づいて所定の演算を行い、その演算結果に合うように、可変抵抗素子Ｒｖの抵抗値を調整、設定する。   Further, the voltage output circuit 7 is connected to the first output terminal 10a of the mirror circuit 10 via the first switch circuit 11, and the second output terminal 10b is also connected to the first output terminal 10a via the second switch circuit 12. A voltage measurement circuit 7 is connected. The voltage measured by the voltage measuring circuit 7 is output to the CPU 8 after A / D. The CPU 8 performs a predetermined calculation based on the voltage measured by the voltage measurement circuit 7 and adjusts and sets the resistance value of the variable resistance element Rv so as to match the calculation result.

次に、本実施の形態のパラメータ補正回路について、以下、その動作について説明する。   Next, the operation of the parameter correction circuit of the present embodiment will be described below.

先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路１１はＯＮに、第２のスイッチ回路１２はＯＦＦに設定する。この状態では、定電流源１の電流値Ｉ１がミラー回路１０の第１の出力端子１０ａから基準抵抗素子Ｒに与えられる。この時、抵抗値Ｒｒの基準抵抗素子Ｒに生じる電位差Ｖｒ＝Ｒｒ*Ｉ１が電圧測定回路７により測定される。この電位差ＶｒはＣＰＵ８に出力され、記憶される。基準抵抗素子Ｒｒの抵抗値は予め判っているので、定電流源１の電流値Ｉ１は、Ｉ１＝Ｖｒ/Ｒｒにより求められる。この電流値Ｉ１により、可変抵抗素子Ｒｖの抵抗値が目標値Ｒをとるためには、可変抵抗素子Ｒｖにミラー回路１０から電流Ｉ１を流した時に電圧測定回路での測定電圧Ｒ*Ｉ１が、Ｒ*Ｉ１＝Ｒ*Ｖｒ/Ｒｒになるように、可変抵抗素子Ｒｖの抵抗値を調整すれば良いことが判る。   First, the operation at the time of correcting the resistance value of the variable resistance element Rv will be described. The first switch circuit 11 is set to ON, and the second switch circuit 12 is set to OFF. In this state, the current value I1 of the constant current source 1 is applied to the reference resistance element R from the first output terminal 10a of the mirror circuit 10. At this time, the voltage measurement circuit 7 measures the potential difference Vr = Rr * I1 generated in the reference resistance element R having the resistance value Rr. This potential difference Vr is output to the CPU 8 and stored. Since the resistance value of the reference resistance element Rr is known in advance, the current value I1 of the constant current source 1 is obtained by I1 = Vr / Rr. In order for the resistance value of the variable resistance element Rv to take the target value R based on the current value I1, when the current I1 is passed from the mirror circuit 10 to the variable resistance element Rv, the measurement voltage R * I1 in the voltage measurement circuit is It can be seen that the resistance value of the variable resistance element Rv may be adjusted so that R * I1 = R * Vr / Rr.

次に、第１のスイッチ回路１１はＯＦＦに、第２のスイッチ回路１２はＯＮに設定する。この状態において、定電流源１の電流値Ｉ１はミラー回路１０の第２の出力端子１０ｂから可変抵抗素子Ｒｖに与えられる。可変抵抗素子Ｒｖは、その抵抗値が製造ばらつきにより目標値Ｒでなく、所定値Ｒ１になっていると仮定する。この時、可変抵抗素子Ｒｖに生じる電位差Ｖ１（Ｖ１＝Ｒ１*Ｉ１）が電圧測定回路７によって測定されるが、この電圧値Ｖ１が先に演算した電圧Ｒ*Ｖｒ/Ｒｒになるように可変抵抗素子Ｒｖを調整、設定する。   Next, the first switch circuit 11 is set to OFF and the second switch circuit 12 is set to ON. In this state, the current value I1 of the constant current source 1 is given from the second output terminal 10b of the mirror circuit 10 to the variable resistance element Rv. It is assumed that the resistance value of the variable resistance element Rv is not the target value R but a predetermined value R1 due to manufacturing variations. At this time, the potential difference V1 (V1 = R1 * I1) generated in the variable resistance element Rv is measured by the voltage measurement circuit 7, and the variable resistance is set so that the voltage value V1 becomes the voltage R * Vr / Rr calculated previously. The element Rv is adjusted and set.

通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路１１はＯＦＦに、第２のスイッチ回路１２もＯＦＦに設定する。可変抵抗素子Ｒｖを調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。   In the normal operation, the constant current source 1 is turned off, the first switch circuit 11 is turned off, and the second switch circuit 12 is also turned off. By maintaining the variable resistance element Rv at the adjusted setting, it can be extracted and used as a resistance output.

従って、本実施の形態においても、ＬＳＩ外部に基準抵抗素子Ｒを搭載し、この基準抵抗素子Ｒに流れる電流値Ｉ１を精度良く求めることにより、定電流源１の製造ばらつきの影響を受けることなく、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに補正することができる。   Therefore, also in the present embodiment, the reference resistance element R is mounted outside the LSI, and the current value I1 flowing through the reference resistance element R is accurately obtained, so that the constant current source 1 is not affected by manufacturing variations. The resistance value of the variable resistance element Rv can be corrected to the target value R.

しかも、前記第１の実施の形態では、基準抵抗素子Ｒに生じる電圧Ｖｒと可変抵抗素子Ｒｖに生じる電圧Ｖ１とを測定する際には、ミラー回路２からの電流を第１のスイッチ回路３又は第２のスイッチ回路４を介して流すため、第１及び第２のスイッチ回路３、４の抵抗成分の大きさを設計時に考慮する必要があるが、本実施の形態では、第１及び第２のスイッチ回路１１、１２を介さずに基準抵抗素子Ｒ及び可変抵抗素子Ｒｖに電流を直接に流すので、これらスイッチ回路１１、１２の抵抗成分による影響を考慮する必要がなく、可変抵抗素子Ｒｖの抵抗値をより一層精度良く目標値Ｒに補正することが可能である。   Moreover, in the first embodiment, when measuring the voltage Vr generated in the reference resistance element R and the voltage V1 generated in the variable resistance element Rv, the current from the mirror circuit 2 is changed to the first switch circuit 3 or In order to flow through the second switch circuit 4, it is necessary to consider the size of the resistance component of the first and second switch circuits 3 and 4 at the time of design. Since the current flows directly to the reference resistance element R and the variable resistance element Rv without passing through the switch circuits 11 and 12, there is no need to consider the influence of the resistance components of the switch circuits 11 and 12, and the variable resistance element Rv It is possible to correct the resistance value to the target value R with higher accuracy.

尚、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られる。また、本実施の形態では、ミラー回路１０を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について述べたが、ミラー回路１０をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成、又は基準電圧に対してミラー回路１０と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対の位置に配置する構成を採用しても構わないのは、前記第１の実施の形態と同様である。更に、ミラー回路１０の内部構成も、ここで述べた構成以外の構成であっても良い。   The upper limit value Rv of the resistance value of the variable resistance element Rv is made in advance so as to satisfy Rv> R and R1. In the present embodiment, the configuration in which the mirror circuit 10 is arranged on the power supply side and the reference resistance element R and the variable resistance element Rv are arranged on the GND side is described. However, the mirror circuit 10 is arranged on the GND side, the reference resistance element R and A configuration in which the variable resistance element Rv is arranged on the power supply side, or a configuration in which the mirror circuit 10, the reference resistance element R, and the variable resistance element Rv are respectively arranged at opposite positions with respect to the reference voltage may be adopted. This is the same as the first embodiment. Furthermore, the internal configuration of the mirror circuit 10 may be a configuration other than the configuration described here.

（第５の実施の形態）
次に、本発明の第５の実施の形態について図面を参照しながら説明する。 (Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to the drawings.

図４（ａ）は本実施の形態におけるパラメータ補正回路の構成を示すものである。ここでも、パラメータが抵抗素子である場合について述べる。   FIG. 4A shows the configuration of the parameter correction circuit in this embodiment. Here, the case where the parameter is a resistance element will be described.

図４（ａ）において、１５は負荷回路であって、電源側と接地側とに切り換わるスイッチ回路１５ａと、Ｐチャネル型トランジスタ１５ｂとから構成される。前記Ｐチャネル型トランジスタ１５ｂは、そのソースが電源に接続され、そのゲートに前記スイッチ回路１５ａで選択された電源電位又は接地電位が入力される。   In FIG. 4A, reference numeral 15 denotes a load circuit, which includes a switch circuit 15a that switches between a power supply side and a ground side, and a P-channel transistor 15b. The source of the P-channel transistor 15b is connected to the power supply, and the power supply potential or ground potential selected by the switch circuit 15a is input to the gate.

また、３、４は各々独立したスイッチ回路、ＲはＬＳＩの外部に端子９を介して搭載している基準抵抗素子、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子、７は電圧測定回路、８はＣＰＵである。   3 and 4 are independent switch circuits, R is a reference resistance element mounted outside the LSI via a terminal 9, Rv is a variable resistance element whose resistance value can be switched from 0Ω to the maximum value RvΩ, 7 Is a voltage measuring circuit, and 8 is a CPU.

本実施の形態におけるパラメータ補正回路では、図２（ａ）〜（ｃ）及び図３で説明したミラー回路２に代えて、負荷回路１５のＰチャネル型トランジスタ１５ｂのドレインが第１のスイッチ回路３を介して基準抵抗素子Ｒの一端に接続され、基準抵抗素子Ｒの他端はＧＮＤに接続されている。また、負荷回路１５のＰチャネル型トランジスタ１５ｂのドレインは第２のスイッチ回路４を介して可変抵抗素子Ｒｖにも接続され、この可変抵抗素子Ｒｖの他端はＧＮＤに接続されている。更に、負荷回路１５のＰチャネル型トランジスタ１５ｂのドレインは、電圧測定回路７にも接続され、この電圧測定回路７で測定された電圧はＣＰＵ８に出力される。ＣＰＵ８は、前記測定された電圧に基づいて所定の演算を行い、その演算結果に合うように、可変抵抗素子Ｒｖの抵抗値を調整、設定する。   In the parameter correction circuit according to the present embodiment, the drain of the P-channel transistor 15b of the load circuit 15 is replaced with the first switch circuit 3 instead of the mirror circuit 2 described with reference to FIGS. 2 (a) to 2 (c) and FIG. Is connected to one end of the reference resistance element R, and the other end of the reference resistance element R is connected to GND. The drain of the P-channel transistor 15b of the load circuit 15 is also connected to the variable resistance element Rv via the second switch circuit 4, and the other end of the variable resistance element Rv is connected to GND. Further, the drain of the P-channel transistor 15b of the load circuit 15 is also connected to the voltage measurement circuit 7, and the voltage measured by the voltage measurement circuit 7 is output to the CPU 8. The CPU 8 performs a predetermined calculation based on the measured voltage, and adjusts and sets the resistance value of the variable resistance element Rv so as to match the calculation result.

以上のように構成された本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。   The operation of the parameter correction circuit according to the present embodiment configured as described above will be described below.

先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。負荷回路１５のスイッチ回路１５ａはＧＮＤ側に、第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに設定する。この時、負荷回路１５のＰチャネル型トランジスタ１５ｂがＯＮして、電源（電源電圧ＶＤＤ）とＧＮＤとの間にこのＰチャネル型トランジスタ１５ｂと基準抵抗素子Ｒとが直列に接続された状態となり、負荷回路１５のＰチャネル型トランジスタ１５ｂの抵抗値（所定パラメータ値）ＲＬと基準抵抗素子Ｒの抵抗値Ｒｒとにより、基準抵抗素子Ｒには電位差ＶＬ＝Ｒｒ/（Ｒｒ＋ＲＬ）*ＶＤＤが発生し、この電位差ＶＬが電圧測定回路７によって測定される。この電位差ＶＬはＡ/Ｄ変換されてＣＰＵ８に出力されて、記憶される。   First, the operation at the time of correcting the resistance value of the variable resistance element Rv will be described. The switch circuit 15a of the load circuit 15 is set to the GND side, the first switch circuit 3 is set to ON, and the second switch circuit 4 is set to OFF. At this time, the P-channel transistor 15b of the load circuit 15 is turned ON, and the P-channel transistor 15b and the reference resistance element R are connected in series between the power supply (power supply voltage VDD) and GND. Due to the resistance value (predetermined parameter value) RL of the P-channel transistor 15b of the load circuit 15 and the resistance value Rr of the reference resistance element R, a potential difference VL = Rr / (Rr + RL) * VDD is generated in the reference resistance element R. This potential difference VL is measured by the voltage measurement circuit 7. This potential difference VL is A / D converted, outputted to the CPU 8, and stored.

次に、負荷回路１５のスイッチ回路１５ａはＧＮＤ側にしたまま、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。今度は、負荷回路１５のＰチャネル型トランジスタ１５ｂと可変抵抗素子Ｒｖにより、未知の抵抗値Ｒ１の可変抵抗素子Ｒｖには電位差ＶＬ’＝Ｒ１/（Ｒ１＋ＲＬ）*ＶＤＤが生じ、この電位差ＶＬ’が電圧測定回路７によって測定される。この電圧値ＶＬ’が先にＣＰＵ８に記憶した電位差ＶＬになるように、可変抵抗素子Ｒｖの抵抗値を調整、設定する。   Next, the first switch circuit 3 is set to OFF and the second switch circuit 4 is set to ON while the switch circuit 15a of the load circuit 15 is set to the GND side. This time, the potential difference VL ′ = R1 / (R1 + RL) * VDD is generated in the variable resistance element Rv having the unknown resistance value R1 by the P-channel transistor 15b and the variable resistance element Rv of the load circuit 15, and this potential difference VL ′ is It is measured by the voltage measurement circuit 7. The resistance value of the variable resistance element Rv is adjusted and set so that the voltage value VL ′ becomes the potential difference VL previously stored in the CPU 8.

通常時の動作については、負荷回路１５のスイッチ回路１５ａは電源ＶＤＤ側に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。可変抵抗素子Ｒｖの抵抗値を調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。   Regarding normal operation, the switch circuit 15a of the load circuit 15 is set to the power supply VDD side, the first switch circuit 3 is set to OFF, and the second switch circuit 4 is set to ON. By maintaining the resistance value of the variable resistance element Rv at the adjusted setting, it can be extracted and used as a resistance output.

以上説明したように、本実施の形態では、ＬＳＩの外部に基準抵抗素子Ｒを搭載し、その抵抗値と可変抵抗素子Ｒｖの抵抗値とを比較することにより、負荷回路１５の製造ばらつきの影響を受けずに、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに精度良く補正することができる。尚、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られており、また、第１及び第２のスイッチ回路３、４自体の抵抗値は影響を無視できるほど小さい値に設計されていると仮定する。   As described above, in this embodiment, the reference resistance element R is mounted outside the LSI, and the resistance value of the load circuit 15 is compared with the resistance value of the variable resistance element Rv. The resistance value of the variable resistance element Rv can be accurately corrected to the target value R without receiving the signal. The upper limit value Rv of the resistance value of the variable resistance element Rv is made in advance so as to satisfy Rv> R, R1, and the resistance values of the first and second switch circuits 3 and 4 themselves are Assume that the design is small enough to ignore the effect.

また、本実施の形態では、負荷回路１５を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、負荷回路１５をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成であっても良い。この場合には、負荷回路１５のＰチャネル型トランジスタ１５ｂはＮチャネル型トランジスタに置換され、このＮチャネル型トランジスタのソースは接地される。更に、基準電圧に対して負荷回路１５と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対の位置に配置する構成であっても構わない。また、負荷回路１５の構成についても、ここで述べた構成以外の構成であっても良い。更には、電圧測定回路７もコンパレータ等を使用する構成であっても良い。   Further, in the present embodiment, the configuration in which the load circuit 15 is arranged on the power supply side and the reference resistance element R and the variable resistance element Rv are arranged on the GND side has been described. However, the load circuit 15 is arranged on the GND side, the reference resistance element R and The variable resistance element Rv may be arranged on the power supply side. In this case, the P-channel transistor 15b of the load circuit 15 is replaced with an N-channel transistor, and the source of this N-channel transistor is grounded. Further, the load circuit 15, the reference resistance element R, and the variable resistance element Rv may be arranged at opposite positions with respect to the reference voltage. Also, the configuration of the load circuit 15 may be a configuration other than the configuration described here. Furthermore, the voltage measurement circuit 7 may be configured to use a comparator or the like.

図４（ｂ）は、同図（ａ）に示したパラメータ補正回路において、パラメータとしての可変抵抗素子Ｒｖを可変容量Ｃｖに変更した変形例を示す。その他の構成は、図４（ａ）と同様である。同図（ｂ）のパラメータ補正回路の動作説明は、図４（ａ）に対する動作説明及び本発明の第３の実施の形態の説明を参照すれば、理解できるので、その説明を省略する。   FIG. 4B shows a modification in which the variable resistance element Rv as a parameter is changed to a variable capacitor Cv in the parameter correction circuit shown in FIG. Other configurations are the same as those in FIG. The operation description of the parameter correction circuit in FIG. 4B can be understood by referring to the operation description with respect to FIG. 4A and the description of the third embodiment of the present invention, and the description thereof will be omitted.

（第６の実施の形態）
続いて、本発明の第６の実施の形態について図面を参照しながら説明する。 (Sixth embodiment)
Next, a sixth embodiment of the present invention will be described with reference to the drawings.

図５は本実施の形態におけるパラメータ補正回路の構成を示す。ここでも、パラメータが抵抗素子の場合について説明する。   FIG. 5 shows the configuration of the parameter correction circuit in the present embodiment. Here, the case where the parameter is a resistance element will be described.

図５のパラメータ補正回路は、図２（ａ）のパラメータ補正回路に対し、更に第３のスイッチ回路１６を追加した点が異なっている。前記第３のスイッチ回路１６は、一端がミラー回路２の出力端子２ａに接続され、他端はＧＮＤに接続されていて、ミラー回路２からの電流を第３のスイッチ回路１６に流す構成である。前記第３のスイッチ回路１６は、第１及び第２のスイッチ回路３、４と同一構成であって、第１、第２及び第３のスイッチ回路３、４、１６の各抵抗値ＲＳＷは相互に同一値である。   The parameter correction circuit of FIG. 5 is different from the parameter correction circuit of FIG. 2A in that a third switch circuit 16 is further added. The third switch circuit 16 has one end connected to the output terminal 2a of the mirror circuit 2 and the other end connected to the GND, so that the current from the mirror circuit 2 flows to the third switch circuit 16. . The third switch circuit 16 has the same configuration as the first and second switch circuits 3 and 4, and the resistance values RSW of the first, second and third switch circuits 3, 4 and 16 are mutually different. Is the same value.

以上のように構成された本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。   The operation of the parameter correction circuit according to the present embodiment configured as described above will be described below.

先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに、第３のスイッチ回路１６はＯＦＦに設定する。この状態では、定電流源１の電流Ｉ１がミラー回路２から第１のスイッチ回路３を介して基準抵抗素子Ｒに与えられる。この時、基準抵抗素子Ｒに電位差Ｖ１が生じ、この電位差Ｖ１が電圧測定回路７により測定される。この電位差Ｖ１は、基準抵抗素子Ｒの抵抗値をＲｒとして、Ｖ１＝（Ｒｒ+ＲＳＷ）*Ｉ１で表現され、この測定値Ｖ１はＣＰＵ８に出力されて、記憶される。   First, the operation at the time of correcting the resistance value of the variable resistance element Rv will be described. The first switch circuit 3 is set to ON, the second switch circuit 4 is set to OFF, and the third switch circuit 16 is set to OFF. In this state, the current I1 of the constant current source 1 is given from the mirror circuit 2 to the reference resistance element R via the first switch circuit 3. At this time, a potential difference V1 is generated in the reference resistance element R, and the potential difference V1 is measured by the voltage measurement circuit 7. This potential difference V1 is expressed by V1 = (Rr + RSW) * I1 where the resistance value of the reference resistance element R is Rr, and this measured value V1 is output to the CPU 8 and stored.

次に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４もＯＦＦに、第３のスイッチ回路１６はＯＮに設定する。この状態では、定電流源１の電流Ｉ１がミラー回路２により第３のスイッチ回路１６に与えられる。この時、第３のスイッチ回路１６に電位差Ｖ２（Ｖ２＝ＲＳＷ*Ｉ１）が生じ、この電位差Ｖ２が電圧測定回路７により測定される。先にＣＰＵ８に記憶された電位差Ｖ１とこの電位差Ｖ２とにより、定電流源１から流れる電流の値Ｉ１及び第１、第２、第３のスイッチ回路３、４、１６の抵抗値ＲＳＷは、Ｉ１＝（Ｖ１−Ｖ２）/Ｒｒ、ＲＳＷ＝Ｒｒ/（Ｖ１/Ｖ２−１）として求められる。   Next, the first switch circuit 3 is set to OFF, the second switch circuit 4 is set to OFF, and the third switch circuit 16 is set to ON. In this state, the current I 1 of the constant current source 1 is given to the third switch circuit 16 by the mirror circuit 2. At this time, a potential difference V2 (V2 = RSW * I1) is generated in the third switch circuit 16, and this potential difference V2 is measured by the voltage measurement circuit 7. Based on the potential difference V1 previously stored in the CPU 8 and the potential difference V2, the value I1 of the current flowing from the constant current source 1 and the resistance value RSW of the first, second, and third switch circuits 3, 4, 16 are I1 = (V1-V2) / Rr, RSW = Rr / (V1 / V2-1).

続いて、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに、第３のスイッチ回路１６はＯＦＦに設定する。今度は、同じ定電流源１の電流値Ｉ１がミラー回路２によって第２のスイッチ回路４を介して未知の抵抗値Ｒ１の可変抵抗素子Ｒｖに与えられる。この時、可変抵抗素子Ｒｖに生じる電位差Ｖ３は、Ｖ３＝（Ｒ１+ＲＳＷ）*Ｉ１で表現され、この電位差Ｖ３が電圧測定回路７によって測定される。この電位差Ｖ３は、前記で求めた定電流源１の電流値Ｉ１、及び第２のスイッチ回路４の抵抗値ＲＳＷより、Ｖ３＝（Ｖ１−Ｖ２）*Ｒ１/Ｒｒ+Ｖ２で表現される。従って、可変抵抗素子Ｒｖの抵抗値Ｒ１が目標値Ｒである場合の電位差Ｖ３を求めることができ、可変抵抗素子Ｒｖに生じる電位差がこの電位差Ｖ３になるように、電圧測定回路７で電圧測定しながら、可変抵抗素子Ｒｖの抵抗値を調整、設定する。   Subsequently, the first switch circuit 3 is set to OFF, the second switch circuit 4 is set to ON, and the third switch circuit 16 is set to OFF. This time, the current value I1 of the same constant current source 1 is given by the mirror circuit 2 to the variable resistance element Rv having the unknown resistance value R1 via the second switch circuit 4. At this time, the potential difference V3 generated in the variable resistance element Rv is expressed by V3 = (R1 + RSW) * I1, and this potential difference V3 is measured by the voltage measurement circuit 7. This potential difference V3 is expressed as V3 = (V1−V2) * R1 / Rr + V2 from the current value I1 of the constant current source 1 obtained above and the resistance value RSW of the second switch circuit 4. Accordingly, the potential difference V3 when the resistance value R1 of the variable resistance element Rv is the target value R can be obtained, and the voltage measurement circuit 7 measures the voltage so that the potential difference generated in the variable resistance element Rv becomes this potential difference V3. However, the resistance value of the variable resistance element Rv is adjusted and set.

通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに、第３のスイッチ回路１６はＯＦＦに設定する。可変抵抗素子Ｒｖを調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。   In the normal operation, the constant current source 1 is set to OFF, the first switch circuit 3 is set to OFF, the second switch circuit 4 is set to ON, and the third switch circuit 16 is set to OFF. By maintaining the variable resistance element Rv at the adjusted setting, it can be extracted and used as a resistance output.

以上説明したように、本実施の形態においては、第１及び第２のスイッチ回路３、４の抵抗値の影響をも考慮して、可変抵抗素子Ｒｖの抵抗値を精度良く目標値Ｒに補正することができる。   As described above, in the present embodiment, the resistance value of the variable resistance element Rv is accurately corrected to the target value R in consideration of the influence of the resistance values of the first and second switch circuits 3 and 4. can do.

尚、本実施の形態でも、以上で述べたように、ミラー回路２や第１〜第３のスイッチ回路３、４、１６をＧＮＤ側等に配置変更した構成を採用したり、ミラー回路２の内部構成を変更しても良いのは勿論である。   In the present embodiment, as described above, a configuration in which the mirror circuit 2 and the first to third switch circuits 3, 4, 16 are rearranged on the GND side or the like is adopted, Of course, the internal configuration may be changed.

（第７の実施の形態）
次に、本発明の第７の実施の形態について説明する。 (Seventh embodiment)
Next, a seventh embodiment of the present invention will be described.

図６は本実施の形態におけるパラメータ補正回路の構成を示す。ここでも、パラメータが抵抗素子の場合について説明する。   FIG. 6 shows the configuration of the parameter correction circuit in the present embodiment. Here, the case where the parameter is a resistance element will be described.

図６においては、３、４は各々独立した第１及び第２のスイッチ回路、ＲはＬＳＩ１００の外部端子９を介して配置されている予め抵抗値の判った基準抵抗素子、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子、７は電圧測定回路、８はＣＰＵ、１７は電流出力回路、２４はスイッチ回路である。前記電流出力回路１７において、１８はスイッチ回路、１９は抵抗素子、２０はスイッチ回路、２１はアンプ、２２及び２３は各々Ｐチャネル型トランジスタである。   In FIG. 6, 3 and 4 are independent first and second switch circuits, R is a reference resistance element having a known resistance value disposed via the external terminal 9 of the LSI 100, and Rv is a resistance value. A variable resistance element that can be switched from 0Ω to the maximum value RvΩ, 7 is a voltage measuring circuit, 8 is a CPU, 17 is a current output circuit, and 24 is a switch circuit. In the current output circuit 17, 18 is a switch circuit, 19 is a resistance element, 20 is a switch circuit, 21 is an amplifier, and 22 and 23 are P-channel transistors.

前記電流出力回路１７において、抵抗素子１９の一端はＧＮＤに接続され、その他端はスイッチ回路２０を介して、Ｐチャネル型トランジスタ２２のドレイン、アンプ２１の非反転入力端子、及び、スイッチ回路２０、スイッチ回路１８及び外部端子９を介して基準抵抗素子Ｒの一端に接続されている。前記Ｐチャネル型トランジスタ２２のソースは電源に接続され、そのゲートには、アンプ２１の出力と、他のＰチャネル型トランジスタ２３のゲートとが接続されている。このＰチャネル型トランジスタ２３のソースは電源に接続され、そのドレインは電流出力端子となっている。また、前記アンプ２１の反転入力端子には基準電圧が与えられる。   In the current output circuit 17, one end of the resistance element 19 is connected to GND, and the other end is connected via the switch circuit 20 to the drain of the P-channel transistor 22, the non-inverting input terminal of the amplifier 21, and the switch circuit 20. The reference resistor element R is connected to one end of the switch circuit 18 and the external terminal 9. The source of the P-channel transistor 22 is connected to a power supply, and the output of the amplifier 21 and the gate of another P-channel transistor 23 are connected to the gate. The source of this P-channel transistor 23 is connected to the power supply, and its drain is a current output terminal. A reference voltage is applied to the inverting input terminal of the amplifier 21.

前記電流出力回路１７は、以上の構成により、通常時には、内蔵するスイッチ回路１８をＯＮに、スイッチ回路２０をＯＦＦに設定することにより、基準抵抗素子Ｒをアンプ２１の非反転入力端子に接続して、Ｐチャネル型トランジスタ２３から値の精度の高い電流を出力するものである。   With the above configuration, the current output circuit 17 normally connects the reference resistance element R to the non-inverting input terminal of the amplifier 21 by setting the built-in switch circuit 18 to ON and the switch circuit 20 to OFF. Thus, a current with high value accuracy is output from the P-channel transistor 23.

そして、本実施の形態では、前記電流出力回路１７で使用される基準抵抗素子Ｒが、可変抵抗素子Ｒｖの抵抗値補正用の基準抵抗素子として利用される。すなわち、電流出力回路１７の電流出力端子（Ｐチャネル型トランジスタ２３のドレイン）は第１のスイッチ回路３を介して基準抵抗素子Ｒの一端に接続されると共に、第２のスイッチ回路４を介して可変抵抗素子Ｒｖの一端にも接続される。この可変抵抗素子Ｒｖの一端は第３のスイッチ回路２４にも接続されている。   In the present embodiment, the reference resistance element R used in the current output circuit 17 is used as a reference resistance element for correcting the resistance value of the variable resistance element Rv. In other words, the current output terminal of the current output circuit 17 (the drain of the P-channel transistor 23) is connected to one end of the reference resistance element R through the first switch circuit 3 and through the second switch circuit 4. It is also connected to one end of the variable resistance element Rv. One end of the variable resistance element Rv is also connected to the third switch circuit 24.

以上の説明で既述したと同様に、電圧測定回路７は、前記電流出力回路１７の電流出力端子に接続され、その測定した電圧はＣＰＵ８に入力される。ＣＰＵ８は、既述した通り、所定の演算を行い、その演算結果に合うように可変抵抗素子Ｒｖの抵抗値を調整、設定する。前記可変抵抗素子Ｒｖの他端及び基準抵抗素子Ｒの他端は共にＧＮＤに接続されている。   As already described in the above description, the voltage measurement circuit 7 is connected to the current output terminal of the current output circuit 17, and the measured voltage is input to the CPU 8. As described above, the CPU 8 performs a predetermined calculation and adjusts and sets the resistance value of the variable resistance element Rv so as to match the calculation result. The other end of the variable resistance element Rv and the other end of the reference resistance element R are both connected to GND.

次に、本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに、第３のスイッチ回路２４はＯＦＦに、電流出力回路１７内のスイッチ回路２０はＯＮに、スイッチ回路１８はＯＦＦに設定する。この状態では、電流出力回路１７では、アンプ２１の反転入力端子に与えられている基準電圧と抵抗素子１９とによりＰチャネル型トランジスタ２３から基準電流Ｉ１が流れ、この電流Ｉ１が第１のスイッチ回路３を介して基準抵抗素子Ｒに流れる。この際に基準抵抗素子Ｒに生じる電位差Ｖｒを電圧測定回路７で測定する。   Next, the operation of the parameter correction circuit in the present embodiment will be described below. First, the operation at the time of correcting the resistance value of the variable resistance element Rv will be described. The first switch circuit 3 is set to ON, the second switch circuit 4 is set to OFF, the third switch circuit 24 is set to OFF, the switch circuit 20 in the current output circuit 17 is set to ON, and the switch circuit 18 is set to OFF. To do. In this state, in the current output circuit 17, the reference current I1 flows from the P-channel type transistor 23 by the reference voltage applied to the inverting input terminal of the amplifier 21 and the resistance element 19, and this current I1 is the first switch circuit. 3 to the reference resistance element R. At this time, the potential difference Vr generated in the reference resistance element R is measured by the voltage measurement circuit 7.

次に、前記の状態において、今度は、第１のスイッチ回路３はＯＮからＯＦＦに、第２のスイッチ回路４はＯＦＦからＯＮに切換える。この状態では、電流出力回路１７のＰチャネル型トランジスタ２３を経て流れる基準電流Ｉ１が、第２のスイッチ回路４を介して可変抵抗素子Ｒｖに与えられる。この際に可変抵抗素子Ｒｖに生じる電位差Ｖ１を電圧測定回路７で測定する。これら電圧測定結果を使用して可変抵抗素子Ｒｖの抵抗値を補正する方法は、前記第１の実施の形態で説明した補正方法と同一である。   Next, in the above state, this time, the first switch circuit 3 is switched from ON to OFF, and the second switch circuit 4 is switched from OFF to ON. In this state, the reference current I1 that flows through the P-channel transistor 23 of the current output circuit 17 is given to the variable resistance element Rv via the second switch circuit 4. At this time, the potential difference V 1 generated in the variable resistance element Rv is measured by the voltage measurement circuit 7. The method of correcting the resistance value of the variable resistance element Rv using these voltage measurement results is the same as the correction method described in the first embodiment.

通常時の動作については、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４もＯＦＦに、第３のスイッチ回路２４はＯＮに、電流出力回路１７内のスイッチ回路２０はＯＦＦに、スイッチ回路１８はＯＮに設定する。この状態では、可変抵抗素子Ｒｖの抵抗値を調整後の設定に維持しておくことにより、抵抗出力として第３のスイッチ回路２４を介して取り出して、使用することができる。   Regarding the normal operation, the first switch circuit 3 is turned off, the second switch circuit 4 is also turned off, the third switch circuit 24 is turned on, and the switch circuit 20 in the current output circuit 17 is turned off. The switch circuit 18 is set to ON. In this state, by maintaining the resistance value of the variable resistance element Rv at the adjusted setting, the resistance output can be taken out through the third switch circuit 24 and used.

本実施の形態では、通常時には、基準抵抗素子Ｒは電流出力回路１７と共同して値の精度の高い電流を出力するが、可変抵抗素子Ｒｖの抵抗値の調整時には、既存の基準抵抗素子（元々接続される予めパラメータ値の判ったパラメータ）Ｒを利用するので、可変抵抗素子Ｒｖの抵抗値の調整用として新たに基準抵抗素子や、これを接続するための端子９を設ける必要がない。   In the present embodiment, at the normal time, the reference resistance element R outputs a current having a high value accuracy in cooperation with the current output circuit 17, but when adjusting the resistance value of the variable resistance element Rv, the existing reference resistance element ( Since the parameter (R) of which the parameter value is known in advance is used, it is not necessary to newly provide a reference resistance element or a terminal 9 for connecting it for adjusting the resistance value of the variable resistance element Rv.

尚、本実施の形態では、電流出力回路１７を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、電流出力回路１７をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成を採用したり、基準電圧に対して電流出力回路１７と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対の位置に配置する構成を採用しても構わない。また、電流出力回路１７の内部構成についても、既述した構成以外のもので構成しても構わない。   In the present embodiment, the configuration in which the current output circuit 17 is disposed on the power supply side and the reference resistance element R and the variable resistance element Rv are disposed on the GND side has been described. However, the current output circuit 17 is disposed on the GND side, The configuration in which R and the variable resistance element Rv are arranged on the power supply side is adopted, or the configuration in which the current output circuit 17, the reference resistance element R, and the variable resistance element Rv are arranged at opposite positions with respect to the reference voltage is adopted. It doesn't matter. Also, the internal configuration of the current output circuit 17 may be other than the configuration described above.

更に、本実施の形態では、電流出力回路１７で使用する基準抵抗素子Ｒを可変抵抗素子Ｒｖの抵抗値調整用として利用、共用化したが、電流出力回路１７以外の回路で基準抵抗素子が既に使用されている場合には、その基準抵抗素子を利用、共用化しても同一の効果が得られる。   Furthermore, in this embodiment, the reference resistance element R used in the current output circuit 17 is used and shared for adjusting the resistance value of the variable resistance element Rv. However, the reference resistance element is already used in circuits other than the current output circuit 17. When used, the same effect can be obtained even if the reference resistance element is used or shared.

（第８の実施の形態）
続いて、本発明の第８の実施の形態について図面を参照しながら説明する。 (Eighth embodiment)
Next, an eighth embodiment of the present invention will be described with reference to the drawings.

図７（ａ）は本実施の形態におけるパラメータ補正回路の構成を示す。ここでも、パラメータが抵抗素子の場合について説明する。   FIG. 7A shows the configuration of the parameter correction circuit in this embodiment. Here, the case where the parameter is a resistance element will be described.

本実施の形態を示す図７（ａ）では、前記第１の実施の形態を示す図２（ａ）と比較して、図２（ａ）の電圧測定回路７に代えて、コンパレータ１３と、サンプルホールド回路１４とを配置した点が異なる。   In FIG. 7A showing this embodiment, a comparator 13 is used instead of the voltage measurement circuit 7 in FIG. 2A compared to FIG. 2A showing the first embodiment. The difference is that the sample hold circuit 14 is arranged.

前記コンパレータ１３は、その非反転入力端子がミラー回路２の出力端子２ａに接続される。また、サンプルホールド回路１４の入力側も、前記ミラー回路２の出力端子２ａに接続される。サンプルホールド回路１４の出力側は、前記コンパレータ１３の反転入力端子に接続されている。コンパレータ１３の出力はＣＰＵ８に入力されている。   The comparator 13 has a non-inverting input terminal connected to the output terminal 2 a of the mirror circuit 2. The input side of the sample hold circuit 14 is also connected to the output terminal 2 a of the mirror circuit 2. The output side of the sample hold circuit 14 is connected to the inverting input terminal of the comparator 13. The output of the comparator 13 is input to the CPU 8.

次に、本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに設定する。この状態では、定電流源１の電流Ｉ１がミラー回路２によって第１のスイッチ回路３を介して基準抵抗素子Ｒに与えられる。この際、抵抗値Ｒｒの基準抵抗素子Ｒに生じる電位差Ｖｒ＝Ｒｒ*Ｉ１がサンプルホールド回路１４によって保持され、コンパレータ１３の反転入力端子に入力される。   Next, the operation of the parameter correction circuit in the present embodiment will be described below. First, the operation at the time of correcting the resistance value of the variable resistance element Rv will be described. The first switch circuit 3 is set to ON and the second switch circuit 4 is set to OFF. In this state, the current I1 of the constant current source 1 is given by the mirror circuit 2 to the reference resistance element R via the first switch circuit 3. At this time, the potential difference Vr = Rr * I 1 generated in the reference resistance element R having the resistance value Rr is held by the sample hold circuit 14 and input to the inverting input terminal of the comparator 13.

次に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。今度は、同じ定電流源１の電流Ｉ１がミラー回路２によって第２のスイッチ回路４を介して可変抵抗素子Ｒｖに与えられる。ここで、可変抵抗素子Ｒｖの抵抗値は製造ばらつきにより目標値Ｒ（ここでは、基準抵抗素子Ｒの抵抗値Ｒｒ）でなく、所定値Ｒ１にずれているが、この可変抵抗素子Ｒｖの抵抗値Ｒ１を最小値をとる設定にする。また、サンプルホールド回路１４は先の電圧を維持した状態にしておく。ここで、可変抵抗素子Ｒｖの抵抗値Ｒ１が基準抵抗素子Ｒの抵抗値Ｒｒとの関係で、Ｒ１＜Ｒｒの状況では、コンパレータ１３の出力状態はＬレベルであるが、その後、可変抵抗素子Ｒｖの抵抗値Ｒ１を大きく調整して行き、Ｒ１＞Ｒｒの状態、つまりコンパレータ１３の出力状態がＨレベルに変化した直後の調整値を保持する。この時が、可変抵抗素子Ｒｖの抵抗値Ｒ１が基準抵抗素子Ｒの抵抗値Ｒｒに調整された状態であり、この調整値はＣＰＵ８で記憶される。   Next, the first switch circuit 3 is set to OFF and the second switch circuit 4 is set to ON. This time, the current I1 of the same constant current source 1 is given by the mirror circuit 2 to the variable resistance element Rv via the second switch circuit 4. Here, the resistance value of the variable resistance element Rv is not the target value R (here, the resistance value Rr of the reference resistance element R) due to manufacturing variations, but is shifted to a predetermined value R1, but the resistance value of the variable resistance element Rv R1 is set to take the minimum value. Further, the sample hold circuit 14 is maintained in the state where the previous voltage is maintained. Here, the resistance value R1 of the variable resistance element Rv is related to the resistance value Rr of the reference resistance element R, and in the situation of R1 <Rr, the output state of the comparator 13 is L level, but thereafter, the variable resistance element Rv The resistance value R1 is adjusted to be large, and the adjustment value immediately after the state of R1> Rr, that is, the output state of the comparator 13 changes to the H level is held. At this time, the resistance value R1 of the variable resistance element Rv is adjusted to the resistance value Rr of the reference resistance element R, and this adjustment value is stored in the CPU 8.

通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。可変抵抗素子Ｒｖを前記調整後の設定値Ｒｒに維持しておくことにより、抵抗出力として取り出して、使用することができる。   In the normal operation, the constant current source 1 is set to OFF, the first switch circuit 3 is set to OFF, and the second switch circuit 4 is set to ON. By maintaining the variable resistance element Rv at the adjusted set value Rr, it can be taken out and used as a resistance output.

以上説明したように、本実施の形態では、図２（ａ）に示した電圧測定回路７ではなく、コンパレータ１３及びサンプルホールド回路１４を使っても、同様に定電流源１の製造ばらつきの影響を考慮しながら、可変抵抗素子Ｒｖの抵抗値を目標値に精度良く補正することができる。   As described above, in the present embodiment, even if the comparator 13 and the sample hold circuit 14 are used instead of the voltage measurement circuit 7 shown in FIG. Thus, the resistance value of the variable resistance element Rv can be accurately corrected to the target value.

但し、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られている。また、第１及び第２のスイッチ回路３、４自体の抵抗値は影響を無視できるほど小さい値に設計されているとしている。   However, the upper limit value Rv of the resistance value of the variable resistance element Rv is made in advance so as to satisfy Rv> R and R1. The resistance values of the first and second switch circuits 3 and 4 themselves are designed to be so small that the influence can be ignored.

尚、本実施の形態では、ミラー回路２を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、ミラー回路２をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成、又は基準電圧に対してミラー回路２と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを反対の位置に配置する構成であっても構わない。更に、ミラー回路２の内部構成も他の構成を採用しても良いし、コンパレータ１３の入力に対する接続の極性も反対でも構わない。加えて、可変抵抗素子Ｒｖの抵抗値の調整方法に関しても、抵抗値が大値から小値に変化するように調整させて行っても良いのは勿論である。   In the present embodiment, the configuration in which the mirror circuit 2 is disposed on the power supply side and the reference resistance element R and the variable resistance element Rv are disposed on the GND side has been described. However, the mirror circuit 2 is disposed on the GND side, the reference resistance element R and The variable resistance element Rv may be arranged on the power supply side, or the mirror circuit 2, the reference resistance element R, and the variable resistance element Rv may be arranged at positions opposite to the reference voltage. Furthermore, the mirror circuit 2 may have another internal configuration, and the polarity of connection to the input of the comparator 13 may be reversed. In addition, the method for adjusting the resistance value of the variable resistance element Rv may of course be adjusted so that the resistance value changes from a large value to a small value.

図７（ｂ）は、同図（ａ）ではパラメータとして可変抵抗素子Ｒｖを使用したのに代えて、インダクタＬｖを採用した変形例を示す。同図の全体構成及び動作は、図７（ａ）に示した可変抵抗素子Ｒｖの説明及び図２（ｂ）に示した第２の実施の形態を参照すれば理解できるので、その説明を省略する。   FIG. 7B shows a modification in which an inductor Lv is used instead of using the variable resistance element Rv as a parameter in FIG. The overall configuration and operation of the figure can be understood with reference to the description of the variable resistance element Rv shown in FIG. 7A and the second embodiment shown in FIG. To do.

図７（ｃ）は、更にパラメータとして容量Ｃｖを採用した変形例を示す。同図の全体構成及び動作は、図７（ａ）に示した可変抵抗素子Ｒｖの説明及び図２（ｃ）に示した第３の実施の形態を参照すれば理解できるので、その説明を省略する。   FIG. 7C shows a modification in which the capacitance Cv is further adopted as a parameter. The overall configuration and operation of the figure can be understood with reference to the description of the variable resistance element Rv shown in FIG. 7A and the third embodiment shown in FIG. To do.

（第９の実施の形態）
以下、本発明の第９の実施の形態について説明する。 (Ninth embodiment)
The ninth embodiment of the present invention will be described below.

本実施の形態は、前記第１〜第８の実施の形態で述べたパラメータ補正回路の応用例を示したものである。   This embodiment shows an application example of the parameter correction circuit described in the first to eighth embodiments.

すなわち、本実施の形態では、前記第１〜第８の実施の形態で述べた可変パラメータとしての可変抵抗素子Ｒｖの抵抗値を目標値Ｒに補正した後、この可変抵抗素子Ｒｖを容量と組み合わせることにより、フィルタ回路とする。そして、この可変抵抗素子Ｒｖを用いたフィルタ回路をＰＬＬ回路の一部であるフィルタ部分とする。   That is, in this embodiment, after correcting the resistance value of the variable resistance element Rv as the variable parameter described in the first to eighth embodiments to the target value R, the variable resistance element Rv is combined with the capacitance. Thus, a filter circuit is obtained. A filter circuit using the variable resistance element Rv is used as a filter portion that is a part of the PLL circuit.

ＰＬＬ回路をＬＳＩ１００に内蔵化する場合には、製造ばらつきに起因してＰＬＬ回路の特性などに問題が生じるが、前記補正後の可変抵抗素子Ｒｖを用いたフィルタ回路をＰＬＬ回路のフィルタ部分とすることにより、ＰＬＬ回路のループゲイン等の特性を安定に保持することができる。しかも、ＰＬＬ回路において、フィルタ用端子を削減することができる。   When the PLL circuit is built in the LSI 100, there is a problem in the characteristics of the PLL circuit due to manufacturing variations. The filter circuit using the corrected variable resistance element Rv is used as the filter portion of the PLL circuit. Thus, characteristics such as the loop gain of the PLL circuit can be stably maintained. In addition, filter terminals can be reduced in the PLL circuit.

（第１０の実施の形態）
次に、本発明の第１０の実施の形態について説明する。 (Tenth embodiment)
Next, a tenth embodiment of the present invention will be described.

本実施の形態では、前記第１〜第８の実施の形態で説明したパラメータ補正回路の他の応用例を示し、電流電圧変換器として使用するものである。   In this embodiment, another application example of the parameter correction circuit described in the first to eighth embodiments is shown and used as a current-voltage converter.

すなわち、前記第１の実施の形態で説明した図２（ａ）のパラメータ補正回路を使用して説明すると、先ず、第１の実施の形態で述べた補正方法で可変抵抗素子Ｒｖの抵抗値を補正する。その後、通常時の動作について、定電流源１をＯＮ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。この状態において、定電流源１の電流値Ｉ１を変化させることにより、ミラー回路２を通じて可変抵抗素子Ｒｖにも同じ電流値Ｉ１を流すことができ、結果として、抵抗出力から電流-電圧変換後の電圧を取り出すことができる。尚、可変抵抗素子Ｒｖには、前記定電流源１に代えて、図示しない他の定電流源から電流を流しても良い。   In other words, using the parameter correction circuit of FIG. 2A described in the first embodiment, first, the resistance value of the variable resistance element Rv is determined by the correction method described in the first embodiment. to correct. Thereafter, for the normal operation, the constant current source 1 is set to ON, the first switch circuit 3 is set to OFF, and the second switch circuit 4 is set to ON. In this state, by changing the current value I1 of the constant current source 1, the same current value I1 can be passed to the variable resistance element Rv through the mirror circuit 2, and as a result, the resistance output is subjected to current-voltage conversion. The voltage can be taken out. The variable resistance element Rv may be supplied with a current from another constant current source (not shown) instead of the constant current source 1.

ここで、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに補正しているので、高精度な電流-電圧変換特性が得られる。   Here, since the resistance value of the variable resistance element Rv is corrected to the target value R, a highly accurate current-voltage conversion characteristic can be obtained.

（第１１の実施の形態）
以下、本発明の第１１の実施の形態について説明する。 (Eleventh embodiment)
The eleventh embodiment of the present invention will be described below.

本実施の形態では、前記第１〜８の実施の形態で説明したパラメータ補正回路の更に他の応用例を示す。   In the present embodiment, still another application example of the parameter correction circuit described in the first to eighth embodiments will be described.

すなわち、本実施の形態では、例えば、前記第１の実施の形態で説明したパラメータ補正回路を含んで半導体回路（ＬＳＩ）を構成する場合に、この半導体回路上に、前記パラメータ補正回路の可変抵抗素子Ｒｖと同一構成の他の１又は複数の可変抵抗素子が含まれるときには、これら可変抵抗素子に対しても、前記パラメータ補正回路の可変抵抗素子Ｒｖと同一の補正結果が反映させることが可能である。   That is, in this embodiment, for example, when a semiconductor circuit (LSI) is configured including the parameter correction circuit described in the first embodiment, the variable resistance of the parameter correction circuit is formed on the semiconductor circuit. When one or more variable resistance elements having the same configuration as the element Rv are included, the same correction result as that of the variable resistance element Rv of the parameter correction circuit can be reflected on these variable resistance elements. is there.

従って、本実施の形態では、パラメータ補正回路の可変抵抗素子Ｒｖの抵抗値を調整、補正すれば、その補正結果を他の同一構成の可変抵抗素子の抵抗値にも反映させて、これらの他の可変抵抗素子の抵抗値を目標値に設定することができる。   Therefore, in the present embodiment, if the resistance value of the variable resistance element Rv of the parameter correction circuit is adjusted and corrected, the correction result is reflected in the resistance values of the other variable resistance elements having the same configuration. The resistance value of the variable resistance element can be set to a target value.

尚、本実施の形態では、可変パラメータが可変可変抵抗素子Ｒｖである場合を例示して説明したが、可変容量素子や可変インダクタについても、同様に適用できるのは勿論である。   In this embodiment, the case where the variable parameter is the variable variable resistance element Rv has been described as an example. However, the present invention can be similarly applied to a variable capacitance element and a variable inductor.

（第１２の実施の形態）
次に、本発明の第１２の実施の形態について説明する。 (Twelfth embodiment)
Next, a twelfth embodiment of the present invention will be described.

本実施の形態は、パラメータ補正回路の可変パラメータが可変インダクタである場合に、この可変インダクタを、発振回路に備える可変インダクタとして使用する場合の具体例を示す。   In this embodiment, when the variable parameter of the parameter correction circuit is a variable inductor, this variable inductor is used as a variable inductor provided in the oscillation circuit.

図８は、本実施の形態の発振回路３０を示す。この発振回路３０は、電流源３１、２個の可変インダクタＬｖ、Ｌｖ、２個のＮ型トランジスタ３２、３３、及び２個の可変容量ダイオード３４、３５を備える。この発振回路３０は差動型負性Ｇｍ発振回路を構成する。２個の可変容量ダイオード３４、３５には制御電圧Ｖｃが印加され、この２個の可変容量ダイオード３４、３５間の接合容量を可変に調整することにより、発振周波数が制御される。この発振回路３０における共振回路は、２個の可変インダクタＬｖ、Ｌｖと２個の可変容量ダイオード３４、３５間の接合容量とに基づく差動ＬＣ共振回路である。前記２個のＮ型トランジスタ３２、３３は、それらのゲートとドレインとが相互にたすき掛け接続されて、正帰還回路を構成し、この正帰還回路により、発振出力Ｖout+、Ｖout-が得られる。   FIG. 8 shows the oscillation circuit 30 of the present embodiment. The oscillation circuit 30 includes a current source 31, two variable inductors Lv and Lv, two N-type transistors 32 and 33, and two variable capacitance diodes 34 and 35. The oscillation circuit 30 constitutes a differential negative Gm oscillation circuit. The control voltage Vc is applied to the two variable capacitance diodes 34 and 35, and the oscillation frequency is controlled by variably adjusting the junction capacitance between the two variable capacitance diodes 34 and 35. The resonance circuit in the oscillation circuit 30 is a differential LC resonance circuit based on two variable inductors Lv and Lv and a junction capacitance between the two variable capacitance diodes 34 and 35. The two N-type transistors 32 and 33 have their gates and drains connected to each other to form a positive feedback circuit, and oscillation outputs Vout + and Vout− are obtained by the positive feedback circuit.

前記発振回路３０において、一方の可変インダクタＬｖは、前記図２（ｂ）に示した第２の実施の形態のように、パラメータ補正回路に備える可変インダクタＬｖとして、そのインダクタンス値を目標値Ｌｏに補正すると共に、他方の可変インダクタＬｖについては、前記第１１の実施の形態に示したように前記可変インダクタＬｖと同一の補正結果を反映させる。その後、例えば、２個の可変容量ダイオード３４、３５の接合容量をＣｏに調整した場合には、この発振回路の出力Ｖout+、Ｖout-の発振周波数ｆは、寄生容量がないと仮定した場合には、次式で表現される。   In the oscillation circuit 30, one of the variable inductors Lv is the variable inductor Lv provided in the parameter correction circuit as in the second embodiment shown in FIG. 2B, and its inductance value is set to the target value Lo. In addition to correction, the other variable inductor Lv reflects the same correction result as that of the variable inductor Lv as shown in the eleventh embodiment. Thereafter, for example, when the junction capacitance of the two variable capacitance diodes 34 and 35 is adjusted to Co, the oscillation frequency f of the output Vout + and Vout− of the oscillation circuit is assumed to have no parasitic capacitance. Is expressed by the following equation.

ｆ∝１／√（Ｌｏ*Ｃｏ）
ここで、２個の可変インダクタＬｖ、Ｌｖのインダクタンス値を本願発明のパラメータ補正回路により目標値Ｌｏに精度良く補正しているので、発振回路３０の発振周波数ｆを高精度に任意の周波数に調整することができ、このような発振回路３０をＬＳＩに内蔵することが可能である。 f∝1 / √ (Lo * Co)
Here, since the inductance values of the two variable inductors Lv and Lv are accurately corrected to the target value Lo by the parameter correction circuit of the present invention, the oscillation frequency f of the oscillation circuit 30 is adjusted to an arbitrary frequency with high accuracy. Such an oscillation circuit 30 can be incorporated in an LSI.

尚、本実施の形態では、可変インダクタを使用する発振回路として図３０に示した発振回路を例示したが、本発明は他の構成の発振回路にも同様に適用できるのは勿論である。   In the present embodiment, the oscillation circuit shown in FIG. 30 is illustrated as an oscillation circuit using a variable inductor, but the present invention can of course be applied to oscillation circuits having other configurations as well.

（第１３の実施の形態）
続いて、本発明の第１３の実施の形態について説明する。 (Thirteenth embodiment)
Subsequently, a thirteenth embodiment of the present invention will be described.

本実施の形態では、前記第１〜第８の実施の形態のパラメータ補正回路の可変パラメータの具体的構成を示す。   In the present embodiment, a specific configuration of variable parameters of the parameter correction circuits of the first to eighth embodiments will be described.

すなわち、本実施の形態では、以上で説明したパラメータ補正回路の可変抵抗素子Ｒｖは、図９（ａ）に示すように、複数個（ｎ個）の単位抵抗素子ＲＵが直列に接続された構成になっている。   That is, in the present embodiment, the variable resistance element Rv of the parameter correction circuit described above has a configuration in which a plurality (n) of unit resistance elements RU are connected in series as shown in FIG. It has become.

いま、可変抵抗素子Ｒｖの補正後の抵抗値Ｒが、２*Ｎ個の単位抵抗素子ＲＵで構成されていた場合に、その抵抗値Ｒは、Ｒ＝（２*Ｎ）*ＲＵとなる。仮に、この抵抗値Ｒの半分値を目標値として得たい場合には、可変抵抗素子ＲｖをＮ個の単位抵抗素子ＲＵで構成するように調整、設定することにより、Ｒ／２＝Ｎ*ＲＵが容易に実現できる。つまり、可変抵抗素子Ｒｖの補正後の抵抗設定値をＣＰＵ８で演算させることにより、可変抵抗素子Ｒｖにおいて任意の補正された抵抗値を得ることができる。   Now, when the resistance value R after correction of the variable resistance element Rv is composed of 2 * N unit resistance elements RU, the resistance value R is R = (2 * N) * RU. If it is desired to obtain a half value of the resistance value R as a target value, R / 2 = N * RU is obtained by adjusting and setting the variable resistance element Rv to be composed of N unit resistance elements RU. Can be easily realized. That is, any corrected resistance value in the variable resistance element Rv can be obtained by causing the CPU 8 to calculate the corrected resistance setting value of the variable resistance element Rv.

従って、本実施の形態では、パラメータ補正回路において、任意の抵抗値（パラメータ値）にスケーリング可能な可変抵抗素子（可変パラメータ）Ｒｖを提供することが可能である。   Therefore, in this embodiment, it is possible to provide a variable resistance element (variable parameter) Rv that can be scaled to an arbitrary resistance value (parameter value) in the parameter correction circuit.

図９（ｂ）は、前記図９（ａ）に示したｎ個の単位抵抗素子ＲＵに代えて、ｎ個の単位インダクタンス素子ＬＵを直列に接続させて、可変インダクタＬｖを構成したものである。同図（ｃ）は、ｎ個の単位容量素子ＣＵを並列に接続させて、可変容量Ｃｖを構成したものである。従って、これらによっても、任意のインダクタンス値や容量値（パラメータ値）にスケーリング可能な可変インダクタＬｖや可変容量素子Ｃｖ（可変パラメータ）を提供することが可能である。   FIG. 9B shows a variable inductor Lv in which n unit inductance elements LU are connected in series instead of the n unit resistance elements RU shown in FIG. 9A. . FIG. 4C shows a variable capacitor Cv formed by connecting n unit capacitor elements CU in parallel. Therefore, it is possible to provide a variable inductor Lv and a variable capacitance element Cv (variable parameter) that can be scaled to an arbitrary inductance value or capacitance value (parameter value).

以上説明したように、本発明は、半導体集積回路の内部に可変パラメータと、その可変パラメータの補正回路とを備える場合に、その可変パラメータの補正に際して、半導体集積回路内部に備える電流供給回路を使用するときに、その電流供給回路に含まれるミラー回路や定電流源などの製造ばらつきが存在して、その絶対精度がとれなくても、可変パラメータのパラメータ値を目標値に精度良く補正することが可能であるので、半導体集積回路の内部に備えるパラメータ補正回路等として有用であり、特に、このパラメータ補正回路をＰＬＬ回路のループ帯域の変更に使用すると、有用である。   As described above, the present invention uses the current supply circuit provided in the semiconductor integrated circuit when correcting the variable parameter when the variable parameter and the correction circuit for the variable parameter are provided in the semiconductor integrated circuit. In this case, it is possible to accurately correct the parameter value of the variable parameter to the target value even if the manufacturing accuracy of the mirror circuit or the constant current source included in the current supply circuit exists and the absolute accuracy cannot be obtained. Therefore, it is useful as a parameter correction circuit or the like provided in a semiconductor integrated circuit, and particularly useful when this parameter correction circuit is used for changing the loop band of a PLL circuit.

本発明の第１の実施の形態のパラメータ補正回路を含む半導体集積回路の全体概略構成を示す図である。1 is a diagram showing an overall schematic configuration of a semiconductor integrated circuit including a parameter correction circuit according to a first embodiment of the present invention. （ａ）は本発明の第１の実施の形態のパラメータ補正回路の構成を示す図、（ｂ）は本発明の第２の実施の形態のパラメータ補正回路の構成を示す図、（ｃ）は本発明の第３の実施の形態のパラメータ補正回路の構成を示す図である。(A) is a figure which shows the structure of the parameter correction circuit of the 1st Embodiment of this invention, (b) is a figure which shows the structure of the parameter correction circuit of the 2nd Embodiment of this invention, (c) is It is a figure which shows the structure of the parameter correction circuit of the 3rd Embodiment of this invention. 本発明の第４の実施の形態のパラメータ補正回路の構成を示す図である。It is a figure which shows the structure of the parameter correction circuit of the 4th Embodiment of this invention. （ａ）は本発明の第５の実施の形態のパラメータ補正回路の構成を示す図、（ｂ）は同図（ａ）のパラメータとしての可変抵抗素子を容量素子で置換した場合のパラメータ補正回路の構成を示す図である。(A) is a figure which shows the structure of the parameter correction circuit of the 5th Embodiment of this invention, (b) is a parameter correction circuit at the time of replacing the variable resistance element as a parameter of the figure (a) with a capacitive element FIG. 本発明の第６の実施の形態のパラメータ補正回路の構成を示す図である。It is a figure which shows the structure of the parameter correction circuit of the 6th Embodiment of this invention. 本発明の第７の実施の形態のパラメータ補正回路の構成を示す図である。It is a figure which shows the structure of the parameter correction circuit of the 7th Embodiment of this invention. （ａ）は本発明の第８の実施の形態のパラメータ補正回路の構成を示す図、（ｂ）は同図（ａ）のパラメータとしての可変抵抗素子をインダクタで置換した場合のパラメータ補正回路の構成を示す図、（ｃ）は同図（ａ）のパラメータとしての可変抵抗素子を容量素子で置換した場合のパラメータ補正回路の構成を示す図である。(A) is a figure which shows the structure of the parameter correction circuit of the 8th Embodiment of this invention, (b) is a parameter correction circuit at the time of replacing the variable resistance element as a parameter of the figure (a) with the inductor. FIG. 6C is a diagram showing the configuration of a parameter correction circuit when the variable resistance element as a parameter in FIG. 本発明の第１２の実施の形態の発振回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of the 12th Embodiment of this invention. （ａ）は本発明の第１３の実施の形態における可変抵抗素子の内部構成を示す図、（ｂ）は同実施の形態における可変インダクタの内部構成を示す図、（ｃ）は同実施の形態における可変容量素子の内部構成を示す図である。(A) is a figure which shows the internal structure of the variable resistance element in 13th Embodiment of this invention, (b) is a figure which shows the internal structure of the variable inductor in the same embodiment, (c) is the same embodiment It is a figure which shows the internal structure of the variable capacitance element in. ＰＬＬ回路を内蔵する従来の半導体集積回路の全体概略構成を示す図である。1 is a diagram showing an overall schematic configuration of a conventional semiconductor integrated circuit incorporating a PLL circuit. ＰＬＬ回路のループ特性を示す図である。It is a figure which shows the loop characteristic of a PLL circuit. 従来のパラメータ補正回路の構成を示す図である。It is a figure which shows the structure of the conventional parameter correction circuit.

符号の説明Explanation of symbols

１ 電流源
２、１０ ミラー回路
２ａ 出力端子
１０ａ 第１の出力端子
１０ｂ 第２の出力端子
ＩＳ 電流供給回路
３、１１ 第１のスイッチ回路
４、１２ 第２のスイッチ回路
Ｒ 基準抵抗素子（基準パラメータ）
Ｌ 基準インダクタ（基準パラメータ）
Ｃ 基準容量素子（基準パラメータ）
Ｒｖ 可変抵抗素子（可変パラメータ）
Ｌｖ 可変インダクタ（可変パラメータ）
Ｃｖ 可変容量（可変パラメータ）
７ 電圧測定回路
８ ＣＰＵ（調整回路及びコンピュータ）
９ 外部端子
１３ コンパレータ
１４ サンプルホールド回路
１５ 負荷回路
１５ａ スイッチ回路
１５ｂ Ｐチャネル型トランジスタ
１６ 第３のスイッチ回路
１７ 電流出力回路
１８、２０、２４ スイッチ回路
１９ 抵抗素子
２１ アンプ
２２、２３ トランジスタ
３０ 発振回路
３１ 電流源
３２、３３ Ｎ型トランジスタ
３４、３５ 可変容量ダイオード
４０、４１ スイッチ回路
１００ 半導体集積回路（ＬＳＩ）
１０１ ＰＬＬ回路
１０２ 位相比較器
１０３ チャージポンプ回路
１０４ フィルタ回路
１０５ 電圧制御発振器
１０６ 分周器 DESCRIPTION OF SYMBOLS 1 Current source 2, 10 Mirror circuit 2a Output terminal 10a 1st output terminal 10b 2nd output terminal IS Current supply circuit 3, 11 1st switch circuit 4, 12 2nd switch circuit R Reference resistance element (reference parameter )
L Reference inductor (reference parameter)
C Reference capacitance element (reference parameter)
Rv variable resistance element (variable parameter)
Lv variable inductor (variable parameter)
Cv variable capacity (variable parameter)
7 Voltage measurement circuit 8 CPU (adjustment circuit and computer)
DESCRIPTION OF SYMBOLS 9 External terminal 13 Comparator 14 Sample hold circuit 15 Load circuit 15a Switch circuit 15b P channel type transistor 16 3rd switch circuit 17 Current output circuit 18, 20, 24 Switch circuit 19 Resistance element 21 Amplifier 22, 23 Transistor 30 Oscillation circuit 31 Current sources 32, 33 N-type transistors 34, 35 Variable capacitance diodes 40, 41 Switch circuit 100 Semiconductor integrated circuit (LSI)
101 PLL circuit 102 Phase comparator 103 Charge pump circuit 104 Filter circuit 105 Voltage controlled oscillator 106 Frequency divider

Claims (21)

半導体集積回路に内蔵されたパラメータ補正回路であって、
電流供給回路と、可変パラメータと、複数のスイッチ回路と、電圧測定回路と、前記可変パラメータのパラメータ値を調整する調整回路とが前記半導体集積回路に備えられ、
前記複数のスイッチ回路の何れか１個には、予めパラメータ値が判った基準パラメータが接続され、
前記複数のスイッチ回路は、前記電流供給回路、前記基準パラメータ、前記可変パラメータ及び前記電圧測定回路間の電気的接続を切り換え、
前記電圧測定回路は、前記電流供給回路から前記基準パラメータ及び前記可変パラメータに電流が各々供給された際に、前記基準パラメータ及び前記可変パラメータに生じる電圧を各々測定し、
前記調整回路は、前記電圧測定回路により測定された前記基準パラメータ及び前記可変パラメータの電圧に基づいて、前記可変パラメータのパラメータ値を調整する
ことを特徴とするパラメータ補正回路。 A parameter correction circuit built in a semiconductor integrated circuit,
The semiconductor integrated circuit includes a current supply circuit, a variable parameter, a plurality of switch circuits, a voltage measurement circuit, and an adjustment circuit that adjusts a parameter value of the variable parameter.
A reference parameter whose parameter value is known in advance is connected to any one of the plurality of switch circuits,
The plurality of switch circuits switch electrical connection between the current supply circuit, the reference parameter, the variable parameter, and the voltage measurement circuit,
The voltage measurement circuit measures the voltage generated in the reference parameter and the variable parameter when current is supplied from the current supply circuit to the reference parameter and the variable parameter,
The parameter correction circuit, wherein the adjustment circuit adjusts a parameter value of the variable parameter based on the reference parameter and the voltage of the variable parameter measured by the voltage measurement circuit. 請求項１記載のパラメータ補正回路において、
前記可変パラメータ及び基準パラメータは、可変抵抗素子及び基準抵抗素子である
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The parameter correction circuit, wherein the variable parameter and the reference parameter are a variable resistance element and a reference resistance element. 請求項１記載のパラメータ補正回路において、
前記可変パラメータ及び基準パラメータは、可変インダクタ及び基準インダクタである
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The parameter correction circuit, wherein the variable parameter and the reference parameter are a variable inductor and a reference inductor. 請求項１記載のパラメータ補正回路において、
前記可変パラメータ及び基準パラメータは、可変容量素子及び基準容量素子である
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The parameter correction circuit, wherein the variable parameter and the reference parameter are a variable capacitance element and a reference capacitance element. 請求項１記載のパラメータ補正回路において、
前記基準パラメータは、前記半導体集積回路の外部に配置され、前記半導体集積回路の外部端子に接続される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The parameter correction circuit, wherein the reference parameter is arranged outside the semiconductor integrated circuit and connected to an external terminal of the semiconductor integrated circuit. 請求項５記載のパラメータ補正回路において、
前記基準パラメータは、前記半導体集積回路の前記外部端子に元々接続されている予めパラメータ値の判ったパラメータにより共用される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 5, wherein
The parameter correction circuit, wherein the reference parameter is shared by a parameter whose parameter value is known in advance, which is originally connected to the external terminal of the semiconductor integrated circuit. 請求項１記載のパラメータ補正回路において、
前記基準パラメータは、前記半導体集積回路に内蔵されている
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The parameter correction circuit, wherein the reference parameter is built in the semiconductor integrated circuit. 請求項１記載のパラメータ補正回路において、
前記パラメータ補正回路を内蔵する半導体集積回路は、
位相比較器、チャージポンプ、フィルタ回路、電圧制御発振器及び分周器を備えたＰＬＬ回路であって、
前記フィルタ回路は、抵抗素子及び容量素子より成り、
前記可変パラメータが前記抵抗素子又は容量素子として前記半導体集積回路に内蔵される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
A semiconductor integrated circuit incorporating the parameter correction circuit is:
A PLL circuit including a phase comparator, a charge pump, a filter circuit, a voltage controlled oscillator, and a frequency divider,
The filter circuit includes a resistance element and a capacitance element,
The parameter correction circuit, wherein the variable parameter is built in the semiconductor integrated circuit as the resistance element or the capacitance element. 請求項１記載のパラメータ補正回路において、
前記電流供給回路は、
電流源と、
前記電流源に接続され、前記電流源の電流に応じた電流を出力端子から流すミラー回路とを備える
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The current supply circuit includes:
A current source;
A parameter correction circuit, comprising: a mirror circuit connected to the current source and causing a current corresponding to the current of the current source to flow from an output terminal. 請求項９記載のパラメータ補正回路において、
前記複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、
前記第１のスイッチ回路は、前記ミラー回路と前記基準パラメータとの間に配置され、
前記第２のスイッチ回路は、前記ミラー回路と前記可変パラメータとの間に配置される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 9, wherein
The plurality of switch circuits include first and second switch circuits,
The first switch circuit is disposed between the mirror circuit and the reference parameter;
The parameter correction circuit, wherein the second switch circuit is disposed between the mirror circuit and the variable parameter. 請求項１０記載のパラメータ補正回路において、
前記複数のスイッチ回路は、更に第３のスイッチ回路を備え、
前記第３のスイッチ回路は、前記ミラー回路の出力端子とグランドとの間に接続され、
前記電圧測定回路は、前記ミラー回路から第３のスイッチ回路に電流を流した場合の第３のスイッチ回路の前記ミラー回路の出力端子に接続されている側の電圧を測定する
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 10, wherein
The plurality of switch circuits further includes a third switch circuit,
The third switch circuit is connected between an output terminal of the mirror circuit and a ground ;
The voltage measurement circuit measures a voltage on a side connected to an output terminal of the mirror circuit of the third switch circuit when a current is passed from the mirror circuit to the third switch circuit. Parameter correction circuit. 請求項１記載のパラメータ補正回路において、
前記電流供給回路は、
電流源と、
前記電流源に接続され、前記電流源の電流と同一値の電流を第１の出力端子から前記基準パラメータに流すと共に第２の出力端子から前記可変パラメータに流すミラー回路とを備える
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The current supply circuit includes:
A current source;
A mirror circuit connected to the current source and configured to flow a current having the same value as the current of the current source from a first output terminal to the reference parameter and from a second output terminal to the variable parameter. Parameter correction circuit to perform. 請求項１２記載のパラメータ補正回路において、
複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、
前記第１のスイッチ回路は、前記基準パラメータと前記電圧測定回路との間に配置され、
前記第２のスイッチ回路は、前記可変パラメータと前記電圧測定回路との間に配置される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 12, wherein
The plurality of switch circuits include first and second switch circuits,
The first switch circuit is disposed between the reference parameter and the voltage measurement circuit;
The parameter correction circuit, wherein the second switch circuit is disposed between the variable parameter and the voltage measurement circuit. 請求項１記載のパラメータ補正回路において、
前記電流供給回路は、負荷回路を備え、
前記負荷回路は、
ソースが電源又は接地に接続され、ドレインから電流を供給するトランジスタと、
前記トランジスタのゲートに接続され、前記トランジスタのＯＮ/ＯＦＦを制御するスイッチ回路とを備える
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The current supply circuit includes a load circuit,
The load circuit is
A transistor whose source is connected to a power supply or ground and which supplies current from the drain;
A parameter correction circuit comprising: a switch circuit connected to a gate of the transistor and controlling ON / OFF of the transistor. 請求項１記載のパラメータ補正回路において、
前記電圧測定回路は、
前記基準パラメータの電圧を保持するサンプルホールド回路と、
前記可変パラメータの電圧を前記サンプルホールド回路に保持した前記基準パラメータの電圧と比較するコンパレータとを備える
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The voltage measurement circuit includes:
A sample hold circuit for holding the voltage of the reference parameter;
A parameter correction circuit, comprising: a comparator that compares the voltage of the variable parameter with the voltage of the reference parameter held in the sample and hold circuit. 請求項２記載のパラメータ補正回路は、
前記可変抵抗素子の抵抗値が目標値に補正された後に、
前記電流供給回路又は他の電流供給回路から前記可変抵抗素子に電流を流した際の前記可変抵抗素子に生じる電圧を取り出す電流電圧変換器として使用される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 2 comprises:
After the resistance value of the variable resistance element is corrected to the target value,
A parameter correction circuit, wherein the parameter correction circuit is used as a current-voltage converter that extracts a voltage generated in the variable resistance element when a current is supplied to the variable resistance element from the current supply circuit or another current supply circuit. 請求項１記載のパラメータ補正回路において、
前記半導体集積回路には、前記可変パラメータと同一構成の他の可変パラメータを備え、
前記他の可変パラメータは、前記パラメータ補正回路に備える可変パラメータと同一のパラメータ値調整を施こすことが可能である
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The semiconductor integrated circuit includes another variable parameter having the same configuration as the variable parameter,
The parameter correction circuit characterized in that the other variable parameter can be subjected to the same parameter value adjustment as the variable parameter provided in the parameter correction circuit. 請求項３記載のパラメータ補正回路は、
前記可変インダクタのインダクタンス値が目標値に補正された後に、
発振周波数が所定周波数に設定される発振回路として使用される
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 3,
After the inductance value of the variable inductor is corrected to the target value,
A parameter correction circuit characterized by being used as an oscillation circuit whose oscillation frequency is set to a predetermined frequency. 請求項１記載のパラメータ補正回路において、
前記可変パラメータは、
単位パラメータが複数個直列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの直列回路を取り出し可能である
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The variable parameter is
A parameter correction circuit characterized in that a plurality of unit parameters are connected in series, and a series circuit of an arbitrary number of continuous unit parameters can be taken out of all the unit parameters provided. 請求項１記載のパラメータ補正回路において、
前記可変パラメータは、
単位パラメータが複数個並列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの並列回路を取り出し可能である
ことを特徴とするパラメータ補正回路。 The parameter correction circuit according to claim 1,
The variable parameter is
A parameter correction circuit, comprising a plurality of unit parameters connected in parallel and capable of extracting a continuous parallel circuit of an arbitrary number of unit parameters among all the unit parameters provided. コンピュータを用いて可変パラメータのパラメータ値を補正するようにしたパラメータ補正方法であって、
前記コンピュータは、
予めパラメータ値が判った基準パラメータに電流供給回路を接続し、
前記電流供給回路から前記基準パラメータに電流を流し、その際に前記基準パラメータに生じる電圧を計測し、
前記基準パラメータに生じた電圧及び前記基準パラメータのパラメータ値に基づいて、前記電流供給回路から供給される電流値を算出し、この電流値に基づいて前記可変パラメータのパラメータ値が目標値である場合の可変パラメータに生じる目標電圧を算出し、
その後、前記電流供給回路から前記可変パラメータに電流を流し、その際に前記可変パラメータに生じる電圧を計測しながら、その電圧が前記目標電圧になるように、可変パラメータのパラメータ値を補正する
ことを特徴とするパラメータ補正方法。 A parameter correction method for correcting a parameter value of a variable parameter using a computer,
The computer
Connect the current supply circuit to the reference parameter whose parameter value is known in advance,
A current is passed from the current supply circuit to the reference parameter, and a voltage generated in the reference parameter at that time is measured.
When the current value supplied from the current supply circuit is calculated based on the voltage generated in the reference parameter and the parameter value of the reference parameter, and the parameter value of the variable parameter is a target value based on the current value Calculate the target voltage generated in the variable parameter of
Thereafter, a current is passed from the current supply circuit to the variable parameter, and the voltage generated in the variable parameter is measured at that time, and the parameter value of the variable parameter is corrected so that the voltage becomes the target voltage. A characteristic parameter correction method.
JP2003394480A 2002-11-29 2003-11-25 Parameter correction circuit and parameter correction method Expired - Fee Related JP3797999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394480A JP3797999B2 (en) 2002-11-29 2003-11-25 Parameter correction circuit and parameter correction method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002348763 2002-11-29
JP2003394480A JP3797999B2 (en) 2002-11-29 2003-11-25 Parameter correction circuit and parameter correction method

Publications (2)

Publication Number Publication Date
JP2004194304A JP2004194304A (en) 2004-07-08
JP3797999B2 true JP3797999B2 (en) 2006-07-19

Family

ID=32774944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394480A Expired - Fee Related JP3797999B2 (en) 2002-11-29 2003-11-25 Parameter correction circuit and parameter correction method

Country Status (1)

Country Link
JP (1) JP3797999B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6126458B2 (en) 2013-05-22 2017-05-10 富士通株式会社 Resistance adjustment circuit and resistance adjustment method
WO2017090117A1 (en) * 2015-11-25 2017-06-01 三菱電機株式会社 Filter apparatus
CN109001538B (en) * 2018-10-10 2024-03-22 格物感知(苏州)科技有限公司 Method for achieving high-precision resistance measurement by using non-precision device
TWI727673B (en) * 2020-02-25 2021-05-11 瑞昱半導體股份有限公司 Bias current generation circuit
CN116148744B (en) * 2023-04-17 2023-06-20 华南理工大学 Hybrid inductive current sensor capable of being calibrated online and calibration method thereof

Also Published As

Publication number Publication date
JP2004194304A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
US7152009B2 (en) Parameter correction circuit and parameter correction method
US8289034B2 (en) Capacitance measurement circuit and capacitance measurement method thereof
CN101038497B (en) Compensation method, compensated regulator and electronic circuit
JPH11340760A (en) Variable gain amplifier circuit
CN103858340A (en) High accuracy (resistance-capacitance) RC calibration circuit
US10951164B2 (en) Voltage-controlled oscillator, PLL circuit, and CDR device
US8242828B1 (en) Programmable delay circuit
EP3402077B1 (en) Oscillator based sensor interface circuit
EP3161960A1 (en) Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods
US8253401B2 (en) Voltage conversion apparatus
US6803802B2 (en) Switched-capacitor integrator
JP2008537668A (en) Arrangement and method for temperature compensation for resistance
JP4371893B2 (en) Charge pump circuit and PLL circuit using the charge pump circuit
JP3797999B2 (en) Parameter correction circuit and parameter correction method
US20050062524A1 (en) Transconductance-adjusting circuit
US7675310B2 (en) Device under test power supply
JP4773549B2 (en) Timing signal generation circuit
JP5763112B2 (en) Switched capacitor circuit
JP4682419B2 (en) Variable gain amplifier circuit
US20110234290A1 (en) Switched-capacitor current reference with reduced output ripple
US10361706B2 (en) Clock and data recovery (CDR) circuit
US7893729B2 (en) Voltage/current conversion circuit
JPH06291576A (en) Semiconductor integrated circuit
CN103078630B (en) For the bandwidth calibration of filter
JP2002009553A (en) Detection circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees