JP3795600B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP3795600B2 JP3795600B2 JP34378096A JP34378096A JP3795600B2 JP 3795600 B2 JP3795600 B2 JP 3795600B2 JP 34378096 A JP34378096 A JP 34378096A JP 34378096 A JP34378096 A JP 34378096A JP 3795600 B2 JP3795600 B2 JP 3795600B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- printed wiring
- wiring board
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Description
【0001】
【発明の属する技術分野】
本発明は、プリント配線板に関し、特にはそのパッド列部分の構造に関するものである。
【0002】
【従来の技術】
図5には、QFPやTCP等の半導体パッケージを表面実装するための従来のプリント配線板41が例示されている。このプリント配線板41を構成する基板42における部品実装部には、複数の同じ形状をしたパッド43からなる4つのパッド列44が正方形状に配列されている。また、前記基板42上にはソルダーレジスト45が設けられ、そのソルダーレジスト45の開口部46からはパッド列44が露出されている。
【0003】
ところで、近年ではプリント配線板41のファイン化が著しく、それに伴ってパッド43間のピッチも0.5mm、0.3mm…というように狭くなる傾向にある。また、このような狭ピッチのパッド43に対するはんだ付けを可能とする手段として、あらかじめパッド43上にはんだプリコート層47を形成しておく方法(いわゆるはんだプリコート法)が従来より提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、はんだプリコート層47を厚く形成した場合、はんだプリコート層47の頂部の高さがソルダーレジスト45の表面の高さよりも10μm 以上高くなってしまうことがある(図5(b) ,図5(c) のΔT参照)。
【0005】
そして、このような状態のプリント配線板41を複数枚重ね合わせて載置すると、特に下層においては、突出したはんだプリコート層47が基板42の裏面に接触することにより、はんだプリコート層47が傷付いたり潰れたりする。
【0006】
また、パッド43が0.3mmピッチ以下である場合には、上記の傷付きや潰れにより、とりわけはんだブリッジB1 (図6参照)やはんだの偏り等が生じやすくなり、このことが不良発生の原因となっていた。
【0007】
本発明は上記の課題を解決するためなされたものであり、その目的は、複数枚重ね合わせて載置したときでも、パッド上のはんだ層に傷付きや潰れが起こりにくいプリント配線板を提供することにある。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、部品実装部を有するプリント配線板であって、前記部品実装部に設けたソルダーレジストと、前記ソルダーレジストの開口部から露出し、表面実装部品のリード突出位置に対応して一直線上に配置される矩形状のパッドと、前記パッドの外側に配置され、はんだ供給部に囲まれたはんだ凝集部を有し、前記パッドと異なる形状のダミーパッドと、前記パッド上に形成され、前記ソルダーレジストの表面の高さよりも頂部が高いはんだプリコート層と、前記ダミーパッド上のはんだを溶融し、該はんだの表面張力によって前記はんだ供給部から前記はんだ凝集部にはんだを凝集させた前記はんだプリコート層の頂部よりも高いはんだ盛り上がり部と、を備えることを特徴とするプリント配線板をその要旨とする。
【0009】
請求項2に記載の発明は、請求項1において、前記ダミーパッドの前記はんだ凝集部は、同ダミーパッドの略中央部に形成されているとした。
【0010】
請求項3に記載の発明は、請求項1において、前記ダミーパッドは略H状である。
以下、本発明の「作用」を説明する。
【0011】
請求項1〜3に記載の発明によると、プリント配線板を複数枚重ね合わせて載置したとき、通常のパッド上に形成されたはんだプリコート層よりも相対的に高く形成されたダミーパッド上のはんだ盛り上がり部が基板に対して優先的に接触することで、通常のパッドと基板との接触が回避される。その結果、通常のパッド上のはんだ層に傷付きや潰れが起こりにくくなる。
【0012】
請求項2,3に記載の発明によると、はんだ凝集部をダミーパッドの端部に設けた場合に比べて、溶融したはんだをスムーズに凝集させることができ、はんだ盛り上がり部を確実に高くすることができる。
【0014】
【発明の実施の形態】
以下、本発明をQFP(Quad flat package )実装用のプリント配線板に具体化した一実施形態を図1,図2に基づき詳細に説明する。
【0015】
このプリント配線板1を構成する基板2は、表面実装部品としてのQFPを表面実装するための部品実装部をその片側面に備えている。前記部品実装部にはパッド列3が4つ形成され、それらはQFPのリードの突出位置に対応すべく正方形状に配置されている。また、基板2上にはソルダーレジスト5が設けられ、そのソルダーレジスト5の開口部6からは前記各パッド列3が露出されている。
【0016】
本実施形態では、各々のパッド列3は通常のパッド7とダミーパッド8とによって構成されている。通常のパッド7(ここでは長さ2mm,幅125μm ,0.25mmピッチ)とは、QFPのリードのうち配線に関与するものがはんだを介して必ず接合される矩形状のパッドをいう。前記通常のパッド7は、1つのパッド列3内において数十個から百数十個ほど一直線上に配置されている。そして、これらの通常のパッド7上には、ソルダーレジスト5の表面の高さよりも頂部が高くなるようにはんだプリコート層9が形成されている。
【0017】
一方、ダミーパッド8とは、QFPのいずれのリードも接合されないパッドをいう。本実施形態では、ダミーパッド8は1つのパッド列3において2つ形成されていて、それらは複数の通常のパッド7の最も外側に配置されている。従って、1つの部品実装部においてかかるダミーパッド8は合計8つ存在している。
【0018】
本実施形態のダミーパッド8は略H字状の形状を呈している。即ち、等しい幅を有する2つの直線部8aが所定間隔を隔てて平行に形成され、両直線部8aを互いの中央部において連結すべく連結部8bが形成されている。そして、この連結部8bを中心とする幅広部分がはんだ凝集部G1 になっている。それに対して、幅広部分でない幅狭の部分はいわばはんだ凝集部G1 にはんだを供給するための部分となっている。前記ダミーパッド8の長さは、通常のパッド7と等しい長さに、即ち2mmに設定されている。また、ダミーパッド8の幅(具体的には幅広のはんだ凝集部G1 における幅)は、約250μm に設定されており、両直線部8aの幅は75μm に設定されている。
【0019】
はんだプリコート層9はダミーパッド8上にも形成されている。ただし、はんだは、はんだ凝集部G1 において特に凝集して盛り上がり、それ以外の箇所(例えば両直線部8aの端部)でははんだ凝集部G1 よりも相対的に少なくなっている。そして、はんだ凝集部G1 に形成されたはんだ盛り上がり部M1 は、図2(d)に示されるように、通常のパッド7上に形成されたはんだプリコート層9に比べていくぶん高くなっている。言い換えると、はんだプリコート層9を加えたダミーパッド8の頂部の高さ(即ちはんだ盛り上がり部M1 の高さ)T2 は、はんだプリコート層9を加えた通常のパッド7の頂部の高さT1 よりも相対的に高くなっている。パッド7,8の厚さが35μmである本実施形態の場合、T1 =65μm,T2 =105μmであって、その差は40μmである。
【0020】
次に、上記のプリント配線板1を製造する手順を説明する。
まず、従来公知の手法を用いて基板2上に通常のパッド7及びダミーパッド8をそれぞれパターン形成した後、ソルダーレジスト5を形成する(図2(a) ,(b) 参照)。続いて、ソルダーレジスト5の開口部6から露出している通常のパッド7及びダミーパッド8上に、印刷法によりクリームはんだ(ここでは共晶はんだを主成分とするクリームはんだ)C1 を所定厚さで印刷する(図2(c) 参照)。なお、印刷法に代わる手法として、例えばディスペンス法、部分はんだ剥離法、はんだキャリアを用いた転写法等の従来公知の方法を採用してもよい。そして、リフローを行うことによりパッド7,8上のはんだを溶融させた後、冷却及び洗浄の各工程を行う。以上の結果、図2(d)に示されるような所望のプリント配線板1が得られるようになっている。
【0021】
次に、本実施形態において特徴的な作用効果を列挙する。
(イ)このプリント配線板1では、上記のはんだ盛り上がり部M1 を含むダミーパッド8の頂部の高さT2 を、はんだプリコート層9を加えた通常のパッド7の頂部の高さT1 よりも相対的に高くしたことを特徴としている。従って、プリント配線板1を150枚以上重ね合わせて載置したときでも、通常のパッド7上のはんだプリコート層9ではなく、はんだ盛り上がり部M1 が基板2の底面に対して優先的に接触する。このように、通常のパッド7上のはんだプリコート層9と基板2との接触が回避される結果、そのはんだプリコート層9に傷付きや潰れが起こりにくくなる。よって、パッド7が0.3mmピッチ以下であっても、はんだブリッジやはんだの偏り等が生じることがなく、不良のない品質に優れたプリント配線板1を確実に得ることができる。
【0022】
(ロ)また、本実施形態では、ダミーパッド8に設けられたはんだ凝集部G1 にはんだ盛り上がり部M1 を形成することで、前記高さT2 を前記高さT1 よりも相対的に高くすることとしている。そして、はんだ盛り上がり部M1 は、ダミーパッド8上に載せられたクリームはんだC1 を熱で溶融させ、表面張力の作用によってはんだをはんだ凝集部G1 に凝集させることにより形成される。従って、はんだ盛り上がり部M1 を極めて容易に形成することができる。さらに、はんだ盛り上がり部M1 は、通常のパッド7上にはんだプリコート層9を形成する既存の工程において同時に形成することも可能であり、工程の複雑化や生産性の低下を伴うこともない。以上の二点からも明らかなように、本実施形態の構成にであると、上記のプリント配線板1を容易に製造することができる。
【0023】
(ハ)また、本実施形態のプリント配線板1では、ダミーパッド8の長さを通常のパッド7と略等しいものとしている。ここで、ダミーパッド8が通常のパッド7よりも相対的に長いものであると、基板2上に形成用スペースが要ることでパターン設計上不利になり、かつ製造容易化やファイン化の妨げになる。逆に、ダミーパッド8が通常のパッド7よりも相対的に短いものであると、はんだがはんだ凝集部G1 に充分に供給されず、はんだ盛り上がり部M1 を高くすることができなくなる。従って、上記のように略等しい長さのダミーパッド8にしておけば、上記の問題を解消することができる。
【0024】
(ニ)本実施形態のダミーパッド8は略H字状であるため、2本の直線部8a上にて溶融したはんだが、連結部8bを中心とするはんだ凝集部G1 へと4つの領域から凝集してくる。従って、所定高さのはんだ盛り上がり部M1 を形成しうるはんだ量が確実に確保される。この場合、ダミーパッド8においてはんだ凝集部G1 以外の部分のはんだ量が少なくなったとしても、格段の支障はない。即ち、ダミーパッド8は上記のように配線に関与しないものであって、QFPのリードとの間にはんだフィレットを形成する必要がないからである。
【0025】
なお、本発明は上記実施形態に代えて、例えば次のような形態に変更することが可能である。
◎図3に示される別例1のダミーパッド11は、いわば矩形状をした既存のパッドを長手方向に沿って2箇所から切り欠いたような形状をしている。このような切り欠き部12を備えるダミーパッド11の場合、切り欠き部12の切り欠き端の間に存在する部分が幅広になっているため、当該部分がはんだ凝集部G1 として機能する。このような形態のダミーパッド11であっても、積層載置時おける通常のパッド7上のはんだプリコート層9の傷付きや潰れを低減することができる。
【0026】
◎図4には各種の別例が示されている。図4(a)に示される別例2のダミーパッド14は略菱形状であって、幅広の中央部がはんだ凝集部G1 として機能する。図4(b)に示される別例3のダミーパッド17では、その中央部にはんだ凝集部G1 として機能する円形状幅広部分があり、その円形状幅広部分から2方向に二等辺三角形状の幅狭部分が延設されている。図4(c)に示される別例4のダミーパッド21は全体が二等辺三角形状であって、その底辺側にある幅広部分がはんだ凝集部G1 として機能する。即ち、はんだ凝集部G1 は必ずしもダミーパッドの中央部になくてもよい。図4(d)に示される別例5のダミーパッド24では、その中央部にはんだ凝集部G1 として機能する略円形状幅広部分があり、その略円形状幅広部分から2方向に矩形状の幅狭部分が延設されている。なお、幅広部分と幅狭部分とはいくぶん偏心している。図4(e)に示される別例6のダミーパッド27は実施形態と類似の形態を有しているものの、はんだ凝集部G1 となる連結部の位置が中心からずれている。図4(f)に示される別例7のダミーパッド31は、細長い直角三角形状のパッドを底辺側において連結したような形態になっている。従って、その底辺側端部がはんだ凝集部G1 として機能する幅広部分になっていて、それ以外の部分が幅狭部分になっている。図4(g)に示される別例8ダミーパッド34は略V字状であって、鋭角的に屈曲している屈曲部分がはんだ凝集部G1 として機能するようになっている。図4(h)に示される別例9のダミーパッド37は略X字状であって、その中央部にある幅広のクロス部分がはんだ凝集部G1 として機能するようになっている。以上列挙した各種ダミーパッド14,17…37でも、積層載置時おける通常のパッド7上のはんだプリコート層9の傷付きや潰れを低減することができる。
【0027】
◎ダミーパッド8,11…37は通常のパッド7と略同じ長さであることが好ましいものの、それを通常のパッド7より長くまたは短くした構成を採ることもある程度は許容される。
【0028】
◎ダミーパッド8上へのはんだプリコート層9の形成は、通常のパッド7上へのはんだプリコート層9を形成する工程において同時に行うことが好ましいものの、それを別工程で行なうことも可能である。
【0029】
◎ダミーパッド8,11…37の頂部の高さT2 を、前記はんだプリコート層9を加えた通常のパッド7の頂部の高さT1 よりも相対的に高くするためには、勿論、はんだ以外の手法(例えば接着剤等の塗布など)を用いることも可能である。ただし、製造容易という点においてはんだを用いた手法のほうが優れている。
【0030】
(6)また、ダミーパッドには必ずしもはんだプリコート層9が形成されていなくてもよく、例えばそのダミーパッド単独によって、前記はんだプリコート層9を加えた通常のパッド7の頂部の高さT1 よりも相対的に高くしてもよい。ただし、パターン形成が面倒になるおそれがあることから、一般的には実施形態の構成のほうが好ましい。
【0031】
ここで、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
(1) 請求項1〜3のいずれかにおいて、前記ダミーパッドは1つのパッド列を構成する複数の通常のパッドの最も外側に配置されることを特徴とするプリント配線板。この構成であると、設計上ダミーパッドを配置しやすくなり、ひいてはプリント配線板の製造容易化を図ることができる。
【0032】
(2) 請求項1〜3、技術的思想1のいずれかにおいて、前記ダミーパッドは1つの部品搭載部において離間した位置に複数個形成されていることを特徴とするプリント配線板。この構成であると、はんだ盛り上がり部が1箇所のみの場合とは異なり、複数箇所にできるはんだ盛り上がり部によって通常のパッド上のはんだ層と基板との接触が確実に回避される。
【0035】
なお、本明細書中において使用した技術用語を次のように定義する。
「はんだ: 共晶はんだに代表されるPb系のはんだをいうほか、例えばAu系やIn系のはんだ等も含む。」
【0036】
【発明の効果】
以上詳述したように、請求項1〜3に記載の発明によれば、複数枚重ね合わせて載置したときでも、パッド上のはんだ層に傷付きや潰れが起こりにくいプリント配線板を提供することができる。
【0037】
請求項2,3に記載の発明によれば、はんだ凝集部をダミーパッドの端部に設けた場合に比べて、溶融したはんだをスムーズに凝集させることができ、はんだ盛り上がり部を確実に高くすることができる。
【図面の簡単な説明】
【図1】(a)は実施形態のプリント配線板を示す部分平面図、(b)はその要部拡大平面図。
【図2】(a)〜(d)は、同プリント配線板におけるパッド列形成部位を示す要部拡大断面図。
【図3】別例1のプリント配線板におけるパッド列形成部位を示す要部拡大平面図。
【図4】(a)〜(h)は、別例2〜別例9のダミーパッドの平面図。
【図5】(a)は従来のプリント配線板を示す部分平面図、(b)は同プリント配線板のパッド列形成部位の要部拡大斜視図、(c)は同じく要部拡大断面図。
【図6】従来の問題点を説明するための要部拡大斜視図。
【符号の説明】
1…プリント配線板、2…基板、3…パッド列、5…ソルダーレジスト、6…開口部、8,11,14,17,21,24,27,31,34,37…ダミーパッド、9…はんだプリコート層、T2 …ダミーパッドの高さ、T1 …通常のパッドの高さ、G1 …はんだ凝集部、M1 …はんだ盛り上がり部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board, and more particularly to the structure of the pad row portion.
[0002]
[Prior art]
FIG. 5 illustrates a conventional printed
[0003]
By the way, in recent years, the fineness of the printed
[0004]
[Problems to be solved by the invention]
However, when the
[0005]
When a plurality of printed
[0006]
Further, when the
[0007]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a printed wiring board in which a solder layer on a pad is hardly damaged or crushed even when a plurality of sheets are stacked and placed. There is.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, in the invention according to claim 1, a printed wiring board having a component mounting portion , which is exposed from a solder resist provided in the component mounting portion and an opening of the solder resist. A rectangular pad arranged on a straight line corresponding to the lead projecting position of the surface mount component, and a solder agglomeration part arranged outside the pad and surrounded by a solder supply part, which is different from the pad A dummy pad having a shape, a solder precoat layer formed on the pad and having a top portion higher than the height of the surface of the solder resist, and the solder on the dummy pad are melted, and the solder supply portion is formed by the surface tension of the solder purine, characterized in that it comprises a high solder swelling portion than the top portion of the solder pre-coat layer obtained by aggregating the solder to the solder aggregation unit from The wiring board as its gist.
[0009]
According to a second aspect of the present invention, in the first aspect, the solder aggregation portion of the dummy pad is formed at a substantially central portion of the dummy pad .
[0010]
According to a third aspect of the present invention, in the first aspect , the dummy pad is substantially H-shaped.
Hereinafter, the “action” of the present invention will be described.
[0011]
According to the first to third aspects of the present invention, when a plurality of printed wiring boards are stacked and placed on a dummy pad formed relatively higher than a solder precoat layer formed on a normal pad . The contact between the solder pad and the substrate is avoided by preferential contact with the substrate. As a result, the solder layer on the normal pad is hardly damaged or crushed.
[0012]
According to the second and third aspects of the invention, compared to the case where the solder agglomerated portion is provided at the end of the dummy pad, the molten solder can be agglomerated smoothly, and the solder bulge portion is reliably increased. Can do.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the present invention is embodied in a printed wiring board for mounting a QFP (Quad flat package) will be described in detail with reference to FIGS.
[0015]
A
[0016]
In the present embodiment, each
[0017]
On the other hand, the
[0018]
The
[0019]
The
[0020]
Next, a procedure for manufacturing the printed wiring board 1 will be described.
First, after forming a
[0021]
Next, characteristic effects in the present embodiment will be listed.
(A) In this printed wiring board 1, the height T2 of the top of the
[0022]
(B) In the present embodiment, the height T2 is made relatively higher than the height T1 by forming the solder bulge portion M1 in the solder agglomeration portion G1 provided on the
[0023]
(C) In the printed wiring board 1 of the present embodiment, the length of the
[0024]
(D) Since the
[0025]
Note that the present invention can be modified to, for example, the following form instead of the above embodiment.
A dummy pad 11 according to another example 1 shown in FIG. 3 has a shape in which an existing rectangular pad is cut out from two locations along the longitudinal direction. In the case of the dummy pad 11 having such a
[0026]
FIG. 4 shows various other examples. The
[0027]
The
[0028]
The formation of the
[0029]
In order to make the height T2 of the top of the
[0030]
(6) Moreover, the
[0031]
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with their effects.
(1) The printed wiring board according to any one of claims 1 to 3, wherein the dummy pad is disposed on the outermost side of a plurality of normal pads constituting one pad row. With this configuration, it is easy to arrange dummy pads in design, and as a result, manufacture of a printed wiring board can be facilitated.
[0032]
(2) The printed wiring board according to any one of claims 1 to 3, and the technical idea 1, wherein a plurality of the dummy pads are formed at positions separated in one component mounting portion. With this configuration, unlike the case where there is only one solder bulge, the contact between the solder layer on the normal pad and the substrate is reliably avoided by the solder bulge formed at a plurality of locations.
[0035]
The technical terms used in this specification are defined as follows.
“Solder: In addition to Pb solder represented by eutectic solder, it also includes, for example, Au and In solders.”
[0036]
【The invention's effect】
As described in detail above, according to the first to third aspects of the present invention, a printed wiring board is provided in which the solder layer on the pad is less likely to be damaged or crushed even when a plurality of sheets are stacked and placed. be able to.
[0037]
According to the second and third aspects of the invention, compared to the case where the solder agglomeration portion is provided at the end of the dummy pad, the molten solder can be agglomerated smoothly, and the solder bulge portion is reliably increased. be able to.
[Brief description of the drawings]
FIG. 1A is a partial plan view showing a printed wiring board according to an embodiment, and FIG.
FIGS. 2A to 2D are enlarged cross-sectional views of main parts showing pad row formation sites in the printed wiring board. FIGS.
FIG. 3 is an enlarged plan view of a main part showing a pad row formation site in a printed wiring board of another example 1
4A to 4H are plan views of dummy pads of another example 2 to example 9. FIG.
5A is a partial plan view showing a conventional printed wiring board, FIG. 5B is an enlarged perspective view of a main part of a pad row forming portion of the printed wiring board, and FIG.
FIG. 6 is an enlarged perspective view of a main part for explaining a conventional problem.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Printed wiring board, 2 ... Board | substrate, 3 ... Pad row | line | column, 5 ... Solder resist, 6 ... Opening part, 8, 11, 14, 17, 21, 24, 27, 31, 34, 37 ... Dummy pad, 9 ... Solder precoat layer, T2 ... height of dummy pad, T1 ... normal pad height, G1 ... solder agglomerated part, M1 ... solder swelled part.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34378096A JP3795600B2 (en) | 1996-12-24 | 1996-12-24 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34378096A JP3795600B2 (en) | 1996-12-24 | 1996-12-24 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10190203A JPH10190203A (en) | 1998-07-21 |
JP3795600B2 true JP3795600B2 (en) | 2006-07-12 |
Family
ID=18364189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34378096A Expired - Fee Related JP3795600B2 (en) | 1996-12-24 | 1996-12-24 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795600B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100416807C (en) * | 2004-10-20 | 2008-09-03 | 力晶半导体股份有限公司 | Semiconductor package structure and producing method thereof |
CN100355327C (en) * | 2005-03-25 | 2007-12-12 | 华为技术有限公司 | A printed circuit board and production method thereof |
KR100924552B1 (en) * | 2007-11-30 | 2009-11-02 | 주식회사 하이닉스반도체 | Substrate for semiconductor package and semiconductor package having the same |
JP5378707B2 (en) * | 2008-05-29 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP7397589B2 (en) * | 2019-06-28 | 2023-12-13 | エルジー ディスプレイ カンパニー リミテッド | Electronic device and its manufacturing method, and display device and its manufacturing method |
-
1996
- 1996-12-24 JP JP34378096A patent/JP3795600B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10190203A (en) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7288729B2 (en) | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same | |
JP3420076B2 (en) | Method for manufacturing flip-chip mounting board, flip-chip mounting board, and flip-chip mounting structure | |
JP3328157B2 (en) | Liquid crystal display | |
JPH06503687A (en) | How to form solder bump interconnects to solder-plated circuit traces | |
JP4343236B2 (en) | Circuit board and method for forming circuit board | |
JP3795600B2 (en) | Printed wiring board | |
JPH07273119A (en) | Semiconductor device | |
JP3315871B2 (en) | Wiring board having solder bumps and method of manufacturing the same | |
JP2870456B2 (en) | How to join electronic components | |
JPS63229741A (en) | Lead terminal connection structure for ic | |
JPH0435917B2 (en) | ||
JPH0739220B2 (en) | Cream Solder screen mask | |
JP2003007763A (en) | Method for manufacturing wiring board | |
JP3223592B2 (en) | Method of forming bump electrode on substrate | |
JP2526796B2 (en) | Tape carrier package | |
JPH08330714A (en) | Surface mount method of semiconductor flat package and package wiring board for semiconductor flat package | |
JPS62193294A (en) | High density mounting board | |
JPS6262533A (en) | High-density mounting method for semiconductor element | |
JPH06105829B2 (en) | Soldering method for surface mount electronic components | |
JPH04254397A (en) | Mounting method for surface mount ic package | |
JPH06334320A (en) | Mounting method for electronic component | |
JPH0760931B2 (en) | Wiring board and soldering method thereof | |
JPS60202988A (en) | Method of preliminarily soldering terminal | |
JPH1197205A (en) | Chip resistor | |
JPH09135074A (en) | Mask used for printing creamy solder as well as method and device of printing creamy solder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |