JP3794193B2 - Liquid crystal display element, manufacturing method thereof, and liquid crystal display device - Google Patents
Liquid crystal display element, manufacturing method thereof, and liquid crystal display device Download PDFInfo
- Publication number
- JP3794193B2 JP3794193B2 JP5756099A JP5756099A JP3794193B2 JP 3794193 B2 JP3794193 B2 JP 3794193B2 JP 5756099 A JP5756099 A JP 5756099A JP 5756099 A JP5756099 A JP 5756099A JP 3794193 B2 JP3794193 B2 JP 3794193B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- crystal display
- signal line
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【0001】
【発明が属する技術分野】
本発明は、3端子能動素子をスイッチング素子として用いた液晶表示素子およびその製造方法ならびに液晶表示装置に関する。
【0002】
【従来の技術】
ネマティック液晶を用いたセグメント型の液晶表示装置は、たとえば時計の表示部、または電卓の表示部として、従来から広く利用されている。またネマティック液晶を用いたマトリクス型の液晶表示装置は、ワードプロセッサの表示部、コンピュータの表示部、またはナビゲーション装置の表示部として利用されるため、市場をより拡大している。マトリクス型の液晶表示装置は、他の表示装置、たとえば陰極線管よりも装置の厚みが格段に薄く、該他の表示装置よりも軽量であり、該他の表示装置よりも消費電力が小さく、かつ該他の表示装置よりもフルカラー化が容易である。このために前記液晶表示装置は、前記他の表示装置の利用分野よりも広い分野における需要が広がっている。たとえば前記液晶表示装置は、ノート型のコンピュータの表示部、ゲーム装置の表示部、携帯型テレビジョン装置の表示部、およびデジタルカメラの表示部として、利用されている。
【0003】
前記マトリクス型の液晶表示装置は、複数の画素が行列状に配置されて構成される液晶表示素子、すなわちパネル部と、該パネル部に電気信号を供給するための液晶駆動部とを含む。前記液晶表示素子は陰極線管よりも視野角が狭く、かつ該液晶表示素子の製造コストは陰極線管の製造コストの3倍〜15倍程度になっている。このため陰極線管を用いた表示装置を液晶表示装置により多く置換えるため、および新規の携帯電子機器を創出するために、多くの企業、大学、および研究機関が、種々の方式の提案ならびに開発を競っている。前記マトリクス型の液晶表示装置のうち、能動素子をスイッチング素子として用いたアクティブマトリクス型の液晶表示装置が、特に良く利用されている。前記能動素子は、たとえば、薄膜トランジスタ(以後「TFT」と略称する)で実現される。
【0004】
図11は、スイッチング素子6としてTFTを用いた従来技術の透過型のアクティブマトリクス型の液晶表示装置のパネル部1の等価回路図である。パネル部1は、透光性を有する主基板、全画素3の画素電極10、該全画素の数と同数のスイッチング素子6、複数本の走査信号線7、および複数本の階調信号線8を含む主基板部と、透光性を有する対向基板、全画素の対向電極9、および基準信号線5を含む対向基板部と、前記主基板部および対向基板部の間に介在される液晶層とを含む。全画素3の対向電極9は基準信号線5を介して相互に接続されており、かつ両者5,9が一体化されて、全画素電極10と対向し得る1枚の薄膜状の共通電極を形成している。共通電極5は前記対向基板上に配置される。
【0005】
全画素3の画素電極10は、前記主基板の一方面上に行列状に並べられる。各走査信号線7は、画素電極10の周囲を通りかつ画素3の配列の行方向にそれぞれ平行に、前記主基板の一方面上に並べられる。各階調信号線8は、画素電極10の周囲を通りかつ画素3の配列の列方向に平行に、前記主基板の一方面上に並べられる。各スイッチング素子6は前記主基板の一方面上に配置される。各走査信号線7と各階調信号線8とは前記主基板上で相互に直交する。前記主基板部および対向基板部の液晶層に最近接する位置に、配向膜がそれぞれ設けられる。複数の付加容量部11が、複数の各画素3とそれぞれ並列にさらに設けられていることもある。前記液晶表示装置がカラー画像を表示可能である場合、前記主基板または対向基板上に、カラーフィルタがさらに設けられる。
【0006】
図12は、図11のスイッチング素子6であるTFTの具体的な構成を示す拡大断面図である。TFT6は、ゲート端子15、半導体層17、ゲート絶縁膜18、ソースおよびドレインコンタクト層20,21、ソース端子22、ドレイン端子23を含む。ゲート端子15,ゲート絶縁層18、半導体層17は、この順で、主基板16の一方面上に重ねて配置される。ソースおよびドレインコンタクト層20,21は、相互に間隔を明けて、かつ少なくとも一部分が半導体層17にそれぞれ接触するように、それぞれ配置される。ソース端子およびドレイン端子22,23は、少なくとも一部分がソースおよびドレインコンタクト層20,21とそれぞれ接触するように、主基板16上にそれぞれ配置される。TFT6全体の表面は層間絶縁膜24によって覆われており、かつ層間絶縁膜24のドレイン端子23上の一部分に、コンタクトホール25が設けられている。画素電極10は、層間絶縁膜24の上に配置され、かつコンタクトホール25を介してドレイン端子23と接続されている。ソース端子およびドレイン端子22,23は金属材料でそれぞれ形成され、かつ走査信号線7および階調信号線8と接続されている。前記主基板部の配向膜は、画素電極10および層間絶縁膜24上に配置される。
【0007】
2つの各コンタクト層20,21は、2つの各端子22,23と半導体層17とのオーミック接触のために設けられており、たとえばn+シリコン層で実現される。また各端子22,23内のキャリアの移動度をより増加させかつTFT6のオン電流を増加させるために、2つの各コンタクト層20,21は微結晶n+シリコン層で実現されることがある。ゲート絶縁膜18と層間絶縁膜24とは、従来、無機材料の薄膜、たとえば窒化シリコン(SiNx )またはSiO2 で、実現される。ゲート絶縁膜18は、ゲート端子15を周囲の他の部品から絶縁すると共に、走査および階調信号線7,8の交差部において該信号線7,8が短絡しないように、該信号線7,8を絶縁している。本明細書では、図11,12で説明したパネル部の構成を、「現行構成」と称する。
【0008】
上述の2種類の絶縁膜18,24は、CVD(化学気相成長)法またはスパッタ法を用いて形成される。これらの結果、ゲート絶縁膜24の下にある部品、すなわち走査信号線7およびゲート端子15の表面上の凹凸および該部品の段差が、ゲート絶縁膜24上にほぼ同じように反映される。またこれらの結果、層間絶縁膜24の下にある部品の表面上の凹凸および該部品の段差が、層間絶縁膜24上にほぼ同じように反映される。さらに階調信号線8が、CVD法またはスパッタ法を用いて走査信号線7形成後の主基板16上に成膜された薄膜を加工して得られる場合、走査および階調信号線7,8の交差部において、走査信号線7の表面上の凹凸および該部品の段差が、階調信号線8に反映される。
【0009】
上記2種類の絶縁膜18,24下の部品に表面の凹凸および段差がある場合、該絶縁膜18,24内の該凹凸および段差上に位置する部分に、不良構造、すなわちピンホールおよびクラックが生じ易い。また現行構成のパネル部1は、走査信号線7と階調信号線8とが主基板16上で交差する構造になっている。これら信号線7,8の交差部の段差はパネル部1内の他の部分の段差よりも特に大きいので、前記交差部の段差は該交差部上の部品に影響を特に及ぼし易い。この結果前記不良構造は、各絶縁層18,24内の交差部と重なる部分に生じ易い。
【0010】
また現行構成のパネル部は、上述の構成に起因する以下の6点の問題点を有する。第1の問題点は、上記2種類の絶縁膜18,24の前記交差部と重なる部分に、不良構造が生じ易いことである。ゲート絶縁膜18内の前記交差部と重なる部分にピンホールがある場合、ゲート絶縁膜18を挟んで対向する走査および階調信号線7,8が短絡することがある。また2種類の絶縁膜18,24内の導電性部品下の部分、すなわち階調信号線8および画素電極10下の部分にクラックがある場合、該導電性部品が断線しやすい。これらの短絡および断線は、パネル部1の歩留りの低下の原因になる。ゲート絶縁膜18内の不良構造の発生を防止するために、従来のゲート絶縁膜18は2層構造になっている。2層構造のゲート絶縁膜18内の前記交差部の上の部分の不良構造の発生率は、1層構造のゲート絶縁膜18における不良構造の発生率よりも格段に低減されている。しかしながらゲート絶縁膜18を2層構造にした場合、走査および階調信号線7,8の断線および短絡の発生率、すなわち不良率は、0%にはならず、少なくとも1%〜9%ある。単一のパネル部1内の信号線の本数が増加するほど、または信号線の幅が細くなるほど、該信号線の不良率は増加する。
【0011】
近年、新規開発中のパネル部は従来のパネル部よりも大型または高精細になっているため、信号線の本数が従来よりも増加または信号線の幅が従来のパネル部よりも細くなっているので、従来のパネル部よりも不良率が増加する傾向がある。たとえば新規開発中のパネル部を突発的に生産する場合または該パネル部の初期生産時では、走査および階調信号線7,8の不良率は10%〜90%になり、この結果多量の不良品が発生する。また上述の不良構造は、ゲート絶縁膜18のゲート端子15の上の部分にも生じやすく、該部分の不良構造の発生率は0.1%〜1.0%である。
【0012】
第2の問題点は、いわゆる成膜残留応力に起因して、完成後のパネル部1内の部品、たとえば2種類の絶縁膜18,24および2種類の信号線7,8に新たなクラックが生じ易いこと、ならびに該成膜残留応力に起因して、該部品に製造時から存在するクラックが広がることである。これらのクラックはたとえばパネル部1における静電気破壊の発生要因となるので、この結果商品化後のパネル部1に欠陥が生じる。ゆえに商品化後のパネル部1の信頼性が低い。第3の問題点は、前記交差部の段差に起因して、パネル部の画素3を透過する光が該画素3から洩れやすくなることである。前記光の洩れは、前記交差部の段差のために、前記主基板部の配向膜の該交差部に重なる部分のラビング処理が乱れるために生じる。また前記光の漏れは、階調信号線54内の前記交差部の部分からの電界が、該信号線24近傍の液晶だけに強く働くために生じる。
【0013】
第4の問題点は、走査および階調信号線7,8はどちらも主基板16上に設けられているため、パネル部1の歩留りが低下しやすいことである。たとえば走査信号線7の形成工程の歩留りが90%であり、かつ階調信号線8の形成工程の歩留りが80%である場合、パネル部1の製造工程内のこれら2つの形成工程の合計歩留りは、おおよそ、これら2つの形成工程の歩留りが掛合わされた値、すなわち72%になる。パネル部1の実際の歩留りは、走査および階調信号線7,8の形成工程だけでなく該信号線7,8以外の他の部品の形成工程も関係するので上記のように単純には定まらないが、前記合計歩留りが低下するほど、パネル部1全体の歩留りは低下する。第5の問題点は、走査および階調信号線7,8はどちらも主基板16上に設けられているため、パネル部1の製造工程内で、走査信号線7の形成工程および階調信号線8の形成工程を、この順で順次行う必要があることである。この結果パネル部1の製造期間が長くなり易いので、パネル部1の仕掛かり在庫の増加およびパネル部1の納期の長期化が招かれる。第6の問題点は、パネル部1が大型化または高精細化される場合、走査および階調信号線7,8が細くなるまたは長くなるのに伴い、これら信号線7,8の負荷容量が大きくなることである。前記負荷容量は、走査および階調信号線7,8がコンデンサの電極と同等に働くために生じるものである。各信号線7,8の負荷容量が大きくなるほど、該各信号線7,8に与えられる信号の遅延が大きくなる。
【0014】
このように現行構成のパネル部1は、パネル部1の不良の様々な原因の発生理由がある。このためにパネル部1の製造工程において、不良品となったパネル部1の部品に対してさらに工程を実行することを防止するため、および不良品となった部品に対してさらに材料を投入することを防止するために、該製造工程内の少なくとも1〜3カ所に、該製造工程で製造される全部品に対して不良の有無を調べる検査工程が設けられている。前記検査工程において不良品と判断された部品は、そのまま製造工程から除去されることもあり、またはリワークまたは擬似修正の後に製造工程に戻されることもある。この結果パネル部1の製造工程全体の総合歩留りは、50%〜90%程度になっている。また前記検査工程および不良品の修正工程が前記製造工程に含まれるので、他の表示素子の製造工程と比較して、現行構成のパネル部1の製造工程の設備投資が増大し、該製造工程の工程数が増加し、かつパネル部1の製造期間が増加する。
【0015】
図13は、特開平7−128687号公報に開示され、かつ主基板16上における走査および階調信号線7,8の交差部を無くすための技術を用いたアクティブマトリクス型のパネル装置31の構成を示す斜視図である。図13のパネル装置31のうち、図11,12のパネル部1と同じ機能の部品の説明には図11,12と同じ名称を用いて同じ参照符を付し、説明は省略する。パネル装置31は、透光性を有する対向基板32および複数の列電極34を含む対向基板部と、複数の画素電極10、主基板16、全画素の数と同数のスイッチング素子、複数本の走査信号線7、ならびに1本の基準信号線5を含む主基板部と、対向基板部および主基板部の間に介在される液晶層とを含む。図13のパネル装置31は、スイッチング素子として、TFTの代わりにMOSFETを用いている。図13では、液晶の記載を省略している。
【0016】
対向基板32の一方面には、1枚の共通電極に代わって、複数本の列電極34が、走査信号線7の長手方向と直交する方向に平行に並べられる。主基板16上の画素電極10および走査信号線7の配置は、図11,12のパネル部1と等しい。基準信号線5は、主基板16の一方面上に並べられる。前記各スイッチング素子は主基板16の一方面上の各画素電極10近傍に配置される。各スイッチング素子のドレイン端子は各画素電極10にそれぞれ接続され、該各スイッチング素子のゲート端子はいずれか1本の走査信号線7に接続され、該各スイッチング素子のソース端子は、接続線35を介して、基準信号線5に接続される。任意のスイッチング素子のゲート端子が接続される走査信号線7と、該スイッチング素子のソース端子が接続される基準信号線5の直線上の部分とは、該スイッチング素子のドレイン端子が接続された画素電極10を挟み、かつ相互に平行に並んでいる。本明細書では、図13のパネル装置31のように、走査信号線7および対向信号線8が主基板および対向基板上にそれぞれ配置される構成を、「対向ソース構成」と称する。
【0017】
また特開平5−27264号公報は、スイッチング素子としてTFTを用いた対向ソース構成のアクティブマトリクス型の液晶表示素子を開示している。前記公報の液晶表示素子は、表示電極とスキャンバスラインとの間、すなわち画素電極10と走査信号線7との間に、表示電極の電位の変動を補償するための可変容量部を設けている。前記可変容量部と走査信号線7とを接続するために、走査信号線は、該信号線にスイッチング素子を介して接続される画素を挟んで相互に平行に伸びる2本の直線状の部分を、相互に電気的に接続した構成になっている。
【0018】
さらにまた本件出願人は、図14,15に示す構造の主基板部41を用いた対向ソース構成のパネル部を、提案している。図14は前記パネル部の主基板部41の部分拡大平面図である。図15は、図14の主基板部41のA−A断面図である。図14,15の主基板部41を用いたパネル部の構造は、図13のパネル装置31の構造と比較して、以下に説明する部分の構成だけが異なり他は等しいので、図13のパネル装置と同じ機能の部品には同じ参照符を付し、説明は省略する。なお図14,15では、配向膜の記載を省略している。
【0019】
図14の主基板部41は、スイッチング素子6として、TFTを用いている。スイッチング素子6のソース端子と基準信号線5との間の接続線35の抵抗を小さくするために、任意のスイッチング素子のゲート端子が接続される走査信号線7は、該スイッチング素子6のソース端子が接続される基準信号線5内の直線状部分と、該スイッチング素子6のドレイン端子が接続される画素電極10との間に、該直線状部分と平行に、配置される。スイッチング素子6であるTFTの構造は、図12で説明したTFTの構造とほぼ等しい。
【0020】
図14の主基板部41の製造工程において、画素電極10、ソース端子22、ドレイン端子23、および接続線35は、工程数の削減のために、ソースおよびドレインコンタクト層20,21形成後の主基板16上に導電性材料の薄膜を形成する工程と該薄膜をパターニングする工程とを組合わせた1回の形成工程で、同時に形成される。図14の主基板部14を含むパネル部が透過型の場合または反射型でかつ該パネル部外部に反射板がある構成の場合、前記導電性材料はたとえばITO(インジウム−錫 酸化物)から形成され、該パネル部41が反射型でかつ画素電極が反射板を兼ねる構成である場合、金属から形成される。
【0021】
【発明が解決しようとする課題】
上述したスイッチング素子6において、ソースおよびドレイン端子22,23がITOまたは金属から形成される状況下では、ソースおよびドレイン端子22,23と半導体層17とのオーミック接触のために、ソースおよびドレイン端子22,23と半導体層17との間にソースおよびドレインコンタクト層20,21を介在させる必要がある。前記状況下で、ドレイン端子23または画素電極10内のドレインコンタクト層21の端部と重なる部分、および該重なる部分の近傍に、不良構造、たとえばクラックが生じることがある。また前記状況下で、ソース端子22または接続線35内のソースコンタクト層20の端部と重なる部分、および該重なる部分の近傍に、不良構造が生じることがある。これらの不良構造が発生した結果、ドレイン端子23、画素電極10、ソース端子22、および接続線35のうちの少なくとも1つが断線するので、ソース端子22と接続線35との間の信号伝達およびドレイン端子23と画素電極10との間の信号伝達のうちの少なくとも一方が阻害される。ゆえにスイッチング素子6を用いないパネル部と比較して、スイッチング素子6を用いるパネル部の断線率が増加し、かつ該パネル部の信頼性が低下する。
【0022】
スイッチング素子6を用いるパネル部において、ソースおよびドレイン端子22,23、画素電極10、および接続線35がITOで形成され、かつ2つのコンタクト層20,21が微結晶n+シリコンで形成される場合、前記パネル部の断線率はより増加し、かつ前記パネル部の信頼性はより低下する。これは、微結晶n+シリコン層はn+シリコン層よりも表面の凹凸形状が大きいので、微結晶n+シリコン層上に成膜されたITO膜の成長結晶粒はn+シリコン層上に成膜されたITO膜の成長結晶粒よりも小さくなり、この結果塩化第二鉄溶液を用いたITO膜のエッチング工程時に、微結晶n+シリコン層上のITO膜のエッチングレートが、n+シリコン層上のITO膜のエッチングレートよりも早くなるためである。また前記パネル部において、該パネル部の製造コストの低減および製造に要する期間の短縮のために、ソース端子22,ドレイン端子23、画素電極10、および接続線35が単一の形成工程で同時に形成される場合、前記パネル部の断線率はより増加し、かつ前記パネル部の信頼性はより低下する。
【0023】
本発明の目的は、スイッチング素子の構成に起因する断線率の増加および信頼性の低下を防止し、かつ製造コストの低減および製造期間の短縮が可能な液晶表示素子およびその製造方法、ならびに液晶表示装置を提供することである。
【0024】
【課題を解決するための手段】
第1の発明は、半導体層および第1〜第3端子と、第1端子と半導体層との間に介在されるゲート絶縁層とをそれぞれ有する少なくとも1つのスイッチング素子と、
少なくとも1つの前記スイッチング素子の第1および第2端子がそれぞれ接続される少なくとも1本の第1および第2制御信号線と、
前記各スイッチング素子の第3端子がそれぞれ接続される画素電極と、
液晶から形成される液晶部と、
前記液晶部を挟んで前記各画素電極とそれぞれ対向する対向電極と、
前記各対向電極が接続される少なくとも1本の第3制御信号線と、
前記各スイッチング素子の第2端子と前記各第1制御信号線との間にそれぞれ介在される接続線とを含み、
少なくとも前記接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子は、半導体とのオーミック接触が可能でかつ導電性を有する材料から形成され、
前記第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、
前記各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置し、
ゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定することを特徴とする液晶表示素子である。
【0025】
第1の発明に従えば、前記液晶表示素子は、いわゆるアクティブマトリクス型であり、かつ前記接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子が上述の材料から形成されている。これによって前記接続線、第2端子および第3端子と前記半導体層との間のいわゆるコンタクト層を前記スイッチング素子から除くことができるので、コンタクト層に起因する前記液晶表示素子の断線率の増加、および該液晶表示素子の信頼性低下が防止され、かつ該液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮を図ることができる。さらに前記接続線、スイッチング素子の第2端子、画素電極が前記第3端子と同じ材料で形成されているので、前記液晶表示素子の製造工程がさらに簡略化されるため、該液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮をさらに図ることができる。そして第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置するので、第1または第2制御信号線から前記各スイッチング素子を介して前記各画素電極に与えられる信号に応じて規定される画素電極の電位が、より安定化しやすくなる。しかもゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定するので、薄膜内の形成するべき層として残すべき部分と、薄膜内の該残すべき部分以外の除くべき残余の部分とが、確実に分離される。それ故、薄膜形成精度の向上を図ることができるうえ、薄膜形成工程の歩留まり向上を図ることができる。
【0026】
第2の発明の液晶表示素子は、前記導電性を有する材料は金属材料であり、前記金属材料は、アルミニウム、クロム、タンタル、窒化タンタル、およびチタニウムのうちのいずれか、またはこれらの金属材料のうちの少なくとも2つの混合物で実現されることを特徴とする。
第2の発明に従えば、たとえば前記金属材料から形成される接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子のうちの少なくともいずれか1つは、他の導電性材料から成る配線よりも配線抵抗が低いので、たとえば前記金属材料から形成される接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子のうちの少なくともいずれか1つの線幅を、前記他の導電性材料から成る配線の線幅よりも細くすることができる。第3の発明の液晶表示素子は、前記第3端子および画素電極を形成する材料は、微結晶n+シリコンであることを特徴とする。
【0027】
第3の発明に従えば、該発明の液晶表示素子は、第1の発明の液晶表示素子と同じ構成を有し、かつ前記導電性材料として微結晶n+シリコンが選ばれる。この結果前記第3端子が他の材料、たとえばn+シリコンから形成されたスイッチング素子よりも、第3の発明の液晶表示素子内のスイッチング素子の特性が良好になる。またこの結果、ITO膜と微結晶n+シリコン膜との乗り重なりに起因した断線および不良構造が、前記第3端子および画素電極に発生しない。これによって液晶表示素子の歩留り低下および信頼性低下が、確実に防止される。
【0028】
第4の発明の液晶表示素子は、少なくとも一部分が前記各画素電極の一部分と相互に重なり、かつ抵抗率が前記画素電極よりも低い材料から形成される第1導電部材をさらに含むことを特徴とする。
【0029】
第4の発明に従えば、該発明の液晶表示素子は、第1の発明の液晶表示素子と同じ構成を有し、かつ上述の第1導電部材をさらに含む構成になっている。この結果第4の発明の液晶表示素子において、各画素電極の電位がより高速に安定化され、かつ該液晶表示素子が該画素電極が断線および不良構造に対する冗長性を持つことができる。これによって前記液晶表示素子の表示品位、歩留り、および信頼性がより向上する。
【0030】
第5の発明の液晶表示素子は、少なくとも前記第1および第2制御信号線のうちの少なくとも一方は、前記第1導電部材と同じ材料から形成されることを特徴とする。
【0031】
第5の発明に従えば、該発明の液晶表示素子は、第4の発明の液晶表示素子と同じ構成を有し、かつ前記第1導電部材が上述の構成になっている。この結果第5の発明の液晶表示素子の製造工程時に、前記第1および第2制御信号線のうちの少なくとも一方と前記第1導電部材とを単一の形成工程によって同時に形成することができる。これによって前記液晶表示素子の製造コストの増加および該液晶表示素子の製造期間の延長が、抑えられる。
【0032】
第6の発明の液晶表示素子は、前記第1導電部材は、遮光性を有し、
前記各画素電極内の前記第1導電部材と重なる一部分は、該各画素電極の周辺部内の少なくとも一部分であることを特徴とする。
【0033】
第6の発明に従えば、該発明の液晶表示素子は、第4の発明の液晶表示素子と同じ構成を有し、かつ前記第1導電部材の一部分と画素電極との位置関係が上述のようになっている。この結果前記第1導電部材は、液晶表示素子が備えるべき遮光部材の少なくとも一部分を兼ねる。これによって第6の発明の液晶表示素子は、液晶部内の配向状態が乱れている部分から光を精度良く遮光しつつ、開口率を向上させることができる。
【0034】
第7の発明の液晶表示素子は、前記画素電極が複数ある場合、前記第1導電部材内の前記各画素電極と相互に重なる一部分以外の他の一部分は、該各画素電極と該各画素電極の隣にある他の画素電極との間に位置することを特徴とする。
【0035】
第7の発明に従えば、該発明の液晶表示素子は、第6の発明の液晶表示素子と同じ構成を有し、かつ前記第1導電部材の他の部分と画素電極との位置関係が上述のようになっている。これによって第7の発明の液晶表示素子は、液晶部の中の配向状態が乱れている部分から光をより精度良く遮光しつつ、開口率をさらに向上させることができる。またこれによって前記液晶表示素子は、液晶部の中の配向状態が乱れている部分内の前記第1導電部材によって遮光されない残余部分を遮光するための遮光部材の構成を、さらに簡略化することができる。
【0038】
第8の発明の液晶表示素子は、少なくとも一部分が前記各接続線の一部分と相互に重なり、かつ抵抗率が前記接続線よりも低い材料から形成される第2導電部材をさらに含むことを特徴とする。
【0039】
第8の発明に従えば、該発明の液晶表示素子は、第1の発明の液晶表示素子と同じ構成を有し、かつ上述の第2導電部材をさらに含む構成になっている。この結果第8の発明の液晶表示素子において、前記第2制御信号線に与えられた信号が、前記スイッチング素子の第2端子に、より高速に供給される。またこの結果、前記液晶表示素子が前記接続線の断線および不良構造に対する冗長性を持つことができる。これによって前記液晶表示素子の表示品位、歩留り、および信頼性がより向上する。
【0040】
第9の発明の液晶表示素子は、少なくとも前記第1および第2制御信号線のうちの少なくとも一方は、前記第2導電部材と同じ材料から形成されることを特徴とする。
【0041】
第9の発明に従えば、該発明の液晶表示素子は、第8の発明の液晶表示素子と同じ構成を有し、かつ前記第2導電部材が上述の構成になっている。この結果第9の発明の液晶表示素子の製造工程時に、前記第1および第2制御信号線のうちの少なくとも一方と前記第2導電部材とを単一の形成工程によって同時に形成することができる。これによって前記液晶表示素子の製造コストの増加および該液晶表示素子の製造期間の延長が、抑えられる。
【0044】
第10の発明は、上述のうちのいずれかに記載の液晶表示素子と、予め定める基準信号を前記液晶表示素子内の第2制御信号線を介して全ての各画素電極に供給し、かつ前記液晶表示素子内において相互に対向する前記各画素電極および各対向電極間にある液晶の状態の制御のための電界を規定させるための階調信号を、前記第3制御信号線を介して該各対向電極にそれぞれ供給する駆動手段とを含むことを特徴とする液晶表示装置である。
【0045】
第10の発明に従えば、液晶表示装置は、第1〜第9の発明の液晶表示素子と、上述の駆動手段とを含む。上述したように、前記基準信号および階調信号は前記画素電極および対向電極にそれぞれ供給されるので、前記液晶表示装置はいわゆる対向ソース構成になっている。この結果、前記基準信号および階調信号が前記対向電極および画素電極にそれぞれ供給される構成、すなわち現行構成の液晶表示装置と比較して、前記第11の発明の液晶表示装置は、該装置内の液晶表示素子の歩留り、信頼性、および表示品位がそれぞれ向上し、該液晶表示素子の製造期間が短縮され、該液晶表示素子を構成する部品の無駄な作り貯めおよび仕掛かり在庫が減少され、かつ該液晶表示素子内の信号線における信号遅延が低減される。
【0046】
第11の発明は、半導体層および第1〜第3端子と、第1端子と半導体層との間に介在されるゲート絶縁層とをそれぞれ有する少なくとも1つのスイッチング素子、少なくとも1つの前記スイッチング素子の第1および第2端子がそれぞれ接続される少なくとも1本の第1および第2制御信号線、前記各スイッチング素子の第2端子と前記各第1制御信号線との間にそれぞれ介在される接続線、ならびに前記各スイッチング素子の第3端子にそれぞれ接続される画素電極を含む主基板部を形成する工程と、前記各画素電極と対向するべき対向電極、ならびに前記各対向電極が接続される少なくとも1本の第3制御信号線を含む対向基板部を形成する工程と、前記主基板部と対向基板部との間に液晶を封入する工程とを含む液晶表示素子の製造方法において、
少なくとも前記接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子は、半導体とのオーミック接触が可能でかつ導電性を有する材料を用いて、同時に形成され、
前記第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、
前記各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置し、
ゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定することを特徴とする液晶表示素子の製造方法である。
【0047】
第11の発明に従えば、上述の製造方法を用いて前記液晶表示素子が製造される状況下で、前記接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子が上述のように形成される。この結果第1の発明で説明した理由に基づき、前記液晶表示素子の製造工程が簡略化される。これによって前記製造方法を用いて前記液晶表示素子が製造される場合、前記接続線、スイッチング素子の第2端子、画素電極および第3端子をそれぞれ別個に形成する製造方法が用いられる場合よりも製造工程が簡略化されるので、後者の場合よりも該液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮を図ることができる。そして第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置するので、第1または第2制御信号線から前記各スイッチング素子を介して前記各画素電極に与えられる信号に応じて規定される画素電極の電位が、より安定化しやすくなる。しかもゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定するので、薄膜内の形成するべき層として残すべき部分と、薄膜内の該残すべき部分以外の除くべき残余の部分とが、確実に分離される。それ故、薄膜形成精度の向上を図ることができるうえ、薄膜形成工程の歩留まり向上を図ることができる。
【0048】
第12の発明の液晶表示装置の製造方法は、前記スイッチング素子が前記第1端子と前記半導体層との間に介在されるゲート絶縁層をさらに有する場合、前記ゲート絶縁層および半導体層は、絶縁性を有する材料からなる第1の薄膜および半導体材料からなる第2の薄膜を相互に重なるように連続して形成した後、第1および第2の薄膜内の前記ゲート絶縁層および半導体層となるべき部分以外の残余の部分を、連続して除去して形成されることを特徴とする。
【0049】
第12の発明に従えば、該発明の製造方法が用いられる場合、第11の発明の製造方法が用いられる状況下で、前記半導体層およびゲート絶縁体層が上述の手順で形成される。これによって前記第12の発明の製造方法を用いて前記液晶表示素子が製造される場合、前記半導体層およびゲート絶縁体層をそれぞれ別個に形成する製造方法が用いられる場合よりも製造工程がより簡略化されるので、後者の場合よりも該液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮をさらに図ることができる。
【0050】
【発明の実施の形態】
図1は、本発明の第1の実施の形態である液晶表示素子であるパネル部41の概略構造を示す斜視図である。パネル部41は、基本的には少なくとも1つの画素を含み、本実施の形態では複数の画素を含む。前記各画素は、画素電極47と対向電極48との間に液晶層が介在されて、それぞれ構成される。本実施の形態のパネル部41は、スイッチング素子として3端子能動素子を用いたアクティブマトリクス型のパネル部であり、対向ソース構成になっている。なお本実施の形態では、3端子能動素子として、薄膜トランジスタ(以後「TFT」と略称することがある)が用いられる。
【0051】
パネル部41は、概略的には、主基板部43と対向基板部44と液晶部とに区分される。主基板部43は、主基板51、少なくとも1本の走査信号線53、前記全画素の画素電極47、該全画素電極47と同数のTFT54、少なくとも1本の基準信号線55、および1枚の配向膜を含む。対向基板部44は、前記全画素の対向電極48、少なくとも1本の階調信号線、対向基板52、および1枚の配向膜を含む。本実施の形態では、走査信号線53および階調信号線はそれぞれ複数本あり、基準信号線55は1本である。前記液晶部は、前記全画素内の液晶層が一体化された平板状のものであり、主基板部43と対向基板部44との間に配置される。なお図1はパネル部41の一部分を拡大して示しており、かつ対向基板部44の一部分が切欠かれており、さらに液晶部および両基板部43,44の配向膜が省略されている。
【0052】
主基板51および対向基板52は、相互に平行に、予め定める間隔を空けて、かつ両基板51,52の一方面57,58を向かい合わせて、配置される。本明細書では、パネル部41において、対向基板部44の前記液晶部と反対側、すなわち対向基板51の他方面が、表示面56として用いられる。本明細書では、パネル部1の表示面56の法線方向から見て該表示面56内の全画素が並べられた領域を、「表示領域」と称する。
【0053】
全走査信号線53、全画素電極47、全TFT54、および基準信号線55は、主基板51の一方面57上に、以下のように配置される。複数本の走査信号線53は、相互に平行に、かつ相互に予め定める間隔を空けて、並ぶ。基準信号線55は、走査信号線53の本数と同数の直線状の第1部分と該直線状の部分を相互に接続する第2部分とを含む。前記各第1部分は、各走査信号線53の隣に、該各走査信号線53と平行に並べられる。前記第2部分は、主基板51の一方面57内の表示領域の外側の部分に配置され、全第1部分と接続される。
【0054】
前記全画素の画素電極47は、前記表示領域内に、走査信号線53の長手方向および該長手方向と直交する方向にそれぞれ平行に並べられる。結果として画素電極47の配列は行列状になる。本明細書において、行列状に配置された複数の要素のうち、走査信号線53の長手方向Xに平行に並ぶ一群の要素を「行」と総称し、該長手方向Xに直交する方向に平行に並ぶ一群の要素を「列」と総称することがある。画素電極47の行の数は走査信号線53の本数と等しく、画素電極47の列の数は前記階調信号線の本数と等しい。ゆえに画素電極47の各行は、各走査信号線53の隣に配置される。
【0055】
各TFT54は各画素電極47の近傍に配置される。概略的には、各TFT54のソース端子およびドレイン端子のうちのいずれか一方端子は該TFT近傍の各画素電極47にそれぞれ接続され、該各TFT54のゲート端子は該画素電極47近傍のいずれかの走査信号線53に接続され、該各TFT54のソース端子およびドレイン端子のうちのいずれか他方端子は基準信号線55に接続される。パネル部41内の全部品のうち、少なくともTFT54内の前記いずれか一方端子、および画素電極47は、半導体とのオーミック接触が可能でかつ導電性を有する材料(以後「オーミック材料」と略称する)から形成される。オーミック材料は、電極および端子の材料として充分な導電率を有しているならば、いわゆる導電体でもよくまたいわゆる半導体でもよい。本明細書の以後の説明では、前記いずれか一方端子がドレイン端子65でありかつ前記いずれか他方端子がソース端子64になっている。勿論前記いずれか一方端子がソース端子64でありかつ前記いずれか他方端子がドレイン端子65であっても、同じ効果が得られる。TFT54の具体的構成は後述する。
【0056】
全対向電極48および全階調信号線54は、対向基板52の一方面58上に、以下のように配置される。前記各画素の対向電極48は、基本的には、対向基板52の一方面58上の該各画素の画素電極47と対向する位置に、配置される。この結果全対向電極48の配列は、基本的には画素電極47と同じ配列になる。複数本の各階調信号線は、対向電極48の各列の隣に、該列と平行に並べられる。この結果前記階調信号線は、走査信号線53および基準信号線55の第1部分から見て、ねじれの位置にある。前記各階調信号線は、該階調信号線の隣の列内の全対向電極48に、それぞれ電気的に接続される。階調信号線は、実際のパネル部41において、前記階調信号線は数百本以上ある。
【0057】
本実施の形態では、前記各階調信号線と該各階調信号線に接続される対向電極48とが一体化されて、前記階調信号線と同数の列電極60になっている。各列電極60は、略帯状の導電体の膜片であり、各列電極60の中のTFT54、走査信号線53,および基準信号線55と対向する位置に、切欠きが設けられている。この結果実際には、対向基板52の一方面58上には、全列電極60が、その長手方向を走査信号線53の長手方向と直交する方向と平行にして、かつ相互に間隔を空けて、並ぶ。この結果列電極60は、走査信号線53および基準信号線55の第1部分から見て、ねじれの位置にある。各列電極60内の各画素電極47に対向する部分が、該各画素電極47を含む画素内の対向電極48に相当する。本明細書では、各列電極60内の前記部分を「対向電極48」と称する。
【0058】
前記2枚の各配向膜は、主基板部43および対向基板部44内の前記液晶部に最近接する位置に、配置される。すなわち主基板部43の配向膜は、主基板51の一方面57の露出部分および該一方面57上の全部品53〜55を覆い、対向基板部44の配向膜は、対向基板52の一方面58の露出部分および該一方面58上の全部品60を覆う。前記配向膜は、画素電極47と対向電極48との間に電圧が印加されていない時点、すなわち電圧無印加時における前記液晶部内の液晶分子の配向状態を規定する。
【0059】
パネル部41が透過型である場合、少なくとも、主基板51、対向基板52、全画素電極47、全対向電極48、および2枚の配向膜は、透光性を有する。パネル部41が反射型である場合、主基板51側または対向基板52側のなかのいずれか一方側で、たとえば対向基板52側であれば、対向基板52、全対向電極48、および対向基板部44の配向膜は、透光性を有する。ただし、対向基板52側が透光性を有するほうが光利用効率が高い。対向基板部44は、遮光性を有する材料から形成された遮光部材をさらに備えることがある。前記遮光部材は、たとえば、対向基板52の一方面58内の、画素電極47と対向する部分以外の残余部分を覆う形状、たとえば格子状の膜片である。また前記遮光部材は、前記対向基板52の一方面58内の、画素電極47の周辺部と対向する部分をさらに覆うことがある。さらにまた主基板部43は、前記画素の数と同数の付加容量部をさらに含んでもよい。また前記液晶表示装置がカラー画像を表示可能である場合、主基板51または対向基板52上にカラーフィルタがさらに設けられる。
【0060】
図1のパネル部41は、以下に示す構成をさらに備えていてもよい。前記液晶層がいわゆるネマティック液晶によって形成され、かつパネル部41がいわゆるTN型のものである場合、該パネル部41は2枚の偏光板をさらに含む。2枚の偏向板は、主基板部43と対向基板部44と前記液晶部とから構成されるセル部を挟んで、相互に平行に配置される。パネル部41がいわゆるノーマリホワイト表示のものであるならば、前記2枚の各偏光板の偏向軸は、該各偏向板と前記液晶部との間にある各基板部43,44の配向膜の配向方向と、それぞれ平行である。パネル部41がいわゆるノーマリブラック表示のものであるならば、前記2枚の偏光板のうちのいずれか一方の偏向軸は、該一方の偏向板と液晶部との間にある基板部の配向膜の配向方向と平行であり、かつ該2枚の偏向板のうちのいずれか他方の偏向軸は、該他方の偏向板と液晶部との間にある基板部の配向膜の配向方向と直交する。以上がパネル部41の構成説明である。
【0061】
本実施の形態の液晶表示装置は、図1のパネル部41と、該パネル部41に信号を供給する駆動部とを含む。またパネル部41が透過型である場合、前記液晶表示装置は、光源をさらに含む。前記光源は、パネル部41の表示面56とは反対側の面近傍に、配置される。さらにまたパネル部41が反射型である場合、画素電極47および主基板51がさらに透光性を有するならば、前記液晶表示装置は、光を反射可能な反射板をさらに含む。前記反射板は、パネル部41の表示面56とは反対側の面近傍に配置される。またパネル部41が反射型である場合、反射板が設けられる代わりに、画素電極47が光を反射可能な導電性材料を積層して、反射板を兼ねても良い。
【0062】
図2は、図1のパネル部41内の主基板部43のB−B拡大断面図である。図2に基づき、TFT54の構成を、説明する。図2はパネル部41内の任意の単一の画素の画素電極47およびその周辺部だけを拡大して示しており、他の画素およびその周辺部の構成も図2で示すものと等しい。なお図2では、主基板部43の配向膜59の一部分が省略されている。TFT54は、概略的には、ゲート端子61、ゲート絶縁層62、半導体層63、ソース端子64、およびドレイン端子65を含む。ゲート端子61は、主基板51上に配置され、かつ走査信号線53に接続される。ゲート絶縁層62は、少なくともゲート端子61の表面を覆う。半導体層63は、ゲート絶縁層62を介して、ゲート端子61に重なっている。ソース端子64およびドレイン端子65は、両端子64,65が互いに導通しないように、相互に離れた位置にそれぞれ配置される。
【0063】
ソース端子64およびドレイン端子65のうちの画素電極47に接続されるべきいずれか一方端子、および画素電極47は、前記オーミック材料から形成される。この結果前記いずれか一方端子の少なくとも一部分、本実施の形態ではドレイン端子47の少なくとも一部分は、半導体層63とそれぞれ直接接触している。ソース端子64およびドレイン端子65のうちの基準信号線55に接続されるいずれか他方端子の少なくとも一部分、本実施の形態ではソース端子64の少なくとも一部分は、半導体層63とのオーミック接触が得られるように、半導体層63に直接または間接的に接触させられている。前記いずれか他方端子と基準信号線55との間に、導電性材料から形成される接続線66が介在されている。
【0064】
本実施の形態では、TFT54および該TFTの周辺の部品の具体的構造は以下のとおりになっている。ドレイン端子65と画素電極47とは、相互に等しいオーミック材料から形成されかつ一体化されて、前記オーミック材料から形成される薄膜片である画素部材68になっている。ソース端子64は、ドレイン端子65と同様に、前記オーミック材料から形成されている。この結果ソース端子64の一部分が半導体層17と直接接触している。接続線66は、ドレイン端子65と同様に、前記オーミック材料から形成されている。またソース端子64と接続線66とは相互に等しい材料から形成されてかつ一体化されて、前記オーミック材料から成る薄膜片である接続部材69になっている。画素部材68の材料と接続部材69との材料は、相互に等しいことが好ましい。ドレイン端子65および画素電極47の材料は、微結晶n+シリコンである。
【0065】
ゲート絶縁層62は、ゲート端子61表面の他に、さらに走査信号線53の表面も覆っている。走査信号線53およびゲート端子61は、相互に同じ材料で形成されかつ本実施の形態では同じ幅の膜片である。ただし、同一幅でなくとも良い。この結果走査信号線53とゲート端子61とは一体化されて、導電性材料から形成される帯状の膜片である走査部材70になっている。すなわち走査部材71内の、ゲート絶縁層62を介して半導体層63が重なっている部分が、ゲート端子61に相当する。任意の1つのTFT54のソース端子64が接続される基準信号線55内の直線状の第1部分は、該TFT54のゲート端子61が接続される走査信号線53から見て、該TFT64のドレイン端子65が接続される画素電極47と反対側に、配置される。
【0066】
またTFT54は、ソース端子64およびドレイン端子65の導通を防止するために、TFT54は、半導体層63の一部分に重なる絶縁層、いわゆるチャネル保護層をさらに含んでいてもよい。この場合ソース端子64およびドレイン端子65は、前記チャネル保護層を挟んで配置される。またソース端子64は、ドレイン端子65と同じ材料で形成されていてもよく、半導体とのオーミック接触が困難な導電性材料で形成されていてもよい。ソース端子64が半導体とのオーミック接触が困難な導電性材料で形成されている場合、TFT54が半導体層63よりも不純物濃度が高い半導体層、すなわちコンタクト層をさらに有し、前記コンタクト層が半導体層17に接触し、かつソース端子64は該コンタクト層に接触する構成であれば、ソース端子64と半導体層63とのオーミック接触が得られる。以上がTFT54の構成説明である。
【0067】
図3は、図1のパネル部41内の主基板部43の製造工程を説明するための図である。図3を参照して、主基板部43の製造工程を、以下に説明する。以下の製造工程の説明において述べる工程の手法は最適な手法の1つの例示であり、以下に示す部材を形成可能な手法であれば、他の手法が用いられても良い。
【0068】
最初に、導電性材料の薄膜が、主基板51の一方面57上全体に成膜される。前記導電性材料の薄膜の成膜は、たとえばスパッタリング装置を用いて行われる。成膜後、前記導電性材料の薄膜内の走査部材70および基準信号線55に相当する部分だけが主基板51上に残るように、該薄膜がパターン形成される。前記パターン形成は、いわゆるフォトリソグラフィプロセスを用いて行われる。この結果図3(A)に示すように、走査部材70および基準信号線55、すなわちゲート端子61、走査信号線53,および基準信号線55が、同時に形成される。
【0069】
走査部材および基準信号線の形成後、絶縁性材料の薄膜が、図3(A)の状態の主基板51の一方面57上全体に、かつ走査部材70に少なくとも重なるように、成膜される。前記絶縁性材料の薄膜の成膜は、たとえばプラズマCVD装置を用いて行われる。成膜後、前記絶縁性材料の薄膜内のゲート絶縁層62に相当する部分だけが主基板51上に残るように、該薄膜がパターン形成される。この結果ゲート絶縁層62が形成される。ゲート絶縁層形成後、半導体材料の薄膜が、ゲート絶縁層62形成後の主基板51の一方面57上全体に、かつゲート絶縁層62を介してゲート端子61に少なくとも重なるように、成膜される。前記半導体材料の薄膜の成膜は、たとえばプラズマCVD装置を用いて行われる。成膜後、前記半導体材料の薄膜内の半導体層63に相当する部分だけが主基板51上に残るように、該薄膜がパターン形成される。この結果図3(B)に示すように、半導体層63が形成される。
【0070】
半導体層形成後、前記オーミック材料から成る薄膜が、図3(B)の状態の状態の主基板51の一方面57上全体に、かつ半導体層63および基準信号線55に少なくとも重なるように、成膜される。前記オーミック材料から成る薄膜の成膜は、たとえばプラズマCVD装置を用いて行われる。成膜後、前記オーミック材料の薄膜内の、画素部材68および接続部材69に相当する部分だけが主基板51上に残るように、該薄膜がパターン形成される。前記オーミック材料からなる薄膜のパターン形成は、いわゆるエッチングパターン処理を用いて行われる。この結果図3(C)に示すように、画素部材68および接続部材69、すなわち画素電極47,ソース端子64、ドレイン端子65および接続線66が同時に形成される。
【0071】
2つの部材68,69形成後、図3(C)に示す状態の主基板51の一方面57上全体に、かつTFT54、画素電極47、走査信号線53、および基準信号線55を覆うように、配向膜59が形成される。配向膜59の形成工程は、たとえば、配向膜59の材料からなる薄膜を上記状態の主基板51の一方面57上全体に成膜する工程と、成膜された薄膜表面にラビング処理を施す工程とをこの順で含む。この結果主基板部43が完成する。以上が主基板部43の形成工程の説明である。
【0072】
主基板部43の形成工程において、ゲート絶縁層62の形成工程と半導体層63の形成工程とを順次行う代わりに、以下の形成工程を行ってもよい。走査部材および基準信号線の形成後、絶縁性材料の薄膜が、図3(A)に示す状態の主基板51の一方面57上全体に、かつ走査部材70に少なくとも重なるように、成膜される。成膜後、半導体材料の薄膜が、前記絶縁体材料の薄膜表面を少なくとも覆うように、成膜される。成膜後、前記半導体材料の薄膜が半導体層63が残るようにパターン形成され、さらに前記絶縁体材料の薄膜がゲート絶縁層62が残るようにパターン形成される。この結果ゲート絶縁層62および半導体層63が得られる。
【0073】
前記2種類の薄膜の形成工程は、たとえば具体的には、相互に隣接する2つの成膜室を有する1台のプラズマCVD装置を用い、いずれか一方の成膜室内で絶縁体材料の薄膜を成膜し、成膜後の基板を前記いずれか一方の成膜室からいずれか他方の成膜室に直接移動させ、移動後に該いずれか他方の成膜室内で半導体材料の薄膜を成膜することによって、実現されることが好ましい。また前記2種類の薄膜のパターン形成工程は、たとえば具体的には、1台のドライエッチング装置を用い、まず半導体材料の薄膜のパターン形成に応じたドライエッチングの条件を設定して半導体材料の薄膜のエッチングを行い、かつエッチング終了後、該装置内に主基板を入れたままドライエッチングの条件を絶縁性材料の薄膜のパターン形成に応じた条件に変更して、絶縁性材料の薄膜のエッチングを行うことで実現されることが、好ましい。
【0074】
このように、上述したゲート絶縁層62および半導体層63の連続形成工程は、絶縁性材料の薄膜と半導体材料の薄膜とを連続して順次成膜する工程と、半導体材料の薄膜と絶縁性材料の薄膜とを連続して順次パターン形成する工程とをこの順で含む。この結果前記連続形成工程において用いられる装置の数、フットプリント、および該連続形成工程内の工数が、ゲート絶縁層62と半導体層63とを個別の形成工程で形成する場合よりも、減少する。またこの結果2種類の薄膜の成膜工程と該2種類の薄膜のパターン形成工程とが、それぞれ連続した高真空処理で実現されるので、ゲート絶縁層62および半導体層63内のいわゆるパーティクルに起因する不良が少なく、かつこれら2つの層62,63の品質が向上する。ゆえにゲート絶縁層62および半導体層63は、上述の連続形成工程で形成されることが好ましいのである。以上が主基板43の形成工程の説明である。
【0075】
パネル部41の製造工程において、対向基板部44の形成工程は、主基板部43の形成工程に先立ちまたは該形成工程の終了後に、あるいは該主基板部43の形成工程と平行して、行われる。前記対向基板部44の形成工程は、対向基板52の一方面58上に導電性材料の薄膜を成膜する工程と、成膜された薄膜をパターン形成して対向電極48および前記階調信号線だけを残す工程と、対向基板52の一方面59上全体に配向膜を形成する工程とを、この順で含む。主基板部43および対向基板部44が形成された後、これら2つの基板部43,44間を、前記配向膜が相互に対向するように配置して、該2つの基板部43,44間に液晶を封入する。この結果2つの基板部43,44間に液晶部が形成される。この結果パネル部41が完成する。完成したパネル部41内の3種類の信号線と駆動部とを接続すれば、液晶表示装置が完成する。
【0076】
前記オーミック材料、すなわち半導体とのオーミック接触が可能でかつ導電性を有する材料として、たとえば、微結晶n+シリコン、ポリシリコン、ならびにイオンドーピングされたZnSが挙げられる。本実施の形態では、前記オーミック材料として、微結晶n+シリコンが用いられている。これは、微結晶n+シリコン膜の抵抗は上述の構成のTFT54のON抵抗よりも充分に低く、かつ微結晶n+シリコン膜はパネル部41の表示品位に問題がない程度の透光性を有するからである。またドレイン電極65および画素電極47が微結晶n+シリコンから形成される場合、該ドレイン端子がn+シリコンから形成される場合よりも、TFT54のスイッチング特性が良好になるので、より好ましい。前記オーミック材料として微結晶n+シリコンが用いられるならば、画素電極47が透光性を有するので、パネル部41は透過型の液晶表示装置および反射板がパネル部41の外にある反射型の液晶表示装置のどちらにも使用可能である。またソース端子64および接続線66も、ドレイン端子65および画素電極47と同様に、微結晶n+シリコンから形成されることが好ましい。
【0077】
またパネル部41内の各種の部品は、以下に示す材料で構成されることが好ましい。走査信号線53、基準信号線55、およびゲート端子61は、導電性材料から形成される。前記導電性材料は、たとえば金属材料であり、具体的にはアルミニウム(Al)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)、およびチタニウム(Ti)のうちのいずれか、またはこれらの材料のうちの少なくとも2つの混合物で実現される。またこれら信号線53,55およびゲート端子61は複数種類の導電性材料からそれぞれ成る複数の薄膜片が積層された多層構造になっていても良い。特に前記2種類の信号線53,55およびゲート端子61は、チタニウムから成る薄膜片とタンタルから成る薄膜片とが積層された構成(Ti/Ta)、または窒化タンタルから成る2枚の薄膜片の間にタンタルから成る薄膜片が挟まれて積層された構成(TaN/Ta/TaN)であることが好ましい。これは、上述の構成の2種類の信号線53,55およびゲート端子61の配線抵抗が、他の構成の信号線およびゲート端子53,55;61よりも低く、かつこれら信号線53,55およびゲート端子61と主基板51および絶縁層との密着性が他の材料が用いられる場合よりも良好だからである。
【0078】
本実施の形態では、2つの信号線53,55およびゲート端子61は、アルミニウムを含有したチタニウム(以後「Ti含有Al」と略称する)から形成されている。チタニウムに対するアルミニウムの含有率は、約3wt%である。これは以下の理由からである。Ti含有Alから形成された信号線は、他の導電性材料から成る配線よりも配線抵抗が低いので、2つの信号線53,55の線幅を前記他の配線よりも細くすることができるため、この結果パネル部41の開口率を従来よりも向上することができる。またTi含有Alから成る薄膜は、他の導電性材料から成る薄膜よりも膜厚を薄くすることができるので、前記2つの信号線53,55およびゲート端子61の厚みを薄くすることができる。この結果これら信号線53,55およびゲート端子61の絶縁のための絶縁層の厚みを従来よりも薄くすることができるので、スループットが改善される。Ti含有Alから形成された信号線53,55およびゲート端子61は、主基板51となるガラス基板との密着性が、他の材料からなる部材よりも比較的良好である。これらの結果、2つの信号線53,55およびゲート端子61は、Ti含有Alから形成されていることが好ましい。
【0079】
ゲート絶縁層62は、絶縁性材料から形成される。本実施の形態では、絶縁性材料として、窒化シリコンが用いられている。窒化シリコンから成る絶縁層は、他の材料から成る導電性の薄膜片よりもたとえば残留応力に起因するクラックおよび膜剥がれの発生が少なく、かつ該他の薄膜片よりも絶縁信頼性が良く、さらに該絶縁層上に成膜された導電膜内の段差切れが、該他の薄膜片上に成膜された導電膜内の段差切れよりも少ないので、好ましい。表示領域の対角線の長さが15インチでありかつ絶縁性材料として窒化シリコンを用いて、図1〜図3に示すパネル部41を実際に試作したところ、クラックおよび膜剥がれの発生ならびに絶縁層上の導電膜内の段差切れのうちの少なくとも1つに起因する不良品の発生率は、約2%だった。半導体層63は、半導体材料から形成される。本実施の形態では、前記半導体材料として、水素化アモルファスシリコンが用いられる。水素化アモルファスシリコンから形成される薄膜は、水素によって、未結合手、すなわちダングリングボンドが補われているので、他の半導体材料からなる薄膜よりも、局在準位が減少され、かつ膜欠陥も少なくなっているので、好ましい。列電極70は、ITOから形成される。
【0080】
本実施の形態では、具体的には、オーミック材料が微結晶n+シリコンである場合、ドレイン端子23、画素電極47、ソース端子22、および接続線66の膜厚は、それぞれ50nmである。前記場合、Ti含有Alから形成される走査信号線53,基準信号線55,およびゲート端子61の膜厚はそれぞれ280nmである。前記場合、窒化シリコンから成るゲート絶縁層62の厚さは300nmである。前記場合、水素化アモルファスシリコンから成る半導体層62の厚さは120nmである。なお以上のように説明したパネル部41内の部品の具体的な材料および部品の具体的な形状は、これら部品の最適な材料および形状の1つの例示であり、上述した特徴を満たすものであるならば、他の物質および形状で実現されてもよい。
【0081】
以上説明した構成のパネル部41は、以下に示す効果を有する。上述のように、ドレイン端子65が前記オーミック材料から形成された結果、ドレイン端子65が半導体層63に直接接触した状態で、ドレイン端子65と半導体層63とのオーミック接触が得られる。この結果オーミック接触を得るために、半導体層63よりも不純物濃度が高い半導体層、いわゆるコンタクト層を、ドレイン端子65と半導体層63との間に介在させる必要がない。この結果TFT54において、ドレイン端子65の一部分が前記コンタクト層の端部に重なることに起因して、ドレイン端子65に断線および不良構造がそれぞれ生じることが、防止される。不良構造とは、パネル部41の不良の原因となる構造であり、たとえばクラックおよびピンホールの少なくとも一方である。これによって、ドレイン端子65の断線に起因する主基板43の歩留り増加、およびドレイン端子65の不良構造に起因するパネル部41の信頼性低下が、防止される。
【0082】
また上述したように、ドレイン端子65だけでなく画素電極47が前記オーミック材料で形成されているので、ドレイン端子65および画素電極47を、前記オーミック材料からなる薄膜を形成する工程と該薄膜を加工する工程とを含む単一の形成工程によって、同時に形成することができる。この結果パネル部41の製造工程が、ドレイン端子65と画素電極47とが相互に異なる材料から形成されているパネル部の製造工程よりも短縮される。この結果パネル部41の製造コストが従来技術のパネル部よりも低減され、かつパネル部41の製造に要する期間が従来技術のパネル部の製造に要する期間よりも短縮される。
【0083】
またドレイン端子65と画素電極47とが相互に同じ前記オーミック材料から形成された結果、ドレイン端子65と画素電極47とを一体化することができる。この結果ドレイン端子65と画素電極47とが相互に重なる部分がなくなるので、画素電極47がドレイン端子65の端部に重なることに起因して、画素電極47に断線および不良構造がそれぞれ生じることが、防止される。これによって、画素電極47の断線に起因する主基板43の歩留り増加、および画素電極47の不良構造に起因するパネル部41の信頼性低下が、防止される。
【0084】
またドレイン端子65が微結晶n+シリコンから形成される状況下では、画素電極47は、従来技術のようにITOで形成される構成よりも、微結晶n+シリコンで形成される構成であるほうが好ましい。これは以下の理由からである。画素電極47がITOで形成される場合、該画素電極47の一部分が微結晶n+シリコンからなるドレイン端子65に乗り重なる必要がある。この結果、従来技術で説明した理由に基づき、ITOから成る画素電極47内のドレイン端子65に乗り重なる部分および該部分の近傍に、断線および不良構造が発生しやすい。ドレイン端子65および画素電極47が微結晶n+シリコンから形成される場合、ITO膜と微結晶n+シリコン膜との乗り重なりに起因した画素電極47の断線および不良構造の発生が起こらない。これによって画素電極47の断線および不良構造に起因する主基板43の歩留り増加およびパネル部41の信頼性低下が、確実に防止される。ゆえにドレイン端子65だけでなく画素電極47も微結晶n+シリコンから形成されることが好ましいのである。
【0085】
またパネル部41の製造工程の簡略化のためにドレイン端子65と画素電極47とを相互に同じ材料で形成される状況下では、画素電極47がドレイン端子65に適した材料、すなわち前記オーミック材料から形成される構成のほうが、ドレイン端子65が画素電極に適した材料、たとえばITOから形成される構成よりも、好ましい。これは以下の理由からである。ドレイン端子65および画素電極47がITOから形成される場合、ドレイン端子65と半導体層63との間にコンタクト層が必要であり、かつTFT54のオン電流の増加のために、前記コンタクト層は微結晶n+シリコンで形成される。この結果ITOから成るドレイン端子65が微結晶n+シリコンから成るコンタクト層に重なるので、従来技術で説明した理由に基づき、該ドレイン端子内の該コンタクト層に乗り重なる部分および該部分の近傍に、断線および不良構造が発生しやすい。ドレイン端子64および画素電極47が前記オーミック材料から形成される場合、コンタクト層が不要なので、ITO膜と微結晶n+シリコン膜との乗り重なりに起因したドレイン端子の断線および不良構造の発生が起こらない。これによって、ドレイン端子の断線および不良構造に起因する主基板43の歩留り増加およびパネル部41の信頼性低下が、確実に防止される。ゆえにドレイン端子65および画素電極47の両方が、ドレイン端子65に適した前記オーミック材料で形成されることが好ましいのである。
【0086】
本実施の形態では、ソース端子64が、ドレイン端子65の材料と同じオーミック材料で形成されている。この結果TFT54内にコンタクト層を設ける必要がないので、パネル部41の製造工程内のTFT54の形成工程が、従来技術のパネル部の製造工程内のコンタクト層を有するTFTの形成工程よりも、簡略化される。またこの結果、パネル部41の製造工程において、ドレイン端子65および画素電極47と同時にソース端子64を同時に形成することができるので、パネル部41の製造工程が従来よりもさらに簡略化される。これらの結果パネル部41の製造コストが従来よりもさらに低減され、かつパネル部41の製造に要する期間が従来よりもさらに短縮される。
【0087】
また本実施の形態では、接続線66が前記オーミック材料で形成されている。この結果パネル部41の製造工程において、接続線66の材料であるオーミック材料がドレイン端子63の材料と等しいならば、主基板部43の形成工程内において、接続線66とドレイン端子65および画素電極47とを単一の工程で同時に形成することができる。これによってパネル部41の製造工程が従来よりもさらに簡略化されるため、パネル部41の製造コストがさらに低減され、かつパネル部41の製造に要する期間がさらに短縮される。またこの結果ソース端子64も前記オーミック材料で形成されているならば接続線66がITOで形成される場合と比較して、画素電極47とドレイン端子65とがオーミック材料で形成される場合と同じ理由に基づき、接続線66の断線に起因する主基板43の歩留り増加、および接続線66の不良構造に起因するパネル部41の信頼性低下が、防止される。
【0088】
また任意の1つのTFT54のゲート端子61と接続される走査信号線53は、該TFT54のソースおよびドレイン端子64,65とそれぞれ接続される基準信号線55の第1部分および画素電極47との間に配置されていることが好ましい。これは、上記2本の信号線53,55およびTFT54が上述の配置である場合、従来技術の公報のパネル部内の接続線よりも、本実施の形態のパネル部内の接続線66を、太くかつ短くすることができる。この結果本実施の形態の接続線66と公報のパネル部内の接続線とが同一材料から形成される場合、本実施の形態の接続線66の抵抗が前記公報の接続線の抵抗よりも低くなる。ゆえに上記配置が好ましいのである。以上がパネル部41の効果説明である。
【0089】
パネル部41が対向ソース構成になっているので、本実施の形態の液晶表示装置内の駆動部の概略的な動作は、以下のとおりになっている。前記駆動部は、各TFT54の駆動制御のための走査信号を、各走査信号線53を介して該各TFT54に供給する。前記走査信号は、各TFT54の状態を、ソース端子とドレイン端子との間の信号伝達が可能なオン状態、および該2つの端子間の信号伝達が禁止されたオフ状態のいずれか一方に、規定するための信号である。すなわちTFT54はスイッチング素子として働き、前記走査信号によってその開閉状態が制御される。前記走査信号は、概略的には、時間経過に伴い電圧が変化する信号、すなわち脈動信号であり、かつ該走査信号の電圧の変化パターンは予め定められている。この結果各TFT54は、前記走査信号によって規定される期間だけ駆動状態になる。
【0090】
また前記駆動部は、予め定める基準信号を、基準信号線55に常に供給する。前記基準信号は、電圧の変化パターンが予め定められた脈動信号でもよく、または時間経過に拘わらず電圧が予め定める電圧をほぼ保つ信号、すなわち定常信号でもよい。この結果任意のTFT54がオン状態である間、該TFT54に接続された画素電極47に、前記基準信号が供給される。さらに前記駆動部は、前記任意のTFTがオン状態である間、該TFTに接続された画素電極47と対向する対向電極48に、すなわち該画素電極47と対向する列電極60に、該画素の表示状態を定めるための階調信号を供給する。前記階調信号は脈動信号であり、かつ該階調信号の電圧の変化パターンは、画素の表示状態に応じて設定される。
【0091】
この結果前記任意のTFT54に接続された画素電極47と、該画素電極47と対向する列電極60との間の表示電圧が、該画素電極47を含む前記画素がとるべき表示状態に応じた電圧に規定される。液晶層の表示に拘わる状態、たとえば液晶層の光学的性質は、該液晶層を挟む一対の電極間の電界に応じて変化し、前記電界は該電極間の電圧によって規定される。前記光学的性質は、たとえば光の旋光性である。この結果、画素内の液晶層の表示に拘わる状態は、該画素内の画素電極47と対向電極48との間の電界に応じて決定される。前記画素電極47と共通電極との間の電圧、すなわち前記画素の表示電圧は、設定後、画素電極47に接続されたTFT54がオフ状態である間、保持される。以上の結果画素電極47と列電極60内の対向電極48との間の電圧に応じて、該電極47,6間の液晶の状態が決定される。以上が駆動部の概略動作説明である。
【0092】
以上のように、本実施の形態の液晶表示装置は、画素電極47に前記基準信号を与え、かつ対向電極48に前記階調信号を与える構成になっている。すなわちパネル部41の構造が対向ソース構成になっている。図1の対向ソース構成のパネル部41と従来技術で説明した現行構成のパネル部とを比較した場合、対向ソース構成のパネル部41が以下の利点を有する。
【0093】
対向ソース構成のパネル部41において、走査信号線53および前記階調信号線は主基板51および対向基板52上にそれぞれ配置され、かつ走査信号線53と基準信号線55とは主基板51上で交差していない。この結果図1のパネル部41の2つの各基板51,52上で、2種類の信号線が交差していない。この結果2種類の信号線の交差部に起因する問題が生じない。たとえば図1のパネル部41の主基板部43において、前記交叉部に起因する2種類の信号線53,55の短絡および各信号線53,55の断線がないので、主基板部43の歩留りが、現行構成のパネル部1の主基板部よりも向上する。またたとえば図1のパネル部41の主基板部43において、2種類の信号線53,55上に絶縁膜が成膜された場合、たとえば該絶縁膜の成膜残留応力の影響に起因した該絶縁膜内のクラックの発生および成長が防止されるので、該クラックに起因して前記パネル部41に欠陥が発生することが防止される。この結果図1のパネル部41の信頼性は、前記現行構成のパネル部の信頼性よりも高い。また図1のパネル部41の主基板部43には前記2種類の信号線の交叉部がないので、該交叉部に起因してパネル部41内の画素からの光の洩れが、防止される。
【0094】
また図1の対向ソース構成のパネル部41において、走査信号線53および前記階調信号線は、主基板51および対向基板52上にそれぞれ配置されているので、パネル部41の主基板部43の歩留りが、現行構成のパネル部の主基板部の歩留りよりも向上される。たとえば従来技術で説明した考え方で主基板部43の歩留りを算出するならば、走査信号線53の形成工程の歩留りが90%である場合、走査信号線53の形成工程の歩留りだけが主基板部43の歩留りに関わり、前記階調信号線の形成工程は拘わらないので、主基板部43の歩留りは90%になる。この結果図1のパネル部41の主基板部43の歩留りは、現行構成のパネル部の主基板部の歩留りよりも1割強向上するので、この結果図1のパネル部41の主基板部43の生産時における良品の数は、現行構成のパネル部の主基板部の生産時における良品の数よりも、約1割増加する。
【0095】
また図1のパネル部41内の対向基板52上で、前記階調信号線は走査信号線55に重なりかつ交差していないので、前記階調信号線が段差を乗り越えない。この結果前記階調信号線の形成工程の歩留りは、現行構成のパネル部の製造工程内の階調信号線の形成工程の歩留りよりも、向上する。具体的には、現行構成のパネル部の製造工程内の階調信号線の形成工程の歩留りが約80%である場合、図1のパネル部41の製造工程内の前記階調信号線の形成工程、すなわち列電極60の形成工程の歩留りは、90%〜99%になっている。
【0096】
また図1の対向ソース構成のパネル部41において、走査信号線53および前記階調信号線は、主基板51および対向基板52上にそれぞれ配置されているので、走査信号線53の形成工程と前記階調信号線の形成工程とを、それぞれ独立して実行できる。この結果これら2つの形成工程を並行して行うことができる。これによって図1のパネル部41の製造期間は、現行構成のパネル部の製造期間よりも短縮することができ、かつパネル部41の納期も短縮することができる。さらに図1のパネル部41の生産時に、2種類の各基板部43,44の無駄な作り貯めおよび仕掛かり在庫を、現行構成のパネル部の生産時よりも減少させることができる。
【0097】
また前述したように、図1のパネル部41の2つの各基板51,52上で、2種類の信号線が交差していない、すなわち該各基板51,52上で2種類の信号線が相互に近接していない。この結果図1のパネル部41内の信号線の負荷容量が、現行構成のパネル部内の信号線よりも小さくなるので、図1のパネル部41内の信号線が伝達する信号の遅延が、現行構成のパネル部内の信号線が伝達する信号の遅延よりも低減される。前記信号遅延の低減具合を調べるために、図1の対向ソース構成のパネル部41における信号遅延と図11の現行構成のパネル部における信号遅延とを、シミュレーションした結果、図1の対向ソース構成のパネル部41内の走査信号線53が伝達する走査信号の遅延時間は、図11の現行構成のパネル部内の走査信号線が伝達する信号の遅延時間の6分の1以下になっており、図1のパネル部41内の階調信号線、すなわち列電極60が伝達する階調信号の遅延時間は、前記現行構成のパネル部内の階調信号線が伝達する信号の遅延時間の4分の1以下になっていることが分かった。
【0098】
このように、対向ソース構成のパネル部41における信号の遅延時間は、前記現行構成のパネル部における信号の遅延時間よりも大幅に低減されている。この結果対向ソース構成のパネル部41内の走査信号線53および前記階調信号線の材料として、前記現行構成のパネル部内の走査および階調信号線の材料よりも、比抵抗が1ランク高い材料を用いることができる。これによって対向ソース構成のパネル部41の設計の自由度は、前記現行構成のパネル部よりも増す。
【0099】
本発明の第2の実施の形態の液晶表示素子であるパネル部、および該パネル部を含む液晶表示装置について、以下に説明する。第2の実施の形態のパネル部(以後「第2パネル部」と称する)の構成は、第1の実施の形態のパネル部(以後「第1パネル部」と称する)41と比較して、以下に説明する点だけが異なり、他は等しい。なお前記第2パネル部内の部品のうち、前記第1パネル部内の部品と等しいものは、該第1パネル部内の部品と同じ名称および参照符を用いて示し、詳細な説明は省略することがある。
【0100】
前記第2パネル部は、主基板部81と対向基板部44と液晶層とを少なくとも含む。図4は、前記第2パネル部内の主基板部(以後「第2主基板部」と称する)81の部分拡大平面図である。第2主基板部81の構成は、第1パネル部41内の主基板部(以後「第1主基板部」と称する)43の構成と比較して、画素電極47内における画素電極47とTFT54のドレイン端子65との接続箇所83の位置だけが異なり、他は等しい。なお図4は、第2主基板部81内の、任意の単一の画素電極47、該画素電極47に接続される単一のTFT54、ならびに該TFT54に接続される走査および基準信号線53,55の一部分がある部分を、拡大して示し、かつ第2主基板部81内の配向膜59は省略している。
【0101】
画素電極47とドレイン端子65との接続箇所83は、画素電極47内において、画素電極47をほぼ2等分する仮想の基準軸線85上に、位置する。基準軸線85は、たとえば、画素電極47の中心またはその近傍を通る。本実施の形態では、画素電極47が四角形であるので、前記接続箇所83は、画素電極47の4つの端部のうちのいずれか一端部87のほぼ中央部に位置する。このようにTFT54のドレイン端子65が画素電極47の一端部と前記基準軸線85との交点に接続されている場合、画素電極47の電位を容易に安定化させることができる。画素電極47の電位は、第1の実施の形態で述べたように、TFT54を介して基準信号線55から供給される信号によって、規定される。
【0102】
図4において、TFT54のソースおよびドレイン端子64,67を通る仮想線における第2主基板部81の断面形状、すなわち前記基準軸線85における第2主基板部81の断面形状は、図2に示す第1主基板部43の断面形状と等しい。前記第2パネル部内の対向基板部44および液晶層の構成は、第1パネル部41内の対向基板部44および液晶層の構成と等しい。前記第2の実施の形態の液晶表示装置は、前記第2パネル部と第1の実施の形態で説明した駆動部とを少なくとも含む。前記第2パネル部の製造工程は、第1パネル部41の製造工程と等しい。これらの結果前記第2パネル部および第2の実施の形態の液晶表示装置は、第1の実施の形態で説明した第1パネル部41および液晶表示装置の利点と同じ利点を有し、かつ画素電極47の電位がより安定化されているので、第2パネル部の表示品位がさらに向上される。以上が第2の実施の形態の説明である。
【0103】
本発明の第3の実施の形態の液晶表示素子であるパネル部、および該パネル部を含む液晶表示装置について、以下に説明する。第3の実施の形態のパネル部(以後「第3パネル部」と称する)の構成は、第1パネル部41および前記第2パネル部と比較して、以下に説明する点だけが異なり、他は等しい。なお前記第3パネル部内の部品のうち、前記第1および第2パネル部内の部品と等しいものは、該第1および第2パネル部内の部品と同じ名称および参照符を用いて示し、詳細な説明は省略することがある。
【0104】
前記第3パネル部は、主基板部91と対向基板部44と液晶層とを少なくとも含む。前記第3パネル部内の対向基板部44および液晶層の構成は、第1パネル部41内の対向基板部44および液晶層の構成と等しい。前記第3の実施の形態の液晶表示装置は、前記第3パネル部と第1の実施の形態で説明した駆動部とを少なくとも含む。
【0105】
図5は、前記第3パネル部内の主基板部(以後「第3主基板部」と称する)91の部分拡大平面図である。図6は、図5の第3基板部91のC−C断面図である。図7は、図5の第3基板部91のD−D断面図である。なお図5〜図7は、第3主基板部91内の、任意の単一の画素電極47、該画素電極47に接続される単一のTFT54、ならびに該TFT54に接続される走査および基準信号線53,55の一部分がある部分を、拡大して示し、かつ第3主基板部91内の配向膜59は省略している。図6のC−C断面は、図5においてTFT54のソースおよびドレイン端子64,67を通る第1仮想線に沿う断面であり、図7のD−D断面は、図5において前記第1仮想線に直交しかつ画素電極47の中心86またはその近傍を通る第2仮想線に沿う断面である。
【0106】
第3主基板部91は、第1および第2主基板部43,81と同じ構成を有し、かつ全画素電極47の数と同数の第1導電部材93と、全TFT54の数と同数の第2導電部材94とを、さらに含む。各第1導電部材93の少なくとも一部分は、画素電極47の少なくとも一部分と、相互に重なる。各第2導電部材94は、接続線66の少なくとも一部分と、相互に重なる。なお第1および第2導電部材93,94の一部分が、画素電極47および接続線66とそれぞれ重なることなくはみ出していてもよい。以後の説明では、任意の1つの画素電極と重なる第1導電部材、および該画素電極に接続されるTFT54の接続線66に重なる第2導電部材を、例として説明する。
【0107】
第1および第2導電部材93,94は、画素電極47および接続線66の材料よりもそれぞれ抵抗率の小さい導電性材料から形成される薄膜片である。また画素電極47内の第1導電部材93と重なる一部分は、画素電極47の周辺部の少なくとも一部分であり、かつ第1導電部材93は遮光性を有することが好ましい。さらにまた第2導電部材94は、遮光性を有することが好ましい。ゆえに第1および第2導電部材93をそれぞれ形成する導電性材料は、金属材料であることが好ましい。これは、金属材料の抵抗率は、少なくとも画素電極47の材料である前記オーミック材料の抵抗率よりも充分に小さく、かつ金属材料の薄膜は遮光性を有するので、上記の2つの条件を充分満たすことができるからである。また第1および第2導電部材93,94の少なくとも一方部材の材料は、走査信号線53および基準信号線55のうちの少なくとも一方信号線と同じ材料であることが好ましい。さらにまた画素電極47の電位をより安定化させるために、画素電極47内の周辺部の中の第1導電部材93と重なる部分は、ドレイン端子65との接続箇所83を含むことが好ましい。
【0108】
ゲート絶縁層62のテーパ角θ1および半導体層63のテーパ角θ2のうちの少なくとも一方のテーパ角は、30度以上60度以下の第1基準範囲内の角度に選ばれることが好ましい。ゲート絶縁層62のテーパ角θ1は、ゲート絶縁層62の側端と主基板51の一方面57との成す角度であり、半導体層63のテーパ角θ2は、半導体層63の側端と主基板51の一方面57との成す角度である。
【0109】
本実施の形態では、第1および第2導電部材93,94の具体的構造は、以下のとおりになっている。第1導電部材93の平面形状はコの字状であり、4角形の画素電極内の周辺部内の、ドレイン端子65との接続箇所83を含む1辺を含む3辺および該3辺の近傍の部分と重なっている。第2導電部材94は、基準信号線55と接続されている。すなわち第2導電部材94と基準信号線55とが一体化されて、導電性材料から形成されかつ延在部のある略帯状の膜片である基準部材96になっている。第1および第2導電部材93,94、走査信号線53、ならびに基準信号線55は、相互に等しい材料から形成される。
【0110】
図8は、前記第3パネル部内の第3主基板部91の製造工程を説明するための図である。図8を参照して、第3主基板部91の製造工程を以下に説明する。以下の製造工程の説明において述べる工程の手法は最適な手法の1つの例示であり、以下に示す部材を形成可能な手法であれば、他の手法が用いられても良い。
【0111】
最初に、導電性材料の薄膜が、主基板51の一方面57上全体に成膜される。前記導電性材料の薄膜の成膜は、たとえばスパッタリング装置を用いて行われる。成膜後、前記導電性材料の薄膜内の走査部材70、第1導電部材93および基準部材96に相当する部分だけが主基板51上に残るように、該薄膜がパターン形成される。前記パターン形成は、いわゆるフォトリソグラフィプロセスを用いて行われる。この結果、走査および基準信号線53,55、ゲート端子61、ならびに第1および第2導電部材93,94が、同時に形成される。
【0112】
導電性材料の部材70,94,96形成後、絶縁性材料の薄膜98が、導電性材料の部材形成後の主基板51の一方面57上に、かつ走査部材70に少なくとも重なるように、成膜される。成膜後、半導体材料の薄膜99が、絶縁体材料の薄膜98表面内のゲート端子61上の部分を少なくとも覆うように、成膜される。本実施の形態では、図8(A)に示すように、絶縁体材料および導電性材料の薄膜98,99は、主基板51の一方面57上全体に積層して成膜される。上記の2種類の薄膜98,99の成膜工程は、具体的には、相互に隣接する2つの成膜室を有する1台のプラズマCVD装置を用い、かつ第1の実施の形態で説明した手順で行われることが好ましい。
【0113】
成膜後、半導体材料および絶縁体材料の薄膜99,98が、半導体層63およびゲート絶縁層62だけがそれぞれ残るように、連続的にパターン形成される。この際、ゲート絶縁層62および半導体層63のテーパ角θ1,θ2のうちのいずれか一方が30度以上60度以下の範囲内から選ばれることが好ましく、かつ該いずれか一方のテーパ角が40度以上50度以下の範囲内から選ばれることがさらに好ましい。前記2種類の薄膜99,98のパターン形成工程は、たとえば具体的には、1台の平行平板型イオンエッチング装置を用い、かつ第2の実施の形態で説明した手順のドライエッチング処理によって行われることが好ましい。これによって図8(B)に示すように、ゲート絶縁層62および半導体層63が得られる。
【0114】
半導体層63形成後、前記オーミック材料から成る部材、すなわち画素電極47,ソース端子64,ドレイン端子65、および接続線66が、図8(B)に示す状態の状態の主基板51の一方面57上に形成される。前記オーミック材料からなる部材形成後、配向膜59が、前記部材47,64〜66形成後の状態の主基板51の一方面57上に形成される。前記オーミック材料からなる部材47,64〜66および配向膜59の形成工程は、第1の実施の形態の第1主基板部43の製造工程内の前記部材47,64〜66および配向膜59の形成工程と等しいので、これら形成工程の説明は省略する。この結果図5〜図7で示す第3主基板部91が完成する。
【0115】
前記2種類の薄膜99,98のパターン形成工程のための1台の平行平板型のイオンエッチング装置を用いたドライエッチング処理において、たとえば前記絶縁性材料が窒化シリコンでありかつ前記半導体材料がアモルファスシリコンである場合、前記ドライエッチング処理の制御パラメータ、すなわちドライエッチング処理のエッチングガスの成分および圧力は、以下のとおりであることが好ましい。ドライエッチング処理の開始時点において、半導体材料の薄膜99のエッチングのために、エッチングガスとしてSF4 とCClF3 とO2 との混合ガスが前記イオンエッチング装置内に導入され、かつ該混合ガスのガス圧力は30Paに設定される。前記イオンエッチング装置内に導入されるSF4 、CClF3 、O2 の流量比率は、SF4 の流量が25sccmであるのに対して、CClF3 の流量が約25sccmであり、かつO2 の流量が約5sccmである。ドライエッチング処理の途中の時点、たとえば半導体材料の薄膜99のエッチング終了後の時点で、絶縁性材料の薄膜98のエッチングのために、エッチングガスが混合ガスからSF4 ガス単体に切換られ、該SF4 だけが該ドライエッチング処理の終了時点まで前記イオンエッチング装置内に導入される。この結果1台のエッチング装置を用いて2種類の薄膜99,98が連続してパターン形成される。なおドライエッチング処理の制御パラメータが上述のように設定される場合、ゲート絶縁層62および半導体層63のテーパ角θ1,θ2のうちの少なくとも一方は、約40度になっている。
【0116】
第3主基板部91の形成工程では、ゲート絶縁層62および半導体層63は上述の連続形成工程で連続して形成されるものとしたが、これに限らず、第1主基板部43の形成工程と同様に、ゲート絶縁層62の形成工程と半導体層63との形成工程がこの順で順次行われても良い。この際ゲート絶縁層のテーパ角θ1および半導体層のテーパ角θ2は、どちらも第1基準範囲内から選ばれることが好ましく、かつ両テーパ角θ1,θ2がどちらも第2基準範囲内から選ばれることがさらに好ましい。以上が第3主基板部91の形成工程の説明である。
【0117】
以上説明した構成の第3パネル部および第3の実施の形態の液晶表示装置は、第1および第2の実施の形態で説明したパネル部および液晶表示装置の利点と同じ利点を有し、さらに以下に説明する利点を有する。
【0118】
第3主基板部91において、第1導電部材93が画素電極47の少なくとも一部分と重なっている。この結果画素電極47の電位をより高速に安定化させることができるので、第3パネル部の表示品位がさらに向上される。またこの結果、画素電極47に断線および不良構造、たとえば欠けがある場合、第1導電部材93は該断線および不良構造に起因する信号伝達の阻害を救済することができる。これによって第3パネル部は、画素電極47の断線および不良構造に対して冗長性を持つことができる。これによって第3パネル部の歩留りおよび信頼性がさらに向上する。
【0119】
また第1導電部材93が画素電極47の周辺部内の少なくとも一部分と相互に重なりかつ遮光性を有する場合、第1導電部材93が第3パネル部内に備えられるべき遮光部材の少なくとも一部分を兼ねることができる。この結果第3パネル部の遮光部材のうちの第1導電部材93によって実現される部分の形成精度が従来技術の遮光部材よりも向上されるので、第3パネル部は、液晶層内の配向状態が乱れている部分からの光を従来技術のパネル部よりも精度よく遮光しつつ、開口率を従来のパネル部よりも向上させることができる。
【0120】
また第1導電部材93の材料が走査信号線53および基準信号線55のうちの少なくとも一方信号線と同じ材料である場合、第3主基板部91の形成工程において、前記少なくとも一方信号線と第1導電部材93とを、単一の工程で同時に形成することができる。この結果第3パネル部が第1導電部材93をさらに有する構成であることに起因した該第3パネル部の製造工程内の工数の増加が防止されるので、該第3パネル部の製造コストの増加および該第3パネル部の製造期間の延長が、防止される。
【0121】
また第3主基板部91において、第2導電部材93が接続線66の少なくとも一部分と重なっている。この結果基準信号線55によって伝達される信号が、TFT54のソース端子64に、より高速に供給される。またこの結果、第1導電部材93が画素電極47と重なる場合と同様の理由に基づき、接続線66の断線および不良構造に対して冗長性を持たせることができるので、第3パネルの信頼性および歩留りをさらに向上させることができる。また第2導電部材94が遮光性を有する場合、第2導電部材94が第3パネル部内に備えられるべき遮光部材の少なくとも一部分をを兼ねることができる。この結果第3パネル部は、液晶層内の配向状態が乱れている部分からの光を従来技術のパネル部よりも精度よく遮光しつつ、開口率を従来のパネル部よりも向上させることができる。さらにまた第2導電部材94の材料が走査信号線53および基準信号線55のうちの少なくとも一方信号線と同じ材料である場合、第1導電部材93の材料が前記少なくとも一方信号線と同じ材料である場合と同じ理由に基づき、第3パネル部の製造コストの増加および該第3パネル部の製造期間の延長が、防止される。
【0122】
第3パネル部は、第1および第2導電部材93,94の両方を含む構成に限らず、2つの導電部材93,94のうちのいずれか一方を含む構成でもよい。第3パネル部が第1および第2導電部材93,94の両方を含む場合、第3パネル部の歩留りおよび信頼性がよりさらに向上され、かつ液晶層内の配向状態が乱れた部分からの光をより精度よく遮光しつつ、開口率がより向上されるので、より好ましい。前記第1および第2導電部材93,94のうちの少なくとも一方が遮光性を有する場合、第3パネル部がさらに備えるべき遮光部材は、対向基板の一方面の中の液晶部内の配向状態が乱れた部分と対向する一部分内の、前記少なくとも一方の導電部材と対向する部分以外の残余部分だけに、設けられれば良い。
【0123】
第1導電部材93が遮光部材の少なくとも一部分を兼ねる状況下で第3パネル部の開口率が向上するのは、以下の理由のためである。一般的なパネル部において、液晶部は、複数の画素電極47だけでなく、主基板51の一方面58内の画素47の周囲の部分、すなわち該一方面58内の画素電極47と該電極に隣合う他の画素電極47との間の部分(以後「周囲部分」と称する)とも対向する。前記液晶部の中の或る画素電極47の周辺部および該画素電極47周囲部分に対向する一部分内にある液晶分子の配向状態は、前記液晶部の中の該画素電極47中央部に面する部分内の液晶分子の配向状態と比較して、乱れている。配向状態の乱れは、配向膜59内の前記或る画素電極47の周辺部および周囲部分と対向する部分におけるラビング処理の乱れ、および該画素電極47に隣合う他の画素電極47および前記或る画素電極の周囲の信号線53,55からの電界のうちの少なくとも一方に起因する。前記配向状態の乱れはパネル部から不要な光が漏れ出す原因になる。このために一般的なパネル部は、全画素電極47の周辺部および周囲部分と対向しかつ光を遮光する遮光部材を、有する必要がある。
【0124】
従来技術のパネル部は、遮光部材を対向基板部44内に設けている。従来技術のパネル部内の遮光部材は、該パネル部内の主基板部および対向基板部の貼合わせ誤差を考慮して、画素電極47の周辺部および周囲部分よりも大きく設計されているので、該パネル部の開口率の低下の原因になっている。本実施の形態のパネル部は、第1導電部材93に遮光部材の少なくとも一部分を兼ねさせているので、該遮光部材内の第1導電部材93によって実現される部分は、画素電極54周辺部と対向する位置に精度良く配置されるため、該部分を該周辺部よりも大きくする必要がなくなる。これらの結果第3パネル部は、液晶層内の配向状態が乱れている部分からの光を精度よく遮光しつつ、開口率を向上させることができるのである。
【0125】
ゲート絶縁層62および半導体層63のテーパ角のうちの少なくとも一方テーパ角が上記第1基準範囲内の角度であることが好ましいのは、以下の理由からである。従来、基本的な構造が従来技術の現行構成のパネル部と等しい多数の機種のパネル部が、それぞれ多数量産されている。これらのパネル部の量産製造の経験に基づき、薄膜のパターン形成工程時に、形成するべき層のテーパ角を前記第1基準範囲内の値にするように該パターン形成工程の制御パラメータを設定した場合、該薄膜内の該形成するべき層として残すべき部分と該薄膜内の該残すべき部分以外の除くべき残余の部分とが、確実に分離されることが分かっている。この結果前記薄膜のパターン形成工程のパターン形成精度が向上し、かつ該パターン形成工程の歩留りが向上している。また前記量産製造の経験に基づき、前記テーパ角が第1基準範囲内の角度になるように形成された層の端部は、前記テーパ角が第1基準範囲外の角度になっている層の端部よりも、滑らかな形状になることが分かっている。この結果複数の導電体材料からなる複数の膜片、たとえば複数の信号線が、前記テーパ角が第1基準範囲内の角度になるように形成された層の上に、成膜工程とパターン形成工程とを含む工程で形成される場合、前記複数の各膜片の断線不良の発生が少なくなり、該各膜片の線幅および寸法が安定し、かつ複数の膜片間の膜残りに起因するリーク不良の発生を軽減することができる。これらの理由に基づき、前記少なくとも一方テーパ角を前記第1基準範囲の角度に選んだ場合、ゲート絶縁層62および半導体層63の各パターン形成工程のパターン形成精度が向上し、該各パターン形成工程の歩留りが向上し、かつ該2種類の層62,63上に形成される導電体材料の膜片、たとえばソースおよびドレイン端子64,65の歩留りが向上する。ゆえに前記いずれか一方テーパ角は上記の第1基準範囲内の角度であることが好ましいのである。
【0126】
特にゲート絶縁層62および半導体層63を第1の実施の形態で説明したこれら2種類の層62,63の連続形成工程によって形成する状況下で、前記いずれか一方角度を上述の第1基準範囲内の角度にすることが、特に好ましい。この結果前記連続形成工程内の半導体材料および絶縁性材料の薄膜のパターン形成工程において、これら2種類の層62,63のパターン形成精度がどちらも確実に向上し、該パターン形成工程の歩留りが確実に向上し、さらにかつ該2種類の層62,63上に形成される導電体材料の膜片の歩留りが向上する。またパターン形成工程のパターン形成精度および歩留りをより向上させるためには、前記いずれか一方テーパ角が、40度以上50度以下の第2基準範囲内の角度に選ばれることがより好ましい。以上が第3の実施の形態の説明である。
【0127】
本発明の第4の実施の形態の液晶表示素子であるパネル部、および該パネル部を含む液晶表示装置について、以下に説明する。第4の実施の形態のパネル部(以後「第4パネル部」と称する)の構成は、第1〜第3パネル部と比較して、以下に説明する点だけが異なり、他は等しい。なお前記第4パネル部内の部品のうち、第1〜第3パネル部内の部品と等しいものは、該第1〜第3パネル部内の部品と同じ名称および参照符を用いて示し、詳細な説明は省略することがある。
【0128】
前記第4パネル部は、主基板部101と対向基板部44と液晶層とを少なくとも含む。前記第4パネル部内の対向基板部44および液晶層の構成は、第1パネル部41内の対向基板部44および液晶層の構成と等しい。前記第4の実施の形態の液晶表示装置は、前記第4パネル部と第1の実施の形態で説明した駆動部とを少なくとも含む。
【0129】
図9は、前記第4パネル部内の主基板部(以後「第4主基板部」と称する)101の部分拡大平面図である。図10は、図9の第4基板部91のE−E断面図である。なお図9,10は、第4主基板部101内の、任意の単一の画素電極47、該画素電極47に接続される単一のTFT54、ならびに該TFT54に接続される走査および基準信号線53,55の一部分がある部分および該部分の周辺を、拡大して示し、かつ第4主基板部91内の配向膜59は省略している。図10の第4主基板部101のE−E断面は、図7のD−D断面図において説明した第2仮想線に沿う断面である。
【0130】
第4主基板部101は、第1および第2主基板部43,81と同じ構成を有し、かつ全画素電極の数の同数の第3導電部材103を少なくとも含む。複数の第3導電部材の構成は相互に等しいので、以後の説明では、任意の1つの第3導電部材の構成だけを説明する。第3導電部材103は、抵抗率が画素電極47の材料よりも低い導電性材料から形成される薄膜片であり、かつ遮光性を有する。任意の1つの第3導電部材103内の一部分である第1部分104は、任意の1つの画素電極(以後「特定画素電極」と略称することがある)47の周辺部の少なくとも一部分と相互に重なり、かつ該第1導電部材103内の他の一部分である第2部分105は、主基板51の一方面57内の特定画素電極47の周囲部分のうち、該特定画素電極47の隣にある少なくとも1つの他の画素電極47との間の部分(以後「画素間部分」と称する)106を覆う。
【0131】
第3導電部材103を形成する導電性材料は、第3の実施の形態の第1導電部材93の材料と同じ理由に基づき、金属材料であることが好ましい。また第3導電部材103の材料は、走査信号線53および基準信号線55のうちの少なくとも一方信号線と同じ材料であることが好ましい。すなわち第3導電部材103は、第3の実施の形態で説明した第1導電部材93の形状および主基板部101内の他の部材との位置関係だけを変更したものと等しい。ゆえに第3導電部材103の形状およひ位置関係以外の他の構成は、第1導電部材91の形状および位置関係以外の他の構成と等しいので、該他の構成の詳細およびその効果の説明は省略する。また第4主基板部101は、第3の実施の形態で説明した第2導電部材94をさらに含んでいてもよい。
【0132】
本実施の形態では、第3導電部材103の具体的構造および第4パネル部の具体的構成は、以下のとおりになっている。第4パネル部は、絶縁性材料の膜片である層間絶縁層107をさらに含む。第3導電部材103の平面形状は略Lの字状である。第3導電部材103の第1部分104は第3導電部材103の一方の端部であってその平面形状は略L字状である。かつ前記第1部分104は、4角形の特定画素電極47内の周辺部内の、ドレイン端子65との接続箇所83を含む1辺、および該特定画素電極47と走査信号線53の長手方向と平行に並ぶ隣のの画素電極47に臨む1辺、ならびに該2辺の近傍の部分と、重なっている。第3導電部材103内の第1部分104とは反対側の端部である第3部分108は、層間絶縁層107を介して、特定画素電極47の前記隣の画素電極47の端部に重なっている。層間絶縁層107は、第3導電部材103の第3部分108と前記隣の画素電極47との導通を禁止するために、第3部分108と隣の画素電極47との間を絶縁している。第3導電部材103、走査信号線53、ならびに基準信号線55は、相互に等しい材料から形成される。
【0133】
第3導電部材103は、導電性および遮光性を有する部材である。この結果第3導電部材103は、特定画素電極47の電位安定化および第4パネル部の歩留りおよび信頼性向上を図ると共に、第4パネル部内に備えられるべき遮光部材の少なくとも一部分をを兼ねることができる。この結果第4パネル部は、液晶層内の配向状態が乱れている部分、すなわち液晶層内の画素電極47の周辺部および周囲部分に対向する部分からの光を従来技術のパネル部よりも精度よく遮光しつつ、開口率を従来のパネル部よりもさらに向上させることができる。これは以下の理由のためである。
【0134】
第3の実施の形態で説明した理由に基づき、従来技術のパネル部は格子状の遮光部材を対向基板部44内に設けており、該遮光部材は該パネル部の開口率の低下の原因になっている。本実施の形態の第4パネル部は、第3導電部材103に遮光部材のうちの画素電極47の周辺部および画素間部分を遮光するための一部分を兼ねさせているので、該遮光部材内の第3導電部材103によって実現される部分は、画素電極54周辺部および画素間部分と対向する位置に精度良く配置されるため、該部分を該周辺部および画素間部分よりも大きくする必要がなくなる。これらの結果第4パネル部の遮光部材のうちの第3導電部材103によって実現される部分の形成精度が従来技術の遮光部材よりもさらに向上されるので、第4パネル部は、液晶層内の配向状態が乱れている部分からの光をより精度よく遮光しつつ、開口率をさらに向上させることができるのである。
【0135】
また第3導電部材103は、特定画素電極47の周辺部の一部分だけでなく該特定画素電極47の画素間部分を遮光する。この結果第4パネル部の対向基板部44内の遮光部材は、液晶部の中の液晶分子の配向状態が乱れた部分内の、画素電極47の周辺部および画素間部分106と対向する部分以外の残余部分だけに少なくとも対向すればよい。これによって第4パネル部の対向基板部内の遮光部材の形状は、たとえば長手方向が走査信号線53の長手方向と平行な略ストライプ状のものであれば良くなるので、対向基板部44内の遮光部材の平面形状が従来技術の格子状の遮光部材の平面形状よりも簡単になる。これによって対向基板部44内の遮光部材が成膜工程とパターン形成工程とを含む形成工程で説明された場合、該形成工程の歩留りが向上され、かつパターン形成精度が向上する。
【0136】
また第4パネル部は、誘電率が0以上3.5以下の材料からなる平滑化層を、さらに有することが好ましい。平滑化層の材料は、たとえば樹脂であることが好ましい。平滑化層は、画素電極47のほぼ全面下層に配置される。かつ平滑化層の一部分が、層間絶縁層103を介することなく、主基板51と画素電極47の大部分との間に介在され、さらに該平滑化層の他の一部分が第3導電部材103と主基板51の一方面57との間に介在される。この結果画素電極47の短絡不良が軽減され、かつ画素電極47の信号透過が抑えられ、かつ画素電極下に層間絶縁層がある場合に比べて光透過率が高いので、第4パネル部の表示品位がさらに向上される。以上が第4の実施の形態の説明である。
【0137】
第1〜第4の実施の形態のパネル部および液晶表示装置は、本発明の液晶表示素子および液晶表示装置の例示であり、主要な構成が等しければ、他の様々な形で実施することができる。たとえばパネル部内の部品の詳細な構成、たとえば形状および配置は、該部品の特徴が等しければ、上述の構成に限らず他の構成によって実現されてもよい。
【0138】
たとえば画素電極47と、走査信号線53および基準信号線55のうちの少なくとも一方信号線とが、平面的に相互に重畳されていてもよい。これは以下の理由からである。2種類の信号線53,55が画素電極と重なっていない構成のパネル部において、主基板51上のこれら信号線53,55近傍の部分は、表示に用いられないデットスペースになっている。前記少なくとも一方信号線と画素電極47とが重畳されるパネル部は、信号線53,55が画素電極と重ならない構成のパネル部よりも、デッドスペースが減少しているので、前者のパネル部の開口率は後者のパネル部の開口率よりも、向上する。ゆえに前記少なくとも一方信号線と画素電極47とが重畳されることが好ましい。なお前記少なくとも一方信号線と画素電極47とが重畳される場合、該信号線と画素電極47との短絡防止のために、該信号線と画素電極47との間に、絶縁層が介在される。また各走査信号線53,基準信号線55、各TFT54、および各画素電極47のうちの少なくとも2種類の部品は、該部品間の短絡が防止された状態、たとえば絶縁層を介して、相互に重なって配置されてもよい。
【0139】
たとえば本実施の形態では、スイッチング素子としてTFT54を用いているが、スイッチング素子は、これに限らず、3端子能動素子であれば、他の素子、たとえばMOSFETが用いられても良く、バイポーラトランジスタが用いられても良い。すなわち本実施の形態のスイッチング素子は、半導体層と、半導体層に直接または間接的に接触する第1および第2端子と、前記オーミック材料で形成されて半導体層に直接接触する第3端子とを有していればよい。また本実施の形態では、TFT54に走査信号および基準信号を供給するための信号線53,55が接続されているが、これに限らず、他の制御信号の供給のための第1および第2制御信号線がそれぞれ接続されていればよい。
【0140】
たとえば第1〜第4の実施の形態のパネル部は対向ソース構成であるが、第1〜第4で説明した本実施の形態の特徴的な構成を、図11,12で説明したアクティブマトリクス型の現行構成のパネル部に適用してもよい。たとえば現行構成のパネル部において、スイッチング素子である3端子能動素子の3つの端子のうち、半導体層と接触しかつ画素電極と接続されるいずれか1つの端子と、該画素電極とを、前記オーミック材料で形成することが好ましい。第1〜第4の実施の形態のパネル部を現行構成にするには、基準信号線55が前記階調信号線の代わりに対向基板52上に設けられて全対向電極と接続され、かつ前記複数の各階調信号線が基準信号線の代わりに主基板上51に走査信号線53との位置関係を保ったまま配置されて少なくとも1つの各TFT54のソース端子とそれぞれ接続されればよい。
【0141】
【発明の効果】
以上のように第1の発明によれば、スイッチング素子として3端子能動素子を用いた液晶表示素子において、接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子が、半導体とのオーミック接触が可能でかつ導電性を有する材料から形成された構成になっている。前記液晶表示素子の断線率の増加、および該液晶表示素子の信頼性低下が防止され、かつ該液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮を図ることができる。そして第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置するので、第1または第2制御信号線から前記各スイッチング素子を介して前記各画素電極に与えられる信号に応じて規定される画素電極の電位が、より安定化しやすくなる。しかもゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定するので、薄膜内の形成するべき層として残すべき部分と、薄膜内の該残すべき部分以外の除くべき残余の部分とが、確実に分離される。それ故、薄膜形成精度の向上を図ることができるうえ、薄膜形成工程の歩留まり向上を図ることができる。また第2の発明によれば、前記導電性を有する材料は金属材料であり、前記金属材料は、アルミニウム、クロム、タンタル、窒化タンタル、およびチタニウムのうちのいずれか、またはこれらの金属材料のうちの少なくとも2つの混合物で実現される。したがってたとえば前記金属材料から形成される接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子のうちの少なくともいずれか1つは、他の導電性材料から成る配線よりも配線抵抗が低いので、たとえば前記金属材料から形成される接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子のうちの少なくともいずれか1つの線幅を、前記他の導電性材料から成る配線の線幅よりも細くすることができる。したがって開口率の向上を図ることが可能となる。また第3の発明によれば、前記画素電極および第3端子の材料として微結晶n+シリコンが選ばれる。前記液晶表示素子内のスイッチング素子の特性が良好になり、かつ前記液晶表示素子の歩留り低下および信頼性低下が、確実に防止される。
【0142】
さらにまた第3の発明によれば、前記液晶表示素子は、画素電極よりも抵抗率が低い材料から形成されてかつ画素電極の一部分と相互に重なる第1導電部材をさらに含む。これによって前記液晶表示素子の表示品位、歩留り、および信頼性がより向上する。また第4の発明によれば、前記第1導電部材は、前記液晶表示素子内の第1および第2制御信号線のうちの少なくとも一方と同じ材料から形成される。これによって前記液晶表示素子の製造コストの増加および該液晶表示素子の製造期間の延長が、抑えられる。さらにまた第5の発明によれば、前記第1導電部材の一部分は、前記画素電極の周辺部の少なくとも一部分と重なっている。また第6の発明によれば、前記第1導電部材の画素電極と重なる一部分以外の他の部分は、該画素電極と該画素電極の隣の他の画素電極との間に位置する。これらの結果前記液晶表示素子は、液晶部の中の配向状態が乱れている部分から光を精度良く遮光しつつ、開口率を向上させることができる。
【0144】
また第8の発明によれば、前記液晶表示素子は、接続線よりも抵抗率が低い材料から形成されてかつ接続線の一部分と相互に重なる第2導電部材をさらに含む構成になっている。これによって前記液晶表示素子の表示品位、歩留り、および信頼性がより向上する。さらにまた第9の発明によれば、前記第2導電部材は、前記液晶表示素子内の第1および第2制御信号線のうちの少なくとも一方と同じ材料から形成される。これによって前記液晶表示素子の製造コストの増加および該液晶表示素子の製造期間の延長が、抑えられる。
【0145】
さらにまた以上のように第10の発明によれば、液晶表示装置は、第1〜第9の発明の液晶表示素子と、該液晶表示素子内の画素電極および対向電極に基準信号および階調信号をそれぞれ与える駆動手段とを含む。この結果前記液晶表示装置は、該装置内の液晶表示素子の歩留り、信頼性、および表示品位がそれぞれ向上し、該液晶表示素子の製造期間が短縮され、該液晶表示素子を構成する部品の無駄な作り貯めおよび仕掛かり在庫が減少され、かつ該液晶表示素子内の信号線における信号遅延が低減される。
【0146】
また第11の発明によれば、上述の構成の液晶表示素子の製造方法において、接続線、スイッチング素子の第2端子、前記画素電極およびスイッチング素子は、半導体とのオーミック接触が可能でかつ導電性を有する材料を用いて、同時に形成される。この結果前記液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮を図ることができる。そして第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置するので、第1または第2制御信号線から前記各スイッチング素子を介して前記各画素電極に与えられる信号に応じて規定される画素電極の電位が、より安定化しやすくなる。しかもゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定するので、薄膜内の形成するべき層として残すべき部分と、薄膜内の該残すべき部分以外の除くべき残余の部分とが、確実に分離される。それ故、薄膜形成精度の向上を図ることができるうえ、薄膜形成工程の歩留まり向上を図ることができる。さらにまた第12の発明によれば、製造方法において、スイッチング素子内にある半導体層およびゲート絶縁体層が、絶縁体材料からなる薄膜と半導体材料からなる薄膜とを積層する工程と、これら2枚の薄膜を連続して加工する工程とによって、形成される。これによって前記液晶表示素子の製造コストの低減および該液晶表示素子の製造期間の短縮をさらに図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態であるパネル部41内にある主基板部43および対向基板部44の構成を示す斜視図である。
【図2】図1の主基板部43のB−B部分拡大断面図である。
【図3】図1の主基板部43の形成工程を説明するための段階的な断面図である。
【図4】本発明の第2の実施の形態であるパネル部内にある主基板部81の部分拡大平面図である。
【図5】本発明の第3の実施の形態であるパネル部内にある主基板部91の部分拡大平面図である。
【図6】図5の主基板部91のC−C部分拡大断面図である。
【図7】図5の主基板部91のD−D部分拡大断面図である。
【図8】図5の主基板部91の形成工程を説明するための段階的な断面図である。
【図9】本発明の第4の実施の形態であるパネル部内にある主基板部101の部分拡大平面図である。
【図10】図9の主基板部91のE−E部分拡大断面図である。
【図11】アクティブマトリクス型でかつ現行構成の従来技術のパネル部1の透過回路図である。
【図12】図11のパネル部1内のTFT6の具体的構成を示す断面図である。
【図13】アクティブマトリクス型でかつ対向ソース構成の従来技術のパネル部31の斜視図である。
【図14】本願出願人が提案している対向ソース構成の従来技術のパネル部内にある主基板部の部分拡大平面図である。
【図15】図14の主基板部のA−A部分拡大断面図である。
【符号の説明】
41 パネル部
47 画素電極
48 対向電極
53 走査信号線
54 TFT
55 基準信号線
61 ゲート端子
62 ゲート絶縁層
63 半導体層
64 ソース端子
65 ドレイン端子
66 接続線
93 第1導電部材
94 第2導電部材
103 第3導電部材[0001]
[Technical field to which the invention belongs]
The present invention relates to a liquid crystal display element using a three-terminal active element as a switching element, a manufacturing method thereof, and a liquid crystal display device.
[0002]
[Prior art]
2. Description of the Related Art Segment type liquid crystal display devices using nematic liquid crystals have been widely used as, for example, a clock display unit or a calculator display unit. Further, a matrix type liquid crystal display device using nematic liquid crystal is used as a display unit of a word processor, a display unit of a computer, or a display unit of a navigation device, and thus the market is further expanded. The matrix type liquid crystal display device is much thinner than other display devices such as cathode ray tubes, is lighter than the other display devices, consumes less power than the other display devices, and Full color is easier than other display devices. For this reason, the demand for the liquid crystal display device is expanding in a wider field than the application field of the other display device. For example, the liquid crystal display device is used as a display unit of a notebook computer, a display unit of a game device, a display unit of a portable television device, and a display unit of a digital camera.
[0003]
The matrix type liquid crystal display device includes a liquid crystal display element configured by arranging a plurality of pixels in a matrix, that is, a panel unit, and a liquid crystal driving unit for supplying an electric signal to the panel unit. The liquid crystal display element has a narrower viewing angle than the cathode ray tube, and the manufacturing cost of the liquid crystal display element is about 3 to 15 times the manufacturing cost of the cathode ray tube. For this reason, many companies, universities, and research institutions have proposed and developed various systems in order to replace many display devices using cathode ray tubes with liquid crystal display devices and to create new portable electronic devices. Competing. Among the matrix type liquid crystal display devices, an active matrix type liquid crystal display device using an active element as a switching element is particularly often used. The active element is realized by, for example, a thin film transistor (hereinafter abbreviated as “TFT”).
[0004]
FIG. 11 is an equivalent circuit diagram of the panel unit 1 of a transmissive active matrix liquid crystal display device of the prior art using TFTs as the
[0005]
The
[0006]
FIG. 12 is an enlarged cross-sectional view showing a specific configuration of a TFT that is the
[0007]
The two
[0008]
The above-described two types of
[0009]
In the case where the parts under the two types of
[0010]
Moreover, the panel part of the present structure has the following six problems resulting from the above-mentioned structure. The first problem is that a defective structure is likely to occur at a portion overlapping the intersecting portion of the two types of insulating
[0011]
In recent years, the panel part under development has become larger or higher definition than the conventional panel part, so the number of signal lines has increased or the signal line width has become narrower than the conventional panel part. Therefore, the defect rate tends to increase as compared with the conventional panel portion. For example, when a panel part under development is suddenly produced or at the initial production of the panel part, the defect rate of the scanning and
[0012]
The second problem is that, due to so-called film-forming residual stress, new cracks are generated in the components in the panel 1 after completion, for example, the two types of insulating
[0013]
The fourth problem is that since the scanning and
[0014]
As described above, the panel portion 1 having the current configuration has various reasons for the failure of the panel portion 1. For this reason, in the manufacturing process of the panel unit 1, in order to prevent further processes from being performed on the parts of the panel unit 1 that have become defective products, and further materials are thrown into the components that have become defective products. In order to prevent this, at least 1 to 3 locations in the manufacturing process are provided with an inspection process for checking for defects in all parts manufactured in the manufacturing process. Parts determined to be defective in the inspection process may be removed from the manufacturing process as they are, or may be returned to the manufacturing process after rework or pseudo correction. As a result, the overall yield of the entire manufacturing process of the panel unit 1 is about 50% to 90%. Further, since the manufacturing process includes the inspection process and the defective product correction process, the capital investment in the manufacturing process of the panel unit 1 having the current configuration is increased as compared with the manufacturing process of other display elements. The number of processes increases, and the manufacturing period of the panel portion 1 increases.
[0015]
FIG. 13 shows the configuration of an active
[0016]
On one surface of the
[0017]
Japanese Patent Laid-Open No. 5-27264 discloses an active matrix type liquid crystal display element having a counter source configuration using TFTs as switching elements. The liquid crystal display element of the above publication is provided with a variable capacitance unit for compensating for a change in the potential of the display electrode between the display electrode and the scan bus line, that is, between the
[0018]
Furthermore, the applicant of the present application has proposed a panel portion having a counter source configuration using the
[0019]
14 uses TFTs as the
[0020]
In the manufacturing process of the
[0021]
[Problems to be solved by the invention]
In the
[0022]
In the panel portion using the
[0023]
An object of the present invention is to provide a liquid crystal display element capable of preventing an increase in disconnection rate and a decrease in reliability due to the configuration of the switching element, and a reduction in manufacturing cost and a manufacturing period, a manufacturing method thereof, and a liquid crystal display Is to provide a device.
[0024]
[Means for Solving the Problems]
The first invention is a semiconductor layer and first to third terminals.A gate insulating layer interposed between the first terminal and the semiconductor layer;At least one switching element each having
At least one first and second control signal line to which the first and second terminals of at least one of the switching elements are respectively connected;
A pixel electrode to which a third terminal of each switching element is connected;
A liquid crystal part formed from liquid crystal;
A counter electrode facing each of the pixel electrodes across the liquid crystal part;
At least one third control signal line to which the counter electrodes are connected;
A connection line interposed between the second terminal of each switching element and each first control signal line,
At least the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element are formed of a material capable of ohmic contact with a semiconductor and having conductivity.,
The second control signal line includes linear first portions equal in number to the first control signal lines, and each first control signal line is adjacent to each first control signal line. Arranged in parallel with
A portion connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center,
A main substrate portion including a pixel electrode and having a taper angle of at least one of the gate insulating layer and the semiconductor layer so that an end of at least one of the gate insulating layer and the semiconductor layer has a smooth shape; Set the taper angleThis is a liquid crystal display element.
[0025]
According to the first invention, the liquid crystal display element is a so-called active matrix type, and the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element are formed of the above-described materials. Yes. As a result, a so-called contact layer between the connection line, the second terminal and the third terminal and the semiconductor layer can be removed from the switching element, so that the disconnection rate of the liquid crystal display element due to the contact layer is increased, In addition, the reliability of the liquid crystal display element can be prevented from being lowered, the manufacturing cost of the liquid crystal display element can be reduced, and the manufacturing period of the liquid crystal display element can be shortened. Further, since the connection line, the second terminal of the switching element, and the pixel electrode are formed of the same material as the third terminal, the manufacturing process of the liquid crystal display element is further simplified, so that the liquid crystal display element is manufactured. Cost reduction and shortening of the manufacturing period of the liquid crystal display element can be further achieved.The second control signal line includes the same number of linear first portions as the number of the first control signal lines, and each first control signal line is adjacent to each first control signal line. A portion connected in parallel with each other and connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center. The potential of the pixel electrode defined in accordance with a signal given from the second control signal line to each pixel electrode via each switching element is more easily stabilized. In addition, at least one of the gate insulating layer and the semiconductor layer has a taper angle so that the end of at least one of the gate insulating layer and the semiconductor layer has a smooth shape and includes the pixel electrode. Since the taper angle is set, the portion to be left as a layer to be formed in the thin film and the remaining portion to be removed other than the portion to be left in the thin film are reliably separated. Therefore, the accuracy of thin film formation can be improved and the yield of the thin film formation process can be improved.
[0026]
In the liquid crystal display element of the second invention, the conductive material is a metal material, and the metal material is any one of aluminum, chromium, tantalum, tantalum nitride, and titanium, or of these metal materials. It is characterized by being realized with a mixture of at least two of them.
According to the second invention, for example, at least one of the connection line formed from the metal material, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element is another conductive material. Since the wiring resistance is lower than that of the wiring made of, for example, the line width of at least one of the connection line formed of the metal material, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element is It can be made thinner than the line width of the wiring made of the other conductive material. The liquid crystal display element according to a third aspect of the invention is characterized in that the material forming the third terminal and the pixel electrode is microcrystalline n + silicon.
[0027]
According to the third invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the first invention, and microcrystalline n + silicon is selected as the conductive material. As a result, the characteristics of the switching element in the liquid crystal display element of the third invention are better than the switching element in which the third terminal is made of another material such as n + silicon. As a result, disconnection and defective structure due to the overlap between the ITO film and the microcrystalline n + silicon film do not occur in the third terminal and the pixel electrode. This reliably prevents a decrease in yield and reliability of the liquid crystal display element.
[0028]
The liquid crystal display element according to a fourth aspect of the present invention further includes a first conductive member formed of a material having at least a portion overlapping with a portion of each pixel electrode and having a lower resistivity than the pixel electrode. To do.
[0029]
According to the fourth invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the first invention, and further includes the first conductive member described above. As a result, in the liquid crystal display element of the fourth aspect of the invention, the potential of each pixel electrode can be stabilized at a higher speed, and the liquid crystal display element can have redundancy against disconnection and defective structure of the pixel electrode. This further improves the display quality, yield, and reliability of the liquid crystal display element.
[0030]
The liquid crystal display element according to a fifth aspect is characterized in that at least one of the first and second control signal lines is formed of the same material as the first conductive member.
[0031]
According to the fifth invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the fourth invention, and the first conductive member has the above-described configuration. As a result, at the time of the manufacturing process of the liquid crystal display element of the fifth invention, at least one of the first and second control signal lines and the first conductive member can be simultaneously formed by a single forming process. As a result, an increase in the manufacturing cost of the liquid crystal display element and an extension of the manufacturing period of the liquid crystal display element can be suppressed.
[0032]
In the liquid crystal display element according to a sixth aspect of the invention, the first conductive member has a light shielding property,
A portion of each pixel electrode that overlaps the first conductive member is at least a portion in a peripheral portion of each pixel electrode.
[0033]
According to the sixth invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the fourth invention, and the positional relationship between a part of the first conductive member and the pixel electrode is as described above. It has become. As a result, the first conductive member also serves as at least a part of a light shielding member to be provided in the liquid crystal display element. As a result, the liquid crystal display element of the sixth aspect of the invention can improve the aperture ratio while accurately blocking light from the portion where the alignment state in the liquid crystal portion is disturbed.
[0034]
In the liquid crystal display element according to a seventh aspect of the present invention, when there are a plurality of the pixel electrodes, the other part other than the part overlapping each pixel electrode in the first conductive member is the pixel electrode and the pixel electrode. It is characterized in that it is located between other pixel electrodes adjacent to.
[0035]
According to the seventh invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the sixth invention, and the positional relationship between the other part of the first conductive member and the pixel electrode is as described above. It is like this. As a result, the liquid crystal display element of the seventh invention can further improve the aperture ratio while more accurately blocking light from the portion in the liquid crystal portion where the alignment state is disturbed. In addition, the liquid crystal display element can further simplify the configuration of the light shielding member for shielding the remaining portion that is not shielded by the first conductive member in the portion in the liquid crystal portion where the alignment state is disturbed. it can.
[0038]
The liquid crystal display element according to an eighth aspect of the present invention further includes a second conductive member formed of a material having at least a portion overlapping with a portion of each of the connection lines and having a lower resistivity than the connection lines. To do.
[0039]
According to the eighth invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the first invention, and further includes the above-described second conductive member. As a result, in the liquid crystal display element of the eighth aspect of the invention, the signal given to the second control signal line is supplied to the second terminal of the switching element at a higher speed. As a result, the liquid crystal display element can have redundancy against disconnection of the connection line and a defective structure. As a result, the display quality, yield, and reliability of the liquid crystal display element are further improved.
[0040]
The liquid crystal display element according to a ninth aspect is characterized in that at least one of the first and second control signal lines is formed of the same material as the second conductive member.
[0041]
According to the ninth invention, the liquid crystal display element of the invention has the same configuration as the liquid crystal display element of the eighth invention, and the second conductive member has the above-described configuration. As a result, at the time of the manufacturing process of the liquid crystal display element of the ninth invention, at least one of the first and second control signal lines and the second conductive member can be simultaneously formed by a single forming process. As a result, an increase in the manufacturing cost of the liquid crystal display element and an extension of the manufacturing period of the liquid crystal display element can be suppressed.
[0044]
First10According to the present invention, the liquid crystal display element according to any one of the above, and a predetermined reference signal are supplied to all the pixel electrodes via a second control signal line in the liquid crystal display element, and the liquid crystal display A gray scale signal for defining an electric field for controlling the state of the liquid crystal between each pixel electrode and each counter electrode facing each other in the element is supplied to each counter electrode via the third control signal line. And a driving means for supplying each of the liquid crystal display device.
[0045]
First10According to the invention of the first aspect, the liquid crystal display device includes9The liquid crystal display element according to the invention and the driving means described above are included. As described above, since the reference signal and the gradation signal are supplied to the pixel electrode and the counter electrode, respectively, the liquid crystal display device has a so-called counter source configuration. As a result, the reference signal and the gradation signal are supplied to the counter electrode and the pixel electrode, that is, compared with the liquid crystal display device of the current configuration.11In the liquid crystal display device according to the present invention, the yield, reliability, and display quality of the liquid crystal display elements in the device are improved, the manufacturing period of the liquid crystal display elements is shortened, and the components constituting the liquid crystal display elements are wasted. As a result, it is possible to reduce the stock accumulation and in-process inventory, and to reduce the signal delay in the signal lines in the liquid crystal display element.
[0046]
First11The invention includes a semiconductor layer and first to third terminals.A gate insulating layer interposed between the first terminal and the semiconductor layer;Each having at least one switching element, at least one first and second control signal line to which the first and second terminals of the at least one switching element are respectively connected,A connection line interposed between the second terminal of each switching element and each first control signal line;And a step of forming a main substrate portion including a pixel electrode connected to a third terminal of each switching element, a counter electrode to be opposed to each pixel electrode, and at least one to which each counter electrode is connected In the method of manufacturing a liquid crystal display element, the method includes: forming a counter substrate portion including the third control signal line; and sealing a liquid crystal between the main substrate portion and the counter substrate portion.
At least saidConnection line, second terminal of the switching element,The pixel electrode and the third terminal of the switching element are formed at the same time using a material capable of ohmic contact with a semiconductor and having conductivity.,
The second control signal line includes linear first portions equal in number to the first control signal lines, and each first control signal line is adjacent to each first control signal line. Arranged in parallel with
A portion connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center,
A main substrate portion including a pixel electrode and having a taper angle of at least one of the gate insulating layer and the semiconductor layer so that an end of at least one of the gate insulating layer and the semiconductor layer has a smooth shape; Set the taper angleThis is a method for manufacturing a liquid crystal display element.
[0047]
First11According to the invention, in the situation where the liquid crystal display element is manufactured using the manufacturing method described above, the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element are as described above. It is formed. As a result, the manufacturing process of the liquid crystal display element is simplified based on the reason described in the first invention. Accordingly, when the liquid crystal display element is manufactured using the manufacturing method, the manufacturing is performed more than when the manufacturing method in which the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal are separately formed is used. Since the process is simplified, the manufacturing cost of the liquid crystal display element can be reduced and the manufacturing period of the liquid crystal display element can be shortened compared to the latter case.The second control signal line includes the same number of linear first portions as the number of the first control signal lines, and each first control signal line is adjacent to each first control signal line. A portion connected in parallel with each other and connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center. The potential of the pixel electrode defined in accordance with a signal given from the second control signal line to each pixel electrode via each switching element is more easily stabilized. In addition, at least one of the gate insulating layer and the semiconductor layer has a taper angle so that the end of at least one of the gate insulating layer and the semiconductor layer has a smooth shape and includes the pixel electrode. Since the taper angle is set, the portion to be left as a layer to be formed in the thin film and the remaining portion to be removed other than the portion to be left in the thin film are reliably separated. Therefore, the accuracy of thin film formation can be improved and the yield of the thin film formation process can be improved.
[0048]
First12In the method of manufacturing a liquid crystal display device according to the invention, when the switching element further includes a gate insulating layer interposed between the first terminal and the semiconductor layer, the gate insulating layer and the semiconductor layer have insulating properties. A portion to be the gate insulating layer and the semiconductor layer in the first and second thin films after the first thin film made of the material and the second thin film made of the semiconductor material are successively formed so as to overlap each other It is characterized by being formed by continuously removing the remaining portions other than.
[0049]
First12According to the invention, when the production method of the invention is used,11In the situation where the manufacturing method of the present invention is used, the semiconductor layer and the gate insulator layer are formed by the above-described procedure. As a result, the first12When the liquid crystal display element is manufactured using the manufacturing method of the invention, the manufacturing process is more simplified than when the manufacturing method of forming the semiconductor layer and the gate insulator layer separately is used. Compared to the latter case, the manufacturing cost of the liquid crystal display element can be further reduced and the manufacturing period of the liquid crystal display element can be further shortened.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a perspective view showing a schematic structure of a
[0051]
The
[0052]
The
[0053]
All
[0054]
The
[0055]
Each
[0056]
All the
[0057]
In the present embodiment, the gradation signal lines and the
[0058]
Each of the two alignment films is disposed at a position closest to the liquid crystal portion in the
[0059]
When the
[0060]
The
[0061]
The liquid crystal display device according to the present embodiment includes the
[0062]
FIG. 2 is an enlarged cross-sectional view of the
[0063]
One of the
[0064]
In the present embodiment, the specific structure of the
[0065]
The
[0066]
The
[0067]
FIG. 3 is a diagram for explaining a manufacturing process of the
[0068]
First, a thin film of a conductive material is formed on the entire one
[0069]
After forming the scanning member and the reference signal line, a thin film of an insulating material is formed on the entire one
[0070]
After the formation of the semiconductor layer, the thin film made of the ohmic material is formed on the entire one
[0071]
After the formation of the two
[0072]
In the formation process of the
[0073]
In the step of forming the two types of thin films, for example, specifically, a single plasma CVD apparatus having two film forming chambers adjacent to each other is used, and a thin film of an insulating material is formed in one of the film forming chambers. A film is formed, and the substrate after film formation is directly moved from one of the film formation chambers to the other film formation chamber. After the movement, a thin film of a semiconductor material is formed in the other film formation chamber. This is preferably realized. In addition, the two types of thin film pattern forming steps are, for example, specifically using a single dry etching apparatus, and first setting dry etching conditions in accordance with the pattern formation of the thin film of the semiconductor material, thereby forming the thin film of the semiconductor material. After the etching is completed, the dry etching condition is changed to a condition corresponding to the pattern formation of the insulating material thin film with the main substrate in the apparatus, and the insulating material thin film is etched. It is preferable that it is realized by performing.
[0074]
As described above, the above-described continuous formation process of the
[0075]
In the manufacturing process of the
[0076]
Examples of the ohmic material, that is, a material that can conduct ohmic contact with a semiconductor and have conductivity include microcrystalline n + silicon, polysilicon, and ion-doped ZnS. In the present embodiment, microcrystalline n + silicon is used as the ohmic material. This is because the resistance of the microcrystalline n + silicon film is sufficiently lower than the ON resistance of the
[0077]
Moreover, it is preferable that the various components in the
[0078]
In the present embodiment, the two
[0079]
The
[0080]
In the present embodiment, specifically, when the ohmic material is microcrystalline n + silicon, the film thicknesses of the
[0081]
The
[0082]
As described above, since not only the
[0083]
Further, as the
[0084]
In a situation where the
[0085]
In addition, in a situation where the
[0086]
In the present embodiment, the
[0087]
In the present embodiment, the
[0088]
Further, the
[0089]
Since the
[0090]
The driving unit always supplies a predetermined reference signal to the
[0091]
As a result, the display voltage between the
[0092]
As described above, the liquid crystal display device according to the present embodiment is configured to provide the reference signal to the
[0093]
In the
[0094]
1, the
[0095]
Further, since the gradation signal lines overlap and do not intersect the
[0096]
Further, in the
[0097]
Further, as described above, the two types of signal lines do not intersect on the two
[0098]
As described above, the signal delay time in the
[0099]
The panel part which is the liquid crystal display element of the 2nd Embodiment of this invention, and the liquid crystal display device containing this panel part are demonstrated below. The configuration of the panel section (hereinafter referred to as “second panel section”) of the second embodiment is compared with the panel section (hereinafter referred to as “first panel section”) 41 of the first embodiment. Only the points described below are different, the others are equal. Of the components in the second panel portion, components that are the same as the components in the first panel portion are denoted by the same names and reference numerals as the components in the first panel portion, and detailed description may be omitted. .
[0100]
The second panel unit includes at least a
[0101]
A
[0102]
In FIG. 4, the cross-sectional shape of the second
[0103]
A panel unit which is a liquid crystal display element according to a third embodiment of the present invention and a liquid crystal display device including the panel unit will be described below. The configuration of the panel section of the third embodiment (hereinafter referred to as “third panel section”) is different from the
[0104]
The third panel unit includes at least a
[0105]
FIG. 5 is a partially enlarged plan view of a main substrate portion (hereinafter referred to as “third main substrate portion”) 91 in the third panel portion. FIG. 6 is a cross-sectional view of the
[0106]
The third
[0107]
The first and second
[0108]
At least one of the taper angle θ1 of the
[0109]
In the present embodiment, the specific structures of the first and second
[0110]
FIG. 8 is a diagram for explaining a manufacturing process of the third
[0111]
First, a thin film of a conductive material is formed on the entire one
[0112]
After forming the
[0113]
After deposition,
[0114]
After the formation of the
[0115]
In a dry etching process using one parallel plate ion etching apparatus for the pattern forming process of the two kinds of
[0116]
In the formation process of the third
[0117]
The third panel unit and the liquid crystal display device of the third embodiment having the above-described configuration have the same advantages as the panel unit and the liquid crystal display device described in the first and second embodiments. It has the advantages described below.
[0118]
In the third
[0119]
Further, when the first
[0120]
When the material of the first
[0121]
In the third
[0122]
The third panel portion is not limited to the configuration including both the first and second
[0123]
The reason why the aperture ratio of the third panel portion is improved under the situation where the first
[0124]
In the conventional panel portion, a light shielding member is provided in the
[0125]
The reason why at least one of the taper angles of the
[0126]
In particular, in the situation where the
[0127]
A panel unit that is a liquid crystal display element according to a fourth embodiment of the present invention and a liquid crystal display device including the panel unit will be described below. The configuration of the panel section of the fourth embodiment (hereinafter referred to as “fourth panel section”) differs from the first to third panel sections only in the points described below, and is otherwise the same. Of the components in the fourth panel portion, components that are the same as the components in the first to third panel portions are indicated using the same names and reference signs as the components in the first to third panel portions, and the detailed description thereof is as follows. May be omitted.
[0128]
The fourth panel unit includes at least a
[0129]
FIG. 9 is a partially enlarged plan view of a main substrate portion (hereinafter referred to as “fourth main substrate portion”) 101 in the fourth panel portion. 10 is an EE cross-sectional view of the
[0130]
The fourth
[0131]
The conductive material forming the third
[0132]
In the present embodiment, the specific structure of the third
[0133]
The third
[0134]
Based on the reason described in the third embodiment, the panel portion of the prior art has a lattice-shaped light shielding member provided in the
[0135]
Further, the third
[0136]
The fourth panel portion preferably further includes a smoothing layer made of a material having a dielectric constant of 0 or more and 3.5 or less. The material of the smoothing layer is preferably a resin, for example. The smoothing layer is disposed on substantially the entire lower layer of the
[0137]
The panel unit and the liquid crystal display device of the first to fourth embodiments are examples of the liquid crystal display element and the liquid crystal display device of the present invention, and can be implemented in various other forms as long as the main configuration is equal. it can. For example, the detailed configuration, for example, the shape and the arrangement of the components in the panel unit may be realized by other configurations as long as the characteristics of the components are the same.
[0138]
For example, the
[0139]
For example, in the present embodiment, the
[0140]
For example, the panel portions of the first to fourth embodiments have the opposed source configuration, but the characteristic configuration of the present embodiment described in the first to fourth embodiments is the active matrix type described in FIGS. It may be applied to the panel portion of the current configuration. For example, in the panel portion of the current configuration, out of three terminals of a three-terminal active element that is a switching element, any one terminal that is in contact with the semiconductor layer and connected to the pixel electrode is connected to the pixel electrode. It is preferable to form with a material. In order to make the panel portions of the first to fourth embodiments into the current configuration, the
[0141]
【The invention's effect】
As described above, according to the first invention, in the liquid crystal display element using the three-terminal active element as the switching element, the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element are It is the structure formed from the material which can make the ohmic contact of this and has electroconductivity. An increase in the disconnection rate of the liquid crystal display element and a decrease in the reliability of the liquid crystal display element can be prevented, and the manufacturing cost of the liquid crystal display element and the manufacturing period of the liquid crystal display element can be shortened.The second control signal line includes the same number of linear first portions as the number of the first control signal lines, and each first control signal line is adjacent to each first control signal line. A portion connected in parallel with each other and connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center. The potential of the pixel electrode defined in accordance with a signal given from the second control signal line to each pixel electrode via each switching element is more easily stabilized. In addition, at least one of the gate insulating layer and the semiconductor layer has a taper angle so that the end of at least one of the gate insulating layer and the semiconductor layer has a smooth shape and includes the pixel electrode. Since the taper angle is set, the portion to be left as a layer to be formed in the thin film and the remaining portion to be removed other than the portion to be left in the thin film are reliably separated. Therefore, the accuracy of thin film formation can be improved and the yield of the thin film formation process can be improved.According to the second invention, the conductive material is a metal material, and the metal material is one of aluminum, chromium, tantalum, tantalum nitride, and titanium, or of these metal materials. Of at least two mixtures. Therefore, for example, at least one of the connection line formed of the metal material, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element has a wiring resistance higher than that of a wiring made of another conductive material. Therefore, for example, the line width of at least one of the connection line formed from the metal material, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element is reduced from the other conductive material. It can be made thinner than the line width of the wiring. Therefore, it is possible to improve the aperture ratio. According to the third invention, microcrystalline n + silicon is selected as a material for the pixel electrode and the third terminal. The characteristics of the switching element in the liquid crystal display element are improved, and the yield and reliability of the liquid crystal display element are surely prevented.
[0142]
According to a third aspect of the invention, the liquid crystal display element further includes a first conductive member formed of a material having a lower resistivity than the pixel electrode and overlapping with a part of the pixel electrode. This further improves the display quality, yield, and reliability of the liquid crystal display element. According to the fourth invention, the first conductive member is formed of the same material as at least one of the first and second control signal lines in the liquid crystal display element. As a result, an increase in the manufacturing cost of the liquid crystal display element and an extension of the manufacturing period of the liquid crystal display element can be suppressed. Further, according to the fifth invention, a part of the first conductive member overlaps at least a part of a peripheral part of the pixel electrode. According to the sixth aspect of the present invention, the portion other than the portion overlapping the pixel electrode of the first conductive member is located between the pixel electrode and another pixel electrode adjacent to the pixel electrode. As a result, the liquid crystal display element can improve the aperture ratio while accurately blocking light from the portion in the liquid crystal portion where the alignment state is disturbed.
[0144]
According to an eighth aspect of the invention, the liquid crystal display element further includes a second conductive member formed of a material having a lower resistivity than the connection line and overlapping with a part of the connection line. This further improves the display quality, yield, and reliability of the liquid crystal display element. According to the ninth invention, the second conductive member is formed of the same material as at least one of the first and second control signal lines in the liquid crystal display element. This suppresses an increase in the manufacturing cost of the liquid crystal display element and an extension of the manufacturing period of the liquid crystal display element..
[0145]
And again as above10According to the invention, the liquid crystal display device includes the first to the first.9The liquid crystal display element of the present invention and driving means for supplying a reference signal and a gradation signal to the pixel electrode and the counter electrode in the liquid crystal display element, respectively. As a result, in the liquid crystal display device, the yield, reliability, and display quality of the liquid crystal display elements in the device are improved, the manufacturing period of the liquid crystal display elements is shortened, and the components constituting the liquid crystal display elements are wasted. As a result, it is possible to reduce the stock accumulation and in-process inventory, and to reduce the signal delay in the signal lines in the liquid crystal display element.
[0146]
The second11According to the invention, in the method of manufacturing a liquid crystal display element having the above-described configuration, the connection line, the second terminal of the switching element, the pixel electrode, and the switching element are materials that can make ohmic contact with a semiconductor and have conductivity. Are simultaneously formed. As a result, the manufacturing cost of the liquid crystal display element can be reduced and the manufacturing period of the liquid crystal display element can be shortened.The second control signal line includes the same number of linear first portions as the number of the first control signal lines, and each first control signal line is adjacent to each first control signal line. A portion connected in parallel with each other and connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center. The potential of the pixel electrode defined in accordance with a signal given from the second control signal line to each pixel electrode via each switching element is more easily stabilized. In addition, at least one of the gate insulating layer and the semiconductor layer has a taper angle so that the end of at least one of the gate insulating layer and the semiconductor layer has a smooth shape and includes the pixel electrode. Since the taper angle is set, the portion to be left as a layer to be formed in the thin film and the remaining portion to be removed other than the portion to be left in the thin film are reliably separated. Therefore, the accuracy of thin film formation can be improved and the yield of the thin film formation process can be improved.And again12According to the invention, in the manufacturing method, the semiconductor layer and the gate insulator layer in the switching element are laminated with a thin film made of an insulator material and a thin film made of a semiconductor material, and the two thin films are continuously formed. And the process of processing. This can further reduce the manufacturing cost of the liquid crystal display element and the manufacturing period of the liquid crystal display element.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a configuration of a
FIG. 2 is an enlarged cross-sectional view of a BB portion of the
FIG. 3 is a stepwise cross-sectional view for explaining a process of forming a
FIG. 4 is a partially enlarged plan view of a
FIG. 5 is a partially enlarged plan view of a
6 is an enlarged cross-sectional view of a C-C portion of the
7 is an enlarged cross-sectional view of a DD portion of the
FIG. 8 is a stepwise sectional view for explaining a process of forming the
FIG. 9 is a partially enlarged plan view of a
FIG. 10 is an enlarged cross-sectional view of the
FIG. 11 is a transmission circuit diagram of the panel portion 1 of the conventional technique of the active matrix type and the current configuration.
12 is a cross-sectional view showing a specific configuration of a
FIG. 13 is a perspective view of a prior
FIG. 14 is a partially enlarged plan view of a main board portion in a panel portion of a conventional technology with an opposed source configuration proposed by the applicant of the present application.
15 is an AA partial enlarged cross-sectional view of the main substrate portion of FIG. 14;
[Explanation of symbols]
41 Panel section
47 Pixel electrode
48 Counter electrode
53 Scanning signal line
54 TFT
55 Reference signal line
61 Gate terminal
62 Gate insulation layer
63 Semiconductor layer
64 source terminal
65 Drain terminal
66 connection line
93 First conductive member
94 Second conductive member
103 third conductive member
Claims (12)
少なくとも1つの前記スイッチング素子の第1および第2端子がそれぞれ接続される少なくとも1本の第1および第2制御信号線と、
前記各スイッチング素子の第3端子がそれぞれ接続される画素電極と、
液晶から形成される液晶部と、
前記液晶部を挟んで前記各画素電極とそれぞれ対向する対向電極と、
前記各対向電極が接続される少なくとも1本の第3制御信号線と、
前記各スイッチング素子の第2端子と前記各第1制御信号線との間にそれぞれ介在される接続線とを含み、
少なくとも前記接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子は、半導体とのオーミック接触が可能でかつ導電性を有する材料から形成され、
前記第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、
前記各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置し、
ゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定することを特徴とする液晶表示素子。At least one switching element each having a semiconductor layer and first to third terminals, and a gate insulating layer interposed between the first terminal and the semiconductor layer ;
At least one first and second control signal line to which the first and second terminals of at least one of the switching elements are respectively connected;
A pixel electrode to which a third terminal of each switching element is connected;
A liquid crystal part formed from liquid crystal;
A counter electrode facing each of the pixel electrodes across the liquid crystal part;
At least one third control signal line to which the counter electrodes are connected;
A connection line interposed between the second terminal of each switching element and each first control signal line,
At least the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element are formed of a material capable of ohmic contact with a semiconductor and having conductivity .
The second control signal line includes linear first portions equal in number to the first control signal lines, and each first control signal line is adjacent to each first control signal line. Arranged in parallel with
A portion connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center,
A main substrate portion including a pixel electrode having a taper angle of at least one of the gate insulating layer and the semiconductor layer so that an end portion of at least one of the gate insulating layer and the semiconductor layer has a smooth shape; A liquid crystal display element characterized in that a taper angle formed is set .
前記各画素電極内の前記第1導電部材と重なる一部分は、該各画素電極の周辺部内の少なくとも一部分であることを特徴とする請求項4記載の液晶表示素子。The first conductive member has a light shielding property,
5. The liquid crystal display element according to claim 4, wherein a portion of each pixel electrode overlapping with the first conductive member is at least a portion in a peripheral portion of each pixel electrode.
予め定める基準信号を前記液晶表示素子内の第2制御信号線を介して全ての各画素電極に供給し、かつ前記液晶表示素子内において相互に対向する前記各画素電極および各対向電極間にある液晶の状態の制御のための電界を規定させるための階調信号を、前記第3制御信号線を介して該各対向電極にそれぞれ供給する駆動手段とを含むことを特徴とする液A predetermined reference signal is supplied to all the pixel electrodes via the second control signal line in the liquid crystal display element, and is located between the pixel electrodes and the counter electrodes facing each other in the liquid crystal display element. Drive means for supplying a gradation signal for defining an electric field for controlling the state of the liquid crystal to each of the counter electrodes via the third control signal line. 晶表示装置。Crystal display device.
少なくとも前記接続線、スイッチング素子の第2端子、画素電極およびスイッチング素子の第3端子は、半導体とのオーミック接触が可能でかつ導電性を有する材料を用いて、同時に形成され、
前記第2制御信号線は、第1制御信号線の本数と同数の直線状の第1部分を含み、前記各第1部分は、各第1制御信号線の隣に該各第1制御信号線と平行に並べられ、
前記各画素電極内の前記各スイッチング素子の第3端子と接続される一部分は、該各画素電極の中心または該中心の近傍を通る基準軸線上に位置し、
ゲート絶縁層および半導体層の少なくともいずれか一方の層の端部を滑らかな形状にするように、ゲート絶縁層および半導体層の少なくともいずれか一方のテーパ角であって画素電極を含む主基板部となすテーパ角を、設定することを特徴とする液晶表示素子の製造方法。 At least one switching element having a semiconductor layer and first to third terminals, and a gate insulating layer interposed between the first terminal and the semiconductor layer, and first and second terminals of at least one of the switching elements At least one first and second control signal lines connected to each other, a connection line interposed between a second terminal of each switching element and each first control signal line, and each switching element Forming a main substrate portion including pixel electrodes respectively connected to the third terminals, a counter electrode to be opposed to each pixel electrode, and at least one third control signal to which each counter electrode is connected In a method for manufacturing a liquid crystal display element, comprising: a step of forming a counter substrate portion including lines; and a step of sealing liquid crystal between the main substrate portion and the counter substrate portion.
At least the connection line, the second terminal of the switching element, the pixel electrode, and the third terminal of the switching element are formed at the same time using a material capable of ohmic contact with a semiconductor and having conductivity.
The second control signal line includes linear first portions equal in number to the first control signal lines, and each first control signal line is adjacent to each first control signal line. Arranged in parallel with
A portion connected to the third terminal of each switching element in each pixel electrode is located on a reference axis passing through the center of each pixel electrode or in the vicinity of the center,
A main substrate portion including a pixel electrode having a taper angle of at least one of the gate insulating layer and the semiconductor layer so that an end portion of at least one of the gate insulating layer and the semiconductor layer has a smooth shape; A method for manufacturing a liquid crystal display element, wherein a taper angle is set .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5756099A JP3794193B2 (en) | 1999-03-04 | 1999-03-04 | Liquid crystal display element, manufacturing method thereof, and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5756099A JP3794193B2 (en) | 1999-03-04 | 1999-03-04 | Liquid crystal display element, manufacturing method thereof, and liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000258795A JP2000258795A (en) | 2000-09-22 |
JP3794193B2 true JP3794193B2 (en) | 2006-07-05 |
Family
ID=13059223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5756099A Expired - Fee Related JP3794193B2 (en) | 1999-03-04 | 1999-03-04 | Liquid crystal display element, manufacturing method thereof, and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3794193B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288435B1 (en) * | 1999-12-28 | 2001-09-11 | Xerox Corporation | Continuous amorphous silicon layer sensors using doped poly-silicon back contact |
JPWO2011118515A1 (en) * | 2010-03-26 | 2013-07-04 | シャープ株式会社 | Display device and method of manufacturing array substrate for display device |
-
1999
- 1999-03-04 JP JP5756099A patent/JP3794193B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000258795A (en) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436479B2 (en) | Thin film panel for preventing stitch defect | |
US7483090B2 (en) | Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto | |
US7675597B2 (en) | Liquid crystal display and thin film transistor panel therefor | |
US7894026B2 (en) | Thin film transistor array panel and liquid crystal display including light shield | |
US7110075B2 (en) | Liquid crystal display with domain-defining members and separate opening in the common electrode overlapping the gate or data lines | |
US6573532B2 (en) | Thin film transistor array panel for liquid crystal display | |
US7292303B2 (en) | Liquid crystal display and panel therefor including regular and successive regular domain defining members | |
US7525623B2 (en) | Liquid crystal display | |
US8363190B2 (en) | Liquid crystal display device and method of fabricating the same | |
US20070182908A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
US8300192B2 (en) | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display | |
US20040099865A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
US7474363B2 (en) | Liquid crystal display and panel therefor | |
US8755014B2 (en) | Liquid crystal display and a display panel therefor | |
JPH06102537A (en) | Active matrix type liquid crystal display element | |
US8218116B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
US7151279B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US7538842B2 (en) | Liquid crystal display panel with aligning members parallel to data lines that are either electrically floating or at substantially the same voltage as the data lines | |
US20040257500A1 (en) | Liquid crystal display | |
JP3794193B2 (en) | Liquid crystal display element, manufacturing method thereof, and liquid crystal display device | |
JP3480682B2 (en) | Liquid crystal display | |
JP2000066236A (en) | Liquid crystal display device | |
KR20060028540A (en) | Liquid crystal divice |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |