JP3791459B2

JP3791459B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP3791459B2
Application number: JP2002151764A
Authority: JP
Inventors: 俊隆金丸
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-05-27
Filing date: 2002-05-27
Publication date: 2006-06-28
Anticipated expiration: 2022-05-27
Also published as: JP2003347488A

Description

【０００１】
【発明の属する技術分野】
本発明は、放熱性能を向上させた半導体装置およびその製造方法に関するもので、特に、支持基板上に半導体層が積層されてなる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子の高速化や高集積化のために、ＳＯＩ（Silicon On Insulator）技術が用いられている。ＳＯＩは、絶縁性基体上に半導体層を形成し、その半導体層に半導体素子を形成するものである。
【０００３】
また、高速化・高集積化が進んだ半導体チップの実装方法として、フリップチップ実装が行われている。フリップチップ実装は、半導体素子を形成した半導体チップの主面に半田バンプを設け、その半田バンプにより、半導体チップの主面と当該チップを搭載する配線基板を向かい合わせて接続する構造である。フリップチップ実装は、配線遅延を低減することができ、またパッケージを小型にできるので、前記ＳＯＩ技術による半導体チップの高速化・高集積化と相性の良い実装方法である。このフリップチップ実装においては、近年、さらなる小型化を目的として、前記配線基板の大きさを半導体チップの大きさにほぼ等しくした、ＣＳＰ（Chip Size Package）構造の検討が行われている。
【０００４】
【発明が解決しようとする課題】
前記ＳＯＩ技術により高速化、高集積化が進められた半導体素子においては、動作中において発生する熱が、熱伝導性の低い支持基板の存在により、半導体装置の外に放熱され難いという問題点がある。
【０００５】
また、フリップチップ実装においても、従来の半導体チップ裏面を配線基板に貼り付ける実装方法に比較して、放熱能力は低下しており、特にＣＳＰ構造において厳しくなっている。
【０００６】
このため、高速化・高集積化が進められた前記半導体装置においては、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題が発生しやすい。
【０００７】
そこで本発明の目的は、ＳＯＩ技術による半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させた半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、支持基板上に半導体層が積層されてなる半導体装置において、半導体層側の第１表面に複数の半導体素子が形成され、前記支持基板側の第２表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝が形成され、当該溝内に支持基板より熱伝導率の大きな金属からなる高熱伝導材料が埋め込まれ、更に、前記高熱伝導材料が、前記第２表面上にも連結して形成され、前記第２表面上の前記高熱伝導材料に当接して、放熱部材が配置されることを特徴としている。
【０００９】
これによれば、支持基板の前記半導体素子より多数の溝内に埋め込まれた高熱伝導材料を介して、複数の半導体素子の動作中に半導体層側の第１表面で発生した熱が、すばやく支持基板の第２表面に伝達し、そこから放熱される。そして、高熱伝導材料に当接して配置された放熱部材により、第２表面に伝達された熱の放熱性能を、さらに高めることができる。従って、半導体装置の放熱性能が向上し、動作中の半導体素子の温度上昇を低減することができるため、温度上昇による素子の特性変化も低減することができる。
【００１０】
請求項２に記載の発明は、前記支持基板が、絶縁性基体であることを特徴としている。また、請求項３に記載の発明は、支持基板が、少なくとも一方の表面に絶縁層が形成された半導体基板であり、前記半導体層が当該絶縁層の上に積層され、前記複数の半導体素子が、埋め込み絶縁分離溝により完全に分離されてなることを特徴としている。これによれば、半導体基板の内部に酸化膜等の絶縁層を有する、いわゆるＳＯＩ構造の半導体基板において、半導体素子の温度上昇を防止することができる。
【００１１】
請求項４に記載の発明は、複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝が当該発熱素子の直下にのみ、まとめられて集中的に形成されることを特徴としている。これによれば、発熱素子の発生する熱を、発熱素子の直下にのみ、まとめられて集中的に形成した半導体素子より多数の溝内に埋め込まれた高熱伝導材料を介して、すばやく直下の第２表面に伝達することができる。このため、発熱素子の発生する熱が同じ半導体層内で発熱素子の周囲に形成された他の素子へ伝達するのを抑制することができ、発熱素子の熱の広がりを抑えて他の素子への熱影響を低減することができる。
請求項５に記載の発明は、前記半導体素子より多数の溝が、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成されることを特徴としている。このように各素子の発熱量に応じた密度で基板に溝を形成して、その内部に高熱伝導材料を埋め込んだ放熱構造を採用することにより、基板各部の放熱特性を任意に調節することができる。
例えば請求項６に記載のように、前記半導体素子より多数の溝は、前記第２表面からほぼ垂直に形成される。
【００１２】
請求項７に記載の発明は、前記半導体素子より多数の溝が、第２表面に向かって広がる順テーパ形状に形成されることを特徴としている。これによれば、溝形状を順テーパ形状にすることで、前記高熱伝導材料の溝内への埋め込み性を良くすることができるので、熱の伝達性が向上して、半導体装置の放熱性能が向上する。
【００１３】
請求項８に記載の発明は、高熱伝導材料が、銅、アルミニウム、銀、金、銅合金、アルミニウム合金、銀合金、金合金のいずれかであることを特徴としている。これによれば、これらの高熱伝導材料はいずれも熱伝導率が大きく、前記の半導体装置において、素子で発生した熱をすばやく支持基板側の第２表面に伝達し、放熱することができる。
【００１４】
請求項９に記載のように、前記第２表面は、放熱面とすることができる。
【００１６】
請求項１０に記載したように、本発明は、半導体層側の第１表面に半田バンプが形成され、半田バンプを配線基板に接続する、いわゆるフリップチップ実装に適用して効果的である。フリップチップ実装においては、実装構造上、放熱に対しては不利であるが、本発明を適用することでその不利を解消することができ、必要な放熱性能を確保することができる。
【００１７】
また請求項１１に記載したように、本発明は、配線基板が支持基板とほぼ同じサイズである、いわゆるＣＳＰに適用して効果的である。配線基板が支持基板とほぼ同じで、フリップチップ実装の中でも放熱において非常に厳しい構造となっているＣＳＰにおいても、本発明により、必要な放熱性能を確保することができる。
【００１８】
請求項１２〜１７に記載した発明は、上述した半導体装置の製造方法に関するものである。
【００１９】
その作用効果は同様であるので詳細説明は省略するが、請求項１２に記載した第２表面から半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝を形成する第２工程は、第１表面に複数の半導体素子を形成する第１工程の前に行ってもよいし、第１工程の後に行ってもよい。第３工程は第２工程の後に行うが、高熱伝導材料の耐熱性が低い場合には、第３工程は第１工程と第２工程の後に行い、耐熱性が高い場合には、第２工程と第３工程を第１工程の前に行うこともできる。
【００２０】
さらに、請求項１３に記載したように、複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子である場合には、前記半導体素子より多数の溝を発熱素子の直下にのみ、まとめて集中的・選択的に形成して、周りの半導体素子への熱の影響を選択的に抑制することができる。また、請求項１４に記載したように、前記半導体素子より多数の溝を、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成することもできる。
例えば、請求項１５に記載したように、前記半導体素子より多数の溝は、前記第２表面からほぼ垂直に形成することができる。この場合には、請求項１６に記載したように、前記半導体素子より多数の溝を、ドライエッチング、ウェットエッチング、ドリル加工のいずれかを用いて形成することができる。
さらに、請求項１７に記載したように、エッチングで溝を順テーパ形状に形成して、高熱伝導材料の埋め込み性と熱の伝達性を向上することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の実施形態を、図に基づいて説明する。
【００２２】
図１（ａ）は、本発明の第１実施形態における半導体装置を示す断面模式図であり、図１（ｂ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【００２３】
図１（ａ）に示す半導体装置１０１は、支持基板１１と、支持基板１１上に積層された半導体層１０からなり、支持基板１１と半導体層１０が半導体チップ１２を構成している。半導体層１０側の表面７０には、半導体素子８１，８２，８３が形成されている。また、支持基板１１側の表面７１には半導体層１０に向かう複数の溝２が形成され、溝２内には支持基板１１より熱伝導率の大きな高熱伝導材料３が埋め込まれている。
【００２４】
図１（ｂ）に示す半導体装置１０１の配線基板５への搭載では、半導体素子８１，８２，８３を形成した半導体層１０側の表面７０に半田バンプ４が形成されており、半田バンプ４を介して半導体チップ１２が配線基板５に接続されている。図１（ｂ）に示す半導体チップ１２の実装方法は、素子の形成された半導体チップ１２の主面７０と配線基板５が対向して接続される、いわゆるフリップチップと呼ばれる実装方法である。
【００２５】
半導体装置１０１における支持基板１１は、金属や半導体のような導電性基体であってもよいが、支持基板１１が絶縁性基体の場合には、半導体チップ１２はＳＯＩ（Silicon On Insulator）と呼ばれる。ＳＯＩ基板を用いると、半導体層１０に形成される各半導体素子８１，８２，８３を高速化・高集積化することができる。一方、ＳＯＩ基板に用いられる絶縁性基体１１は、熱伝導性が良くない。このため、ＳＯＩにより半導体素子が高集積化される程、動作中に発生する熱で各半導体素子が温度上昇し、素子特性に悪影響が及ぶ。
【００２６】
また、図１（ｂ）に示すフリップチップ実装は、従来の半導体チップの裏面側７１を配線基板５に貼り付けワイヤボンディングにより配線接続する方法と比較し、半田バンプ４による接続のみで長いリード線が不要となるため、配線遅延を低減することができる。またパッケージを小型にできるので、ＳＯＩを用いた半導体チップの高集積化・高速化にも対応した実装方法である。このフリップチップ実装においては、近年、小型化を目的として、配線基板５の大きさを半導体チップ１２，１６の大きさにほぼ等しくした、ＣＳＰ（Chip Size Package）の検討が進められている。
【００２７】
フリップチップ実装は、従来の半導体チップ裏面側７１の全体が配線基板５に貼り付けられる実装方法と比較し、半導体層１０において素子の動作中に発生する熱が配線基板５に伝達しにくいため、構造上は放熱に対して不利である。
【００２８】
本発明の図１（ａ），（ｂ）の半導体装置１０１においては、半導体素子８１，８２，８３の動作中に発生する熱を、支持基板１１の溝２に埋め込まれた高熱伝導材料３を介して迅速に支持基板１１の表面７１に伝達し、表面７１から放熱することができる。高熱伝導材料３としてはできるだけ熱伝導率が大きな金属が望ましく、特に、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金、銀合金、金合金のいずれかの金属が好ましい。このようにして、図１（ａ），（ｂ）の半導体装置１０１においては、ＳＯＩにより高集積化され多量の熱が発生する半導体装置１０１であっても、半導体素子８１，８２，８３の温度上昇を抑制することができ、素子特性の変化を低減することができる。
【００２９】
また、本発明の半導体装置１０１においては、半導体チップの裏面側である支持基板１１の表面７１を放熱面とし、素子で発生した熱を支持基板１１の溝２に埋め込まれた高熱伝導材料３を介して迅速に表面７１に伝達している。このため、フリップチップ実装においても、必要な放熱性能を確保することができ、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題の発生を抑制することができる。
【００３０】
以上のように、本発明は、ＳＯＩによる半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させることができる。
【００３１】
図２（ａ）〜（ｅ）は、図１（ａ），（ｂ）に示した半導体装置１０１の製造工程を示す工程別の断面図である。半導体装置１０１の製造は、以下のとおりである。
【００３２】
図２（ａ）に示すように、最初に、シリコン基板（ウェハ）と支持基板１１を用意し、加熱により両者を貼り合わせて、貼り合わせ基板を形成する。その後、貼り合わされたシリコン基板を研磨して、１０μｍ厚程度のシリコン半導体層１０に加工する。
【００３３】
次に、図２（ｂ）に示すように、所定の工程を用いて、半導体層１０の表面７０に、半導体素子８１，８２，８３を形成する。
【００３４】
次に、図２（ｃ）に示すように、基板を反転し、支持基板１１の表面７１に所定の開口部を有するマスクを配置して、支持基板１１を表面７１からほぼ垂直にドライエッチングし、溝２を形成する。溝２の形成には、ウェットエッチングや機械的なドリル加工を用いてもよい。
【００３５】
次に、図２（ｄ）に示すように、溝２が形成された支持基板１１に、高熱伝導材料３を埋め込む。高熱伝導材料３は、前記したように、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ合金、Ａｌ合金、Ａｇ合金、Ａｕ合金が好ましい。これら金属による溝３の埋め込みは、スパッタ等の物理的気相成長、またはＣＶＤ等の化学的気相成長により行うことができる。高熱伝導材料３により溝２を埋め込んだ後、表面に残った高熱伝導材料３を化学機械研磨でエッチバックし、表面を平らにする。
【００３６】
次に、図２（ｅ）に示すように、半導体層１０側の表面７０に半田バンプ４を形成し、基板をカットして半導体チップ１２とする。最後に、半導体チップ１２に形成した半田バンプ４を配線基板５に接合して、半導体装置１０１が完成する。
【００３７】
尚、図２（ａ）〜（ｅ）に示した製造工程では、最初に図２（ｂ）の半導体素子形成工程を行った後、図２（ｃ）の溝形成工程を行った。しかしながら、最初に図２（ｃ）の溝形成工程を行った後、図２（ｂ）の半導体素子形成工程を行ってもよい。特に、高熱伝導材料３が前記したＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ合金、Ａｌ合金、Ａｇ合金、Ａｕ合金のように耐熱性が低い場合には、最初に図２（ｂ）の半導体素子形成工程を行った後、図２（ｃ）の溝形成工程と図２（ｄ）の溝埋め込み工程を行うのがよい。一方、特に、高熱伝導材料３がタングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）のように耐熱性が高い場合には、最初に図２（ｃ）の溝形成工程と図２（ｄ）の溝埋め込み工程を行った後、図２（ｂ）の半導体素子形成工程を行うこともできる。
【００３８】
上述したように、本実施形態では、支持基板１１全体を熱伝導性の優れた材料から構成するのではなく、その支持基板１１に発熱部である半導体素子８１，８２，８３が形成される半導体層１０に向けて溝２を形成し、その溝２内にのみ高熱伝導材料３を埋め込む。従って、一つの半導体素子が発生した熱は、支持基板１１において横方向に伝えられることなく、速やかに、高熱伝導材料３を介して、支持基板１１の表面から放熱される。このため、本実施形態における放熱構造によれば、半導体層１０に複数の半導体素子が形成されても、それぞれの発熱の影響が相互に作用しにくくすることができる。
【００３９】
（第２の実施形態）
第１の実施形態では、絶縁性の支持基板１１と半導体層１０からＳＯＩ基板を形成した。第２の実施形態は、近年よく用いられる、２枚の半導体基板を絶縁層を介して貼り合わせ、ＳＯＩ基板を形成するものである。以下、本実施形態について図に基づいて説明する。
【００４０】
図３（ａ）は、本実施形態における半導体装置１０２を示す断面模式図であり、図３（ｂ）は、当該半導体装置１０２の配線基板５への搭載状態を示す断面図である。尚、図３（ａ），（ｂ）において、図１（ａ），（ｂ）に示した半導体装置１０１と同様の部分については同一の符号を付け、その説明を省略する。
【００４１】
２枚の半導体基板を貼り合わせて形成するＳＯＩ基板は、片面を表面酸化した半導体基板と、もう１枚の表面酸化を行わない半導体基板を準備し、表面酸化した半導体の酸化表面と表面酸化を行わない半導体基板を対向させて貼り合わせた後、一方の半導体基板を研磨して形成される。図３（ａ）において、半導体層１０は研磨されたほうの半導体基板であり、符号１３が研磨されていないほうの半導体基板である。また符合１４は絶縁層で、表面酸化した半導体基板の表面酸化膜からなっている。
【００４２】
図３（ａ）に示す半導体装置１０２においては、図１（ａ）の半導体装置１０１に対応して、表面酸化膜１４と半導体基板１３が支持基板１５に相当し、支持基板１５に形成された表面酸化膜からなる絶縁層１４上に、半導体層１０が積層された構造となっている。従って、図３（ａ）に示す半導体チップ１６は、半導体基板１３と半導体層１０の間に絶縁層１４が埋め込まれた構造になっている。図３（ａ）の半導体装置１０２において、図１（ａ）の半導体装置１０１と同様に半導体層１０には半導体素子８１，８２，８３が形成されているが、各半導体素子８１，８２，８３は埋め込み絶縁分離溝９１，９２により完全に分離されている。この埋め込み絶縁分離溝９１，９２による素子分離により、各半導体素子８１，８２，８３をより高集積化することができ、また高速化することができる。
【００４３】
図３（ａ）の半導体装置１０２においても、図１（ａ）の半導体装置１０１と同様に、支持基板１５に溝２０が形成され、溝２０内には支持基板１５を構成する半導体基板１３と絶縁層１４の熱伝導率より大きな高熱伝導材料３が埋め込まれている。尚、図３（ａ）の半導体装置１０２においては、溝２０が絶縁層１４に到達する深さまで形成されている。溝２０の深さは、放熱性能の面で深いほど望ましいが、必ずしも絶縁層１４に到達する必要はなく、必要な放熱性能が得られる深さで支持基板１５内に形成すればよい。
【００４４】
図３（ｂ）に示す半導体装置１０２の配線基板５への搭載は、図１（ｂ）に示す半導体装置１０１の配線基板５への搭載と同様の、フリップチップ実装である。
【００４５】
図３（ａ）に示した半導体装置１０２の製造は、前記したように、表面酸化したシリコン基板（ウェハ）ともう１枚の表面酸化していないシリコン基板（ウェハ）を貼り合わせた基板を用いて行う。最初に、貼り合わせた一方のシリコン基板を研磨して、１０μｍ厚程度のシリコン半導体層１０に加工する。次に、所定の工程を用いて、半導体層１０に埋め込み絶縁分離溝９１，９２とを形成する。次の半導体素子８１，８２，８３の形成以後は、図２（ｂ）〜（ｅ）に示した第１実施形態の半導体装置１０１の製造工程と同様に行う。
【００４６】
図３（ａ）に示す半導体装置１０２においては、図１（ａ）に示す半導体装置１０１と比較し、埋め込み絶縁分離溝９１，９２が形成されているため半導体層１０において横方向への熱が逃げにくい構造となっている。本実施形態の図３（ａ），（ｂ）に示す半導体装置１０２においては、第１実施形態と同様に、半導体素子８１，８２，８３の発生する熱を、溝２０に埋め込まれた高熱伝導材料３を介して表面７１からすばやく放熱することができる。従って、図３（ｂ）に示すフリップチップ実装においても、半導体素子８１，８２，８３の発熱による相互影響を一層低減できるとともに、各半導体素子８１，８２，８３の温度上昇を抑制することができ、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題の発生を抑制することができる。
【００４７】
（第３の実施形態）
第２の実施形態では、貼り合わせ基板に半導体素子を形成し、高熱伝導材料を埋め込んだ溝により放熱性を高めた半導体装置について、構造およびその製造方法を示した。第３の実施形態は、複数の半導体素子のうち１つが特に発熱量の大きな発熱素子である場合に、高熱伝導材料を埋め込んだ溝がその発熱素子の直下に形成された半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【００４８】
図４（ａ）は、本実施形態における半導体装置１０３を示す断面模式図であり、図４（ｂ）は、当該半導体装置１０３の下面図であり、図３（ｃ）は、当該半導体装置１０３の配線基板５への搭載状態を示す断面図である。尚、図４（ａ），（ｂ），（ｃ）において、図３（ａ），（ｂ）に示した半導体装置１０２と同様の部分については同一の符号を付け、その説明を省略する。
【００４９】
図４（ａ）に示す半導体装置１０３においては、図２（ａ）の半導体装置１０２と同様に半導体層１０には半導体素子８４，８５，８６が形成されているが、半導体素子８５は他の半導体素子８４，８６と比べて、特に発熱量の大きな発熱素子である。この発熱素子８４に対して、高熱伝導材料３を埋め込んだ溝２１が、発熱素子８５の直下に、集中的に形成されている。
【００５０】
この様な構造をとることにより、発熱素子８５の発生する熱を、発熱素子８５の直下に形成した溝２１内に埋め込まれた高熱伝導材料３を介して、すばやく表面７１に伝達することができる。このため、発熱素子８５の発生する熱が同じ半導体層１０内で発熱素子８５の周囲に形成された他の半導体素子８４，８６へ伝達するのを抑制することができ、発熱素子８５の熱の広がりを抑えて他の半導体素子８４，８６への熱影響を低減することができる。
【００５１】
図４（ａ），（Ｂ），（ｃ）に示した半導体装置１０３の製造は、前記の第２実施形態と同様であるので詳細説明は省略するが、本発明による半導体装置の製造方法によれば、図４（ａ），（Ｂ），（ｃ）の半導体装置１０３で示したように、放熱したい半導体素子８５の直下に集中的に放熱構造を形成できる利点がある。
【００５２】
また、各素子の発熱量に応じた密度で、高熱伝導材料を配置してもよい。すなわち、相対的に発熱量が大きい素子の直下には、高密度に高熱伝導材料を配置し、相対的に発熱量の小さい素子の直下には、低密度に高熱伝導材料を配置してもよい。このように各素子の発熱量に応じた密度で基板に溝を形成して、その内部に高熱伝導材料を埋め込んだ放熱構造を採用することにより、基板各部の放熱特性を任意に調節することができる。
【００５３】
（第４の実施形態）
第１の実施形態で示した半導体装置は、支持基板の表面からほぼ垂直に溝を形成し、溝内に高熱伝導材料３を埋め込んだ半導体装置であった。第４の実施形態は、溝を順テーパ形状に形成し、高熱伝導材料を支持基板の表面上にも連結して形成した半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【００５４】
図５は、本実施形態における半導体装置１０４の配線基板５への搭載状態を示す断面図である。尚、図５において、図１（ｂ）に示した半導体装置１０１と同様の部分については同一の符号を付け、その説明を省略する。
【００５５】
図５に示す半導体装置１０４においては、図１（ｂ）の半導体装置１０１と比較し、溝２２が支持基板１１側の表面７１に向かって広がる順テーパ形状に形成されている。また、高熱伝導材料３は、溝２２を埋め込むだけでなく、支持基板１１の表面上にも連結して形成されている。
【００５６】
溝２２の形状を順テーパ形状にすることで、高熱伝導材料３の溝２２内への埋め込み性を良くすることができるので、熱の伝達性が向上して、半導体装置１０４の放熱性能が向上する。また、高熱伝導材料３を支持基板１１の表面上にも連結して形成することで、表面にも高熱伝導材料３があるため、支持基板１１側の表面７１に伝達された熱の放熱をより高めることができる。
【００５７】
図５に示した半導体装置１０４の順テーパ形状の溝２２形成は、第１実施形態で示した図２（ｃ）の溝形成工程において、テーパエッチングを用いて行えばよい。本発明による半導体装置の製造方法によれば、図５の半導体装置１０４で示したように任意の溝形状を用いることができ、放熱に適した高熱伝導材料の埋め込み形状とすることができる。また、図２（ｄ）の溝埋め込み工程において、スパッタやＣＶＤにより高熱伝導材料３を溝２２を埋め込んだ後、化学機械研磨によるエッチバックを行わなければ、支持基板１１の表面に高熱伝導材料３を溝２２と連結して残すことができる。
【００５８】
（第５の実施形態）
第４の実施形態で示した半導体装置は、溝を順テーパ形状に形成し、高熱伝導材料を支持基板の表面上にも連結して形成した半導体装置であった。第５の実施形態は、さらに、高熱伝導材料に放熱部材を当接して配置した半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【００５９】
図６は、本実施形態における半導体装置１０５の配線基板５への搭載状態を示す断面図である。尚、図６において、図５に示した半導体装置１０４と同様の部分については同一の符号を付け、その説明を省略する。
【００６０】
図６に示すように、高熱伝導材料３に当接して放熱部材３０を配置することにより、半導体素子８１，８２，８３で発生し、高熱伝導材料３を介して表面７１に伝達された熱の放熱を、さらに高めることができる。
【００６１】
（他の実施形態）
上記各実施形態においては、フリップチップ実装を行った半導体装置を示した。これに限らず、本発明の半導体装置の配線基板への実装は、従来の半導体チップの裏面側を配線基板に貼り付ける方法と同様に、支持基板側を配線基板に貼り付けてもよい。これによっても、溝に埋め込んだ高熱伝導材料を介して、半導体素子で発生した熱を配線基板にすばやく逃がすことができ、本発明は効果的である。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１実施形態における半導体装置の断面図であり、（ｂ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の第１実施形態における半導体装置の製造工程を示す工程別の断面図である。
【図３】（ａ）は、本発明の第２実施形態における半導体装置の断面図であり、（ｂ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図４】（ａ）は、本発明の第３実施形態における半導体装置の断面図であり、（ｂ）は、当該半導体装置の下面図であり、（ｃ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図５】本発明の第４実施形態における半導体装置の配線基板への搭載状態を示す断面図である。
【図６】本発明の第５実施形態における半導体装置の配線基板への搭載状態を示す断面図である。
【符号の説明】
１０１〜１０５半導体装置
１０半導体層
１３半導体基板
１４絶縁層
１１，１５支持基板
１２，１６半導体チップ
２，２０，２１，２２溝
３高熱伝導材料
４半田バンプ
５配線基板
６放熱部材[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device with improved heat dissipation performance and a method for manufacturing the same, and more particularly to a semiconductor device in which a semiconductor layer is stacked on a support substrate and a method for manufacturing the same.
[0002]
[Prior art]
SOI (Silicon On Insulator) technology is used to increase the speed and integration of semiconductor elements. In SOI, a semiconductor layer is formed on an insulating substrate, and a semiconductor element is formed in the semiconductor layer.
[0003]
Further, flip chip mounting is performed as a method of mounting a semiconductor chip that has been increased in speed and integration. The flip chip mounting is a structure in which a solder bump is provided on the main surface of a semiconductor chip on which a semiconductor element is formed, and the main surface of the semiconductor chip and a wiring board on which the chip is mounted are connected to each other by the solder bump. Flip chip mounting is a mounting method that is compatible with high speed and high integration of semiconductor chips by the SOI technology because wiring delay can be reduced and the package can be downsized. In this flip chip mounting, in recent years, a CSP (Chip Size Package) structure in which the size of the wiring substrate is approximately equal to the size of a semiconductor chip is being studied for the purpose of further miniaturization.
[0004]
[Problems to be solved by the invention]
In a semiconductor device that has been increased in speed and integration by the SOI technology, heat generated during operation is difficult to be dissipated outside the semiconductor device due to the presence of a support substrate having low thermal conductivity. is there.
[0005]
Also in flip chip mounting, the heat dissipating ability is reduced as compared with the conventional mounting method in which the back surface of the semiconductor chip is attached to the wiring board, and particularly in the CSP structure.
[0006]
For this reason, in the semiconductor device in which high speed and high integration have been promoted, problems such as changes in element characteristics, increase in wiring resistance, melting of solder bumps, and peeling of a protective film due to thermal stress are likely to occur.
[0007]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device with improved heat dissipation performance and a manufacturing method thereof without hindering high-speed and high-integration of semiconductor elements by SOI technology and miniaturization of packages by flip chip mounting. There is.
[0008]
[Means for Solving the Problems]
  To achieve the above object, according to a first aspect of the present invention, in a semiconductor device in which a semiconductor layer is stacked on a support substrate, a plurality of semiconductor elements are formed on the first surface on the semiconductor layer side, and the support is provided. More than the semiconductor element from the second surface on the substrate side toward the semiconductor layerForward tapered shapeA groove is formed, and a high heat conductive material made of a metal having a higher thermal conductivity than the support substrate is embedded in the groove, and the high heat conductive material is also formed on the second surface so as to be connected. The heat dissipation member is disposed in contact with the high thermal conductivity material on the two surfaces.
[0009]
  According to this, the heat generated on the first surface on the semiconductor layer side during the operation of the plurality of semiconductor elements is quickly supported through the high thermal conductive material embedded in a larger number of grooves than the semiconductor elements of the support substrate. It is transmitted to the second surface of the substrate and radiated from there.And the heat dissipation performance of the heat transmitted to the second surface can be further enhanced by the heat dissipation member disposed in contact with the high thermal conductivity material.Accordingly, the heat dissipation performance of the semiconductor device is improved, and the temperature rise of the semiconductor element in operation can be reduced, so that the change in element characteristics due to the temperature rise can also be reduced.
[0010]
  The invention according to claim 2 is characterized in that the support substrate is an insulating substrate. Also,Claim3The support substrate is a semiconductor substrate in which an insulating layer is formed on at least one surface, and the semiconductor layer is laminated on the insulating layer.The plurality of semiconductor elements are not completely separated by the buried insulating isolation trench.It is characterized by that. According to this, in a semiconductor substrate having a so-called SOI structure having an insulating layer such as an oxide film inside the semiconductor substrate, the temperature rise of the semiconductor element can be prevented.
[0011]
  Claim4The invention described inSpecific among multiple semiconductor elementsSemiconductor elementCompared to other semiconductor elementsA heating element having a large calorific value,More than semiconductor elementsThe groove is directly under the heating elementOnly lumped togetherIt is characterized by being formed. According to this, the heat generated by the heating element is directly under the heating element.Only lumped togetherFormedMore than semiconductor elementsIt can be quickly transmitted to the second surface immediately below through the high thermal conductive material embedded in the groove. For this reason, it is possible to suppress the heat generated by the heating element from being transmitted to other elements formed around the heating element in the same semiconductor layer, and to suppress the spread of heat from the heating element to the other elements. The heat effect of can be reduced.
  The invention described in claim 5 is characterized in that a larger number of grooves than the semiconductor elements are formed immediately below each semiconductor element at a density corresponding to the heat generation amount of the plurality of semiconductor elements. In this way, by adopting a heat dissipation structure in which grooves are formed in the substrate with a density corresponding to the amount of heat generated by each element and a high thermal conductive material is embedded inside, it is possible to arbitrarily adjust the heat dissipation characteristics of each part of the substrate it can.
  For example, as described in claim 6, a larger number of grooves than the semiconductor element are formed substantially perpendicular to the second surface.
[0012]
  Claim7The invention described in the aboveMore than semiconductor elementsThe groove is formed in a forward tapered shape that widens toward the second surface. According to this, since the groove shape is a forward taper shape, the embedding property of the high thermal conductivity material into the groove can be improved, so that the heat transfer performance is improved and the heat dissipation performance of the semiconductor device is improved. improves.
[0013]
  Claim8The invention described in 1 is characterized in that the high thermal conductive material is any one of copper, aluminum, silver, gold, copper alloy, aluminum alloy, silver alloy, and gold alloy. According to this, all of these high thermal conductivity materials have high thermal conductivity, and in the semiconductor device, the heat generated by the element can be quickly transmitted to the second surface on the support substrate side and radiated.
[0014]
  Claim 9As described above, the second surface can be a heat radiating surface.
[0016]
  Claim10As described above, the present invention is effective when applied to so-called flip-chip mounting in which solder bumps are formed on the first surface on the semiconductor layer side and the solder bumps are connected to a wiring board. Although flip chip mounting is disadvantageous for heat dissipation due to the mounting structure, the disadvantage can be eliminated by applying the present invention, and necessary heat dissipation performance can be ensured.
[0017]
  And claims11As described above, the present invention is effective when applied to a so-called CSP in which the wiring board is approximately the same size as the supporting board. Even in a CSP in which the wiring substrate is almost the same as the support substrate and has a very strict structure for heat dissipation even in flip-chip mounting, the present invention can ensure necessary heat dissipation performance.
[0018]
  Claim12~17The invention described in (1) relates to a method for manufacturing the semiconductor device described above.
[0019]
  Since the function and effect are the same, detailed description will be omitted, but a larger number than the semiconductor element from the second surface to the semiconductor layer described in claim 12.Forward tapered shapeThe second step of forming the groove may be performed before the first step of forming a plurality of semiconductor elements on the first surface, or may be performed after the first step. The third step is performed after the second step. However, when the heat resistance of the high thermal conductive material is low, the third step is performed after the first step and the second step, and when the heat resistance is high, the second step is performed. The third step can also be performed before the first step.
[0020]
  And claims13As described above, when a specific semiconductor element of a plurality of semiconductor elements is a heat generating element that generates a large amount of heat as compared with other semiconductor elements, a larger number of grooves than the semiconductor element are formed just below the heat generating element. These can be formed collectively and selectively to selectively suppress the influence of heat on the surrounding semiconductor elements. Claims14As described above, a larger number of grooves than the semiconductor elements can be formed immediately below each semiconductor element at a density corresponding to the heat generation amount of the plurality of semiconductor elements.
  For example, claims15As described above, a larger number of grooves than the semiconductor element can be formed substantially perpendicular to the second surface. In this case, the claim16As described above, a larger number of grooves than the semiconductor element can be formed using any one of dry etching, wet etching, and drilling.
  And claims17As described above, the groove can be formed into a forward tapered shape by etching, so that the embedding property and heat transfer property of the high heat conductive material can be improved.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
FIG. 1A is a schematic cross-sectional view showing a semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view showing a mounting state of the semiconductor device on a wiring board.
[0023]
A semiconductor device 101 shown in FIG. 1A includes a support substrate 11 and a semiconductor layer 10 stacked on the support substrate 11, and the support substrate 11 and the semiconductor layer 10 constitute a semiconductor chip 12. Semiconductor elements 81, 82, 83 are formed on the surface 70 on the semiconductor layer 10 side. In addition, a plurality of grooves 2 toward the semiconductor layer 10 are formed on the surface 71 on the support substrate 11 side, and a high thermal conductive material 3 having a higher thermal conductivity than that of the support substrate 11 is embedded in the grooves 2.
[0024]
When the semiconductor device 101 shown in FIG. 1B is mounted on the wiring board 5, the solder bump 4 is formed on the surface 70 on the semiconductor layer 10 side where the semiconductor elements 81, 82, 83 are formed. The semiconductor chip 12 is connected to the wiring board 5 via the via. The mounting method of the semiconductor chip 12 shown in FIG. 1B is a so-called flip chip mounting method in which the main surface 70 of the semiconductor chip 12 on which the element is formed and the wiring substrate 5 are connected to face each other.
[0025]
The support substrate 11 in the semiconductor device 101 may be a conductive substrate such as a metal or a semiconductor. However, when the support substrate 11 is an insulating substrate, the semiconductor chip 12 is called SOI (Silicon On Insulator). When an SOI substrate is used, each semiconductor element 81, 82, 83 formed in the semiconductor layer 10 can be speeded up and highly integrated. On the other hand, the insulating substrate 11 used for the SOI substrate has poor heat conductivity. For this reason, as the semiconductor elements are highly integrated by SOI, the temperature of each semiconductor element rises due to heat generated during operation, and the element characteristics are adversely affected.
[0026]
Further, the flip chip mounting shown in FIG. 1B is a long lead wire only by the connection by the solder bumps 4 as compared with the conventional method in which the back surface 71 of the semiconductor chip is attached to the wiring substrate 5 and connected by wire bonding. Therefore, wiring delay can be reduced. In addition, since the package can be reduced in size, it is a mounting method that supports high integration and high speed of semiconductor chips using SOI. In this flip chip mounting, in recent years, a CSP (Chip Size Package) in which the size of the wiring substrate 5 is substantially equal to the size of the semiconductor chips 12 and 16 has been studied for the purpose of downsizing.
[0027]
Flip chip mounting is less likely to transfer heat generated during the operation of the device in the semiconductor layer 10 to the wiring substrate 5 as compared to a conventional mounting method in which the entire back side 71 of the semiconductor chip is attached to the wiring substrate 5. The structure is disadvantageous for heat dissipation.
[0028]
In the semiconductor device 101 of FIGS. 1A and 1B according to the present invention, heat generated during the operation of the semiconductor elements 81, 82, 83 is applied to the high thermal conductive material 3 embedded in the groove 2 of the support substrate 11. Then, the heat can be quickly transmitted to the surface 71 of the support substrate 11 and radiated from the surface 71. A metal having a thermal conductivity as large as possible is desirable as the high thermal conductive material 3, and in particular, copper (Cu), aluminum (Al), silver (Ag), gold (Au), copper alloy, aluminum alloy, silver alloy, gold alloy Any metal is preferred. In this manner, in the semiconductor device 101 of FIGS. 1A and 1B, even if the semiconductor device 101 is highly integrated by SOI and generates a large amount of heat, the temperature of the semiconductor elements 81, 82, and 83 is increased. An increase can be suppressed and a change in element characteristics can be reduced.
[0029]
Further, in the semiconductor device 101 of the present invention, the high heat conductive material 3 in which the heat generated by the element is embedded in the groove 2 of the support substrate 11 is formed by using the surface 71 of the support substrate 11 on the back side of the semiconductor chip as a heat dissipation surface. To the surface 71 quickly. For this reason, even in flip chip mounting, necessary heat dissipation performance can be ensured, and the occurrence of problems such as changes in device characteristics, increased wiring resistance, melting of solder bumps, and protective film peeling due to thermal stress can be suppressed. it can.
[0030]
As described above, the present invention can improve the heat dissipation performance without hindering the high-speed and high-integration of the semiconductor element by SOI and the downsizing of the package by flip chip mounting.
[0031]
FIGS. 2A to 2E are cross-sectional views showing processes for manufacturing the semiconductor device 101 shown in FIGS. The manufacture of the semiconductor device 101 is as follows.
[0032]
As shown in FIG. 2A, first, a silicon substrate (wafer) and a support substrate 11 are prepared, and both are bonded together by heating to form a bonded substrate. Thereafter, the bonded silicon substrate is polished and processed into a silicon semiconductor layer 10 having a thickness of about 10 μm.
[0033]
Next, as shown in FIG. 2B, semiconductor elements 81, 82, and 83 are formed on the surface 70 of the semiconductor layer 10 using a predetermined process.
[0034]
Next, as shown in FIG. 2C, the substrate is inverted, a mask having a predetermined opening is disposed on the surface 71 of the support substrate 11, and the support substrate 11 is dry-etched almost perpendicularly from the surface 71. The groove 2 is formed. For the formation of the groove 2, wet etching or mechanical drilling may be used.
[0035]
Next, as shown in FIG. 2D, the high thermal conductive material 3 is embedded in the support substrate 11 in which the grooves 2 are formed. As described above, the high thermal conductive material 3 is preferably Cu, Al, Ag, Au, Cu alloy, Al alloy, Ag alloy, or Au alloy. The filling of the grooves 3 with these metals can be performed by physical vapor deposition such as sputtering, or chemical vapor deposition such as CVD. After the groove 2 is filled with the high heat conductive material 3, the high heat conductive material 3 remaining on the surface is etched back by chemical mechanical polishing to flatten the surface.
[0036]
Next, as shown in FIG. 2E, solder bumps 4 are formed on the surface 70 on the semiconductor layer 10 side, and the substrate is cut to form the semiconductor chip 12. Finally, the solder bumps 4 formed on the semiconductor chip 12 are joined to the wiring board 5 to complete the semiconductor device 101.
[0037]
In the manufacturing process shown in FIGS. 2A to 2E, the semiconductor element formation process of FIG. 2B is first performed, and then the groove formation process of FIG. 2C is performed. However, the semiconductor element formation step of FIG. 2B may be performed after the groove formation step of FIG. In particular, when the high thermal conductive material 3 has low heat resistance such as Cu, Al, Ag, Au, Cu alloy, Al alloy, Ag alloy, and Au alloy, the semiconductor element formation shown in FIG. After performing the process, it is preferable to perform the groove forming process of FIG. 2C and the groove filling process of FIG. On the other hand, in particular, when the high thermal conductive material 3 has high heat resistance such as tungsten (W), molybdenum (Mo), and platinum (Pt), the groove forming process of FIG. 2), the semiconductor element forming step of FIG. 2B can also be performed.
[0038]
As described above, in the present embodiment, the entire support substrate 11 is not made of a material having excellent heat conductivity, but the semiconductor element 81, 82, 83 that is a heat generating portion is formed on the support substrate 11. The groove 2 is formed toward the layer 10, and the high heat conductive material 3 is embedded only in the groove 2. Accordingly, the heat generated by one semiconductor element is quickly dissipated from the surface of the support substrate 11 through the high thermal conductive material 3 without being transmitted in the lateral direction in the support substrate 11. For this reason, according to the heat dissipation structure in the present embodiment, even if a plurality of semiconductor elements are formed in the semiconductor layer 10, the influence of each heat generation can be made difficult to interact with each other.
[0039]
(Second Embodiment)
In the first embodiment, the SOI substrate is formed from the insulating support substrate 11 and the semiconductor layer 10. In the second embodiment, two semiconductor substrates that are often used in recent years are bonded together via an insulating layer to form an SOI substrate. Hereinafter, the present embodiment will be described with reference to the drawings.
[0040]
FIG. 3A is a schematic cross-sectional view showing the semiconductor device 102 in the present embodiment, and FIG. 3B is a cross-sectional view showing a mounting state of the semiconductor device 102 on the wiring board 5. In FIGS. 3A and 3B, the same parts as those of the semiconductor device 101 shown in FIGS. 1A and 1B are denoted by the same reference numerals, and the description thereof is omitted.
[0041]
An SOI substrate formed by bonding two semiconductor substrates is prepared by preparing a semiconductor substrate with one surface oxidized and another semiconductor substrate without surface oxidation, and oxidizing the surface of the oxidized semiconductor with the surface oxidation. After the semiconductor substrates that are not to be bonded are opposed to each other, one of the semiconductor substrates is polished. In FIG. 3A, a semiconductor layer 10 is a polished semiconductor substrate, and a reference numeral 13 is a non-polished semiconductor substrate. Reference numeral 14 denotes an insulating layer made of a surface oxide film of a surface-oxidized semiconductor substrate.
[0042]
In the semiconductor device 102 shown in FIG. 3A, the surface oxide film 14 and the semiconductor substrate 13 correspond to the support substrate 15 and are formed on the support substrate 15 corresponding to the semiconductor device 101 of FIG. A semiconductor layer 10 is laminated on an insulating layer 14 made of a surface oxide film. Therefore, the semiconductor chip 16 shown in FIG. 3A has a structure in which the insulating layer 14 is embedded between the semiconductor substrate 13 and the semiconductor layer 10. In the semiconductor device 102 of FIG. 3A, the semiconductor elements 81, 82, and 83 are formed in the semiconductor layer 10 as in the semiconductor device 101 of FIG. Are completely separated by buried insulating isolation trenches 91 and 92. By element isolation by the buried insulating isolation grooves 91 and 92, the semiconductor elements 81, 82, and 83 can be more highly integrated and can be speeded up.
[0043]
Also in the semiconductor device 102 of FIG. 3A, as in the semiconductor device 101 of FIG. 1A, the groove 20 is formed in the support substrate 15, and the semiconductor substrate 13 constituting the support substrate 15 is formed in the groove 20. A high thermal conductive material 3 larger than the thermal conductivity of the insulating layer 14 is embedded. In the semiconductor device 102 of FIG. 3A, the groove 20 is formed to a depth that reaches the insulating layer 14. The depth of the groove 20 is preferably as deep as possible in terms of heat dissipation performance, but does not necessarily reach the insulating layer 14 and may be formed in the support substrate 15 at a depth that provides the necessary heat dissipation performance.
[0044]
The mounting of the semiconductor device 102 on the wiring board 5 shown in FIG. 3B is flip-chip mounting similar to the mounting on the wiring board 5 of the semiconductor device 101 shown in FIG.
[0045]
The semiconductor device 102 shown in FIG. 3A is manufactured using a substrate obtained by bonding a surface-oxidized silicon substrate (wafer) and another non-surface-oxidized silicon substrate (wafer) as described above. Do it. First, one bonded silicon substrate is polished and processed into a silicon semiconductor layer 10 having a thickness of about 10 μm. Next, buried insulating isolation grooves 91 and 92 are formed in the semiconductor layer 10 using a predetermined process. After the formation of the next semiconductor elements 81, 82, and 83, the manufacturing process is performed in the same manner as the manufacturing process of the semiconductor device 101 of the first embodiment shown in FIGS.
[0046]
In the semiconductor device 102 shown in FIG. 3A, compared to the semiconductor device 101 shown in FIG. 1A, the buried insulating isolation grooves 91 and 92 are formed, so that heat in the lateral direction is generated in the semiconductor layer 10. The structure is difficult to escape. In the semiconductor device 102 shown in FIGS. 3A and 3B of the present embodiment, the heat generated by the semiconductor elements 81, 82, and 83 is transferred to the high thermal conductivity embedded in the groove 20, as in the first embodiment. Heat can be quickly radiated from the surface 71 via the material 3. Therefore, also in the flip chip mounting shown in FIG. 3B, the mutual influence due to the heat generation of the semiconductor elements 81, 82, 83 can be further reduced, and the temperature rise of each of the semiconductor elements 81, 82, 83 can be suppressed. The occurrence of problems such as changes in element characteristics, increase in wiring resistance, melting of solder bumps, and peeling of the protective film due to thermal stress can be suppressed.
[0047]
(Third embodiment)
In the second embodiment, the structure and the manufacturing method thereof have been shown for a semiconductor device in which a semiconductor element is formed on a bonded substrate and heat dissipation is improved by a groove embedded with a high thermal conductivity material. The third embodiment relates to a semiconductor device in which, when one of a plurality of semiconductor elements is a heating element having a particularly large calorific value, a groove in which a high heat conductive material is embedded is formed immediately below the heating element. Hereinafter, the present embodiment will be described with reference to the drawings.
[0048]
FIG. 4A is a schematic cross-sectional view showing the semiconductor device 103 in the present embodiment, FIG. 4B is a bottom view of the semiconductor device 103, and FIG. 3C is the semiconductor device 103. It is sectional drawing which shows the mounting state to the wiring board 5. 4A, 4B, and 4C, the same parts as those of the semiconductor device 102 shown in FIGS. 3A and 3B are denoted by the same reference numerals, and the description thereof is omitted.
[0049]
In the semiconductor device 103 shown in FIG. 4A, the semiconductor elements 84, 85, and 86 are formed in the semiconductor layer 10 as in the semiconductor device 102 in FIG. Compared to the semiconductor elements 84 and 86, the heating element has a particularly large calorific value. Grooves 21 in which the high heat conductive material 3 is embedded are intensively formed immediately below the heat generating element 85 in the heat generating element 84.
[0050]
By adopting such a structure, the heat generated by the heating element 85 can be quickly transferred to the surface 71 through the high thermal conductive material 3 embedded in the groove 21 formed immediately below the heating element 85. . For this reason, it is possible to suppress the heat generated by the heating element 85 from being transmitted to the other semiconductor elements 84 and 86 formed around the heating element 85 in the same semiconductor layer 10. The thermal effect on the other semiconductor elements 84 and 86 can be reduced by suppressing the spread.
[0051]
The manufacture of the semiconductor device 103 shown in FIGS. 4A, 4B, and 4C is the same as that in the second embodiment, and thus detailed description thereof is omitted. However, the method for manufacturing a semiconductor device according to the present invention is omitted. Accordingly, as shown in the semiconductor device 103 of FIGS. 4A, 4B, and 4C, there is an advantage that a heat radiation structure can be formed intensively directly below the semiconductor element 85 that is desired to radiate heat.
[0052]
Further, a high thermal conductive material may be disposed at a density according to the amount of heat generated by each element. That is, a high heat conductive material may be disposed at a high density immediately below an element that generates a relatively large amount of heat, and a high heat conductive material may be disposed at a low density directly below an element that generates a relatively small amount of heat. . In this way, by adopting a heat dissipation structure in which grooves are formed in the substrate with a density corresponding to the amount of heat generated by each element and a high thermal conductive material is embedded inside, it is possible to arbitrarily adjust the heat dissipation characteristics of each part of the substrate it can.
[0053]
(Fourth embodiment)
The semiconductor device shown in the first embodiment is a semiconductor device in which a groove is formed substantially perpendicularly from the surface of the support substrate, and the high thermal conductive material 3 is embedded in the groove. The fourth embodiment relates to a semiconductor device in which a groove is formed in a forward taper shape and a high thermal conductivity material is also connected to the surface of a support substrate. Hereinafter, the present embodiment will be described with reference to the drawings.
[0054]
FIG. 5 is a cross-sectional view showing a mounting state of the semiconductor device 104 on the wiring board 5 in the present embodiment. In FIG. 5, the same parts as those of the semiconductor device 101 shown in FIG.
[0055]
In the semiconductor device 104 shown in FIG. 5, the groove 22 is formed in a forward tapered shape that widens toward the surface 71 on the support substrate 11 side as compared with the semiconductor device 101 of FIG. Further, the high thermal conductive material 3 is formed not only by embedding the groove 22 but also connected to the surface of the support substrate 11.
[0056]
By making the shape of the groove 22 into a forward tapered shape, the embedding property of the high thermal conductive material 3 in the groove 22 can be improved, so that the heat transfer performance is improved and the heat dissipation performance of the semiconductor device 104 is improved. To do. In addition, since the high thermal conductive material 3 is also formed on the surface of the support substrate 11, since the high thermal conductive material 3 is also present on the surface, the heat transferred to the surface 71 on the support substrate 11 side can be further dissipated. Can be increased.
[0057]
The forward-tapered groove 22 of the semiconductor device 104 shown in FIG. 5 may be formed using taper etching in the groove forming step of FIG. 2C shown in the first embodiment. According to the method of manufacturing a semiconductor device according to the present invention, an arbitrary groove shape can be used as shown by the semiconductor device 104 in FIG. 5, and a buried shape of a high thermal conductive material suitable for heat dissipation can be obtained. 2D, after filling the groove 22 with the high thermal conductivity material 3 by sputtering or CVD, if the etch back is not performed by chemical mechanical polishing, the high thermal conductivity material 3 is formed on the surface of the support substrate 11. Can remain connected to the groove 22.
[0058]
(Fifth embodiment)
The semiconductor device shown in the fourth embodiment is a semiconductor device in which a groove is formed in a forward taper shape and a high thermal conductive material is also connected to the surface of the support substrate. The fifth embodiment further relates to a semiconductor device in which a heat radiating member is disposed in contact with a high heat conductive material. Hereinafter, the present embodiment will be described with reference to the drawings.
[0059]
FIG. 6 is a cross-sectional view showing a mounting state of the semiconductor device 105 on the wiring board 5 in this embodiment. In FIG. 6, the same parts as those of the semiconductor device 104 shown in FIG.
[0060]
As shown in FIG. 6, by disposing the heat radiating member 30 in contact with the high heat conductive material 3, the heat generated in the semiconductor elements 81, 82, 83 and transmitted to the surface 71 through the high heat conductive material 3. Heat dissipation can be further increased.
[0061]
(Other embodiments)
In each of the above embodiments, a semiconductor device that has been flip-chip mounted has been shown. The mounting of the semiconductor device of the present invention on the wiring board is not limited to this, and the support substrate side may be attached to the wiring board in the same manner as the conventional method of attaching the back side of the semiconductor chip to the wiring board. Also by this, the heat generated in the semiconductor element can be quickly released to the wiring board through the high thermal conductive material embedded in the groove, and the present invention is effective.
[Brief description of the drawings]
FIG. 1A is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view showing a mounting state of the semiconductor device on a wiring board.
FIGS. 2A to 2E are cross-sectional views showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
FIG. 3A is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, and FIG. 3B is a cross-sectional view showing a mounting state of the semiconductor device on a wiring board.
4A is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention, FIG. 4B is a bottom view of the semiconductor device, and FIG. 4C is a wiring board of the semiconductor device. It is sectional drawing which shows the mounting state to.
FIG. 5 is a cross-sectional view showing a mounting state of a semiconductor device on a wiring board according to a fourth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a mounting state of a semiconductor device on a wiring board according to a fifth embodiment of the present invention.
[Explanation of symbols]
101-105 Semiconductor device
10 Semiconductor layer
13 Semiconductor substrate
14 Insulating layer
11, 15 Support substrate
12,16 Semiconductor chip
2,20,21,22 groove
3 High thermal conductivity materials
4 Solder bump
5 Wiring board
6 Heat dissipation member

Claims

In a semiconductor device in which a semiconductor layer is stacked on a support substrate,
A plurality of semiconductor elements are formed on the first surface on the semiconductor layer side,
A number of forward tapered grooves are formed from the second surface on the support substrate side toward the semiconductor layer than the semiconductor element,
A high thermal conductive material made of a metal having a higher thermal conductivity than the support substrate is embedded in the groove, and further, the high thermal conductive material is formed on the second surface.
A semiconductor device, wherein a heat dissipation member is disposed in contact with the high thermal conductivity material on the second surface.

The semiconductor device according to claim 1, wherein the support substrate is an insulating substrate.

The support substrate is a semiconductor substrate having an insulating layer formed on at least one surface, and the semiconductor layer is stacked on the insulating layer,
2. The semiconductor device according to claim 1, wherein the plurality of semiconductor elements are completely separated by a buried insulating isolation groove.

Among the plurality of semiconductor elements, a specific semiconductor element is a heat generating element that generates a larger amount of heat than other semiconductor elements, and a larger number of grooves than the semiconductor element are gathered and concentrated only immediately below the heat generating element. The semiconductor device according to claim 1, wherein the semiconductor device is formed.

4. The semiconductor device according to claim 1, wherein a plurality of grooves are formed immediately below each semiconductor element at a density corresponding to a heat generation amount of the plurality of semiconductor elements. Semiconductor device.

6. The semiconductor device according to claim 1, wherein a larger number of grooves than the semiconductor element are formed substantially perpendicular to the second surface.

6. The semiconductor device according to claim 1, wherein a larger number of grooves than the semiconductor element are formed in a forward tapered shape that widens toward the second surface.

The semiconductor device according to claim 1, wherein the high thermal conductive material is any one of copper, aluminum, silver, gold, a copper alloy, an aluminum alloy, a silver alloy, and a gold alloy. .

The semiconductor device according to claim 1, wherein the second surface is a heat dissipation surface.

Solder bumps are formed on the first surface, the solder bumps are connected to a wiring board,
The semiconductor device according to any one of claims 1 to 9, characterized in that mounting the semiconductor device on the wiring board.

The semiconductor device according to claim 10, wherein the wiring board is substantially the same size as the supporting board.

In a method for manufacturing a semiconductor device in which a semiconductor layer is stacked on a support substrate,
A first step of forming a plurality of semiconductor elements on the first surface on the semiconductor layer side;
A second step of forming a number of forward taper-shaped grooves from the semiconductor element toward the semiconductor layer from the second surface on the support substrate side;
A high thermal conductivity material made of a metal having a thermal conductivity higher than that of the support substrate is embedded in the groove, and the high thermal conductivity material is also formed on the second surface so as to contact the high thermal conductivity material. And a third step of arranging a heat dissipating member in contact with the semiconductor device.

Among the plurality of semiconductor elements, a specific semiconductor element is a heating element that generates a larger amount of heat than other semiconductor elements, and a larger number of grooves than the semiconductor element are collectively formed only under the heating element. The method of manufacturing a semiconductor device according to claim 12, wherein:

13. The method of manufacturing a semiconductor device according to claim 12, wherein a larger number of grooves than the semiconductor elements are formed immediately below each semiconductor element at a density according to the amount of heat generated by the plurality of semiconductor elements.

15. The method of manufacturing a semiconductor device according to claim 12, wherein a larger number of grooves than the semiconductor element are formed substantially perpendicularly from the second surface.

16. The method of manufacturing a semiconductor device according to claim 15, wherein a larger number of grooves than the semiconductor element are formed by using any one of dry etching, wet etching, and drilling.

15. The method of manufacturing a semiconductor device according to claim 12, wherein a larger number of grooves than the semiconductor element are formed in a forward tapered shape that widens toward the second surface by etching.