JP3791459B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3791459B2
JP3791459B2 JP2002151764A JP2002151764A JP3791459B2 JP 3791459 B2 JP3791459 B2 JP 3791459B2 JP 2002151764 A JP2002151764 A JP 2002151764A JP 2002151764 A JP2002151764 A JP 2002151764A JP 3791459 B2 JP3791459 B2 JP 3791459B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
grooves
heat
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002151764A
Other languages
Japanese (ja)
Other versions
JP2003347488A (en
Inventor
俊隆 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002151764A priority Critical patent/JP3791459B2/en
Publication of JP2003347488A publication Critical patent/JP2003347488A/en
Application granted granted Critical
Publication of JP3791459B2 publication Critical patent/JP3791459B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、放熱性能を向上させた半導体装置およびその製造方法に関するもので、特に、支持基板上に半導体層が積層されてなる半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
半導体素子の高速化や高集積化のために、SOI(Silicon On Insulator)技術が用いられている。SOIは、絶縁性基体上に半導体層を形成し、その半導体層に半導体素子を形成するものである。
【0003】
また、高速化・高集積化が進んだ半導体チップの実装方法として、フリップチップ実装が行われている。フリップチップ実装は、半導体素子を形成した半導体チップの主面に半田バンプを設け、その半田バンプにより、半導体チップの主面と当該チップを搭載する配線基板を向かい合わせて接続する構造である。フリップチップ実装は、配線遅延を低減することができ、またパッケージを小型にできるので、前記SOI技術による半導体チップの高速化・高集積化と相性の良い実装方法である。このフリップチップ実装においては、近年、さらなる小型化を目的として、前記配線基板の大きさを半導体チップの大きさにほぼ等しくした、CSP(Chip Size Package)構造の検討が行われている。
【0004】
【発明が解決しようとする課題】
前記SOI技術により高速化、高集積化が進められた半導体素子においては、動作中において発生する熱が、熱伝導性の低い支持基板の存在により、半導体装置の外に放熱され難いという問題点がある。
【0005】
また、フリップチップ実装においても、従来の半導体チップ裏面を配線基板に貼り付ける実装方法に比較して、放熱能力は低下しており、特にCSP構造において厳しくなっている。
【0006】
このため、高速化・高集積化が進められた前記半導体装置においては、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題が発生しやすい。
【0007】
そこで本発明の目的は、SOI技術による半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させた半導体装置およびその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の発明は、支持基板上に半導体層が積層されてなる半導体装置において、半導体層側の第1表面に複数の半導体素子が形成され、前記支持基板側の第2表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝が形成され、当該溝内に支持基板より熱伝導率の大きな金属からなる高熱伝導材料が埋め込まれ、更に、前記高熱伝導材料が、前記第2表面上にも連結して形成され、前記第2表面上の前記高熱伝導材料に当接して、放熱部材が配置されることを特徴としている。
【0009】
これによれば、支持基板の前記半導体素子より多数の溝内に埋め込まれた高熱伝導材料を介して、複数の半導体素子の動作中に半導体層側の第1表面で発生した熱が、すばやく支持基板の第2表面に伝達し、そこから放熱される。そして、高熱伝導材料に当接して配置された放熱部材により、第2表面に伝達された熱の放熱性能を、さらに高めることができる。従って、半導体装置の放熱性能が向上し、動作中の半導体素子の温度上昇を低減することができるため、温度上昇による素子の特性変化も低減することができる。
【0010】
請求項2に記載の発明は、前記支持基板が、絶縁性基体であることを特徴としている。また、請求項に記載の発明は、支持基板が、少なくとも一方の表面に絶縁層が形成された半導体基板であり、前記半導体層が当該絶縁層の上に積層され、前記複数の半導体素子が、埋め込み絶縁分離溝により完全に分離されてなることを特徴としている。これによれば、半導体基板の内部に酸化膜等の絶縁層を有する、いわゆるSOI構造の半導体基板において、半導体素子の温度上昇を防止することができる。
【0011】
請求項に記載の発明は、複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝が当該発熱素子の直下にのみ、まとめられて集中的に形成されることを特徴としている。これによれば、発熱素子の発生する熱を、発熱素子の直下にのみ、まとめられて集中的に形成した半導体素子より多数の溝内に埋め込まれた高熱伝導材料を介して、すばやく直下の第2表面に伝達することができる。このため、発熱素子の発生する熱が同じ半導体層内で発熱素子の周囲に形成された他の素子へ伝達するのを抑制することができ、発熱素子の熱の広がりを抑えて他の素子への熱影響を低減することができる。
請求項5に記載の発明は、前記半導体素子より多数の溝が、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成されることを特徴としている。このように各素子の発熱量に応じた密度で基板に溝を形成して、その内部に高熱伝導材料を埋め込んだ放熱構造を採用することにより、基板各部の放熱特性を任意に調節することができる。
例えば請求項6に記載のように、前記半導体素子より多数の溝は、前記第2表面からほぼ垂直に形成される。
【0012】
請求項に記載の発明は、前記半導体素子より多数の溝が、第2表面に向かって広がる順テーパ形状に形成されることを特徴としている。これによれば、溝形状を順テーパ形状にすることで、前記高熱伝導材料の溝内への埋め込み性を良くすることができるので、熱の伝達性が向上して、半導体装置の放熱性能が向上する。
【0013】
請求項に記載の発明は、高熱伝導材料が、銅、アルミニウム、銀、金、銅合金、アルミニウム合金、銀合金、金合金のいずれかであることを特徴としている。これによれば、これらの高熱伝導材料はいずれも熱伝導率が大きく、前記の半導体装置において、素子で発生した熱をすばやく支持基板側の第2表面に伝達し、放熱することができる。
【0014】
請求項9に記載のように、前記第2表面は、放熱面とすることができる。
【0016】
請求項10に記載したように、本発明は、半導体層側の第1表面に半田バンプが形成され、半田バンプを配線基板に接続する、いわゆるフリップチップ実装に適用して効果的である。フリップチップ実装においては、実装構造上、放熱に対しては不利であるが、本発明を適用することでその不利を解消することができ、必要な放熱性能を確保することができる。
【0017】
また請求項11に記載したように、本発明は、配線基板が支持基板とほぼ同じサイズである、いわゆるCSPに適用して効果的である。配線基板が支持基板とほぼ同じで、フリップチップ実装の中でも放熱において非常に厳しい構造となっているCSPにおいても、本発明により、必要な放熱性能を確保することができる。
【0018】
請求項1217に記載した発明は、上述した半導体装置の製造方法に関するものである。
【0019】
その作用効果は同様であるので詳細説明は省略するが、請求項12に記載した第2表面から半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝を形成する第2工程は、第1表面に複数の半導体素子を形成する第1工程の前に行ってもよいし、第1工程の後に行ってもよい。第3工程は第2工程の後に行うが、高熱伝導材料の耐熱性が低い場合には、第3工程は第1工程と第2工程の後に行い、耐熱性が高い場合には、第2工程と第3工程を第1工程の前に行うこともできる。
【0020】
さらに、請求項13に記載したように、複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子である場合には、前記半導体素子より多数の溝を発熱素子の直下にのみ、まとめて集中的・選択的に形成して、周りの半導体素子への熱の影響を選択的に抑制することができる。また、請求項14に記載したように、前記半導体素子より多数の溝を、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成することもできる。
例えば、請求項15に記載したように、前記半導体素子より多数の溝は、前記第2表面からほぼ垂直に形成することができる。この場合には、請求項16に記載したように、前記半導体素子より多数の溝を、ドライエッチング、ウェットエッチング、ドリル加工のいずれかを用いて形成することができる。
さらに、請求項17に記載したように、エッチングで溝を順テーパ形状に形成して、高熱伝導材料の埋め込み性と熱の伝達性を向上することができる。
【0021】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の実施形態を、図に基づいて説明する。
【0022】
図1(a)は、本発明の第1実施形態における半導体装置を示す断面模式図であり、図1(b)は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【0023】
図1(a)に示す半導体装置101は、支持基板11と、支持基板11上に積層された半導体層10からなり、支持基板11と半導体層10が半導体チップ12を構成している。半導体層10側の表面70には、半導体素子81,82,83が形成されている。また、支持基板11側の表面71には半導体層10に向かう複数の溝2が形成され、溝2内には支持基板11より熱伝導率の大きな高熱伝導材料3が埋め込まれている。
【0024】
図1(b)に示す半導体装置101の配線基板5への搭載では、半導体素子81,82,83を形成した半導体層10側の表面70に半田バンプ4が形成されており、半田バンプ4を介して半導体チップ12が配線基板5に接続されている。図1(b)に示す半導体チップ12の実装方法は、素子の形成された半導体チップ12の主面70と配線基板5が対向して接続される、いわゆるフリップチップと呼ばれる実装方法である。
【0025】
半導体装置101における支持基板11は、金属や半導体のような導電性基体であってもよいが、支持基板11が絶縁性基体の場合には、半導体チップ12はSOI(Silicon On Insulator)と呼ばれる。SOI基板を用いると、半導体層10に形成される各半導体素子81,82,83を高速化・高集積化することができる。一方、SOI基板に用いられる絶縁性基体11は、熱伝導性が良くない。このため、SOIにより半導体素子が高集積化される程、動作中に発生する熱で各半導体素子が温度上昇し、素子特性に悪影響が及ぶ。
【0026】
また、図1(b)に示すフリップチップ実装は、従来の半導体チップの裏面側71を配線基板5に貼り付けワイヤボンディングにより配線接続する方法と比較し、半田バンプ4による接続のみで長いリード線が不要となるため、配線遅延を低減することができる。またパッケージを小型にできるので、SOIを用いた半導体チップの高集積化・高速化にも対応した実装方法である。このフリップチップ実装においては、近年、小型化を目的として、配線基板5の大きさを半導体チップ12,16の大きさにほぼ等しくした、CSP(Chip Size Package)の検討が進められている。
【0027】
フリップチップ実装は、従来の半導体チップ裏面側71の全体が配線基板5に貼り付けられる実装方法と比較し、半導体層10において素子の動作中に発生する熱が配線基板5に伝達しにくいため、構造上は放熱に対して不利である。
【0028】
本発明の図1(a),(b)の半導体装置101においては、半導体素子81,82,83の動作中に発生する熱を、支持基板11の溝2に埋め込まれた高熱伝導材料3を介して迅速に支持基板11の表面71に伝達し、表面71から放熱することができる。高熱伝導材料3としてはできるだけ熱伝導率が大きな金属が望ましく、特に、銅(Cu)、アルミニウム(Al)、銀(Ag)、金(Au)、銅合金、アルミニウム合金、銀合金、金合金のいずれかの金属が好ましい。このようにして、図1(a),(b)の半導体装置101においては、SOIにより高集積化され多量の熱が発生する半導体装置101であっても、半導体素子81,82,83の温度上昇を抑制することができ、素子特性の変化を低減することができる。
【0029】
また、本発明の半導体装置101においては、半導体チップの裏面側である支持基板11の表面71を放熱面とし、素子で発生した熱を支持基板11の溝2に埋め込まれた高熱伝導材料3を介して迅速に表面71に伝達している。このため、フリップチップ実装においても、必要な放熱性能を確保することができ、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題の発生を抑制することができる。
【0030】
以上のように、本発明は、SOIによる半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させることができる。
【0031】
図2(a)〜(e)は、図1(a),(b)に示した半導体装置101の製造工程を示す工程別の断面図である。半導体装置101の製造は、以下のとおりである。
【0032】
図2(a)に示すように、最初に、シリコン基板(ウェハ)と支持基板11を用意し、加熱により両者を貼り合わせて、貼り合わせ基板を形成する。その後、貼り合わされたシリコン基板を研磨して、10μm厚程度のシリコン半導体層10に加工する。
【0033】
次に、図2(b)に示すように、所定の工程を用いて、半導体層10の表面70に、半導体素子81,82,83を形成する。
【0034】
次に、図2(c)に示すように、基板を反転し、支持基板11の表面71に所定の開口部を有するマスクを配置して、支持基板11を表面71からほぼ垂直にドライエッチングし、溝2を形成する。溝2の形成には、ウェットエッチングや機械的なドリル加工を用いてもよい。
【0035】
次に、図2(d)に示すように、溝2が形成された支持基板11に、高熱伝導材料3を埋め込む。高熱伝導材料3は、前記したように、Cu、Al、Ag、Au、Cu合金、Al合金、Ag合金、Au合金が好ましい。これら金属による溝3の埋め込みは、スパッタ等の物理的気相成長、またはCVD等の化学的気相成長により行うことができる。高熱伝導材料3により溝2を埋め込んだ後、表面に残った高熱伝導材料3を化学機械研磨でエッチバックし、表面を平らにする。
【0036】
次に、図2(e)に示すように、半導体層10側の表面70に半田バンプ4を形成し、基板をカットして半導体チップ12とする。最後に、半導体チップ12に形成した半田バンプ4を配線基板5に接合して、半導体装置101が完成する。
【0037】
尚、図2(a)〜(e)に示した製造工程では、最初に図2(b)の半導体素子形成工程を行った後、図2(c)の溝形成工程を行った。しかしながら、最初に図2(c)の溝形成工程を行った後、図2(b)の半導体素子形成工程を行ってもよい。特に、高熱伝導材料3が前記したCu、Al、Ag、Au、Cu合金、Al合金、Ag合金、Au合金のように耐熱性が低い場合には、最初に図2(b)の半導体素子形成工程を行った後、図2(c)の溝形成工程と図2(d)の溝埋め込み工程を行うのがよい。一方、特に、高熱伝導材料3がタングステン(W)、モリブデン(Mo)、白金(Pt)のように耐熱性が高い場合には、最初に図2(c)の溝形成工程と図2(d)の溝埋め込み工程を行った後、図2(b)の半導体素子形成工程を行うこともできる。
【0038】
上述したように、本実施形態では、支持基板11全体を熱伝導性の優れた材料から構成するのではなく、その支持基板11に発熱部である半導体素子81,82,83が形成される半導体層10に向けて溝2を形成し、その溝2内にのみ高熱伝導材料3を埋め込む。従って、一つの半導体素子が発生した熱は、支持基板11において横方向に伝えられることなく、速やかに、高熱伝導材料3を介して、支持基板11の表面から放熱される。このため、本実施形態における放熱構造によれば、半導体層10に複数の半導体素子が形成されても、それぞれの発熱の影響が相互に作用しにくくすることができる。
【0039】
(第2の実施形態)
第1の実施形態では、絶縁性の支持基板11と半導体層10からSOI基板を形成した。第2の実施形態は、近年よく用いられる、2枚の半導体基板を絶縁層を介して貼り合わせ、SOI基板を形成するものである。以下、本実施形態について図に基づいて説明する。
【0040】
図3(a)は、本実施形態における半導体装置102を示す断面模式図であり、図3(b)は、当該半導体装置102の配線基板5への搭載状態を示す断面図である。尚、図3(a),(b)において、図1(a),(b)に示した半導体装置101と同様の部分については同一の符号を付け、その説明を省略する。
【0041】
2枚の半導体基板を貼り合わせて形成するSOI基板は、片面を表面酸化した半導体基板と、もう1枚の表面酸化を行わない半導体基板を準備し、表面酸化した半導体の酸化表面と表面酸化を行わない半導体基板を対向させて貼り合わせた後、一方の半導体基板を研磨して形成される。図3(a)において、半導体層10は研磨されたほうの半導体基板であり、符号13が研磨されていないほうの半導体基板である。また符合14は絶縁層で、表面酸化した半導体基板の表面酸化膜からなっている。
【0042】
図3(a)に示す半導体装置102においては、図1(a)の半導体装置101に対応して、表面酸化膜14と半導体基板13が支持基板15に相当し、支持基板15に形成された表面酸化膜からなる絶縁層14上に、半導体層10が積層された構造となっている。従って、図3(a)に示す半導体チップ16は、半導体基板13と半導体層10の間に絶縁層14が埋め込まれた構造になっている。図3(a)の半導体装置102において、図1(a)の半導体装置101と同様に半導体層10には半導体素子81,82,83が形成されているが、各半導体素子81,82,83は埋め込み絶縁分離溝91,92により完全に分離されている。この埋め込み絶縁分離溝91,92による素子分離により、各半導体素子81,82,83をより高集積化することができ、また高速化することができる。
【0043】
図3(a)の半導体装置102においても、図1(a)の半導体装置101と同様に、支持基板15に溝20が形成され、溝20内には支持基板15を構成する半導体基板13と絶縁層14の熱伝導率より大きな高熱伝導材料3が埋め込まれている。尚、図3(a)の半導体装置102においては、溝20が絶縁層14に到達する深さまで形成されている。溝20の深さは、放熱性能の面で深いほど望ましいが、必ずしも絶縁層14に到達する必要はなく、必要な放熱性能が得られる深さで支持基板15内に形成すればよい。
【0044】
図3(b)に示す半導体装置102の配線基板5への搭載は、図1(b)に示す半導体装置101の配線基板5への搭載と同様の、フリップチップ実装である。
【0045】
図3(a)に示した半導体装置102の製造は、前記したように、表面酸化したシリコン基板(ウェハ)ともう1枚の表面酸化していないシリコン基板(ウェハ)を貼り合わせた基板を用いて行う。最初に、貼り合わせた一方のシリコン基板を研磨して、10μm厚程度のシリコン半導体層10に加工する。次に、所定の工程を用いて、半導体層10に埋め込み絶縁分離溝91,92とを形成する。次の半導体素子81,82,83の形成以後は、図2(b)〜(e)に示した第1実施形態の半導体装置101の製造工程と同様に行う。
【0046】
図3(a)に示す半導体装置102においては、図1(a)に示す半導体装置101と比較し、埋め込み絶縁分離溝91,92が形成されているため半導体層10において横方向への熱が逃げにくい構造となっている。本実施形態の図3(a),(b)に示す半導体装置102においては、第1実施形態と同様に、半導体素子81,82,83の発生する熱を、溝20に埋め込まれた高熱伝導材料3を介して表面71からすばやく放熱することができる。従って、図3(b)に示すフリップチップ実装においても、半導体素子81,82,83の発熱による相互影響を一層低減できるとともに、各半導体素子81,82,83の温度上昇を抑制することができ、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題の発生を抑制することができる。
【0047】
(第3の実施形態)
第2の実施形態では、貼り合わせ基板に半導体素子を形成し、高熱伝導材料を埋め込んだ溝により放熱性を高めた半導体装置について、構造およびその製造方法を示した。第3の実施形態は、複数の半導体素子のうち1つが特に発熱量の大きな発熱素子である場合に、高熱伝導材料を埋め込んだ溝がその発熱素子の直下に形成された半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【0048】
図4(a)は、本実施形態における半導体装置103を示す断面模式図であり、図4(b)は、当該半導体装置103の下面図であり、図3(c)は、当該半導体装置103の配線基板5への搭載状態を示す断面図である。尚、図4(a),(b),(c)において、図3(a),(b)に示した半導体装置102と同様の部分については同一の符号を付け、その説明を省略する。
【0049】
図4(a)に示す半導体装置103においては、図2(a)の半導体装置102と同様に半導体層10には半導体素子84,85,86が形成されているが、半導体素子85は他の半導体素子84,86と比べて、特に発熱量の大きな発熱素子である。この発熱素子84に対して、高熱伝導材料3を埋め込んだ溝21が、発熱素子85の直下に、集中的に形成されている。
【0050】
この様な構造をとることにより、発熱素子85の発生する熱を、発熱素子85の直下に形成した溝21内に埋め込まれた高熱伝導材料3を介して、すばやく表面71に伝達することができる。このため、発熱素子85の発生する熱が同じ半導体層10内で発熱素子85の周囲に形成された他の半導体素子84,86へ伝達するのを抑制することができ、発熱素子85の熱の広がりを抑えて他の半導体素子84,86への熱影響を低減することができる。
【0051】
図4(a),(B),(c)に示した半導体装置103の製造は、前記の第2実施形態と同様であるので詳細説明は省略するが、本発明による半導体装置の製造方法によれば、図4(a),(B),(c)の半導体装置103で示したように、放熱したい半導体素子85の直下に集中的に放熱構造を形成できる利点がある。
【0052】
また、各素子の発熱量に応じた密度で、高熱伝導材料を配置してもよい。すなわち、相対的に発熱量が大きい素子の直下には、高密度に高熱伝導材料を配置し、相対的に発熱量の小さい素子の直下には、低密度に高熱伝導材料を配置してもよい。このように各素子の発熱量に応じた密度で基板に溝を形成して、その内部に高熱伝導材料を埋め込んだ放熱構造を採用することにより、基板各部の放熱特性を任意に調節することができる。
【0053】
(第4の実施形態)
第1の実施形態で示した半導体装置は、支持基板の表面からほぼ垂直に溝を形成し、溝内に高熱伝導材料3を埋め込んだ半導体装置であった。第4の実施形態は、溝を順テーパ形状に形成し、高熱伝導材料を支持基板の表面上にも連結して形成した半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【0054】
図5は、本実施形態における半導体装置104の配線基板5への搭載状態を示す断面図である。尚、図5において、図1(b)に示した半導体装置101と同様の部分については同一の符号を付け、その説明を省略する。
【0055】
図5に示す半導体装置104においては、図1(b)の半導体装置101と比較し、溝22が支持基板11側の表面71に向かって広がる順テーパ形状に形成されている。また、高熱伝導材料3は、溝22を埋め込むだけでなく、支持基板11の表面上にも連結して形成されている。
【0056】
溝22の形状を順テーパ形状にすることで、高熱伝導材料3の溝22内への埋め込み性を良くすることができるので、熱の伝達性が向上して、半導体装置104の放熱性能が向上する。また、高熱伝導材料3を支持基板11の表面上にも連結して形成することで、表面にも高熱伝導材料3があるため、支持基板11側の表面71に伝達された熱の放熱をより高めることができる。
【0057】
図5に示した半導体装置104の順テーパ形状の溝22形成は、第1実施形態で示した図2(c)の溝形成工程において、テーパエッチングを用いて行えばよい。本発明による半導体装置の製造方法によれば、図5の半導体装置104で示したように任意の溝形状を用いることができ、放熱に適した高熱伝導材料の埋め込み形状とすることができる。また、図2(d)の溝埋め込み工程において、スパッタやCVDにより高熱伝導材料3を溝22を埋め込んだ後、化学機械研磨によるエッチバックを行わなければ、支持基板11の表面に高熱伝導材料3を溝22と連結して残すことができる。
【0058】
(第5の実施形態)
第4の実施形態で示した半導体装置は、溝を順テーパ形状に形成し、高熱伝導材料を支持基板の表面上にも連結して形成した半導体装置であった。第5の実施形態は、さらに、高熱伝導材料に放熱部材を当接して配置した半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【0059】
図6は、本実施形態における半導体装置105の配線基板5への搭載状態を示す断面図である。尚、図6において、図5に示した半導体装置104と同様の部分については同一の符号を付け、その説明を省略する。
【0060】
図6に示すように、高熱伝導材料3に当接して放熱部材30を配置することにより、半導体素子81,82,83で発生し、高熱伝導材料3を介して表面71に伝達された熱の放熱を、さらに高めることができる。
【0061】
(他の実施形態)
上記各実施形態においては、フリップチップ実装を行った半導体装置を示した。これに限らず、本発明の半導体装置の配線基板への実装は、従来の半導体チップの裏面側を配線基板に貼り付ける方法と同様に、支持基板側を配線基板に貼り付けてもよい。これによっても、溝に埋め込んだ高熱伝導材料を介して、半導体素子で発生した熱を配線基板にすばやく逃がすことができ、本発明は効果的である。
【図面の簡単な説明】
【図1】(a)は、本発明の第1実施形態における半導体装置の断面図であり、(b)は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図2】(a)〜(e)は、本発明の第1実施形態における半導体装置の製造工程を示す工程別の断面図である。
【図3】(a)は、本発明の第2実施形態における半導体装置の断面図であり、(b)は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図4】(a)は、本発明の第3実施形態における半導体装置の断面図であり、(b)は、当該半導体装置の下面図であり、(c)は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図5】本発明の第4実施形態における半導体装置の配線基板への搭載状態を示す断面図である。
【図6】本発明の第5実施形態における半導体装置の配線基板への搭載状態を示す断面図である。
【符号の説明】
101〜105 半導体装置
10 半導体層
13 半導体基板
14 絶縁層
11,15 支持基板
12,16 半導体チップ
2,20,21,22 溝
3 高熱伝導材料
4 半田バンプ
5 配線基板
6 放熱部材
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device with improved heat dissipation performance and a method for manufacturing the same, and more particularly to a semiconductor device in which a semiconductor layer is stacked on a support substrate and a method for manufacturing the same.
[0002]
[Prior art]
SOI (Silicon On Insulator) technology is used to increase the speed and integration of semiconductor elements. In SOI, a semiconductor layer is formed on an insulating substrate, and a semiconductor element is formed in the semiconductor layer.
[0003]
Further, flip chip mounting is performed as a method of mounting a semiconductor chip that has been increased in speed and integration. The flip chip mounting is a structure in which a solder bump is provided on the main surface of a semiconductor chip on which a semiconductor element is formed, and the main surface of the semiconductor chip and a wiring board on which the chip is mounted are connected to each other by the solder bump. Flip chip mounting is a mounting method that is compatible with high speed and high integration of semiconductor chips by the SOI technology because wiring delay can be reduced and the package can be downsized. In this flip chip mounting, in recent years, a CSP (Chip Size Package) structure in which the size of the wiring substrate is approximately equal to the size of a semiconductor chip is being studied for the purpose of further miniaturization.
[0004]
[Problems to be solved by the invention]
In a semiconductor device that has been increased in speed and integration by the SOI technology, heat generated during operation is difficult to be dissipated outside the semiconductor device due to the presence of a support substrate having low thermal conductivity. is there.
[0005]
Also in flip chip mounting, the heat dissipating ability is reduced as compared with the conventional mounting method in which the back surface of the semiconductor chip is attached to the wiring board, and particularly in the CSP structure.
[0006]
For this reason, in the semiconductor device in which high speed and high integration have been promoted, problems such as changes in element characteristics, increase in wiring resistance, melting of solder bumps, and peeling of a protective film due to thermal stress are likely to occur.
[0007]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device with improved heat dissipation performance and a manufacturing method thereof without hindering high-speed and high-integration of semiconductor elements by SOI technology and miniaturization of packages by flip chip mounting. There is.
[0008]
[Means for Solving the Problems]
  To achieve the above object, according to a first aspect of the present invention, in a semiconductor device in which a semiconductor layer is stacked on a support substrate, a plurality of semiconductor elements are formed on the first surface on the semiconductor layer side, and the support is provided. More than the semiconductor element from the second surface on the substrate side toward the semiconductor layerForward tapered shapeA groove is formed, and a high heat conductive material made of a metal having a higher thermal conductivity than the support substrate is embedded in the groove, and the high heat conductive material is also formed on the second surface so as to be connected. The heat dissipation member is disposed in contact with the high thermal conductivity material on the two surfaces.
[0009]
  According to this, the heat generated on the first surface on the semiconductor layer side during the operation of the plurality of semiconductor elements is quickly supported through the high thermal conductive material embedded in a larger number of grooves than the semiconductor elements of the support substrate. It is transmitted to the second surface of the substrate and radiated from there.And the heat dissipation performance of the heat transmitted to the second surface can be further enhanced by the heat dissipation member disposed in contact with the high thermal conductivity material.Accordingly, the heat dissipation performance of the semiconductor device is improved, and the temperature rise of the semiconductor element in operation can be reduced, so that the change in element characteristics due to the temperature rise can also be reduced.
[0010]
  The invention according to claim 2 is characterized in that the support substrate is an insulating substrate. Also,Claim3The support substrate is a semiconductor substrate in which an insulating layer is formed on at least one surface, and the semiconductor layer is laminated on the insulating layer.The plurality of semiconductor elements are not completely separated by the buried insulating isolation trench.It is characterized by that. According to this, in a semiconductor substrate having a so-called SOI structure having an insulating layer such as an oxide film inside the semiconductor substrate, the temperature rise of the semiconductor element can be prevented.
[0011]
  Claim4The invention described inSpecific among multiple semiconductor elementsSemiconductor elementCompared to other semiconductor elementsA heating element having a large calorific value,More than semiconductor elementsThe groove is directly under the heating elementOnly lumped togetherIt is characterized by being formed. According to this, the heat generated by the heating element is directly under the heating element.Only lumped togetherFormedMore than semiconductor elementsIt can be quickly transmitted to the second surface immediately below through the high thermal conductive material embedded in the groove. For this reason, it is possible to suppress the heat generated by the heating element from being transmitted to other elements formed around the heating element in the same semiconductor layer, and to suppress the spread of heat from the heating element to the other elements. The heat effect of can be reduced.
  The invention described in claim 5 is characterized in that a larger number of grooves than the semiconductor elements are formed immediately below each semiconductor element at a density corresponding to the heat generation amount of the plurality of semiconductor elements. In this way, by adopting a heat dissipation structure in which grooves are formed in the substrate with a density corresponding to the amount of heat generated by each element and a high thermal conductive material is embedded inside, it is possible to arbitrarily adjust the heat dissipation characteristics of each part of the substrate it can.
  For example, as described in claim 6, a larger number of grooves than the semiconductor element are formed substantially perpendicular to the second surface.
[0012]
  Claim7The invention described in the aboveMore than semiconductor elementsThe groove is formed in a forward tapered shape that widens toward the second surface. According to this, since the groove shape is a forward taper shape, the embedding property of the high thermal conductivity material into the groove can be improved, so that the heat transfer performance is improved and the heat dissipation performance of the semiconductor device is improved. improves.
[0013]
  Claim8The invention described in 1 is characterized in that the high thermal conductive material is any one of copper, aluminum, silver, gold, copper alloy, aluminum alloy, silver alloy, and gold alloy. According to this, all of these high thermal conductivity materials have high thermal conductivity, and in the semiconductor device, the heat generated by the element can be quickly transmitted to the second surface on the support substrate side and radiated.
[0014]
  Claim 9As described above, the second surface can be a heat radiating surface.
[0016]
  Claim10As described above, the present invention is effective when applied to so-called flip-chip mounting in which solder bumps are formed on the first surface on the semiconductor layer side and the solder bumps are connected to a wiring board. Although flip chip mounting is disadvantageous for heat dissipation due to the mounting structure, the disadvantage can be eliminated by applying the present invention, and necessary heat dissipation performance can be ensured.
[0017]
  And claims11As described above, the present invention is effective when applied to a so-called CSP in which the wiring board is approximately the same size as the supporting board. Even in a CSP in which the wiring substrate is almost the same as the support substrate and has a very strict structure for heat dissipation even in flip-chip mounting, the present invention can ensure necessary heat dissipation performance.
[0018]
  Claim12~17The invention described in (1) relates to a method for manufacturing the semiconductor device described above.
[0019]
  Since the function and effect are the same, detailed description will be omitted, but a larger number than the semiconductor element from the second surface to the semiconductor layer described in claim 12.Forward tapered shapeThe second step of forming the groove may be performed before the first step of forming a plurality of semiconductor elements on the first surface, or may be performed after the first step. The third step is performed after the second step. However, when the heat resistance of the high thermal conductive material is low, the third step is performed after the first step and the second step, and when the heat resistance is high, the second step is performed. The third step can also be performed before the first step.
[0020]
  And claims13As described above, when a specific semiconductor element of a plurality of semiconductor elements is a heat generating element that generates a large amount of heat as compared with other semiconductor elements, a larger number of grooves than the semiconductor element are formed just below the heat generating element. These can be formed collectively and selectively to selectively suppress the influence of heat on the surrounding semiconductor elements. Claims14As described above, a larger number of grooves than the semiconductor elements can be formed immediately below each semiconductor element at a density corresponding to the heat generation amount of the plurality of semiconductor elements.
  For example, claims15As described above, a larger number of grooves than the semiconductor element can be formed substantially perpendicular to the second surface. In this case, the claim16As described above, a larger number of grooves than the semiconductor element can be formed using any one of dry etching, wet etching, and drilling.
  And claims17As described above, the groove can be formed into a forward tapered shape by etching, so that the embedding property and heat transfer property of the high heat conductive material can be improved.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
FIG. 1A is a schematic cross-sectional view showing a semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view showing a mounting state of the semiconductor device on a wiring board.
[0023]
A semiconductor device 101 shown in FIG. 1A includes a support substrate 11 and a semiconductor layer 10 stacked on the support substrate 11, and the support substrate 11 and the semiconductor layer 10 constitute a semiconductor chip 12. Semiconductor elements 81, 82, 83 are formed on the surface 70 on the semiconductor layer 10 side. In addition, a plurality of grooves 2 toward the semiconductor layer 10 are formed on the surface 71 on the support substrate 11 side, and a high thermal conductive material 3 having a higher thermal conductivity than that of the support substrate 11 is embedded in the grooves 2.
[0024]
When the semiconductor device 101 shown in FIG. 1B is mounted on the wiring board 5, the solder bump 4 is formed on the surface 70 on the semiconductor layer 10 side where the semiconductor elements 81, 82, 83 are formed. The semiconductor chip 12 is connected to the wiring board 5 via the via. The mounting method of the semiconductor chip 12 shown in FIG. 1B is a so-called flip chip mounting method in which the main surface 70 of the semiconductor chip 12 on which the element is formed and the wiring substrate 5 are connected to face each other.
[0025]
The support substrate 11 in the semiconductor device 101 may be a conductive substrate such as a metal or a semiconductor. However, when the support substrate 11 is an insulating substrate, the semiconductor chip 12 is called SOI (Silicon On Insulator). When an SOI substrate is used, each semiconductor element 81, 82, 83 formed in the semiconductor layer 10 can be speeded up and highly integrated. On the other hand, the insulating substrate 11 used for the SOI substrate has poor heat conductivity. For this reason, as the semiconductor elements are highly integrated by SOI, the temperature of each semiconductor element rises due to heat generated during operation, and the element characteristics are adversely affected.
[0026]
Further, the flip chip mounting shown in FIG. 1B is a long lead wire only by the connection by the solder bumps 4 as compared with the conventional method in which the back surface 71 of the semiconductor chip is attached to the wiring substrate 5 and connected by wire bonding. Therefore, wiring delay can be reduced. In addition, since the package can be reduced in size, it is a mounting method that supports high integration and high speed of semiconductor chips using SOI. In this flip chip mounting, in recent years, a CSP (Chip Size Package) in which the size of the wiring substrate 5 is substantially equal to the size of the semiconductor chips 12 and 16 has been studied for the purpose of downsizing.
[0027]
Flip chip mounting is less likely to transfer heat generated during the operation of the device in the semiconductor layer 10 to the wiring substrate 5 as compared to a conventional mounting method in which the entire back side 71 of the semiconductor chip is attached to the wiring substrate 5. The structure is disadvantageous for heat dissipation.
[0028]
In the semiconductor device 101 of FIGS. 1A and 1B according to the present invention, heat generated during the operation of the semiconductor elements 81, 82, 83 is applied to the high thermal conductive material 3 embedded in the groove 2 of the support substrate 11. Then, the heat can be quickly transmitted to the surface 71 of the support substrate 11 and radiated from the surface 71. A metal having a thermal conductivity as large as possible is desirable as the high thermal conductive material 3, and in particular, copper (Cu), aluminum (Al), silver (Ag), gold (Au), copper alloy, aluminum alloy, silver alloy, gold alloy Any metal is preferred. In this manner, in the semiconductor device 101 of FIGS. 1A and 1B, even if the semiconductor device 101 is highly integrated by SOI and generates a large amount of heat, the temperature of the semiconductor elements 81, 82, and 83 is increased. An increase can be suppressed and a change in element characteristics can be reduced.
[0029]
Further, in the semiconductor device 101 of the present invention, the high heat conductive material 3 in which the heat generated by the element is embedded in the groove 2 of the support substrate 11 is formed by using the surface 71 of the support substrate 11 on the back side of the semiconductor chip as a heat dissipation surface. To the surface 71 quickly. For this reason, even in flip chip mounting, necessary heat dissipation performance can be ensured, and the occurrence of problems such as changes in device characteristics, increased wiring resistance, melting of solder bumps, and protective film peeling due to thermal stress can be suppressed. it can.
[0030]
As described above, the present invention can improve the heat dissipation performance without hindering the high-speed and high-integration of the semiconductor element by SOI and the downsizing of the package by flip chip mounting.
[0031]
FIGS. 2A to 2E are cross-sectional views showing processes for manufacturing the semiconductor device 101 shown in FIGS. The manufacture of the semiconductor device 101 is as follows.
[0032]
As shown in FIG. 2A, first, a silicon substrate (wafer) and a support substrate 11 are prepared, and both are bonded together by heating to form a bonded substrate. Thereafter, the bonded silicon substrate is polished and processed into a silicon semiconductor layer 10 having a thickness of about 10 μm.
[0033]
Next, as shown in FIG. 2B, semiconductor elements 81, 82, and 83 are formed on the surface 70 of the semiconductor layer 10 using a predetermined process.
[0034]
Next, as shown in FIG. 2C, the substrate is inverted, a mask having a predetermined opening is disposed on the surface 71 of the support substrate 11, and the support substrate 11 is dry-etched almost perpendicularly from the surface 71. The groove 2 is formed. For the formation of the groove 2, wet etching or mechanical drilling may be used.
[0035]
Next, as shown in FIG. 2D, the high thermal conductive material 3 is embedded in the support substrate 11 in which the grooves 2 are formed. As described above, the high thermal conductive material 3 is preferably Cu, Al, Ag, Au, Cu alloy, Al alloy, Ag alloy, or Au alloy. The filling of the grooves 3 with these metals can be performed by physical vapor deposition such as sputtering, or chemical vapor deposition such as CVD. After the groove 2 is filled with the high heat conductive material 3, the high heat conductive material 3 remaining on the surface is etched back by chemical mechanical polishing to flatten the surface.
[0036]
Next, as shown in FIG. 2E, solder bumps 4 are formed on the surface 70 on the semiconductor layer 10 side, and the substrate is cut to form the semiconductor chip 12. Finally, the solder bumps 4 formed on the semiconductor chip 12 are joined to the wiring board 5 to complete the semiconductor device 101.
[0037]
In the manufacturing process shown in FIGS. 2A to 2E, the semiconductor element formation process of FIG. 2B is first performed, and then the groove formation process of FIG. 2C is performed. However, the semiconductor element formation step of FIG. 2B may be performed after the groove formation step of FIG. In particular, when the high thermal conductive material 3 has low heat resistance such as Cu, Al, Ag, Au, Cu alloy, Al alloy, Ag alloy, and Au alloy, the semiconductor element formation shown in FIG. After performing the process, it is preferable to perform the groove forming process of FIG. 2C and the groove filling process of FIG. On the other hand, in particular, when the high thermal conductive material 3 has high heat resistance such as tungsten (W), molybdenum (Mo), and platinum (Pt), the groove forming process of FIG. 2), the semiconductor element forming step of FIG. 2B can also be performed.
[0038]
As described above, in the present embodiment, the entire support substrate 11 is not made of a material having excellent heat conductivity, but the semiconductor element 81, 82, 83 that is a heat generating portion is formed on the support substrate 11. The groove 2 is formed toward the layer 10, and the high heat conductive material 3 is embedded only in the groove 2. Accordingly, the heat generated by one semiconductor element is quickly dissipated from the surface of the support substrate 11 through the high thermal conductive material 3 without being transmitted in the lateral direction in the support substrate 11. For this reason, according to the heat dissipation structure in the present embodiment, even if a plurality of semiconductor elements are formed in the semiconductor layer 10, the influence of each heat generation can be made difficult to interact with each other.
[0039]
(Second Embodiment)
In the first embodiment, the SOI substrate is formed from the insulating support substrate 11 and the semiconductor layer 10. In the second embodiment, two semiconductor substrates that are often used in recent years are bonded together via an insulating layer to form an SOI substrate. Hereinafter, the present embodiment will be described with reference to the drawings.
[0040]
FIG. 3A is a schematic cross-sectional view showing the semiconductor device 102 in the present embodiment, and FIG. 3B is a cross-sectional view showing a mounting state of the semiconductor device 102 on the wiring board 5. In FIGS. 3A and 3B, the same parts as those of the semiconductor device 101 shown in FIGS. 1A and 1B are denoted by the same reference numerals, and the description thereof is omitted.
[0041]
An SOI substrate formed by bonding two semiconductor substrates is prepared by preparing a semiconductor substrate with one surface oxidized and another semiconductor substrate without surface oxidation, and oxidizing the surface of the oxidized semiconductor with the surface oxidation. After the semiconductor substrates that are not to be bonded are opposed to each other, one of the semiconductor substrates is polished. In FIG. 3A, a semiconductor layer 10 is a polished semiconductor substrate, and a reference numeral 13 is a non-polished semiconductor substrate. Reference numeral 14 denotes an insulating layer made of a surface oxide film of a surface-oxidized semiconductor substrate.
[0042]
In the semiconductor device 102 shown in FIG. 3A, the surface oxide film 14 and the semiconductor substrate 13 correspond to the support substrate 15 and are formed on the support substrate 15 corresponding to the semiconductor device 101 of FIG. A semiconductor layer 10 is laminated on an insulating layer 14 made of a surface oxide film. Therefore, the semiconductor chip 16 shown in FIG. 3A has a structure in which the insulating layer 14 is embedded between the semiconductor substrate 13 and the semiconductor layer 10. In the semiconductor device 102 of FIG. 3A, the semiconductor elements 81, 82, and 83 are formed in the semiconductor layer 10 as in the semiconductor device 101 of FIG. Are completely separated by buried insulating isolation trenches 91 and 92. By element isolation by the buried insulating isolation grooves 91 and 92, the semiconductor elements 81, 82, and 83 can be more highly integrated and can be speeded up.
[0043]
Also in the semiconductor device 102 of FIG. 3A, as in the semiconductor device 101 of FIG. 1A, the groove 20 is formed in the support substrate 15, and the semiconductor substrate 13 constituting the support substrate 15 is formed in the groove 20. A high thermal conductive material 3 larger than the thermal conductivity of the insulating layer 14 is embedded. In the semiconductor device 102 of FIG. 3A, the groove 20 is formed to a depth that reaches the insulating layer 14. The depth of the groove 20 is preferably as deep as possible in terms of heat dissipation performance, but does not necessarily reach the insulating layer 14 and may be formed in the support substrate 15 at a depth that provides the necessary heat dissipation performance.
[0044]
The mounting of the semiconductor device 102 on the wiring board 5 shown in FIG. 3B is flip-chip mounting similar to the mounting on the wiring board 5 of the semiconductor device 101 shown in FIG.
[0045]
The semiconductor device 102 shown in FIG. 3A is manufactured using a substrate obtained by bonding a surface-oxidized silicon substrate (wafer) and another non-surface-oxidized silicon substrate (wafer) as described above. Do it. First, one bonded silicon substrate is polished and processed into a silicon semiconductor layer 10 having a thickness of about 10 μm. Next, buried insulating isolation grooves 91 and 92 are formed in the semiconductor layer 10 using a predetermined process. After the formation of the next semiconductor elements 81, 82, and 83, the manufacturing process is performed in the same manner as the manufacturing process of the semiconductor device 101 of the first embodiment shown in FIGS.
[0046]
In the semiconductor device 102 shown in FIG. 3A, compared to the semiconductor device 101 shown in FIG. 1A, the buried insulating isolation grooves 91 and 92 are formed, so that heat in the lateral direction is generated in the semiconductor layer 10. The structure is difficult to escape. In the semiconductor device 102 shown in FIGS. 3A and 3B of the present embodiment, the heat generated by the semiconductor elements 81, 82, and 83 is transferred to the high thermal conductivity embedded in the groove 20, as in the first embodiment. Heat can be quickly radiated from the surface 71 via the material 3. Therefore, also in the flip chip mounting shown in FIG. 3B, the mutual influence due to the heat generation of the semiconductor elements 81, 82, 83 can be further reduced, and the temperature rise of each of the semiconductor elements 81, 82, 83 can be suppressed. The occurrence of problems such as changes in element characteristics, increase in wiring resistance, melting of solder bumps, and peeling of the protective film due to thermal stress can be suppressed.
[0047]
(Third embodiment)
In the second embodiment, the structure and the manufacturing method thereof have been shown for a semiconductor device in which a semiconductor element is formed on a bonded substrate and heat dissipation is improved by a groove embedded with a high thermal conductivity material. The third embodiment relates to a semiconductor device in which, when one of a plurality of semiconductor elements is a heating element having a particularly large calorific value, a groove in which a high heat conductive material is embedded is formed immediately below the heating element. Hereinafter, the present embodiment will be described with reference to the drawings.
[0048]
FIG. 4A is a schematic cross-sectional view showing the semiconductor device 103 in the present embodiment, FIG. 4B is a bottom view of the semiconductor device 103, and FIG. 3C is the semiconductor device 103. It is sectional drawing which shows the mounting state to the wiring board 5. 4A, 4B, and 4C, the same parts as those of the semiconductor device 102 shown in FIGS. 3A and 3B are denoted by the same reference numerals, and the description thereof is omitted.
[0049]
In the semiconductor device 103 shown in FIG. 4A, the semiconductor elements 84, 85, and 86 are formed in the semiconductor layer 10 as in the semiconductor device 102 in FIG. Compared to the semiconductor elements 84 and 86, the heating element has a particularly large calorific value. Grooves 21 in which the high heat conductive material 3 is embedded are intensively formed immediately below the heat generating element 85 in the heat generating element 84.
[0050]
By adopting such a structure, the heat generated by the heating element 85 can be quickly transferred to the surface 71 through the high thermal conductive material 3 embedded in the groove 21 formed immediately below the heating element 85. . For this reason, it is possible to suppress the heat generated by the heating element 85 from being transmitted to the other semiconductor elements 84 and 86 formed around the heating element 85 in the same semiconductor layer 10. The thermal effect on the other semiconductor elements 84 and 86 can be reduced by suppressing the spread.
[0051]
The manufacture of the semiconductor device 103 shown in FIGS. 4A, 4B, and 4C is the same as that in the second embodiment, and thus detailed description thereof is omitted. However, the method for manufacturing a semiconductor device according to the present invention is omitted. Accordingly, as shown in the semiconductor device 103 of FIGS. 4A, 4B, and 4C, there is an advantage that a heat radiation structure can be formed intensively directly below the semiconductor element 85 that is desired to radiate heat.
[0052]
Further, a high thermal conductive material may be disposed at a density according to the amount of heat generated by each element. That is, a high heat conductive material may be disposed at a high density immediately below an element that generates a relatively large amount of heat, and a high heat conductive material may be disposed at a low density directly below an element that generates a relatively small amount of heat. . In this way, by adopting a heat dissipation structure in which grooves are formed in the substrate with a density corresponding to the amount of heat generated by each element and a high thermal conductive material is embedded inside, it is possible to arbitrarily adjust the heat dissipation characteristics of each part of the substrate it can.
[0053]
(Fourth embodiment)
The semiconductor device shown in the first embodiment is a semiconductor device in which a groove is formed substantially perpendicularly from the surface of the support substrate, and the high thermal conductive material 3 is embedded in the groove. The fourth embodiment relates to a semiconductor device in which a groove is formed in a forward taper shape and a high thermal conductivity material is also connected to the surface of a support substrate. Hereinafter, the present embodiment will be described with reference to the drawings.
[0054]
FIG. 5 is a cross-sectional view showing a mounting state of the semiconductor device 104 on the wiring board 5 in the present embodiment. In FIG. 5, the same parts as those of the semiconductor device 101 shown in FIG.
[0055]
In the semiconductor device 104 shown in FIG. 5, the groove 22 is formed in a forward tapered shape that widens toward the surface 71 on the support substrate 11 side as compared with the semiconductor device 101 of FIG. Further, the high thermal conductive material 3 is formed not only by embedding the groove 22 but also connected to the surface of the support substrate 11.
[0056]
By making the shape of the groove 22 into a forward tapered shape, the embedding property of the high thermal conductive material 3 in the groove 22 can be improved, so that the heat transfer performance is improved and the heat dissipation performance of the semiconductor device 104 is improved. To do. In addition, since the high thermal conductive material 3 is also formed on the surface of the support substrate 11, since the high thermal conductive material 3 is also present on the surface, the heat transferred to the surface 71 on the support substrate 11 side can be further dissipated. Can be increased.
[0057]
The forward-tapered groove 22 of the semiconductor device 104 shown in FIG. 5 may be formed using taper etching in the groove forming step of FIG. 2C shown in the first embodiment. According to the method of manufacturing a semiconductor device according to the present invention, an arbitrary groove shape can be used as shown by the semiconductor device 104 in FIG. 5, and a buried shape of a high thermal conductive material suitable for heat dissipation can be obtained. 2D, after filling the groove 22 with the high thermal conductivity material 3 by sputtering or CVD, if the etch back is not performed by chemical mechanical polishing, the high thermal conductivity material 3 is formed on the surface of the support substrate 11. Can remain connected to the groove 22.
[0058]
(Fifth embodiment)
The semiconductor device shown in the fourth embodiment is a semiconductor device in which a groove is formed in a forward taper shape and a high thermal conductive material is also connected to the surface of the support substrate. The fifth embodiment further relates to a semiconductor device in which a heat radiating member is disposed in contact with a high heat conductive material. Hereinafter, the present embodiment will be described with reference to the drawings.
[0059]
FIG. 6 is a cross-sectional view showing a mounting state of the semiconductor device 105 on the wiring board 5 in this embodiment. In FIG. 6, the same parts as those of the semiconductor device 104 shown in FIG.
[0060]
As shown in FIG. 6, by disposing the heat radiating member 30 in contact with the high heat conductive material 3, the heat generated in the semiconductor elements 81, 82, 83 and transmitted to the surface 71 through the high heat conductive material 3. Heat dissipation can be further increased.
[0061]
(Other embodiments)
In each of the above embodiments, a semiconductor device that has been flip-chip mounted has been shown. The mounting of the semiconductor device of the present invention on the wiring board is not limited to this, and the support substrate side may be attached to the wiring board in the same manner as the conventional method of attaching the back side of the semiconductor chip to the wiring board. Also by this, the heat generated in the semiconductor element can be quickly released to the wiring board through the high thermal conductive material embedded in the groove, and the present invention is effective.
[Brief description of the drawings]
FIG. 1A is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view showing a mounting state of the semiconductor device on a wiring board.
FIGS. 2A to 2E are cross-sectional views showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
FIG. 3A is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, and FIG. 3B is a cross-sectional view showing a mounting state of the semiconductor device on a wiring board.
4A is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention, FIG. 4B is a bottom view of the semiconductor device, and FIG. 4C is a wiring board of the semiconductor device. It is sectional drawing which shows the mounting state to.
FIG. 5 is a cross-sectional view showing a mounting state of a semiconductor device on a wiring board according to a fourth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a mounting state of a semiconductor device on a wiring board according to a fifth embodiment of the present invention.
[Explanation of symbols]
101-105 Semiconductor device
10 Semiconductor layer
13 Semiconductor substrate
14 Insulating layer
11, 15 Support substrate
12,16 Semiconductor chip
2,20,21,22 groove
3 High thermal conductivity materials
4 Solder bump
5 Wiring board
6 Heat dissipation member

Claims (17)

支持基板上に半導体層が積層されてなる半導体装置において、
前記半導体層側の第1表面に複数の半導体素子が形成され、
前記支持基板側の第2表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝が形成され、
前記溝内に、前記支持基板より熱伝導率の大きな金属からなる高熱伝導材料が埋め込まれ、更に、前記高熱伝導材料が、前記第2表面上にも連結して形成され、
前記第2表面上の前記高熱伝導材料に当接して、放熱部材が配置されることを特徴とする半導体装置。
In a semiconductor device in which a semiconductor layer is stacked on a support substrate,
A plurality of semiconductor elements are formed on the first surface on the semiconductor layer side,
A number of forward tapered grooves are formed from the second surface on the support substrate side toward the semiconductor layer than the semiconductor element,
A high thermal conductive material made of a metal having a higher thermal conductivity than the support substrate is embedded in the groove, and further, the high thermal conductive material is formed on the second surface.
A semiconductor device, wherein a heat dissipation member is disposed in contact with the high thermal conductivity material on the second surface.
前記支持基板が、絶縁性基体であることを特徴とする請求項1に記載の半導体装置。  The semiconductor device according to claim 1, wherein the support substrate is an insulating substrate. 前記支持基板が、少なくとも一方の表面に絶縁層が形成された半導体基板であり、前記半導体層が前記絶縁層の上に積層され、
前記複数の半導体素子が、埋め込み絶縁分離溝により完全に分離されてなることを特徴とする請求項1に記載の半導体装置。
The support substrate is a semiconductor substrate having an insulating layer formed on at least one surface, and the semiconductor layer is stacked on the insulating layer,
2. The semiconductor device according to claim 1, wherein the plurality of semiconductor elements are completely separated by a buried insulating isolation groove.
前記複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝が前記発熱素子の直下にのみ、まとめられ集中的に形成されることを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。  Among the plurality of semiconductor elements, a specific semiconductor element is a heat generating element that generates a larger amount of heat than other semiconductor elements, and a larger number of grooves than the semiconductor element are gathered and concentrated only immediately below the heat generating element. The semiconductor device according to claim 1, wherein the semiconductor device is formed. 前記半導体素子より多数の溝が、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。  4. The semiconductor device according to claim 1, wherein a plurality of grooves are formed immediately below each semiconductor element at a density corresponding to a heat generation amount of the plurality of semiconductor elements. Semiconductor device. 前記半導体素子より多数の溝が、前記第2表面からほぼ垂直に形成されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。  6. The semiconductor device according to claim 1, wherein a larger number of grooves than the semiconductor element are formed substantially perpendicular to the second surface. 前記半導体素子より多数の溝が、前記第2表面に向かって広がる順テーパ形状に形成されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。  6. The semiconductor device according to claim 1, wherein a larger number of grooves than the semiconductor element are formed in a forward tapered shape that widens toward the second surface. 前記高熱伝導材料が、銅、アルミニウム、銀、金、銅合金、アルミニウム合金、銀合金、金合金のいずれかであることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。  The semiconductor device according to claim 1, wherein the high thermal conductive material is any one of copper, aluminum, silver, gold, a copper alloy, an aluminum alloy, a silver alloy, and a gold alloy. . 前記第2表面が、放熱面であることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置。  The semiconductor device according to claim 1, wherein the second surface is a heat dissipation surface. 前記第1表面に半田バンプが形成され、前記半田バンプを配線基板に接続して、
前記半導体装置を前記配線基板に搭載したことを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。
Solder bumps are formed on the first surface, the solder bumps are connected to a wiring board,
The semiconductor device according to any one of claims 1 to 9, characterized in that mounting the semiconductor device on the wiring board.
前記配線基板が、前記支持基板とほぼ同じサイズであることを特徴とする請求項10に記載の半導体装置。  The semiconductor device according to claim 10, wherein the wiring board is substantially the same size as the supporting board. 支持基板上に半導体層が積層されてなる半導体装置の製造方法において、
前記半導体層側の第1表面に複数の半導体素子を形成する第1工程と、
前記支持基板側の第2表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝を形成する第2工程と、
前記溝内に、前記支持基板より熱伝導率の大きな金属からなる高熱伝導材料を埋め込むとともに、前記高熱伝導材料を、前記第2表面上にも連結して形成し、更に前記高熱伝導材料に当接して、放熱部材を配置させる第3工程とを有することを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device in which a semiconductor layer is stacked on a support substrate,
A first step of forming a plurality of semiconductor elements on the first surface on the semiconductor layer side;
A second step of forming a number of forward taper-shaped grooves from the semiconductor element toward the semiconductor layer from the second surface on the support substrate side;
A high thermal conductivity material made of a metal having a thermal conductivity higher than that of the support substrate is embedded in the groove, and the high thermal conductivity material is also formed on the second surface so as to contact the high thermal conductivity material. And a third step of arranging a heat dissipating member in contact with the semiconductor device.
前記複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝を当該発熱素子の直下にのみ、まとめて集中的に形成することを特徴とする請求項12に記載の半導体装置の製造方法。  Among the plurality of semiconductor elements, a specific semiconductor element is a heating element that generates a larger amount of heat than other semiconductor elements, and a larger number of grooves than the semiconductor element are collectively formed only under the heating element. The method of manufacturing a semiconductor device according to claim 12, wherein: 前記半導体素子より多数の溝を、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成することを特徴とする請求項12に記載の半導体装置の製造方法。  13. The method of manufacturing a semiconductor device according to claim 12, wherein a larger number of grooves than the semiconductor elements are formed immediately below each semiconductor element at a density according to the amount of heat generated by the plurality of semiconductor elements. 前記半導体素子より多数の溝を、前記第2表面からほぼ垂直に形成することを特徴とする請求項12乃至14のいずれか1項に記載の半導体装置の製造方法。  15. The method of manufacturing a semiconductor device according to claim 12, wherein a larger number of grooves than the semiconductor element are formed substantially perpendicularly from the second surface. 前記半導体素子より多数の溝を、ドライエッチング、ウェットエッチング、ドリル加工のいずれかを用いて形成することを特徴とする請求項15に記載の半導体装置の製造方法。  16. The method of manufacturing a semiconductor device according to claim 15, wherein a larger number of grooves than the semiconductor element are formed by using any one of dry etching, wet etching, and drilling. 前記半導体素子より多数の溝を、エッチングにより、前記第2表面に向かって広がる順テーパ形状に形成することを特徴とする請求項12乃至14のいずれか1項に記載の半導体装置の製造方法。  15. The method of manufacturing a semiconductor device according to claim 12, wherein a larger number of grooves than the semiconductor element are formed in a forward tapered shape that widens toward the second surface by etching.
JP2002151764A 2002-05-27 2002-05-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3791459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002151764A JP3791459B2 (en) 2002-05-27 2002-05-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002151764A JP3791459B2 (en) 2002-05-27 2002-05-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003347488A JP2003347488A (en) 2003-12-05
JP3791459B2 true JP3791459B2 (en) 2006-06-28

Family

ID=29769246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002151764A Expired - Fee Related JP3791459B2 (en) 2002-05-27 2002-05-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3791459B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053830B2 (en) 2007-09-26 2011-11-08 Sanken Electric Co., Ltd. Semiconductor device
WO2023013143A1 (en) * 2021-08-06 2023-02-09 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, semiconductor module, and wireless communication device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432470B2 (en) 2003-11-25 2010-03-17 株式会社デンソー Semiconductor device
JP5137356B2 (en) * 2005-09-02 2013-02-06 株式会社半導体エネルギー研究所 Integrated circuit device
KR100716790B1 (en) * 2005-09-26 2007-05-14 삼성전기주식회사 Gallium nitride based semiconductor light emitting diode and method of manufacturing the same
JP2010182958A (en) * 2009-02-06 2010-08-19 Seiko Instruments Inc Semiconductor device and method of manufacturing semiconductor device
US8680674B2 (en) * 2012-05-31 2014-03-25 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
DE102015111307A1 (en) * 2015-07-13 2017-01-19 Epcos Ag Component with improved heat dissipation
CN110246764A (en) * 2019-04-25 2019-09-17 北京燕东微电子有限公司 A kind of chip package process and chip-packaging structure
CN111554644B (en) * 2020-06-12 2022-04-01 厦门通富微电子有限公司 Chip, chip package and wafer
CN111554586B (en) * 2020-06-12 2022-04-01 厦门通富微电子有限公司 Preparation method of chip packaging body
CN111952197B (en) * 2020-08-25 2022-05-27 青岛融合装备科技有限公司 Semiconductor device and packaging method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053830B2 (en) 2007-09-26 2011-11-08 Sanken Electric Co., Ltd. Semiconductor device
WO2023013143A1 (en) * 2021-08-06 2023-02-09 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, semiconductor module, and wireless communication device

Also Published As

Publication number Publication date
JP2003347488A (en) 2003-12-05

Similar Documents

Publication Publication Date Title
TWI573223B (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
KR101387701B1 (en) Semiconductor packages and methods for manufacturing the same
TWI417990B (en) Metal filled through via structure for providing vertical wafer-to-wafer interconnection
JP4307284B2 (en) Manufacturing method of semiconductor device
US8466054B2 (en) Thermal conduction paths for semiconductor structures
JP4463178B2 (en) Semiconductor device and manufacturing method thereof
US20070269931A1 (en) Wafer level package and method of fabricating the same
JP4823676B2 (en) Method for forming heat dissipation material on semiconductor device chip and structure for dissipating heat
JP3791459B2 (en) Semiconductor device and manufacturing method thereof
KR20120112091A (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
JP2011249430A (en) Semiconductor device and method for manufacturing the same
JP6737009B2 (en) Semiconductor device and manufacturing method thereof
JP2006339232A (en) Circuit board and its manufacturing method, and semiconductor device and its manufacturing method
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
JP4432470B2 (en) Semiconductor device
JP2007012896A (en) Circuit board, method of manufacturing same, and semiconductor device
JP2014170793A (en) Semiconductor device, semiconductor device manufacturing method and electronic apparatus
US11967538B2 (en) Three dimensional IC package with thermal enhancement
US20030146520A1 (en) Flip-chip package with a heat spreader
TW200937574A (en) Semiconductor device and method for manufacturing same
JP4511148B2 (en) Manufacturing method of semiconductor device
JP6015347B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7556505B2 (en) Semiconductor device and its manufacturing method
JP4950012B2 (en) Semiconductor chip device having silicon through hole and manufacturing method thereof
JP2016048743A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051207

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees