JP3786660B2 - 半導体装置 - Google Patents

Description

本発明は、例えば、１６Ｍビット以上の記憶容量をもつ、ダイナミックメモリのような、超大規模集積回路に関する。

半導体集積回路内で、外部電源電圧や温度による変動の少ない、安定な基準電圧が必要になることがある。ＬＳＩの電圧リミッタについては、たとえば、アイ・エス・エス・シー・シー・ダイジェスト・オブ・テクニカル・ペーパーズ，第２７２頁から第２７３頁，１９８６年２月（ＩＳＳＣＣ Ｄigest of Ｔechnical Ｐapers，pp.２７２−２７３，Ｆeb.１９８６）などがある。最後の論文において述べられているように、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）等のメモリＬＳＩにおいては、外部電源電圧よりも低い電圧をＬＳＩチップ上に設けた回路（電圧リミッタ）で発生し、それを電源として用いることがある。この内部電源電圧は、メモリ動作を安定にするために、外部電源電圧や温度による変動の少ない安定した電圧である必要があり、そのためには安定な基準電圧が必要である。また、アナログ回路を内蔵したＬＳＩでは、参照用の電圧として安定した基準電圧を必要とする場合が多い。

このような要求に応える基準電圧発生回路としては、たとえば米国特許第３９７５６４８号や第４１００４３７号などで提案されている回路がある。図７にその回路図を示す。これは、Ｈチャネルのエンハンスメント形ＭＯＳＦＥＴ（以下 ＥＭＯＳと略す）とデプリーション形ＭＯＳＦＥＴ（以下ＤＭＯＳと略す）とのしきい値電圧の差を利用して、安定な電圧を得る回路である。図中、Ｑ₉₁がＥＭＯＳ、Ｑ₉₀，Ｑ₉₂，Ｑ₉₃がＤＭＯＳであり、Ｖ_CC，Ｖ_BBはそれぞれ正電圧，負電圧の外部電源である。ＥＭＯＳとＤＭＯＳとのしきい値電圧の差が出力電圧Ｖ_Rとなる。以下、この回路の動作を説明する。

Ｑ₉₀，Ｑ₉₁に流れる電流をＩ₉₀，Ｑ₉₂，Ｑ₉₃に流れる電流をＩ₉₁とする。４つのＭＯＳＦＥＴがいずれも飽和領域で動作しているとすると、次の４式が成り立つ。

Ｉ₉₀＝(β₉₀／２)・(−Ｖ_TD)² …（１）
Ｉ₉₀＝(β₉₁／２)・(Ｖ₉₉−Ｖ_TE)² …（２）
Ｉ₉₁＝(β₉₂／２)・(Ｖ₉₉−Ｖ_R−Ｖ_TD)² …（３）
Ｉ₉₁＝(β₉₃／２)・(−Ｖ_TD)² …（４）
ここでＶ₉₉はノード９９の電圧、Ｖ_TE，Ｖ_TDはそれぞれＥＭＯＳ，ＤＭＯＳのしきい値電圧（Ｖ_TE＞０，Ｖ_TD＜０）、β₉₀，β₉₁，β₉₂，β₉₃はそれぞれＱ₉₀，Ｑ₉₁，Ｑ₉₂，Ｑ₉₃のコンダクタンス係数である。（１）〜（４）式より、
Ｖ_R＝Ｖ_TE−(１＋(β₉₀／β₉₁)−(β₉₃／β₉₂))・Ｖ_TD …（５）
ここでβ₉₀およびβ₉₃が十分に小さいか、あるいはβ₉₀／β₉₁＝β₉₃／β₉₂となるように各ＭＯＳＦＥＴの定数を定めれば、
Ｖ_R＝Ｖ_TE−Ｖ_TD …（６）
となる。すなわち、出力電圧Ｖ_RとしてＥＭＯＳとＤＭＯＳとのしきい値電圧の差の電圧が得られ、これは外部電源Ｖ_CCやＶ_BBの電圧に依存しない安定な電圧である。

近年、半導体装置の高集積化が進むにつれて、半導体素子の微細化に伴う耐圧の低下が問題になってきた。この問題は半導体装置の電源電圧を下げれば解決できるが、これは外部インタフェースの関係で必ずしも好ましくない。そこで、外部から印加する電源電圧は従来のまま（たとえばＴＴＬ（transistor transistor logic）コンパチブルの場合は５Ｖ）としておき、それよりも低い電圧（たとえば３Ｖ）の内部電源を半導体装置内で作るという方法が提案されている。たとえばアイ・イー・イー・イー，ジャーナル・オブ・ソリッド・ステート・サーキッツ，第２２巻，第３号，第４３７頁から第４４１頁，１９８７年６月（ＩＥＥＥ Ｊournal of Ｓolid-Ｓtate Ｃircuits，Ｖol.ＳＣ-２２，Ｎo.３，pp.４３７−４４１，Ｊune １９８７）には、この方法をＤＲＡＭ（ダイナミックランダムアクセスメモリ）に適用した例、および外部電源から内部電源を発生するための回路（電圧リミッタ回路）について記述されている。

図７（ｂ）に上記文献に記載されている電圧リミッタ回路の回路図を示す。図中、ＶＬが電圧リミッタ回路であり、基準電圧発生回路ＶＲと駆動回路Ｂから成る。Ｚは電圧リミッタの負荷、すなわち電圧リミッタの出力電圧Ｖ_Lを電源として動作する回路である。基準電圧発生回路Ｖ_Rは、外部電源電圧Ｖ_CCや温度による変動の少ない安定な電圧Ｖ_Rを発生する。駆動回路Ｂは、電圧値がＶ_Rと同じで駆動能力の大きい電圧Ｖ_Lを発生する回路であり、Ｑ₁₀₆〜Ｑ₁₁₁から成る差動増幅器ＤＡと出力ＭＯＳトランジスタＱ₁₁₂から成る。差動増幅器ＤＡの２個の入力端子のうち、一方にはＶ_Rが接続され、他方には出力Ｖ_Lが帰還されているので、この回路は出力Ｖ_Lが入力Ｖ_Rに追随するように動作する。出力Ｖ_Lの駆動能力は、出力ＭＯＳトランジスタＱ₁₁₂のチャネル幅によって決まる。したがって、Ｑ₁₁₂のチャネル幅を負荷の消費電流に見合った大きさを設計しておけば、安定な内部電源電圧Ｖ_Lを負荷に供給することができる。

上記した従来技術に基づいて、本発明者らが、具体的な超大規模集積回路（例えば、ＤＲＡＭでいえば、１６Ｍbit以上のＬＳＩ）について、詳細に検討したところ、次に詳説する問題点を発見した。この問題は大きくわけて、基準電圧発生回路に関するものと、電圧リミッタ回路に関するものと、これらのテストに関するものである。

まず、上記図７（ａ）に示した従来技術の問題点は、ＥＭＯＳとＤＭＯＳという性質の異なるデバイスを用いるため、それらの特性を合せるのが難しいことである。上の説明では簡単のため特性が同じとしたが、実際にはコンダクタンス係数β，βの温度依存性ｄβ／ｄＴ、しきい値電圧の温度依存性ｄＶ_T／ｄＴ等の特性がかなり異なる。これは以下に述べるような理由により、ＥＭＯＳとＤＭＯＳとのしきい値電圧差Ｖ_TE−Ｖ_TDをかなり大きくしなければならないからである。

ＥＭＯＳはゲート・ソース間電圧が０Ｖのときには確実に非導通状態にならなければならない。そのためには、そのしきい値電圧Ｖ_TEは、製造ばらつきやサブスレッショルド特性を考慮すると、かなり高く（たとえばＶ_TE≧０.５Ｖ）設定する必要がある。また、ＤＭＯＳは式（１）および（４）で示されるように電流源として用いられる場合があるので、電流値のばらつきを抑えるためには、そのしきい値電圧Ｖ_TDの絶対値はかなり大きく（たとえばＶ_TD≦−１.５Ｖ）設定しなければならない。したがってＶ_TE−Ｖ_TDはかなり大きく（たとえばＶ_TE−Ｖ_TD≧２Ｖ）なり、これはＭＯＳＦＥＴのチャネル領域の不純物プロファイルが大幅に異なることを意味する。これによって、上で述べたようなＭＯＳＦＥＴとしての特性の不一致が生ずる。本発明の１つの目的は、上記問題点を解決し、デブプリーション形のＦＥＴを用いない基準電圧発生回路を提供することにある。

上記図７（ｂ）に示す従来技術の第１の問題点は、電圧リミッタ回路の動作の安定性について考慮されていないことである。一般に、図７（ｂ）の駆動回路Ｂのような帰還のかかった増幅器は、十分な位相余裕があるように設計しなければ、動作が不安定になる。これを図２（ａ），（ｂ）を用いて説明する。帰還をかけないときの増幅器の周波数対利得および周波数対位相の関係が図のようになっていたとすると、利得が０ｄＢになる周波数において、位相遅れが１８０°にどれだけ余裕があるかを示す数値が、位相余裕である。位相余裕が負であれば帰還増幅器は発振するし、正であっても余裕が小さい場合、動作が不安定になる。一般に安定に動作するためには位相余裕は４５°以上必要であると言われている。そのためには、周波数対利得の特性が折れ曲がる点（ポール）のうち、２番目の点Ｐ₂（傾きが６ｄＢ／octから１２ｄＢ／octに変わる点）における利得が０ｄＢ以下でなければならない。電圧リミッタ回路は、内部回路に安定な内部電源電圧を供給するのがその使命であるから、発振したり動作が不安定になったりしてはならないのはもちろんのことである。

この問題に対する対策としては、位相遅れを補償する各種の方法が、たとえばポール・アール・グレイ，ロバート・ジー・マイヤー共著，アナリシス・アンド・デザイン・オブ・アナログ・インテグレーテッド・サーキッツ，第２版，ジョン・ウィリー・アンド・サンズ社（Ｐaul Ｒ.Ｇray and Ｒobert Ｇ.Ｍeyer：Ａnalysys and Ｄesign of Ａnalog Ｉntergrated Ｃircuits，２nd Ｅd.，ＪohnＷiley and sons Ｉnc. に示されている。しかし、位相補償を実際の半導体装置の電圧リミッタ回路に適用するには、次のような問題がある。電圧リミッタ回路の負荷となる回路は、実際の半導体装置の内部回路であり、その中には容量，抵抗，インダクタンス，非線形素子、あるいはそれらの組合せなど極めて多種・多様なものが含まれる。しかも、それらの負荷が、時間的に一定ではなく、半導体装置の動作モードによって変化することがある。たとえば、半導体装置が動作状態にあるときと、待機状態にあるときとでは、負荷に流れる電流が大きく異なる。これによって、図７（ｂ）の駆動回路Ｂの出力段のバイアス条件が変化し、その結果増幅器全体の周波数特性も変化する。電圧リミッタ回路を安定に動作させるためには、このような複雑な性質をもった増幅器が常に安定に動作するようにする必要がある。それには、従来の位相補償法だけは不十分である。

上記従来技術の第２の問題点は、半導体チップ上の配置や配線について配慮されていないことである。特に、内部電源電圧Ｖ_Lで動作する回路が複数個ある場合の、電圧リミッタ回路の配置やその出力電圧Ｖ_Lの配線については配慮されていなかった。

本発明者らは、上記従来技術を半導体メモリに適用した場合、以下に述べるような問題が生ずることを発見した。図３および図４に上記従来技術を半導体メモリに適用した例を示す。図３において、１は半導体メモリチップ全体、３は周辺回路、７は電圧リミッタ回路のうちの駆動回路（電圧リミッタ回路のうちの基準電圧発生回路はここでは記載を省略してある）、１４ａ〜１４ｄはパルス発生回路、２ａ〜２ｄは微細ＭＯＳトランジスタで構成されているメモリマットである。

メモリマットは微細素子を使用しているため、内部電源電圧Ｖ_Lで動作させる。駆動回路７とパルス発生回路１４ａ〜１４ｄはこのための回路である。７は内部電源電圧Ｖ_Lを発生し、１４ａ〜１４ｄは振幅Ｖ_Lのパルスφ_P1〜φ_P4をそれぞれ発生する。この例では、パルス発生回路が１４ａ〜１４ｄの４個あるのに対して、駆動回路は７の１個だけである。したがって、この電圧リミッタ回路によって発生した内部電源電圧Ｖ_Lを各パルス発生回路に供給するためには、チップの上辺から下辺にわたる長い配線が必要であり、配線の寄生インピーダンスが大きくなって雑音発生の原因となる。このインピーダンスを小さくするために配線幅を太くすると、今度は配線のチップ上の占有面積が増すという問題が生ずる。

図４は、図３における配線が長くなるという問題を避けるために、各パルス発生回路に対応して１個ずつ駆動回路７ａ，７ｂ，７ｃ，７ｄを設けた例である。こうすれば、電圧リミッタ回路とパルス発生回路との間の配線長を短くすることができるが、パルス発生回路数と同じ数（ここでは４個）の電圧リミッタ回路が必要となる。したがって、電圧リミッタ回路のチップ上の占有面積および消費電流が図３の場合に比べて増加する。パルス発生回路の数がさらに大きくなった場合には、電圧リミッタ回路の占有面積と消費電力の増加は、高集積化，低消費電力化を目的とする半導体装置にとって重大な問題となる。

上記従来技術の第３の問題点は、ＣＭＯＳ回路の動作速度について考慮されていないことである。この問題を、微細加工技術の最先端を駆使して製造されるダイナミックランダムアクセスメモリ（以下ＤＲＡＭと略す）を用いて説明する。

図５は、Ｎウェル形ＣＭＯＳ・ＤＲＡＭの回路ブロック構成の一部を示す。図中のメモリセルアレー部はＰ形基板上にある。センスアンプ部はＮチャネルおよびＰチャネルＭＯＳトランジスタから成り、ＰチャネルＭＯＳトランジスタの基板に相当するＮウェルは電源電圧に接続されている。

アイ・エス・エス・シー・シー，エフ・エー・エム１８.６，１９８４年，第２８２頁（ＩＳＳＣＣ，ＦＡＭ１８.６，１９８４，ｐ２８２）において論じられているように、ＭＯＳトランジスタの寸法を小さくしてＤＲＡＭの集積度を上げて行くと、ＭＯＳトランジスタのホットキャリヤによるストレス耐圧の低下などの問題が生じる。これを防ぐために、集積度向上のために微細化が必要なメモリアレーで使用する電源電圧のみを、上記ストレス耐圧を考慮して下げることが考えられる。これは、たとえばＤＲＡＭの周辺回路部（Ｘデコーダ，Ｙデコーダなど）に外部電源電圧Ｖ_CC，センスアンプを含むメモリセルアレー部にＶ_CCより低い動作電圧Ｖ_L（｜Ｖ_L｜＜｜Ｖ_CC｜）を用いることである。すなわち、図５中のセンスアンプのＰチャネルＭＯＳトランジスタのソースにつながる電圧供給線をＶ_Lとし、周辺回路部の電圧供給線をＶ_CCとする。

しかしながら、ＣＭＯＳ・ＤＲＡＭにおいて、上述の如くメモリアレー部の動作電圧を低くすると、著しく動作速度が低下することが判明した。詳細な解析の結果、その原因がＰチャネルＭＯＳトランジスタのバックゲートバイアス効果によるしきい値電圧上昇であることが明らかになった。すなわち、Ｐ形基板中のＮウェル中に形成されたＰチャネルＭＯＳトランジスタのソースの電位が内部電源電圧Ｖ_L、Ｎウェル（ＰチャネルＭＯＳトランジスタのバックゲート）の電位が外部電源電圧Ｖ_CCであると、ＰチャネルＭＯＳトランジスタにＶ_CC−Ｖ_Lのバックゲートバイアスがかかり、そのしきい値電圧が上昇する。

図６は、ゲート長１.２μｍ、ゲート幅１０μｍのＰチャネルＭＯＳトランジスタのバックゲート（Ｎウェル）電圧とソース電圧との差（バックゲートバイアス）に対し、しきい値電圧をプロットしたものである。この例では、バックゲートバイアスが２Ｖ印加されると、約０.３５Ｖしきい値電圧が上昇する。現在ＬＳＩで多く用いられている電源電圧Ｖ_CCに対し、たとえばＶ_L＝３Ｖとすると、０.３５Ｖのしきい値電圧上昇は動作電圧の１０％を越えており、それがそのまま速度劣化につながる。

本発明の他の１つの目的は、上記第１の問題点を解決し、動作の安定は電圧リミッタ回路を提供することにある。

本発明の他の目的は、上記第２の問題点を解決し、低雑音，小占有面積，低消費電力の電圧リミッタ回路を提供することにある。

本発明の更に他の目的は、上記第３の問題点を解決し、高速かつ高信頼性のＣＭＯＳ・ＬＳＩ（large scale intergrated aircuit）を提供することにある。

本発明の目的は、上記した他、更に、超大規模集積回路の実際の構成を提供することにある。

本発明の更に他の目的は、超大規模集積回路の実際のレイアウトを提供することにある。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

〔１〕第１の発明は、動作状態と待機状態とをもつ論理回路と、上記論理回路に電源電圧を降圧した降圧電圧を供給するための第１の駆動回路と、上記論理回路に上記電源電圧を降圧した降圧電圧を供給するための第２の駆動回路と、基準電圧を発生する基準電圧発生回路とを有し、上記第１の駆動回路と上記第２の駆動回路とは上記論理回路の電源線に共通に接続され、上記第１の駆動回路は上記第２の駆動回路よりも電流駆動能力が大きく、上記動作状態においては、上記第１の駆動回路及び上記第２の駆動回路が活性化されて上記論理回路の電源線に降圧電圧を供給し、上記待機状態においては、上記第１の駆動回路が不活性とされ、上記第２の駆動回路が活性化されて上記第２の駆動回路が上記論理回路の電源線に降圧電圧を供給し、上記第１の駆動回路及び上記第２駆動回路は、ともに上記基準電圧発生回路から発生された上記基準電圧の入力を受ける。これにより、２つの駆動回路から必要最小限の電流駆動能力で降下電圧を供給することができる。

〔２〕このとき上記〔１〕において、上記第１の駆動回路は、第１及び第２の入力をもつ第１の差動増幅器と、上記第１の差動増幅器に接続される第１の出力段とを有し、上記第１の差動増幅器の上記第１の入力には基準電圧が入力され、上記第１の差動増幅器の上記第２の入力には上記第１の出力段から帰還された電圧が入力されるようになっており、上記第１の駆動回路が不活性とされるときには、上記第１の差動増幅器への上記電源電圧の供給が遮断され、上記第１の駆動回路の出力は高インピーダンスとされるように構成することができる。

〔３〕上記〔２〕において、 上記第１の差動増幅器と上記第１の差動増幅器に上記電源電圧を供給する電源線との間に第１のＭＯＳＦＥＴが設けられ、
上記第１のＭＯＳＦＥＴは上記電源電圧に対応する振幅を有する制御信号により制御されるように構成することができる。

〔４〕上記〔１〕において、上記第２の駆動回路は、第１及び第２の入力をもつ第２の差動増幅器と、上記第２の差動増幅器に接続される第２の出力段とを有し、上記第２の差動増幅器の上記第１の入力には基準電圧が入力され、上記第２の差動増幅器の上記第２の入力には上記第２の出力段から帰還された電圧が入力されるようになっており、上記第２の駆動回路が不活性とされるときには、上記第２の差動増幅器への上記電源電圧の供給が遮断され、上記第２の駆動回路の出力は高インピーダンスとされるように構成することができる。

〔５〕上記〔４〕において、 上記第２の差動増幅器と上記第２の差動増幅器に上記電源電圧を供給する電源線との間に第２のＭＯＳＦＥＴが設けられ、上記第２のＭＯＳＦＥＴは上記電源電圧に対応する振幅を有する制御信号により制御される。

〔６〕第２の発明は、 動作状態と待機状態とをもつ論理回路と、上記論理回路に電源電圧を降圧した降圧電圧を供給するための第１の駆動回路と、上記論理回路に上記電源電圧を降圧した降圧電圧を供給するための第２の駆動回路とを有し、上記第１の駆動回路と上記第２の駆動回路とは上記論理回路の電源線に共通に接続され、上記第１及び第２の駆動回路のそれぞれは、上記電源電圧を与える第１の電位点及び第２の電位点と、第１及び第２の入力をもつ差動増幅器と、上記差動増幅器の電源電圧の供給を制御する第１ＭＯＳトランジスタと、上記第１の電位点と出力ノードとの間にソース・ドレイン経路を有し上記差動増幅器の出力をゲートに受ける第２ＭＯＳトランジスタと、上記第２ＭＯＳトランジスタのソースとゲートとの間にソース・ドレイン経路を有する第３ＭＯＳトランジスタと、上記第２の電位点と上記出力ノードとの間にソース・ドレイン経路を有する第４ＭＯＳトランジスタとを有し、上記動作状態において、上記第１の駆動回路と上記第２の駆動回路とは上記論理回路に降圧電圧を供給し、上記待機状態において、上記第１の駆動回路が不活性とされ、上記第２駆動回路が活性化されて上記論理回路に降圧電圧を供給し、上記待機状態において、上記第１の駆動回路の上記第１ＭＯＳトランジスタを非導通状態とし上記第１の駆動回路の上記差動増幅器への電源電圧の供給を遮断し、上記第１の駆動回路の上記第３ＭＯＳトランジスタを導通状態とし上記駆動回路の出力を高インピーダンスとし、上記第１の駆動回路の上記第４ＭＯＳトランジスタは、上記第１の駆動回路が活性化されたときに導通状態とされ、不活性とされたときに非導通状態とされ、上記第２の駆動回路の上記第４ＭＯＳトランジスタは、上記第２の駆動回路が活性化されたときに導通状態とされ、不活性とされたときに非導通状態とされる。これによれば、第２状態において、第１の駆動回路が不活性とされたときに第１の駆動回路の第４ＭＯＳトランジスタを非導通とすることで、第２駆動回路が出力降圧電圧が引き抜かれるのを防ぐことができ、そのことが、回路の消費電力の低減を達成する。

〔７〕上記〔６〕において、上記第１の駆動回路は、上記第２の駆動回路よりも電流駆動能力を大きくすることができる。また、上記第１の駆動回路及び上記第２の駆動回路は、ともに上記基準電圧発生回路から発生された上記基準電圧の入力を受けるようにすることができる。さらに、上記差動増幅器の上記第１の入力には基準電圧が入力され、上記差動増幅器の上記第２の入力には上記第２ＭＯＳトランジスタのソース・ドレイン経路を介して上記降圧電圧が入力されるように構成することができる。上記制御信号は、上記電源電圧に対応する振幅を有する。上記第２及び第３ＭＯＳトランジスタは、ＰＭＯＳトランジスタとすることができる。

以上本発明によれば、超大規模半導体集積回路を実際に設けることができ、かつ、これらの特性、安定化等も達成することができる。

以下、本発明を実施例を用いて説明する。
この説明は、理解を容易にする為に、第１，第２，第３のグループに分け、この順に説明する。よって、それぞれのグループにおいて実際の超大規模集積回路への応用が説明される。しかし、これは、これらのグループが全く独立のものを意味するものでないことは、当業者であれば、理解できるであろう。すなわち、これらのグループは、それぞれ組み合せて実施することが技術的に可能である場合には、その組み合わせを当然に示唆しているのである。更に、以下の説明で明らかになるが、第１，第２、及び第３のグループは、互いに排せきしあう技術ではなく、ほとんどの場合、組合せることにより、より相乗的に効果を発揮する技術であることは、当業者であれば、理解しうるであろう。

〔第１グループ〕
以下、本発明の第１のグループの実施例を図面により説明する。以下の説明では正の基準電圧を発生する場合について説明するが、トランジスタの極性等を逆にすることによって負の基準電圧を発生することもできる。

図１（ａ）に本発明の第１の実施例の回路図を示す。この回路は、ＮチャネルＭＯＳＦＥＴ・Ｑ₆₁〜Ｑ₆₃とＰチャネルＭＯＳＦＥＴ・Ｑ₆₄，Ｑ₆₅から成り、Ｖ_DDは正電圧の外部電源である。ＮチャネルＭＯＳＦＥＴのうち、Ｑ₆₂とＱ₆₃は標準しきい値電圧Ｖ_TEを持つエンハンスメント形ＦＥＴ（以下ＥＭＯＳと略す）であり、Ｑ₆₁はＶ_TEよりも高いしきい値電圧Ｖ_TEEを持つエンハンスメント形ＦＥＴ（以下ＥＥＭＯＳと略す）である。以下、この回路の動作を説明する。

ＰチャネルＭＯＳＦＥＴ・Ｑ₆₄とＱ₆₅とは、ゲートおよびソースを共有しており、いわゆるカレントミラー回路７０を構成している。すなわち、Ｑ₆₄のドレイン電流Ｉ₁とＱ₆₅のドレイン電流Ｉ₂との比が一定になるように動作する。その電流比（ミラー比）は、Ｑ₆₄とＱ₆₅との定数比によって定まる。Ｑ₆₁〜Ｑ₆₃の定数が等しく、いずれも飽和領域で動作しているとすると、次の３式が成り立つ。

Ｉ₁＝(β_EE／２)・(Ｖ₁−Ｖ_TEE)² …（７）
Ｉ₁＝(β_E／２)・(Ｖ₁−Ｖ_R−Ｖ_TE)² …（８）
Ｉ₂＝(β_E／２)・(Ｖ_R−Ｖ_TE)² …（９）
ここでβ_EEはＥＥＭＯＳ（Ｑ₆₁）のコンダクタンス係数、β_EはＥＭＯＳ（Ｑ₆₂，Ｑ₆₃）のコンダクタンス係数、Ｖ₁はノード６１の電圧である。（７）〜（９）式より、
Ｖ₁＝２Ｖ_R …（10）
Ｖ_R＝(Ｖ_TEE−ｘＶ_TE)／(２−ｘ) …（11）
ただし、
ｘ＝(αβ_E)／(β_EE) …（12）
ここでαはカレントミラー回路７０のミラー比（Ｉ₁：Ｉ₂＝α：１）である。特にＱ₆₄とＱ₆₅の定数が同一の場合はα＝１である。このとき、β_EE≒β_Eならば
Ｖ_R＝Ｖ_TEE−Ｖ_TE …（13）
となる。すなわち、基準電圧Ｖ_RとしてＥＥＭＯＳとＥＭＯＳとのしきい値電圧の差の電圧が得られ、これは外部電源Ｖ_DDの電圧に依存しない安定な電圧である。なお、Ｖ_RのかわりにＶ₁（＝２Ｖ_R）を基準電圧として用いてもよい。

この基準電圧発生回路の特徴は、前記の従来技術に比べてＭＯＳＦＥＴの特性を合せることが容易なことである。Ｑ₆₁〜Ｑ₆₃を飽和領域で動作させるためには、Ｖ_TEE≧２Ｖ_TE、すなわちＶ_TEE−Ｖ_TE≧Ｖ_TEであればよい。しきい値電圧差Ｖ_TEE−Ｖ_TEは従来に比べて小さく（たとえば０.７Ｖでき、チャネル領域の不純物プロファイルの相違を従来に比べて小さくできるからである。

本発明による回路ではしきい値電圧の温度依存性ｄＶ_T／ｄＴの差異を小さくできるので、温度に対しても安定な基準電圧を得ることができるが、さらに温度依存性を小さくするにはミラー比αを調整すればよい。次にその方法を説明する。（１１）式を温度Ｔによって微分すると、
dＶ_R／dＴ＝(1／(2−ｘ))・(dＶ_TEE／dＴ)
−(ｘ／(2−ｘ))・(dＶ_TE／dT)…（14）
したがってｄＶ_TEE／ｄＴ＝ｘ・ｄＶ_TE／ｄＴとなるようにミラー比αを設定すれば、基準電圧の温度依存性ｄＶ_R／ｄＴ＝０にできる。

なお、本回路に用いるＭＯＳＦＥＴのチャネル長は、ある程度長い方が望ましい。たとえば、半導体装置の他の回路でチャネル長１μｍ程度のＭＯＳＦＥＴが用いられていたとしても、本回路ではそれよりも長い、たとえば５μｍ以上のチャネル長のＭＯＳＦＥＴを用いるのがよい。（７）〜（９）式では簡単のため、飽和領域のドレイン電流はゲート・ソース間電圧にのみ依存するとしたが、実際にはドレイン・ソース間電圧によっても多少変化する。チャネル長が長いほどこの変化の割合（ドレインコンダクタンス）が小さく、したがって基準電圧の安定度が良くなる。また、短チャネル効果によるしきい値電圧変動を抑えるためにも、チャネル長は長い方がよい。

図１ (ａ)，(ｂ)，(ｃ) の回路では、基準電圧を作るためのＭＯＳＦＥＴ・Ｑ₆₁〜Ｑ₆₃のバックゲートはそれぞれのソースに接続されているが、共通の基板端子に接続するようにしてもよい。しかし、ＭＯＳＦＥＴのしきい値電圧はバックゲート電圧によって変化するので、その影響を避けるためにはソースに接続した方がよい。

ここで本発明に用いるカレントミラー回路について補足しておく。カレントミラー回路は、図１（ａ）の実施例に用いられている２個のＭＯＳＦＥＴから成る回路に限られない。たとえば、図１（ｂ）または（ｃ）の回路でもよい。これらの回路はそれぞれカスコード形，ウィルソン形という名称で知られている回路である。これらの回路の特徴は、ミラー特性が良いことである。すなわち、図１（ａ）のカレントミラー回路では、Ｑ₆₄とＱ₆₅のドレイン・ソース間電圧の変化によってミラー比αがわずかに変化するが、図１（ｂ）または図１（ｃ）の回路ではその変化量が少ない。したがって、本発明に適用した場合、ミラー比をより正確に設定でき、より安定な基準電圧を得ることができる。また、カレントミラー回路としては、図１（ｄ）に示すような、ＭＯＳＦＥＴのかわりにバイポーラトランジスタを用いた回路でもよい。以下の実施例では、簡単のため、主として図１（ａ）のカレントミラー回路を用いた図を掲げてあるが、これらの実施例に図１（ｂ）〜（ｄ）の回路を適用してもよいことは言うまでもない。

図８に本発明の第２の実施例を示す。この回路は図１（ａ）のＱ₆₃を抵抗Ｒ₆₁で置き換えたものである。Ｑ₆₁とＱ₆₂の定数が等しく、いずれも飽和領域で動作しているとすると、次の３式が成り立つ。

Ｉ₁＝(β_EE／２)・(Ｖ₁−Ｖ_TEE)² …（15）
Ｉ₁＝(β_E／２)・(Ｖ₁−Ｖ_R−Ｖ_TE)² …（16）
Ｉ₂＝Ｖ_R／Ｒ₆₁ …（17）
これらの式より、ミラー比α＝１，β_EE≒β_Eとして計算すると、
Ｖ_R＝Ｖ_TEE−Ｖ_TE …（18）
となり、基準電圧Ｖ_RとしてＥＥＭＯＳとＥＭＯＳとのしきい値電圧の差の電圧が得られる。

本実施例の特徴は、ＥＥＭＯＳとＥＭＯＳとのしきい値電圧の差を、図１（ａ）の場合よりもさらに小さくできる（原理的にはいくら小さくてもよい）ことである。そのため、ＭＯＳＦＥＴの特性を合せることがさらに容易である。ただし、通常のＭＯＳプロセスでは、一般に抵抗よりもＭＯＳＦＥＴの方が占有面積が小さくできるので、しきい値電圧差がある程度大きくてもよい場合は図１（ａ）の実施例の方が望ましい。

図９（ａ）に本発明の他の実施例を示す。図１（ａ）の実施例との相違点は、電流Ｉ₁とＩ₂との比を一定に保つ方法にある。図１（ａ）の場合は、カレントミラー回路７０が直接Ｉ₁とＩ₂の比を一定に保っていたが、本実施例では２組のカレントミラー回路７１および７２が間接的にこれを実現する。すなわち、４個のＮチャネルＭＯＳＦＥＴから成るカレントミラー回路７１（これは前述のカスコード形である）がＩ₂とＩ₃とを一定比に保つと同時に、２個のＰチャネルＭＯＳＦＥＴから成るカレントミラー回路７２がＩ₃と（Ｉ₁＋Ｉ₂）とを一定比に保つ。これによりＩ₁とＩ₂との比が一定に保たれる。たとえば、回路７１のミラー比をＩ₂：Ｉ₃＝１：１、回路７２のミラー比をＩ₃：（Ｉ₁＋Ｉ₂）＝１：２とすれば、Ｉ₁：Ｉ₂＝１：１となる。

本実施例の特徴は、Ｑ₆₂のドレイン・ソース間電圧がほぼ一定になることである。図１（ａ）の実施例では、Ｑ₆₂のドレイン（ノード６２）の電圧はほぼＶ_DD−｜Ｖ_TP｜（Ｖ_TPはＰチャネルＭＯＳＦＥＴのしきい値電圧）であり、これは外部電源電圧Ｖ_DDの変動によって変化する。ドレイン電圧の変化は、ドレインコンダクタンスによるドレイン電流の変化をもたらし、基準電圧Ｖ_Rの変動を招く。それに対して本実施例では、Ｑ₆₂のドレイン電圧は２Ｖ_Rに保たれているので、Ｖ_DDに対してより安定な基準電圧を得ることができる。

図９（ｂ）の回路の同様な趣旨の実施例である。この回路では、２個のＥＥＭＯＳから成るカレントミラー回路７３がＩ₂とＩ₄とを一定比に保ち、２個のＰチャネルＭＯＳＦＥＴから成るカレントミラー回路７２が、Ｉ₄と（Ｉ₁＋Ｉ₂）とを一定比に保つことにより、Ｉ₁とＩ₂の比が一定に保たれる。

これまでの実施例は、いずれもＮチャネルＭＯＳＦＥＴのしきい値電圧差を基準とする回路であったが、ＰチャネルＭＯＳＦＥＴのしきい値電圧差を、基準とすることもできる。図１０（ａ），（ｂ）にその例を示す。Ｑ₇₄は標準しきい値電圧Ｖ_TPを持つＰチャネルＭＯＳＦＥＴであり、Ｑ₇₃はＶ_TPよりも低い（負で絶対値が大きい）しきい値電圧Ｖ_TPEを持つＰチャネルＭＯＳＦＥＴである。Ｑ₇₄とＱ₇₃がいずれも飽和領域で動作しているとすると、次の２式が成り立つ。

Ｉ₁＝（β_PE／２)・(−Ｖ₃−Ｖ_TPE)² …（19）
Ｉ₂＝（β_P／２)・(Ｖ_R−Ｖ₃−Ｖ_TP)² …（20）
ここでＶ₃はノード６３の電圧、β_PE，β_EはそれぞれＱ₇₃，Ｑ₇₄のコンダクタンス係数である。こららの式より、Ｉ₁：Ｉ₂＝１：１、β_PE≒β_Eとして計算すると、
Ｖ_R＝Ｖ_TP−Ｖ_TPE …（21）
となり、基準電圧Ｖ_RとしてＰチャネルＭＯＳＦＥＴのしきい値電圧差が得られる。

本実施例は、Ｐ形の基板上に形成される半導体集積回路であって安定な基準電圧を必要とするものに組み込むのに好適である。前述のように、基準電圧を作るためのＭＯＳＦＥＴのバックゲートはそれぞれのソースに接続することが望ましい。しかし、Ｐ形の基板上の半導体集積回路では、ＮチャネルＭＯＳＦＥＴは基板上に直接形成され、そのバックゲートはすべて共通の基板端子に接続されるのが普通である。したがって基板電圧が変動すると、ＮチャネルＭＯＳＦＥＴのしきい値電圧が変化する。それに対して、ＰチャネルＭＯＳＦＥＴはＮ形のウェル内に形成されるので、各ＭＯＳＦＥＴのバックゲート（ウェル）をソースに接続することによって、基板電圧変動の影響を受けないようにすることができる。たとえば、ＤＲＡＭでは、Ｐ形の基板を用い、チップ上に設けた基板電圧発生回路で発生した電圧（通常−３Ｖ程度）を基板に印加するのが普通である。しかしこの基板電圧は、外部電源電圧の変動やメモリの動作によって変動しやすい。このような場合には、本実施例の回路が特に有効である。逆に、Ｎ形の基板上に形成される半導体集積回路では、ＮチャネルＭＯＳＦＥＴのしきい値電圧差を基準とする回路の方がよい。

図１０（ｂ）も同様にＰチャネルＭＯＳＦＥＴのしきい値電圧差を基準とする回路である。これまでの実施例との相違点は、動作点（動作電流）の設定方法にある。これまでの実施例は、基準電圧発生回路内で自動的に動作点が定まる、いわゆるセルフバイアス方式の回路であった。しかし、本回路では、動作点を設定するための回路７６が独立に設けられている。動作点設定回路７６に流れる電流Ｉ₅は、主として抵抗Ｒ₆₂（ＭＯＳＦＥＴで置換してもよい）によって定まる。基準電圧発生回路の動作電流Ｉ₁およびＩ₂は、Ｉ₅と２組のカレントミラー回路７２および７５によって定まる。たとえば、回路７２のミラー比をＩ₅：（Ｉ₁＋Ｉ₂）＝１：２、回路７５のミラー比をＩ₅：Ｉ₂＝１：１とすれば、Ｉ₁＝Ｉ₂＝Ｉ₅となる。

本回路は、動作点設定回路が独立しているので、セルフバイアス方式の回路よりも、デバイスのばらつきによる動作点の変動が少なく、したがって消費電流のばらつきが少ないという特徴がある。

なお、セルフバイアス方式の回路では、起動回路を付けておくことが望ましい。起動回路とは、回路が望ましくない安定点に陥るのを防止するための回路である。たとえば図９（ａ）の回路では、望ましい安定点は前述のように正常にＶ_Rを発生している状態であり、このときノード６３の電圧Ｖ₃＝２Ｖ_R、ノード６４の電圧Ｖ₄≒Ｖ_DD−｜Ｖ_TP｜である。しかし、これ以外にもＩ₁＝Ｉ₂＝０という安定点があり、このときＶ₃＝０、Ｖ₄＝Ｖ_DD、ＶＲ＝０である。回路がこの安定点に陥るのを防ぐには、たとえば図１１に示すような起動回路７７を付ければよい。ＰチャネルＭＯＳＦＥＴ・Ｑ₇₅，Ｑ₇₆および抵抗Ｒ₆₃（ＭＯＳＦＥＴによって置換してもよい）は電流源を構成している。回路が望ましくない安定点にあるときはＶ₃＝０でＥＥＭＯＳ・Ｑ₇₇は非常通状態であるから、ノード６０が電流源によって充電される。するとＱ₇₈が導通状態になってノード６３の電圧を上昇させ、回路を望ましくない安定点から脱出させるように働く。回路が望ましい安定点に到達するとＶ₃がＶ_TEEを越えてＱ₇₇が導通状態になり、ノード６０の電圧が下がる。するとＱ₇₈は非導通状態になり、基準電圧発生回路本体の動作には影響を及ぼさなくなる。

次に、本発明をＤＲＡＭに適用した例を示す。図１２は、メモリアレーを外部電源電圧Ｖ_CCよりも低い内部電圧Ｖ_Lで動作させるために、オンチップ電圧リミッタを設けたＤＲＡＭの構成図である。内部電圧Ｖ_Lを発生するために、本発明による基準電圧発生回路を用いている。図中、６は本発明による基準電圧発生回路、２４は差動アンプ、７ａおよび７ｂはバッファ、３０はワード線昇圧回路、２はメモリセルＭＣを縦横に配列したメモリアレー、３３はセンスアンプ、３１はワードドライバである。

差動アンプ２４と２個の抵抗Ｒ₂₁，Ｒ₂₂は、基準電圧発生回路６の出力電圧Ｖ_Rから、次式のようにメモリアレーの動作電圧Ｖ_R′を作るための回路である。

Ｖ_R′＝((Ｒ₂₁＋Ｒ₂₂)／(Ｒ₂₂))・Ｖ_R …（22）
Ｖ_Rは、前述のようにＦＥＴのしきい値電圧差を基準としているため、必ずしもメモリアレーの動作電圧として適当な電圧であるとは限らない。そのためにこの回路によってＶ_RからＶ_R′への変換を行っている。たとえば、Ｖ_R＝１Ｖ，Ｖ_R′＝３Ｖならば、Ｒ₂₁：Ｒ₂₂＝２：１とすればよい。また、Ｒ₂₁とＲ₂₂を可変にして、Ｖ_R′の微調整、いわゆるトリミングができるようにしてもよい。トリミングの方法としては、たとえば前記米国特許に記載されている方法を用いることができる。

バッファ７ａおよび７ｂは、Ｖ_R′の電流駆動能力を高めるための回路である。バッファは、ＭＯＳＦＥＴ・Ｑ₂₁〜Ｑ₂₄と電流源Ｉ₂₅から成る差動アンプと、ＭＯＳＦＥＴ・Ｑ₂₆と電流源Ｉ₂₇から成る出力段によって構成されている。なお、７ｂの構成は７ａと同一なので、図では記載を省略してある。この回路は、出力段から差動アンプの入力へフィードバックがかかっているので、出力Ｖ_L1，Ｖ_L2の電圧が入力電圧Ｖ_R′に追随するように動作する。すなわち、電圧値はそのままで駆動能力の大きな出力Ｖ_L1，Ｖ_L2を得ることができる。Ｖ_L1，Ｖ_L2は、それぞれセンスアンプ，メモリセルのワード線を駆動するのに用いられる。本実施例では、ワード線電圧をメモリアレーの動作電圧（ここではＶ_L1）よりも高くする、ワードブーストと呼ばれる手法を用いている。そのために、ワード線昇圧回路３０を設けてある。そのために、ワード線昇圧回路３０を設けてある。ただし、３０の電源は、外部電源Ｖ_CCではなく内部電源Ｖ_L2である。したがって、ワード線駆動信号φ_XはＶ_L2を基準に昇圧される。ワードドライバ３１は、φ_Xとデコーダ出力ＸＤとを受けて、ワード線ＷＬを駆動する。

本実施例に用いられているセンスアンプ３３は、ＰチャネルＭＯＳＦＥＴ・Ｑ₁₂₅，Ｑ₁₂₆とＮチャネルＭＯＳＦＥＴ・Ｑ₁₂₇，Ｑ₁₂₈から成る、通常のＣＭＯＳセンスアンプである。３３は、φ_Sを高レベルに、／φ_Sを低レベルにしてＭＯＳＦＥＴ・Ｑ₁₃₆，Ｑ₁₃₇を導通させることにより、起動される。ただし、Ｑ₁₃₇のソースは、外部電源Ｖ_CCではなく内部電源Ｖ_L1に接続されているので、３３は動作することにより、データ線の高レベル側はＶ_L1に、低レベル側は設置電位になる。すなわち、データ線の振幅はＶ_L1に抑えられる。

次に、本発明をＤＲＡＭに適用した他の実施例を紹介する。図１３は本発明を適用した１６ＭビットＤＲＡＭの回路図、図１４はチップ内レイアウト図、図１５は電圧リミッタ１３の詳細レイアウト図である。なお、レイアウト図においては、簡単のため、一部の回路は記載を省略してある。図中、１は半導体チップ、２はメモリアレー、３１はワードドライバ、３２はロウデコーダ、３３はセンスアンプ、３４はデータ線プリチャージ回路、３５はデータ線選択回路、３６Ｌおよび３６Ｒはスイッチ回路、３７はカラムデコーダ、３８はメインアンプ、３９はデータ出力バッファ、４０はデータ入力バッファ、４１は書込み回路、４２はロウアドレスバッファ、４３はカラムアドレスバッファ、４４はタイミング発生回路、４５はセンスアンプ駆動信号発生回路、４６はワード線電圧発生回路、４７はデータ線プリチャージ線圧発生回路、４８は基板電圧発生回路である。電圧リミッタ回路１３の中の６は本発明による基準電圧発生回路、６ａは電圧変換回路、７ａ，７ｂ，７ｃは駆動回路、４ａ，４ｂ，４ｃは接地Ｖ_SSのボンディングパッド、５ａ，５ｂは外部電源電圧Ｖ_CCのボンディングパッドである。基準電圧発生回路６は外部電源電圧Ｖ_CC（ここでは５Ｖ）に対して安定化された電圧Ｖ_R（ここでは１.１Ｖ）を発生し、電圧変換回路６ａはそれぞれＶ_R′（ここでは３.３Ｖ）に変換する。駆動回路は、Ｖ_R′をもとに、メモリアレー用の電源電圧Ｖ_L1、周辺回路用の電源電圧Ｖ_L2を発生する。この例では、Ｖ_L1，Ｖ_L2の電圧レベルは、ともに３.３Ｖである。

本実施例の第１の特徴は、周辺回路にも電圧リミッタ回路を適用したことである。Ｖ_L1は４５および４７に、Ｖ_L2は３２，３７，３８，４０，４１，４２，４３，４４，４６，４８にそれぞれ供給される。すなわち、データ出力バッファ３９以外の回路は内部電源電圧Ｖ_L1もしくはＶ_L2で動作する。周辺回路をも外部電源電圧Ｖ_CCよりも低い安定化された電圧Ｖ_L1で動作させることにより、周辺回路で消費される電力を低減することができ、またその動作を安定化することができる。

本実施例の第２の特徴は、電圧リミッタ回路１３を半導体チップの中央に配置したことである。これにより、内部電源電圧Ｖ_L1，Ｖ_L2の配線１１ａ，１１ｂのインピーダンスによる電圧降下が小さくなる。そのため、Ｖ_L1，Ｖ_L2を電源とする回路の動作が安定かつ高速になる。

本実施例の第３の特徴は、接地配線の方法にある。まず、基準電圧発生回路および電圧変換回路用としては、専用の短い接地配線８を設ける。次に、駆動回路用としては接地配線９ａおよび９ｂを設ける。そして、電圧リミッタ回路用のボンディングパッド４ｂは、他の回路用のボンディングパッド４ａ，４ｃとは別に設ける。これにより、各回路が動作するときに流れる電流によって接地配線上に発生する雑音が、他の回路に悪影響を与えるのを防止できる。特に、基準電圧発生回路および電圧変換回路の接地配線に雑音が生ずると、内部電源電圧Ｖ_L1，Ｖ_L2のレベルが変動し、チップ内のほとんどすべての回路に影響を与えるので、この配線８は極力短くし、かつ他の接地配線とは分離しておくことが望ましい。そのためには、ポンディングパッドから別にしておくのが最も望ましいが、ボンディングパッドは共通にして配線の取り出し部から分離するという方式でもよい。また、図には示していないが、メモリアレー用の接地配線も、他の配線とは分離しておくことが望ましい。なぜならば、ＤＲＡＭでは、センスアンプが増幅動作を行うとき、多数のデータ線（その容量は通常合計数千ｐＦ）が同時に充放電され、接地配線に大きな雑音が発生するからである。

本実施例の第４の特徴は、電源配線の方法にある。外部電源電圧Ｖ_CC用のボンディングパッドは、メモリアレー用の５ａと、周辺回路用の５ｂとで別に設ける。メモリアレー用の駆動回路７ａは５ａに、周辺回路用の駆動回路７ｂ，７ｃは５ｂにそれぞれ近接して配置する。これにより、電源電圧１０ａ，１０ｂでの電圧降下を低減できる。もちろんこの電圧降下分は各駆動回路で吸収するようになっているが、降下分があまりに大きいと吸収しきれなくなり、内部電源電圧Ｖ_L1もしくはＶ_L2の低下を招くことがある。これを防ぐためには、本実施例のように、配線１０ａ，１０ｂのインピーダンスを小さくすることが望ましい。周辺回路用とメモリアレー用とでボンディングパッドを別に設けたのは、上述の接地の場合と同様、回路が動作するときに流れる電流によって電源電線上に発生する雑音が、他の回路に悪影響を与えるのを防止するためである。基準電圧発生回路および電圧変換回路用の電源は、ここでは５ｂから配線しているが、もちろん別のボンディングパッドを設けてもよい。

なお、図には示していないが、データ出力バッファ用の接地配線および電源配線も、他の接地配線および電源配線とはそれぞれ分離しておくことが望ましい。なぜならば、データ出力バッファが動作するときには外部負荷（通常数百ｐＦ）が充放電されるため、接地配線および電源配線（データ出力バッファは外部電源電圧Ｖ_CCで直接動作する）に大きな雑音が発生するからである。

以下、本実施例の各部について詳細に説明する。

まず、基準電圧発生回路６について述べる。基準電圧発生回路としては、図１（ａ）〜（ｄ），図８〜図１１に示した回路を用いることができる。ここで、前述のように、基板電位変動の影響を少なくするためには、各ＭＯＳＦＥＴのバックゲートはそれぞれのソースに接続することが望ましい。たとえば図１０（ａ），（ｂ）の回路では、ＰチャネルＭＯＳＦＥＴ・Ｑ₇₃とＱ₇₄とのしきい値電圧差が基準電圧Ｖ_Rとなる。この場合は、Ｑ₇₃とＱ₇₄としては、たとえば図１６（ａ），（ｂ）に示す構造のＰチャネルＭＯＳＦＥＴを用いればよい。同図１６（ａ）はレイアウト図、図１６（ｂ）は断面図である。図中、１０１はＰ形の半導体基板、１０２はＮ形のウェル、１０３はＮ＋拡散層、１０７はＰ＋拡散層、１０４はアイソレーション用のＳｉＯ₂、１０６はゲートとなる多結晶シリコンもしくは金属、１１３は層間絶縁膜、１０８は配線層、１１５は保護膜、１１６はコンタクト孔である。ソース拡散層（図の左側のＰ＋拡散層）とＮウェルとが、配線層１０８によって接続されている。この端子が図１０（ａ），（ｂ）の回路図のノード６６に相当する。この構造は通常のＣＭＯＳプロセスで作ることができる。図１７（ａ），（ｂ）は、ウェルを二重構造にした例である。図中，１１１はＮ形の基板、１１２はＰ形のウェルである。このように、ウェルを二重構造にして、外側のウェル１１２の電位を固定（たとえば接地）することにより、基板１１１とＭＯＳＦＥＴのバックゲート１０２とが静電的にシールドされる。したがって、それらの間の寄生容量を介した干渉雑音を防止でき、基板電位変動の影響をほぼ完全になくすることができる。なお、基板１１１はたとえば外部電源Ｖ_CCに接続すればよい。この構造は通常のＣＭＯＳプロセスにウェルを形成する工程を一つ追加するだけで作ることができ、比較的低コストで大きな効果が得られる。

図１（ａ）〜（ｄ）、図８、図９（ａ），（ｂ）図１１の回路では、ＮチャネルＭＯＳＦＥＴ・Ｑ₆₁とＱ₆₂とのしきい値電圧差が基準電圧となる。これらの回路を用いる場合は、図１６（ａ），（ｂ）または図１７（ａ），（ｂ）において導電形を逆にした構造のＮチャネルＭＯＳＦＥＴを用いればよい。

基準電圧を発生するための一対のＭＯＳＦＥＴ図１０（ａ），（ｂ）の場合はＱ₇₃とＱ₇₄、図１（ａ）〜（ｄ）、図８、図７（ａ），（ｂ）、図１１の場合はＱ₆₁とＱ₆₂）のレイアウトパターンは、幾何学的に合同な図形とし、配置する方向も同一にするのが、製造プロセスのばらつきの影響を少なくする意味で望ましい。たとえば、ソース・ドレイン拡散層上のコンタクト孔の配置方法を同一にすることにより、拡散層抵抗の影響を同じにすることができる。また、チャネルの方向を同じにすることにより、結晶面方向による移動度の差の影響をなくすことができる。

次に、電圧変換回路６ａについて述べる。電圧変換回路の一実現方法を図１８に示す。図中、２４は差動増幅器、２５はトリミング回路、Ｑ₃₉〜Ｑ₄₇およびＱ₄₉はＰチャネルＭＯＳＦＥＴ、Ｆ₄〜Ｆ₇はヒューズである。これに関連する実施例が図３５，図３７，図３９（ａ）で説明されるので、これを参照すれば、一層明らかになるであろう。この回路は、基準電圧Ｖ_Rの定数倍の電圧Ｖ_R′を発生する。また、製造プロセスなどによるＶ_Rのばらつきを補償するための電圧の微調整（トリミング）が可能である。

差動増幅器２４の入力端子の一方には、Ｖ_Rが入力され、他方にはＶ_R′をＭＯＳＦＥＴＱ₄₄〜Ｑ₄₇およびＱ₃₉〜Ｑ₄₂によって分割した電圧Ｖ_R″が帰還されている。２４の増幅率が十分大きいとすれば、出力電圧Ｖ_R′は次式で与えられる。

Ｖ_R′＝((Ｒ_T1＋Ｒ_T2)／Ｒ_T2)・Ｖ_R
ここで、Ｒ_T1はＱ₄₄〜Ｑ₄₇から成る回路を等価的に抵抗とみなしたときの抵抗値、Ｒ_T2はＱ₃₉〜Ｑ₄₂から成る回路を等価的に抵抗とみなしたときの抵抗値である。ヒューズを切断することによりＲ_T1，Ｒ_T2が変わるので、Ｖ_R′を調整することができる。Ｖ_R，Ｖ_R′の標準値は、前述のようにそれぞれ１.１Ｖ，３.３Ｖであるから、ヒューズを切断しないときはＲ_T1：Ｒ_T2＝２：１としておく。Ｖ_R＞１.１ＶのときはＦ₄〜Ｆ₆を切断することによりＲ_T2を大きくし、Ｖ_R＜１.１ＶのときはＦ₇を切断することによりＲ_T1を大きくして、Ｖ_R′が標準値から大きくはずれないように調節することができる。

ＭＯＳＦＥＴ・Ｑ₄₉およびＱ₅₀はテストモードのときにＶ_R′＝０Ｖとするためのものである。テストモードのときは信号Ｔ_EがＶ_CCレベルになり、出力Ｖ_R′は０Ｖになる。

図１８に示した回路は、米国特許第４１００４３７号に記載されている回路に比べて、通常のＭＯＳプロセスで作った場合の占有面積が小さいという利点がある。すなわち、米国特許に記載されている回路では、出力電圧Ｖ_R′を分割するための素子として、抵抗を用いていたのに対し、図１８の回路ではＭＯＳＦＥＴを用いている。回路の消費電流を低減するためには、電圧分割用素子の等価抵抗はかなり大きく（数百ｋΩ程度）なければならない。通常のＭＯＳプロセスでは、抵抗よりもＭＯＳＦＥＴの方が、小面積で等価抵抗の大きい素子が得られる。ただし、ＭＯＳＦＥＴを用いると、そのしきい値電圧の変動によってＶ_R′の特性が変動することが懸念されるが、ＭＯＳＦＥＴのチャネル幅・チャネル長を十分大きくしてばらつきを抑え、バックゲートをソースに接続して基板電位変動の影響を回避し、さらにしきい値電圧のばらつき分も見込んでヒューズの切断方法を選択することにより、解決できる。なお、このトリミングに用いるＭＯＳＦＥＴは、基板電位変動の影響を少なくするため、図１６（ａ），（ｂ）または図１７（ａ），（ｂ）に示した構造にすることが望ましい。

基準電圧Ｖ_R，Ｖ_R′の端子には、接地との間に大きな容量のキャパシタを付加しておくのが望ましい。これは、Ｖ_R，Ｖ_R′の高周波に対するインピーダンスを低減させ、高周波雑音をバイパスさせるためである。特に、図１５のように、Ｖ_R′の配線１２ａがやむを得ず他の配線と交差する場合には、電圧リミッタ回路の動作を安定化する（発振を防止する）意味もある。この理由を図１９を参照して説明する。

駆動回路７ａ，７ｂは、それぞれＶ_R′から電流駆動能力の大きい電圧Ｖ_L1，Ｖ_L2を作る。このＶ_L1，Ｖ_L2自体、あるいはパルス発生回路１４のようなＶ_L2を電源として動作する回路の出力（その電圧レベルはＶ_L2）の配線１６がＶ_R′の配線が、Ｖ_R′の配線１２ａと交差していると、１７ａ〜１７ｃに示すように、配線間の寄生容量Ｃ_C3を介した帰還ループが生ずる。このループの利得が１（０ｄＢ）より大きいと回路は発振し、１より小さくても余裕が少ないと回路動作が不安定になる。これを防止するためには、Ｖ_R′と接地との間にＣ_C1〜Ｃ_C3よりも十分大きなキャパシタＣ_R1，Ｃ_R2を挿入し、ループの利得を十分小さく（たとえば−１０ｄＢ以下）しておけばよい。

ここで用いるキャパシタの実現方法の一例を図２０（ａ），（ｂ）に示す。図２０（ａ）はレイアウト図、図２０（ｂ）は断面図である。図中、１０１はＰ形の半導体基板、１０２はＮ形のウェル、１０３はＮ＋拡散層、１０４はアイソレーション用のＳｉＯ₂、１０５はゲート絶縁膜、１０６はゲートとなる多結晶シリコンもしくは金属、１１３は層間絶縁膜、１０８は配線層、１１５は保護層、１１６はコンタクト孔である。キャパシタは、通常のＭＯＳキャパシタと同じように、ゲート絶縁膜をはさんで、ゲート１０６と基板表面１０２ａとの間に形成される。キャパシタ絶縁膜として薄いゲート絶縁膜を用いているために、比較的小面積で大きな静電容量が得られるのが特徴である。ただし、通常のＭＯＳキャパシタと異なる点は、ゲート下にＮウェルがあるためにしきい値電圧（フラットバンド電圧）が負であることである。したがって、ゲート側が正になるように一方向の電圧が印加されるかぎり、その収電容量はほとんど一定であるという特徴がある。このキャパシタを作るのに必要な工程は、ウェル形成，アイソレーション領域形成，ゲート絶縁膜形成，ゲート形成，拡散層形成、および配線の各工程であるが、これらはいずれも通常のＣＭＯＳプロセスに含まれている工程である。したがって、ＣＭＯＳプロセスで製造される半導体装置ならば、本キャパシタを作るために特に工程を追加する必要はない。

駆動回路７ａ，７ｂの一実現方法を図２１（ａ）に示す。図中、２１は差動増幅器であり、ＭＯＳＦＥＴ・Ｑ₂₁〜Ｑ₂₅から成る。２２は出力段であり、ＭＯＳＦＥＴ・Ｑ₂₆〜Ｑ₂₇から成る。Ｃ_Lは駆動回路の負荷（メモリアレーもしくは周辺回路）を等価的に１つのキャパシタで表したものである。差動増幅器２１の２個の入力端子のうち、一方には基準電圧Ｖ_R′が入力され、他方には出力段からＶ_L1（Ｖ_L2）が帰還されている。したがって、この回路はＶ_L1（Ｖ_L2）がＶ_R′に追随するように動作する。２３は２１，２２から成る帰還増幅器の動作を安定にするための、いわゆる位補償回路である。ＭＯＳＦＥＴ・Ｑ₂₈〜Ｑ₃₀は、駆動回路が非活性状態のとき出力を高インピーダンスにするため、およびテストモードのときにＶ_L1（Ｖ_L2）をＶ_CCレベルにするためである。すなわち、非活性状態のときはテスト信号ＴＥが低レベル、活性化信号φ₁′（φ₂′）が低レベルであり、Ｑ₂₆のゲートＶ_CCレベルになり、出力Ｖ_L1（Ｖ_L2）が高インピーダンスになる。また、このときはＱ₂₅，Ｑ₂₇が非導通状態になるため、回路の消費電力が低減される。テストモードのときは、ＴＥがＶ_CCレベルになり、Ｑ₆のゲートが低レベルになり、Ｖ_CCが直接出力される。駆動回路７ｃの一実現方法を図２１（ｂ）に示す。この回路でも、活性化信号φ₃′が低レベルのときは、出力は高インピーダンスになる。なお、この回の位相補償回路は７ｂのそれで兼用できる（７ｂと７ｃは並列に接続されているため）ので、ここには特に位相補償回路は設けていない。

前述のように、駆動回路７ａはＶ_L1を、７ｂと７ｃとはＶ_L2を発生するための回路である。通常状態では、７ｃは常に活性化され、７ａと７ｂはメモリが動作状態のときのみ活性化される。そのため、活性化信号φ₃′は常にＶ_CCレベル、φ₁′とφ₂′とはメモリの動作タイミング（タイミングの詳細は後述に従ってＶ_CCレベルになる。テストモードのときは、φ₁′，φ₂′，φ₃′はすべて低レベルになり、テスト信号ＴＥがＶ_CCレベルになる。このときＶ_L1とＶ_L2は共にＶ_CCに等しくなる。これは、外部電源電圧を直接印加して、メモリの動作（たとえばアクセス時間の電源電圧依存性）を調べるのに有効である。電源投入直後はＶ_L1とＶ_L2の立上りを早くするために、φ₁′，φ₂′，φ₃′をすべて活性化することが望ましい。また、後述のように、Ｖ_L2はワード線電圧Ｖ_CHおよび基板電圧Ｖ_BBを発生するのに用いられる。そこで、Ｖ_CHおよびＶ_BBの電圧レベルが標準値から外れたときにφ₂′を活性化するようにすると、これらの電圧の安定度をよくすることができる。なお、活性化信号φ₁′，φ₂′，φ₃′およびテスト信号ＴＥの高レベルをＶ_L2でなくてＶ_CCとしているのは、ＰチャネルＭＯＳＦＥＴ・Ｑ₂₈，Ｑ₂₉を確実に非導通状態にするためである。

駆動回路７ａと７ｂとは、電流駆動能力が大きくなければならない。メモリが動作状態のとき、７ａと７ｂとは大きな（数百〜数千ｐＦ）負荷容量を駆動する必要があるからである。特に７ａは、センスアンプが増幅動作をするとき、多数のデータ線を駆動しなければならない。たとえば、データ線１本の容量を０.３ｐＦ、同時に動作するセンスアンプの数を８１９２とすると、合計の容量は２５００ｐＦにもなる。そのため、７ａ，７ｂの出力ＭＯＳＦＥＴ・Ｑ₂₆としては、たとえばチャネル幅／チャネル長が３０００μｍ／１.２μｍ程度のものを用いる。７ｃは、メモリが待機状態のときにリーク電流を保証する程度の電流駆動能力があればよいので、その出力ＭＯＳＦＥＴは１００μｍ／１.２μｍ程度でよい。

接続回路１５は、Ｖ_L1とＶ_L2との電位差が大きくなりすぎないようにするためのものである。Ｖ_L2とＶ_L1との電位差が大きいと、メモリアレーと周辺回路との間で信号の授受のミスマッチが起こりうるからである。この回路の一例を図２２に示す。図中、Ｑ₁，Ｑ₂，Ｑ₅はＮチャネルＭＯＳＦＥＴ、Ｑ₄はＰチャネルＭＯＳＦＥＴである。ＮチャネルＭＯＳＦＥＴのしきい値電圧をＶ_TNとすると、Ｑ₁はＶ_L1−Ｖ_L2＞Ｖ_TNのときに、Ｑ₂はＶ_L2−Ｖ_L1＞Ｖ_TNのときにそれぞれ導通する。したがって、Ｖ_L1とＶ_L2との電位差はＶ_TN以内に保たれる。Ｑ₅のゲートには電源投入直後にのみ高レベルになる信号ＷＫが入力されている。これは特に、Ｖ_L1とＶ_L2との負荷の時定数が大きく異なる場合に、電位差が生ずるのを防止するのに有効である。Ｑ₁，Ｑ₂，Ｑ₅のいずれも非導通の場合でもコンダクタンスの比較的小さいＭＯＳＦＥＴ・Ｑ₄は導通している。これは、たとえばメモリが待機状態にある間に、Ｖ_L1＝Ｖ_L2とする役割を果たす。

メモリアレー２内には、ＭＯＳＦＥＴＱ₁₂₁とキャパシタＣ₁₂₂から成る、いわゆる１トランジスタ・１キャパシタ形ダイナミックメモリセルＭＣ_ijが、ワード線ＷＬ_iとデータ線ＤＬ_jとの交点に配置されている。図にはワード線は２本、データ線は１対しか示していないが、実際には縦横に多数配置されている。キャパシタＣ₁₂₂の一端ＰＬ（プレート）は直流電流に接続する。その電圧レベルは任意であるが、キャパシタＣ₁₂₂の耐圧の観点からは、メモリアレーの動作電圧の１／２、すなわちＶ_L1／２が望ましい。

ワードドライバ３１は、ロウデコーダ３２の出力を受けて、選択されたワード線を駆動する回路である。本実施例では、ワード線電圧をメモリアレーの動作電圧（ここではＶ_L1＝３.３Ｖ）よりも高くする。いわゆるワード線昇圧方式を採用している。この方式の利点は、メモリセルの蓄積電圧を大きくできることである。そのため、ワード線電圧発生回路４６で作られた電圧Ｖ_CH（Ｖ_CH＞Ｖ_L1）を選択されたワード線に供給する。

センスアンプ３３は、データ線上の微小信号を増幅するための回路であり、ＮチャネルＭＯＳＦＥＴ・Ｑ₁₂₅，Ｑ₁₂₆から成るフリップフロップと、ＰチャネルＭＯＳＦＥＴＱ₁₂₇，Ｑ₁₂₈から成るフリップフロップによって構成されている。センスアンプはφ_Sを高レベル、／φ_Sを低レベルとしてＭＯＳＦＥＴＱ₁₃₆，Ｑ₁₃₇を導通状態にすることによって、活性化される。

データ線プリチャージ回路３４は、メモリセル読出しに先立って各データ線を所定の電圧Ｖ_Pに設定するための回路である。プリチャージ信号φ_Pを印加することによって、ＭＯＳＦＥＴＱ₁₂₉〜Ｑ₁₃₁が導通状態になり、データ線ＤＬ_j／ＤＬ_jの電圧はＶ_Pに等しくなる。なお、データ線プリチャージ電圧Ｖ_Pは任意の電圧でよいが、データ線充放電電流を低減する観点からは、メモリアレーの動作電圧の１／２、すなわちＶ_L2／２にするのが望ましい。

データ線選択回路３５は、カラムデコーダ３７の出力φ_YSを受けて、選択されたデータ線対をＭＯＳＦＥＴ・Ｑ₁₃₂，Ｑ₁₃₃を通して入出力線Ｉ／Ｏ，／Ｉ／Ｏに接続する回路である。本実施例では、カラムデコーダ３７は端に１個だけ配置し、その出力φ_YSを複数のデータ線選択回路に分配するという、いわゆる多分割データ線と呼ばれる手法を用いている。これはカラムデコーダの占有面積低減に有効である。

本実施例では、センスアンプ３３，データ線プリチャージ回路３４，データ線選択回路３５を左右のメモリアレーで共有する、いわゆるシェアドセンス，シェアドＩ／Ｏと呼ばれる手法を採用している。これは、３３，３４，３５を共有することにより、その占有面積を低減するのに有効である。そのため、メモリアレーと３３，３４，３５との間に、スイッチ信号φ_SHLおよびφ_SHRによって制御されるスイッチ回路３６Ｌおよび３６Ｒが設けられている。

メインアンプ３８，データ出力バッファ３９，データ入力バッファ４０，書込み回路４１は、データの入出力のための回路である。読出しの場合は、センスアンプ３３にラッチされているデータが、入出力線，メインアンプ３８，データ出力バッファ３９を介して、データ出力端子Ｄontに出力される。書込みの場合は、データ入力端子Ｄinから入力されたデータが、データ入力バッファ４０，書込み回路４１を介して入出力線に設定され、さらにデータ線選択回路３５，データ線を通してメモリセルに書き込まれる。本実施例では、前述のように、３８，４０，４１は内部電源電圧Ｖ_L2で動作させて、消費電力の低減と動作の安定化を図っている。データ出力バッファ３９のみは、外部インタフェース（ここではＴＴＬコンパチブル）の都合上、外部電源電圧Ｖ_CC（＝５Ｖ）で動作されている。

ロウアドレスバッファ４２，カラムアドレスバッファ４３は、外部アドレス信号Ａを受けて、それぞれロウデコーダ３２，カラムデコーダ３７にアドレス信号を供給する回路である。タイミング発生回路４４は、外部制御信号／ＲＡＳ，／ＣＡＳ，／ＷＥを受けて、メモリの動作に必要なタイミング信号を発生する回路である。これらの回路も、内部電源電圧でＶ_L2で動作させて、消費電力の低減と動作の安定化を図っている。

ワード線電圧発生回路４６は、前述のように、ワード線電圧Ｖ_CH（ここでは約５Ｖ）を発生する回路である（後述のようにこの電圧はスイッチ回路でも使用される）。データ線プリチャージ電圧発生回路４７は、データ線プリチャージ電圧Ｖ_P）（ここでは１.６５Ｖ）を発生する回路である。基板電圧発生回路４８は、半導体基板に印加する電圧Ｖ_BB（ここでは−２Ｖ）を発生する回路である。これらの回路の電源は、Ｖ_CCではなく、安定化されたＶ_L1もしくはＶ_L2である。そのため、Ｖ_CCが変化しても出力電圧の変動が少ないという利点がある。

次に、このＤＲＡＭの読出しの場合の動作を、図２３の動作波形図を参照しながら説明する。

待機状態（／ＲＡＳ，／ＣＡＳともに高レベル）のときは、データ線プリチャージ信号φ_Pおよびスイッチ信号φ_SHL，φ_SHRがともに高レベル（＝Ｖ_L2）であり、データ線ＤＬ，／ＤＬがＶ_Pに設定されている。また、センスアンプ駆動信号φ_SAN，φ_SAPおよび入出力線Ｉ／Ｏ，／Ｉ／ＯもＶ_Pにプリチャージされている（これらのプリチャージ回路は図１３には示されていない）。この状態では、電圧リミッタの駆動回路活性化信号のうち、φ₃′のみが高レベル（＝Ｖ_CC）、φ₁′，φ₂′は低レベルである。したがって、消費電力の小さい待機時用の駆動回路７ｃのみが活性化されており、これによって内部電源電圧Ｖ_L2のレベルが保持されている。また、接続回路１５を通してＶ_L1のレベルも保持されている。電流駆動能力が大きいが消費電力も大きい７ａ，７ｂは非活性状態である。こうすることにより、待機時の消費電力を低減することができる。

／ＲＡＳが低レベルになると、まず周辺回路用の駆動回路活性化信号φ₂′が高レベル（＝Ｖ_CC）になる。これにより、電流駆動能力の大きい７ｂが活性化され、Ｖ_L2を電源として動作する周辺回路に大電流を供給できるようになる。プリチャージ信号φ_Pが低レベル（＝０Ｖ）になり、選択されたメモリアレー側のスイッチ信号（図２３の場合はφ_SHL）はＶ_CHレベルまで昇圧され、反対側のスイッチ信号（図２３の場合はφ_SHR）は０Ｖになる。φ_SHLを昇圧するのは、次のような理由による。センスアンプの電圧振幅は後述のようにＶ_L1であるが、φ_SHLのレベルがＶ_L2であると、データ線の電圧振幅がＶ_L2−Ｖ_TNに低下し、その結果メモリセルの蓄積電圧もＶ_L2−Ｖ_TNに低下してしまう（Ｖ_TNはＮチャネルＭＯＳＦＥＴ・Ｑ₁₂₃，Ｑ₁₂₄のしきい値電圧）。φ_SHLを昇圧することによってこれを防止し、メモリセルの蓄積電圧を確保することができる。

次に、ロウアドレスバッファ４２およびロウデコーダ３２が動作すると、１本のワード線ＷＬ_iが選択され、その電圧がＶ_CHになる。ＷＬ_i上の各メモリセルから各データ線に信号電荷が読出され、データ線の電位が変化する。図１８の動作波形は、メモリセルのキャパシタにあらかじめ高電位（≒Ｖ_L1）が蓄積されていた場合の例であり、データ線ＤＬ_jの電位がわずかに上昇し、／ＤＬ_jとの間に電位差を生じている。

センスアンプの動作に先立って、メモリアレー用の駆動回路活性化信号φ₁′が高レベル（＝Ｖ_CC）になる。これにより、駆動回路７ａが活性化され、Ｖ_L1を電源として動作するセンスアンプ駆動信号発生回路４５に大電流を供給できるようになる。次に、φ_Sが高レベル（＝Ｖ_L2）、／φ_Sが低レベル（＝０Ｖ）になる。これにより、ＭＯＳＦＥＴ・Ｑ₁₃₆，Ｑ₁₃₇が導通状態になり、φ_SANはＱ₁₃₆を通して接地され、φ_SAPはＱ₁₃₇を通してＶ_L1に接続される。これによって、データ線ＤＬ_j／ＤＬ_j間の微小な電位差が増幅され、一方（図２３の場合はＤＬ_j）はＶ_L1に、他方（図２３は／ＤＬ_j）は０Ｖになる。

／ＣＡＳが低レベルになると、カラムアドレスバッファ４３，カラムデコーダ３７が動作し、１本のデータ線が選択される。これにより、データ線選択信号φ_YSが高レベル（＝Ｖ_L2）になり、データ線選択回路３５を通してデータ線が入出力線に接続される。センスアンプ３３にラッチされていたデータは、入出力線，メインアンプ３８，データ出力バッファ３９を介して、データ出力端子Ｄontに出力される。

／ＲＡＳが高レベルに戻ると、まずワード線ＷＬ_iが低レベルになり、φ_S，／φ_S，φ_SHL，φ_SHR，φ_Pが元のレベルに復帰する。メモリアレー用の駆動回路活性化信号φ₁′はここで低レベル（＝０Ｖ）になり、駆動回路７ａが非活性状態になる。さらに、／ＣＡＳが高レベルに戻ると、周辺回路用の駆動回路活性化信号φ₂′も低レベル（＝０Ｖ）になり、駆動回路７ｂが非活性状態になる。

以上の説明から明らかなように、駆動回路の活性化信号φ₁′およびφ₂′は、それぞれ必要なときにのみ高レベルになる。すなわち、φ₁′はセンスアンプの動作開始直前から／ＲＡＳが高レベルに戻るまで、φ₂′は／ＲＡＳまたは／ＣＡＳが低レベルにあるときに、それぞれ高レベルになる。これにより、駆動回路７ａ，７ｂで消費される電力の低減が実現できる。

以上説明したように、本実施例によれば、デプリーション形のＦＥＴを用いず、エンハンスメント形のＦＥＴ同士のしきい値電圧差を基準とする基準電圧発生回路を作ることができる。エンハンスメント形のＦＥＴ同士の特性を合せることはデプリーション形とエンハンスメント形のＦＥＴの特性を合せることよりも容易であるから、従来よりも安定な基準電圧を得ることができる。したがって、たとえば前述のメモリＬＳＩの電圧リミッタに適用した場合、より安定な内部電源電圧を発生することができる。

〔第２グループ〕
以下、図面を参照して本発明の第２のグループの実施例を説明する。以下の説明では、主として本発明をＭＯＳ技術による半導体装置に適用した例を示すが、本発明は他の半導体装置、たとえばバイポーラやＢｉＣＭＯＳ技術による半導体装置にも適用できる。また、外部電源電圧および内部電源電圧は正である場合について述べるが、負である場合でも、トランジスタの極性などを逆にすることによって本発明が適用できる。

まず、第２のグループの基本概念を説明する。

図２４に本実施例を示す。図中、ＶＬが電圧リミッタ回路であり、外部電源電圧Ｖ_CCから内部電源電圧Ｖ_L1〜Ｖ_L3（以下、Ｖ_Li（ｉ＝１，２，３）として説明する）を発生する。電圧リミッタ回路ＶＬは、基準電圧発生回路ＶＲと駆動回路Ｂ₁〜Ｂ₃（以下Ｂ_i（ｉ＝１，２，３）として説明する）から成る。基準電圧発生回路ＶＲは、外部電源電圧Ｖ_CCや温度による変動が少ない安定な電圧Ｖ_Rを発生し、各駆動回路Ｂ_i（Ｂ₁〜Ｂ₃）は、Ｖ_Rをもとに電流駆動能力の大きい電圧Ｖ_L1を発生する。各駆動回路Ｂ_iは、帰還増幅器Ａ_iと相位補償回路Ｃ_i（ｉ＝１，２，３）から成る。Ｚ₁〜Ｚ₃は、電圧リミッタ回路ＶＬの負荷となる半導体装置内の回路であり、それぞれＶ_L1〜Ｖ_L3を電源として動作する。φ₁〜φ₃は、それぞれ負荷回路Ｚ₁〜Ｚ₃を制御するタイミング信号である。φ₁′〜φ₃′は、それぞれφ₁〜φ₃に同期したタイミング信号である。

本実施例の第１の特徴は、電圧リミッタ回路の負荷となる内部回路をＺ₁〜Ｚ₃の３個の分割し、それに応じて電圧リミッタ回路内の駆動回路もＢ₁〜Ｂ₃の３個に分割し、それぞれに位相補償を施したことである。一般に、半導体装置内の回路には、容量，抵抗，インダクタンス，非線形素子、あるいはそれらの組合せなど極めて多種・多様なものが含まれる。しかも、それらが半導体チップ上に分散して（すなわち分布定数的に）存在する。そのような複雑な負荷を有する帰還増幅器を安定に動作させるための位相補償は極めて難しい。本実施例のように、負荷回路を種類や大きさに複数個に分割すれば、各負荷回路に適した帰還増幅器および位相補償回路の設計は比較的容易になる。これにより各駆動回路の動作を安定にすることができる。

負荷回路の分割方法としては、例えば下記の方法が考えられる。

〔１〕抵抗性負荷と容量性負荷とに分割する方法。

〔２〕負荷の大きさ（消費電流）によって分割する方法。

〔３〕回路の動作タイミングによって分割する方法。

〔４〕回路の半導体チップ内の物理的位置によって分割する方法。

物理的位置によって分割した場合は、必要に応じて駆動回路Ｂ₁〜Ｂ₃を分散配置することが望ましい。

本実施例の第２の特徴は、各駆動回路Ｂ_iに、各負荷を制御するタイミング信号φ_iに同期した信号φ_i′が入力されていることである。一般に、半導体装置内の回路に流れる電流は、動作モードによって大きく変化する。このことは、電源側から見れば、負荷のインピーダンスが変化することを意味する。このような負荷変動に対応できるようにするために、本実施例では、タイミング信号φ_i′を用いる。φ_i′によって帰還増幅器Ａ_iや位相補償回路Ｃ_iの回路定数を変化させ、常に負荷の動作モードに適応した特性にすることができる。これにより、常に駆動回路の動作を安定にすることができる。

なお、本実施例では、負荷回路Ｚ₁〜Ｚ₃の動作電圧Ｖ_L1〜Ｖ_L3のレベルはすべて等しいとしている。そのため、基準電圧発生回路は１個だけ設け、その出力Ｖ_Rを駆動回路Ｂ₁〜Ｂ₃で共通に使用している。負荷回路によって動作電圧が異なる場合は、図２５のように基準電圧発生回路を複数個設ければよい。あるいは基準電圧発生回路は１個だけとしておき、駆動回路Ｂ₁〜Ｂ₃内に電圧変換機構を設けてもよい。

図２６に本発明の他の実施例を示す。本実施例の特徴は、負荷回路Ｚ₁の動作モードに対応して複数（ここでは２個）の駆動回路を設け、それらの出力をスイッチで切替えていることである。駆動回路Ｂ₁₁，Ｂ₁₂にはそれぞれ、Ｚ₁の動作に同期したタイミング信号φ_i′およびその補信号／φ_i′が入力されている。Ｂ₁₁，Ｂ₁₂の出力Ｖ_L11，Ｖ_L12のうちの一方が、スイッチＳＷで選択されて、負荷Ｚ₁に供給される。φ₁′が高レベル、φ₁′が低レベルのときは、Ｂ₁₁が活性化、Ｂ₁₂が非活性化され、スイッチＳＷはＶ_L11側に接続される。逆に、φ₁′が低レベル、／φ₁′が高レベルのときは、Ｂ₁₁が非活性化、Ｂ₁₂が活性化され、スイッチＳＷはＶ_L12側に接続される。すなわち、２個の駆動回路Ｂ₁₁，Ｂ₁₂のうちの一方だけが負荷回路Ｚ₁に内部電源電圧Ｖ_L1を供給するのに使用され、他方は切り離された状態にある。

図２４の実施例では、負荷の変動に対応するために、駆動回路の回路定数を変えるという方法を採っていた。しかし、負荷のインピーダンスが動作モードによって極めて大きく変化し、単なる回路定数の変更だけでは複数の動作モードで安定に動作させることが困難なことがある。このようなときに本実施例の方法が有効である。各駆動回路は１つの動作モード専用に設計すればよいからである。たとえば、Ｚ₁が動作状態にあるときと待機状態にあるときとで、非常に大きな消費電流の変化があるとする。この場合は、駆動回路Ｂ₁₁はＺ₁が動作状態にあるときに、Ｂ₁₂はＺ₁が待機状態にあるときにそれぞれ安定に動作するように、帰還増幅器および位相補償回路を設計しておけばよい。

本実施例では、使用されない方の駆動回路は非活性化しているが、これは必ずしも必要ではない。使用されない方の駆動回路はスイッチによって切り離されるからである。しかし、消費電力を低減するためには非活性状態にしておく方が望ましい。また、スイッチによって駆動回路の出力を切り替えているが、駆動回路が非活性状態のときにその出力が高インピーダンスになるように設計しておけば、スイッチは不要である。

図２４の実施例では、駆動回路を分割しているために、内部電源電圧Ｖ_L1〜Ｖ_L3の間に電位の差が生じることが懸念される。内部電源電圧間の電位差が大きいと、負荷回路Ｚ₁〜Ｚ₃相互間に信号の授受がある場合にミスマッチが起こったり、素子が破壊したりすることがある。図２７にこれを防止する一方法を示す。簡単のため、負荷および駆動回路を２個に分割した場合について示してある。本実施例では、２個の内部電源電圧同士を２個のＮチャネルＭＯＳトランジスタＱ₁，Ｑ₂によって接続している。ＭＯＳトランジスタのしきい値電圧をＶ_THとすると、Ｑ₁はＶ_L1−Ｖ_L2＞Ｖ_THのときに、Ｑ₂はＶ_L2−Ｖ_L1＞Ｖ_THのときにそれぞれ導通する。したがって、Ｖ_L1とＶ_L2との間の電位差はＶ_TH以内に保たれる。

内部電源電圧同士を接続する方法は、図２７に示したものに限られない。図２８（ａ）〜（ｅ）にいくつかの例を示す。最も単純な方法は、同図（ａ）ないし（ｅ）のように、抵抗あるいは等価的に抵抗とみなせる素子によって接続する方法である。同図（ｄ）は、図２７と同様に、内部電源電圧間の電位差が一定値を越えないようにする方法である。ここでは、ＭＯＳトランジスタのかわりにダイオードＤ₁，Ｄ₂を用いている。Ｖ_L1とＶ_L2との間の電位差は、ダイオードのオン電圧以内に抑えられる。同図（ｅ）は、電源投入直後にのみ高レベルになる信号ＷＫを用いて、Ｖ_L1とＶ_L2とを接続する方法である。これは特に、負荷Ｖ_L1とＶ_L2との立上りの時定数が大きく異なる場合に、電位差が生じるのを防止するのに有効である。もちろん、図２７および図２８（ａ）〜（ｅ）のうちいくつかを組合せた接続方法を採用してもよい。

なお、ここで述べた接続方法は、位相補償を施していない電圧リミッタに対しても有効である。

図２４〜図２７では簡単のため、負荷回路を単一のインピーダンスＺ_iで表していた。しかし、実際の半導体装置における負荷は図２９に示すように、半導体チップ内に分布している場合が多い。このような場合は、分布した負荷の途中あるいは遠い端の部分から増幅器Ａ_iへ帰還をかけてもよい。図の例では、Ａ₁へは分布した負荷Ｚ₁₁〜Ｚ₁₉の近端から帰還をかけているが、Ａ₂へは負荷Ｚ₂₁〜Ｚ₂₉の中央部から、Ａ₃へは負荷Ｚ₃₁〜Ｚ₃₉の遠端からそれぞれ帰還をかけている。こうすることによる利点は、配線のインピーダンスによる内部電源電圧の低下部を補償でき、駆動回路から遠い負荷の動作を安定化できることである。分布した負荷の途中あるいは遠端から帰還をかける場合は、位相補償回路の入力も同じ個所からとることが望ましい。

［帰還増幅器と位相補償回路］
次に、本発明に用いるのに好適な帰還増幅器と位相補償回路について説明する。

図３０（ａ）に帰還増幅器Ａｉと位相補償回路Ｃ_iの一実施例を示す。図中、２１は差動増幅器であり、ＭＯＳトランジスタＱ₂₁〜Ｑ₂₅から成る。２２は出力段であり、ＭＯＳトランジスタＱ₂₆，Ｑ₂₇から成る。差動増幅器２１の２個の入力端子のうち、一方には基準電圧Ｖ_Rが入力され、他方には出力段からＶ_Lが帰還されている。Ｃ_iは位相補償回路であり、抵抗Ｒ_DとキャパシタＣ_Dが直列に接続されている。この回路の帰還をかけないときの小信号等価回路を図３０（ｂ）に示す。簡単のため、負荷が単独の容量Ｃ_Lである場合を示してある。ここで、ｇ_m1，ｇ_m2はそれぞれ差動増幅器、出力段の伝達コンダクタンス、ｒ₁，ｒ₂はそれぞれ差動増幅器、出力段の出力抵抗、Ｃ_Gは出力段の入力容量（Ｑ₂₆のゲート容量）である。

この回路の周波数特性を図３１（ａ），（ｂ）を用いて説明する。まず位相補償を施さない場合について述べる。図３１（ａ）は位相補償回路がない場合の周波数対利得の関係である。図中、ａは差動増幅器２１の利得ｖ_i′／ｖ_i、ｂは出力段２２の利得ｖ_o／ｖ_i′、ｃは総合の利得ｖ_o／ｖ_iである。ａ，ｂはそれぞれ、ｆ₁，ｆ₂なる周波数で６ｄＢ／ｏｃｔの割合で低下し始める。ここで、
ｆ₁＝１／(２πＣ_Gｒ₁)， ｆ₂＝１／(２πＣ_Lｒ₂)
である。この例ではｆ₁＞ｆ₂であるから、総合の利得ｃ＝Ｖ_o／Ｖ_iは、周波数がｆ₂を越えると６ｄＢ／ｏｃｔで、さらにｆ₁を越えると１２ｄＢ／ｏｃｔの割合で低下する。これらの点ｆ₂，ｆ₁がいわゆるポール周波数である。前述のように、帰還増幅器が安定に動作するためには、１２ｄＢ／ｏｃｔで低下し始める点（ここではｆ₁）における利得が０ｄＢ以下でなければならない。図から明らかなように、ｆ₁とｆ₂とが比較的近接していると、この条件が満たされないことが多い。図３１（ａ）では満たされていない。したがって、ｆ₁とｆ₂とを十分離すことによって、帰還増幅器を安定化することができる。

ここで位相補償回路Ｃ_iを付加すると、周波数特性が図３１（ｂ）のようになる。すなわち、差動増幅器２１の利得は変わらないが、出力段の利得はＰ₂₁，Ｚ₂，Ｐ₂₂の３ヵ所で折れ曲がった特性になる。Ｐ₂₁とＰ₂₂はポール、Ｚ₂は零点と呼ばれる点である。これらの点の周波数は次のとおりである。

ｆ₂₁＝１／(２π(Ｃ_Dｒ₂＋Ｃ_Lｒ₂Ｃ_DＲ_D))
ｆ₂₂＝(Ｃ_Dｒ₂＋Ｃ_Lｒ₂Ｃ_DＲ_D)／(２πＣ_LＣ_Dｒ₂Ｒ_D)
ｆ₂＝１／(２πＣ_DＲ_D)
この図から明らかなように、ｆ₂を差動増幅器のポール周波数ｆ₁の近傍に設定することによって、すなわちＣ_DＲ_D≒Ｃ_Gｒ₁とすることによって、総合の利得のｆ₁における折れ曲がりがなくなる。その結果、総合の利得は、周波数がｆ₂₁を越えると６ｄＢ／ｏｃｔで、さらにｆ₂₂を越えると１２ｄＢ／ｏｃｔの割合で低下するようになる。ここで、Ｃ_D＝ｎＣ_Gｒ₁／ｒ₂、Ｒ_D＝ｒ₂／ｎとしてｎを十分大きくすれば、ｆ₂₁とｆ₂₂とを十分離すことができるので、帰還増幅器を安定化することができる。

図３２（ａ）に帰還増幅器と位相補償回路の他の実施例を示す。この回路では、出力段２２の入力と出力との間にキャパシタＣ_Fを挿入することによって、位相補償を行っている。この回路の帰還をかけないときの小信号等価回路を図３２（ｂ）に、その周波数特性を図３３に示す。この場合は、差動増幅器の方の利得が、Ｐ₁₁，Ｚ₁，Ｐ₁₂の３ヵ所で折れ曲がった特性となる。この場合も前実施例と同様、ｆ₁≒ｆ₂となるように設定し、ｆ₁₁とｆ₁₂とを十分離すことによって、帰還増幅器を安定化することができる。本実施例の特徴は、位相補償用のキャパシタＣ_Fが増幅段の入力と出力との間に挿入されているため、いわゆるミラー効果により見掛けの静電容量が大きくなることである。したがって、実際の静電容量が比較的小さくても位相補償を行うことができるので、キャパシタの占有面積を低減することができる。

ここで図３０（ａ）もしくは図３２（ａ）の位相補償回路に用いるキャパシタについて説明する。これらのキャパシタとしては、静電容量がかなり大きく（通常数百〜数千ｐＦ）、しかも電圧依存性の小さいものが必要である。図３４（ａ）に通常のＣＭＯＳプロセスでこれを実現する一方法を示す。図中、１０１はＰ形の半導体基板、１０２はＮ形ウェル、１０３はＮ⁺拡散層、１０４はアイソレーション用のＳｉＯ₂、１０５はゲート絶縁膜、１０６はゲートである。キャパシタは、通常のＭＯＳキャパシタと同じように、ゲート絶縁膜１０５をはさんで、ゲート１０６と基板表面１０２ａとの間に形成される。キャパシタ絶縁膜として薄いゲート絶縁膜を用いているために、比較的小面積で大きな静電容量が得られるのが特徴である。ただし、通常のＭＯＳキャパシタと異なる点は、ゲート下にＮウェルがあるために、しきい値電圧が負であることである。これを図３４（ｂ）を用いて説明する。横軸はキャパシタに印加する電圧（ゲート側が正）、縦軸は静電容量である。しきい値電圧（フラットバンド電圧）は、静電容量が大きく変化するときの印加電圧Ｖ₀であるが、Ｖ₀＜０である。したがって、ゲート側が正になるように一方向の電圧が印加されるかぎり、その収電容量はほとんど一定であるという特徴がある。双方向の電圧が印加されうる場合は、図３４（ａ）に示したキャパシタを２個用い、図３４（ｃ）のように互いに逆方向に並列接続すればよい。

本実施例のキャパシタを作るのに必要な工程は、ウェル形成，アイソレーション領域形成，ゲート絶縁膜形成，ゲート形成，拡散層形成、および配線の各工程であるが、これらはいずれも通常のＣＭＯＳプロセスに含まれている工程である。したがって、ＣＭＯＳプロセスで作られる半導体装置ならば、本キャパシタを作るために特に工程を追加する必要はない。

また、本発明を適用する半導体装置によっては、積層容量が利用できることがある。たとえば、積層容量をメモリセルのキャパシタとして用いたＤＡＲＭがそうである。このような場合は、積層容量を位相補償用キャパシタとして用いてもよい。積層容量を用いたＤＲＡＭについては、アイ・イー・イー・イー，ジャーナル・オブ・ソリッド・ステート・サーキッツ，第１５巻、第４号，第６６１頁から第６６６頁，１９８０年８月（ＩＥＥＥ Ｊournal of Ｓolid-Ｓtate Ｃircuits，Ｖol.ＳＣ−２２，Ｎo.３，pp.６６１−６６６，Ａug.１９８０）に記述されている。

［基準電圧発生回路］
次に、本発明による電圧リミッタ回路に用いるのに適した基準電圧発生回路について説明する。なお、ここで述べる基準電圧発生回路は、位相補償を施していない電圧リミッタ回路にもちろん用いることができる。また、グループ１で説明した実施例を応用することができることもいうまでもない。

電気リミッタの出力電圧Ｖ_Lは、基準電圧Ｖ_Rを基に作られる。したがって、Ｖ_Rの特性によって、Ｖ_Lの特性を任意に設定できる。半導体装置において電圧リミッタ回路を使用する際には、Ｖ_Lの外部電源電圧Ｖ_CC依存性が特に重要であるから、Ｖ_RのＶ_CC依存性に特に留意して設計する必要がある。これに関しては、種々の目的に応じた特性例とその発生法が、特願昭５６−５７１４３，特願昭５６−１６８６９８，特願昭５７−２２００８３，特願昭６０−２６１２１３，特願昭６３−８３７２，特願昭６３−１２５７４２，米国特許第４１００４３７号などに開示されている。これらの回路が本発明に適用可能なことはいうまでもない。

図２４〜図２７の実施例では、基準電圧Ｖ_Rを直接駆動回路に入力していた。しかし、基準電圧発生回路で得られる電圧は、必ずしも半導体装置内で用いる内部電源電圧として適当な値であるとは限らない。この場合は電圧の変換が必要になる。また、場合によっては、基準電圧の製造プロセスによるばらつきを補償するために、電圧の微調整、いわゆるトリミングが必要になることがある。電圧の変換およびトリミングの方法としては、前記の米国特許第４１００４３７号に記載されている方法を用いてもよいが、ここでは通常のＭＯＳプロセスで作られる半導体装置に適した方法を紹介する。

図３５に回路図を示す。図中、ＤＡは差動増幅器、Ｑ₃₁〜Ｑ₄₃はＰチャネルＭＯＳトランジスタ、Ｆ₁〜Ｆ₈はヒューズである。Ｖ_Rが入力電圧（基準電圧発生回路の出力）、Ｖ_R′が出力電圧（駆動回路の入力となる）である。ＤＡの入力端子の一方には、Ｖ_Rが入力され、他方にはＶ_R′をＭＯＳトランジスタＱ₃₁〜Ｑ₄₂によって分割したＶ_R″が帰還されている。ＤＡの増幅率が十分大きいとすれば、出力電圧Ｖ_R′は次式で与えられる。

Ｖ_R′＝((Ｒ₁＋Ｒ₂)／Ｒ₂)・Ｖ_R
ここで、Ｒ₁はＱ₃₁〜Ｑ₃₈から成る回路を等価的に抵抗とみなしたときの抵抗値、Ｒ₂はＱ₃₉〜Ｑ₄₂から成る回路を等価的に抵抗とみなしたときの抵抗値である。ヒューズを切断することによりＲ₁，Ｒ₂が変わるので、Ｖ_R′を調整することができる。

具体的なトリミングの方法を図３６を用いて説明する。この図は、入力Ｖ_Rと出力Ｖ_R′との関係を示したものである。図中、ｄがヒューズを全く切断しないときの特性である。ヒューズＦ₁，Ｆ₂，Ｆ₃を順に切断すると、上記Ｒ₁が大きくなるので、ｃ，ｂ，ａで示すようにＶ_R′は高くなる。ヒューズＦ₄，Ｆ₅，Ｆ₆を順に切断すると、上記Ｒ₂が大きくなるので、ｅ，ｆ，ｇで示すようにＶ_R′は低くなる。したがって、まずＶ_Rを観測し、図１３を見てＶ_R′が最も目標値Ｖ_R0′に近くなるように、ヒューズの切断方法を選択すればよい。われわれの目標は、Ｖ_Rが広い範囲でばらついても、Ｖ_R′がある範囲内Ｖ_R0′±ΔＶ_R′に入るようにすることである。そのためには、図中に破線で示したように、あるトリミング方法（たとえばａ）を採用したときにＶ_R′＝Ｖ_R0′＋ΔＶ_R′になるときに、それと隣接するトリミング方法（たとえばｂ）を採用するとＶ_R′＝Ｖ_R0′−ΔＶ_R′になるように、回路定数（各ＭＯＳトランジスタのチャネル幅／チャネル長）を選んでおけばよい。

図３７にトリミング回路の他の実施例を示す。出力電圧Ｖ_R′を低くするときは、図３５と同様に、ヒューズＦ₄，Ｆ₅，Ｆ₆を順に切断すればよい。図３５との相違点は、出力電圧Ｖ_R′を高くする方法にある。この場合は、まずヒューズＦ₇を切断し（この時点で入出力特性は図３６のｈのようになるように回路定数を選んでおく）、次にＦ₄，Ｆ₅，Ｆ₆を順に切断していけばよい。本回路は、図３５の回路よりもヒューズの数が少なく、したがって占有面積を小さくできるという利点がある。

図３５および図３７に示した回路は、前記米国特許に記載されている回路に比べて、通常のＭＯＳプロセスで作った場合の占有面積が小さいという利点がある。すなわち、米国特許に記載されている回路では、出力電圧Ｖ_R′を分割するための素子として、抵抗を用いていたのに対し、図３５および図３７の回路ではＭＯＳトランジスタを用いている。回路の消費電流を低減するためには、電圧分割用素子の等価抵抗はかなり大きく（数百ｋπ程度）しなければならない。通常のＭＯＳプロセスでは、抵抗よりもＭＯＳトランジスタの方が、小面積で等価抵抗の大きい素子が得られる。ただし、ＭＯＳトランジスタを用いると、そのしきい値電圧の変動によってＶ_R′の特性が変動することが懸念されるが、各トランジスタのチャネル幅・チャネル長を十分大きくしてばらつきを抑え、バックゲートをソースに接続して基板電位変動の影響を回避し、さらにしきい値電圧のばらつき分も見込んでヒューズの切断方法を選択することにより、解決できる。

次に、トリミング回路に用いるＭＯＳトランジスタについて、図３８（ａ），（ｂ）によって説明する。前述のように、各トランジスタのバックゲートは、基板電位変動の影響を抑えるために、それぞれのソースに接続することが望ましい。たとえば、基板がＰ形の場合は、図３８（ａ）に示すようなＰチャネルＭＯＳトランジスタを用いればよい。基板がＮ形の場合は、図３８（ａ）において導電形をすべて逆にしたＮチャネルＭＯＳトランジスタを用いればよい。また、図３８（ｂ）のように、二重のウェル構造にして、外側のウェル１１２の電位を固定（ここでは接地）することにより、基板電位変動に対してさらに強くすることができる。

次に、トリミング回路に用いるヒューズについて説明する。ヒューズとしては、たとえば多結晶シリコンなど、半導体メモリの欠陥救済に用いられているものと同じものが利用できる。したがって、欠陥救済回路を有する半導体メモリならば、ヒューズを作るために特に工程を追加する必要はない。ヒューズの切断方法は、レーザ光を用いる方法でも、電気的な方法でもよい。レーザ光を用いる方法には、切断用のトランジスタが不要であるため、占有面積を小さくできるという利点があり、電気的な方法には、高価なレーザ光照射装置を用いなくてもよいという利点がある。

図３９（ａ）にＶ_RからＶ_R′への変換回路の他の実施例を示す。図３５あるいは図３７の回路との相違点は、ＰチャネルＭＯＳトランジスタＱ₄₈を追加したことである。これにより、出力電圧Ｖ_R′の最大値はＶ_CC−｜Ｖ_TP｜（Ｖ_TPはＰチャネルＭＯＳトランジスタのしきい値電圧）に抑えられる。これを図３９を用いて説明する。この図は、Ｖ_RとＶ_R′のＶ_CC依存性を示したものである。図３５あるいは図３７の回路では、Ｖ_CCが低いときＶ_R′≒Ｖ_CCである。しかし図３９（ａ）の回路では、Ｑ₄₈の追加により、Ｖ_CCが低いときＶ_R′＝Ｖ_CC−｜Ｖ_TP｜と、｜Ｖ_TP｜の分だけ低くなる。

本実施例の利点は、Ｖ_CCが通常動作状態（たとえば５Ｖ）よりもかなり低いとき（たとえば３Ｖ）の、内部電源電圧Ｖ_Lの電圧安定度がよいことである。これを図３９（ｃ）を用いて説明する。この図は、図３０（ａ）もしくは図３２（ａ）の駆動回路において、Ｖ_CCが低いときの電力電圧Ｖ_Lと電流Ｉ_Lの関係の一例である。Ｖ_R′を発生するのに図３５あるいは図３７の回路を用いた場合は、Ｖ_CCが低いときはＶ_L≒Ｖ_R′≒Ｖ_CCであるから、駆動回路の出力ＭＯＳトランジスタ（図３０（ａ）もしくは図３２（ａ）のＱ₂₆）のドレイン・ソース間電圧がほとんど０であり、電流駆動能力が小さい。そのため、出力電流（負荷の消費電流）Ｉ_Lが大きくなると、Ｖ_Lが低下してしまう。これに対してＶ_R′を発生するのに図３９（ａ）の回路を用いた場合は、Ｖ_L≒Ｖ_R′≒Ｖ_CC−｜Ｖ_TP｜であるから、駆動回路の出力ＭＯＳトランジスタのドレイン・ソース間電圧はほぼ｜Ｖ_TP｜（この例では０.５Ｖ）に等しい。したがって、その電流駆動能力は比較的大きく、Ｖ_Lの低下量は小さい。すなわち、あらかじめＶ_Lを少し低く設定しておくことにより、電圧変動量を動作する半導体装置内の回路の、Ｖ_CCが低いときの動作がより安定になり、Ｖ_CCに対する動作マージンが大きくなる。

なお、図３９（ａ）の回路Ｑ₄₈も、前述のトリミング回路のＭＯＳトランジスタと同様、基板電位変動の影響を抑えるために、図３８（ａ），（ｂ）に示す構造にしておくのが望ましい。

［チップ内配置・配線］
次に、本発明を実際の半導体チップ内に実装する場合の、回路配置方法、ならびに基準電圧Ｖ_Rや内部電源電圧ＶＬの配線方法について述べる。本発明を適用する半導体装置として、ここではＤＲＡＭを例に取り上げるが、もちろん他の半導体装置にも本発明は適用可能である。また、ここで述べる配置・配線方法は、位相補償を施していない電圧リミッタ回路に対しても有効である。

図４０に電圧リミッタ回路をＤＲＡＭに適用した場合の、望ましい回路配置および配線の一例を示す。図中、１は半導体チップ、２ａ，２ｂは微細ＭＯＳトランジスタで構成されているメモリアレー、３ａ，３ｂ，３ｃは周辺回路である。４，５はそれぞれ接地Ｖ_GND、外部電源電圧Ｖ_CC用のボンディングパッド、６は基準電圧発生回路、７ａ，７ｂ，７ｃ，７ｄは駆動回路である。６と７ａ〜７ｄとにより電圧リミッタ回路を構成している。７ａ，７ｂ，７ｃはそれぞれ、周辺回路３ａ，３ｂ，３ｃを駆動する内部電源電圧Ｖ_L1，Ｖ_L2，Ｖ_L3を発生する。７ｄはメモリアレー２ａ，２ｂを駆動する内部電源電圧Ｖ_L4を発生する。

本実施例の特徴は、基準電圧発生回路６と駆動回路７ａ〜７ｄとを分離し、基準電圧発生回路は接地電位入力用ボンディングパッドの近傍に、駆動回路はそれぞれの負荷回路の近傍に配置したことである。そのため、接地電位入力用ボンディングパッドから基準電圧発生回路までの接地配線８、および各駆動回路から各負荷回路までの内部電源電圧配線１１ａ〜１１ｄが短くなり、それらのインピーダンスが小さくなる。これにより、配線８上の雑音が減少するので、基準電圧発生回路の接地レベルが安定し、安定な基準電圧Ｖ_Rが得られる。また、配線１１ａ〜１１ｄのインピーダンスによる内部電源電圧Ｖ_L1〜Ｖ_L4の電圧降下が減少するので、Ｖ_L1〜Ｖ_L4のレベルが安定し、負荷回路の動作が安定になる。

本実施例のもう一つの特徴は、接地配線の方法にある。まず、基準電圧発生回路用としては、専用の短い配線８を設ける。他の回路用としては、配線９ａ〜９ｄを設ける。すなわち、各駆動回路とその負荷回路とは共通の線で配線するが、他の駆動回路や負荷回路とは分離する。この配線方式の利点は、各回路が動作するときに流れる電流によって接地配線上に発生する雑音が、他の回路に悪影響を与えるのを防止できることである。特に、基準電圧発生回路の接地配線に雑音が生ずると、すべての内部電源電圧Ｖ_L1〜Ｖ_L4のレベルが変動するので、基準電圧発生回路用の接地配線だけは必ず他の接地配線とは分離しておくことが望ましい。また、メモリアレー用の接地配線も他の接地配線と分離しておくことが望ましい。なぜならば、ＤＲＡＭではセンスアンプが増幅動作を行うとき、多数のデータ線（その容量は通常数千ｐＦ）が同時に充放電され、接地配線に大きな雑音が発生するからである。

図４１に回路配置および配線の他の実施例を示す。本実施例では、周辺回路３がチップの中央に集中して配置され、さらに接地および外部電源電圧Ｖ_CC用のボンディングパッド４，５もチップの中央に配置されている。本実施例でも、基準電圧発生回路６は接地電位入力用ボンディングパッドの近傍に、駆動回路７ａ，７ｄはそれぞれの負荷回路の近傍に配置されている。

この実施例の利点は、図４１から明らかなように、配線長が短くなることである。これにより、外部電源電圧Ｖ_CCの変動や負荷回路に流れる電流の変動に対して強くなる。すなわち、前実施例では、Ｖ_CC用ボンディングパッドと各駆動回路との間の配線１０が長いため、そのインピーダンスが大きく、負荷回路の消費電流によってＶ_CCのレベルが低下する。もちろんこの低下分は各駆動回路で吸収するようになっているが、低下量があまりに大きいと吸収しきれなくなり、内部電源電圧Ｖ_Lのレベルの低下を招くことがある。これに対して本実施例では、Ｖ_CC配線１０のインピーダンスが小さいので、その分大きな負荷電流を流すことができる。またＶ_CCの低下に対しても強い。

図４０もしくは図４１において、接地配線の雑音を特に問題にしているのは、基準電圧Ｖ_Rおよび内部電源電圧Ｖ_Liが接地電位を基準にして発生されるからである。逆に、Ｖ_R，Ｖ_Liが外部電源電圧Ｖ_CCを基準として発生される場合は、Ｖ_CC配線の雑音の方が問題になる。この場合は、基準電圧発生回路をＶ_CCボンディングパッドの近傍に配置し、Ｖ_CC用配線を各回路ごとに分離すればよい。

なお、図４０もしくは図４１に示した配置・配線方法において、基準電圧Ｖ_Rを基準電圧発生回路から各駆動回路まで配線しているが、この配線１２にはシールドを施しておくのが望ましい。半導体チップ内の他の回路から雑音を受けてＶ_Rが変動するのを防ぐためである。通常の半導体製造プロセスで実現できるシールド方法の例を次に説明する。

図４２（ａ），（ｂ）に、シールドを施した配線の一実施例のそれぞれ平面図および断面図を示す。図中、１０１は半導体基板、１０４はＳｉＯ₂、１０８は第１の配線層、１０９ａ，１０９ｂ，１０９ｃは第２の配線層、１１３，１１４は層間絶縁膜、１１５は保護膜である。１０９ｂが基準電圧Ｖ_Rの配線である。その周囲の１０８，１０９，１０９ｃがシールド用の配線であり、一定電位（ここでは接地）に固定されている。１０９ｂの下方に１０８を設けたことにより基板１０１との容量結合による雑音を防止でき、左右に１０９ａ，１０９ｃを設けたことにより隣接する配線（図示せず）との容量結合による雑音を防止できる。図４２（ｃ）および（ｄ）は、シールドを施した配線の他の実施例である。本実施例では、Ｖ_Rを第１の配線層１０８ｂで配線し、その左右（１０８ａ，１０８ｃ）、下方（１０６）および上方（１０９）にそれぞれシールド用配線を設けている。上方にもシールド配線を設けることにより、上方の空間を通した容量結合による雑音をも防止でき、シールドがより効果的になる。

さらに図６１（ａ），（ｂ）のように、コンタクト孔１１６ａ，１１６ｃ、およびスルーホール１１７ａ，１１７ｃを設けてシールド用配線同士を接続すれば、シールドが完全になる。図６１（ｃ），（ｄ）にシールドを施した配線の他の実施例を示す。本実施例では、多結晶シリコン層１０６がＶ_Rの配線である。その下方にはウェル１１２が形成され、Ｐ形拡散層１０７ａ，１０７ｃ、およびコンタクト孔１１６ａ，１１６ｃを介して、上方の第１の配線層１０８に接続されている。すなわち、１０６の周囲を１１２，１０７ａ，１１６ａ，１０８，１１６ｃ，１０７ｃで囲むことによりシールドしている。本実施例の利点は、シールドに第２の配線層を使用していないので、これを図６１（ｃ）の１０９に示すように、他の目的に使用できることである。これは、たとえばＶ_Rの配線と他の配線とが交差する部分に使用するのに有効である。

なお、以上のようなシールドにより、Ｖ_Rと接地との間に寄生容量が付くが、これはむしろ好ましい効果をもたらす。この寄生容量は、Ｖ_R配線の高周波に対するインピーダンスを低減させ、高周波雑音をバイパスさせる、いわゆるデカップリングコンデンサとして働くからである。シールド線だけでは、デカップリングコンデンサとして静電容量が不足の場合は、別にキャパシタと負荷してももちろんさしつかえない。

上の例では、シールド線を固定する電位は接地電位としているが、安定な電位ならば必ずしも接地電位でなくてもよい。しかし、接地電位にするのが、最も簡単であり、しかも上に述べたように寄生容量がデカップリングコンデンサとして働くので望ましい。特に、基準電圧発生回路用の接地配線（図４０，図４１に示す８の部分）に接続するのが、他の回路の動作によって発生する雑音を避ける意味でよい。前述のようにＶ_RがＶ_CCを基準にして発生される場合は、シールド線はＶ_CCに固定する方がよい。

図４３に回路配置および配線の他の実施例を示す。図中、１は半導体メモリチップ、３は周辺回路、７ａ，７ｂ，７ｃはそれぞれ内部電源電圧Ｖ_Lを発生する駆動回路、１４ａ，１４ｂ，１４ｃ，１４ｄは駆動回路の出力を電源として用いて電圧振幅Ｖ_Lのパルスφ_P1，φ_P2，φ_P3，φ_P4を発生するパルス発生回路、２ａ，２ｂ，２ｃ，２ｄはそれぞれφ_P1，φ_P2，φ_P3，φ_P4によって動作する微細ＭＯＳトランジスタを用いたメモリアレーである。なお、ここでは基準電圧発生回路は、記載を省略してある。図４４にこれらの回路の動作タイミングを示す。

本実施例の半導体メモリチップ１には単一の外部電源電圧Ｖ_CC（たとえば５Ｖ）が印加されている。駆動回路７ａ，７ｂ，７ｃからはＶ_CCから降下させた内部電源電圧ＶＬ（たとえば３Ｖ）が出力され、パルス発生回路１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ入力されている。そして、パルス発生回路には図４４に示すタイミングパルスφ_Tと、アドレス信号ａ_iと逆相の／ａ_iが入力されている。

周辺回路３は、外部アドレス信号Ａ_iを受けて内部アドレス信号ａ_iおよび／ａ_iを、外部制御信号（ここではロウアドレスストローブ信号／ＲＡＳ，カラムアドレスストローブ／ＣＡＳ、および書込みエネーブル信号／ＷＥ）を受けて内部タイミングパルスφ_Tを発生する。周辺回路は、チップの集積度にはあまり影響しないのであえて微細素子を用いる必要がないこと、および注飛インタフェースの都合により、外部電源電圧Ｖ_CCで直接動作させているが、もちろん内部電源電圧で動作させてもよい。

メモリはアドレスによって選択されたアレーのみが動作する。この例では、ａ_i＝“０”（／ａ_i＝“１”）のときアレー２ａと２ｃが選択（２ｂと２ｄは非選択）、ａ_i＝“１”（／ａ_i＝“０”）のときアレー２ｂと２ｄが選択（２ａと２ｃは非選択）の状態となる。そのために、選択されたアレー用のパルスのみが出力される。すなわち、図４４に示すように、ａ_i＝“０”のときは、パルス発生回路１４ａと１４ｃがタイミングパルスφ_Tによりφ_P1，φ_P3を出力してアレー２ａと２ｃを、逆にａ_i＝“１”のときは、パルス発生回路１４ｂと１４ｄがタイミングパルスφ_Tによりφ_P2，φ_P4を出力してアレー２ｂと２ｄを動作させる。

本実施例の特徴は、各駆動回路を各パルス発生回路に近接して配置し、しかもパルス発生回路１４ｂと１４ｃとで駆動回路７ｂを共有していることである。そのため、図３に比べて配線が短くなり、配線のインピーダンスが小さくなり、これによって発生する雑音のレベルを抑えることができる。また、図４に比べて、駆動回路数が１個減り、これによってチップ占有面積と消費電力の低減が実現できる。しかも、パルス発生回路１４ｂと１４ｃとは同時には動作しないので、駆動回路７ｂは１個のパルス発生回路のみを駆動できればよく、電流駆動能力を２倍にする必要はない。

パルス発生回路１４ａ〜１４ｄは、たとえば図４５（ａ），（ｂ）に示した回路で実現できる。図４５（ａ）において、５１は、ＰチャネルＭＯＳトランジスタＱ₅₁，Ｑ₅₂とＮチャネルＭＯＳトランジスタＱ₅₃，Ｑ₅₄から成る２入力ＮＡＮＤ回路である。この回路の電源はＶ_CCであり、入力はタイミングパルスとアドレス信号ａ_i（または／ａ_i）である。５２は、ＰチャネルＭＯＳトランジスタＱ₅₅とＮチャネルＭＯＳトランジスタＱ₅₆から成るインバータであり、その電源はＶ_Lである。ａ_iが“１”（電位Ｖ_CC）のときにφ_Tが入力されると、内部電源Ｖ_Lの振幅のパルスφ_Pが入力される。なお、ここではＮＡＮＤ回路は外部電源電圧Ｖ_CCで動作させているが、内部電源電圧Ｖ_Lで動作させてもよい。

図４６は、図４３の実施例に比べて、駆動回路の数をさらに１個減らした例である。アドレス信号ａ_i，／ａ_i、タイミングパルスφ_T、およびパルスφ_P1〜φ_P4は、図４３で説明したものと同じである。

本実施例では、パルス発生回路１４ａと１４ｂとで駆動回路７ａを、１４ｃと１４ｄとで７ｂをそれぞれ共有している。そのため、図４３の実施例に比べて、駆動回路数が１個減り、これによるチップ面積と消費電力を低減できる。ここで図４４に示すように、１４ａと１４ｂ、１４ｃと１４ｄとはそれぞれ同時には動作しない。したがって、駆動回路７ａと７ｂとはそれぞれ１個のパルス発生回路のみを駆動できればよく、駆動能力を２倍にする必要はない。

図４７は、メモリアレーが８個の分割されている場合に本発明を適用した実施例である。図中、１は半導体チップ、３は周辺回路、２ａ〜２ｈはメモリアレー、７ａ，７ｂは駆動回路、１４ａ〜１４ｈはパルス発生回路である。本実施例では、８個のアレーのうち２個がアドレス信号ａ_i，ａ_jによって選択され、選択されたアレーのみが動作する。すなわち、ａ_iａ_j＝“００”のときは２ａと２ｅ、ａ_iａ_j＝“０１”のときは２ｂと２ｆ，ａ_iａ_j＝“１０”のときは２ｃと２ｇ、ａ_iａ_j＝“１１”のときは２ｄと２ｈがそれぞれ選択される。そのため、選択されたアレー用のパルスφ_Pk（ｋ＝１〜８）のみが出力される。すなわち、図４８に示すように、アドレス信号ａ_iａ_j＝“００”のときはパルスφ_Pφ_1P5、ａ_iａ_j＝“０１”のときはパルスφ_P2とφ_P6、ａ_iａ_j＝“１０”のときはパルスφ_P3とφ_P7、ａ_iａ_j＝“１１”のときはパルスφ_P4とφ_Pがそれぞれ出力される。これらのパルスφ_Pk（ｋ＝１〜８）は、φ_Tのタイミングで出力されるパルスであり、その振幅は内部電源電圧Ｖ_Lである。

本実施例では、メモリアレーを動作させるための８個のパルス発生回路で２個の駆動回路７ａ，７ｂを共有している。このようにすることにより、駆動回路数を大幅に減らすことができ、占有面積と消費電力の低減を実現することができる。

［ＤＲＡＭへの適用例］
最後に、本発明をＤＲＡＭに適用した例について述べる。図４９は本発明を適用したＤＲＡＭの構成図である。図中、２０１は電源電圧（Ｖ_CC）供給用ボンディングパッドで、外部電源に接続されている。２０２は差動増幅器、２０３は内部降圧された電源電圧（Ｖ_L）の供給線、２０４はＰチャネルＭＯＳセンスアンプの駆動ＭＯＳトランジスタ、２０５はＮチャネルＭＯＳセンスアンプの起動ＭＯＳトランジスタ、２０６はＰチャネルＭＯＳセンスアンプ、２０７はＮチャネルＭＯＳセンスアンプ、２０８はメモリセル、２０９はＰチャネルＭＯＳセンスアンプのＮ形ウェル部、２１０はセルアレー部とセンスアンプ部を含むメモリブロック、２１１はＸデコーダ、２１２はＹデコーダ、２１３はショート・プリチャージ信号線、２１４は電源線Ｖ_L／２である。電源電圧Ｖ_CCは、Ｘデコーダ，Ｙデコーダ，ゲート保護ならびに信号発生回路などの周辺回路で使う。内部降圧された電源電圧Ｖ_Lは、本実施例の場合、センスアンプ駆動ＭＯＳトランジスタ２０４につながるＰチャネルＭＯＳトランジスタのバックゲート（ウェル）とＹデコーダの一部に使っている。

センスアンプのようないわゆるＣＭＯＳ回路の場合、Ｐ形の基板を用いると、ＰチャネルＭＯＳトランジスタはＮ形のウェル内に形成されるのが普通である。この場合、図５０の断面図に示すように、Ｎウェル（ＰチャネルＭＯＳトランジスタのバックゲート）の電位は外部電源電圧Ｖ_CCではなく、そのソースに供給される動作電圧（この場合はＶ_L）とするのが望ましい。この理由を次に述べる。

たとえばＶ_CC＝５Ｖ，Ｖ_L1＝３Ｖとすると、データ線プリチャージレベルが１.５Ｖであるから、センスアンプ起動前、ＰチャネルＭＯＳトランジスタには１.５Ｖのバックゲートバイアスがかかり、起動後は０Ｖになる。図６を参照すると、センスアンプ起動前のしきい値電圧（絶対値）は約０.８６Ｖ、起動後は約０.５７Ｖである。もしＮウェル電圧をＶ_CC（＝５Ｖ）としていると、各々１.１Ｖ，０.９２Ｖとなる。これはＶ_L1とした場合に比較してあまりに大きい。図５１は、上記ＤＲＡＭのセンス系の動作速度を、ＰチャネルＭＯＳトランジスタのしきい値電圧に対してプロットした図である。同図からわかるように、０.１Ｖのしきい値電圧上昇は約２ｎｓの遅延に相当するので、この場合Ｎウェル電圧をＶ_L1（＝３Ｖ）とすることで約５ｎｓ以上の高速化が実現できることがわかる。超高集積化時代のＣＭＯＳＬＳＩは、より動作電圧を下げ、基板（ウェル）濃度を上げる（バックゲートバイアス効果が大きくなる）傾向があるので、上記本発明の効果はさらに重要になる。

ここで、Ｎウェル電圧をＰチャネルＭＯＳトランジスタに供給される内部電源電圧Ｖ_Lと等しくするにあたり、容量結合などによるＮウェル電圧の変動が懸念される。図４９に示した実施例は、データ線はＶ_L／２にプリチャージされるので、ＰチャネルＭＯＳトランジスタが動作するとき、ドレイン電圧が上昇するのもと下降するものとが対を成し、雑音はきわめて小さい。したがって、Ｎウェル電圧の変動によるラッチアップ等の問題は発生しない。

以上、センスアンプを例にとって説明したが、同様の手法は、他のＣＭＯＳ回路に対しても適用できる。またＤＲＡＭに限らず、２種類以上の異なる動作電圧を有するＣＭＯＳ・ＬＳＩならば適用可能である。また、本発明の実施例において、半導体の導電形，電位関係をすべて逆にしても、本発明が成立することは明らかである。

以上説明したように、本発明によれば、電圧リミッタ回路が多くの種類の負荷を駆動する必要があり、また負荷の種類や大きさが動作モードによって変動する場合でも、負荷の種類や動作モードに応じた最適な位相補償が可能になり、電圧リミッタの動作を安定化できる。

また、内部電圧を電源として用いる負荷回路が半導体チップ内に複数個ある場合、各駆動回路から各負荷回路までの配線を短くすることができるので、雑音レベルを低く抑えることができる。また、駆動回路の駆動能力を増加させることなく、回路数を減らすことができるので、占有面積および消費電力を低減することができる。

また、内部降圧された動作電圧を用いるＣＭＯＳ回路において、ウェル内に形成されているトランジスタのバックゲート（ウェル）の電圧を降圧された電圧と等しくすることにより、回路の高速化が可能になる、超高集積化ＬＳＩの高信頼性、高速性を併せて実現することができる。

〔第３グループ〕
上記技術の問題点は、内部電圧を外部から検査する方法について考慮されていないことである。たとえば電圧リミッタを有するメモリＬＳＩの場合、電圧リミッタで発生した内部電圧値が設計値から外れていると、内部回路の動作マージンが狭くなったり、誤動作したりする。しかし、メモリＬＳＩをメモリテスタ等で検査する場合、内部電圧値を知ることができないと、上記のような問題は容易に確かめることができない。

内部電圧端子にパッドを設けて、そのパッドにメモリテスタを接続すれば、外部から内部電圧値を知ることができる。しかしこの方法には次のような問題点がある。

第１に、パッドからメモリテスタまでの配線が受ける雑音によって、測定値に誤差が生ずる。

第２に、メモリテスタの入力インピーダンスによって電圧値が変化することがある。

第３に、メモリテスタはアナログ電圧を測定することになるので、デジタル信号を取扱うよりも測定に時間がかかる。

本実施例の目的は、上記の問題点を解決し、内部電圧を外部からメモリテスタ等で検査することが容易な半導体装置を提供することにある。

上記目的を達成するため、本実施例では、外部から指定された電圧と内部電圧とを比較する手段と、その比較結果を出力する手段を設ける。

外部から指定された電圧と内部電圧とを比較し、その比較結果を出力することにより、外部に取り出す信号はデジタル信号になる。したがって、前述の内部電圧端子から直接取り出す場合に比べて、雑音や測定器の入力インピーダンスの影響を受けにくく、またメモリテスタ等で検査することが容易になる。

以下、図面を参照して本実施例を説明する。以下の説明では、本発明をＤＲＡＭに適用した例を示すが、本発明はＤＲＡＭに限らず他の半導体装置にも適用できる。

図５２に本実施例を示す。これは電圧リミッタを有するＤＡＲＭである。図中、１は半導体チップ、２はＤＲＡＭのメモリアレー、３はＤＡＲＭの周辺回路、４は電圧リミッタ、５は比較回路、６はマルチプレクサおよび出力バッファ、８はテストエネーブル信号発生回路である。電圧リミッタ４は、外部電源Ｖ_CCをもとに、Ｖ_CCよりも低い内部電源Ｖ_Lを発生する。ＤＲＡＭの周辺回路３は外部電源Ｖ_CCによって動作するが、メモリアレー２は内部電源Ｖ_Lの電圧を動作する。

本実施例において内部電源Ｖ_Lの電圧を検査する方法について説明する。

比較回路５は、Ｖ_Lと比較用電圧Ｖ_Sとを比較する。本実施例では、Ｖ_Sを入力する端子は、ＤＲＡＭのデータ端子Ｄ_inと兼用であるが、専用の端子でもよいし、他の端子、たとえばアドレス端子の一つと兼用してもよい。比較回路の出力Ｃは、マルチプレクサおよび出力バッファ６を介して出力される。本実施例では、Ｃを出力する端子は、ＤＲＡＭのデータ出力端子Ｄ_outと兼用であるが、専用の端子でもよい。

比較出力Ｃは、Ｖ_L＞Ｖ_Sのときは高レベル、Ｖ_L＜Ｖ_Sのときは低レベルになる。したがって、Ｄ_inに印加する比較用電圧Ｖ_Sを変えてＤ_outを観測することにより、内部電圧Ｖ_Lを知ることができる。

たとえば、外部電源Ｖ_CCが、
Ｖ_CCmin≦Ｖ_CC≦Ｖ_CCmax …（１）
の範囲で、Ｖ_LがＶ_Lminよりも高くＶ_Lmaxよりも低くなければならないとする。これを検査するには、まず、Ｄ_inにＶ_Lminを印加してＶ_CCをＶ_CCminからＶ_CCmaxまで変化させ、Ｄ_outが常に高レベルであることを確認する。次に、Ｄ_inにＶ_CCmaxを印加してＶ_CCをＶ_CCminからＶ_CCmaxまで変化させ、Ｄ_outが常に低レベルであることを確認すればよい。

このようにＤ_out端子から出力される信号が高レベルか低レベルというデジタル信号であることが、本発明の特徴である。したがって、アナログ電圧を直接出力する場合に比べて、雑音やメモリテスタの入力インピーダンスによる誤差を避けることができ、メモリテスタで検査することが容易になる。

テストエネーブル信号ＴＥは、Ｖ_Lを検査するモードであるか、通常の読出し／書込みモードであるかを示す信号である。この信号は、比較回路５をエネーブルするた、およびマルチプレクサおよび出力バッファ６を切り替えるために用いられる。ＴＥを入力するための専用の端子を設けてもよいが、本実施例では、ＴＥを発生するための回路８を設けてある。この回路は、ＤＲＡＭのロウアドレスストローブ信号（／ＲＡＳ）、カラムアドレスストローブ信号（／ＣＡＳ）、および書込みエネーブル信号（／ＷＥ）が印加されるタイミングの組合せによってＴＥを発生する。

これを図５３（ａ），（ｂ）を用いて説明する。

ＤＲＡＭでは、通常の読出し／書込みモードのときは、図５３（ａ）のように、／ＲＡＳは／ＣＡＳよりも先に印加される。逆に図５３（ｂ）のように、／ＣＡＳが／ＲＡＳよりも先に印加され、しかもそのときの／Ｗ_Eが低レベルであったとき、回路８は、Ｖ_L検査モードの指定であると判断し、ＴＥを発生する。なお、／ＲＡＳ，／ＣＡＳ，／ＷＥのタイミングの組合せによって特殊な動作モードを指定する方法については、たとえばアイ・エス・エス・シー・シー，ダイジェスト・オブ・テクニカル・ペーパーズ，第１８頁から第１９頁，１９８７年２月（ＩＳＳＣＣ Ｄigest of Ｔechnical Ｐapers, pp.１８−１９，Ｆeb.１９８７）あるいは、アイ・エス・エス・シー・シー，ダイジェスト・オブ・テクニカル・ペーパーズ，第２８６頁から第２８７頁，１９８７年２月（ＩＳＳＣＣ Ｄigest of Ｔechnical Ｐapers，pp.２８６−２８７，Ｆeb.１９８７）において論じられている。

ここでＶ_Lの検査に用いる専用の信号（Ｖ_S，Ｃ、およびＴＥ）の入出力方法について補足しておく。

これらの信号の専用の端子を設けてもよいことは、上に述べたとおりである。しかし、図１の実施例では、Ｖ_Sの入力端子はＤ_inと、Ｃの出力端子はＤ_outとそれぞれ兼用であり、ＴＥは／ＲＡＳ，／ＣＡＳ，／ＷＥのタイミングの組合せにより作られる。この方式の利点は、ＤＲＡＭ本来の端子のみを用いてＶ_Lを検査できることである。したがって、ウエハ状態での検査だけでなく、パッケージに組立てた後の検査も可能になる。

図５４に比較回路５の一例を示す。

図５４において、２０はＶ_LおよびＶ_Sを入力とし、ノード２７を出力とする差動増幅器であり、ＮチャネルＭＯＳトランジスタ２１，２２，２３とＰチャネルＭＯＳトランジスタ２４，２５から成る。３０はノード２７を入力としＣを出力とするインバータであり、ＮチャネルＭＯＳトランジスタ３１とＰチャネルＭＯＳトランジスタ３２から成る。Ｖ_LがＶ_Sよりも高いときはノード２７が低レベル、出力Ｃが高レベルになる。Ｖ_LがＶ_Sよりも低いときはノード２７が高レベル、出力Ｃが低レベルになる。

比較回路としては単独の差動増幅器でもよいが、本実施例のように差動増幅器の出力をさらにインバータで増幅するようにした方が、出力Ｃのレベルに確実に高レベル（≒Ｖ_CC）、低レベル（≒０Ｖ）にできるので望ましい。

本回路では、ＭＯＳトランジスタ２１のゲートにＴＥが入力されているので、Ｖ_L検査モードのとき（ＴＥが高レベルのとき）以外は差動増幅器に電流が流れない。これにより通常動作時の消費電力の増加を防止できる。また、通常動作時はＰチャネルＭＯＳトランジスタ２６が導通しているので、ノード２７は高レベルに固定されている。

次に、本発明に用いるマルチプレクサおよび出力バッファ６の実現方法について説明する。

図５５はマルチプレクサおよび出力バッファの一例である。図５５中、４１，４２、および４９〜５２はインバータ、４３〜４８はＮＡＭＤゲート、５３および５４はＮチャネルＭＯＳトランジスタである。この回路は、ＤＲＡＭのデータ出力ｄ_outと比較回路の出力Ｃのうちの一方を選択して、出力端子Ｄ_outに出力する回路である。いずれを選択するかは、ＴＥ（前述のテストエネーブル信号）およびＯＥ（ＤＲＡＭの出力エネーブル信号）によって決定される。ＴＥが高レベル，ＯＥが低レベルのとき（Ｖ_L検査モードのとき）はＣが、ＴＥ低レベル、ＯＥが高レベルのとき（読出しモードのとき）は、ｄ_outが、それぞれ選択・出力される。ＴＥ，ＯＥがともに低レベルのとき（書込みモードもしくは待機状態のとき）は出力端子Ｄ_outは高インピーダンスである。

図５６に本発明の他の実施例を示す。前実施例との相違点は、比較用電圧としてＶ_S1，Ｖ_S2の２個が入力されており、比較回路５−１，５−２の２個が設けられていることである。

比較回路５−１は内部電圧Ｖ_LとＶ_S1とを、５−２はＶ_LとＶ_S2とをそれぞれ比較する。比較出力Ｃ₁は、Ｖ_L＞Ｖ_S1のときは高レベル、Ｖ_L＞Ｖ_S2のときは低レベルになる。比較出力Ｃ₂は、Ｖ_L＞Ｖ_S2のときは低レベル、Ｖ_L＜Ｖ_S2のときは高レベルになる。外部に出力される信号Ｃは、Ｃ₁とＣ₂をＡＮＤゲート９によって論理積をとった結果である。

本実施例は、データ入力端子と出力端子とが兼用で、４ビット同時に読出し／書込みされる。いわゆる×４ビット構成のＤＲＡＭである。そこで、比較用電圧Ｖ_S1とＶ_S2との入力、および比較結果Ｃの出力には、４個のデータ入出力端子Ｉ／Ｏ₀〜Ｉ／Ｏ₃のうちの３個を利用している。前実施例のような×１ビット構成ＤＲＡＭの場合は、たとえばＣの出力にはＤ_outを、Ｖ_S1，Ｖ_S2の入力にはＤ_inまたはアドレス端子のうちの２個を利用すればよい。

本実施例の利点は、Ｖ_Lがある範囲内にあるか否かが一度の検査でわかることである。たとえば、Ｖ_LがＶ_Lminよりも高くＶ_Lmaxよりも低くなければならないとする。これを検査するには、Ｖ_S1＝Ｖ_Lmin，Ｖ_S2＝Ｖ_Lmaxとすればよい。Ｖ_Lmin＜Ｖ_L＜Ｖ_Lmaxのときに限り、Ｃは高レベルになる。

図５７に本発明の他の実施例を示す。

前述の２実施例との相違点は、比較用電圧Ｖ_Sをデジタル信号で指定し、それをＤＡ変換することにより比較用電圧Ｖ_SをＤＡＣで作っていることである。本実施例では、デジタル信号Ｓ₀〜Ｓ₃の入力端子はアドレス端子Ａ_iと兼用である。

入力されたデジタル信号は、ＤＡコンバータ１０によってアナログ電圧Ｖ_Sに変換される。ＤＡコンバータに与える基準電圧は、Ｖ_CCでもよいが、専用の電圧Ｖ_Rの方が望ましい。内部電圧Ｖ_LのＶ_CC依存性を測定できるからである。本実施例ではＶ_Rの入力端子は、ＤＲＡＭのデータ入力端子Ｄ_inと兼用である。

本実施例の特徴は、出力だけでなく入力デジタル信号であることである。そのため、前実施例に比べてメモリテスタによるテストがさらに容易になる。なお、本実施例では比較用電圧はＶ_S１個だけであるが、前実施例のように２個にしてもよいことはもちろんである。

次に、本実施例に用いるＤＡコンバータについて説明する。

図５８（ａ）にＤＡコンバータの一例を示す。図中、６１および６２はインバータ、Ｒおよび２Ｒは抵抗である。ここではインバータ６２の電源は基準電圧Ｖ_Rである。端子Ｓ₀〜Ｓ₃からデジタル信号が入力されると、インバータ６２の出力電圧は入力信号に応じてＶ_Rまたは０Ｖになる。出力Ｖ_Sの電圧は、
Ｖ₈＝(Ｖ_R／１６)・(８Ｓ₃＋４Ｓ₂＋２Ｓ₁＋１Ｓ₀) …（２）
で与えられる。ただし、インバータ６２の出力インピーダンスは抵抗Ｒ，２Ｒに比べて十分小さいと仮定している。

図５８（ｂ）にＤＡコンバータの他の実施例を示す。図中、７１はデコーダ、７２はＭＯＳトランジスタ、Ｒは抵抗である。この回路は、基準電圧Ｖ_Rを抵抗分割した電圧
Ｖ_i＝(ｉ／１６)・Ｖ_r （ｉ＝０〜１５） …（３）
のうち、１つを選択して出力Ｖ_Sとする。この選択は、入力信号Ｓ₀〜Ｓ₃をデコーダ７１でデコードした信号Ｔ₀〜Ｔ₁₅によって行われる。この回路の特徴は、負荷のインピーダンス（図５７の比較回路５の入力インピーダンス）が十分大きければ（図５４の回路は、この条件を満たしている）、出力電圧Ｖ_SはＭＯＳトランジスタ７２のオン抵抗の影響を受けないことである。

なお、図５８（ａ），（ｂ）はいずれも４ビットのＤＡ変換器である。しかし、ビット数は、どの程度正確に内部電圧Ｖ_Lを設定する必要があるかにより増減してもよいことは言うまでもない。

図５９に本発明の更に他の実施例を示す。本実施例の特徴は、内部電圧Ｖ_LをＡＤ変換して出力することである。そのため、デジタル信号Ｓ₀〜Ｓ₃を記憶するためのレジスタ８０が設けられている。以下、本実施例の動作を図６０のタイミング図に従って説明する。

／ＲＡＳ，／ＣＡＳ，／ＷＥのタイミングの組合せによりテストエネーブル信号ＴＥを発生することは前実施例と同様である。この時点でレジスタ８０の内容は、最上位ビットＳ₃のみが“１”、他は“０”という状態に設定される。このとき、比較用電圧Ｖ_SはＶ_R／２に等しい。このＶ_Sと内部電圧Ｖ_Lとを比較した結果、Ｃ＝１すなわちＶ_L＞Ｖ_R／２ならば、最上位ビットＳ₃はそのまま“１”に保たれ、Ｃ＝０すなわちＶ_L＜Ｖ_R／２ならばＳ₃は“０”にリセットされる。

次にレジスタのＳ₂が“１”にセットされる。このとき、比較用電圧Ｖ_SはＶ_R／４または３Ｖ_R／４である。このＶ_Sと内部電圧Ｖ_Lとを比較した結果、Ｃ＝１ならばＳ₂はそのまま“１”に保たれ、Ｃ＝０ならばＳ₂は“０”にリセットされる。以下同様にして、Ｓ₁，Ｓ₀が順次に決定される。

以上の動作はクロックに同期して行われる。本実施例では／ＣＡＳをクロックとして用いている。すなわち、まず／ＣＡＳを／ＲＡＳよりも先に低レベルにしてＶ_L検査モードを指定する。これによりＴＥが高レベルになる。次に、／ＲＡＳは低レベルに保ったまま、／ＣＡＳを上げ下げすることにより、上記のＡＤ変換が行われる。この間、出力端子Ｄ_outには各回の比較結果が順に現れるので、Ｄ_outを観測することにより、ＡＤ変換の結果を知ることができる。

本発明の第１のグループの実施例を説明する図。 本発明者らが発見した問題点を説明する図。 本発明者らが発見した問題点を説明する図。 本発明者らが発見した問題点を説明する図。 本発明者らが発見した問題点を説明する図。 本発明者らが発見した問題点を説明する図。 （ａ），（ｂ）は従来技術を説明する回路図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第１のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第３のグループの実施例を説明する図。 本発明の第２のグループの実施例を説明する図。

符号の説明

Ｖ_ｃｃ 電源電圧
７ｂ 第１の駆動回路
７ｃ 第２の駆動回路
Ｖ_Ｒ’ 基準電圧
６ 基準電圧発生回路
２１ 差動増幅器
２２ 出力段
Ｑ２５ ＭＯＳＦＥＴ

Claims (9)

1. 論理動作による電流消費がなされる動作状態と上記論理動作されず上記動作状態よりも電流消費が少なくされる待機状態とをもつ論理回路と、
   電源電圧に対して安定化された第１電圧を発生する基準電圧発生回路と、
   上記第１電圧に所定の電圧変換を行い、基準電圧を出力する電圧変換回路と、
   上記論理回路に電源電圧を降圧した降圧電圧を供給するための第１の駆動回路と、
   上記論理回路に上記電源電圧を降圧した降圧電圧を供給するための第２の駆動回路とを有し、
   上記第１の駆動回路と上記第２の駆動回路とは上記論理回路の電源線に共通に接続され、
   上記第１の駆動回路は上記第２の駆動回路よりも電流駆動能力が大きく、
   上記第２の駆動回路は、上記論理回路が上記動作状態及び上記待機状態のいずれにおいても上記論理回路の電源線に降圧電圧を供給し、
   上記第１の駆動回路は、上記論理回路が上記動作状態のときに第１レベル、上記論理回路が上記待機状態のときに第２レベルとなる活性化信号が入力され、上記活性化信号が第１レベルの場合には活性化されて上記論理回路の電源線に降圧電圧を供給し、上記活性化信号が第２レベルの場合には不活性とされ、
   上記第１の駆動回路及び上記第２の駆動回路は、ともに上記基準電圧の入力と上記降圧電圧の帰還入力を受けて上記降圧電圧が上記基準電圧に追随するように動作する半導体装置。
2. 請求項１において、
   上記第１の駆動回路は、第１及び第２の入力をもつ第１の差動増幅器と、上記第１の差動増幅器に接続される第１の出力段とを有し、
   上記第１の差動増幅器の上記第１の入力には基準電圧が入力され、上記第１の差動増幅器の上記第２の入力には上記第１の出力段から帰還された電圧が入力されるようになっており、
   上記第１の駆動回路が不活性とされるときには、上記第１の差動増幅器への上記電源電圧の供給が遮断され、上記第１の駆動回路の出力は高インピーダンスとされる半導体装置。
3. 請求項２において、
   上記第１の差動増幅器と上記第１の差動増幅器に上記電源電圧を供給する電源線との間に第１のＭＯＳＦＥＴが設けられ、
   上記第１のＭＯＳＦＥＴは上記電源電圧に対応する振幅を有する制御信号により制御される半導体装置。
4. 請求項１において、
   上記第２の駆動回路は、第１及び第２の入力をもつ第２の差動増幅器と、上記第２の差動増幅器に接続される第２の出力段とを有し、
   上記第２の差動増幅器の上記第１の入力には基準電圧が入力され、上記第２の差動増幅器の上記第２の入力には上記第２の出力段から帰還された電圧が入力されるようになっており、
   上記第２の駆動回路が不活性とされるときには、上記第２の差動増幅器への上記電源電圧の供給が遮断され、上記第２の駆動回路の出力は高インピーダンスとされる半導体装置。
5. 請求項４において、
   上記第２の差動増幅器と上記第２の差動増幅器に上記電源電圧を供給する電源線との間に第２のＭＯＳＦＥＴが設けられ、
   上記第２のＭＯＳＦＥＴは上記電源電圧に対応する振幅を有する制御信号により制御される半導体装置。
6. 論理動作による電流消費がなされる動作状態と上記論理動作されず上記動作状態よりも電流消費が少なくされる待機状態とをもつ論理回路と、
   上記論理回路に電源電圧を降圧した降圧電圧を供給するための第１の駆動回路と、
   上記論理回路に上記電源電圧を降圧した降圧電圧を供給するための第２の駆動回路とを有し、
   上記第１の駆動回路と上記第２の駆動回路とは上記論理回路の電源線に共通に接続され、
   上記第１の駆動回路は、上記電源電圧を与える第１の電位点及び第２の電位点と、第１及び第２の入力をもつ差動増幅器と、上記差動増幅器の電源電圧の供給を制御する第１ＭＯＳトランジスタと、上記第１の電位点と出力ノードとの間にソース・ドレイン経路を有し上記差動増幅器の出力をゲートに受ける第２ＭＯＳトランジスタと、上記第２ＭＯＳトランジスタのソースとゲートとの間にソース・ドレイン経路を有する第３ＭＯＳトランジスタと、上記第２の電位点と上記出力ノードとの間にソース・ドレイン経路を有する第４ＭＯＳトランジスタとを有し、
   上記第２の駆動回路は、上記論理回路が上記動作状態及び上記待機状態のいずれにおいても上記論理回路の電源線に降圧電圧を供給し、
   上記第１の駆動回路は、上記論理回路が上記動作状態のときに第１レベル、上記論理回路が上記待機状態のときに第２レベルとなる活性化信号が入力され、上記活性化信号が第１レベルの場合には活性化されて上記論理回路の電源線に降圧電圧を供給し、上記活性化信号が第２レベルの場合には不活性とされ、
   上記第１の駆動回路は上記第２レベルの上記活性化信号が入力されることにより、上記第１の駆動回路の上記第１ＭＯＳトランジスタを非導通状態として上記第１の駆動回路の上記差動増幅器への電源電圧の供給を遮断し、上記第１の駆動回路の上記第３ＭＯＳトランジスタを導通状態として上記第1の駆動回路の出力は高インピーダンスとされ、
   上記第１の駆動回路の上記第４ＭＯＳトランジスタは、上記活性化信号が第１レベルのときは導通状態とされ、上記活性化信号が第２レベルのときは非導通状態とされる半導体装置。
7. 請求項６において、
   上記第１の駆動回路は、上記第２の駆動回路よりも電流駆動能力が大きい半導体装置。
8. 請求項６において、
   電源電圧に対して安定化された第１電圧を発生する基準電圧発生回路と、
   上記第１電圧に所定の電圧変換を行い、基準電圧を出力する電圧変換回路とを有し、
   上記第１の駆動回路及び上記第２の駆動回路は、ともに上記基準電圧の入力と上記降圧電圧の帰還入力を受けて上記降圧電圧が上記基準電圧に追随するように動作する半導体装置。
9. 請求項６乃至請求項８の何れか１項において、
   上記第１の駆動回路の上記第２及び第３ＭＯＳトランジスタは、ＰＭＯＳトランジスタであり、上記第１の駆動回路の上記第１及び第４ＭＯＳトランジスタはＮＭＯＳトランジスタである半導体装置。

Images