JP3786170B2

JP3786170B2 - Inductive load drive circuit

Info

Publication number: JP3786170B2
Application number: JP33527999A
Authority: JP
Inventors: 徹古賀
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-11-26
Filing date: 1999-11-26
Publication date: 2006-06-14
Anticipated expiration: 2019-11-26
Also published as: JP2001156611A

Description

【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷駆動回路に関し、特に例えばＣＤ，ＣＤ−ＲＯＭ，ＭＤ等のディスクを駆動するディスクドライブに適用され、ピックアップ送りモータディスク回転モータ，スピンドルモータ，ローディングモータなどに設けられたコイル負荷などの通電を制御する誘導性負荷駆動回路に関する。
【０００２】
【従来の技術】
従来のこの種の誘導性負荷駆動回路の一例が図６および図７に示される。図６に示すコイル負荷駆動回路を光ピックアップのトラッキングサーボモータに設ける場合、負荷コイルＬに流れる電流は、トラッキング制御信号に基づく入力電圧Ｖｉに応じて切り換えられる。つまり、入力電圧Ｖｉが負帰還増幅器１で増幅され、これによってコイル負荷Ｌの駆動電圧Ｖｏが得られる。この駆動電圧Ｖｏに対して位相が約９０度遅れた励磁電流ＩａおよびＩｂが、コイル負荷Ｌを流れる。
【０００３】
負帰還増幅器１に含まれるオペアンプ２の出力段は図７に示すように構成される。トランジスタＴ４のベースに与えられた制御電圧Ｖｃに応答して、出力端Ｓ１から駆動電圧Ｖｏが出力される。図８に示されるように、コイル負荷Ｌを流れる励磁電流ＩａおよびＩｂの位相は、駆動電圧Ｖｏに対して約９０度遅れ、電流値がプラスのときコイル負荷Ｌに励磁電流Ｉａが流し込まれ、電流値がマイナスのときコイル負荷Ｌから励磁電流Ｉｂが引き出される。
【０００４】
また、トランジスタＴ３およびＴ１によってブッシュプル回路が構成される。したがって、コイル負荷Ｌに励磁電流Ｉａが流れるとき、トランジスタＴ３が導通されトランジスタＴ１が遮断される。一方、コイルに励磁電流Ｉｂが流れるき、トランジスタＴ３が遮断され、トランジスタＴ１が導通される。
【０００５】
励磁電流Ｉａが流れるとき、トランジスタＴ４のコレクタ電圧は駆動電圧Ｖｏよりもわずかに高くなっており、これによってトランジスタＴ３が導通される。これに対して、励磁電流Ｉｂが流れるとき、トランジスタＴ４のコレクタ電圧は駆動電圧Ｖｏと等しくなっており、トランジスタＴ１が導通される。これは、ダイオードＤ１およびＤ２並びにトランジスタＴ３，Ｔ５およびＴ６のベース−エミッタからなるアイドリングループが形成されているが、定電流源Ｃ１からの電流によりダイオードＤ１およびＤ２の２つ分の順方向電圧降下（Ｖｆ）に対し、トランジスタＴ３，Ｔ５およびＴ６の３つ分のＶｆを必要とするため、トランジスタＴ３あるいはトランジスタＴ６（およびＴ５）のどちらかしか導通できないことによる。
【０００６】
したがって、このトランジスタＴ４のコレクタ電圧が駆動電圧Ｖｏよりも大きいときはトランジスタＴ５およびＴ６は導通されないが、トランジスタＴ４のコレクタ電圧がＶｏと等しくなるとトランジスタＴ５およびＴ６が導通され、トランジスタＴ１が導通状態となり、励磁電流Ｉｂが引き込まれる。
【０００７】
そして、コイル負荷Ｌを流れる電流は駆動電圧Ｖｏに対して位相が約９０度遅れるため、図８において斜線で示す期間にトランジスタＴ１を導通して電流Ｉｂを流す必要がある。
【０００８】
しかし、アイドリングループが動作する駆動電圧Ｖｏの上限が制限されるため、駆動電圧Ｖｏが大きくなりすぎると、トランジスタＴ１がうまく導通されず、これによって負帰還動作が不安定になる。
【０００９】
このような問題を解決するために、図９，図１０に示されるような、コイル負荷駆動回路が、先行例として本発明者により提案されている。
【００１０】
図９を参照して、この先行例のコイル負荷駆動回路１０は、入力電圧を受ける端子Ｓ３および基準電圧Ｖｒｅｆを受ける端子Ｓ４を含む。入力端子Ｓ３は、抵抗Ｒ１を介して帰還増幅器１２を構成するオペアンプ１４の反転入力端子に接続される。オペアンプ１４の出力端子と反転入力端子との間には帰還抵抗Ｒ２が介挿され、オペアンプ１４の非反転入力端子には入力端子Ｓ４が接続される。また、入力端子Ｓ３及びＳ４がそれぞれ、極性コンパレータ１６に含まれるコンパレータ１８の非反転入力端子および反転入力端子と接続され、コンパレータ１８の出力が直接およびインバータ２０を介してオペアンプ２２および２４に与えられる。
【００１１】
オペアンプ２２は帰還増幅器２６に含まれ、オペアンプ２４は帰還増幅器２８に含まれる。帰還増幅器２６において、オペアンプ２２の出力端子と反転入力端子との間には帰還抵抗Ｒ３が介挿され、反転入力端子と端子Ｓ４との間には抵抗Ｒ４が介挿される。また、帰還増幅器２８においては、オペアンプ２４の出力端子と反転入力端子との間に抵抗Ｒ５が介挿され、反転入力端子と端子Ｓ４との間に抵抗Ｒ６が介挿される。帰還増幅器２６から出力された駆動電圧Ｖｏ（−）が端子Ｓ１を介してコイル負荷Ｌの一方端に与えられ、帰還増幅器２８から出力された駆動電圧Ｖｏ（＋）が端子Ｓ２を介してコイル負荷Ｌの他方端に与えられる。
【００１２】
帰還増幅器１２は端子Ｓ３からの入力電圧を増幅する。増幅電圧はそのままオペアンプ２２の非反転入力端子に入力されるとともに、インバータ３０を介してオペアンプ２４の非反転入力端子に与えられる。帰還増幅器２６および２８は互いに同じ構成を有するため、オペアンプ２２から出力される駆動電圧Ｖｏ（−）とオペアンプ２４から出力される駆動電圧Ｖｏ（＋）とでは極性が反転する。コイル負荷Ｌは、このような駆動電圧Ｖｏ（−）およびＶｏ（＋）によって駆動される。
【００１３】
一方、コンパレータ１８は端子Ｓ３からの人力電圧と端子Ｓ４からの基準電圧Ｖｒｅｆとを比較し、入力電圧が基準電圧以上であればハイレベル信号を出力し、入力電圧が基準電圧より小さければローレベル信号を出力する。コンパレータ１８からの出力は、そのままオペアンプ２２および２４に与えられるとともに、インバータ２０を介してオペアンプ２２および２４に与えられ、これによってオペアンプ２２および２４の特性が切り換えられる。
【００１４】
オペアンプ２２は図１０に示すように構成される。つまり、非反転入力端子Ｓ５はトランジスタＴ１０のべ一スと接続され、反転入力端子Ｓ６はトランジスタＴ１１のベースと接続される。トランジスタＴ１０およびＴ１１は差動対を形成し、それぞれのエミッタが定電流源Ｃ４を介して接地面と接続される。トランジスタＴ１０のコレクタはトランジスタＴ８のコレクタと接続され、トランジスタＴ８のエミッタが電源Ｖｃｃと接続される。一方、トランジスタＴ１１のコレクタはトランジスタＴ９のコレクタと接続され、トランジスタＴ９のエミッタは電源Ｖｃｃと接続される。トランジスタＴ８のベースとトランジスタＴ９のベースとは互いに接続され、接続点がトランジスタＴ９のコレクタと接続される。つまり、トランジスタＴ８およびＴ９はカレントミラー回路を形成する。
【００１５】
トランジスタＴ１０のコレクタは、コレクタが接地されたトランジスタＴ７のベースと接続され、トランジスタＴ７のエミッタはトランジスタＴ４のベースと接続される。つまり、トランジスタＴ７はトランジスタＴ４とダーリントン接続される。トランジスタＴ４のエミッタは電源Ｖｃｃと接続され、トランジスタＴ４のコレクタはスイッチＳＷ１および定電流源Ｃ２を介して接地される。トランジスタＴ４のコレクタはまた、トランジスタＴ３及びＴ６のベース並びにダイオードＤ３のアノードと接続される。
【００１６】
トランジスタＴ３のコレクタは電源Ｖｃｃと接続され、トランジスタＴ３のエミッタはトランジスタＴ１のコレクタおよびトランジスタＴ２のエミッタと接続され、トランジスタＴ１のエミッタは接地される。トランジスタＴ２はＰＮＰトランジスタであり、トランジスタＴ２のコレクタはトランジスタＴ１のベースと接続される。つまり、トランジスタＴ１およびＴ３がブッシュプル回路を形成し、トランジスタＴ１およびＴ２がインバ一テッドダ一リントン回路を形成する。
【００１７】
トランジスタＴ６のベースは、ダイオ一ドＤ３，スイッチＳＷ２および定電流源Ｃ３を介して接地され、トランジスタＴ６のコレクタはトランジスタＴ１のベースと接続され、そして、トランジスタＴ６のエミッタはトランジスタＴ５のエミッタと接続される。トランジスタＴ５のコレクタは電源Ｖｃｃと接続され、トランジスタＴ５のベースはダイオードＤ１のアノードと接続される。トランジスタＴ３およびＴ１の接続点は、ダイオードＤ１およびＤ２、スイッチＳＷ３およ電流源Ｃ１を介して電源Ｖｃｃと接続され、また、トランジスタＴ３およびＴ１の接続点に出力端子Ｓ１が接続される。なお、オペアンプ２４はオペアンプ２２と同様に構成される。
【００１８】
端子Ｓ６には基準電圧Ｖｒｅｆに相関する所定の直流電圧が与えられ、端子Ｓ５にはオペアンプ１４から出力された交流の増幅電圧が与えられる。このため、トランジスタＴ７のベース電流はこの増幅電圧に応じて変化し、トランジスタＴ４に増幅電圧と同位相のコレクタ電圧が現れる。このコレクタ電圧に応じてトランジスタＴ３のエミッタ電圧つまり駆動電圧Ｖｏ（−）およびＶｏ（＋）が変化する。駆動電圧Ｖｏ（−）およびＶｏ（＋）は、図１１（ａ）および（ｂ）に示すように互いに逆相の関係にあるため、コイル負荷Ｌの端子間電圧は図１１（ｃ）に示すように変化し、この端子間電圧に対して位相が約９０度遅れた励磁電流Ｉａ、Ｉｂがコイル負荷Ｌに流れる。つまり、励磁電流は、図１１（ｃ）に示す端子間電圧に対して図１１（ｄ）に示すように変化する。なお図１１（ｄ）において電流Ｉａが端子Ｓ１からＳ２に流れる励磁電流を意味し、電流Ｉｂが端子Ｓ２から端子Ｓ１に流れる励磁電流を意味する。
【００１９】
端子Ｓ３からの入力電圧と駆動電圧Ｖｏ（＋）とは同相の関係にあるため、駆動電圧Ｖｏ（＋）が負極性のときコンパレータ１８からはロ一レベル信号が出力される。スイッチＳＷ２はこのローレベル信号によってオフされ、スイッチＳＷ１およびＳＷ３はインバータ２０によって反転されたハイレベル信号によってオンされる。すなわち、定電流源Ｃ１およびダイオードＤ１およびＤ２，トランジスタＴ３，Ｔ５およびＴ６からなる第１のアイドリングループが、極性コンパレータ１６によって能動化される。これに対して、駆動電圧Ｖｏ（＋）が正極性のときは、コンパレータ１８からハイレベル信号が出力され、これによってスイッチＳＷ１およびＳＷ３がオフされ、スイッチＳＷ２がオンされる。即ち、トランジスタＴ２，Ｔ３、ダイオードＤ３および定電流源Ｃ３からなる第２のアイドリングルーブが能動化される。
【００２０】
駆動電圧Ｖｏ（−）と駆動電圧Ｖｏ（＋）とは逆相の関係にあるが、コンパレータ１８からの出力がスイッチＳＷ１およびＳＷ３に与えられ、インバータ２０からの出力がスイッチＳＷ２に与えられる。このため、オペアンプ２２においても駆動電圧Ｖｏ（−）が負極性のとき第１のアイドリングループが形成され、駆動電圧Ｖｏ（−）が正極性のとき第２のアイドリングル−プが形成される。つまり、オペアンプ２２において第１のアイドリングル一ブが形成されるときはオペアンプ２４において第２のアイドリングルーブが形成され、オペアンプ２２において第２のアイドリングルーブが形成されるときは、オペアンプ２４において第１のアイドリングルーブが形成される。
【００２１】
以上のように、先行例では、駆動電圧Ｖｏ（‐）が負極性のときコンパレータ１８からロ一レベル信号が出力され、第１のアイドリングループが能動化され、また、駆動電圧Ｖｏ（−）が正極性のときは、コンパレータ１８からハイレベル信号が出力され、第２のアイドリングルーブが能動化される。このことから、図８において斜線で示す期間にトランジスタＴ１を導通して電流Ｉｂを流すときに、駆動電圧Ｖｏが大きくなった場合にも、トランジスタＴ１が問題なく導通される。
【００２２】
したがって、先行例では、図６，図７の従来例におけるような、負帰還動作が不安定になるという問題は、解消されている。
【００２３】
【発明が解決しようとする課題】
しかしながら、この先行例のコイル負荷駆動回路では、２系統のアイドリングループを形成しているものの、ある基準電圧を境にしていずれか１系統のアイドリングループを有効とするように、各信号サイクル毎に切り替えている。
【００２４】
このため、駆動電圧範囲のほとんどで有効に機能する第１及び第２アイドリングループの適用範囲を狭めてしまっている。また、適用される負荷駆動回路の信号周波数の各サイクル毎に、アイドリングループをスイッチングすることから、スイッチングノイズを発生させ、自らの機器とか周辺の電子機器に悪影響を与えている。
【００２５】
そこで、本発明は、誘導性負荷駆動回路において、負帰還動作を安定させるとともに、そのためのアイドリングループを有効に利用して負荷駆動能力を向上させるとともに、スイッチングノイズを減少させることを目的とする。
【００２６】
【課題を解決するための手段】
請求項１の誘導性負荷駆動回路は、第１の範囲で変化する駆動電圧を誘導性負荷に供給する誘導性負荷駆動回路において、前記駆動電圧を負帰還増幅した制御電圧を形成する制御電圧形成手段と、制御端子に前記制御電圧形成手段の前記制御電圧を受け、この制御電圧と前記駆動電圧との相対関係に基づいて導通、不導通が決定され、導通時に前記誘導性負荷に一方の向きの駆動電流を供給する第１の出力段トランジスタと、前記誘導性負荷に他方の向きの駆動電流を供給する第２の出力段トランジスタと、前記第１の範囲より狭く且つ上限が前記第１の範囲の上限と一致する第３の範囲で変化する前記駆動電圧に基づいて、前記第１の出力段トランジスタが不導通の時に前記第２の出力段トランジスタを導通状態に制御する第１制御手段と、前記第１の範囲より狭く且つ下限が前記第１の範囲の下限と一致する第２の範囲で変化する前記駆動電圧に基づいて、前記第１の出力段トランジスタが不導通の時に前記第２の出力段トランジスタを導通状態に制御する第２制御手段と、を備え、前記第２の範囲と前記第３の範囲とが重複する駆動電圧範囲では、前記第２の出力段トランジスタは、前記第１制御手段及び前記第２制御手段の双方により導通状態に制御されることを特徴とする。
【００２７】
請求項１の誘導性負荷駆動回路によれば、誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Ｖｏが大きくなった場合にも、第２の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【００２８】
そして、第１制御手段、第２制御手段ともその制御状態は自動的に切り替わることに着目し、スイッチによる切換を取り止め、重複する駆動電圧範囲では、第２の出力段トランジスタを、前記第１制御手段及び前記第２制御手段の双方により導通状態に制御する。これにより、切り替わり時のスイッチングノイズを減少させることができ、第２の出力段トランジスタによる誘導性負荷電流の吸い込み能力が向上する。
【００２９】
請求項２の誘導性負荷駆動回路は、第１の範囲で変化する駆動電圧を誘導性負荷に供給する誘導性負荷駆動回路において、前記駆動電圧を負帰還増幅した制御電圧を形成する制御電圧形成手段と、制御端子に前記制御電圧形成手段の前記制御電圧を受け、この制御電圧と前記駆動電圧との相対関係に基づいて導通、不導通が決定され、導通時に前記誘導性負荷に一方の向きの駆動電流を供給する第１の出力段トランジスタと、前記誘導性負荷に他方の向きの駆動電流を供給する第２の出力段トランジスタと、前記第１の範囲より狭く且つ上限が前記第１の範囲の上限と一致する第２の範囲で変化する前記駆動電圧に基づいて、前記第１の出力段トランジスタが不導通の時に前記第２の出力段トランジスタを導通状態に制御する第１制御手段と、前記第１の範囲より狭く且つ下限が前記第１の範囲の下限と一致する第３の範囲で変化する前記駆動電圧に基づいて、前記第１の出力段トランジスタが不導通の時に前記第２の出力段トランジスタを導通状態に制御する第２制御手段と、前記第２の範囲と前記第３の範囲とが重複する駆動電圧範囲内で、前記第１制御手段と前記第２制御手段を双方がともに動作状態にある重複動作期間を設けるように選択的に能動化する能動化手段を備えることを特徴とする。
【００３０】
請求項２の誘導性負荷駆動回路によれば、請求項１と同様に誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Ｖｏが大きくなった場合にも、第２の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【００３１】
そして、駆動電圧の変化に応じて第１制御手段、第２制御手段を選択的に能動化するように切り替える際に、双方がともに動作状態にある重複動作期間を設けるから、必ずどちらかの制御手段が機能しており、切り替えに伴う主回路電流の遮断などの恐れが無く、安定した駆動を行うことができる。
【００３２】
【発明の実施の形態】
以下、本発明の実施例について、図１〜図３を参照して説明する。
【００３３】
図１は、本発明の実施例に係るコイル負荷駆動回路を示す図であり、また図２は、図１の実施例に係るコイル負荷駆動回路の一部を詳細に示す図である。
【００３４】
図１においては、図９と比較して、極性コンパレータ１６が省略されており、また図２においては、図１０と比較して、極性コンパレータ１６とこの指令に基づいてスイッチングされるスイッチ素子ＳＷ１〜ＳＷ３が省略されている。図１，図２のその他の構成は、それぞれ図９，図１０と同じであり、各構成要素には同じ符号を付している。
【００３５】
さて、本実施例の回路動作は、コイル負荷Ｌの駆動電圧Ｖｏ（＋）（またはＶｏ（−））の極性（正または負）や、励磁電流の方向（ＩａまたはＩｂ）、あるいはその大きさによって、種々の態様を取る。
【００３６】
したがって、まず、本発明のコイル負荷駆動回路におけるアイドリング回路の構成、機能を、以下、第１及び第２のアイドリングループについて説明する。
【００３７】
図１、図２を参照して、第１のアイドリングループは、ダイオードＤ１およびＤ２並びにトランジスタＴ３，Ｔ５およびＴ６のベース−エミッタから形成されている。そして、定電流源Ｃ１からの電流によりダイオードＤ１およびＤ２の２つ分の順方向電圧降下（Ｖｆ）が発生するのに対し、トランジスタＴ３，Ｔ５およびＴ６の３つ分のＶｆを必要とするため、トランジスタＴ３あるいはトランジスタＴ６（およびＴ５）のどちらかしか導通することができない。
【００３８】
励磁電流Ｉａが流れるとき、トランジスタＴ４のコレクタ電圧は駆動電圧Ｖｏよりもわずかに高くなっており、これによってトランジスタＴ３が導通される結果、この場合トランジスタＴ１は不導通となる。これに対して、励磁電流Ｉｂが流れるとき、トランジスタＴ４のコレクタ電圧は駆動電圧Ｖｏと等しくなっており、これによってトランジスタＴ３が不導通となる結果、トランジスタＴ１は導通される。
【００３９】
したがって、このトランジスタＴ４のコレクタ電圧と駆動電圧Ｖｏとの値によって、トランジスタＴ３が導通するか不導通となるかが決定され、これにしたがってトランジスタＴ１の不導通、導通が決まる。
【００４０】
しかし、この第１のアイドリングループでは、電源Ｖｃｃと端子Ｓ１との間に定電流源Ｃ１とダイオードＤ１およびＤ２とが介挿されているため、アイドリングループが動作する状態、つまりダイオードＤ１，Ｄ２に電圧降下が得られる駆動電圧Ｖｏの上限は、［Ｖｃｃ‐Ｖｓａｔ（Ｃ１）‐２Ｖｆ］、となる。ただし、Ｖｓａｔ（Ｃ１）は、定電流源Ｃ１の飽和電圧である。なお、この第１のアイドリングループでは、動作できる駆動電圧Ｖｏの下限はトランジスタＴ１の飽和電圧Ｖｓａｔ（Ｔ１）であり、極めて低い値となっている。
【００４１】
次に、第２のアイドリングループは、ダイオードＤ３およびトランジスタＴ２，Ｔ３から形成されている。そして、定電流源Ｃ３の電流によりダイオードＤ３の順方向電圧降下（Ｖｆ）が発生するのに対し、トランジスタＴ２，Ｔ３の２つ分のＶｆを必要とするため、トランジスタＴ３あるいはトランジスタＴ２（およびのどちらかしか導通することができない。したがって、第１アイドリングループにおけると同様に、トランジスタＴ４のコレクタ電圧と駆動電圧Ｖｏとの値によって、トランジスタＴ３が導通するか不導通となるかが決定され、これにしたがってトランジスタＴ１の不導通、導通が決まる。
【００４２】
この第２のアイドリングループでは、第１のアイドリングループとは異なり、動作できる駆動電圧Ｖｏに上限方向に制限はなく、電源Ｖｃｃまで動作可能である。しかし、接地面と端子Ｓ１との間にトランジスタＴ１のベースエミッタとトランジスタＴ２とが介挿されているため、トランジスタＴ１が駆動できる駆動電圧Ｖｏの上限は、［Ｖｓａｔ（Ｔ２）＋Ｖｆ］、となる。ただし、Ｖｓａｔ（Ｔ２）は、トランジスタＴ２の飽和電圧である。
【００４３】
以上の説明のように、第１の範囲、すなわちＶｃｃからＶｓａｔ（Ｔ１）の範囲で変化する駆動電圧Ｖｏに対して、第１のアイドリングループでは、駆動電圧Ｖｏが第３の範囲、すなわち［Ｖｃｃ‐Ｖｓａｔ（Ｃ１）‐２Ｖｆ］からＶｓａｔ（Ｔ１）の範囲で有効であり、第２のアイドリングループでは、駆動電圧Ｖｏが第２の範囲、すなわちＶｃｃから［Ｖｓａｔ（Ｔ２）＋Ｖｆ］の範囲で有効である。なお、トランジスタＴ１の飽和電圧Ｖｓａｔ（Ｔ１）は、極めて低い値であり、ほぼ無視できる程度の値である。
【００４４】
さて、本発明のコイル負荷駆動回路の動作を、図１及び図２を参照して、説明する。
【００４５】
まず、端子電圧が負極性のときコイル負荷Ｌに励磁電流Ｉａが流れると、オペアンプ２２ではトランジスタＴ４のコレクタ電圧が駆動電圧Ｖ。（−）よりもわずかに高くなる。したがって、トランジスタＴ３が導通されるとともにトランジスタＴ１が遮断される。これによって、トランジスタＴ３のエミッタ電流が、励磁電流Ｉａとして端子Ｓ１から出力される。
【００４６】
端子電圧が負極性のときコイル負荷Ｌに励磁電流Ｉｂが流れるとオペアンプ２２ではトランジスタＴ４のコレクタ電圧が駆動電圧Ｖｏ（−）と同じになる。従って、トランジスタＴ３のベース−エミッタ間電圧が零となりトランジスタＴ３は不導通となる。一方、第１アイドリングループのトランジスタＴ５およびＴ６が導通状態となり、トランジスタＴ５のエミッタ電流がトランジスタＴ１のベースに入力される。同時に、第２アイドリングループのトランジスタＴ２が導通状態となり、トランジスタＴ２のエミッタ電流がトランジスタＴ１のベースに入力される。つまり、トランジスタＴ１が２系統のアイドリングループの電流により導通される。これによって、励磁電流ＩｂがトランジスタＴ１を介して接地面に流れ込む。
【００４７】
このように、第１、第２のアイドリングループによってトランジスタＴ１が導通されるので、負荷電流のシンク（吸い込み）能力が向上する。この第１のアイドリングループの動作する駆動電圧Ｖｏの範囲は、図３（ｂ）の１のようになり、第２のアイドリングループの動作する駆動電圧Ｖｏの範囲は、図３（ｂ）の２のようになり、それぞれ動作範囲の限界電圧値に達した場合には自動的に動作が終了する。そして、本発明では、両アイドリングループによる電流をトランジスタＴ１のベース電流として供給しているから、図３（ｂ）の３のように、駆動電圧範囲のほとんどの範囲では１と２の電流が重畳して流れ、限界値を超えた場合には１と２のいずれかの電流が流れることになる。
【００４８】
なお、図３（ａ）は、対比のために示した先行例における図である。この図に示されるように、先行例では、ある基準電圧Ｖｒｅｆと入力電圧とを比較し、この比較結果に基づいて第１あるいは第２のアイドリングループのいずれかのみを選択的に使用するようにしており、同図３に示されるように総合特性は単純に１あるいは２の電流が供給されることになっている。
【００４９】
一方、コイル負荷Ｌの端子電圧が正極性を有するとき、コイル負荷Ｌに励磁電流Ｉａが流れるとき、トランジスタＴ４のコレクタ電圧が駆動電圧Ｖｏ（−）よりも僅かに高くなり、トランジスタＴ３がＯＮされる。このとき、トランジスタＴ３が導通されていることにより、第１のアイドリングループのトランジスタＴ５，Ｔ６及び第２のアイドリングループのトランジスタＴ２は、ともに不導通の状態にある。
【００５０】
これに対して、コイル負荷Ｌに励磁電流Ｉｂが流れるとき、トランジスタＴ４のコレクタ電圧は駆動電圧Ｖｏ（‐）と同一となり、トランジスタＴ３は不導通になる。一方、第１アイドリングループのトランジスタＴ５およびＴ６が導通状態となり、トランジスタＴ５のエミッタ電流がトランジスタＴ１のベースに入力される。同時に、第２アイドリングループのトランジスタＴ２が導適状態となり、トランジスタＴ２のエミッタ電流がトランジスタＴ１のベースに入力される。つまり、トランジスタＴ１が２系統のアイドリングループの電流により導通される。これによって、励磁電流ＩｂがトランジスタＴ１を介して接地面に流れ込む。
【００５１】
このように、第１、第２のアイドリングループによってトランジスタＴ１が導通される。その動作する電圧範囲は前述と同様に、図３（ｂ）に示されるようになる。
【００５２】
なお、オペアンプ２４については、その動作の極性がオペアンプ２２とちょうど逆になるだけで、同様の動作をする。
【００５３】
この本発明の実施例によれば、両アイドリングループを選択的に切り替えるのでなく、両アイドリングループによる電流をトランジスタＴ１のベース電流として供給しているから、図３（ｂ）のように、駆動電圧範囲のほとんどの範囲では電流が重畳して流れ、シンク（吸い込み）能力を向上することができる。
【００５４】
また、駆動電圧の大きさが動作限界値を超えた場合には、自動的に第１あるいは第２のアイドリングループによるいずれかの電流が確実に流れるから、図６，図７の従来例におけるような、負帰還動作が不安定になるという問題も解消される。
【００５５】
また、第１，第２アイドリングループを切り替えしないから、切り替えに伴う出力ノイズがなくなりコイル負荷を安定して駆動することができる。また、スイッチングノイズを発生することもなく、自らの機器の他の構成部品への影響とか、周辺に配置されている電子機器への影響をなくすことができる。
【００５６】
次に、本発明の他の実施例について、図４、図５を参照して説明する。
【００５７】
図１〜図３に係る実施例では、第１，第２のアイドリングループを選択的に切り替えるのでなく、両アイドリングループによる電流をトランジスタＴ１のベース電流として供給しているが、図４、図５の実施例では先行例における第１，第２のアイドリングループの切り替え方法を改善し、切り替えに伴う出力ノイズをなくし、コイル負荷を安定して駆動するものである。
【００５８】
このため、回路図の構成は先行例の図９，図１０と同様であるので、図示を省略する。
【００５９】
さて、図４に示されるように、駆動電圧Ｖｏは入力される信号につれて周期的に変動している。Ｖｒｅｆは図８に示されるような基準電圧であり、極性コンパレータ１６において入力信号と比較される。この入力信号は駆動電圧と同様に変化するので、極性コンパレータ１６は基準電圧Ｖｒｅｆと駆動電圧とを比較し、その大小を判別していることになる。
【００６０】
本実施例では、まず、図４のように、駆動電圧Ｖｏが基準電圧Ｖｒｅｆより大きいときには第２のアイドリングループが作動状態（図中２）とされ、逆に駆動電圧Ｖｏが基準電圧Ｖｒｅｆより小さいときには第１のアイドリングループが作動状態（図中１）とされる。
【００６１】
この図からも明白なように、２の状態から１の状態へ切り替える時には、２の状態のオフ動作を所定時間Ｔだけ遅らせている。同様に１の状態から２の状態へ切り替える時には、１の状態のオフ動作を所定時間Ｔだけ遅らせている。このようにして、第１アイドリングループ状態１と、第２アイドリングループ状態２とを切り替えるときには、所定時間Ｔだけ両アイドリングループを作動状態にさせる。このための手段としては種々の手段が取り得るが、簡単にはオフディレイタイプの遅延素子の採用が考えられる。
【００６２】
次に、図５のように、基準電圧をその値に差のあるＶｒｅｆ１とＶｒｅｆ２の２つとし、それぞれ駆動電圧Ｖｏと比較する。駆動電圧Ｖｏが基準電圧Ｖｒｅｆ２より大きいときには第２のアイドリングループが作動状態（図中２）とされ、逆に駆動電圧Ｖｏが基準電圧Ｖｒｅｆ１より小さいときには第１のアイドリングループが作動状態（図中１）とされる。
【００６３】
この図からも明白なように、使用するアイドリングループがいずれであるかに応じて基準電圧Ｖｅｒｆ１，Ｖｒｅｆ２を異ならせているから、２の状態から１の状態へ切り替える時、および１の状態から２の状態へ切り替える時に、その基準電圧Ｖｅｒｆ１，Ｖｒｅｆ２の差に応じた所定時間Ｖだけ両アイドリングループを作動状態にさせる。このための手段としては、図９の極性コンパレータを一部改変する必要があるが、その改変は容易にできるものである。
【００６４】
本実施例においては、図４のようなタイムベースの手段、図５のようなバリューベースの手段などが採用できるが、いずれにしても、第１アイドリングループ状態１と、第２アイドリングループ状態２とを切り替えるときには、所定時間Ｔ（あるいはＶ）だけ両アイドリングループを重複して作動状態にさせるから、同時切り替えの場合に動作時間の不揃いなどによる出力回路のばたつきの恐れもなく、切り替えに伴う出力ノイズがなくなり、コイル負荷を安定して駆動することができる。
【００６５】
以上、各実施例の誘導性負荷駆動回路では、２つのオペアンプを設けて、コイル負荷Ｌの両端電位をそれぞれ逆極性に制御するものについて説明したが、これに代えて、コイル負荷Ｌの一端側の電位のみを制御し、他端側を所定電位点（例えばＶｃｃ／２）に接続する構成とすることもできる。
【００６６】
【発明の効果】
請求項１の誘導性負荷駆動回路によれば、誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Ｖｏが大きくなった場合にも、第２の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【００６７】
そして、第１制御手段、第２制御手段ともその制御状態は自動的に切り替わることに着目し、スイッチによる切換を取り止め、重複する駆動電圧範囲では、第２の出力段トランジスタを、前記第１制御手段及び前記第２制御手段の双方により導通状態に制御する。これにより、切り替わり時のスイッチングノイズを減少させることができ、第２の出力段トランジスタによる誘導性負荷電流の吸い込み能力が向上する。
【００６８】
請求項２の誘導性負荷駆動回路によれば、請求項１と同様に誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Ｖｏが大きくなった場合にも、第２の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【００６９】
そして、駆動電圧の変化に応じて第１制御手段、第２制御手段を選択的に能動化するように切り替える際に、双方がともに動作状態にある重複動作期間を設けるから、必ずどちらかの制御手段が機能しており、切り替えに伴う主回路電流の遮断などの恐れが無く、安定した駆動を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る誘導性負荷駆動回路を示す図。
【図２】本発明の実施例に係る誘導性負荷駆動回路の一部を詳細に示す図。
【図３】本発明の実施例に係る誘導性負荷駆動回路の動作を説明する図。
【図４】本発明の他の実施例に係る誘導性負荷駆動回路の動作を説明する図。
【図５】本発明の他の実施例に係る誘導性負荷駆動回路の動作を説明する図。
【図６】従来例の誘導性負荷駆動回路を示す図。
【図７】従来例の誘導性負荷駆動回路の一部を詳細に示す図。
【図８】従来例の誘導性負荷駆動回路の動作を説明する図。
【図９】先行例の誘導性負荷駆動回路を示す図。
【図１０】先行例の誘導性負荷駆動回路の一部を詳細に示す図。
【図１１】先行例の誘導性負荷駆動回路の動作を説明する図。
【符号の説明】
１２，２６，２８帰還増幅器
Ｌ誘導性負荷
Ｔ１，Ｔ３出力トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inductive load drive circuit, and is particularly applied to a disk drive for driving a disk such as a CD, CD-ROM, MD, etc., and a coil provided in a pickup feed motor disk rotation motor, spindle motor, loading motor, etc. The present invention relates to an inductive load driving circuit that controls energization of a load or the like.
[0002]
[Prior art]
An example of a conventional inductive load driving circuit of this type is shown in FIGS. When the coil load drive circuit shown in FIG. 6 is provided in the tracking servo motor of the optical pickup, the current flowing through the load coil L is switched according to the input voltage Vi based on the tracking control signal. That is, the input voltage Vi is amplified by the negative feedback amplifier 1, whereby the drive voltage Vo for the coil load L is obtained. Excitation currents Ia and Ib whose phases are delayed by about 90 degrees with respect to the drive voltage Vo flow through the coil load L.
[0003]
The output stage of the operational amplifier 2 included in the negative feedback amplifier 1 is configured as shown in FIG. In response to the control voltage Vc applied to the base of the transistor T4, the drive voltage Vo is output from the output terminal S1. As shown in FIG. 8, the phases of the excitation currents Ia and Ib flowing through the coil load L are delayed by about 90 degrees with respect to the drive voltage Vo, and when the current value is positive, the excitation current Ia flows into the coil load L. When the current value is negative, the exciting current Ib is drawn from the coil load L.
[0004]
The transistors T3 and T1 constitute a bush pull circuit. Therefore, when the exciting current Ia flows through the coil load L, the transistor T3 is turned on and the transistor T1 is cut off. On the other hand, when the exciting current Ib flows through the coil, the transistor T3 is cut off and the transistor T1 is turned on.
[0005]
When the exciting current Ia flows, the collector voltage of the transistor T4 is slightly higher than the drive voltage Vo, thereby turning on the transistor T3. On the other hand, when the exciting current Ib flows, the collector voltage of the transistor T4 is equal to the drive voltage Vo, and the transistor T1 is turned on. This is because the idlin group consisting of the diodes D1 and D2 and the base-emitters of the transistors T3, T5 and T6 is formed, but the forward voltage drop of two diodes D1 and D2 by the current from the constant current source C1. Since Vf corresponding to three transistors T3, T5, and T6 is required for (Vf), only the transistor T3 or the transistor T6 (and T5) can conduct.
[0006]
Therefore, when the collector voltage of the transistor T4 is larger than the drive voltage Vo, the transistors T5 and T6 are not turned on. However, when the collector voltage of the transistor T4 becomes equal to Vo, the transistors T5 and T6 are turned on and the transistor T1 is turned on. The excitation current Ib is drawn.
[0007]
Since the phase of the current flowing through the coil load L is delayed by about 90 degrees with respect to the drive voltage Vo, it is necessary to turn on the transistor T1 and flow the current Ib during the period indicated by hatching in FIG.
[0008]
However, since the upper limit of the drive voltage Vo at which the idling group operates is limited, if the drive voltage Vo becomes too large, the transistor T1 is not turned on well, which makes the negative feedback operation unstable.
[0009]
In order to solve such a problem, a coil load driving circuit as shown in FIGS. 9 and 10 has been proposed by the present inventor as a prior example.
[0010]
Referring to FIG. 9, the coil load driving circuit 10 of the preceding example includes a terminal S3 that receives an input voltage and a terminal S4 that receives a reference voltage Vref. The input terminal S3 is connected to the inverting input terminal of the operational amplifier 14 constituting the feedback amplifier 12 via the resistor R1. A feedback resistor R2 is inserted between the output terminal and the inverting input terminal of the operational amplifier 14, and the input terminal S4 is connected to the non-inverting input terminal of the operational amplifier 14. The input terminals S3 and S4 are connected to the non-inverting input terminal and the inverting input terminal of the comparator 18 included in the polarity comparator 16, respectively, and the output of the comparator 18 is applied to the operational amplifiers 22 and 24 directly and via the inverter 20. .
[0011]
The operational amplifier 22 is included in the feedback amplifier 26, and the operational amplifier 24 is included in the feedback amplifier 28. In the feedback amplifier 26, a feedback resistor R3 is inserted between the output terminal and the inverting input terminal of the operational amplifier 22, and a resistor R4 is inserted between the inverting input terminal and the terminal S4. In the feedback amplifier 28, a resistor R5 is interposed between the output terminal and the inverting input terminal of the operational amplifier 24, and a resistor R6 is interposed between the inverting input terminal and the terminal S4. The drive voltage Vo (−) output from the feedback amplifier 26 is applied to one end of the coil load L via the terminal S1, and the drive voltage Vo (+) output from the feedback amplifier 28 is applied to the coil load via the terminal S2. Given to the other end of L.
[0012]
The feedback amplifier 12 amplifies the input voltage from the terminal S3. The amplified voltage is input as it is to the non-inverting input terminal of the operational amplifier 22 and is also supplied to the non-inverting input terminal of the operational amplifier 24 via the inverter 30. Since the feedback amplifiers 26 and 28 have the same configuration, the polarity is inverted between the drive voltage Vo (−) output from the operational amplifier 22 and the drive voltage Vo (+) output from the operational amplifier 24. The coil load L is driven by such drive voltages Vo (−) and Vo (+).
[0013]
On the other hand, the comparator 18 compares the manpower voltage from the terminal S3 with the reference voltage Vref from the terminal S4, and outputs a high level signal if the input voltage is equal to or higher than the reference voltage, and low level if the input voltage is smaller than the reference voltage. Output a signal. The output from the comparator 18 is supplied to the operational amplifiers 22 and 24 as they are, and is also supplied to the operational amplifiers 22 and 24 through the inverter 20, whereby the characteristics of the operational amplifiers 22 and 24 are switched.
[0014]
The operational amplifier 22 is configured as shown in FIG. That is, the non-inverting input terminal S5 is connected to the base of the transistor T10, and the inverting input terminal S6 is connected to the base of the transistor T11. Transistors T10 and T11 form a differential pair, and each emitter is connected to the ground plane through a constant current source C4. The collector of the transistor T10 is connected to the collector of the transistor T8, and the emitter of the transistor T8 is connected to the power supply Vcc. On the other hand, the collector of the transistor T11 is connected to the collector of the transistor T9, and the emitter of the transistor T9 is connected to the power supply Vcc. The base of the transistor T8 and the base of the transistor T9 are connected to each other, and the connection point is connected to the collector of the transistor T9. That is, the transistors T8 and T9 form a current mirror circuit.
[0015]
The collector of the transistor T10 is connected to the base of the transistor T7 whose collector is grounded, and the emitter of the transistor T7 is connected to the base of the transistor T4. That is, the transistor T7 is Darlington-connected to the transistor T4. The emitter of the transistor T4 is connected to the power supply Vcc, and the collector of the transistor T4 is grounded via the switch SW1 and the constant current source C2. The collector of transistor T4 is also connected to the bases of transistors T3 and T6 and the anode of diode D3.
[0016]
The collector of the transistor T3 is connected to the power supply Vcc, the emitter of the transistor T3 is connected to the collector of the transistor T1 and the emitter of the transistor T2, and the emitter of the transistor T1 is grounded. The transistor T2 is a PNP transistor, and the collector of the transistor T2 is connected to the base of the transistor T1. That is, the transistors T1 and T3 form a bush pull circuit, and the transistors T1 and T2 form an inverted Darlington circuit.
[0017]
The base of the transistor T6 is grounded via the diode D3, the switch SW2 and the constant current source C3, the collector of the transistor T6 is connected to the base of the transistor T1, and the emitter of the transistor T6 is connected to the emitter of the transistor T5. Is done. The collector of the transistor T5 is connected to the power supply Vcc, and the base of the transistor T5 is connected to the anode of the diode D1. The connection point of the transistors T3 and T1 is connected to the power supply Vcc via the diodes D1 and D2, the switch SW3 and the current source C1, and the output terminal S1 is connected to the connection point of the transistors T3 and T1. The operational amplifier 24 is configured similarly to the operational amplifier 22.
[0018]
A predetermined DC voltage correlated with the reference voltage Vref is applied to the terminal S6, and an AC amplified voltage output from the operational amplifier 14 is applied to the terminal S5. Therefore, the base current of the transistor T7 changes according to the amplified voltage, and a collector voltage having the same phase as the amplified voltage appears in the transistor T4. The emitter voltage of the transistor T3, that is, the drive voltages Vo (−) and Vo (+) change according to the collector voltage. Since the drive voltages Vo (−) and Vo (+) are in a phase relationship opposite to each other as shown in FIGS. 11A and 11B, the voltage between the terminals of the coil load L is shown in FIG. 11C. The exciting currents Ia and Ib whose phases are delayed by about 90 degrees with respect to the voltage between the terminals flow through the coil load L. That is, the exciting current changes as shown in FIG. 11 (d) with respect to the inter-terminal voltage shown in FIG. 11 (c). In FIG. 11D, the current Ia means the exciting current flowing from the terminal S1 to S2, and the current Ib means the exciting current flowing from the terminal S2 to the terminal S1.
[0019]
Since the input voltage from the terminal S3 and the drive voltage Vo (+) are in the same phase, the comparator 18 outputs a low level signal when the drive voltage Vo (+) is negative. The switch SW2 is turned off by this low level signal, and the switches SW1 and SW3 are turned on by the high level signal inverted by the inverter 20. That is, the first idlin group consisting of the constant current source C1, the diodes D1 and D2, and the transistors T3, T5, and T6 is activated by the polarity comparator 16. On the other hand, when the drive voltage Vo (+) is positive, a high level signal is output from the comparator 18, thereby turning off the switches SW1 and SW3 and turning on the switch SW2. That is, the second idling loop including the transistors T2 and T3, the diode D3, and the constant current source C3 is activated.
[0020]
The drive voltage Vo (−) and the drive voltage Vo (+) are in a reverse phase relationship, but the output from the comparator 18 is given to the switches SW1 and SW3, and the output from the inverter 20 is given to the switch SW2. Therefore, in the operational amplifier 22 as well, a first idling group is formed when the driving voltage Vo (−) is negative, and a second idling group is formed when the driving voltage Vo (−) is positive. That is, when the first idle loop is formed in the operational amplifier 22, the second idle loop is formed in the operational amplifier 24, and when the second idle loop is formed in the operational amplifier 22, the first loop is formed in the operational amplifier 24. The idling lube is formed.
[0021]
As described above, in the preceding example, when the drive voltage Vo (−) is negative, a low level signal is output from the comparator 18, the first idlin group is activated, and the drive voltage Vo (−) is When the polarity is positive, a high level signal is output from the comparator 18 and the second idling loop is activated. Therefore, even when the driving voltage Vo increases when the transistor T1 is turned on and the current Ib is supplied during the period indicated by the oblique lines in FIG. 8, the transistor T1 is turned on without any problem.
[0022]
Therefore, in the prior example, the problem that the negative feedback operation becomes unstable as in the conventional examples of FIGS. 6 and 7 is solved.
[0023]
[Problems to be solved by the invention]
However, in this coil load drive circuit of the preceding example, although two idling groups are formed, every one signal cycle is made effective so that any one idling group is effective at a certain reference voltage. Switching.
[0024]
This narrows the application range of the first and second idlin groups that function effectively in most of the drive voltage range. In addition, since the idlin group is switched every cycle of the signal frequency of the applied load driving circuit, switching noise is generated, which adversely affects its own devices and peripheral electronic devices.
[0025]
Therefore, an object of the present invention is to stabilize negative feedback operation in an inductive load driving circuit, to effectively use an idling group for that purpose, to improve load driving capability, and to reduce switching noise.
[0026]
[Means for Solving the Problems]
The inductive load driving circuit according to claim 1, wherein the inductive load driving circuit supplies a driving voltage changing in a first range to the inductive load, and a control voltage is formed to form a control voltage obtained by negative feedback amplification of the driving voltage. And the control terminal receives the control voltage of the control voltage forming means, and conduction or non-conduction is determined based on the relative relationship between the control voltage and the drive voltage, and one direction is applied to the inductive load during conduction. A first output stage transistor that supplies a driving current of the second direction, a second output stage transistor that supplies a driving current in the other direction to the inductive load, and an upper limit that is narrower than the first range and has an upper limit First control means for controlling the second output stage transistor to a conductive state when the first output stage transistor is non-conductive based on the drive voltage changing in a third range that coincides with an upper limit of the range; Based on the drive voltage that is narrower than the first range and has a lower limit that changes in a second range that matches the lower limit of the first range, the second output stage transistor is turned off when the second output stage transistor is non-conductive. Second control means for controlling the output stage transistor to be in a conductive state, and in the driving voltage range in which the second range and the third range overlap, the second output stage transistor includes the first output stage transistor. It is controlled to be in a conductive state by both the control means and the second control means.
[0027]
According to the inductive load driving circuit of the first aspect, even when the driving voltage Vo increases due to the phase of the current flowing through the inductive load being delayed with respect to the driving voltage, the second output stage. Since the transistor can be controlled to be conductive, the problem that the negative feedback operation becomes unstable is solved.
[0028]
Then, paying attention to the fact that the control state of both the first control means and the second control means is automatically switched, the switching by the switch is stopped, and in the overlapping drive voltage range, the second output stage transistor is controlled in the first control means. And the second control means are controlled to be in a conductive state. As a result, the switching noise at the time of switching can be reduced, and the inductive load current suction capability of the second output stage transistor is improved.
[0029]
The inductive load driving circuit according to claim 2, wherein the inductive load driving circuit supplies a driving voltage varying in a first range to the inductive load, and a control voltage is formed to form a control voltage obtained by negative feedback amplification of the driving voltage. And the control terminal receives the control voltage of the control voltage forming means, and conduction or non-conduction is determined based on the relative relationship between the control voltage and the drive voltage, and one direction is applied to the inductive load during conduction. A first output stage transistor that supplies a driving current of the second direction, a second output stage transistor that supplies a driving current in the other direction to the inductive load, and an upper limit that is narrower than the first range and has an upper limit First control means for controlling the second output stage transistor to a conductive state when the first output stage transistor is non-conductive based on the drive voltage changing in a second range that coincides with an upper limit of the range; Based on the driving voltage that is narrower than the first range and whose lower limit varies in a third range that matches the lower limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. Both the first control means and the second control means are within a drive voltage range in which the second control means for controlling the output stage transistor to be conductive, and the second range and the third range overlap. An activation means for selectively activating so as to provide an overlapping operation period in which both are in an operating state is provided.
[0030]
According to the inductive load driving circuit of claim 2, as in the case of claim 1, even when the driving voltage Vo increases due to the phase of the current flowing through the inductive load being delayed with respect to the driving voltage. Since the second output stage transistor can be controlled to be in a conductive state, the problem that the negative feedback operation becomes unstable is solved.
[0031]
And when switching to selectively activate the first control means and the second control means in accordance with the change of the drive voltage, since there is an overlapping operation period in which both are in the operating state, it is always necessary to control either The means is functioning, and there is no fear of interruption of the main circuit current accompanying switching, and stable driving can be performed.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to FIGS.
[0033]
FIG. 1 is a diagram showing a coil load drive circuit according to an embodiment of the present invention, and FIG. 2 is a diagram showing in detail a part of the coil load drive circuit according to the embodiment of FIG.
[0034]
In FIG. 1, the polarity comparator 16 is omitted as compared with FIG. 9, and in FIG. 2, the polarity comparator 16 and switching elements SW <b> 1 to SW <b> 1 that are switched based on this command are compared with FIG. 10. SW3 is omitted. The other configurations in FIGS. 1 and 2 are the same as those in FIGS. 9 and 10, respectively, and the same reference numerals are given to the respective components.
[0035]
Now, the circuit operation of this embodiment is based on the polarity (positive or negative) of the drive voltage Vo (+) (or Vo (−)) of the coil load L, the direction of the excitation current (Ia or Ib), or the magnitude thereof. Depending on the mode, various modes are taken.
[0036]
Therefore, first, the configuration and function of the idling circuit in the coil load driving circuit of the present invention will be described below for the first and second idlin groups.
[0037]
1 and 2, the first idlin group is formed of diodes D1 and D2 and base-emitters of transistors T3, T5 and T6. The forward current voltage drop (Vf) corresponding to two of the diodes D1 and D2 is generated by the current from the constant current source C1, whereas Vf corresponding to three of the transistors T3, T5, and T6 is required. Only one of the transistors T3 and T6 (and T5) can conduct.
[0038]
When the exciting current Ia flows, the collector voltage of the transistor T4 is slightly higher than the drive voltage Vo, and as a result, the transistor T3 is turned on. In this case, the transistor T1 is turned off. On the other hand, when the exciting current Ib flows, the collector voltage of the transistor T4 is equal to the drive voltage Vo, and as a result, the transistor T3 becomes non-conductive, so that the transistor T1 becomes conductive.
[0039]
Therefore, the value of the collector voltage of the transistor T4 and the drive voltage Vo determines whether the transistor T3 is conductive or nonconductive, and the non-conductive and conductive of the transistor T1 are determined accordingly.
[0040]
However, in this first idlin group, since the constant current source C1 and the diodes D1 and D2 are interposed between the power supply Vcc and the terminal S1, the idling group operates, that is, in the diodes D1 and D2. The upper limit of the drive voltage Vo at which a voltage drop is obtained is [Vcc−Vsat (C1) −2Vf]. However, Vsat (C1) is the saturation voltage of the constant current source C1. In the first idlin group, the lower limit of the operable drive voltage Vo is the saturation voltage Vsat (T1) of the transistor T1, which is an extremely low value.
[0041]
Next, the second idlin group is formed of a diode D3 and transistors T2 and T3. Since the forward voltage drop (Vf) of the diode D3 is generated by the current of the constant current source C3, Vf corresponding to two of the transistors T2 and T3 is required. Therefore, the transistor T3 or the transistor T2 (and Therefore, as in the first idlin group, the value of the collector voltage of the transistor T4 and the drive voltage Vo determine whether the transistor T3 is conductive or nonconductive. Accordingly, non-conduction and conduction of the transistor T1 are determined.
[0042]
In the second idlin group, unlike the first idlin group, the operable drive voltage Vo is not limited in the upper limit direction and can operate up to the power supply Vcc. However, since the base emitter of the transistor T1 and the transistor T2 are interposed between the ground plane and the terminal S1, the upper limit of the drive voltage Vo that can drive the transistor T1 is [Vsat (T2) + Vf]. . However, Vsat (T2) is the saturation voltage of the transistor T2.
[0043]
As described above, with respect to the driving voltage Vo that changes in the first range, that is, in the range from Vcc to Vsat (T1), in the first idlin group, the driving voltage Vo is in the third range, that is, [Vcc -Vsat (C1) -2Vf] to Vsat (T1), and in the second idlin group, the driving voltage Vo is effective in the second range, ie, Vcc to [Vsat (T2) + Vf]. It is. Note that the saturation voltage Vsat (T1) of the transistor T1 is a very low value and is a value that can be substantially ignored.
[0044]
Now, the operation of the coil load driving circuit of the present invention will be described with reference to FIGS.
[0045]
First, when the exciting current Ia flows through the coil load L when the terminal voltage is negative, in the operational amplifier 22, the collector voltage of the transistor T4 is the drive voltage V. Slightly higher than (-). Therefore, the transistor T3 is turned on and the transistor T1 is cut off. As a result, the emitter current of the transistor T3 is output from the terminal S1 as the excitation current Ia.
[0046]
When the exciting current Ib flows through the coil load L when the terminal voltage is negative, in the operational amplifier 22, the collector voltage of the transistor T4 becomes the same as the drive voltage Vo (−). Accordingly, the base-emitter voltage of the transistor T3 becomes zero and the transistor T3 becomes non-conductive. On the other hand, the transistors T5 and T6 of the first idlin group are turned on, and the emitter current of the transistor T5 is input to the base of the transistor T1. At the same time, the transistor T2 of the second idlin group becomes conductive, and the emitter current of the transistor T2 is input to the base of the transistor T1. That is, the transistor T1 is made conductive by the currents of the two systems of idlin groups. As a result, the exciting current Ib flows into the ground plane via the transistor T1.
[0047]
Thus, since the transistor T1 is turned on by the first and second idlin groups, the load current sinking capability is improved. The range of the driving voltage Vo for operating the first idlin group is as shown in FIG. 3B, and the range of the driving voltage Vo for operating the second idlin group is 2 in FIG. Thus, the operation ends automatically when the limit voltage value of the operation range is reached. In the present invention, since the currents of both idlin groups are supplied as the base current of the transistor T1, the currents 1 and 2 are superimposed in most of the driving voltage range as indicated by 3 in FIG. When the limit value is exceeded, one of the currents 1 and 2 flows.
[0048]
Note that FIG. 3A is a diagram in the preceding example shown for comparison. As shown in this figure, in the preceding example, a reference voltage Vref is compared with an input voltage, and only one of the first and second idlin groups is selectively used based on the comparison result. As shown in FIG. 3, the total characteristic is simply supplied with a current of 1 or 2.
[0049]
On the other hand, when the terminal voltage of the coil load L has a positive polarity, when the exciting current Ia flows through the coil load L, the collector voltage of the transistor T4 becomes slightly higher than the drive voltage Vo (−), and the transistor T3 is turned on. The At this time, since the transistor T3 is conductive, the transistors T5 and T6 of the first idlin group and the transistor T2 of the second idlin group are both in a non-conductive state.
[0050]
On the other hand, when the exciting current Ib flows through the coil load L, the collector voltage of the transistor T4 becomes the same as the drive voltage Vo (−), and the transistor T3 becomes non-conductive. On the other hand, the transistors T5 and T6 of the first idlin group are turned on, and the emitter current of the transistor T5 is input to the base of the transistor T1. At the same time, the transistor T2 of the second idlin group becomes conductive, and the emitter current of the transistor T2 is input to the base of the transistor T1. That is, the transistor T1 is turned on by the currents of the two systems of idlin groups. As a result, the exciting current Ib flows into the ground plane through the transistor T1.
[0051]
Thus, the transistor T1 is turned on by the first and second idlin groups. The operating voltage range is as shown in FIG. 3B, as described above.
[0052]
Note that the operational amplifier 24 operates in the same way as the operational polarity is just opposite to that of the operational amplifier 22.
[0053]
According to this embodiment of the present invention, instead of selectively switching between both idlin groups, the current from both idlin groups is supplied as the base current of the transistor T1, so as shown in FIG. In most of the range, current flows in a superimposed manner, and the sink (suction) capability can be improved.
[0054]
In addition, when the magnitude of the drive voltage exceeds the operation limit value, either current from the first or second idling group automatically flows reliably, so that in the conventional example of FIGS. Also, the problem that the negative feedback operation becomes unstable is solved.
[0055]
Further, since the first and second idlin groups are not switched, the output noise associated with the switching is eliminated and the coil load can be driven stably. In addition, it is possible to eliminate the influence on the other components of the device itself and the influence on the electronic devices arranged in the vicinity without generating switching noise.
[0056]
Next, another embodiment of the present invention will be described with reference to FIGS.
[0057]
In the embodiment according to FIGS. 1 to 3, instead of selectively switching between the first and second idlin groups, the current from both idlin groups is supplied as the base current of the transistor T1, but FIGS. In this embodiment, the switching method of the first and second idlin groups in the preceding example is improved, the output noise accompanying the switching is eliminated, and the coil load is driven stably.
[0058]
For this reason, the configuration of the circuit diagram is the same as that of FIGS.
[0059]
Now, as shown in FIG. 4, the drive voltage Vo periodically varies with the input signal. Vref is a reference voltage as shown in FIG. 8 and is compared with the input signal by the polarity comparator 16. Since this input signal changes in the same manner as the drive voltage, the polarity comparator 16 compares the reference voltage Vref with the drive voltage to determine the magnitude.
[0060]
In the present embodiment, first, as shown in FIG. 4, when the drive voltage Vo is larger than the reference voltage Vref, the second idlin group is set in the operating state (2 in the figure), and conversely, the drive voltage Vo is smaller than the reference voltage Vref. Sometimes the first idlin group is activated (1 in the figure).
[0061]
As is apparent from this figure, when switching from the state 2 to the state 1, the OFF operation in the state 2 is delayed by a predetermined time T. Similarly, when switching from the 1 state to the 2 state, the OFF operation in the 1 state is delayed by a predetermined time T. In this way, when the first idlin group state 1 and the second idlin group state 2 are switched, both idlin groups are put into operation for a predetermined time T. Various means can be used for this purpose, but an off-delay type delay element can be easily adopted.
[0062]
Next, as shown in FIG. 5, the reference voltage is set to two values Vref1 and Vref2 having different values, and compared with the drive voltage Vo. When the drive voltage Vo is higher than the reference voltage Vref2, the second idlin group is in an operating state (2 in the figure). Conversely, when the drive voltage Vo is lower than the reference voltage Vref1, the first idlin group is in an operating state (1 in the figure). ).
[0063]
As is clear from this figure, since the reference voltages Verf1 and Vref2 are made different depending on which idlin group is used, when switching from the state 2 to the state 1 and from the state 1 to the state 2 When switching to this state, both idlin groups are activated for a predetermined time V corresponding to the difference between the reference voltages Verf1 and Vref2. As a means for this, it is necessary to partially modify the polarity comparator of FIG. 9, but the modification can be easily performed.
[0064]
In the present embodiment, time-based means as shown in FIG. 4 and value-based means as shown in FIG. 5 can be adopted. In any case, the first idlin group state 1 and the second idlin group state 2 are used. When switching between the two, the idling groups are overlapped and operated for a predetermined time T (or V), so there is no risk of fluctuation of the output circuit due to uneven operation time in the case of simultaneous switching, and the output accompanying switching Noise can be eliminated and the coil load can be driven stably.
[0065]
As described above, in the inductive load driving circuit according to each embodiment, two operational amplifiers are provided and the potentials at both ends of the coil load L are controlled to have opposite polarities, but instead, one end side of the coil load L is described. It is also possible to control only the first potential and connect the other end to a predetermined potential point (for example, Vcc / 2).
[0066]
【The invention's effect】
According to the inductive load driving circuit of the first aspect, even when the driving voltage Vo increases due to the phase of the current flowing through the inductive load being delayed with respect to the driving voltage, the second output stage. Since the transistor can be controlled to be conductive, the problem that the negative feedback operation becomes unstable is solved.
[0067]
Then, paying attention to the fact that the control state of both the first control means and the second control means is automatically switched, the switching by the switch is stopped, and in the overlapping drive voltage range, the second output stage transistor is controlled in the first control means. And the second control means are controlled to be in a conductive state. As a result, the switching noise at the time of switching can be reduced, and the inductive load current suction capability of the second output stage transistor is improved.
[0068]
According to the inductive load driving circuit of claim 2, as in the case of claim 1, even when the driving voltage Vo increases due to the phase of the current flowing through the inductive load being delayed with respect to the driving voltage. Since the second output stage transistor can be controlled to be in a conductive state, the problem that the negative feedback operation becomes unstable is solved.
[0069]
And when switching to selectively activate the first control means and the second control means in accordance with the change of the drive voltage, since there is an overlapping operation period in which both are in the operating state, it is always necessary to control either The means is functioning, and there is no fear of interruption of the main circuit current accompanying switching, and stable driving can be performed.
[Brief description of the drawings]
FIG. 1 is a diagram showing an inductive load driving circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing in detail a part of the inductive load driving circuit according to the embodiment of the present invention.
FIG. 3 is a diagram for explaining the operation of the inductive load driving circuit according to the embodiment of the present invention.
FIG. 4 is a diagram for explaining the operation of an inductive load driving circuit according to another embodiment of the present invention.
FIG. 5 is a diagram for explaining the operation of an inductive load driving circuit according to another embodiment of the present invention.
FIG. 6 is a diagram showing a conventional inductive load driving circuit.
FIG. 7 is a diagram showing in detail a part of a conventional inductive load driving circuit.
FIG. 8 is a diagram for explaining the operation of a conventional inductive load driving circuit;
FIG. 9 is a diagram showing an inductive load driving circuit according to a preceding example.
FIG. 10 is a diagram showing in detail a part of the inductive load driving circuit of the preceding example.
FIG. 11 is a diagram for explaining the operation of the inductive load driving circuit of the preceding example.
[Explanation of symbols]
12, 26, 28 Feedback amplifier
L Inductive load
T1, T3 output transistor

Claims

In an inductive load driving circuit that supplies a driving voltage that varies in a first range to an inductive load,
Control voltage forming means for forming a control voltage obtained by negative feedback amplification of the drive voltage;
A control terminal receives the control voltage of the control voltage forming means, and conduction or non-conduction is determined based on a relative relationship between the control voltage and the drive voltage. A first output stage transistor for supplying
A second output stage transistor for supplying a driving current in the other direction to the inductive load;
Based on the drive voltage that is narrower than the first range and whose upper limit varies in a second range that matches the upper limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. First control means for controlling the output stage transistor to a conductive state;
Based on the driving voltage that is narrower than the first range and whose lower limit varies in a third range that matches the lower limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. Second control means for controlling the output stage transistor to a conductive state,
In the driving voltage range in which the second range and the third range overlap, the second output stage transistor is controlled to be in a conductive state by both the first control unit and the second control unit. An inductive load driving circuit characterized by the above.

In an inductive load driving circuit that supplies a driving voltage that varies in a first range to an inductive load,
Control voltage forming means for forming a control voltage obtained by negative feedback amplification of the drive voltage;
A control terminal receives the control voltage of the control voltage forming means, and conduction or non-conduction is determined based on a relative relationship between the control voltage and the drive voltage. A first output stage transistor for supplying
A second output stage transistor for supplying a driving current in the other direction to the inductive load;
Based on the drive voltage that is narrower than the first range and whose upper limit varies in a second range that matches the upper limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. First control means for controlling the output stage transistor to a conductive state;
Based on the driving voltage that is narrower than the first range and whose lower limit varies in a third range that matches the lower limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. Second control means for controlling the output stage transistor to a conductive state;
The first control means and the second control means are selectively provided so as to provide an overlapping operation period in which both the first control means and the second control means are in an operating state within a driving voltage range where the second range and the third range overlap. An inductive load driving circuit comprising an activating means for activating.