JP3774383B2 - 整流回路 - Google Patents
整流回路 Download PDFInfo
- Publication number
- JP3774383B2 JP3774383B2 JP2001201798A JP2001201798A JP3774383B2 JP 3774383 B2 JP3774383 B2 JP 3774383B2 JP 2001201798 A JP2001201798 A JP 2001201798A JP 2001201798 A JP2001201798 A JP 2001201798A JP 3774383 B2 JP3774383 B2 JP 3774383B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- capacitor
- diode
- input terminal
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、整流回路に関し、さらに詳細には、スイッチング素子を利用した整流回路に関する。
【０００２】
【従来の技術】
交流電源の電圧波形を整流しこれを負荷に供給する整流回路としては、力率がより高いことが望ましく、このため、従来より、力率の改善が図られた種々の整流回路が提案されている。その一例として、特開平２−２９９４７０号公報に記載された整流回路が挙げられる。
【０００３】
図５は、同公報に記載された従来の整流回路を示す回路図である。
【０００４】
図５に示されるように、同公報に記載された従来の整流回路は、ダイオード２〜５からなるブリッジ回路の出力部分に設けられたトランジスタ９を備え、これを入力電圧の波形に同期して導通させることにより、力率の向上が図られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、図５に示した従来の整流回路においては、電流経路に３つのダイオードが必ず介在することから（タイオード２→６→５、または、タイオード３→６→４）、ダイオード３段分の損失が常に発生してしまう。このため、従来の整流回路においては、力率は改善されるものの損失が増大してしまういう問題が生じていた。
【０００６】
したがって、本発明の目的は、損失を増大させることなく、力率が改善された整流回路を提供することである。
【０００７】
【課題を解決するための手段】
本発明のかかる目的は、交流電源の一端に接続される第１の入力端、前記交流電源の他端に接続される第２の入力端、負荷の一端に接続される第１の出力端及び前記負荷の他端に接続される第２の出力端を備えるブリッジ回路と、前記交流電源の前記一端と前記ブリッジ回路の前記第１の入力端との間及び前記交流電源の前記他端と前記ブリッジ回路の前記第２の入力端との間の少なくとも一方に直列に接続されたリアクトルと、前記第１の入力端の電位が一方のレベルのピークとなるタイミングを含む第１の期間において前記第１の入力端を介して充電され、前記第１の入力端の電位が前記一方のレベルから他方のレベルにゼロクロスするタイミングを含む第２の期間において前記第１の出力端を介して放電される第１のコンデンサと、前記第１の入力端の電位が前記他方のレベルのピークとなるタイミングを含む第３の期間において前記第２の入力端を介して充電され、前記第１の入力端の電位が前記他方のレベルから前記一方のレベルにゼロクロスするタイミングを含む第４の期間において前記第１の出力端を介して放電される第２のコンデンサとを備える整流回路によって達成される。
【０００８】
本発明によれば、電流経路に介在するダイオードの数を従来の整流回路に比べて削減することができるので、損失を増大させることなく、力率を改善することができる。しかも、本発明によれば、従来の整流回路とは異なりトランジスタを必要としないことから、かかるトランジスタを制御するための制御回路が不要となる。さらに、トランジスタを備えていないことから、ノイズの発生を低減させることができる。
【０００９】
本発明の好ましい実施態様においては、前記第１の期間と前記第４の期間とが一部重複し、前記第２の期間と前記第３の期間とが一部重複している。
【００１０】
本発明のさらに好ましい実施態様においては、前記整流回路が、少なくとも前記第１の期間の一部の期間を含む第５の期間において前記第１の出力端を介して放電され、少なくとも前記第２の期間の一部の期間を含む第６の期間において前記第１のコンデンサの放電電流により充電される第３のコンデンサと、少なくとも前記第３の期間の一部の期間を含む第７の期間において前記第１の出力端を介して放電され、少なくとも前記第４の期間の一部の期間を含む第８の期間において前記第２のコンデンサの放電電流により充電される第４のコンデンサとをさらに備えている。
【００１１】
本発明のさらに好ましい実施態様においては、前記第５の期間と前記第８の期間とが一部重複し、前記第６の期間と前記第７の期間とが一部重複している。
【００１２】
本発明のさらに好ましい実施態様においては、前記第２の期間と前記第６の期間が実質的に同時に終了し、前記第４の期間と前記第８の期間が実質的に同時に終了する。
【００１３】
本発明の前記目的はまた、交流電源の一端に接続される第１の入力端、前記交流電源の他端に接続される第２の入力端、負荷の一端に接続される第１の出力端及び前記負荷の他端に接続される第２の出力端を備えるブリッジ回路と、前記交流電源の前記一端と前記ブリッジ回路の前記第１の入力端との間に直列に接続されたリアクトルと、前記第１及び第２の出力端間にこの順で直列に接続された第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１及び第２の出力端間にこの順で直列に接続された第３のダイオード、第４のダイオード及び第２のコンデンサと、前記第１の入力端と前記第１のダイオード及び前記第２のダイオードの節点との間に接続された第３のコンデンサと、前記第１の入力端と前記第２のダイオード及び前記第１のコンデンサの節点との間に接続された第５のダイオードと、前記第２の入力端と前記第３のダイオード及び前記第４のダイオードの節点との間に接続された第４のコンデンサと、前記第２の入力端と前記第４のダイオード及び前記第２のコンデンサの節点との間に接続された第６のダイオードとを備える整流回路によって達成される。
【００１４】
本発明においても、電流経路に介在するダイオードの数を従来の整流回路に比べて削減することができるので、損失を増大させることなく、力率を改善することができる。また、本発明においてもトランジスタを必要としないことから、これを制御するための制御回路が不要となる。さらに、トランジスタを備えていないことから、ノイズの発生を低減させることができる。
【００１５】
本発明の好ましい実施態様においては、前記制御回路が、前記交流電源の前記他端と前記ブリッジ回路の前記第２の入力端との間に直列に接続されたリアクトルをさらに備えている。
【００１６】
本発明の好ましい実施態様によれば、各リアクトルに印加される電圧が半分となるので、鉄損を減少させることができる。
【００１７】
本発明のさらに好ましい実施態様においては、前記ブリッジ回路の前記第１の入力端に接続された前記リアクトルを構成する巻線と前記ブリッジ回路の前記第２の入力端に接続された前記リアクトルを構成する巻線が、共通の鉄心に巻回されている。
【００１８】
本発明のさらに好ましい実施態様によれば、より大きなインダクタンスを得ることができるとともに、１つの部品にてこれら２つのリアクトルを構成することが可能となる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００２０】
図１は、本発明の好ましい実施態様にかかる整流回路２０を示す回路図である。
【００２１】
図１に示されるように、本実施態様にかかる整流回路２０は、ブリッジを構成するダイオード２１〜２４と、交流電源の一端とブリッジの一方の入力端Ａとの間に接続されたリアクトル２５と、ブリッジの出力端間に接続された平滑コンデンサ２６と、平滑コンデンサ２６の両端間にこの順で直列に接続されたダイオード２７、ダイオード２８及びコンデンサ２９と、ダイオード２１及びダイオード２３の節点とダイオード２７及びダイオード２８の節点との間に接続されたコンデンサ３０と、ダイオード２１及びダイオード２３の節点とダイオード２８及びコンデンサ２９の節点との間に接続されたダイオード３１と、平滑コンデンサ２６の両端間にこの順で直列に接続されたダイオード３２、ダイオード３３及びコンデンサ３４と、ダイオード２２及びダイオード２４の節点とダイオード３２及びダイオード３３の節点との間に接続されたコンデンサ３５と、ダイオード２２及びダイオード２４の節点とダイオード３３及びコンデンサ３４の節点との間に接続されたダイオード３６とを備えている。平滑コンデンサ２６の両端は整流回路２０の出力端子であり、ここに負荷を接続することにより、かかる負荷に直流電圧を印加することができる。
【００２２】
図２は、本実施態様にかかる整流回路２０の動作を示すタイミング図である。
【００２３】
まず、図２に示されるように、時刻ｔ０において入力電源Ｖｉｎのレベルがマイナス（−）からプラス（＋）にゼロクロスした後、時刻ｔ１が経過するまでの間においては、リアクトル２５を介して供給される入力電流Ｉｉｎの一部がダイオード３１を介してコンデンサ２９に流れ、これによりコンデンサ２９が充電される。また、この期間（時刻ｔ０〜時刻ｔ１）においては、入力電流Ｉｉｎの残りの部分が、コンデンサ３０及びダイオード２７を介して流れ、これによりコンデンサ３０が放電される。かかる放電電流は、平滑コンデンサ２６に供給され、そのリターン電流は、コンデンサ３４、ダイオード３３及びコンデンサ３５を介して入力側に戻る。これにより、コンデンサ３４は放電され、コンデンサ３５は充電される。
【００２４】
次に、時刻ｔ１から時刻ｔ２の期間においては、コンデンサ３４は放電状態、コンデンサ３５は充電状態となっていることから、上記リターン電流は全てダイオード２４を介して入力側に戻ることになる。
【００２５】
次に、時刻ｔ２から時刻ｔ３の期間においては、リアクトル２５を介して供給される入力電流Ｉｉｎの一部は、ダイオード２１を介して平滑コンデンサ２６を充電する。また、この期間（時刻ｔ２〜時刻ｔ３）においては、入力電流Ｉｉｎの残りの部分が、ダイオード３１及びコンデンサ２９を介して流れる。これにより、コンデンサ２９がさらに充電される。
【００２６】
次に、時刻ｔ３から時刻ｔ４の期間においては、Ａ点電位の低下によりコンデンサ２９が放電し、その放電電流はダイオード２８及びダイオード２７を介して平滑コンデンサ２６に供給される。また、ダイオード２１を流れる電流は、ダイオード２７を流れる電流が増大するにしたがって減少する。
【００２７】
次に、時刻ｔ４から時刻ｔ５の期間においては、コンデンサ２９からの放電電流によってコンデンサ３０が充電され、これに伴ってダイオード２７を流れる電流は減少する。
【００２８】
そして、時刻ｔ５において入力電源Ｖｉｎのレベルがプラス（＋）からマイナス（−）にゼロクロスした後、時刻ｔ６が経過するまでの間においては、入力電流Ｉｉｎの一部がダイオード３６を介してコンデンサ３４に流れ、これによりコンデンサ３４が充電される。また、この期間（時刻ｔ５〜時刻ｔ６）においては、入力電流Ｉｉｎの残りの部分が、コンデンサ３５及びダイオード３２を介して流れ、これによりコンデンサ３５が放電される。かかる放電電流は、平滑コンデンサ２６に供給され、そのリターン電流は、コンデンサ２９、ダイオード２８及びコンデンサ３０を介して入力側に戻る。これにより、コンデンサ２９は放電され、コンデンサ３０は充電される。
【００２９】
次に、時刻ｔ６から時刻ｔ７の期間においては、コンデンサ２９は放電状態、コンデンサ３０は充電状態となっていることから、上記リターン電流は全てダイオード２３を介して入力側に戻ることになる。
【００３０】
次に、時刻ｔ７から時刻ｔ８の期間においては、入力電流Ｉｉｎの一部は、ダイオード２２を介して平滑コンデンサ２６を充電する。また、この期間（時刻ｔ７〜時刻ｔ８）においては、入力電流Ｉｉｎの残りの部分が、ダイオード３６及びコンデンサ３４を介して流れる。これにより、コンデンサ３４がさらに充電される。
【００３１】
次に、時刻ｔ８から時刻ｔ９の期間においては、Ｂ点電位の低下によりコンデンサ３４が放電し、その放電電流はダイオード３３及びダイオード３２を介して平滑コンデンサ２６に供給される。また、ダイオード２２を流れる電流は、ダイオード３２を流れる電流が増大するにしたがって減少する。
【００３２】
そして、時刻ｔ９から時刻ｔ１０（＝時刻ｔ０）の期間においては、コンデンサ３４からの放電電流によってコンデンサ３５が充電され、これに伴ってダイオード３２を流れる電流は減少する。
【００３３】
本実施態様にかかる整流回路２０は、上述した動作を繰り返し行い、これにより、コンデンサ２９は時刻ｔ０〜時刻ｔ３の期間において充電、時刻ｔ３〜時刻ｔ６の期間において放電され、コンデンサ３０は時刻ｔ４〜時刻ｔ６の期間において充電、時刻ｔ９〜時刻ｔ２の期間において放電され、コンデンサ３４は時刻ｔ５〜時刻ｔ８の期間において充電、時刻ｔ８〜時刻ｔ１の期間において放電され、コンデンサ３５は時刻ｔ９〜時刻ｔ１の期間において充電、時刻ｔ４〜時刻ｔ７の期間において放電される。これらコンデンサ２９、３０、３４及び３５の充放電により、本実施態様にかかる整流回路２０においては、図２に示されるように、入力電流Ｉｉｎの波形が入力電圧Ｖｉｎの波形に近くなるので、力率の高い整流動作を行うことができる。
【００３４】
しかも、本実施態様にかかる整流回路２０では、主となる電流経路に２つのダイオードしか介在しないことから（タイオード２１→２４、または、タイオード２２→２３）、従来の整流回路よりも損失が小さく、さらに、従来の整流回路とは異なりトランジスタを必要としないことから、かかるトランジスタを制御するための制御回路が不要であるという利点がある。また、トランジスタを備えていないことから、ノイズの発生が少ないという利点も有している。
【００３５】
尚、上記実施態様にかかる整流回路２０においては、交流電源の一端とブリッジの一方の入力端Ａとの間にリアクトル２５が接続されている一方、交流電源の他端とブリッジの他方の入力端Ｂとの間にはリアクトルが接続されていないが、図３に示されるように、ここにリアクトル３７を接続しても構わない。このように、２つのリアクトルを用いれば、各リアクトルに印加される電圧は半分となるので、鉄損を減少させることができる。また、この場合、図４に示されるように、各リアクトルを構成する巻線を共通の鉄心に巻回することによって、より大きなインダクタンスを得ることができるとともに、１つの部品にてリアクトル２５及びリアクトル３７を構成することが可能となる。
【００３６】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００３７】
【発明の効果】
以上説明したように、本発明による整流回路では、主となる電流経路に２つのダイオードしか介在しないことから、従来の整流回路よりも損失が小さく、さらに、トランジスタ等のスイッチ素子を必要としないことから、スイッチ素子を制御するための制御回路が不要であるという利点を有している。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかる整流回路２０を示す回路図である。
【図２】整流回路２０の動作を示すタイミング図である。
【図３】整流回路２０において、交流電源の他端とブリッジの他方の入力端Ｂとの間にリアクトル３７を付加した例を示す回路図である。
【図４】整流回路２０において、リアクトル２５及びリアクトル３７を構成する巻線を共通の鉄心に巻回した例を示す回路図である。
【図５】従来の整流回路を示す回路図である。
【符号の説明】
１ 交流電源
２〜６ ダイオード
７ 平滑コンデンサ
８ 負荷
９ トランジスタ
１０ リアクトル
２０ 整流回路
２１〜２４，２７，２８，３１〜３３，３６ ダイオード
２５，３７ リアクトル
２６ 平滑コンデンサ
２９，３０，３４，３５ コンデンサ
【発明の属する技術分野】
本発明は、整流回路に関し、さらに詳細には、スイッチング素子を利用した整流回路に関する。
【０００２】
【従来の技術】
交流電源の電圧波形を整流しこれを負荷に供給する整流回路としては、力率がより高いことが望ましく、このため、従来より、力率の改善が図られた種々の整流回路が提案されている。その一例として、特開平２−２９９４７０号公報に記載された整流回路が挙げられる。
【０００３】
図５は、同公報に記載された従来の整流回路を示す回路図である。
【０００４】
図５に示されるように、同公報に記載された従来の整流回路は、ダイオード２〜５からなるブリッジ回路の出力部分に設けられたトランジスタ９を備え、これを入力電圧の波形に同期して導通させることにより、力率の向上が図られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、図５に示した従来の整流回路においては、電流経路に３つのダイオードが必ず介在することから（タイオード２→６→５、または、タイオード３→６→４）、ダイオード３段分の損失が常に発生してしまう。このため、従来の整流回路においては、力率は改善されるものの損失が増大してしまういう問題が生じていた。
【０００６】
したがって、本発明の目的は、損失を増大させることなく、力率が改善された整流回路を提供することである。
【０００７】
【課題を解決するための手段】
本発明のかかる目的は、交流電源の一端に接続される第１の入力端、前記交流電源の他端に接続される第２の入力端、負荷の一端に接続される第１の出力端及び前記負荷の他端に接続される第２の出力端を備えるブリッジ回路と、前記交流電源の前記一端と前記ブリッジ回路の前記第１の入力端との間及び前記交流電源の前記他端と前記ブリッジ回路の前記第２の入力端との間の少なくとも一方に直列に接続されたリアクトルと、前記第１の入力端の電位が一方のレベルのピークとなるタイミングを含む第１の期間において前記第１の入力端を介して充電され、前記第１の入力端の電位が前記一方のレベルから他方のレベルにゼロクロスするタイミングを含む第２の期間において前記第１の出力端を介して放電される第１のコンデンサと、前記第１の入力端の電位が前記他方のレベルのピークとなるタイミングを含む第３の期間において前記第２の入力端を介して充電され、前記第１の入力端の電位が前記他方のレベルから前記一方のレベルにゼロクロスするタイミングを含む第４の期間において前記第１の出力端を介して放電される第２のコンデンサとを備える整流回路によって達成される。
【０００８】
本発明によれば、電流経路に介在するダイオードの数を従来の整流回路に比べて削減することができるので、損失を増大させることなく、力率を改善することができる。しかも、本発明によれば、従来の整流回路とは異なりトランジスタを必要としないことから、かかるトランジスタを制御するための制御回路が不要となる。さらに、トランジスタを備えていないことから、ノイズの発生を低減させることができる。
【０００９】
本発明の好ましい実施態様においては、前記第１の期間と前記第４の期間とが一部重複し、前記第２の期間と前記第３の期間とが一部重複している。
【００１０】
本発明のさらに好ましい実施態様においては、前記整流回路が、少なくとも前記第１の期間の一部の期間を含む第５の期間において前記第１の出力端を介して放電され、少なくとも前記第２の期間の一部の期間を含む第６の期間において前記第１のコンデンサの放電電流により充電される第３のコンデンサと、少なくとも前記第３の期間の一部の期間を含む第７の期間において前記第１の出力端を介して放電され、少なくとも前記第４の期間の一部の期間を含む第８の期間において前記第２のコンデンサの放電電流により充電される第４のコンデンサとをさらに備えている。
【００１１】
本発明のさらに好ましい実施態様においては、前記第５の期間と前記第８の期間とが一部重複し、前記第６の期間と前記第７の期間とが一部重複している。
【００１２】
本発明のさらに好ましい実施態様においては、前記第２の期間と前記第６の期間が実質的に同時に終了し、前記第４の期間と前記第８の期間が実質的に同時に終了する。
【００１３】
本発明の前記目的はまた、交流電源の一端に接続される第１の入力端、前記交流電源の他端に接続される第２の入力端、負荷の一端に接続される第１の出力端及び前記負荷の他端に接続される第２の出力端を備えるブリッジ回路と、前記交流電源の前記一端と前記ブリッジ回路の前記第１の入力端との間に直列に接続されたリアクトルと、前記第１及び第２の出力端間にこの順で直列に接続された第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１及び第２の出力端間にこの順で直列に接続された第３のダイオード、第４のダイオード及び第２のコンデンサと、前記第１の入力端と前記第１のダイオード及び前記第２のダイオードの節点との間に接続された第３のコンデンサと、前記第１の入力端と前記第２のダイオード及び前記第１のコンデンサの節点との間に接続された第５のダイオードと、前記第２の入力端と前記第３のダイオード及び前記第４のダイオードの節点との間に接続された第４のコンデンサと、前記第２の入力端と前記第４のダイオード及び前記第２のコンデンサの節点との間に接続された第６のダイオードとを備える整流回路によって達成される。
【００１４】
本発明においても、電流経路に介在するダイオードの数を従来の整流回路に比べて削減することができるので、損失を増大させることなく、力率を改善することができる。また、本発明においてもトランジスタを必要としないことから、これを制御するための制御回路が不要となる。さらに、トランジスタを備えていないことから、ノイズの発生を低減させることができる。
【００１５】
本発明の好ましい実施態様においては、前記制御回路が、前記交流電源の前記他端と前記ブリッジ回路の前記第２の入力端との間に直列に接続されたリアクトルをさらに備えている。
【００１６】
本発明の好ましい実施態様によれば、各リアクトルに印加される電圧が半分となるので、鉄損を減少させることができる。
【００１７】
本発明のさらに好ましい実施態様においては、前記ブリッジ回路の前記第１の入力端に接続された前記リアクトルを構成する巻線と前記ブリッジ回路の前記第２の入力端に接続された前記リアクトルを構成する巻線が、共通の鉄心に巻回されている。
【００１８】
本発明のさらに好ましい実施態様によれば、より大きなインダクタンスを得ることができるとともに、１つの部品にてこれら２つのリアクトルを構成することが可能となる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００２０】
図１は、本発明の好ましい実施態様にかかる整流回路２０を示す回路図である。
【００２１】
図１に示されるように、本実施態様にかかる整流回路２０は、ブリッジを構成するダイオード２１〜２４と、交流電源の一端とブリッジの一方の入力端Ａとの間に接続されたリアクトル２５と、ブリッジの出力端間に接続された平滑コンデンサ２６と、平滑コンデンサ２６の両端間にこの順で直列に接続されたダイオード２７、ダイオード２８及びコンデンサ２９と、ダイオード２１及びダイオード２３の節点とダイオード２７及びダイオード２８の節点との間に接続されたコンデンサ３０と、ダイオード２１及びダイオード２３の節点とダイオード２８及びコンデンサ２９の節点との間に接続されたダイオード３１と、平滑コンデンサ２６の両端間にこの順で直列に接続されたダイオード３２、ダイオード３３及びコンデンサ３４と、ダイオード２２及びダイオード２４の節点とダイオード３２及びダイオード３３の節点との間に接続されたコンデンサ３５と、ダイオード２２及びダイオード２４の節点とダイオード３３及びコンデンサ３４の節点との間に接続されたダイオード３６とを備えている。平滑コンデンサ２６の両端は整流回路２０の出力端子であり、ここに負荷を接続することにより、かかる負荷に直流電圧を印加することができる。
【００２２】
図２は、本実施態様にかかる整流回路２０の動作を示すタイミング図である。
【００２３】
まず、図２に示されるように、時刻ｔ０において入力電源Ｖｉｎのレベルがマイナス（−）からプラス（＋）にゼロクロスした後、時刻ｔ１が経過するまでの間においては、リアクトル２５を介して供給される入力電流Ｉｉｎの一部がダイオード３１を介してコンデンサ２９に流れ、これによりコンデンサ２９が充電される。また、この期間（時刻ｔ０〜時刻ｔ１）においては、入力電流Ｉｉｎの残りの部分が、コンデンサ３０及びダイオード２７を介して流れ、これによりコンデンサ３０が放電される。かかる放電電流は、平滑コンデンサ２６に供給され、そのリターン電流は、コンデンサ３４、ダイオード３３及びコンデンサ３５を介して入力側に戻る。これにより、コンデンサ３４は放電され、コンデンサ３５は充電される。
【００２４】
次に、時刻ｔ１から時刻ｔ２の期間においては、コンデンサ３４は放電状態、コンデンサ３５は充電状態となっていることから、上記リターン電流は全てダイオード２４を介して入力側に戻ることになる。
【００２５】
次に、時刻ｔ２から時刻ｔ３の期間においては、リアクトル２５を介して供給される入力電流Ｉｉｎの一部は、ダイオード２１を介して平滑コンデンサ２６を充電する。また、この期間（時刻ｔ２〜時刻ｔ３）においては、入力電流Ｉｉｎの残りの部分が、ダイオード３１及びコンデンサ２９を介して流れる。これにより、コンデンサ２９がさらに充電される。
【００２６】
次に、時刻ｔ３から時刻ｔ４の期間においては、Ａ点電位の低下によりコンデンサ２９が放電し、その放電電流はダイオード２８及びダイオード２７を介して平滑コンデンサ２６に供給される。また、ダイオード２１を流れる電流は、ダイオード２７を流れる電流が増大するにしたがって減少する。
【００２７】
次に、時刻ｔ４から時刻ｔ５の期間においては、コンデンサ２９からの放電電流によってコンデンサ３０が充電され、これに伴ってダイオード２７を流れる電流は減少する。
【００２８】
そして、時刻ｔ５において入力電源Ｖｉｎのレベルがプラス（＋）からマイナス（−）にゼロクロスした後、時刻ｔ６が経過するまでの間においては、入力電流Ｉｉｎの一部がダイオード３６を介してコンデンサ３４に流れ、これによりコンデンサ３４が充電される。また、この期間（時刻ｔ５〜時刻ｔ６）においては、入力電流Ｉｉｎの残りの部分が、コンデンサ３５及びダイオード３２を介して流れ、これによりコンデンサ３５が放電される。かかる放電電流は、平滑コンデンサ２６に供給され、そのリターン電流は、コンデンサ２９、ダイオード２８及びコンデンサ３０を介して入力側に戻る。これにより、コンデンサ２９は放電され、コンデンサ３０は充電される。
【００２９】
次に、時刻ｔ６から時刻ｔ７の期間においては、コンデンサ２９は放電状態、コンデンサ３０は充電状態となっていることから、上記リターン電流は全てダイオード２３を介して入力側に戻ることになる。
【００３０】
次に、時刻ｔ７から時刻ｔ８の期間においては、入力電流Ｉｉｎの一部は、ダイオード２２を介して平滑コンデンサ２６を充電する。また、この期間（時刻ｔ７〜時刻ｔ８）においては、入力電流Ｉｉｎの残りの部分が、ダイオード３６及びコンデンサ３４を介して流れる。これにより、コンデンサ３４がさらに充電される。
【００３１】
次に、時刻ｔ８から時刻ｔ９の期間においては、Ｂ点電位の低下によりコンデンサ３４が放電し、その放電電流はダイオード３３及びダイオード３２を介して平滑コンデンサ２６に供給される。また、ダイオード２２を流れる電流は、ダイオード３２を流れる電流が増大するにしたがって減少する。
【００３２】
そして、時刻ｔ９から時刻ｔ１０（＝時刻ｔ０）の期間においては、コンデンサ３４からの放電電流によってコンデンサ３５が充電され、これに伴ってダイオード３２を流れる電流は減少する。
【００３３】
本実施態様にかかる整流回路２０は、上述した動作を繰り返し行い、これにより、コンデンサ２９は時刻ｔ０〜時刻ｔ３の期間において充電、時刻ｔ３〜時刻ｔ６の期間において放電され、コンデンサ３０は時刻ｔ４〜時刻ｔ６の期間において充電、時刻ｔ９〜時刻ｔ２の期間において放電され、コンデンサ３４は時刻ｔ５〜時刻ｔ８の期間において充電、時刻ｔ８〜時刻ｔ１の期間において放電され、コンデンサ３５は時刻ｔ９〜時刻ｔ１の期間において充電、時刻ｔ４〜時刻ｔ７の期間において放電される。これらコンデンサ２９、３０、３４及び３５の充放電により、本実施態様にかかる整流回路２０においては、図２に示されるように、入力電流Ｉｉｎの波形が入力電圧Ｖｉｎの波形に近くなるので、力率の高い整流動作を行うことができる。
【００３４】
しかも、本実施態様にかかる整流回路２０では、主となる電流経路に２つのダイオードしか介在しないことから（タイオード２１→２４、または、タイオード２２→２３）、従来の整流回路よりも損失が小さく、さらに、従来の整流回路とは異なりトランジスタを必要としないことから、かかるトランジスタを制御するための制御回路が不要であるという利点がある。また、トランジスタを備えていないことから、ノイズの発生が少ないという利点も有している。
【００３５】
尚、上記実施態様にかかる整流回路２０においては、交流電源の一端とブリッジの一方の入力端Ａとの間にリアクトル２５が接続されている一方、交流電源の他端とブリッジの他方の入力端Ｂとの間にはリアクトルが接続されていないが、図３に示されるように、ここにリアクトル３７を接続しても構わない。このように、２つのリアクトルを用いれば、各リアクトルに印加される電圧は半分となるので、鉄損を減少させることができる。また、この場合、図４に示されるように、各リアクトルを構成する巻線を共通の鉄心に巻回することによって、より大きなインダクタンスを得ることができるとともに、１つの部品にてリアクトル２５及びリアクトル３７を構成することが可能となる。
【００３６】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００３７】
【発明の効果】
以上説明したように、本発明による整流回路では、主となる電流経路に２つのダイオードしか介在しないことから、従来の整流回路よりも損失が小さく、さらに、トランジスタ等のスイッチ素子を必要としないことから、スイッチ素子を制御するための制御回路が不要であるという利点を有している。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかる整流回路２０を示す回路図である。
【図２】整流回路２０の動作を示すタイミング図である。
【図３】整流回路２０において、交流電源の他端とブリッジの他方の入力端Ｂとの間にリアクトル３７を付加した例を示す回路図である。
【図４】整流回路２０において、リアクトル２５及びリアクトル３７を構成する巻線を共通の鉄心に巻回した例を示す回路図である。
【図５】従来の整流回路を示す回路図である。
【符号の説明】
１ 交流電源
２〜６ ダイオード
７ 平滑コンデンサ
８ 負荷
９ トランジスタ
１０ リアクトル
２０ 整流回路
２１〜２４，２７，２８，３１〜３３，３６ ダイオード
２５，３７ リアクトル
２６ 平滑コンデンサ
２９，３０，３４，３５ コンデンサ
Claims (8)
- 交流電源の一端に接続される第１の入力端、前記交流電源の他端に接続される第２の入力端、負荷の一端に接続される第１の出力端及び前記負荷の他端に接続される第２の出力端を備えるブリッジ回路と、前記交流電源の前記一端と前記ブリッジ回路の前記第１の入力端との間及び前記交流電源の前記他端と前記ブリッジ回路の前記第２の入力端との間の少なくとも一方に直列に接続されたリアクトルと、前記第１の入力端の電位が一方のレベルのピークとなるタイミングを含む第１の期間において前記第１の入力端を介して充電され、前記第１の入力端の電位が前記一方のレベルから他方のレベルにゼロクロスするタイミングを含む第２の期間において前記第１の出力端を介して放電される第１のコンデンサ（２９）と、前記第１の入力端の電位が前記他方のレベルのピークとなるタイミングを含む第３の期間において前記第２の入力端を介して充電され、前記第１の入力端の電位が前記他方のレベルから前記一方のレベルにゼロクロスするタイミングを含む第４の期間において前記第１の出力端を介して放電される第２のコンデンサ（３４）とを備える整流回路。
- 前記第１の期間と前記第４の期間とが一部重複し、前記第２の期間と前記第３の期間とが一部重複することを特徴とする請求項１に記載の整流回路。
- 少なくとも前記第１の期間の一部の期間を含む第５の期間において前記第１の出力端を介して放電され、少なくとも前記第２の期間の一部の期間を含む第６の期間において前記第１のコンデンサの放電電流により充電される第３のコンデンサ（３０）と、少なくとも前記第３の期間の一部の期間を含む第７の期間において前記第１の出力端を介して放電され、少なくとも前記第４の期間の一部の期間を含む第８の期間において前記第２のコンデンサの放電電流により充電される第４のコンデンサ（３５）とをさらに備えることを特徴とする請求項１または２に記載の整流回路。
- 前記第５の期間と前記第８の期間とが一部重複し、前記第６の期間と前記第７の期間とが一部重複することを特徴とする請求項３に記載の整流回路。
- 前記第２の期間と前記第６の期間は実質的に同時に終了し、前記第４の期間と前記第８の期間は実質的に同時に終了することを特徴とする請求項３または４に記載の整流回路。
- 交流電源の一端に接続される第１の入力端、前記交流電源の他端に接続される第２の入力端、負荷の一端に接続される第１の出力端及び前記負荷の他端に接続される第２の出力端を備えるブリッジ回路と、前記交流電源の前記一端と前記ブリッジ回路の前記第１の入力端との間に直列に接続されたリアクトルと、前記第１及び第２の出力端間にこの順で直列に接続された第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１及び第２の出力端間にこの順で直列に接続された第３のダイオード、第４のダイオード及び第２のコンデンサと、前記第１の入力端と前記第１のダイオード及び前記第２のダイオードの節点との間に接続された第３のコンデンサと、前記第１の入力端と前記第２のダイオード及び前記第１のコンデンサの節点との間に接続された第５のダイオードと、前記第２の入力端と前記第３のダイオード及び前記第４のダイオードの節点との間に接続された第４のコンデンサと、前記第２の入力端と前記第４のダイオード及び前記第２のコンデンサの節点との間に接続された第６のダイオードとを備える整流回路。
- 前記交流電源の前記他端と前記ブリッジ回路の前記第２の入力端との間に直列に接続されたリアクトルをさらに備えることを特徴とする請求項６に記載の整流回路。
- 前記ブリッジ回路の前記第１の入力端に接続された前記リアクトルを構成する巻線と前記ブリッジ回路の前記第２の入力端に接続された前記リアクトルを構成する巻線が、共通の鉄心に巻回されていることを特徴とする請求項７に記載の整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201798A JP3774383B2 (ja) | 2001-07-03 | 2001-07-03 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201798A JP3774383B2 (ja) | 2001-07-03 | 2001-07-03 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003018844A JP2003018844A (ja) | 2003-01-17 |
| JP3774383B2 true JP3774383B2 (ja) | 2006-05-10 |
Family
ID=19038699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201798A Expired - Fee Related JP3774383B2 (ja) | 2001-07-03 | 2001-07-03 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774383B2 (ja) |
-
2001
- 2001-07-03 JP JP2001201798A patent/JP3774383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003018844A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3656865B2 (ja) | コンバータ | |
| US7463498B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
| US8068355B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
| EP1189333A1 (en) | Switching power supply | |
| JP2991181B2 (ja) | スイッチング電源 | |
| JP5125607B2 (ja) | 電力変換装置 | |
| JP4963724B2 (ja) | スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 | |
| JP4124814B2 (ja) | 入出力絶縁型ｄｃーｄｃコンバータ | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| JPH0417567A (ja) | スイッチング電源回路 | |
| JP3496717B2 (ja) | スイッチング電源装置 | |
| JP3402361B2 (ja) | スイッチング電源 | |
| JP4323049B2 (ja) | 電力変換装置 | |
| JP3774383B2 (ja) | 整流回路 | |
| JP4144715B2 (ja) | Ｄｃーｄｃコンバータ | |
| JP2010115099A (ja) | 昇圧チョッパ回路 | |
| JP3096229B2 (ja) | スイッチング電源 | |
| JPWO2011048680A1 (ja) | スイッチング電源装置 | |
| JP2003134827A (ja) | 高力率ハーフブリッジ型コンバータ | |
| JP2002010643A (ja) | スイッチング電源 | |
| JP4348472B2 (ja) | スイッチング電源装置 | |
| JP2005192285A (ja) | スイッチング電源装置 | |
| JP4305935B2 (ja) | スイッチング電源 | |
| JP3081417B2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |