JP3766555B2 - Chip resistor structure - Google Patents

Chip resistor structure Download PDF

Info

Publication number
JP3766555B2
JP3766555B2 JP34144998A JP34144998A JP3766555B2 JP 3766555 B2 JP3766555 B2 JP 3766555B2 JP 34144998 A JP34144998 A JP 34144998A JP 34144998 A JP34144998 A JP 34144998A JP 3766555 B2 JP3766555 B2 JP 3766555B2
Authority
JP
Japan
Prior art keywords
cover coat
electrodes
auxiliary electrodes
chip
width dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34144998A
Other languages
Japanese (ja)
Other versions
JP2000173802A (en
Inventor
滋 蒲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34144998A priority Critical patent/JP3766555B2/en
Publication of JP2000173802A publication Critical patent/JP2000173802A/en
Application granted granted Critical
Publication of JP3766555B2 publication Critical patent/JP3766555B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は,チップ型に構成した絶縁基板の表面に,少なくとも一つの抵抗膜と,その両端に対する端子電極と,前記抵抗膜を覆うカバーコートとを形成して成るチップ型の抵抗器において,その構造に関するものである。
【0002】
【従来の技術】
従来におけるチップ型抵抗器は,例えば,特開昭60−27104号公報等に記載されているように,チップ型絶縁基板の表面に形成した抵抗膜を覆うカバーコートが,前記抵抗膜の両端に対する端子電極の表面よりも可成り突出して,カバーコートの表面と両端子電極の表面との間の段差が可成り大きいと言う構成であったから,このチップ型抵抗器を,プリント基板等に対して,当該チップ型抵抗器における抵抗膜側をプリント基板に向けた状態にて半田付けするとき,片側がプリント基板から浮き上がってしまって,確実に半田けすることができないことが多発するのであった。
【0003】
そこで,先行技術としての特開平4−102302号公報は,抵抗膜の両端に対する両端子電極の表面に,補助電極を形成することにより,この補助電極とカバーコートとの間における段差を無くするか,小さくして,前記のように片側の浮き上がり防止することを提案している。
【0004】
【発明が解決しようとする課題】
しかし,この先行技術のものは,両端子電極に対して形成した補助電極おける表面を,カバーコートの表面を越えることがないように構成したものであることにより,このチップ型抵抗器を,プリント基板等に対して,当該チップ型抵抗器における抵抗膜側をプリント基板に向けた状態にして載置したときにおいて,カバーコートの表面がプリント基板等に対して接触することになるから,その状態での半田付けに際して,チップ型抵抗器を,当該チップ型抵抗器に対する所定の半田付け箇所に,溶融半田の表面張力を利用して自動的に位置決めすることができず,換言すると,チップ型抵抗器をその半田付け箇所に正しく位置決めして半田付けすることに溶融半田の表面張力によるセルフアライメントを利用することができないと言う問題があった。
【0005】
本発明は,この問題を解消し,半田付けに際して溶融半田の表面張力によるセルフアライメントを確実に利用できるようにしたチップ型抵抗器を提供することを技術的課題とするものである。
【0006】
【課題を解決するための手段】
この技術的課題を達成するため本発明は,
「チップ型絶縁基板の表面に,抵抗膜と,その両端に対する端子電極と,前記抵抗膜を覆う黒色によるカバーコートとを形成し,更に,前記両端子電極の表面に,補助電極を形成して成るチップ型抵抗器において,
前記カバーコート及び前記両補助電極における前記抵抗膜の長手方向と直角方向の幅寸法を前記絶縁基板における幅寸法よりも狭い寸法に揃えて,前記両補助電極のうち前記カバーコート側の一端部を,前記カバーコートの表面に,当該両補助電極の一端部がカバーコートの表面より突出するように重ねるか,或いは,前記カバーコートの両端部を,前記両補助電極の下側に,両補助電極のうちカバーコート側の一端部がカバーコートの表面から突出するように重ねる一方,前記カバーコートのうち前記両補助電極が重なる部分における幅寸法を,両補助電極が重ならない部分における幅寸法よりも狭くする。」
と言う構成にした。
【0007】
【発明の作用・効果】
このように構成することにより,両端子電極に対して形成した両補助電極の一端部は,カバーコートの表面から突出することになるから,チップ型抵抗器を,プリント基板等に対して,当該チップ型抵抗器における抵抗膜側をプリント基板に向けた状態にして載置したときにおいて,プリント基板等に対しては,前記両補助電極のうちカバーコートの表面よりも突出する一端部が先に接当し,カバーコートがプリント基板側に接触することを確実に回避でき,換言すると,カバーコートをプリント基板等から浮き上がった状態にできる。
【0008】
そこで,前記プリント基板等の上面における電極パッドの上面に,半田ペーストを塗布し,次いで,前記プリント基板等の上面に前記チップ型抵抗器を,当該チップ型抵抗器における両補助電極が両電極パッドに接当するように載置したのち前記半田ペーストを溶融することにより,前記チップ型抵抗器は,プリント基板等における両電極パッドに対して,溶融半田の表面張力によるセルフアライメントにて正しい半田付けに位置に自動的にずれ移動したのち,この正しい位置において半田付けされる。
【0009】
従って,本発明によると,チップ型抵抗器をプリント基板等に対して下向きにして半田付けする場合に,溶融半田の表面張力によるセルフアライメントにて所定の半田付け位置に自動的に正しく位置決めすることができるから,プリント基板等に対して実装することに要する手数を大幅に低減できる効果を有する。
これに加えて,本発明は,前記したように,前記カバーコートのうち前記両補助電極が重なる部分における幅寸法を,両補助電極が重ならない部分における幅寸法より狭くすると言う構成にすることにより,前記カバーコート及び両補助電極をその幅寸法を絶縁基板における幅寸法よりも狭い寸法に揃えて形成するときに,この両者が相対的に幅方向にずれた場合に,前記カバーコートの一部が,両補助電極の両方又は一方の側面からはみ出すことを回避できて,チップ型抵抗器の平面視のうち黒色のカバーコートを略完全な矩形形状に維持できるから,チップ型抵抗器をプリント基板等に自動的にマウントするに際して,このチップ型抵抗器のうち黒色であるカバーコートの形状をカメラにて認識する場合に,チップ型抵抗器をカメラによって認識することの確実性を向上できる効果を有する。
【0010】
【発明の実施の形態】
以下,本発明の実施の形態を,図1及び図2の図面について説明する。
この図において,符号1は,チップ型に構成した絶縁基板を示す。
この絶縁基板1の上面には,左右一対の上面側端子電極2,3と,この間に繋ぐ抵抗膜4とが形成され,更に,前記絶縁基板1の上面には,前記抵抗膜4を覆うガラスによるアンダーコート5と,このアンダーコート5を覆うガラス等によるミドルコート6と,このミドルコート6の全体を覆う黒色ガラスによるカバーコート7とが,これら各コート5,6,7における前記抵抗膜4の長手方向と直角方向の幅寸法を前記絶縁基板1における幅寸法よりも狭くようにして形成されている。
【0011】
また,前記絶縁基板1の下面には,左右一対の下面側電極8,9が,更にまた,前記絶縁基板1における左右両端面には,絶縁基板1における前記上面側端子電極2,3と,前記下面側電極8,9とを電気的に接続する側面電極10,11が形成されている。
前記絶縁基板1の上面のうち前記両上面側端子電極2,3の部分には,この両上面側端子電極2,3の各々を覆う補助電極12,13が,当該補助電極12,13における前記抵抗膜4の長手方向と直角方向の幅寸法を前記カバーコート7における前記抵抗膜4の長手方向と直角方向の幅寸法と揃えるようにして形成され,これら各電極の表面,つまり,前記両補助電極12,13,前記両上面側端子電極2,3,前記両下面側電極8,9及び前記両側面電極10,11の表面には,例えば,下地としてのニッケルメッキ層と,半田メッキ層又は錫メッキ層とから成る金属メッキ層14,15が形成されている。
【0012】
そして,前記カバーコート7及び前記両補助電極12,13をその幅寸法を揃えて形成するに際しては,前記両補助電極12,13のうち前記カバーコート7側の一端部12a,13aを,カバーコート7の上面に,当該両補助電極12,13の一端部12a,13aがカバーコート7の表面より突出するように重ねるか,或いは,前記カバーコート7の両端部7a,7bを,前記両補助電極12,13の下側に向かって,両補助電極12,13のうちカバーコート7側の一端部12a,13aがカバーコート7の上面から突出するように重ねると言う構成にする。
【0013】
このように構成することにより,両補助電極12,13の一端部12a,13aが,カバーコート7の上面から突出することになるから,チップ型抵抗器を,図3に示すように,プリント基板16に対して,当該チップ型抵抗器における抵抗膜4側をプリント基板16に向けた状態にして載置したときにおいて,プリント基板16に対しては,前記両補助電極12,13のうちカバーコート7の上面よりも突出する一端部12a,13aが先に接当し,カバーコート7がプリント基板16側に接触することを確実に回避できる。
【0014】
そこで,前記プリント基板16の上面における両電極パッド16a,16bの上面に,半田ペーストを塗布し,次いで,前記プリント基板16の上面に前記チップ型抵抗器を,当該チップ型抵抗器における両補助電極12,13が両電極パッド16a,16bに接当するように載置したのち加熱して前記半田ペーストを溶融することにより,前記チップ型抵抗器は,両電極パッド16a,16bに対して,溶融半田の表面張力によるセルフアライメントにて正しい半田付けに位置に自動的にずれ移動したのち,この正しい位置において半田付けされることになる。
前記構成のチップ型抵抗器は,おおまかに言って次の順序で製造される。
すなわち,予め下面に左右一対の下面側電極8,9を形成した絶縁基板1の上面に,図4に示すように,左右一対の上面側端子電極2,3と,抵抗膜4とを形成する(なお,これら両上面側端子電極2,3及び抵抗膜4の形成に際しては,先に両上面側端子電極2,3を形成して次いで抵抗膜4を形成しても良いが,先に抵抗膜4を次いで両上面側端子電極2,3を形成しても良い)。
【0016】
次いで,図5に示すように,前記抵抗膜4を覆うアンダーコート5を形成したのち,このアンダーコート5及び前記抵抗膜4に,レーザ光線の照射等にてトリミング溝17を刻設することにより,抵抗膜4の抵抗値が所定値になるようにトリミング調節し,このトリミング調整が終わると,前記アンダーコート5を覆うミドルコート6を形成して,このミドルコート6にて前記トリミング溝17を密封する。
【0017】
次いで,図6に示すように,黒色ガラスによるカバーコート7を,前記ミドルコート6,アンダコート5及び抵抗膜4を覆うように形成したのち,図7に示すように,両補助電極12,13を形成する。
そして,前記絶縁基板1に対して両側面電極10,11を形成したのち,全体をバレルメッキ処理を行うことにより,前記両補助電極12,13,前記両上面側端子電極2,3,前記両下面側電極8,9及び前記両側面電極10,11の表面に金属メッキ層14,15を形成して,図1及び図2に示すチップ型抵抗器にする。
【0018】
ところで,前記カバーコート7及び両補助電極12,13は,スクリーン印刷によって形成されていることにより,このカバーコート7と両補助電極12,13との間には,相対的な印刷ずれが存在する一方,チップ型抵抗器をプリント基板等に自動的にマウントするに際して,このチップ型抵抗器のうち黒色であるカバーコート7の形状をカメラにて認識することが行われる。
【0019】
この場合において,前記カバーコート7の全体の形状が,図10に示すように,その幅寸法を全長にわたって同じにした矩形状であると,このカバーコート7に対して,幅寸法を前記絶縁基板における幅寸法よりも狭い寸法に揃えた両補助電極12,13が幅方向に寸法Eだけ印刷ずれした場合に,図11に示すように,カバーコート7の一部が,両補助電極12,13の両方又は一方の側面からはみ出すことになり,チップ型抵抗器の平面視のうち黒色のカバーコート7は,矩形の両端に前記はみ出した部分が付加された形状になり,完全な矩形の形状にはならないことになるから,カメラによる認識に認識ミスが多発するのである。
【0020】
これに対して,本発明は,前記カバーコート7を,図6及び図7に示すように,当該カバーコート7における幅寸法を前記両補助電極12,13が重なる部分において,前記両補助電極12,13が重ならない部分における幅寸法よりも狭くすると言うように,矩形における四つの隅部を斜めに切欠いた形状にした。
このように形成することにより,このカバーコート7に対して,両補助電極12,13が,図8に示すように,横方向に寸法Eだけずれた場合に,前記カバーコート7の一部が,両補助電極12,13の両方又は一方の側面からはみ出すことを回避できて,チップ型抵抗器の平面視のうち黒色のカバーコート7は略完全な矩形に維持できるから,カメラによる認識に認識ミスが発生することを確実に低減できるのである。
【0021】
また,前記カバーコート7における幅寸法を前記両補助電極12,13が重なる部分において,前記両補助電極12,13が重ならない部分における幅寸法よりも狭くすることは,カバーコート7を,矩形における四つの隅部を斜めに切欠いた形状にすることに限らず,図9に示すように,矩形における四つの隅部を直角に切欠いた形状にしても良いのである。
【図面の簡単な説明】
【図1】 本発明の実施の形態によるチップ型抵抗器の縦断正面図である。
【図2】 図1の平面図である。
【図3】 前記チップ型抵抗器をプリント基板に半田付けした状態を示す縦断正面図である。
【図4】 前記チップ型抵抗器において抵抗膜と両端子電極とを形成した状態を示す平面図である。
【図5】 前記チップ型抵抗器においてアンダーコートを形成した状態を示す平面図である。
【図6】 前記チップ型抵抗器においてカバーコートを形成した状態を示す平面図である。
【図7】 前記チップ型抵抗器において両補助電極を形成した状態を示す平面図である。
【図8】 前記チップ型抵抗器においてカバーコートと両補助電極との間の印刷ずれを示す平面図である。
【図9】 本発明におけるカバーコートの変形例を示す平面図である。
【図10】 本発明に至る以前のカバーコートの形状を示す平面図である。
【図11】 前記図10においてカバーコートと両補助電極との間の印刷ずれを示す平面図である。
【符号の説明】
1 絶縁基板
2,3 上面側の端子電極
4 抵抗膜
5 アンダーコート
6 ミドルコート
7 カバーコート
8,9 下面側の端子電極
10,11 側面電極
12,13 補助電極
14,15 金属メッキ層
16 プリント基板
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a chip-type resistor in which at least one resistive film, terminal electrodes for both ends thereof, and a cover coat covering the resistive film are formed on the surface of an insulating substrate configured in a chip form. Concerning structure.
[0002]
[Prior art]
In a conventional chip resistor, for example, as described in Japanese Patent Application Laid-Open No. 60-27104, a cover coat covering a resistance film formed on the surface of a chip type insulating substrate is provided on both ends of the resistance film. The chip-type resistor is connected to a printed circuit board or the like because it protrudes considerably from the surface of the terminal electrode and the step between the surface of the cover coat and the surface of both terminal electrodes is considerably large. When soldering the chip-type resistor with the resistance film side facing the printed circuit board, one side often floats from the printed circuit board and cannot be reliably soldered.
[0003]
Therefore, Japanese Patent Application Laid-Open No. 4-102302 as a prior art does not eliminate a step between the auxiliary electrode and the cover coat by forming auxiliary electrodes on the surfaces of both terminal electrodes with respect to both ends of the resistance film. , It is proposed to reduce the size and prevent the lifting of one side as described above.
[0004]
[Problems to be solved by the invention]
However, those of this prior art, by a surface definitive auxiliary electrodes formed for both terminal electrodes, which is constituted so as not to exceed the surface of the cover coat, this chip resistor, When the chip-type resistor is placed with the resistance film side facing the printed circuit board, the cover coat surface comes into contact with the printed circuit board. When soldering in a state, the chip resistor cannot be automatically positioned at a predetermined soldering position with respect to the chip resistor by using the surface tension of the molten solder. The question that self-alignment due to the surface tension of the molten solder cannot be used to correctly position and solder the resistor at the soldering point There was.
[0005]
An object of the present invention is to provide a chip-type resistor that solves this problem and can reliably use self-alignment due to the surface tension of molten solder during soldering.
[0006]
[Means for Solving the Problems]
In order to achieve this technical problem, the present invention
“On the surface of the chip-type insulating substrate, a resistive film, terminal electrodes for both ends thereof, a black cover coat covering the resistive film, and an auxiliary electrode on the surface of both terminal electrodes are formed. In the chip resistor consisting of
The width dimension in the direction perpendicular to the longitudinal direction of the resistive film in the cover coat and both auxiliary electrodes is aligned to be narrower than the width dimension in the insulating substrate , and one end portion on the cover coat side of both auxiliary electrodes is arranged. , the surface of the covercoat, or one end of the two auxiliary electrodes overlap so as to protrude from the surface of the covercoat, or both ends of the cover coat, the lower side of the two auxiliary electrodes, the subsidiary electrode Of the cover coat so that one end of the cover coat protrudes from the surface of the cover coat, while the width dimension of the cover coat where the two auxiliary electrodes overlap is larger than the width dimension of the cover coat where the two auxiliary electrodes do not overlap. Narrow . "
It was made the composition called.
[0007]
[Operation and effect of the invention]
With this configuration, one end of both auxiliary electrodes formed with respect to both terminal electrodes protrudes from the surface of the cover coat, so that the chip resistor is connected to the printed circuit board or the like. When the chip-type resistor is placed with the resistance film side facing the printed circuit board, the one end of the auxiliary electrode that protrudes from the surface of the cover coat is first on the printed circuit board. It is possible to reliably prevent the cover coat from coming into contact with the printed circuit board side. In other words, the cover coat can be lifted from the printed circuit board or the like.
[0008]
Therefore, solder paste is applied to the upper surface of the electrode pad on the upper surface of the printed circuit board, and then the chip resistor is applied to the upper surface of the printed circuit board and the like, and both auxiliary electrodes in the chip resistor are both electrode pads. After the solder paste is melted after being placed in contact with the chip resistor, the chip resistor is properly soldered to both electrode pads on the printed circuit board by self-alignment by the surface tension of the molten solder. After being automatically shifted to the position, it is soldered at this correct position.
[0009]
Therefore, according to the present invention, when soldering with a chip-type resistor facing down on a printed circuit board or the like, it is automatically positioned correctly at a predetermined soldering position by self-alignment by the surface tension of the molten solder. Therefore, the number of steps required for mounting on a printed circuit board or the like can be greatly reduced.
In addition, as described above, the present invention is configured such that the width dimension of the cover coat where the two auxiliary electrodes overlap is narrower than the width dimension of the portion where the two auxiliary electrodes do not overlap. Thus, when the cover coat and both auxiliary electrodes are formed with the width dimension being narrower than the width dimension of the insulating substrate, if both of them are relatively displaced in the width direction, The chip part can be prevented from protruding from both or one side of both auxiliary electrodes, and the black cover coat can be maintained in a substantially complete rectangular shape in the plan view of the chip resistor. in automatically mounted on a substrate or the like, in the case of recognizing the shape of the cover coat is black of the chip type resistor with a camera, the chip resistor to the camera It has the effect of improving the reliability of recognizing I.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
In this figure, reference numeral 1 denotes an insulating substrate configured in a chip shape.
On the upper surface of the insulating substrate 1, a pair of left and right upper terminal electrodes 2 and 3 and a resistance film 4 connected between them are formed. Further, on the upper surface of the insulating substrate 1, a glass covering the resistance film 4 is formed. Undercoat 5, middle coat 6 made of glass or the like covering this undercoat 5, and cover coat 7 made of black glass covering the entire middle coat 6, the resistance film 4 in each of these coats 5, 6, 7. The width dimension in the direction perpendicular to the longitudinal direction is made narrower than the width dimension in the insulating substrate 1.
[0011]
Further, a pair of left and right lower surface side electrodes 8 and 9 are provided on the lower surface of the insulating substrate 1, and further, the upper surface side terminal electrodes 2 and 3 of the insulating substrate 1 are provided on both left and right end surfaces of the insulating substrate 1; Side electrodes 10 and 11 are formed to electrically connect the lower surface side electrodes 8 and 9.
Wherein the said portions of both upper surface side terminal electrodes 2 and 3 of the upper surface of the insulating substrate 1, the auxiliary electrodes 12 and 13 covering each of the two top side terminal electrodes 2 and 3, wherein in the auxiliary electrodes 12 and 13 The resistance film 4 is formed so that the width dimension in the direction perpendicular to the longitudinal direction is aligned with the width dimension in the cover coat 7 in the direction perpendicular to the longitudinal direction of the resistance film 4. On the surfaces of the electrodes 12, 13, the upper surface side terminal electrodes 2, 3, the lower surface side electrodes 8, 9 and the both side surface electrodes 10, 11, for example, a nickel plating layer and a solder plating layer or Metal plating layers 14 and 15 made of a tin plating layer are formed.
[0012]
When the cover coat 7 and the auxiliary electrodes 12 and 13 are formed with the same width , the end portions 12a and 13a on the cover coat 7 side of the auxiliary electrodes 12 and 13 are covered with the cover coat. 7 is overlapped so that one end portions 12a and 13a of the auxiliary electrodes 12 and 13 protrude from the surface of the cover coat 7, or both end portions 7a and 7b of the cover coat 7 are overlapped with the both auxiliary electrodes. 12 and 13, one end portions 12 a and 13 a on the cover coat 7 side of the auxiliary electrodes 12 and 13 are stacked so as to protrude from the upper surface of the cover coat 7.
[0013]
With this configuration, the one end portions 12a and 13a of the auxiliary electrodes 12 and 13 protrude from the upper surface of the cover coat 7. Therefore, as shown in FIG. 16, when the chip type resistor is placed with the resistance film 4 side facing the printed circuit board 16, the cover coat of the auxiliary electrodes 12, 13 is applied to the printed circuit board 16. It is possible to reliably avoid that the one end portions 12a and 13a projecting from the upper surface of 7 are in contact with each other first and the cover coat 7 is in contact with the printed circuit board 16 side.
[0014]
Therefore, solder paste is applied to the upper surfaces of the electrode pads 16a and 16b on the upper surface of the printed circuit board 16, and then the chip resistor is applied to the upper surface of the printed circuit board 16, and both auxiliary electrodes in the chip resistor are used. 12 and 13 are placed in contact with both electrode pads 16a and 16b and then heated to melt the solder paste, so that the chip resistor melts both electrode pads 16a and 16b. After self-alignment due to the surface tension of the solder automatically shifts to the correct soldering position, the soldering is performed at this correct position.
The chip resistor having the above-described configuration is roughly manufactured in the following order.
That is, as shown in FIG. 4, a pair of left and right upper surface side terminal electrodes 2 and 3 and a resistance film 4 are formed on the upper surface of the insulating substrate 1 having a pair of left and right lower surface side electrodes 8 and 9 previously formed on the lower surface. (In addition, when forming the upper surface side terminal electrodes 2 and 3 and the resistance film 4, the upper surface side terminal electrodes 2 and 3 may be formed first and then the resistance film 4 may be formed. Then, the upper surface side terminal electrodes 2 and 3 may be formed on the film 4).
[0016]
Next, as shown in FIG. 5, after forming an undercoat 5 covering the resistance film 4, a trimming groove 17 is formed in the undercoat 5 and the resistance film 4 by laser beam irradiation or the like. Then, trimming adjustment is performed so that the resistance value of the resistance film 4 becomes a predetermined value. When this trimming adjustment is completed, a middle coat 6 covering the undercoat 5 is formed, and the trimming groove 17 is formed in the middle coat 6. Seal.
[0017]
Next, as shown in FIG. 6, a cover coat 7 made of black glass is formed so as to cover the middle coat 6, the undercoat 5 and the resistance film 4, and then, as shown in FIG. Form.
Then, after both side electrodes 10 and 11 are formed on the insulating substrate 1, the whole is subjected to barrel plating, whereby both the auxiliary electrodes 12 and 13, both the upper surface side terminal electrodes 2, 3, and both Metal plating layers 14 and 15 are formed on the surfaces of the lower surface side electrodes 8 and 9 and the both side surface electrodes 10 and 11 to form the chip resistor shown in FIGS.
[0018]
By the way, since the cover coat 7 and the auxiliary electrodes 12 and 13 are formed by screen printing, there is a relative printing misalignment between the cover coat 7 and the auxiliary electrodes 12 and 13. On the other hand, when the chip resistor is automatically mounted on a printed circuit board or the like, the shape of the cover coat 7 which is black among the chip resistors is recognized by a camera.
[0019]
In this case, the overall shape of the cover coat 7, as shown in FIG. 10, when a rectangular shape with the same width dimension over the length, with respect to the cover coat 7, wherein the insulating substrate width dimension when both auxiliary electrodes 12 and 13 aligned in a narrow than the width has deviated printed by a dimension E in the width direction of, as shown in FIG. 11, a portion of the cover coat 7, both auxiliary electrodes 12 and 13 In the plan view of the chip resistor, the black cover coat 7 has a shape in which the protruding portions are added to both ends of the rectangle , so that a complete rectangular shape is obtained. As a result, recognition errors frequently occur in the recognition by the camera.
[0020]
In contrast, in the present invention, as shown in FIGS. 6 and 7, the cover coat 7 has a width dimension in the portion where the auxiliary electrodes 12 and 13 overlap with each other. , 13 is made to have a shape in which the four corners of the rectangle are cut obliquely so as to be narrower than the width dimension in the non-overlapping portion .
By forming in this way, when the auxiliary electrodes 12 and 13 are displaced from the cover coat 7 by a dimension E in the lateral direction as shown in FIG. , Both the auxiliary electrodes 12 and 13 can be prevented from protruding from one side, and the black cover coat 7 in the plan view of the chip-type resistor can be maintained in a substantially perfect rectangle, so that recognition by the camera is recognized. It is possible to reliably reduce the occurrence of mistakes.
[0021]
Further, the width dimension of the cover coat 7 in the portion where the auxiliary electrodes 12 and 13 overlap is made smaller than the width dimension in the portion where the auxiliary electrodes 12 and 13 do not overlap . The shape is not limited to the four corners notched obliquely, but may be a shape in which the four corners of the rectangle are notched at right angles, as shown in FIG.
[Brief description of the drawings]
FIG. 1 is a longitudinal front view of a chip resistor according to an embodiment of the present invention.
FIG. 2 is a plan view of FIG.
FIG. 3 is a longitudinal front view showing a state in which the chip resistor is soldered to a printed board.
FIG. 4 is a plan view showing a state in which a resistive film and both terminal electrodes are formed in the chip resistor.
FIG. 5 is a plan view showing a state in which an undercoat is formed in the chip resistor.
6 is a plan view showing a state where a cover coat is formed in the chip resistor. FIG.
FIG. 7 is a plan view showing a state in which both auxiliary electrodes are formed in the chip resistor.
FIG. 8 is a plan view showing printing misalignment between a cover coat and both auxiliary electrodes in the chip resistor.
FIG. 9 is a plan view showing a modification of the cover coat in the present invention.
FIG. 10 is a plan view showing the shape of a cover coat before reaching the present invention.
FIG. 11 is a plan view showing a printing deviation between the cover coat and both auxiliary electrodes in FIG. 10;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 2, 3 Terminal electrode on the upper surface side 4 Resistance film 5 Undercoat 6 Middle coat 7 Cover coat 8, 9 Terminal electrode on the lower surface side 10, 11 Side electrode 12, 13 Auxiliary electrode 14, 15 Metal plating layer 16 Printed circuit board

Claims (1)

チップ型絶縁基板の表面に,抵抗膜と,その両端に対する端子電極と,前記抵抗膜を覆う黒色によるカバーコートとを形成し,更に,前記両端子電極の表面に,補助電極を形成して成るチップ型抵抗器において,
前記カバーコート及び前記両補助電極における前記抵抗膜の長手方向と直角方向の幅寸法を前記絶縁基板における幅寸法よりも狭い寸法に揃えて,前記両補助電極のうち前記カバーコート側の一端部を,前記カバーコートの表面に,当該両補助電極の一端部がカバーコートの表面より突出するように重ねるか,或いは,前記カバーコートの両端部を,前記両補助電極の下側に,両補助電極のうちカバーコート側の一端部がカバーコートの表面から突出するように重ねる一方,前記カバーコートのうち前記両補助電極が重なる部分における幅寸法を,両補助電極が重ならない部分における幅寸法よりも狭くすることを特徴とするチップ型抵抗器の構造。
A resistive film, terminal electrodes for both ends thereof, and a black cover coat covering the resistive film are formed on the surface of the chip-type insulating substrate, and an auxiliary electrode is formed on the surfaces of the terminal electrodes. In chip resistors,
The width dimension in the direction perpendicular to the longitudinal direction of the resistive film in the cover coat and both auxiliary electrodes is aligned to be narrower than the width dimension in the insulating substrate , and one end portion on the cover coat side of both auxiliary electrodes is arranged. , the surface of the covercoat, or one end of the two auxiliary electrodes overlap so as to protrude from the surface of the covercoat, or both ends of the cover coat, the lower side of the two auxiliary electrodes, the subsidiary electrode Of the cover coat so that one end of the cover coat protrudes from the surface of the cover coat, while the width dimension of the cover coat where the two auxiliary electrodes overlap is larger than the width dimension of the cover coat where the two auxiliary electrodes do not overlap. A chip resistor structure characterized by narrowing .
JP34144998A 1998-12-01 1998-12-01 Chip resistor structure Expired - Lifetime JP3766555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34144998A JP3766555B2 (en) 1998-12-01 1998-12-01 Chip resistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34144998A JP3766555B2 (en) 1998-12-01 1998-12-01 Chip resistor structure

Publications (2)

Publication Number Publication Date
JP2000173802A JP2000173802A (en) 2000-06-23
JP3766555B2 true JP3766555B2 (en) 2006-04-12

Family

ID=18346170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34144998A Expired - Lifetime JP3766555B2 (en) 1998-12-01 1998-12-01 Chip resistor structure

Country Status (1)

Country Link
JP (1) JP3766555B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967272B2 (en) * 2003-02-25 2007-08-29 ローム株式会社 Chip resistor
EP1855294A1 (en) 2005-03-02 2007-11-14 Rohm Co., Ltd. Chip resistor and manufacturing method thereof
US8284016B2 (en) 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
CN109148065B (en) * 2018-08-21 2020-02-18 广东风华高新科技股份有限公司 Anti-sulfuration chip resistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000173802A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
US7098768B2 (en) Chip resistor and method for making the same
KR100908345B1 (en) Chip Resistor and Method of Manufacturing the Same
JP3967272B2 (en) Chip resistor
EP1950771A1 (en) Chip resistor and its manufacturing method
JP3766555B2 (en) Chip resistor structure
JPH08195548A (en) Electronic component mounting method
JP3948701B2 (en) Chip resistor
JPH0536871U (en) Flexible board for circuit connection
US7629872B2 (en) Chip type component and its manufacturing process
JP3121325B2 (en) Structure of chip type resistor
JPH0465046A (en) Chip-type fuse resistor
JP2002223062A (en) Pad shape of printed wiring board
US5898563A (en) Chip composite electronic component with improved moisture resistance and method of manufacturing the same
JPS62163392A (en) Soldering of electronic parts
JP3353037B2 (en) Chip resistor
JPH0547466Y2 (en)
JP2757948B2 (en) Manufacturing method of chip-type composite electronic component
JP2914980B2 (en) Surface mounting structure of multi-terminal electronic components
JPH0435917B2 (en)
JPH04373156A (en) Printing method of cream solder
JP2917537B2 (en) Mounting method of IC package for surface mounting
JPH0727610Y2 (en) Variable resistor electrode structure
JP2000068104A (en) Structure of chip type electronic component and its manufacture
JP3204005B2 (en) Cream solder coating equipment
JPH0927666A (en) Mounting structure of chip component on wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140203

Year of fee payment: 8

EXPY Cancellation because of completion of term