JP2000173802A - Structure of chip resistor - Google Patents

Structure of chip resistor

Info

Publication number
JP2000173802A
JP2000173802A JP10341449A JP34144998A JP2000173802A JP 2000173802 A JP2000173802 A JP 2000173802A JP 10341449 A JP10341449 A JP 10341449A JP 34144998 A JP34144998 A JP 34144998A JP 2000173802 A JP2000173802 A JP 2000173802A
Authority
JP
Japan
Prior art keywords
cover coat
auxiliary electrodes
chip
electrodes
end portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10341449A
Other languages
Japanese (ja)
Other versions
JP3766555B2 (en
Inventor
Shigeru Kanbara
滋 蒲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34144998A priority Critical patent/JP3766555B2/en
Publication of JP2000173802A publication Critical patent/JP2000173802A/en
Application granted granted Critical
Publication of JP3766555B2 publication Critical patent/JP3766555B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To surely use self alignment due to surface tension of fused solder by mounting a chip resistor on the upper surface of a printed board or the like, in such a manner that both auxiliary electrodes of the chip resistor abuts against both electrode pads, and fusing solder paste. SOLUTION: In this chip resistor, one end portions 12a, 13a of a cover coat 7 side in both auxiliary electrodes 12, 13 are so stacked on the upper surface of the cover coat 7 that the one end portions 12a, 13a of both auxiliary electrodes 12, 13 protrude from the surface of the cover coat 7, or both end portions 7a, 7b of the cover coat 7 are so stacked toward the lower sides of both auxiliary electrodes 12, 13 that the one end portions 12a, 13a of the cover coat 7 side in both auxiliary electrodes 12, 13 protrude from the upper surface of the cover coat 7. Thereby the protruding end portions 12a, 13a abut against a printed board 16 in advance of the upper surface of the cover coat 7 in both auxiliary electrodes 12, 13 and it can be surely avoid that the cover coat 7 comes into contact with the printed board 16 side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チップ型に構成し
た絶縁基板の表面に、少なくとも一つの抵抗膜と、その
両端に対する端子電極と、前記抵抗膜を覆うカバーコー
トとを形成して成るチップ型の抵抗器において、その構
造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip formed by forming at least one resistive film, terminal electrodes at both ends thereof, and a cover coat covering the resistive film on the surface of an insulating substrate formed in a chip type. It relates to the structure of a type resistor.

【0002】[0002]

【従来の技術】従来におけるチップ型抵抗器は、例え
ば、特開昭60−27104号公報等に記載されている
ように、チップ型絶縁基板の表面に形成した抵抗膜を覆
うカバーコートが、前記抵抗膜の両端に対する端子電極
の表面よりも可成り突出して、カバーコートの表面と両
端子電極の表面との間の段差が可成り大きいと言う構成
であったから、このチップ型抵抗器を、プリント基板等
に対して、当該チップ型抵抗器における抵抗膜側をプリ
ント基板に向けた状態にて半田付けするとき、片側がプ
リント基板から浮き上がってしまって、確実に半田けす
ることができないことが多発するのであった。
2. Description of the Related Art A conventional chip-type resistor has a cover coat for covering a resistive film formed on the surface of a chip-type insulating substrate, as described in, for example, JP-A-60-27104. This chip type resistor was printed because it was considerably protruded from the surface of the terminal electrode with respect to both ends of the resistive film and the step between the surface of the cover coat and the surface of both terminal electrodes was considerably large. When soldering to a printed circuit board with the resistive film side of the chip-type resistor facing the printed circuit board, one side often floats from the printed circuit board, making it impossible to solder reliably. Was to do.

【0003】そこで、先行技術としての特開平4−10
2302号公報は、抵抗膜の両端に対する両端子電極の
表面に、補助電極を形成することにより、この補助電極
とカバーコートとの間における段差を無くするか、小さ
くして、前記のように片側の浮き上がり防止することを
提案している。
Therefore, Japanese Patent Application Laid-Open No. 4-10 is a prior art.
No. 2302 discloses that an auxiliary electrode is formed on the surface of both terminal electrodes with respect to both ends of a resistive film, thereby eliminating or reducing a step between the auxiliary electrode and the cover coat. It is proposed to prevent the floating of

【0004】[0004]

【発明が解決しようとする課題】しかし、この先行技術
のものは、両端子電極に対して形成した補助電極おける
表面を、カバーコートの表面を越えることがないように
構成したものであることにより、このチップ型抵抗器
を、プリント基板等に対して、当該チップ型抵抗器にお
ける抵抗膜側をプリント基板に向けた状態にして載置し
たときにおいて、カバーコートの表面がプリント基板等
に対して接触することになるから、その状態での半田付
けに際して、チップ型抵抗器を、当該チップ型抵抗器に
対する所定の半田付け箇所に、溶融半田の表面張力を利
用して自動的に位置決めすることができず、換言する
と、チップ型抵抗器をその半田付け箇所に正しく位置決
めして半田付けすることに溶融半田の表面張力によるセ
ルフアライメントを利用することができないと言う問題
があった。
However, in the prior art, the surface of the auxiliary electrode formed for both terminal electrodes is configured not to exceed the surface of the cover coat. When the chip-type resistor is placed on a printed circuit board or the like with the resistive film side of the chip-type resistor facing the printed circuit board, the surface of the cover coat is placed on the printed circuit board or the like. Because of the contact, when soldering in that state, it is possible to automatically position the chip resistor at a predetermined soldering location for the chip resistor by using the surface tension of the molten solder. In other words, self-alignment due to the surface tension of the molten solder can be used to correctly position the chip-type resistor at the soldering location and solder it. It was there is not a problem that can be.

【0005】本発明は、この問題を解消し、半田付けに
際して溶融半田の表面張力によるセルフアライメントを
確実に利用できるようにしたチップ型抵抗器を提供する
ことを技術的課題とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a chip-type resistor which solves this problem and can reliably utilize self-alignment due to the surface tension of molten solder during soldering.

【0006】[0006]

【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「チップ型絶縁基板の表面に、抵抗膜
と、その両端に対する端子電極と、前記抵抗膜を覆うカ
バーコートとを形成し、更に、前記両端子電極の表面
に、補助電極を形成して成るチップ型抵抗器において、
前記両補助電極のうち前記カバーコート側の一端部を、
カバーコートの表面に、当該両補助電極の一端部がカバ
ーコートの表面より突出するように重ねるか、或いは、
前記カバーコートの両端部を、前記両補助電極の下側
に、両補助電極のうちカバーコート側の一端部がカバー
コートの表面から突出するように重ねる。」と言う構成
にした。
In order to achieve this technical object, the present invention provides a chip type insulating substrate having a resistive film, a terminal electrode at both ends thereof, and a cover coat covering the resistive film. Forming, further, in a chip-type resistor formed by forming an auxiliary electrode on the surface of both terminal electrodes,
One end of the cover coat side of the two auxiliary electrodes,
On the surface of the cover coat, one end of the two auxiliary electrodes are overlapped so as to protrude from the surface of the cover coat, or
Both ends of the cover coat are superimposed on the lower side of the auxiliary electrodes such that one end on the cover coat side of the auxiliary electrodes protrudes from the surface of the cover coat. ".

【0007】[0007]

【発明の作用・効果】このように構成することにより、
両端子電極に対して形成した両補助電極の一端部は、カ
バーコートの表面から突出することになるから、チップ
型抵抗器を、プリント基板等に対して、当該チップ型抵
抗器における抵抗膜側をプリント基板に向けた状態にし
て載置したときにおいて、プリント基板等に対しては、
前記両補助電極のうちカバーコートの表面よりも突出す
る一端部が先に接当し、カバーコートがプリント基板側
に接触することを確実に回避でき、換言すると、カバー
コートをプリント基板等から浮き上がった状態にでき
る。
Operation and effect of the present invention
One end of both auxiliary electrodes formed with respect to both terminal electrodes will protrude from the surface of the cover coat, so that the chip resistor is connected to the printed circuit board or the like with respect to the resistive film side of the chip resistor. When facing the printed circuit board and placing it on the printed circuit board,
Of the two auxiliary electrodes, one end protruding from the surface of the cover coat comes into contact first, and it can be reliably prevented that the cover coat comes into contact with the printed circuit board side, in other words, the cover coat is lifted from the printed circuit board or the like. State.

【0008】そこで、前記プリント基板等の上面におけ
る電極パッドの上面に、半田ペーストを塗布し、次い
で、前記プリント基板等の上面に前記チップ型抵抗器
を、当該チップ型抵抗器における両補助電極が両電極パ
ッドに接当するように載置したのち前記半田ペーストを
溶融することにより、前記チップ型抵抗器は、プリント
基板等における両電極パッドに対して、溶融半田の表面
張力によるセルフアライメントにて正しい半田付けに位
置に自動的にずれ移動したのち、この正しい位置におい
て半田付けされる。
Therefore, a solder paste is applied to the upper surface of the electrode pad on the upper surface of the printed circuit board or the like, and then the chip resistor is mounted on the upper surface of the printed circuit board or the like, and both auxiliary electrodes of the chip resistor are mounted on the upper surface. By melting the solder paste after being placed so as to be in contact with both electrode pads, the chip-type resistor is self-aligned with respect to both electrode pads on a printed circuit board or the like by the surface tension of the molten solder. After being automatically shifted to the correct soldering position, the soldering is performed at the correct position.

【0009】従って、本発明によると、チップ型抵抗器
をプリント基板等に対して下向きにして半田付けする場
合に、溶融半田の表面張力によるセルフアライメントに
て所定の半田付け位置に自動的に正しく位置決めするこ
とができるから、プリント基板等に対して実装すること
に要する手数を大幅に低減できる効果を有する。特に、
請求項2に記載したように、前記カバーコートのうち前
記両補助電極が重なる部分における幅寸法を、両補助電
極が重ならない部分における幅寸法より狭くすると言う
構成にすることにより、詳しくは後述するように、チッ
プ型抵抗器をカメラによって認識することの確実性を向
上できる利点を有する。
Therefore, according to the present invention, when a chip type resistor is soldered downward to a printed circuit board or the like, the chip resistor is automatically and correctly positioned at a predetermined soldering position by self-alignment due to the surface tension of the molten solder. Since the positioning can be performed, there is an effect that the number of steps required for mounting on a printed board or the like can be greatly reduced. In particular,
As described in claim 2, by adopting a configuration in which the width of the portion of the cover coat where the two auxiliary electrodes overlap is made smaller than the width of the portion where the two auxiliary electrodes do not overlap, the details will be described later. Thus, there is an advantage that the certainty of recognizing the chip-type resistor by the camera can be improved.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を、図
1及び図2の図面について説明する。この図において、
符号1は、チップ型に構成した絶縁基板を示す。この絶
縁基板1の上面には、左右一対の上面側端子電極2,3
と、この間に繋ぐ抵抗膜4とが形成され、更に、前記絶
縁基板1の上面には、前記抵抗膜4を覆うガラスによる
アンダーコート5と、このアンダーコート5を覆うガラ
ス等によるミドルコート6と、このミドルコート6の全
体を覆う黒色ガラスによるカバーコート7とが形成され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. In this figure,
Reference numeral 1 denotes a chip-type insulating substrate. On the upper surface of the insulating substrate 1, a pair of left and right upper surface side terminal electrodes 2, 3 are provided.
And a resistance film 4 connected therebetween. Further, on the upper surface of the insulating substrate 1, an undercoat 5 made of glass covering the resistance film 4 and a middle coat 6 made of glass or the like covering the undercoat 5 are formed. And a cover coat 7 of black glass that covers the entire middle coat 6.

【0011】また、前記絶縁基板1の下面には、左右一
対の下面側電極8,9が、更にまた、前記絶縁基板1に
おける左右両端面には、絶縁基板1における前記上面側
端子電極2,3と、前記下面側電極8,9とを電気的に
接続する側面電極10,11が形成されている。前記絶
縁基板1の上面のうち前記両上面側端子電極2,3の部
分には、この両上面側端子電極2,3の各々を覆う補助
電極12,13が形成され、これら各電極の表面、つま
り、前記両補助電極12,13、前記両上面側端子電極
2,3、前記両下面側電極8,9及び前記両側面電極1
0,11の表面には、例えば、下地としてのニッケルメ
ッキ層と、半田メッキ層又は錫メッキ層とから成る金属
メッキ層14,15が形成されている。
On the lower surface of the insulating substrate 1, a pair of left and right lower surface electrodes 8 and 9 are provided, and on both left and right end surfaces of the insulating substrate 1, the upper surface terminal electrodes 2 and 9 of the insulating substrate 1 are provided. Side electrodes 10 and 11 for electrically connecting the lower electrode 3 and the lower electrodes 8 and 9 are formed. Auxiliary electrodes 12 and 13 are formed on the upper surface of the insulating substrate 1 to cover the upper electrode terminals 2 and 3, respectively. That is, the auxiliary electrodes 12 and 13, the upper surface side terminal electrodes 2 and 3, the lower surface electrodes 8 and 9, and the both side electrodes 1
On the surfaces of 0 and 11, metal plating layers 14 and 15 composed of, for example, a nickel plating layer as a base and a solder plating layer or a tin plating layer are formed.

【0012】そして、前記カバーコート7及び前記両補
助電極12,13を形成するに際しては、前記両補助電
極12,13のうち前記カバーコート7側の一端部12
a,13aを、カバーコート7の上面に、当該両補助電
極12,13の一端部12a,13aがカバーコート7
の表面より突出するように重ねるか、或いは、前記カバ
ーコート7の両端部7a,7bを、前記両補助電極1
2,13の下側に向かって、両補助電極12,13のう
ちカバーコート7側の一端部12a,13aがカバーコ
ート7の上面から突出するように重ねると言う構成にす
る。
When forming the cover coat 7 and the auxiliary electrodes 12 and 13, one end 12 of the auxiliary electrodes 12 and 13 on the cover coat 7 side is used.
a, 13a are provided on the upper surface of the cover coat 7, and one end portions 12a, 13a of the auxiliary electrodes 12, 13 are provided on the upper surface of the cover coat 7.
Or both ends 7a and 7b of the cover coat 7 may be overlapped so as to protrude from the surface of the
One end portions 12a and 13a of the two auxiliary electrodes 12 and 13 on the cover coat 7 side are overlapped so as to protrude from the upper surface of the cover coat 7 toward the lower side.

【0013】このように構成することにより、両補助電
極12,13の一端部12a,13aが、カバーコート
7の上面から突出することになるから、チップ型抵抗器
を、図3に示すように、プリント基板16に対して、当
該チップ型抵抗器における抵抗膜4側をプリント基板1
6に向けた状態にして載置したときにおいて、プリント
基板16に対しては、前記両補助電極12,13のうち
カバーコート7の上面よりも突出する一端部12a,1
3aが先に接当し、カバーコート7がプリント基板16
側に接触することを確実に回避できる。
With this configuration, the one end portions 12a and 13a of the auxiliary electrodes 12 and 13 project from the upper surface of the cover coat 7, so that the chip type resistor can be used as shown in FIG. , The printed circuit board 16 is connected to the resistive film 4 side of the chip type resistor by the printed circuit board 1.
6, when placed on the printed circuit board 16, one end portions 12 a, 1 of the auxiliary electrodes 12, 13 projecting from the upper surface of the cover coat 7.
3a contacts first, and the cover coat 7
Contact with the side can be reliably avoided.

【0014】そこで、前記プリント基板16の上面にお
ける両電極パッド16a,16bの上面に、半田ペース
トを塗布し、次いで、前記プリント基板16の上面に前
記チップ型抵抗器を、当該チップ型抵抗器における両補
助電極12,13が両電極パッド16a,16bに接当
するように載置したのち加熱して前記半田ペーストを溶
融することにより、前記チップ型抵抗器は、両電極パッ
ド16a,16bに対して、溶融半田の表面張力による
セルフアライメントにて正しい半田付けに位置に自動的
にずれ移動したのち、この正しい位置において半田付け
されることになる。
Therefore, a solder paste is applied to the upper surfaces of the two electrode pads 16a and 16b on the upper surface of the printed circuit board 16, and then the chip type resistor is mounted on the upper surface of the printed circuit board 16, By mounting the auxiliary electrodes 12 and 13 so as to be in contact with the electrode pads 16a and 16b and then heating and melting the solder paste, the chip-type resistor allows the electrode pads 16a and 16b to contact the electrode pads 16a and 16b. Then, the solder is automatically shifted to the correct soldering position by self-alignment due to the surface tension of the molten solder, and then soldering is performed at the correct position.

【0015】前記構成のチップ型抵抗器は、おおまかに
言って次の順序で製造される。すなわち、予め下面に左
右一対の下面側電極8,9を形成した絶縁基板1の上面
に、図4に示すように、左右一対の上面側端子電極2,
3と、抵抗膜4とを形成する(なお、これら両上面側端
子電極2,3及び抵抗膜4の形成に際しては、先に両上
面側端子電極2,3を形成して次いで抵抗膜4を形成し
ても良いが、先に抵抗膜4を次いで両上面側端子電極
2,3を形成しても良い)。
The chip-type resistor having the above-mentioned structure is manufactured in the following general order. That is, as shown in FIG. 4, a pair of left and right upper surface side terminal electrodes 2, 9 are formed on the upper surface of the insulating substrate 1 in which a pair of left and right lower surface side electrodes 8, 9 are previously formed on the lower surface.
3 and the resistive film 4 are formed (when these upper surface side terminal electrodes 2 and 3 and the resistive film 4 are formed, the upper surface side terminal electrodes 2 and 3 are formed first, and then the resistive film 4 is formed. Alternatively, the resistive film 4 may be formed first, and then the upper surface side terminal electrodes 2 and 3 may be formed.

【0016】次いで、図5に示すように、前記抵抗膜4
を覆うアンダーコート5を形成したのち、このアンダー
コート5及び前記抵抗膜4に、レーザ光線の照射等にて
トリミング溝17を刻設することにより、抵抗膜4の抵
抗値が所定値になるようにトリミング調節し、このトリ
ミング調整が終わると、前記アンダーコート5を覆うミ
ドルコート6を形成して、このミドルコート6にて前記
トリミング溝17を密封する。
Next, as shown in FIG.
Is formed on the undercoat 5 and the resistive film 4 by irradiating a laser beam or the like so that the resistance value of the resistive film 4 becomes a predetermined value. After the trimming adjustment is completed, a middle coat 6 that covers the undercoat 5 is formed, and the trimming groove 17 is sealed with the middle coat 6.

【0017】次いで、図6に示すように、黒色ガラスに
よるカバーコート7を、前記ミドルコート6、アンダコ
ート5及び抵抗膜4を覆うように形成したのち、図7に
示すように、両補助電極12,13を形成する。そし
て、前記絶縁基板1に対して両側面電極10,11を形
成したのち、全体をバレルメッキ処理を行うことによ
り、前記両補助電極12,13、前記両上面側端子電極
2,3、前記両下面側電極8,9及び前記両側面電極1
0,11の表面に金属メッキ層14,15を形成して、
図1及び図2に示すチップ型抵抗器にする。
Next, as shown in FIG. 6, a cover coat 7 made of black glass is formed so as to cover the middle coat 6, the undercoat 5 and the resistive film 4, and then, as shown in FIG. 12 and 13 are formed. After forming both side electrodes 10 and 11 on the insulating substrate 1, the whole is subjected to barrel plating to thereby form the auxiliary electrodes 12 and 13, the upper surface side terminal electrodes 2 and 3, and the Lower surface side electrodes 8, 9 and both side surface electrodes 1
Metal plating layers 14 and 15 are formed on the surfaces of 0 and 11
The chip resistor shown in FIGS. 1 and 2 is used.

【0018】ところで、前記カバーコート7及び両補助
電極12,13は、スクリーン印刷によって形成されて
いることにより、このカバーコート7と両補助電極1
2,13との間には、相対的な印刷ずれが存在する一
方、チップ型抵抗器をプリント基板等に自動的にマウン
トするに際して、このチップ型抵抗器のうち黒色である
カバーコート7の形状をカメラにて認識することが行わ
れる。
The cover coat 7 and the auxiliary electrodes 12 and 13 are formed by screen printing, so that the cover coat 7 and the auxiliary electrodes 1 and 13 are formed by screen printing.
While there is a relative printing misalignment between the chip resistors 2 and 13, when automatically mounting the chip resistor on a printed circuit board or the like, the shape of the black cover coat 7 of the chip resistor is used. Is recognized by the camera.

【0019】この場合において、前記カバーコート7の
全体の形状が、図10に示すように、その幅寸法を全長
にわたって同じにした矩形状であると、このカバーコー
ト7に対して、両補助電極12,13が横方向に寸法E
だけずれた場合に、図11に示すように、カバーコート
7の一部が、両補助電極12,13の両方又は一方の側
面からはみ出すことになり、チップ型抵抗器の平面視の
うち黒色のカバーコート7は、矩形に前記はみ出した部
分が付加された形状になり、完全な矩形の形状にはなら
ないことになるから、カメラによる認識に認識ミスが多
発するのである。
In this case, if the overall shape of the cover coat 7 is a rectangular shape having the same width over its entire length as shown in FIG. 12 and 13 are horizontal dimension E
In this case, as shown in FIG. 11, a part of the cover coat 7 protrudes from both or one of the side surfaces of both the auxiliary electrodes 12 and 13, so that the black color of the chip-type resistor in plan view. Since the cover coat 7 has a shape in which the protruding portion is added to the rectangle and does not have a complete rectangular shape, recognition errors frequently occur in recognition by the camera.

【0020】これに対して、本発明は、前記カバーコー
ト7を、図6及び図7に示すように、当該カバーコート
7における幅寸法を前記両補助電極12,13が重なる
部分において狭くすると言うように、矩形における四つ
の隅部を斜めに切欠いた形状にした。このように形成す
ることにより、このカバーコート7に対して、両補助電
極12,13が、図8に示すように、横方向に寸法Eだ
けずれた場合に、前記カバーコート7の一部が、両補助
電極12,13の両方又は一方の側面からはみ出すこと
を回避できて、チップ型抵抗器の平面視のうち黒色のカ
バーコート7は略完全な矩形に維持できるから、カメラ
による認識に認識ミスが発生することを確実に低減でき
るのである。
On the other hand, according to the present invention, as shown in FIGS. 6 and 7, the width of the cover coat 7 is reduced at a portion where the auxiliary electrodes 12 and 13 overlap each other, as shown in FIGS. As described above, the four corners of the rectangle were cut off obliquely. By forming in this manner, when the auxiliary electrodes 12 and 13 are shifted from the cover coat 7 by the dimension E in the horizontal direction as shown in FIG. Since it is possible to prevent the auxiliary electrodes 12 and 13 from protruding from both or one of the side surfaces, the black cover coat 7 can be maintained in a substantially perfect rectangle in a plan view of the chip type resistor. The occurrence of mistakes can be reliably reduced.

【0021】また、前記カバーコート7における幅寸法
を前記両補助電極12,13が重なる部分において狭く
することは、カバーコート7を、矩形における四つの隅
部を斜めに切欠いた形状にすることに限らず、図9に示
すように、矩形における四つの隅部を直角に切欠いた形
状にしても良いのである。
The narrowing of the width dimension of the cover coat 7 at the portion where the two auxiliary electrodes 12 and 13 overlap is achieved by forming the cover coat 7 into a shape in which four corners of a rectangle are cut off obliquely. The present invention is not limited to this. As shown in FIG. 9, four corners of a rectangle may be cut out at right angles.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態によるチップ型抵抗器の縦
断正面図である。
FIG. 1 is a vertical sectional front view of a chip resistor according to an embodiment of the present invention.

【図2】図1の平面図である。FIG. 2 is a plan view of FIG.

【図3】前記チップ型抵抗器をプリント基板に半田付け
した状態を示す縦断正面図である。
FIG. 3 is a vertical sectional front view showing a state where the chip resistor is soldered to a printed circuit board.

【図4】前記チップ型抵抗器において抵抗膜と両端子電
極とを形成した状態を示す平面図である。
FIG. 4 is a plan view showing a state in which a resistive film and both terminal electrodes are formed in the chip-type resistor.

【図5】前記チップ型抵抗器においてアンダーコートを
形成した状態を示す平面図である。
FIG. 5 is a plan view showing a state where an undercoat is formed on the chip-type resistor.

【図6】前記チップ型抵抗器においてカバーコートを形
成した状態を示す平面図である。
FIG. 6 is a plan view showing a state where a cover coat is formed on the chip-type resistor.

【図7】前記チップ型抵抗器において両補助電極を形成
した状態を示す平面図である。
FIG. 7 is a plan view showing a state where both auxiliary electrodes are formed in the chip-type resistor.

【図8】前記チップ型抵抗器においてカバーコートと両
補助電極との間の印刷ずれを示す平面図である。
FIG. 8 is a plan view showing a printing shift between a cover coat and both auxiliary electrodes in the chip resistor.

【図9】本発明におけるカバーコートの変形例を示す平
面図である。
FIG. 9 is a plan view showing a modified example of the cover coat according to the present invention.

【図10】本発明に至る以前のカバーコートの形状を示
す平面図である。
FIG. 10 is a plan view showing a shape of a cover coat before reaching the present invention.

【図11】前記図10においてカバーコートと両補助電
極との間の印刷ずれを示す平面図である。
FIG. 11 is a plan view showing a printing shift between the cover coat and both auxiliary electrodes in FIG. 10;

【符号の説明】[Explanation of symbols]

1 絶縁基板 2,3 上面側の端子電極 4 抵抗膜 5 アンダーコート 6 ミドルコート 7 カバーコート 8,9 下面側の端子電極 10,11 側面電極 12,13 補助電極 14,15 金属メッキ層 16 プリント基板 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2, 3 Upper surface side terminal electrode 4 Resistive film 5 Undercoat 6 Middle coat 7 Cover coat 8, 9 Lower side terminal electrode 10, 11 Side surface electrode 12, 13 Auxiliary electrode 14, 15 Metal plating layer 16 Printed circuit board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】チップ型絶縁基板の表面に、抵抗膜と、そ
の両端に対する端子電極と、前記抵抗膜を覆うカバーコ
ートとを形成し、更に、前記両端子電極の表面に、補助
電極を形成して成るチップ型抵抗器において、 前記両補助電極のうち前記カバーコート側の一端部を、
カバーコートの表面に、当該両補助電極の一端部がカバ
ーコートの表面より突出するように重ねるか、或いは、
前記カバーコートの両端部を、前記両補助電極の下側
に、両補助電極のうちカバーコート側の一端部がカバー
コートの表面から突出するように重ねたことを特徴とす
るチップ型抵抗器の構造。
1. A resistive film, terminal electrodes for both ends thereof, and a cover coat covering the resistive film are formed on the surface of the chip-type insulating substrate, and auxiliary electrodes are formed on the surfaces of the two terminal electrodes. In the chip type resistor, the one end on the cover coat side of the two auxiliary electrodes,
On the surface of the cover coat, one end of the two auxiliary electrodes are overlapped so as to protrude from the surface of the cover coat, or
A chip-type resistor, wherein both end portions of the cover coat are overlapped under the two auxiliary electrodes so that one end of the cover coat side of the two auxiliary electrodes protrudes from the surface of the cover coat. Construction.
【請求項2】前記カバーコートのうち前記両補助電極が
重なる部分における幅寸法を、両補助電極が重ならない
部分における幅寸法より狭くすることを特徴とする請求
項1に記載したチップ型抵抗器の構造。
2. The chip type resistor according to claim 1, wherein a width dimension of a portion where the two auxiliary electrodes overlap in the cover coat is smaller than a width dimension of a portion where the two auxiliary electrodes do not overlap. Structure.
JP34144998A 1998-12-01 1998-12-01 Chip resistor structure Expired - Lifetime JP3766555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34144998A JP3766555B2 (en) 1998-12-01 1998-12-01 Chip resistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34144998A JP3766555B2 (en) 1998-12-01 1998-12-01 Chip resistor structure

Publications (2)

Publication Number Publication Date
JP2000173802A true JP2000173802A (en) 2000-06-23
JP3766555B2 JP3766555B2 (en) 2006-04-12

Family

ID=18346170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34144998A Expired - Lifetime JP3766555B2 (en) 1998-12-01 1998-12-01 Chip resistor structure

Country Status (1)

Country Link
JP (1) JP3766555B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856234B2 (en) * 2003-02-25 2005-02-15 Rohm Co., Ltd. Chip resistor
WO2006093107A1 (en) * 2005-03-02 2006-09-08 Rohm Co., Ltd. Chip resistor and manufacturing method thereof
US8284016B2 (en) 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
CN109148065A (en) * 2018-08-21 2019-01-04 广东风华高新科技股份有限公司 A kind of sulfuration resistant chip resistor and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856234B2 (en) * 2003-02-25 2005-02-15 Rohm Co., Ltd. Chip resistor
WO2006093107A1 (en) * 2005-03-02 2006-09-08 Rohm Co., Ltd. Chip resistor and manufacturing method thereof
US7786842B2 (en) 2005-03-02 2010-08-31 Rohm Co., Ltd. Chip resistor and manufacturing method thereof
US8284016B2 (en) 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
CN109148065A (en) * 2018-08-21 2019-01-04 广东风华高新科技股份有限公司 A kind of sulfuration resistant chip resistor and its manufacturing method
CN109148065B (en) * 2018-08-21 2020-02-18 广东风华高新科技股份有限公司 Anti-sulfuration chip resistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP3766555B2 (en) 2006-04-12

Similar Documents

Publication Publication Date Title
US7098768B2 (en) Chip resistor and method for making the same
US7089652B2 (en) Method of manufacturing flip chip resistor
KR20050099523A (en) Protection element
WO2006093107A1 (en) Chip resistor and manufacturing method thereof
US6856234B2 (en) Chip resistor
JP2000285777A (en) Protective element
JP2002134892A (en) Electronic component mounting method
JP2004253467A (en) Chip resistor
WO2007020802A1 (en) Chip resistor
JP2000173802A (en) Structure of chip resistor
JPH08195548A (en) Electronic component mounting method
JP3948701B2 (en) Chip resistor
JPH1050928A (en) Semiconductor device and manufacture thereof
US7629872B2 (en) Chip type component and its manufacturing process
JPH0465046A (en) Chip-type fuse resistor
JP3121325B2 (en) Structure of chip type resistor
JPH1092601A (en) Terminal electrode for surface mount electronic parts and its manufacture
JPH06188536A (en) Hybrid integrated circuit device
JP3353037B2 (en) Chip resistor
JP2595516Y2 (en) Land for soldering
JPS62163392A (en) Soldering of electronic parts
JP2002374060A (en) Electronic circuit board
JPH05226107A (en) Chip resistor
JP2000276987A (en) Protective element
JP2000068104A (en) Structure of chip type electronic component and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140203

Year of fee payment: 8

EXPY Cancellation because of completion of term