JP3765968B2 - Method for forming electrode structure and method for manufacturing semiconductor device - Google Patents

Method for forming electrode structure and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP3765968B2
JP3765968B2 JP2000206215A JP2000206215A JP3765968B2 JP 3765968 B2 JP3765968 B2 JP 3765968B2 JP 2000206215 A JP2000206215 A JP 2000206215A JP 2000206215 A JP2000206215 A JP 2000206215A JP 3765968 B2 JP3765968 B2 JP 3765968B2
Authority
JP
Japan
Prior art keywords
film
tungsten
metal
target
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000206215A
Other languages
Japanese (ja)
Other versions
JP2002026316A (en
Inventor
道一 松元
直久 仙石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000206215A priority Critical patent/JP3765968B2/en
Publication of JP2002026316A publication Critical patent/JP2002026316A/en
Application granted granted Critical
Publication of JP3765968B2 publication Critical patent/JP3765968B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、ポリシリコン又はアモルファスシリコンからなる下層膜と、高融点金属からなる上層膜とを有する電極構造体の製造方法、及び該電極構造体からなるゲート電極を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来のMOSトランジスタにおいては、ゲート電極はポリシリコン膜により形成されていたが、LSIの微細化及び高速化の進展に伴って、MOSトランジスタのゲート電極の低抵抗化の要求が大きくなってきた。
【0003】
そこで、ゲート電極の低抵抗化を図るべく、ゲート電極として、下層のポリシリコン膜と上層の高融点金属膜との積層膜からなるポリメタルゲート電極を用いる技術が提案されていると共に、上層の高融点金属膜としてはタングステン膜が提案されている。上層の高融点金属膜としてタングステン膜を用いると、ゲート電極の抵抗値を小さくすることができる。
【0004】
ところで、ポリシリコン膜とタングステン膜との間には、ポリシリコン膜中に導入された不純物(例えば、B、P、As)のタングステン膜への拡散を防止するために、窒化タングステン(WNx )又は窒化チタン(TiN)からなるバリア膜が必要になる(例えば、特開平11−261059号公報又は特開平7−235542号公報を参照)。
【0005】
図7(a)は、従来の電極構造体の断面構造を示している。図7(a)に示すように、半導体基板1の上にゲート絶縁膜2を介してゲート電極が形成されており、該ゲート電極は、下側から順次形成された、ポリシリコン膜3、窒化タングステン(WNx )膜4及びタングステン(W)膜5により構成されている。
【0006】
以下、従来の電極構造体の形成方法について、図8(a)〜(c)を参照しながら説明する。
【0007】
まず、図8(a)に示すように、半導体基板1の上にはゲート絶縁膜2を介してポリシリコン膜3が形成されており、該ポリシリコン膜3には、p型ゲート電極を形成する場合にはボロン等のp型不純物がドーピングされていると共に、n型ゲート電極を形成する場合にはリン等のn型不純物がドーピングされている。ポリシリコン膜3の上に窒化タングステン膜4を堆積するため、半導体基板1を、タングステンを主成分とするタングステンターゲット7が配置されたチャンバー内に搬入した後、該チャンバー内にアルゴンガスと窒素ガスとの混合ガスを導入すると共に該チャンバー内において放電を起こさせる。
【0008】
このようにすると、アルゴンガス及び窒素ガスからなるプラズマが発生し、プラズマ中のアルゴンイオンのスパッタリングにより、タングステンターゲット7からタングステンが弾き飛ばされ、弾き飛ばされたタングステンと窒素とが反応するので、図8(b)に示すように、ポリシリコン膜3の上に窒化タングステン膜4が形成されると共に、タングステンターゲット7の表面にも窒化タングステン膜8が形成される。
【0009】
次に、図8(c)に示すように、窒素ガスの導入を停止してアルゴンガスのみをチャンバー内に導入すると共に、チャンバー内において放電を起こさせる。このようにすると、アルゴンガスからなるプラズマが発生し、プラズマ中のアルゴンイオンのスパッタリングによりタングステンターゲット9からタングステンが弾き飛ばされ、弾き飛ばされたタングステンが窒化タングステン膜4の上に堆積されるので、窒化タングステン膜4の上にタングステン膜5が形成される。
【0010】
次に、半導体基板1に、MOSトランジスタのソース又はドレインとなる不純物層を形成した後、該不純物層を活性化するために例えば750℃以上の熱処理を施すと、図7(b)に示すように、窒化タングステン4を構成する窒素が蒸発して窒化タングステン膜4がタングステン膜5に変化すると共に、ポリシリコン膜3とタングステン膜5との間にバリア膜6が形成される。
【0011】
【発明が解決しようとする課題】
ところで、ポリシリコン膜3とタングステン膜5との間に形成されるバリア膜6は、窒化タングステン膜4の窒素とポリシリコン膜3のシリコンとが反応して形成される窒化シリコン(SiN)膜、又は窒化タングステン膜4とポリシリコン膜3とが反応して形成される窒化タングステンシリサイド(WSiN)膜からなる。形成される窒化シリコン膜の抵抗値及び窒化タングステンシリサイド膜の抵抗値はいずれも極めて大きいため、バリア膜6の抵抗値も大きくなり、これによって、ポリシリコン膜3とタングステン膜5との間の界面抵抗が高くなってしまうという問題がある。
【0012】
ポリシリコン膜3とタングステン膜5との間の界面抵抗が高くなるとMOSトランジスタの動作速度は遅くなる。すなわち、ゲート電極がAC(交流)動作をする場合、ゲート絶縁膜に発生する分布容量に対して充放電が繰り返し行なわれるため、分布界面抵抗に電流が流れるので、分布界面抵抗の影響が現われ、これによって、MOSトランジスタの動作速度は遅くなるのである。
【0013】
MOSトランジスタの動作速度が遅くなると、LSIの動作速度が遅くなって信号遅延時間が増加するという問題がある。LSIの動作速度が重要視される現在においては、MOSトランジスタの動作速度は、数%程度劣化するだけでも大きな問題となる。
【0014】
尚、MOSトランジスタの遅延時間に影響を及ぼさない程度にまで界面抵抗を低くするためには、界面抵抗値としては300Ωμm2 以下の値が必要となる。
【0015】
前記に鑑み、本発明は、ポリシリコン膜と高融点金属膜との間の界面抵抗を低くすることを目的とする。
【0016】
【課題を解決するための手段】
本件発明者らは、従来の方法によるとポリシリコン膜と高融点金属膜との間の界面抵抗が高くなるのはバリア膜の厚さが大きいためであり、そして、バリア膜の厚さが大きくなるのは、窒化タングステン膜の厚さが大きいためと、窒化タングステン膜に含まれる窒素の量が多いためであると考えた。つまり、窒化タングステン膜の厚さが大きい場合又は窒化タングステン膜に含まれる窒素の量が多い場合には、窒化タングステン膜とポリシリコン膜とが反応して形成される、窒化シリコン膜又は窒化タングステンシリサイド膜の厚さが大きくなるため、バリア膜の抵抗値が大きくなり、これによって、ポリシリコン膜とタングステン膜との間の界面抵抗が高くなるのであると考えた。
【0017】
また、従来の方法によると、ポリシリコン膜の上に膜厚の小さい窒化タングステン膜を制御性良く堆積することは困難であることにも気がついた。その理由は、タングステン膜を堆積する工程の初期段階においては、その前に行なわれる窒化タングステン膜を堆積する工程においてタングステンターゲットの表面に窒化タングステン膜が形成されているため、アルゴンガスのみを導入しても、既に堆積されている窒化タングステン膜の上に、ターゲットの窒化タングステン膜から弾き飛ばされた窒化タングステンが堆積されてしまうからである。また、タングステン膜を堆積する工程の初期段階においては、アルゴンガスのみを導入しても、チャンバー内に窒素ガスが残留しているため、タングステン膜中に窒素が混入してしまうという問題もある。
【0018】
本発明は前記の知見に基づいて成されたものであって、具体的には以下の通りである。
【0019】
本発明に係る電極構造体の形成方法は、高融点金属を主成分とする第1のターゲットの表面に高融点金属の窒化物からなる金属窒化物膜を形成する工程と、表面に金属窒化物膜が形成されている第1のターゲットに対して、窒素ガスが実質的に含まれない第1の不活性ガスを用いる第1のスパッタリングを行なうことにより、シリコンを主成分とするシリコン含有膜の上に高融点金属の窒化物を堆積して第1の金属膜を形成する工程と、高融点金属を主成分とする第2のターゲットに対して、窒素ガスが実質的に含まれない第2の不活性ガスを用いる第2のスパッタリングを行なうことにより、第1の金属膜の上に高融点金属を堆積して第2の金属膜を形成する工程と、シリコン含有膜、第1の金属膜及び第2の金属膜からなる積層膜をパターニングして、積層膜からなる電極構造体を形成する工程とを備えている。
【0020】
本発明に係る電極構造体の形成方法によると、表面に金属窒化物膜が形成されている第1のターゲットに対して、窒素ガスが実質的に含まれない第1の不活性ガスを用いる第1のスパッタリングを行なうことにより、シリコン含有膜の上に高融点金属の窒化物からなる第1の金属膜を堆積するため、該第1の金属膜の厚さの制御が容易になると共に第1の金属膜における窒素濃度を低くすることができる。このため、第1の金属膜とシリコン含有膜とが反応して形成されるバリア膜の厚さが小さくなって該バリア膜の抵抗値が小さくなるので、シリコン含有膜と高融点金属膜との間の界面抵抗が低くなる。
【0021】
本発明に係る電極構造体の形成方法において、第1のターゲットと第2のターゲットとは同一のターゲットであると共に、第1の不活性ガスと第2の不活性ガスとは同種のガスであることが好ましい。
【0022】
このようにすると、同一のターゲットを用いてスパッタリング用のガスを切り替えるだけで、第1の金属膜及び第2の金属膜を連続的に形成することができるので、スループットが向上する。
【0023】
この場合、第1の金属膜を形成する工程と、第2の金属膜を形成する工程とは、同一のチャンバー内において行なわれることが好ましい。
【0024】
このようにすると、スループットが一層向上する。
【0025】
本発明に係る電極構造体の形成方法は、第2の金属膜を形成する工程の後に、第2のターゲットに対して、窒素ガスと第3の不活性ガスとの混合ガスを用いる第3のスパッタリングを行なうことにより、第2のターゲットの表面に高融点金属の窒化物からなる金属窒化物膜を形成する工程をさらに備え、この電極構造体よりも後に形成される他の電極構造体を形成する際に、表面に金属窒化物膜が形成されている第2のターゲットを第1のターゲットとして用いることが好ましい。
【0026】
このようにすると、第1のターゲットの表面に金属窒化物膜を形成する工程を、第2の金属膜を形成する工程に引き続いて行なうことができるので、スループットが向上する。
【0027】
本発明に係る電極構造体の形成方法は、電極構造体を形成する工程の後に、該電極構造体に対して750℃以上の温度で熱処理を施す工程をさらに備え、熱処理の後において、シリコン含有膜と第1の金属膜との間には5nm以下の厚さを持つバリア膜が形成されていることが好ましい。
【0028】
このようにすると、シリコン含有膜と高融点金属膜との間の界面抵抗を確実に低くすることができる。
【0029】
本発明に係る電極構造体の形成方法において、高融点金属はタングステンであることが好ましい。
【0030】
本発明に係る半導体装置の製造方法は、高融点金属を主成分とする第1のターゲットの表面に高融点金属の窒化物からなる金属窒化物膜を形成する工程と、表面に金属窒化物膜が形成されている第1のターゲットに対して、窒素ガスが実質的に含まれない第1の不活性ガスを用いる第1のスパッタリングを行なうことにより、半導体領域の上に堆積されているポリシリコン膜の上に高融点金属の窒化物を堆積して第1の金属膜を形成する工程と、高融点金属を主成分とする第2のターゲットに対して、窒素ガスが実質的に含まれない第2の不活性ガスを用いる第2のスパッタリングを行なうことにより、第1の金属膜の上に高融点金属を堆積して第2の金属膜を形成する工程と、ポリシリコン膜、第1の金属膜及び第2の金属膜からなる積層膜をパターニングして、積層膜からなるゲート電極を形成する工程と、ゲート電極をマスクとして不純物をイオン注入してソース又はドレインとなる不純物層を形成する工程と、750℃以上の温度の熱処理を施して、不純物層を活性化する工程とを備え、熱処理の後において、ポリシリコン膜と第1の金属膜との間には5nm以下の厚さを持つバリア膜が形成されている。
【0031】
本発明に係る半導体装置の製造方法によると、本発明に係る電極構造体の形成方法を用いて半導体装置を製造するため、ソース又はドレインとなる不純物層を活性化するために750℃以上の温度の熱処理を施しても、ゲート電極におけるポリシリコン膜と高融点金属膜との間の界面抵抗を低くすることができる。
【0032】
本発明に係る半導体装置の製造方法において、高融点金属はタングステンであることが好ましい。
【0033】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る電極構造体の形成方法として、ゲート電極の形成方法について、図1(a)〜(c)、図2(a)〜(c)及び図3を参照しながら説明する。
【0034】
まず、図1(a)に示すように、シリコン基板10の上にシリコン酸化膜からなるゲート絶縁膜11を形成した後、該ゲート絶縁膜11の上に、減圧CVD法によりアモルファスシリコン膜を堆積する。
【0035】
次に、アモルファスシリコン膜におけるn型ゲート電極形成領域にリン(P)イオンを10KeVの注入エネルギー及び6×1015cm-2のドーズ量でドーピングすると共に、アモルファスシリコン膜におけるp型ゲート電極形成領域にボロン(B)イオンを5KeVの注入エネルギー及び5×1015cm-2のドーズ量でドーピングする。次に、リンイオン又はボロンイオンがドーピングされたアモルファスシリコン膜に対して750℃の温度下で30秒間の熱処理を施すことにより、アモルファスシリコン膜を結晶化してn型又はp型のポリシリコン膜12を形成した後、ポリシリコン膜12の表面に形成されているシリコン酸化膜をフッ酸系の洗浄液を用いて除去する。
【0036】
次に、準備工程として、図3に示すように、タングステンを主成分とするタングステンターゲットが配置されているチャンバー内にアルゴンガスと窒素ガスとの混合ガスを導入すると共にチャンバー内に放電を起こさせて、タングステンターゲットの表面に窒化タングステン膜を形成する。
【0037】
次に、ウエハ入れ替え工程として、準備工程で用いた半導体基板(ウエハ)を搬出した後、図1(b)に示すように、ポリシリコン膜12が形成されている半導体基板10を、表面に窒化タングステン膜13aが形成されているタングステンターゲット13が配置されたチャンバーA内に搬入する。
【0038】
次に、図3に示すように、該チャンバーA内にアルゴンガスを導入すると共に該チャンバーA内において放電を起こさせる。このようにすると、アルゴンガスからなるプラズマが発生し、プラズマ中のアルゴンイオンがタングステンターゲット13の窒化タングステン膜13aをスパッタリングするので、図1(b)に示すように、ポリシリコン膜12の表面には、第1の金属膜としての第1の窒化タングステン膜14が堆積される。尚、この工程において、タングステンターゲット13の表面に形成されている窒化タングステン膜13aは消滅する。その後、チャンバーA内へのアルゴンガスの導入及びチャンバー内での放電を継続すると、プラズマ中のアルゴンイオンがタングステンターゲット13をスパッタリングするので、図1(c)に示すように、第1の窒化タングステン膜14の上には、第2の金属膜としてのタングステン膜15が堆積される。
【0039】
次に、図3に示すように、放電をいったん停止した後、チャンバーA内にアルゴンガスと窒素ガスとの混合ガスを導入し、その後、再び放電を起こさせると、図2(a)に示すように、タングステン膜15の上に第2の窒化タングステン膜16が形成されると共に、タングステンターゲット13の表面にも窒化タングステン膜13aが形成される。
【0040】
以上説明したポリシリコン膜12、第1のタングステン膜14、タングステン膜15及び第2の窒化タングステン膜16によって、電極構造体としてのゲート電極が構成されている。ゲート電極の高さが大き過ぎないようにするため、第1のタングステンチタン膜14、タングステン膜15及び第2の窒化タングステン膜16からなる積層膜の厚さとしては40nm〜100nmの範囲内が好ましい。このようにするためには、一例として、第1のタングステンチタン膜14の厚さを3nm、タングステン膜15の厚さを50nm、第2の窒化タングステン膜16の厚さを5nmに設定すると良い。
【0041】
尚、第2の窒化タングステン膜16を形成する工程においてタングステンターゲット13の表面に形成された窒化タングステン膜13aを、ポリシリコン膜12の上に第1の窒化タングステン膜14を堆積する工程に用いることができる。つまり、第2の窒化タングステン膜16の形成工程と前述した準備工程とを同じ工程で行なうことができる。このようにするとスループットが向上する。
【0042】
次に、図示は省略しているが、半導体基板10に対してゲート電極をマスクとして不純物をドーピングして、ソース又はドレインとなる不純物層を形成した後、不純物を活性化するために例えば750℃以上の熱処理を施す。
【0043】
このようにすると、第1の窒化タングステン膜14の窒素はタングステン膜15に拡散すると共に第2の窒化タングステン膜16の窒素は蒸発するため、図2(b)に示すように、全体として1つのタングステン膜17が形成される。また、第1の窒化タングステン膜14とポリシリコン膜12とが反応して、タングステン膜17とポリシリコン膜12との間に、窒化シリコン膜又は窒化タングステンシリサイド膜からなるバリア膜18が形成される。
【0044】
第1の実施形態によると、表面に窒化タングステン膜13aが形成されたタングステンターゲット13を用いると共に、チャンバーA内に窒素ガスを導入することなくアルゴンガスのみを導入して、第1の窒化タングステン膜14を形成するので、第1の窒化タングステン膜14の膜厚の制御が容易になると共に第1の窒化タングステン膜14に含まれる窒素の量を低減することができる。このため、第1の窒化タングステン膜14とポリシリコン膜12とが反応して形成される、窒化シリコン膜又は窒化タングステンシリサイド膜からなるバリア膜18の厚さが小さくなるので、バリア膜18の抵抗値が小さくなり、これによって、ポリシリコン膜12とタングステン膜17との間の界面抵抗が低くなる。
【0045】
前述したように、MOSトランジスタの遅延時間に影響を及ぼさない程度にまで、ポリシリコン膜12と高融点金属膜18との間の界面抵抗を低くするためには、界面抵抗としては300Ωμm2 以下の値が必要になるが、第1の実施形態において、バリア膜18の厚さを5nm以下に制御すると、750℃以上の熱処理、例えば950℃の温度下で30秒間の熱処理を施しても、ポリシリコン膜12と高融点金属膜18との界面抵抗を100Ωμm2 程度に抑制することができる。
【0046】
また、第1の実施形態によると、ポリシリコン膜12とタングステン膜17との間にはタングステンシリサイド膜が形成されないので、タングステン膜17が膜剥がれする事態を防止することができる。
【0047】
図4は、第1の実施形態に係る電極構造体の形成方法を評価するために行なった実験結果であって、下層の窒化タングステン膜と上層のタングステン膜からなる積層膜中のN(窒素)のSIMS分析結果を示している。
【0048】
図4において、実施形態とは、ポリシリコン膜の上に前述の方法により形成された第1の窒化タングステン膜(厚さ=5nm)14とタングステン膜(厚さ=40nm)15との積層膜を有する場合を示している。尚、SIMS分析を正確に行なうため、タングステン膜15の上には第2の窒化タングステン膜16を堆積しなかった。比較例1及び比較例2は、前述の従来例に相当し、ポリシリコン膜の上に窒化タングステン膜(厚さ=5nm)4とタングステン膜(厚さ=40nm)5との積層膜を有する場合を示しており、比較例1は窒化タングステン膜4とタングステン膜5とを同じチャンバー内で堆積した場合であり、比較例2は窒化タングステン膜4とタングステン膜5とを異なるチャンバー内で堆積した場合である。比較例3は、ポリシリコン膜の上に窒化タングステン膜を介在させることなくタングステン膜(厚さ=45nm)を堆積した場合を示している。
【0049】
図4から以下のことが分かる。すなわち、比較例1においては、タングステン膜中に多量の窒素が混入している。比較例2においては、比較例1に比べて、タングステン膜中の窒素濃度の分布が急峻になり且つ窒素濃度が低くなると共に、窒化タングステン膜の厚さ及び窒素濃度を良好に制御することができる。ところが、前述したように、比較例2の方法は、窒化タングステンを堆積するためのチャンバーとタングステン膜を堆積するためのチャンバーとからなる2つのチャンバーが必要になるという問題がある。
【0050】
これに対して、本実施形態では、第1の窒化タングステン14とタングステン膜15とを1つのチャンバーで堆積することができる。また、第1の窒化タングステン膜14を堆積する工程は、表面に窒化タングステン膜13aが形成されたタングステン膜13を用いると共にチャンバーA内にアルゴンガスのみを導入して行なうため、第1の窒化タングステン膜14の膜厚は窒化タングステン膜13aの厚さに基づいて自己整合的に決まると共に、第1の窒化タングステン膜14中の窒素濃度は、比較例1、2に比べて低くなっている。
【0051】
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置の製造方法について、図5(a)、(b)及び図6(a)、(b)を参照しながら説明する。
【0052】
まず、図5(a)に示すように、例えばシリコン基板からなる半導体基板20の上に、ゲート絶縁膜となるシリコン酸化膜21を形成した後、該シリコン酸化膜21の上にポリシリコン膜22を堆積する。
【0053】
次に、第1の実施形態と同様の方法で、ポリシリコン膜22の上に、第1の窒化タングステン膜24、タングステン膜25及び第2の窒化タングステン膜26を順次堆積して、第1の窒化タングステン膜24、タングステン膜25及び第2の窒化タングステン膜26からなる積層膜を形成し、その後、該積層膜の上に、窒化シリコン膜からなるゲート電極を形成するためのハードマスク27を形成する。
【0054】
次に、図5(b)に示すように、積層膜に対してハードマスク27を用いてエッチングを行なって積層膜からなるゲート電極を形成する。次に、半導体基板20にゲート電極をマスクとして不純物をドーピングして低濃度不純物層28を形成した後、半導体基板20の上に全面に亘ってシリコン窒化膜を堆積し、その後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図6(a)に示すように、ゲート電極の壁面にサイドウォール29を形成する。次に、半導体基板20にゲート電極及びサイドウォール29をマスクとして不純物をドーピングして高濃度不純物層30を形成する。
【0055】
次に、半導体基板20に対して、750℃以上の温度例えば975℃の温度下で30秒の熱処理を施して、低濃度不純物層28及び高濃度不純物層30を活性化する。このようにすると、第1の窒化タングステン膜24及び第2の窒化タングステン膜26の窒素がタングステン膜25に拡散するので、全体として1つのタングステン膜31が形成されると共に、第1の窒化タングステン膜24とポリシリコン膜22とが反応して、タングステン膜31とポリシリコン膜22との間に、窒化シリコン膜又は窒化タングステンシリサイド膜からなるバリア膜32が形成される。
【0056】
第2の実施形態によると、750℃以上の熱処理の後にポリシリコン膜22とタングステン膜31との間に形成されるバリア膜32の厚さを抑制できるため、ポリシリコン膜22とタングステン膜31との間の界面抵抗を低くできるので、MOSトランジスタの動作速度の低下を防止することができる。また、タングステンシリサイド層が形成されることに起因してタングステン膜31が膜剥がれする事態も防止できる。
【0057】
尚、第1及び第2の実施形態においては、高融点金属膜として、タングステン膜を用いたが、これに代えて、モリブデン(Mo)膜等を用いてもよい。
【0058】
また、半導体基板としては、シリコン基板に代えてSOI基板を用いてもよい。
【0059】
【発明の効果】
本発明に係る電極構造体の形成方法によると、電極構造体におけるシリコン含有膜と第2の金属膜(高融点金属膜)との間に形成される第1の金属膜の膜厚を薄く制御できると共に、第1の金属膜の窒素濃度を低くできるので、シリコン含有膜と高融点金属膜との間の界面抵抗を低くすることができる。
【0060】
また、本発明に係る半導体装置の製造方法によると、ソース又はドレインとなる不純物層を活性化するために750℃以上の熱処理を施しても、ゲート電極におけるポリシリコン膜と高融点金属膜との間の界面抵抗を低くすることができる。従って、MOSトランジスタの遅延時間を低減して、MOSトランジスタの動作速度の向上を図ることができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、第1の実施形態に係る電極構造体の形成方法の各工程を示す断面図である。
【図2】(a)〜(c)は、第1の実施形態に係る電極構造体の形成方法の各工程を示す断面図である。
【図3】第1の実施形態において、チャンバー内に導入するガスの種類と放電との関係を示すシーケンス図である。
【図4】第1の実施形態に係る電極構造体の形成方法を評価するために行なった実験結果であって、下層の窒化タングステン膜と上層のタングステン膜からなる積層膜中のN(窒素)のSIMS分析結果を示す図である。
【図5】(a)、(b)は第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図6】(a)、(b)は第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図7】(a)は従来例に係る電極構造体の断面図であり、(b)は従来例に係る電極構造体に対して750℃以上の熱処理を施したときの断面図である。
【図8】(a)〜(c)は従来例に係る電極構造体の形成方法の各工程を示す断面図である。
【図9】従来例において、チャンバー内に導入するガスの種類と放電との関係を示すシーケンス図である。
【符号の説明】
A チャンバー
10 半導体基板
11 ゲート絶縁膜
12 ポリシリコン膜
13 タングステンターゲット
13a 窒化タングステン膜
14 第1の窒化タングステン膜
15 タングステン膜
16 第2の窒化タングステン膜
17 タングステン膜
18 バリア膜
20 半導体基板
21 ゲート絶縁膜
22 ポリシリコン膜
24 第1の窒化タングステン膜
25 タングステン膜
26 第2の窒化タングステン膜
27 ハードマスク
28 低濃度不純物層
29 サイドウォール
30 高濃度不純物層
31 タングステン膜
32 バリア膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an electrode structure having a lower layer film made of polysilicon or amorphous silicon and an upper layer film made of a refractory metal, and a method for manufacturing a semiconductor device having a gate electrode made of the electrode structure.
[0002]
[Prior art]
In the conventional MOS transistor, the gate electrode is formed of a polysilicon film. However, with the progress of miniaturization and high speed of LSI, the demand for lower resistance of the gate electrode of the MOS transistor has been increased.
[0003]
Therefore, in order to reduce the resistance of the gate electrode, a technique using a polymetal gate electrode composed of a laminated film of a lower polysilicon film and an upper refractory metal film has been proposed as the gate electrode, A tungsten film has been proposed as the refractory metal film. When a tungsten film is used as the upper refractory metal film, the resistance value of the gate electrode can be reduced.
[0004]
By the way, between the polysilicon film and the tungsten film, tungsten nitride (WN) is used to prevent diffusion of impurities (for example, B, P, As) introduced into the polysilicon film into the tungsten film. x ) Or a titanium nitride (TiN) barrier film is required (see, for example, Japanese Patent Application Laid-Open No. 11-261559 or Japanese Patent Application Laid-Open No. 7-235542).
[0005]
FIG. 7A shows a cross-sectional structure of a conventional electrode structure. As shown in FIG. 7A, a gate electrode is formed on a semiconductor substrate 1 with a gate insulating film 2 interposed therebetween, and the gate electrode is formed in order from the lower side, a polysilicon film 3, a nitride film Tungsten (WN x ) Film 4 and tungsten (W) film 5.
[0006]
Hereinafter, a conventional method for forming an electrode structure will be described with reference to FIGS.
[0007]
First, as shown in FIG. 8A, a polysilicon film 3 is formed on a semiconductor substrate 1 via a gate insulating film 2, and a p-type gate electrode is formed on the polysilicon film 3. When p-type impurities such as boron are doped, n-type impurities such as phosphorus are doped when forming an n-type gate electrode. In order to deposit the tungsten nitride film 4 on the polysilicon film 3, the semiconductor substrate 1 is carried into a chamber in which a tungsten target 7 containing tungsten as a main component is disposed, and then argon gas and nitrogen gas are introduced into the chamber. And a gas discharge are caused in the chamber.
[0008]
In this case, a plasma composed of argon gas and nitrogen gas is generated, and tungsten is blown off from the tungsten target 7 by sputtering of argon ions in the plasma, and the blown tungsten and nitrogen react with each other. As shown in FIG. 8B, a tungsten nitride film 4 is formed on the polysilicon film 3 and a tungsten nitride film 8 is also formed on the surface of the tungsten target 7.
[0009]
Next, as shown in FIG. 8C, the introduction of the nitrogen gas is stopped and only the argon gas is introduced into the chamber, and a discharge is caused in the chamber. In this way, a plasma composed of argon gas is generated, and tungsten is blown off from the tungsten target 9 by sputtering of argon ions in the plasma, and the blown tungsten is deposited on the tungsten nitride film 4. A tungsten film 5 is formed on the tungsten nitride film 4.
[0010]
Next, after forming an impurity layer to be the source or drain of the MOS transistor on the semiconductor substrate 1, a heat treatment of, for example, 750 ° C. or higher is performed to activate the impurity layer, as shown in FIG. 7B. In addition, the nitrogen constituting the tungsten nitride 4 evaporates to change the tungsten nitride film 4 into a tungsten film 5, and a barrier film 6 is formed between the polysilicon film 3 and the tungsten film 5.
[0011]
[Problems to be solved by the invention]
By the way, the barrier film 6 formed between the polysilicon film 3 and the tungsten film 5 is a silicon nitride (SiN) film formed by reacting nitrogen of the tungsten nitride film 4 and silicon of the polysilicon film 3; Alternatively, it is made of a tungsten nitride silicide (WSiN) film formed by the reaction between the tungsten nitride film 4 and the polysilicon film 3. Since both the resistance value of the formed silicon nitride film and the resistance value of the tungsten nitride silicide film are extremely large, the resistance value of the barrier film 6 is also increased, whereby the interface between the polysilicon film 3 and the tungsten film 5 is increased. There is a problem that the resistance becomes high.
[0012]
When the interface resistance between the polysilicon film 3 and the tungsten film 5 increases, the operating speed of the MOS transistor decreases. That is, when the gate electrode performs an AC (alternating current) operation, charging / discharging is repeatedly performed on the distributed capacitance generated in the gate insulating film, so that a current flows through the distributed interface resistance, and the influence of the distributed interface resistance appears. This slows down the operating speed of the MOS transistor.
[0013]
When the operating speed of the MOS transistor is slow, there is a problem that the operating speed of the LSI is slowed and the signal delay time is increased. At the present time when the operation speed of LSI is regarded as important, the operation speed of MOS transistors becomes a big problem even if it degrades by several percent.
[0014]
In order to reduce the interface resistance to such an extent that the delay time of the MOS transistor is not affected, the interface resistance value is 300 Ωμm. 2 The following values are required:
[0015]
In view of the above, an object of the present invention is to reduce the interface resistance between a polysilicon film and a refractory metal film.
[0016]
[Means for Solving the Problems]
According to the conventional method, the interface resistance between the polysilicon film and the refractory metal film is increased because of the large thickness of the barrier film, and the thickness of the barrier film is large. This is because the thickness of the tungsten nitride film is large and the amount of nitrogen contained in the tungsten nitride film is large. That is, when the thickness of the tungsten nitride film is large or the amount of nitrogen contained in the tungsten nitride film is large, the silicon nitride film or the tungsten nitride silicide is formed by the reaction between the tungsten nitride film and the polysilicon film. Since the thickness of the film is increased, the resistance value of the barrier film is increased, which is considered to increase the interface resistance between the polysilicon film and the tungsten film.
[0017]
It has also been found that according to the conventional method, it is difficult to deposit a small-sized tungsten nitride film on the polysilicon film with good controllability. The reason is that, in the initial stage of the process of depositing the tungsten film, the tungsten nitride film is formed on the surface of the tungsten target in the process of depositing the tungsten nitride film performed before that, so only argon gas is introduced. However, tungsten nitride blown off from the target tungsten nitride film is deposited on the tungsten nitride film already deposited. Further, in the initial stage of the process of depositing the tungsten film, even if only argon gas is introduced, nitrogen gas remains in the chamber, so that nitrogen is mixed into the tungsten film.
[0018]
The present invention has been made on the basis of the above findings, and specifically, is as follows.
[0019]
The method for forming an electrode structure according to the present invention includes a step of forming a metal nitride film made of a refractory metal nitride on the surface of a first target mainly composed of a refractory metal, and a metal nitride on the surface. The first target on which the film is formed is subjected to the first sputtering using the first inert gas substantially free of nitrogen gas, so that the silicon-containing film containing silicon as a main component can be obtained. A step of depositing a refractory metal nitride thereon to form a first metal film, and a second target containing substantially no refractory metal as a main component; Forming a second metal film by depositing a refractory metal on the first metal film by performing a second sputtering using the inert gas, a silicon-containing film, and a first metal film And a laminated film made of the second metal film And training, and a step of forming an electrode structure composed of a laminated film.
[0020]
According to the method for forming an electrode structure according to the present invention, the first inert gas that does not substantially contain nitrogen gas is used for the first target having a metal nitride film formed on the surface. By performing the first sputtering, a first metal film made of a refractory metal nitride is deposited on the silicon-containing film, so that the thickness of the first metal film can be easily controlled and the first metal film can be easily controlled. The nitrogen concentration in the metal film can be lowered. For this reason, since the thickness of the barrier film formed by the reaction between the first metal film and the silicon-containing film is reduced and the resistance value of the barrier film is reduced, the silicon-containing film and the refractory metal film The interfacial resistance between them becomes low.
[0021]
In the method for forming an electrode structure according to the present invention, the first target and the second target are the same target, and the first inert gas and the second inert gas are the same type of gas. It is preferable.
[0022]
In this case, the first metal film and the second metal film can be formed continuously only by switching the sputtering gas using the same target, so that the throughput is improved.
[0023]
In this case, it is preferable that the step of forming the first metal film and the step of forming the second metal film are performed in the same chamber.
[0024]
In this way, the throughput is further improved.
[0025]
In the method for forming an electrode structure according to the present invention, after the step of forming the second metal film, a third gas using a mixed gas of nitrogen gas and a third inert gas is used for the second target. The method further includes a step of forming a metal nitride film made of a refractory metal nitride on the surface of the second target by performing sputtering, and another electrode structure formed after this electrode structure is formed. In this case, it is preferable to use a second target having a metal nitride film formed on the surface as the first target.
[0026]
In this case, the step of forming the metal nitride film on the surface of the first target can be performed subsequent to the step of forming the second metal film, so that the throughput is improved.
[0027]
The method for forming an electrode structure according to the present invention further comprises a step of heat-treating the electrode structure at a temperature of 750 ° C. or higher after the step of forming the electrode structure. A barrier film having a thickness of 5 nm or less is preferably formed between the film and the first metal film.
[0028]
In this way, the interface resistance between the silicon-containing film and the refractory metal film can be reliably reduced.
[0029]
In the method for forming an electrode structure according to the present invention, the refractory metal is preferably tungsten.
[0030]
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a metal nitride film made of a refractory metal nitride on a surface of a first target mainly composed of a refractory metal, and a metal nitride film on the surface. The polysilicon deposited on the semiconductor region by performing the first sputtering using the first inert gas substantially free of nitrogen gas on the first target formed with Nitrogen gas is substantially not included in the step of forming a first metal film by depositing a refractory metal nitride on the film and the second target mainly composed of the refractory metal. Performing a second sputtering using a second inert gas to deposit a refractory metal on the first metal film to form a second metal film; a polysilicon film; Lamination composed of metal film and second metal film A step of forming a gate electrode made of a laminated film, a step of forming an impurity layer to be a source or a drain by ion implantation of impurities using the gate electrode as a mask, and a heat treatment at a temperature of 750 ° C. or higher. And a step of activating the impurity layer. After the heat treatment, a barrier film having a thickness of 5 nm or less is formed between the polysilicon film and the first metal film.
[0031]
According to the method for manufacturing a semiconductor device according to the present invention, the semiconductor device is manufactured using the method for forming an electrode structure according to the present invention. Even when this heat treatment is performed, the interface resistance between the polysilicon film and the refractory metal film in the gate electrode can be lowered.
[0032]
In the method for manufacturing a semiconductor device according to the present invention, the refractory metal is preferably tungsten.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, as a method for forming an electrode structure according to the first embodiment of the present invention, a method for forming a gate electrode will be described with reference to FIGS. 1 (a) to (c), FIGS. 2 (a) to (c) and FIG. 3. The description will be given with reference.
[0034]
First, as shown in FIG. 1A, after a gate insulating film 11 made of a silicon oxide film is formed on a silicon substrate 10, an amorphous silicon film is deposited on the gate insulating film 11 by a low pressure CVD method. To do.
[0035]
Next, phosphorus (P) ions are implanted into the n-type gate electrode formation region of the amorphous silicon film at an energy of 10 KeV and 6 × 10 6. 15 cm -2 The boron (B) ions are implanted into the p-type gate electrode formation region in the amorphous silicon film at an energy of 5 KeV and 5 × 10 6. 15 cm -2 Doping with a dose amount of Next, the amorphous silicon film doped with phosphorus ions or boron ions is subjected to a heat treatment at a temperature of 750 ° C. for 30 seconds to crystallize the amorphous silicon film to form an n-type or p-type polysilicon film 12. After the formation, the silicon oxide film formed on the surface of the polysilicon film 12 is removed using a hydrofluoric acid-based cleaning liquid.
[0036]
Next, as a preparatory step, as shown in FIG. 3, a mixed gas of argon gas and nitrogen gas is introduced into a chamber in which a tungsten target containing tungsten as a main component is disposed, and a discharge is caused in the chamber. Then, a tungsten nitride film is formed on the surface of the tungsten target.
[0037]
Next, as a wafer replacement process, after the semiconductor substrate (wafer) used in the preparation process is unloaded, as shown in FIG. 1B, the semiconductor substrate 10 on which the polysilicon film 12 is formed is nitrided on the surface. The tungsten target 13 on which the tungsten film 13a is formed is carried into the chamber A in which the tungsten target 13 is disposed.
[0038]
Next, as shown in FIG. 3, argon gas is introduced into the chamber A and a discharge is caused in the chamber A. In this way, a plasma composed of argon gas is generated, and argon ions in the plasma sputter the tungsten nitride film 13a of the tungsten target 13, so that the surface of the polysilicon film 12 is formed as shown in FIG. A first tungsten nitride film 14 is deposited as a first metal film. In this step, the tungsten nitride film 13a formed on the surface of the tungsten target 13 disappears. Thereafter, when the introduction of the argon gas into the chamber A and the discharge in the chamber are continued, the argon ions in the plasma sputter the tungsten target 13, so that the first tungsten nitride as shown in FIG. A tungsten film 15 as a second metal film is deposited on the film 14.
[0039]
Next, as shown in FIG. 3, after stopping the discharge, a mixed gas of argon gas and nitrogen gas is introduced into the chamber A, and then the discharge is caused again, as shown in FIG. As described above, the second tungsten nitride film 16 is formed on the tungsten film 15, and the tungsten nitride film 13 a is also formed on the surface of the tungsten target 13.
[0040]
The polysilicon film 12, the first tungsten film 14, the tungsten film 15, and the second tungsten nitride film 16 described above constitute a gate electrode as an electrode structure. In order to prevent the height of the gate electrode from being too large, the thickness of the laminated film composed of the first tungsten titanium film 14, the tungsten film 15, and the second tungsten nitride film 16 is preferably in the range of 40 nm to 100 nm. . In order to do so, as an example, the thickness of the first tungsten titanium film 14 may be set to 3 nm, the thickness of the tungsten film 15 may be set to 50 nm, and the thickness of the second tungsten nitride film 16 may be set to 5 nm.
[0041]
Note that the tungsten nitride film 13 a formed on the surface of the tungsten target 13 in the step of forming the second tungsten nitride film 16 is used for the step of depositing the first tungsten nitride film 14 on the polysilicon film 12. Can do. That is, the formation process of the second tungsten nitride film 16 and the preparation process described above can be performed in the same process. In this way, throughput is improved.
[0042]
Next, although not shown, the semiconductor substrate 10 is doped with impurities using the gate electrode as a mask to form an impurity layer to be a source or drain, and then, for example, 750 ° C. to activate the impurities. The above heat treatment is performed.
[0043]
As a result, the nitrogen in the first tungsten nitride film 14 diffuses into the tungsten film 15 and the nitrogen in the second tungsten nitride film 16 evaporates. Therefore, as shown in FIG. A tungsten film 17 is formed. Further, the first tungsten nitride film 14 and the polysilicon film 12 react to form a barrier film 18 made of a silicon nitride film or a tungsten nitride silicide film between the tungsten film 17 and the polysilicon film 12. .
[0044]
According to the first embodiment, the tungsten target 13 having the tungsten nitride film 13a formed on the surface thereof is used, and only the argon gas is introduced into the chamber A without introducing the nitrogen gas. 14 is formed, the thickness of the first tungsten nitride film 14 can be easily controlled and the amount of nitrogen contained in the first tungsten nitride film 14 can be reduced. For this reason, since the thickness of the barrier film 18 made of the silicon nitride film or the tungsten nitride silicide film formed by the reaction of the first tungsten nitride film 14 and the polysilicon film 12 is reduced, the resistance of the barrier film 18 is reduced. As a result, the interface resistance between the polysilicon film 12 and the tungsten film 17 is lowered.
[0045]
As described above, in order to reduce the interface resistance between the polysilicon film 12 and the refractory metal film 18 to such an extent that the delay time of the MOS transistor is not affected, the interface resistance is 300 Ωμm. 2 Although the following values are required, in the first embodiment, when the thickness of the barrier film 18 is controlled to 5 nm or less, heat treatment at 750 ° C. or higher, for example, heat treatment for 30 seconds at a temperature of 950 ° C. is performed. The interface resistance between the polysilicon film 12 and the refractory metal film 18 is 100 Ωμm 2 It can be suppressed to a degree.
[0046]
Further, according to the first embodiment, since the tungsten silicide film is not formed between the polysilicon film 12 and the tungsten film 17, it is possible to prevent the tungsten film 17 from being peeled off.
[0047]
FIG. 4 is a result of an experiment conducted to evaluate the method for forming the electrode structure according to the first embodiment, and N (nitrogen) in a laminated film composed of a lower tungsten nitride film and an upper tungsten film. The results of SIMS analysis are shown.
[0048]
In FIG. 4, the embodiment refers to a laminated film of a first tungsten nitride film (thickness = 5 nm) 14 and a tungsten film (thickness = 40 nm) 15 formed on the polysilicon film by the method described above. The case where it has is shown. Note that the second tungsten nitride film 16 was not deposited on the tungsten film 15 for accurate SIMS analysis. Comparative Example 1 and Comparative Example 2 correspond to the above-described conventional example, and have a laminated film of a tungsten nitride film (thickness = 5 nm) 4 and a tungsten film (thickness = 40 nm) 5 on a polysilicon film. In Comparative Example 1, the tungsten nitride film 4 and the tungsten film 5 are deposited in the same chamber, and in Comparative Example 2, the tungsten nitride film 4 and the tungsten film 5 are deposited in different chambers. It is. Comparative Example 3 shows a case where a tungsten film (thickness = 45 nm) is deposited on a polysilicon film without interposing a tungsten nitride film.
[0049]
The following can be seen from FIG. That is, in Comparative Example 1, a large amount of nitrogen is mixed in the tungsten film. In Comparative Example 2, compared to Comparative Example 1, the nitrogen concentration distribution in the tungsten film becomes steeper and the nitrogen concentration becomes lower, and the thickness and nitrogen concentration of the tungsten nitride film can be controlled well. . However, as described above, the method of Comparative Example 2 has a problem in that it requires two chambers including a chamber for depositing tungsten nitride and a chamber for depositing a tungsten film.
[0050]
On the other hand, in the present embodiment, the first tungsten nitride 14 and the tungsten film 15 can be deposited in one chamber. The step of depositing the first tungsten nitride film 14 uses the tungsten film 13 having the tungsten nitride film 13a formed on the surface and introduces only argon gas into the chamber A. Therefore, the first tungsten nitride film 14 is deposited. The film thickness of the film 14 is determined in a self-aligned manner based on the thickness of the tungsten nitride film 13a, and the nitrogen concentration in the first tungsten nitride film 14 is lower than those in the first and second comparative examples.
[0051]
(Second Embodiment)
Hereinafter, a method for fabricating a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 5 (a) and 5 (b) and FIGS. 6 (a) and 6 (b).
[0052]
First, as shown in FIG. 5A, a silicon oxide film 21 that becomes a gate insulating film is formed on a semiconductor substrate 20 made of, for example, a silicon substrate, and then a polysilicon film 22 is formed on the silicon oxide film 21. To deposit.
[0053]
Next, a first tungsten nitride film 24, a tungsten film 25, and a second tungsten nitride film 26 are sequentially deposited on the polysilicon film 22 by the same method as in the first embodiment, and the first A laminated film composed of the tungsten nitride film 24, the tungsten film 25, and the second tungsten nitride film 26 is formed, and then a hard mask 27 for forming a gate electrode composed of a silicon nitride film is formed on the laminated film. To do.
[0054]
Next, as shown in FIG. 5B, the laminated film is etched using a hard mask 27 to form a gate electrode made of the laminated film. Next, after doping the semiconductor substrate 20 with impurities using the gate electrode as a mask to form the low concentration impurity layer 28, a silicon nitride film is deposited over the entire surface of the semiconductor substrate 20, and then the silicon nitride film As shown in FIG. 6A, a sidewall 29 is formed on the wall surface of the gate electrode by anisotropic etching. Next, the semiconductor substrate 20 is doped with impurities using the gate electrode and the sidewall 29 as a mask to form a high concentration impurity layer 30.
[0055]
Next, the semiconductor substrate 20 is subjected to heat treatment for 30 seconds at a temperature of 750 ° C. or higher, for example, 975 ° C., to activate the low concentration impurity layer 28 and the high concentration impurity layer 30. In this case, since the nitrogen of the first tungsten nitride film 24 and the second tungsten nitride film 26 diffuses into the tungsten film 25, one tungsten film 31 is formed as a whole and the first tungsten nitride film 24 and the polysilicon film 22 react to form a barrier film 32 made of a silicon nitride film or a tungsten nitride silicide film between the tungsten film 31 and the polysilicon film 22.
[0056]
According to the second embodiment, since the thickness of the barrier film 32 formed between the polysilicon film 22 and the tungsten film 31 after the heat treatment at 750 ° C. or higher can be suppressed, the polysilicon film 22, the tungsten film 31, Since the interfacial resistance between the MOS transistors can be lowered, the operating speed of the MOS transistor can be prevented from being lowered. Further, it is possible to prevent the tungsten film 31 from being peeled off due to the formation of the tungsten silicide layer.
[0057]
In the first and second embodiments, the tungsten film is used as the refractory metal film, but a molybdenum (Mo) film or the like may be used instead.
[0058]
Further, as the semiconductor substrate, an SOI substrate may be used instead of the silicon substrate.
[0059]
【The invention's effect】
According to the electrode structure forming method of the present invention, the thickness of the first metal film formed between the silicon-containing film and the second metal film (refractory metal film) in the electrode structure is controlled to be thin. In addition, since the nitrogen concentration of the first metal film can be lowered, the interface resistance between the silicon-containing film and the refractory metal film can be lowered.
[0060]
In addition, according to the method for manufacturing a semiconductor device of the present invention, the polysilicon film and the refractory metal film in the gate electrode can be formed even when heat treatment at 750 ° C. or higher is performed to activate the impurity layer serving as the source or drain. The interface resistance between them can be lowered. Therefore, the delay time of the MOS transistor can be reduced and the operation speed of the MOS transistor can be improved.
[Brief description of the drawings]
FIGS. 1A to 1C are cross-sectional views showing respective steps of a method for forming an electrode structure according to a first embodiment.
FIGS. 2A to 2C are cross-sectional views showing respective steps of a method for forming an electrode structure according to the first embodiment. FIGS.
FIG. 3 is a sequence diagram showing the relationship between the type of gas introduced into the chamber and discharge in the first embodiment.
FIG. 4 is a result of an experiment conducted for evaluating the method of forming the electrode structure according to the first embodiment, and N (nitrogen) in a laminated film composed of a lower tungsten nitride film and an upper tungsten film; It is a figure which shows the SIMS analysis result of.
FIGS. 5A and 5B are cross-sectional views illustrating respective steps of a semiconductor device manufacturing method according to a second embodiment.
6A and 6B are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a second embodiment.
7A is a cross-sectional view of an electrode structure according to a conventional example, and FIG. 7B is a cross-sectional view when a heat treatment at 750 ° C. or higher is performed on the electrode structure according to the conventional example.
FIGS. 8A to 8C are cross-sectional views showing respective steps of a method for forming an electrode structure according to a conventional example.
FIG. 9 is a sequence diagram showing the relationship between the type of gas introduced into a chamber and discharge in a conventional example.
[Explanation of symbols]
A chamber
10 Semiconductor substrate
11 Gate insulation film
12 Polysilicon film
13 Tungsten target
13a Tungsten nitride film
14 First tungsten nitride film
15 Tungsten film
16 Second tungsten nitride film
17 Tungsten film
18 Barrier film
20 Semiconductor substrate
21 Gate insulation film
22 Polysilicon film
24 First tungsten nitride film
25 Tungsten film
26 Second tungsten nitride film
27 Hard Mask
28 Low-concentration impurity layer
29 sidewall
30 High concentration impurity layer
31 Tungsten film
32 Barrier film

Claims (8)

高融点金属を主成分とする第1のターゲットの表面に前記高融点金属の窒化物からなる金属窒化物膜を形成する工程と、
表面に前記金属窒化物膜が形成されている前記第1のターゲットに対して、窒素ガスが実質的に含まれない第1の不活性ガスを用いる第1のスパッタリングを行なうことにより、シリコンを主成分とするシリコン含有膜の上に前記高融点金属の窒化物を堆積して第1の金属膜を形成する工程と、
前記高融点金属を主成分とする第2のターゲットに対して、窒素ガスが実質的に含まれない第2の不活性ガスを用いる第2のスパッタリングを行なうことにより、前記第1の金属膜の上に前記高融点金属を堆積して第2の金属膜を形成する工程と、
前記シリコン含有膜、前記第1の金属膜及び前記第2の金属膜からなる積層膜をパターニングして、前記積層膜からなる電極構造体を形成する工程とを備えていることを特徴とする電極構造体の形成方法。
Forming a metal nitride film made of the refractory metal nitride on the surface of the first target mainly composed of the refractory metal;
The first target having the metal nitride film formed on the surface is subjected to first sputtering using a first inert gas that is substantially free of nitrogen gas, so that silicon is mainly used. Depositing the refractory metal nitride on the silicon-containing film as a component to form a first metal film;
By performing second sputtering using a second inert gas substantially free of nitrogen gas on the second target containing the refractory metal as a main component, the first metal film Depositing the refractory metal thereon to form a second metal film;
And a step of patterning a laminated film made of the silicon-containing film, the first metal film, and the second metal film to form an electrode structure made of the laminated film. Method for forming structure.
前記第1のターゲットと前記第2のターゲットとは同一のターゲットであると共に、前記第1の不活性ガスと前記第2の不活性ガスとは同種のガスであることを特徴とする請求項1に記載の電極構造体の形成方法。The first target and the second target are the same target, and the first inert gas and the second inert gas are the same kind of gas. A method for forming an electrode structure according to claim 1. 前記第1の金属膜を形成する工程と、前記第2の金属膜を形成する工程とは、同一のチャンバー内において行なわれることを特徴とする請求項2に記載の電極構造体の形成方法。3. The method for forming an electrode structure according to claim 2, wherein the step of forming the first metal film and the step of forming the second metal film are performed in the same chamber. 前記第2の金属膜を形成する工程の後に、前記第2のターゲットに対して、窒素ガスと第3の不活性ガスとの混合ガスを用いる第3のスパッタリングを行なうことにより、前記第2のターゲットの表面に前記高融点金属の窒化物からなる金属窒化物膜を形成する工程をさらに備え、
前記電極構造体よりも後に形成される他の電極構造体を形成する際に、表面に前記金属窒化物膜が形成されている前記第2のターゲットを前記第1のターゲットとして用いることを特徴とする請求項1に記載の電極構造体の形成方法。
After the step of forming the second metal film, the second target is subjected to a third sputtering using a mixed gas of nitrogen gas and a third inert gas, thereby the second target. Further comprising a step of forming a metal nitride film made of the refractory metal nitride on the surface of the target,
When forming another electrode structure formed after the electrode structure, the second target having the metal nitride film formed on the surface thereof is used as the first target. The method for forming an electrode structure according to claim 1.
前記電極構造体を形成する工程の後に、前記電極構造体に対して750℃以上の温度で熱処理を施す工程をさらに備え、
前記熱処理の後において、前記シリコン含有膜と前記第1の金属膜との間には5nm以下の厚さを持つバリア膜が形成されていることを特徴とする請求項1に記載の電極構造体の形成方法。
After the step of forming the electrode structure, further comprising a step of performing a heat treatment on the electrode structure at a temperature of 750 ° C. or higher,
The electrode structure according to claim 1, wherein a barrier film having a thickness of 5 nm or less is formed between the silicon-containing film and the first metal film after the heat treatment. Forming method.
前記高融点金属はタングステンであることを特徴とする請求項1〜5のいずれか1項に記載の電極構造体の形成方法。The method for forming an electrode structure according to claim 1, wherein the refractory metal is tungsten. 高融点金属を主成分とする第1のターゲットの表面に前記高融点金属の窒化物からなる金属窒化物膜を形成する工程と、
表面に前記金属窒化物膜が形成されている前記第1のターゲットに対して、窒素ガスが実質的に含まれない第1の不活性ガスを用いる第1のスパッタリングを行なうことにより、半導体領域の上に堆積されているポリシリコン膜の上に前記高融点金属の窒化物を堆積して第1の金属膜を形成する工程と、
前記高融点金属を主成分とする第2のターゲットに対して、窒素ガスが実質的に含まれない第2の不活性ガスを用いる第2のスパッタリングを行なうことにより、前記第1の金属膜の上に前記高融点金属を堆積して第2の金属膜を形成する工程と、
前記ポリシリコン膜、前記第1の金属膜及び前記第2の金属膜からなる積層膜をパターニングして、前記積層膜からなるゲート電極を形成する工程と、
前記ゲート電極をマスクとして不純物をイオン注入してソース又はドレインとなる不純物層を形成する工程と、
750℃以上の温度の熱処理を施して、前記不純物層を活性化する工程とを備え、
前記熱処理の後において、前記ポリシリコン膜と前記第1の金属膜との間には5nm以下の厚さを持つバリア膜が形成されていることを特徴とする半導体装置の製造方法。
Forming a metal nitride film made of the refractory metal nitride on the surface of the first target mainly composed of the refractory metal;
By performing first sputtering using a first inert gas substantially free of nitrogen gas on the first target having the metal nitride film formed on the surface thereof, the semiconductor region Depositing the refractory metal nitride on the polysilicon film deposited thereon to form a first metal film;
By performing second sputtering using a second inert gas substantially free of nitrogen gas on the second target containing the refractory metal as a main component, the first metal film Depositing the refractory metal thereon to form a second metal film;
Patterning a laminated film composed of the polysilicon film, the first metal film, and the second metal film to form a gate electrode composed of the laminated film;
Using the gate electrode as a mask to implant an impurity to form an impurity layer to be a source or drain;
Providing a heat treatment at a temperature of 750 ° C. or higher to activate the impurity layer,
A method of manufacturing a semiconductor device, wherein a barrier film having a thickness of 5 nm or less is formed between the polysilicon film and the first metal film after the heat treatment.
前記高融点金属はタングステンであることを特徴とする請求項7に記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7, wherein the refractory metal is tungsten.
JP2000206215A 2000-07-07 2000-07-07 Method for forming electrode structure and method for manufacturing semiconductor device Expired - Fee Related JP3765968B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000206215A JP3765968B2 (en) 2000-07-07 2000-07-07 Method for forming electrode structure and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000206215A JP3765968B2 (en) 2000-07-07 2000-07-07 Method for forming electrode structure and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002026316A JP2002026316A (en) 2002-01-25
JP3765968B2 true JP3765968B2 (en) 2006-04-12

Family

ID=18703171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000206215A Expired - Fee Related JP3765968B2 (en) 2000-07-07 2000-07-07 Method for forming electrode structure and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3765968B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534709B2 (en) 2003-05-29 2009-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2002026316A (en) 2002-01-25

Similar Documents

Publication Publication Date Title
US6451690B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US5767004A (en) Method for forming a low impurity diffusion polysilicon layer
JP2978736B2 (en) Method for manufacturing semiconductor device
US5858867A (en) Method of making an inverse-T tungsten gate
US6879043B2 (en) Electrode structure and method for fabricating the same
US8044470B2 (en) Semiconductor device and method of fabricating the same
JP3149414B2 (en) Method of fabricating a semiconductor device having a shallow junction
US5972761A (en) Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction
JP3305301B2 (en) Method for forming electrode structure and method for manufacturing semiconductor device
JPH11224863A (en) Semiconductor device and its manufacture
US6855592B2 (en) Method for manufacturing semiconductor device
US20130049199A1 (en) Silicidation of device contacts using pre-amorphization implant of semiconductor substrate
JPH0794731A (en) Semiconductor device and its manufacturing method
US6087248A (en) Method of forming a transistor having thin doped semiconductor gate
JP3765968B2 (en) Method for forming electrode structure and method for manufacturing semiconductor device
JP3420743B2 (en) Semiconductor device and manufacturing method thereof
JPH06132243A (en) Manufacture of semiconductor device
KR100628225B1 (en) method for manufacturing of semiconductor device
JP2827962B2 (en) Method for manufacturing semiconductor device
JPH08130216A (en) Semiconductor device and its manufacture
JP3247100B2 (en) Method for forming electrode structure and method for manufacturing semiconductor device
JPH09162396A (en) Semiconductor device manufacturing method
JP3893997B2 (en) Manufacturing method of semiconductor device
JP2005522035A (en) Method for forming an improved metal silicide contact to a conductive silicon-containing region

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees