JP3420743B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3420743B2
JP3420743B2 JP2000301673A JP2000301673A JP3420743B2 JP 3420743 B2 JP3420743 B2 JP 3420743B2 JP 2000301673 A JP2000301673 A JP 2000301673A JP 2000301673 A JP2000301673 A JP 2000301673A JP 3420743 B2 JP3420743 B2 JP 3420743B2
Authority
JP
Japan
Prior art keywords
film
titanium nitride
nitride film
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000301673A
Other languages
Japanese (ja)
Other versions
JP2001351877A (en
Inventor
將 森脇
隆順 山田
山本  和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000301673A priority Critical patent/JP3420743B2/en
Publication of JP2001351877A publication Critical patent/JP2001351877A/en
Application granted granted Critical
Publication of JP3420743B2 publication Critical patent/JP3420743B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、下層の窒化チタン
膜と上層のタングステン膜との積層膜からなるゲート電
極を有する半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a gate electrode composed of a laminated film of a lower titanium nitride film and an upper tungsten film, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年の半導体集積回路における高集積化
及び高速化に対する技術進展に伴い、MOSFETの微
細化が進められている。
2. Description of the Related Art With the recent progress in technology for higher integration and higher speed in semiconductor integrated circuits, miniaturization of MOSFETs has been advanced.

【0003】ところが、MOSFETの微細化に伴いゲ
ート絶縁膜の薄膜化を進めると、従来の多結晶シリコン
膜からなるゲート電極においては、ゲート電極の空乏化
によるMOSFETの駆動力の低下が顕在化してくる。
However, when the gate insulating film is made thinner along with the miniaturization of the MOSFET, a decrease in the driving force of the MOSFET becomes apparent in the conventional gate electrode made of a polycrystalline silicon film due to depletion of the gate electrode. come.

【0004】そこで、この問題を抑制するために、ゲー
ト電極の空乏化が起こらない金属膜をゲート電極として
用いるメタルゲートプロセスが近年注目されている。こ
のメタルゲートでは、ゲート電極を構成する材料の抵抗
値が低いため、ゲート電極における遅延低減の観点から
も有効である。
Therefore, in order to suppress this problem, a metal gate process using a metal film that does not cause depletion of the gate electrode as a gate electrode has been receiving attention in recent years. In this metal gate, since the resistance value of the material forming the gate electrode is low, it is effective from the viewpoint of reducing the delay in the gate electrode.

【0005】ゲート電極の構造の1つとして、10〜2
0nm程度の厚さを有する下層の窒化チタン(TiN)
膜と、50〜100nm程度の厚さを有する上層のタン
グステン(W)膜との積層構造が用いられている。
As one of the structures of the gate electrode, 10-2
Lower layer titanium nitride (TiN) having a thickness of about 0 nm
A laminated structure of a film and an upper tungsten (W) film having a thickness of about 50 to 100 nm is used.

【0006】従来、下層の窒化チタン膜と上層のタング
ステン膜との積層膜を形成する方法としては、スパッタ
リング法により堆積された窒化チタン膜の上に、WF6
ガスを用いるCVD法によりタングステン膜を堆積する
第1の方法、スパッタリング法により堆積された窒化チ
タン膜の上に、同じくスパッタリング法によりタングス
テン膜を堆積する第2の方法、及び、化学気相成長(C
VD)法により堆積された窒化チタン膜の上に、WF6
ガスを用いるCVD法によりタングステン膜を堆積する
第3の方法が知られている。
Conventionally, as a method of forming a laminated film of a lower titanium nitride film and an upper tungsten film, WF 6 is formed on a titanium nitride film deposited by a sputtering method.
A first method of depositing a tungsten film by a CVD method using a gas, a second method of similarly depositing a tungsten film on a titanium nitride film deposited by a sputtering method, and a chemical vapor deposition ( C
On the titanium nitride film deposited by the VD) method, WF 6
A third method of depositing a tungsten film by a CVD method using a gas is known.

【0007】[0007]

【発明が解決しようとする課題】ところが、スパッタリ
ング法により窒化チタン膜を堆積する第1又は第2の方
法によると、窒化チタン膜の下側に形成されておりゲー
ト絶縁膜となる絶縁膜がスパッタリング粒子により物理
的ダメージを受けるため、ゲート絶縁膜の信頼性が劣化
するという問題がある。
However, according to the first or second method of depositing the titanium nitride film by the sputtering method, the insulating film which is formed below the titanium nitride film and serves as the gate insulating film is sputtered. There is a problem that the reliability of the gate insulating film is deteriorated because the particles are physically damaged.

【0008】また、CVD法により堆積された窒化チタ
ン膜の上に、WF6 ガスを用いるCVD法によりタング
ステン膜を堆積する第3の方法によると、ゲート絶縁膜
がスパッタリング粒子により物理的ダメージを受けると
いう問題は回避できるが、タングステン膜中のフッ素に
起因してゲート絶縁膜の信頼性が劣化するという問題が
指摘されている。すなわち、H.Yangらは、IED
M Tech Dig.(1997)pp.459−4
62において、WF6 ガスを用いるCVD法によりタン
グステン膜を成膜した場合には、タングステン膜中に多
量のフッ素が残留し、タングステン膜の成膜後に行なわ
れる熱処理工程において、タングステン膜中のフッ素が
窒化チタン膜を通り抜けてゲート絶縁膜に拡散し、これ
により、ゲート絶縁膜の信頼性が劣化するという問題が
報告されている。
According to the third method of depositing the tungsten film on the titanium nitride film deposited by the CVD method by the CVD method using WF 6 gas, the gate insulating film is physically damaged by the sputtered particles. However, it has been pointed out that fluorine in the tungsten film deteriorates the reliability of the gate insulating film. That is, H.264. Yang et al., IED
M Tech Dig. (1997) pp. 459-4
62, when a tungsten film is formed by a CVD method using WF 6 gas, a large amount of fluorine remains in the tungsten film, and in the heat treatment step performed after the formation of the tungsten film, the fluorine in the tungsten film is removed. It has been reported that the titanium nitride film passes through and diffuses into the gate insulating film, which deteriorates the reliability of the gate insulating film.

【0009】前記に鑑み、本発明は、ゲート絶縁膜の信
頼性を劣化させることなく、下層の窒化チタン膜と上層
のタングステン膜との積層膜からなるゲート電極を形成
する方法を提供することを目的とする。
In view of the above, the present invention provides a method for forming a gate electrode composed of a laminated film of a lower titanium nitride film and an upper tungsten film without degrading the reliability of the gate insulating film. To aim.

【0010】[0010]

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
上にゲート絶縁膜となる第1の絶縁膜を形成する工程
と、第1の絶縁膜の上に化学気相成長法により窒化チタ
ン膜を成膜する工程と、窒化チタン膜の上にスパッタリ
ング法によりタングステン膜を成膜する工程と、タング
ステン膜及び窒化チタン膜からなる積層膜をパターニン
グして、該積層膜からなるゲート電極を形成する工程と
を備えている。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a first insulating film to be a gate insulating film on a semiconductor substrate, and a first step. Forming a titanium nitride film on the insulating film by chemical vapor deposition, forming a tungsten film on the titanium nitride film by a sputtering method, and a laminated film including a tungsten film and a titanium nitride film. Is patterned to form a gate electrode made of the laminated film.

【0011】本発明に係る半導体装置の製造方法による
と、ゲート絶縁膜となる第1の絶縁膜の上に、CVD法
により窒化チタン膜を成膜するため、第1の絶縁膜が物
理的なダメージを受けないので、該第1の絶縁膜からな
るゲート絶縁膜の信頼性が向上する。
According to the method for manufacturing a semiconductor device of the present invention, since the titanium nitride film is formed by the CVD method on the first insulating film to be the gate insulating film, the first insulating film is physically formed. Since it is not damaged, the reliability of the gate insulating film made of the first insulating film is improved.

【0012】また、タングステン膜はスパッタリング法
により成膜されるため、CF6 ガスを用いるCVD法に
より成膜されるタングステン膜のようにタングステン膜
中に含まれるフッ素に起因してゲート絶縁膜が劣化する
事態を防止することができる。
Further, since the tungsten film is formed by the sputtering method, the gate insulating film is deteriorated due to the fluorine contained in the tungsten film like the tungsten film formed by the CVD method using CF 6 gas. It is possible to prevent the situation.

【0013】さらに、タングステン膜はスパッタリング
法により成膜されるため、タングステン膜の表面の凹凸
が小さくなるので、タングステン膜と窒化チタン膜との
積層膜をパターニングしてゲート電極を形成する際に行
なうオーバーエッチングの量を低減でき、これによっ
て、オーバーエッチングによるゲート絶縁膜の突き抜け
を抑制することができる。
Further, since the tungsten film is formed by the sputtering method, the unevenness of the surface of the tungsten film is reduced. Therefore, the tungsten film and the titanium nitride film are patterned to form the gate electrode. The amount of over-etching can be reduced, which can prevent punch-through of the gate insulating film due to over-etching.

【0014】従って、本発明に係る半導体装置の製造方
法によると、ゲート絶縁膜の信頼性の劣化を招くことな
く、抵抗値が小さいゲート電極を形成することができ
る。
Therefore, according to the method of manufacturing a semiconductor device of the present invention, it is possible to form a gate electrode having a small resistance value without degrading the reliability of the gate insulating film.

【0015】本発明に係る半導体装置の製造方法におい
て、窒化チタン膜を成膜する工程は、前記窒化チタン膜
に対してアンモニア雰囲気中において熱処理を施す工程
を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming the titanium nitride film preferably includes the step of subjecting the titanium nitride film to a heat treatment in an ammonia atmosphere.

【0016】このようにすると、窒化チタン膜中に存在
する残留不純物の濃度が低くなるため、後工程において
窒化チタン膜に対して1000℃程度の熱処理が施され
ても、ゲートリーク電流が増大したり又はゲート絶縁膜
の表面で膜剥がれが発生したりする事態を防止すること
ができる。
In this way, the concentration of residual impurities existing in the titanium nitride film becomes low, so that the gate leak current increases even if the titanium nitride film is subjected to a heat treatment at about 1000 ° C. in a later step. It is possible to prevent the occurrence of film peeling on the surface of the gate insulating film.

【0017】この場合、窒化チタン膜に対して熱処理を
施す工程は、窒化チタン膜を成膜したチャンバーと同一
のチャンバー内において行なわれることが好ましい。
In this case, the step of heat-treating the titanium nitride film is preferably performed in the same chamber in which the titanium nitride film is formed.

【0018】このようにすると、プロセスの増加を招く
ことなく、窒化チタン膜中に存在する残留不純物の濃度
を低くすることができる。
In this way, the concentration of residual impurities existing in the titanium nitride film can be lowered without increasing the number of processes.

【0019】本発明に係る半導体装置の製造方法におい
て、窒化チタン膜を成膜する工程は、窒化チタン膜に対
して該窒化チタン膜の成膜温度以上の温度で熱処理を施
す工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming the titanium nitride film may include the step of subjecting the titanium nitride film to a heat treatment at a temperature not lower than the film forming temperature of the titanium nitride film. preferable.

【0020】このようにすると、窒化チタン膜中に存在
する残留不純物の濃度が低くなるため、後工程において
窒化チタン膜に対して1000℃程度の熱処理が施され
ても、ゲートリーク電流が増大したり又はゲート絶縁膜
の表面で膜剥がれが発生したりする事態を防止すること
ができる。
In this way, the concentration of residual impurities existing in the titanium nitride film becomes low, so that the gate leak current increases even if the titanium nitride film is heat-treated at about 1000 ° C. in the subsequent process. It is possible to prevent the occurrence of film peeling on the surface of the gate insulating film.

【0021】この場合、熱処理はアンモニア雰囲気中に
おいて行なわれることが好ましい。
In this case, the heat treatment is preferably performed in an ammonia atmosphere.

【0022】このようにすると、窒化チタン膜中に存在
する残留不純物の濃度を一層低くすることができる。
By doing so, the concentration of residual impurities existing in the titanium nitride film can be further reduced.

【0023】本発明に係る半導体装置の製造方法におい
て、窒化チタン膜を成膜する工程は、600℃以上の温
度下で行なわれることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming the titanium nitride film is preferably carried out at a temperature of 600 ° C. or higher.

【0024】このようにすると、窒化チタン膜中に存在
する残留不純物の濃度が低くなるため、後工程において
窒化チタン膜に対して1000℃程度の熱処理が施され
ても、ゲートリーク電流が増大したり又はゲート絶縁膜
の表面で膜剥がれが発生したりする事態を防止すること
ができる。
By doing so, the concentration of residual impurities existing in the titanium nitride film becomes low, so that the gate leak current increases even if the titanium nitride film is heat-treated at about 1000 ° C. in the subsequent step. It is possible to prevent the occurrence of film peeling on the surface of the gate insulating film.

【0025】本発明に係る半導体装置の製造方法は、窒
化チタン膜を成膜する工程とタングステン膜を成膜する
工程との間に、窒化チタン膜の上に第2の絶縁膜を形成
した後、該第2の絶縁膜をパターニングして容量絶縁膜
を形成する工程を備え、積層膜をパターニングしてゲー
ト電極を形成する工程は、タングステン膜からなる容量
上部電極を形成すると共に、窒化チタン膜からなる容量
下部電極を形成する工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, after the second insulating film is formed on the titanium nitride film between the step of forming the titanium nitride film and the step of forming the tungsten film. A step of patterning the second insulating film to form a capacitive insulating film, and a step of patterning the laminated film to form a gate electrode includes forming a capacitive upper electrode made of a tungsten film and forming a titanium nitride film. It is preferable to include a step of forming a capacitor lower electrode made of.

【0026】このようにすると、電極の特性のばらつき
及び高周波特性の劣化が少ない容量素子を備えた半導体
装置を工程数の増加を招くことなく形成することができ
る。
In this way, it is possible to form a semiconductor device including a capacitive element with less variation in electrode characteristics and less deterioration in high frequency characteristics without increasing the number of steps.

【0027】本発明に係る半導体装置の製造方法は、窒
化チタン膜を成膜する工程とタングステン膜を成膜する
工程との間に、窒化チタン膜の上に第2の絶縁膜を形成
した後、該第2の絶縁膜をパターニングして、素子分離
領域の上に第2の絶縁膜からなるハードマスクを形成す
る工程を備え、積層膜をパターニングしてゲート電極を
形成する工程は、窒化チタン膜をハードマスクを用いて
パターニングして窒化チタン膜からなる抵抗体を形成す
る工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, after the second insulating film is formed on the titanium nitride film between the step of forming the titanium nitride film and the step of forming the tungsten film. And a step of patterning the second insulating film to form a hard mask made of the second insulating film on the element isolation region. The step of patterning the laminated film to form the gate electrode is titanium nitride. It is preferable to include a step of patterning the film using a hard mask to form a resistor made of a titanium nitride film.

【0028】このようにすると、シート抵抗値が高い抵
抗体を備えた半導体装置を工程数の増加を招くことなく
形成することができる。
By doing so, a semiconductor device having a resistor having a high sheet resistance value can be formed without increasing the number of steps.

【0029】この場合、第2の絶縁膜の厚さは、素子分
離領域が半導体基板から突出している高さと同程度以下
であることが好ましい。
In this case, the thickness of the second insulating film is preferably equal to or less than the height of the element isolation region protruding from the semiconductor substrate.

【0030】このようにすると、窒化チタン膜の上にお
けるハードマスクの側面に残存するタングステン膜の厚
さは、窒化チタン膜における素子分離領域の段差部の上
に残存するタングステン膜の厚さと同程度以下になるた
め、窒化チタン膜における素子分離領域の段差部上に残
存するタングステン膜を除去するためのオーバーエッチ
ングによって、窒化チタン膜の上におけるハードマスク
の側面に残存するタングステン膜は除去されるので、抵
抗体の特性がばらつく事態を防止できる。
By doing so, the thickness of the tungsten film remaining on the side surface of the hard mask on the titanium nitride film is approximately the same as the thickness of the tungsten film remaining on the step portion of the element isolation region in the titanium nitride film. Because of the following, the tungsten film remaining on the side surface of the hard mask on the titanium nitride film is removed by overetching for removing the tungsten film remaining on the stepped portion of the element isolation region in the titanium nitride film. It is possible to prevent the characteristics of the resistor from varying.

【0031】本発明に係る第1の半導体装置は、半導体
基板の上に化学気相成長法により成膜された窒化チタン
膜からなる下層のゲート電極と、窒化チタン膜の上にス
パッタリング法により成膜されたタングステン膜からな
る上層のゲート電極とから構成される積層ゲート電極
と、窒化チタン膜からなる容量下部電極と、該容量下部
電極の上に形成された容量絶縁膜と、該容量絶縁膜の上
に形成されたタングステン膜からなる容量上部電極とか
ら構成される容量素子とを備えている。
A first semiconductor device according to the present invention comprises a lower gate electrode made of a titanium nitride film formed on a semiconductor substrate by a chemical vapor deposition method, and a sputtering method on the titanium nitride film. A stacked gate electrode composed of an upper layer gate electrode composed of a deposited tungsten film, a capacitor lower electrode composed of a titanium nitride film, a capacitor insulating film formed on the capacitor lower electrode, and the capacitor insulating film. And a capacitive element composed of a capacitive upper electrode made of a tungsten film formed on the above.

【0032】本発明に係る第1の半導体装置によると、
信頼性に優れたゲート電極と、電極の特性のばらつき及
び高周波特性の劣化が少ない容量素子とを備えた半導体
装置を実現できる。
According to the first semiconductor device of the present invention,
A semiconductor device including a highly reliable gate electrode and a capacitor with less variation in electrode characteristics and less deterioration in high-frequency characteristics can be realized.

【0033】本発明に係る第2の半導体装置は、半導体
基板の上に化学気相成長法により成膜された窒化チタン
膜からなる下層のゲート電極と、窒化チタン膜の上にス
パッタリング法により成膜されたタングステン膜からな
る上層のゲート電極とから構成される積層ゲート電極
と、窒化チタン膜からなる抵抗体を備えている。
A second semiconductor device according to the present invention comprises a lower gate electrode made of a titanium nitride film formed by a chemical vapor deposition method on a semiconductor substrate and a sputtering method formed on the titanium nitride film. It is provided with a laminated gate electrode composed of an upper layer gate electrode composed of a deposited tungsten film and a resistor composed of a titanium nitride film.

【0034】本発明に係る第2の半導体装置によると、
信頼性に優れたゲート電極と、シート抵抗値の高い抵抗
体とを備えた半導体装置を実現できる。
According to the second semiconductor device of the present invention,
It is possible to realize a semiconductor device including a highly reliable gate electrode and a resistor having a high sheet resistance value.

【0035】[0035]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1実施形態として、n型MOSFETを有する半導
体装置の製造方法について図1(a)〜(c)を参照し
ながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) As a first embodiment of the present invention, a method for manufacturing a semiconductor device having an n-type MOSFET will be described below with reference to FIGS. To do.

【0036】まず、図1(a)に示すように、例えばp
型シリコン基板からなる半導体基板10の表面部に周知
の方法により素子分離領域11を形成した後、半導体基
板10の上にゲート絶縁膜となる2nm程度の厚さを有
するシリコン窒化酸化膜12を形成する。
First, as shown in FIG. 1A, for example, p
An element isolation region 11 is formed on the surface of a semiconductor substrate 10 made of a silicon substrate by a known method, and then a silicon oxynitride film 12 having a thickness of about 2 nm to be a gate insulating film is formed on the semiconductor substrate 10. To do.

【0037】次に、TiCl4 及びNH3 をソースガス
として用いると共に490℃程度の成膜温度でCVD法
を行なうことにより、シリコン窒化酸化膜12の上に、
10〜20nm程度の厚さを有する窒化チタン膜13を
成膜した後、スパッタリング法により、窒化チタン膜1
3の上に、100nm程度の厚さを有するタングステン
膜14を成膜する。
Next, by using TiCl 4 and NH 3 as source gases and performing a CVD method at a film forming temperature of about 490 ° C., the silicon oxynitride film 12 is formed,
After forming the titanium nitride film 13 having a thickness of about 10 to 20 nm, the titanium nitride film 1 is formed by the sputtering method.
A tungsten film 14 having a thickness of about 100 nm is formed on the No. 3 film.

【0038】次に、図1(b)に示すように、タングス
テン膜14と窒化チタン膜13との積層膜、及びシリコ
ン窒化酸化膜12をパターニングして、タングステン膜
14と窒化チタン膜13との積層膜からなるゲート電極
15を形成すると共に、シリコン窒化酸化膜12からな
るゲート絶縁膜16を形成する。次に、半導体基板10
にゲート電極15をマスクにして、ヒ素(As)等のn
型不純物を8keV程度の注入エネルギーでイオン注入
してn型低濃度不純物層を形成する。次に、半導体基板
10の上に全面に亘って50nm程度の厚さを有するシ
リコン窒化膜を成膜した後、該シリコン窒化膜に対して
異方性エッチングを行なって、ゲート電極15の側面に
シリコン窒化膜からなるサイドウォール17を形成し、
その後、半導体基板10に、ゲート電極15及びサイド
ウォール17をマスクにして、ヒ素等のn型不純物を4
0keV程度の注入エネルギーでイオン注入してn型高
濃度不純物を形成し、n型の低濃度不純物層及び高濃度
不純物層からなりソース領域又はドレイン領域となる不
純物拡散層18を形成する。
Next, as shown in FIG. 1B, the laminated film of the tungsten film 14 and the titanium nitride film 13 and the silicon oxynitride film 12 are patterned to form the tungsten film 14 and the titanium nitride film 13. A gate electrode 15 made of a laminated film is formed, and a gate insulating film 16 made of a silicon oxynitride film 12 is formed. Next, the semiconductor substrate 10
With the gate electrode 15 as a mask,
A type impurity is ion-implanted with an implantation energy of about 8 keV to form an n-type low-concentration impurity layer. Next, after a silicon nitride film having a thickness of about 50 nm is formed over the entire surface of the semiconductor substrate 10, the silicon nitride film is anisotropically etched to form side surfaces of the gate electrode 15. A sidewall 17 made of a silicon nitride film is formed,
Then, using the gate electrode 15 and the sidewall 17 as a mask, the semiconductor substrate 10 is doped with an n-type impurity such as arsenic by 4
Ion implantation is performed with an implantation energy of about 0 keV to form an n-type high-concentration impurity, and an impurity diffusion layer 18 formed of an n-type low-concentration impurity layer and a high-concentration impurity layer to be a source region or a drain region is formed.

【0039】次に、図1(c)に示すように、半導体基
板10の上に全面に亘って例えばシリコン酸化膜からな
る層間絶縁膜19を堆積した後、該層間絶縁膜19にコ
ンタクトホールを形成する。次に、層間絶縁膜19の上
に、バリア層を有する導電膜をコンタクトホールが充填
されるように堆積した後、該導電膜をパターニングする
ことにより、コンタクト20及び配線層21を形成す
る。
Next, as shown in FIG. 1C, after depositing an interlayer insulating film 19 made of, for example, a silicon oxide film over the entire surface of the semiconductor substrate 10, a contact hole is formed in the interlayer insulating film 19. Form. Next, a conductive film having a barrier layer is deposited on the interlayer insulating film 19 so as to fill the contact hole, and then the conductive film is patterned to form the contact 20 and the wiring layer 21.

【0040】第1の実施形態によると、ゲート絶縁膜1
6となるシリコン窒化酸化膜12の上に、CVD法によ
り窒化チタン膜13を成膜するため、シリコン窒化酸化
膜12が物理的なダメージを受けないので、シリコン窒
化酸化膜12からなるゲート絶縁膜16の信頼性が向上
する。
According to the first embodiment, the gate insulating film 1
Since the titanium nitride film 13 is formed on the silicon oxynitride film 12 to be 6 by the CVD method, the silicon oxynitride film 12 is not physically damaged. Therefore, the gate insulating film made of the silicon oxynitride film 12 is formed. The reliability of 16 is improved.

【0041】また、窒化チタン膜13は、490℃程度
の低い温度のCVD法により成膜されるため、該窒化チ
タン膜13の成膜レートは低くなる。従って、膜厚の小
さい窒化チタン膜13を制御性良く成膜することができ
る。
Further, since the titanium nitride film 13 is formed by the CVD method at a low temperature of about 490 ° C., the film forming rate of the titanium nitride film 13 becomes low. Therefore, the titanium nitride film 13 having a small film thickness can be formed with good controllability.

【0042】また、タングステン膜14は、スパッタリ
ング法により成膜されるため、CF 6 ガスを用いるCV
D法により成膜されるタングステン膜に比べて、タング
ステン膜14中に含まれるフッ素に起因してゲート絶縁
膜16が劣化する事態を防止することができる。
The tungsten film 14 is formed by sputtering.
Since the film is formed by the casting method, CF 6CV using gas
Compared with the tungsten film formed by the D method, the tongue
Gate insulation due to fluorine contained in the stainless steel film 14
It is possible to prevent the film 16 from being deteriorated.

【0043】さらに、ゲート電極15は、10〜20n
m程度の厚さを有する薄い窒化チタン膜13と、抵抗値
が低くて100nm程度の厚さを有する厚いタングステ
ン膜14との積層膜からなるため、ゲート電極15の低
抵抗化を実現できる。
Further, the gate electrode 15 has a thickness of 10 to 20 n.
Since the thin titanium nitride film 13 having a thickness of about m and the thick tungsten film 14 having a low resistance value of about 100 nm are laminated, the resistance of the gate electrode 15 can be reduced.

【0044】図2(a)、(b)は、窒化チタン膜13
の上に成膜されたタングステン膜14の結晶構造を示し
ており、図2(a)はCVD法によりタングステン膜1
4を成膜した場合であり、図2(b)はスパッタリング
法によりタングステン膜14を成膜した場合である。図
2(a)と図2(b)との対比から分かるように、結晶
粒に起因して起きる膜表面の凹凸の大きさとしては、ス
パッタリング法により成膜されたタングステン膜14は
CVD法により成膜されたタングステン膜14よりも小
さい。
2A and 2B show the titanium nitride film 13
2 shows the crystal structure of the tungsten film 14 formed on the tungsten film 14. FIG. 2A shows the tungsten film 1 formed by the CVD method.
4 is formed, and FIG. 2B is a case where the tungsten film 14 is formed by the sputtering method. As can be seen from the comparison between FIG. 2A and FIG. 2B, as the size of the unevenness of the film surface caused by the crystal grains, the tungsten film 14 formed by the sputtering method is formed by the CVD method. It is smaller than the deposited tungsten film 14.

【0045】このため、第1の実施形態のように、タン
グステン膜14をスパッタリング法により成膜すると、
タングステン膜14と窒化チタン膜13との積層膜をパ
ターニングしてゲート電極15を形成する際に行なうオ
ーバーエッチングの量を低減できるので、オーバーエッ
チングによるゲート絶縁膜16の突き抜けを抑制するこ
とができる。
Therefore, when the tungsten film 14 is formed by the sputtering method as in the first embodiment,
Since the amount of over-etching performed when forming the gate electrode 15 by patterning the laminated film of the tungsten film 14 and the titanium nitride film 13 can be reduced, the punch-through of the gate insulating film 16 due to over-etching can be suppressed.

【0046】(第2の実施形態)以下、本発明の第2実
施形態として、n型MOSFETを有する半導体装置の
製造方法について、図1(a)〜(c)を参照しながら
説明する。
(Second Embodiment) As a second embodiment of the present invention, a method of manufacturing a semiconductor device having an n-type MOSFET will be described below with reference to FIGS.

【0047】まず、図1(a)に示すように、第1の実
施形態と同様にして、例えばp型シリコン基板からなる
半導体基板10の表面部に素子分離領域11を形成した
後、半導体基板10の上にゲート絶縁膜となる2nm程
度の厚さを有するシリコン窒化酸化膜12を形成する。
First, as shown in FIG. 1A, similarly to the first embodiment, after the element isolation region 11 is formed on the surface of the semiconductor substrate 10 made of, for example, a p-type silicon substrate, the semiconductor substrate is formed. A silicon oxynitride film 12 having a thickness of about 2 nm to be a gate insulating film is formed on 10.

【0048】次に、490℃程度の温度に保たれたチャ
ンバー内にソースガスとしてのTiCl4 とNH3 との
混合ガスを導入してCVD法により、シリコン窒化酸化
膜12の上に、10〜20nm程度の厚さを有する窒化
チタン膜13を成膜する。その後、チャンバー内に半導
体基板10を引き続き保持した状態で、チャンバー内を
NH3 の雰囲気に変えると共にチャンバー内の温度を窒
化チタン膜13の成膜温度(490℃)以上の温度に維
持し、この状態で、半導体基板10を約3〜10分間保
持する。
Next, a mixed gas of TiCl 4 and NH 3 as a source gas is introduced into a chamber kept at a temperature of about 490 ° C., and a CVD method is used to deposit 10 to 10 on the silicon oxynitride film 12. A titanium nitride film 13 having a thickness of about 20 nm is formed. After that, while the semiconductor substrate 10 is continuously held in the chamber, the inside of the chamber is changed to the atmosphere of NH 3 and the temperature inside the chamber is maintained at the film formation temperature of the titanium nitride film 13 (490 ° C.) or higher. In this state, the semiconductor substrate 10 is held for about 3 to 10 minutes.

【0049】次に、第1の実施形態と同様にして、スパ
ッタリング法により、窒化チタン膜13の上に、100
nm程度の厚さを有するタングステン膜14を成膜した
後、図1(b)に示すように、タングステン膜14と窒
化チタン膜13との積層膜、及びシリコン窒化酸化膜1
2をパターニングして、ゲート電極15及びゲート絶縁
膜16を形成する。
Next, similarly to the first embodiment, 100 is formed on the titanium nitride film 13 by the sputtering method.
After forming the tungsten film 14 having a thickness of about nm, as shown in FIG. 1B, a laminated film of the tungsten film 14 and the titanium nitride film 13 and the silicon oxynitride film 1 are formed.
2 is patterned to form a gate electrode 15 and a gate insulating film 16.

【0050】次に、第1の実施形態と同様にして、ゲー
ト電極15の側面にサイドウォール17を形成すると共
に、半導体基板10中にソース領域又はドレイン領域と
なる不純物拡散層18を形成した後、図1(c)に示す
ように、層間絶縁膜19、コンタクト20及び配線層2
1を形成する。
Next, similarly to the first embodiment, after forming the sidewall 17 on the side surface of the gate electrode 15 and forming the impurity diffusion layer 18 to be the source region or the drain region in the semiconductor substrate 10, As shown in FIG. 1C, the interlayer insulating film 19, the contact 20, and the wiring layer 2
1 is formed.

【0051】ところで、TiCl4 とNH3 との混合ガ
スからなるソースガスを用いるCVD法により窒化チタ
ン膜13を成膜すると、その後に行なわれる熱処理、例
えばソース領域又はドレイン領域となる不純物拡散層1
8を活性化するための1000℃程度の熱処理によっ
て、ゲートリーク電流が増大してしまうという問題に気
がついた。
By the way, when the titanium nitride film 13 is formed by a CVD method using a source gas composed of a mixed gas of TiCl 4 and NH 3 , a subsequent heat treatment, for example, the impurity diffusion layer 1 to be a source region or a drain region is performed.
I noticed the problem that the gate leak current increases due to the heat treatment at about 1000 ° C. for activating 8.

【0052】そこで、窒化チタン膜13の成膜後に10
00℃程度の熱処理が施されると、リーク電流が増大す
る理由について検討した結果、以下の原因を見出した。
Therefore, after the titanium nitride film 13 is formed, 10
As a result of examining the reason why the leakage current increases when the heat treatment is performed at about 00 ° C., the following causes are found.

【0053】TiCl4 とNH3 との混合ガスからなる
ソースガスを用いるCVD法により窒化チタン膜13を
成膜すると、6TiCl4 +8NH3 →6TiN+24
HCl+N2 の反応が起こって、窒化チタン膜13が成
膜されるため、窒化チタン膜13中には塩素が残留して
いる。このため、窒化チタン膜13に1000℃程度の
熱処理が施されると、熱処理工程において、窒化チタン
膜13中の残留する塩素がゲート絶縁膜16中に拡散
し、これによって、ゲートリーク電流が増大することを
見出した。
When the titanium nitride film 13 is formed by a CVD method using a source gas composed of a mixed gas of TiCl 4 and NH 3 , 6TiCl 4 + 8NH 3 → 6TiN + 24
Since the reaction of HCl + N 2 occurs to form the titanium nitride film 13, chlorine remains in the titanium nitride film 13. Therefore, when the titanium nitride film 13 is subjected to heat treatment at about 1000 ° C., chlorine remaining in the titanium nitride film 13 diffuses into the gate insulating film 16 in the heat treatment process, which increases the gate leakage current. I found that

【0054】また、ゲート絶縁膜16の膜厚を大きくす
ると、逆にゲートリーク電流が増大するということも見
出した。
It has also been found that increasing the film thickness of the gate insulating film 16 increases the gate leakage current.

【0055】図3は、前述のようにして成膜された窒化
チタン膜13の上にタングステン膜14を成膜した後
に、1000℃程度の熱処理が施されたときの断面構造
を示している。図3に示すように、窒化チタン膜13か
ら蒸発する残留塩素の外方への拡散経路が閉ざされるた
め、残留塩素がゲート絶縁膜となるシリコン窒化酸化膜
12と窒化チタン膜13との間に滞留し、これによっ
て、ゲート絶縁膜の表面で膜剥がれが発生する。この問
題は、窒化チタン膜13の膜質の向上のために窒化チタ
ン膜13を低い温度で成膜する場合に特に顕著に現われ
る。
FIG. 3 shows a cross-sectional structure when a tungsten film 14 is formed on the titanium nitride film 13 formed as described above, and then a heat treatment at about 1000 ° C. is performed. As shown in FIG. 3, since the outward diffusion path of the residual chlorine vaporized from the titanium nitride film 13 is closed, the residual chlorine is left between the silicon oxynitride film 12 and the titanium nitride film 13 serving as the gate insulating film. It stays, and as a result, film peeling occurs on the surface of the gate insulating film. This problem is particularly remarkable when the titanium nitride film 13 is formed at a low temperature in order to improve the quality of the titanium nitride film 13.

【0056】ところで、窒化チタン膜13中の残留塩素
を低減させる方法としては、特許第2803556号公
報において、窒化チタン膜13に対してプラズマを照射
する方法が提案されているが、この方法によると、プラ
ズマの照射によりゲート絶縁膜16がダメージを受ける
ため、ゲート絶縁膜16の信頼性が劣化する恐れがあ
る。
By the way, as a method of reducing the residual chlorine in the titanium nitride film 13, a method of irradiating the titanium nitride film 13 with plasma is proposed in Japanese Patent No. 2803556. According to this method, Since the gate insulating film 16 is damaged by the plasma irradiation, the reliability of the gate insulating film 16 may be deteriorated.

【0057】第2の実施形態は、ゲート絶縁膜16の劣
化を招くことなく、窒化チタン膜13中の残留塩素を低
減して、窒化チタン膜13に対して1000℃程度の熱
処理が施されても、ゲートリーク電流が増大したり又は
ゲート絶縁膜の表面で膜剥がれが発生したりすることを
防止するものであって、前述したように、窒化チタン膜
13を成膜したチャンバー内に半導体基板10を引き続
き保持した状態で、チャンバー内をNH3 の雰囲気に変
えると共にチャンバー内の温度を窒化チタン膜13の成
膜温度以上の温度に維持するものである。
In the second embodiment, the residual chlorine in the titanium nitride film 13 is reduced and the titanium nitride film 13 is heat-treated at about 1000 ° C. without degrading the gate insulating film 16. Also prevents the gate leakage current from increasing or film peeling from occurring on the surface of the gate insulating film. As described above, the semiconductor substrate is formed in the chamber in which the titanium nitride film 13 is formed. With 10 being continuously held, the inside of the chamber is changed to an NH 3 atmosphere and the temperature inside the chamber is maintained at a temperature equal to or higher than the film formation temperature of the titanium nitride film 13.

【0058】このように、窒化チタン膜13をNH3
雰囲気中における成膜温度以上の温度下に保持すると、
図4に示すように、窒化チタン膜13中に存在する未反
応のTiCl4 とNH3 とが反応してHClが生成さ
れ、生成されたHClが蒸発するため、窒化チタン膜1
3中の残留塩素が低減する。
As described above, when the titanium nitride film 13 is kept at a temperature higher than the film forming temperature in the atmosphere of NH 3 ,
As shown in FIG. 4, unreacted TiCl 4 and NH 3 present in the titanium nitride film 13 react with each other to generate HCl, and the generated HCl evaporates.
Residual chlorine in 3 is reduced.

【0059】図5は、窒化チタン膜13の表面からの深
さと、XPSを用いて測定した窒化膜13中の塩素濃度
との関係を示している。図5において、破線は第1の実
施形態(490℃で成膜された窒化チタン膜13に対し
て熱処理を施さない場合)を示し、実線は第2の実施形
態(490℃で成膜された窒化チタン膜13に対してア
ンモニア雰囲気中での熱処理を施した場合)を示してい
る。
FIG. 5 shows the relationship between the depth from the surface of the titanium nitride film 13 and the chlorine concentration in the nitride film 13 measured using XPS. In FIG. 5, the broken line shows the first embodiment (when the titanium nitride film 13 formed at 490 ° C. is not heat-treated), and the solid line shows the second embodiment (formed at 490 ° C.). The case where the titanium nitride film 13 is heat-treated in an ammonia atmosphere) is shown.

【0060】図5から分かるように、第2の実施形態の
ように、窒化チタン膜13に対してアンモニア雰囲気中
で熱処理を施すと、窒化チタン膜13中の塩素濃度を2
at%程度に大きく低減することができる。
As can be seen from FIG. 5, when the titanium nitride film 13 is heat-treated in an ammonia atmosphere as in the second embodiment, the chlorine concentration in the titanium nitride film 13 becomes 2%.
It can be greatly reduced to about at%.

【0061】従って、第2の実施形態によると、第1の
実施形態により得られる各効果に加えて、窒化チタン膜
13中の残留塩素を低減して、ゲートリーク電流の低減
及びゲート絶縁膜表面での膜剥がれの防止を図ることが
できる。
Therefore, according to the second embodiment, in addition to the effects obtained by the first embodiment, residual chlorine in the titanium nitride film 13 is reduced to reduce the gate leak current and the surface of the gate insulating film. It is possible to prevent peeling of the film.

【0062】また、第2の実施形態によると、同一のチ
ャンバーを用いて該チャンバー内の導入するガスを変え
るだけで、窒化チタン膜13の成膜と残留塩素の除去と
を行なうことができるので、プロセスの増加を抑制しな
がら残留塩素を除去することができる。
According to the second embodiment, the titanium nitride film 13 and the residual chlorine can be removed by using the same chamber and changing the gas introduced into the chamber. The residual chlorine can be removed while suppressing the increase in the process.

【0063】尚、第2の実施形態においては、窒化チタ
ン膜13を成膜するためのソースガスとしてTiCl4
とNH3との混合ガスを用いたが、これに代えて、Ti
4 とNH3 との混合ガス又はTiBr4 とNH3 との
混合ガスを用いて窒化チタン膜13を成膜してもよい。
この場合にも、窒化チタン膜13をNH3 の雰囲気中に
おける成膜温度以上の温度下に保持することにより、窒
化チタン膜13中の残存するヨウ素(I)又は臭素(B
r)を低減することができる。
In the second embodiment, TiCl 4 is used as a source gas for forming the titanium nitride film 13.
A mixed gas of NH 3 and NH 3 was used, but instead of this, Ti
The titanium nitride film 13 may be formed using a mixed gas of I 4 and NH 3 or a mixed gas of TiBr 4 and NH 3 .
Also in this case, by keeping the titanium nitride film 13 at a temperature equal to or higher than the film forming temperature in the atmosphere of NH 3 , iodine (I) or bromine (B) remaining in the titanium nitride film 13 is retained.
r) can be reduced.

【0064】(第3の実施形態)以下、本発明の第3の
実施形態として、n型MOSFETを有する半導体装置
の製造方法について、図1(a)〜(c)を参照しなが
ら説明する。
(Third Embodiment) As a third embodiment of the present invention, a method of manufacturing a semiconductor device having an n-type MOSFET will be described below with reference to FIGS.

【0065】まず、図1(a)に示すように、第1の実
施形態と同様にして、例えばp型シリコン基板からなる
半導体基板10の表面部に素子分離領域11を形成した
後、半導体基板10の上にゲート絶縁膜となる2nm程
度の厚さを有するシリコン窒化酸化膜12を形成する。
First, as shown in FIG. 1A, similarly to the first embodiment, after the element isolation region 11 is formed on the surface portion of the semiconductor substrate 10 made of, for example, a p-type silicon substrate, the semiconductor substrate is formed. A silicon oxynitride film 12 having a thickness of about 2 nm to be a gate insulating film is formed on 10.

【0066】次に、490℃程度の温度において、Ti
Cl4 とNH3 との混合ガスをソースガスとして用いる
CVD法により、シリコン窒化酸化膜12の上に、10
nm程度の厚さを有する窒化チタン膜13を成膜する。
その後、NH3 の雰囲気中における600〜900℃の
温度下で、窒化チタン膜13に対して10〜60秒程度
の急速加熱処理を施す。
Next, at a temperature of about 490 ° C., Ti
By a CVD method using a mixed gas of Cl 4 and NH 3 as a source gas, 10 is formed on the silicon oxynitride film 12.
A titanium nitride film 13 having a thickness of about nm is formed.
Then, the titanium nitride film 13 is subjected to a rapid heat treatment for about 10 to 60 seconds at a temperature of 600 to 900 ° C. in an atmosphere of NH 3 .

【0067】次に、第1の実施形態と同様にして、スパ
ッタリング法により、窒化チタン膜13の上に、100
nm程度の厚さを有するタングステン膜14を成膜した
後、図1(b)に示すように、タングステン膜14と窒
化チタン膜13との積層膜、及びシリコン窒化酸化膜1
2をパターニングして、ゲート電極15及びゲート絶縁
膜16を形成する。
Next, in the same manner as in the first embodiment, the titanium nitride film 13 is sputtered on the titanium nitride film 13 by sputtering.
After forming the tungsten film 14 having a thickness of about nm, as shown in FIG. 1B, a laminated film of the tungsten film 14 and the titanium nitride film 13 and the silicon oxynitride film 1 are formed.
2 is patterned to form a gate electrode 15 and a gate insulating film 16.

【0068】次に、第1の実施形態と同様にして、ゲー
ト電極15の側面にサイドウォール17を形成すると共
に、半導体基板10中にソース領域又はドレイン領域と
なる不純物拡散層18を形成した後、図1(c)に示す
ように、層間絶縁膜19、コンタクト20及び配線層2
1を形成する。
Next, similarly to the first embodiment, after forming the sidewall 17 on the side surface of the gate electrode 15 and forming the impurity diffusion layer 18 to be the source region or the drain region in the semiconductor substrate 10, As shown in FIG. 1C, the interlayer insulating film 19, the contact 20, and the wiring layer 2
1 is formed.

【0069】第3の実施形態のように、窒化チタン膜1
3に対してNH3 の雰囲気中において急速加熱処理を施
すと、図6に示すように、窒化チタン膜13中に存在す
るClが蒸発するため、窒化チタン膜13中の残留塩素
が低減する。また、NH3 の雰囲気中における熱処理を
施すため、第2の実施形態と同様、窒化チタン膜13中
に存在する未反応のTiCl4 とNH3 とが反応してH
Clが生成され、生成されたHClが蒸発する現象も起
きる。
As in the third embodiment, the titanium nitride film 1
When 3 is subjected to the rapid heat treatment in the atmosphere of NH 3 , Cl existing in the titanium nitride film 13 is evaporated as shown in FIG. 6, so that the residual chlorine in the titanium nitride film 13 is reduced. Further, since the heat treatment is performed in the atmosphere of NH 3 , the unreacted TiCl 4 and NH 3 existing in the titanium nitride film 13 react with each other, as in the second embodiment.
A phenomenon occurs in which Cl is generated and the generated HCl evaporates.

【0070】従って、第3の実施形態によると、第1の
実施形態により得られる各効果に加えて、窒化チタン膜
13中の残留塩素を低減して、ゲートリーク電流の低減
及びゲート絶縁膜表面での膜剥がれの防止を図ることが
できる。
Therefore, according to the third embodiment, in addition to the effects obtained by the first embodiment, residual chlorine in the titanium nitride film 13 is reduced to reduce the gate leak current and the surface of the gate insulating film. It is possible to prevent peeling of the film.

【0071】また、第3の実施形態によると、急速加熱
処理により残留塩素を蒸発させるため、半導体基板10
に長時間の熱処理が施されないので、半導体素子が熱処
理により受けるダメージを抑制することができる。
Further, according to the third embodiment, since the residual chlorine is evaporated by the rapid heat treatment, the semiconductor substrate 10
Since the heat treatment is not performed for a long time, the semiconductor element can be prevented from being damaged by the heat treatment.

【0072】尚、第3の実施形態においては、アンモニ
アガス雰囲気中において急速加熱処理を行なったが、こ
れに代えて、窒素ガス雰囲気、窒素ガスと水素ガスとの
混合ガス雰囲気、アルゴンガス雰囲気又は真空中におい
て急速加熱処理を行なってもよい。
In the third embodiment, the rapid heat treatment is performed in an ammonia gas atmosphere, but instead of this, a nitrogen gas atmosphere, a mixed gas atmosphere of nitrogen gas and hydrogen gas, an argon gas atmosphere or The rapid heat treatment may be performed in vacuum.

【0073】また、第3の実施形態においては、窒化チ
タン膜13を成膜するためのソースガスとしてTiCl
4とNH3との混合ガスを用いたが、これに代えて、Ti
4とNH3 との混合ガス又はTiBr4 とNH3 との
混合ガスを用いて窒化チタン膜13を成膜してもよい。
この場合にも、窒化チタン膜13に対して急速加熱処理
を施すことにより、窒化チタン膜13中の残存するヨウ
素又は臭素を低減することができる。
In the third embodiment, TiCl 2 is used as the source gas for forming the titanium nitride film 13.
A mixed gas of 4 and NH 3 was used, but instead of this, Ti
The titanium nitride film 13 may be formed using a mixed gas of I 4 and NH 3 or a mixed gas of TiBr 4 and NH 3 .
Also in this case, the rapid heat treatment of the titanium nitride film 13 can reduce the residual iodine or bromine in the titanium nitride film 13.

【0074】(第4の実施形態)以下、本発明の第4実
施形態として、n型MOSFETを有する半導体装置の
製造方法について、図1(a)〜(c)を参照しながら
説明する。
(Fourth Embodiment) As a fourth embodiment of the present invention, a method of manufacturing a semiconductor device having an n-type MOSFET will be described below with reference to FIGS.

【0075】まず、図1(a)に示すように、第1の実
施形態と同様にして、例えばp型シリコン基板からなる
半導体基板10の表面部に素子分離領域11を形成した
後、半導体基板10の上にゲート絶縁膜となる2nm程
度の厚さを有するシリコン窒化酸化膜12を形成する。
First, as shown in FIG. 1A, the element isolation region 11 is formed on the surface portion of the semiconductor substrate 10 made of, for example, a p-type silicon substrate as in the first embodiment, and then the semiconductor substrate is formed. A silicon oxynitride film 12 having a thickness of about 2 nm to be a gate insulating film is formed on 10.

【0076】次に、650℃程度の温度下において、T
iCl4 とNH3 との混合ガスをソースガスとして用い
るCVD法により、シリコン窒化酸化膜12の上に、1
0nm程度の厚さを有する窒化チタン膜13を成膜す
る。
Next, at a temperature of about 650 ° C., T
1 is formed on the silicon oxynitride film 12 by the CVD method using a mixed gas of iCl 4 and NH 3 as a source gas.
A titanium nitride film 13 having a thickness of about 0 nm is formed.

【0077】次に、第1の実施形態と同様にして、スパ
ッタリング法により、窒化チタン膜13の上に、100
nm程度の厚さを有するタングステン膜14を成膜した
後、図1(b)に示すように、タングステン膜14と窒
化チタン膜13との積層膜、及びシリコン窒化酸化膜1
2をパターニングして、ゲート電極15及びゲート絶縁
膜16を形成する。
Next, in the same manner as in the first embodiment, the titanium nitride film 13 is deposited on the titanium nitride film 13 by the sputtering method.
After forming the tungsten film 14 having a thickness of about nm, as shown in FIG. 1B, a laminated film of the tungsten film 14 and the titanium nitride film 13 and the silicon oxynitride film 1 are formed.
2 is patterned to form a gate electrode 15 and a gate insulating film 16.

【0078】次に、第1の実施形態と同様にして、ゲー
ト電極15の側面にサイドウォール17を形成すると共
に、半導体基板10中にソース領域又はドレイン領域と
なる不純物拡散層18を形成した後、図1(c)に示す
ように、層間絶縁膜19、コンタクト20及び配線層2
1を形成する。
Next, similarly to the first embodiment, after forming the sidewall 17 on the side surface of the gate electrode 15 and forming the impurity diffusion layer 18 to be the source region or the drain region in the semiconductor substrate 10, As shown in FIG. 1C, the interlayer insulating film 19, the contact 20, and the wiring layer 2
1 is formed.

【0079】第4の実施形態のように、高温の温度下で
窒化チタン膜を成膜するため、窒化チタン膜中の残留塩
素の濃度を低減することができる。
Since the titanium nitride film is formed at a high temperature as in the fourth embodiment, the concentration of residual chlorine in the titanium nitride film can be reduced.

【0080】図7は、窒化チタン膜13の表面からの深
さと、XPSを用いて測定した窒化膜13中の塩素濃度
との関係を示している。図7において、破線は第1の実
施形態(490℃で成膜された窒化チタン膜13に対し
て熱処理を施さない場合)を示し、実線は第4の実施形
態(650℃で成膜された窒化チタン膜13に対して熱
処理を施さない場合)を示している。尚、図7におい
て、一点鎖線で示す部分は、窒化チタン膜13の表面で
の汚染に起因するものであり、二点鎖線で示す部分は測
定誤差である。
FIG. 7 shows the relationship between the depth from the surface of the titanium nitride film 13 and the chlorine concentration in the nitride film 13 measured using XPS. In FIG. 7, the broken line shows the first embodiment (when the titanium nitride film 13 formed at 490 ° C. is not subjected to heat treatment), and the solid line shows the fourth embodiment (formed at 650 ° C.). The case where no heat treatment is applied to the titanium nitride film 13 is shown. Note that, in FIG. 7, the portion indicated by the alternate long and short dash line is due to contamination on the surface of the titanium nitride film 13, and the portion indicated by the alternate long and two short dashes line is a measurement error.

【0081】図7から分かるように、第4の実施形態の
ように、650℃の温度下で窒化チタン膜13を成膜す
ると、窒化チタン膜13中の塩素濃度を2at%程度に
大きく低減することができる。
As can be seen from FIG. 7, when the titanium nitride film 13 is formed at a temperature of 650 ° C. as in the fourth embodiment, the chlorine concentration in the titanium nitride film 13 is greatly reduced to about 2 at%. be able to.

【0082】図8は、窒化チタン膜13の成膜温度と膜
中の塩素濃度との関係を示しており、図8において、○
は熱処理前の膜中の塩素濃度を示し、●は1000℃の
温度下での30秒間の熱処理後の膜中の塩素濃度を示し
ている。図8から、熱処理前及び熱処理後の膜中の塩素
濃度は、成膜温度が高くなればなるほど低くなることが
分かる。
FIG. 8 shows the relationship between the film formation temperature of the titanium nitride film 13 and the chlorine concentration in the film. In FIG.
Indicates the chlorine concentration in the film before the heat treatment, and ● indicates the chlorine concentration in the film after the heat treatment for 30 seconds at a temperature of 1000 ° C. It can be seen from FIG. 8 that the chlorine concentration in the film before and after the heat treatment becomes lower as the film forming temperature becomes higher.

【0083】図9は、3.5nmの厚さを持つゲート絶
縁膜16の上に、TiCl4とNH3との混合ガスからな
るソースガスを用いるCVD法により、650℃の成膜
温度(第4の実施形態)及び490℃の成膜温度(第1
の実施形態)で成膜された窒化チタン膜13の残留塩素
濃度と、窒化チタン膜13に対して1000℃の温度下
で10秒間の熱処理を施した場合のMOSキャパシタの
ゲートリーク電流値を示している。
FIG. 9 shows that a film forming temperature (first temperature) of 650 ° C. is formed on the gate insulating film 16 having a thickness of 3.5 nm by a CVD method using a source gas composed of a mixed gas of TiCl 4 and NH 3 . No. 4 embodiment) and a film forming temperature of 490 ° C. (first
2) shows the residual chlorine concentration of the titanium nitride film 13 formed in Embodiment 1) and the gate leakage current value of the MOS capacitor when the titanium nitride film 13 is heat-treated at a temperature of 1000 ° C. for 10 seconds. ing.

【0084】図9から、成膜温度が高くなると、熱処理
後の残留塩素の量は少なくなり、これに起因してゲート
リーク電流が低減することが分かる。このことから、第
4の実施形態によると、ソース領域又はドレイン領域と
なる不純物拡散層18を活性化するための1000℃程
度の熱処理が施されても、ゲートリーク電流を抑制でき
ることが分かる。
It can be seen from FIG. 9 that as the film forming temperature becomes higher, the amount of residual chlorine after the heat treatment becomes smaller, which causes the gate leakage current to decrease. From this, it is understood that according to the fourth embodiment, the gate leak current can be suppressed even if the heat treatment at about 1000 ° C. for activating the impurity diffusion layer 18 to be the source region or the drain region is performed.

【0085】図10は、2.4nmの厚さを持つゲート
絶縁膜16の上に、TiCl4 とNH3 との混合ガスか
らなるソースガスを用いるCVD法により、650℃の
成膜温度(第4の実施形態)及び490℃の成膜温度
(第1の実施形態)で成膜された窒化チタン膜13に対
して行なった熱処理温度と、MOSキャパシタのゲート
リーク電流値との関係を示している。
FIG. 10 shows that a film formation temperature (first temperature) of 650 ° C. is formed on the gate insulating film 16 having a thickness of 2.4 nm by a CVD method using a source gas composed of a mixed gas of TiCl 4 and NH 3 . 4 embodiment) and the temperature of heat treatment performed on the titanium nitride film 13 formed at the film forming temperature of 490 ° C. (first embodiment) and the gate leakage current value of the MOS capacitor. There is.

【0086】図10から、第4の実施形態によると、窒
化チタン膜13に対して熱処理が施されても、ゲートリ
ーク電流は殆ど変化しないことが分かる。
From FIG. 10, it is understood that according to the fourth embodiment, the gate leak current hardly changes even when the titanium nitride film 13 is heat-treated.

【0087】第4の実施形態によると、第1の実施形態
により得られる各効果に加えて、窒化チタン膜13中の
残留塩素を低減して、ゲートリーク電流の低減及びゲー
ト絶縁膜表面での膜剥がれの防止を図ることができる。
According to the fourth embodiment, in addition to the effects obtained by the first embodiment, the residual chlorine in the titanium nitride film 13 is reduced to reduce the gate leak current and the surface of the gate insulating film. It is possible to prevent film peeling.

【0088】また、第4の実施形態によると、高温で窒
化チタン膜13を成膜するため、低温での成膜に比べて
成膜レートが高くなるため、膜厚の小さい窒化チタン膜
13を形成することは困難になるが、20nm程度の厚
さを有する窒化チタン膜13を成膜することは可能であ
る。
Further, according to the fourth embodiment, since the titanium nitride film 13 is formed at a high temperature, the film formation rate is higher than that at a low temperature. Therefore, the titanium nitride film 13 having a small film thickness is formed. Although difficult to form, it is possible to form the titanium nitride film 13 having a thickness of about 20 nm.

【0089】尚、第4の実施形態においては、窒化チタ
ン膜13を成膜するためのソースガスとしてTiCl4
とNH3との混合ガスを用いたが、これに代えて、Ti
4 とNH3 との混合ガス又はTiBr4 とNH3 との
混合ガスを用いて窒化チタン膜13を成膜してもよい。
この場合にも、窒化チタン膜13中の残存するヨウ素又
は臭素を低減することができる。
In the fourth embodiment, TiCl 4 is used as the source gas for forming the titanium nitride film 13.
A mixed gas of NH 3 and NH 3 was used, but instead of this, Ti
The titanium nitride film 13 may be formed using a mixed gas of I 4 and NH 3 or a mixed gas of TiBr 4 and NH 3 .
Also in this case, the residual iodine or bromine in the titanium nitride film 13 can be reduced.

【0090】(第5の実施形態)以下、本発明の第5の
実施形態として、n型MOSFET及び容量素子を有す
る半導体装置の製造方法について、図11(a)〜
(c)及び図12(a)〜(c)を参照しながら説明す
る。
(Fifth Embodiment) Hereinafter, as a fifth embodiment of the present invention, a method of manufacturing a semiconductor device having an n-type MOSFET and a capacitor will be described with reference to FIGS.
This will be described with reference to (c) and FIGS. 12 (a) to 12 (c).

【0091】まず、図11(a)に示すように、例えば
p型シリコン基板からなる半導体基板30の表面部に周
知の方法により素子分離領域31を形成した後、半導体
基板30の上に2nm程度の厚さを有しゲート絶縁膜と
なるシリコン窒化酸化膜32を形成する。
First, as shown in FIG. 11A, an element isolation region 31 is formed on the surface portion of a semiconductor substrate 30 made of, for example, a p-type silicon substrate by a known method, and then the semiconductor substrate 30 is provided with an area of about 2 nm. Forming a silicon oxynitride film 32 having a thickness of 1 to serve as a gate insulating film.

【0092】次に、TiCl4 及びNH3 をソースガス
として用いると共に490℃程度の成膜温度でCVD法
を行なうことにより、シリコン窒化酸化膜32の上に、
10〜20nm程度の厚さを有し、下層のゲート電極及
び容量下部電極となる窒化チタン膜33を成膜した後、
該窒化チタン膜33の上に、5〜10nm程度の厚さを
有し容量絶縁膜となるシリコン酸化膜34を形成する。
Next, TiCl 4 and NH 3 are used as source gases, and a CVD method is performed at a film forming temperature of about 490 ° C. to form a film on the silicon nitride oxide film 32.
After forming a titanium nitride film 33 having a thickness of about 10 to 20 nm and serving as a lower gate electrode and a capacitor lower electrode,
A silicon oxide film 34 having a thickness of about 5 to 10 nm and serving as a capacitance insulating film is formed on the titanium nitride film 33.

【0093】次に、図11(b)に示すように、シリコ
ン酸化膜34の上に第1のレジストパターン35を形成
した後、シリコン酸化膜34に対して第1のレジストパ
ターン35をマスクとして例えば希フッ酸溶液を用いて
エッチングを行なって、シリコン酸化膜34からなる容
量絶縁膜34Bを形成する。
Next, as shown in FIG. 11B, after forming a first resist pattern 35 on the silicon oxide film 34, the silicon oxide film 34 is masked with the first resist pattern 35. For example, etching is performed using a dilute hydrofluoric acid solution to form the capacitance insulating film 34B made of the silicon oxide film 34.

【0094】次に、図11(c)に示すように、第1の
レジストパターン35を除去した後、スパッタリング法
により、窒化チタン膜33及び容量絶縁膜34Bの上
に、100nm程度の厚さを有し、上層のゲート電極及
び容量上部電極となるタングステン膜36を成膜した
後、該タングステン膜36の上に、100nm程度の厚
さを有し、ハードマスクとなるシリコン窒化膜37を形
成する。
Next, as shown in FIG. 11C, after removing the first resist pattern 35, a thickness of about 100 nm is formed on the titanium nitride film 33 and the capacitor insulating film 34B by a sputtering method. After forming the tungsten film 36 which has the upper gate electrode and the capacitor upper electrode, a silicon nitride film 37 having a thickness of about 100 nm and serving as a hard mask is formed on the tungsten film 36. .

【0095】次に、図12(a)に示すように、シリコ
ン窒化膜37の上に第2のレジストパターン38を形成
した後、シリコン窒化膜37に対して第2のレジストパ
ターン38をマスクとしてエッチングを行なって、図1
2(b)に示すように、シリコン窒化膜37からなるハ
ードマスク37Aを形成する。
Next, as shown in FIG. 12A, after forming a second resist pattern 38 on the silicon nitride film 37, the second resist pattern 38 is used as a mask for the silicon nitride film 37. Figure 1 after etching
As shown in FIG. 2B, a hard mask 37A made of the silicon nitride film 37 is formed.

【0096】次に、第2のレジストパターン38を除去
した後、タングステン膜36、窒化チタン膜33及びシ
リコン窒化酸化膜32に対してハードマスク37Aを用
いてパターニングして、タングステン膜36からなる上
層のゲート電極36A及び容量上部電極36B、窒化チ
タン膜33からなる下層のゲート電極33A及び容量下
部電極33B、並びにシリコン窒化酸化膜32からなる
ゲート絶縁膜32A及びパターン化された絶縁膜32B
を形成する。これによって、上層のゲート電極36A及
び下層のゲート電極33Aからなるゲート電極39と、
容量上部電極36B、容量絶縁膜34B及び容量下部電
極36Bからなる容量素子40とが形成される。
Next, after removing the second resist pattern 38, the tungsten film 36, the titanium nitride film 33 and the silicon oxynitride film 32 are patterned using a hard mask 37A to form an upper layer of the tungsten film 36. Gate electrode 36A and capacitor upper electrode 36B, lower gate electrode 33A and capacitor lower electrode 33B made of titanium nitride film 33, and gate insulating film 32A made of silicon oxynitride film 32 and patterned insulating film 32B.
To form. Thereby, the gate electrode 39 composed of the upper-layer gate electrode 36A and the lower-layer gate electrode 33A,
A capacitance element 40 including the capacitance upper electrode 36B, the capacitance insulating film 34B, and the capacitance lower electrode 36B is formed.

【0097】次に、周知の方法により、図12(c)に
示すように、ゲート電極39及び容量素子40の側面に
サイドウォール41を形成すると共に、半導体基板30
にソース又はドレインとなる不純物拡散層を42を形成
する。
Next, as shown in FIG. 12C, a sidewall 41 is formed on the side surfaces of the gate electrode 39 and the capacitor 40 by a known method, and the semiconductor substrate 30 is formed.
Then, an impurity diffusion layer 42 to be a source or a drain is formed.

【0098】次に、ゲート電極39及び容量素子40の
上に全面に亘って層間絶縁膜43を形成した後、該層間
絶縁膜43にコンタクトホールを形成する。次に、層間
絶縁膜43の上にコンタクトホールが充填されるように
金属膜を堆積した後、該金属膜をパターニングして、コ
ンタクト及び金属配線44を形成する。
Next, after forming an interlayer insulating film 43 over the entire surface of the gate electrode 39 and the capacitor 40, a contact hole is formed in the interlayer insulating film 43. Next, after depositing a metal film on the interlayer insulating film 43 so as to fill the contact hole, the metal film is patterned to form a contact and a metal wiring 44.

【0099】従って、第5の実施形態によると、上層の
ゲート電極36Aとなるタングステン膜36をパターニ
ングして容量上部電極36Bを形成すると共に、下層の
ゲート電極33Aとなる窒化チタン膜33をパターニン
グして容量下部電極33Bを形成するので、第1の実施
形態により得られる各効果に加えて、工程数の増加を招
くことなく容量素子を形成できるという効果も得ること
ができる。
Therefore, according to the fifth embodiment, the tungsten film 36 to be the upper gate electrode 36A is patterned to form the capacitor upper electrode 36B, and the titanium nitride film 33 to be the lower gate electrode 33A is patterned. Since the capacitor lower electrode 33B is formed by using the capacitor lower electrode 33B, in addition to the effects obtained by the first embodiment, it is possible to obtain the effect that the capacitor element can be formed without increasing the number of steps.

【0100】また、容量上部電極36Bはタングステン
膜36からなり且つ容量下部電極33Bは窒化チタン膜
33からなるため、導電性の不純物が導入された多結晶
シリコン膜からなる電極のように、製造工程中の熱処理
に起因して起きる、電極の特性のばらつき及び高周波特
性の劣化は発生しない。すなわち、第6の実施形態によ
ると、プロセスの低減のみならず容量素子の特性の向上
も実現することができる。
Further, since the capacitive upper electrode 36B is made of the tungsten film 36 and the capacitive lower electrode 33B is made of the titanium nitride film 33, the manufacturing process is performed like an electrode made of a polycrystalline silicon film into which conductive impurities are introduced. Variations in the characteristics of the electrodes and deterioration of the high-frequency characteristics caused by the heat treatment inside do not occur. That is, according to the sixth embodiment, not only the number of processes can be reduced, but also the characteristics of the capacitive element can be improved.

【0101】(第6の実施形態)以下、本発明の第6の
実施形態として、n型MOSFET及び抵抗体を有する
半導体装置の製造方法について、図13(a)〜
(c)、図14(a)〜(c)、図15(a)、(b)
及び図16(a)〜(c)を参照しながら説明する。
(Sixth Embodiment) Hereinafter, as a sixth embodiment of the present invention, a method for manufacturing a semiconductor device having an n-type MOSFET and a resistor will be described with reference to FIGS.
(C), FIG. 14 (a) to (c), FIG. 15 (a), (b)
16 (a) to 16 (c).

【0102】まず、図13(a)に示すように、例えば
p型シリコン基板からなる半導体基板50の表面部に周
知の方法により素子分離領域51を形成した後、半導体
基板50の上に2nm程度の厚さを有しゲート絶縁膜と
なるシリコン窒化酸化膜52を形成する。
First, as shown in FIG. 13A, an element isolation region 51 is formed on the surface of a semiconductor substrate 50 made of, for example, a p-type silicon substrate by a known method, and then the semiconductor substrate 50 is formed to have a thickness of about 2 nm. Forming a silicon oxynitride film 52 which has a thickness of and serves as a gate insulating film.

【0103】次に、TiCl4 及びNH3 をソースガス
として用いると共に490℃程度の成膜温度でCVD法
を行なうことにより、シリコン窒化酸化膜52の上に、
10〜20nm程度の厚さを有し、下層のゲート電極及
び抵抗体となる窒化チタン膜53を成膜した後、該窒化
チタン膜53の上に、20〜50nm程度の厚さを有し
抵抗体を形成するための第1のハードマスク54A(図
13(b)を参照)となるシリコン酸化膜54を形成す
る。尚、図16(a)に示すように、シリコン酸化膜5
4の厚さt1 としては、素子分離領域51が半導体基板
50から突出している高さt2 とほぼ等しくなるように
する。このようにする理由については後述する。
Next, TiCl 4 and NH 3 are used as source gases, and a CVD method is performed at a film forming temperature of about 490 ° C. to form a film on the silicon nitride oxide film 52.
After forming a titanium nitride film 53 having a thickness of about 10 to 20 nm and serving as a lower gate electrode and a resistor, a resistor having a thickness of about 20 to 50 nm is formed on the titanium nitride film 53. A silicon oxide film 54 to be a first hard mask 54A (see FIG. 13B) for forming a body is formed. As shown in FIG. 16A, the silicon oxide film 5
The thickness t 1 of the element 4 is set to be substantially equal to the height t 2 of the element isolation region 51 protruding from the semiconductor substrate 50. The reason for doing this will be described later.

【0104】次に、図13(b)に示すように、シリコ
ン酸化膜54の上に第1のレジストパターン55を形成
した後、シリコン酸化膜54に対して第1のレジストパ
ターン55をマスクとして例えば希フッ酸溶液を用いて
エッチングを行なって、シリコン酸化膜54からなる第
1のハードマスク54Aを形成する。
Next, as shown in FIG. 13B, after forming a first resist pattern 55 on the silicon oxide film 54, the first resist pattern 55 is used as a mask for the silicon oxide film 54. For example, etching is performed using a dilute hydrofluoric acid solution to form the first hard mask 54A made of the silicon oxide film 54.

【0105】次に、第1のレジストパターン55を除去
した後、図13(c)に示すように、スパッタリング法
により、窒化チタン膜53及び第1のハードマスク54
Aの上に、100nm程度の厚さを有し、上層のゲート
電極となるタングステン膜56を成膜した後、該タング
ステン膜56の上に、100nm程度の厚さを有し、ゲ
ート電極を形成するための第2のハードマスクとなるシ
リコン窒化膜57を形成する。
Next, after removing the first resist pattern 55, as shown in FIG. 13C, the titanium nitride film 53 and the first hard mask 54 are formed by the sputtering method.
After forming a tungsten film 56 having a thickness of about 100 nm on A as the upper gate electrode, a gate electrode having a thickness of about 100 nm is formed on the tungsten film 56. Then, a silicon nitride film 57 is formed which serves as a second hard mask.

【0106】次に、図14(a)に示すように、シリコ
ン窒化膜57の上に第2のレジストパターン58を形成
した後、シリコン窒化膜57に対して第2のレジストパ
ターン58をマスクとしてエッチングを行なって、図1
4(b)に示すように、シリコン窒化膜57からなる第
2のハードマスク57Aを形成する。この際、図16
(b)に示すように、タングステン膜56の段差部にシ
リコン窒化膜57からなるエッチング残り64が生じな
いように、タングステン膜56に対して選択性を有する
エッチングガス、例えばCHF3 とO2 との混合ガスを
主成分とするエッチングガスを用いると共に十分なオー
バーエッチングを行なうことが好ましい。
Next, as shown in FIG. 14A, after forming a second resist pattern 58 on the silicon nitride film 57, the second resist pattern 58 is used as a mask for the silicon nitride film 57. Figure 1 after etching
As shown in FIG. 4B, the second hard mask 57A made of the silicon nitride film 57 is formed. At this time, FIG.
As shown in (b), an etching gas having selectivity with respect to the tungsten film 56, such as CHF 3 and O 2, is used so that an etching residue 64 made of the silicon nitride film 57 does not occur in the step portion of the tungsten film 56. It is preferable to use an etching gas whose main component is the mixed gas of and to perform sufficient over-etching.

【0107】次に、第2のレジストパターン58を除去
した後、タングステン膜56に対して第2のハードマス
ク57Aを用いて、塩素系のガスを含むエッチングガス
によりエッチングを行なって、図14(c)に示すよう
に、タングステン膜56からなる上層のゲート電極56
Aを形成する。このエッチング工程においては、シリコ
ン酸化膜54からなる第1のハードマスク54Aが露出
するが、タングステン膜56のシリコン酸化膜54に対
するエッチング選択性は高いので、第1のハードマスク
54Aが消失する恐れはない。
Next, after removing the second resist pattern 58, the tungsten film 56 is etched with an etching gas containing a chlorine-based gas using the second hard mask 57A, as shown in FIG. As shown in c), the upper gate electrode 56 made of the tungsten film 56.
Form A. In this etching step, the first hard mask 54A made of the silicon oxide film 54 is exposed, but since the etching selectivity of the tungsten film 56 with respect to the silicon oxide film 54 is high, the first hard mask 54A may not disappear. Absent.

【0108】前述したように、シリコン酸化膜54の厚
さt1 は、素子分離領域51が半導体基板50から突出
している段差部の高さt2 とほぼ等しいため、図16
(c)に示すように、窒化チタン膜53の上における第
1のハードマスク54Aの側面に残存する第1のタング
ステン膜65aの厚さと、窒化チタン膜53の上におけ
る素子分離領域51の段差部と対応する部位に残存する
第2のタングステン膜65bの厚さとはほぼ等しい。こ
のため、第2のタングステン膜65bを完全に除去する
ためのオーバーエッチングによって、第1のタングステ
ン膜65aは除去される。尚、シリコン酸化膜54の厚
さt1 は、素子分離領域51が半導体基板50から突出
している段差部の高さt2 と同程度以下であればよい。
As described above, since the thickness t 1 of the silicon oxide film 54 is almost equal to the height t 2 of the step portion where the element isolation region 51 projects from the semiconductor substrate 50, the thickness t 1 of FIG.
As shown in (c), the thickness of the first tungsten film 65a remaining on the side surface of the first hard mask 54A on the titanium nitride film 53 and the step portion of the element isolation region 51 on the titanium nitride film 53. The thickness of the second tungsten film 65b remaining in the region corresponding to is approximately equal. Therefore, the first tungsten film 65a is removed by overetching to completely remove the second tungsten film 65b. The thickness t 1 of the silicon oxide film 54 may be equal to or less than the height t 2 of the step portion where the element isolation region 51 projects from the semiconductor substrate 50.

【0109】次に、窒化チタン膜53及びシリコン窒化
酸化膜52に対して、第1のハードマスク54A及び第
2のハードマスク57Aを用いてパターニングすること
により、図15(a)に示すように、窒化チタン膜53
からなる下層のゲート電極53A及び抵抗体53Bを形
成すると共に、シリコン窒化酸化膜52からなるゲート
絶縁膜52A及びパターン化された絶縁膜52Bを形成
する。
Next, the titanium nitride film 53 and the silicon oxynitride film 52 are patterned by using the first hard mask 54A and the second hard mask 57A, as shown in FIG. , Titanium nitride film 53
A lower gate electrode 53A and a resistor 53B are formed, and a gate insulating film 52A made of a silicon oxynitride film 52 and a patterned insulating film 52B are formed.

【0110】次に、周知の方法により、図15(b)に
示すように、上層のゲート電極56A及び下層のゲート
電極53Aからなるゲート電極59の側面にサイドウォ
ール60を形成すると共に、半導体基板50にソース又
はドレインとなる不純物拡散層を61を形成する。
Next, as shown in FIG. 15B, a sidewall 60 is formed on the side surface of the gate electrode 59 composed of the upper gate electrode 56A and the lower gate electrode 53A by a known method, and the semiconductor substrate is formed. An impurity diffusion layer 61 serving as a source or a drain is formed in 50.

【0111】次に、ゲート電極59及び抵抗体53Bの
上に全面に亘って層間絶縁膜62を形成した後、該層間
絶縁膜62にコンタクトホールを形成する。次に、層間
絶縁膜62の上にコンタクトホールが充填されるように
金属膜を堆積した後、該金属膜をパターニングして、コ
ンタクト及び金属配線63を形成する。
Next, after forming an interlayer insulating film 62 over the entire surface of the gate electrode 59 and the resistor 53B, a contact hole is formed in the interlayer insulating film 62. Next, after depositing a metal film on the interlayer insulating film 62 so as to fill the contact hole, the metal film is patterned to form a contact and a metal wiring 63.

【0112】従って、第6の実施形態によると、下層の
ゲート電極53Aとなる窒化チタン膜53をパターニン
グして抵抗体53Bを形成するため、第1の実施形態に
より得られる各効果に加えて、工程数の増加を招くこと
なく抵抗体53Bを形成できるという効果も得ることが
できる。
Therefore, according to the sixth embodiment, the titanium nitride film 53 to be the lower gate electrode 53A is patterned to form the resistor 53B. Therefore, in addition to the effects obtained by the first embodiment, It is also possible to obtain the effect that the resistor 53B can be formed without increasing the number of steps.

【0113】ところで、抵抗体53Bとなる窒化チタン
膜53は、導電体であるが、150〜250μΩ・cm
と抵抗率が高いと共に膜厚も10〜20nmと薄いの
で、約200Ω/□と十分に高いシート抵抗値を実現で
きる。
By the way, the titanium nitride film 53 to be the resistor 53B, which is a conductor, is 150 to 250 μΩ · cm.
Since the resistivity is high and the film thickness is as thin as 10 to 20 nm, a sufficiently high sheet resistance value of about 200Ω / □ can be realized.

【0114】また、抵抗体53Bは、窒化チタン膜53
からなるため、導電性の不純物が導入された多結晶シリ
コン膜からなる抵抗体のように、製造工程中の熱処理に
起因して起きる、抵抗体の特性のばらつき及び高周波特
性の劣化は発生しない。すなわち、第6の実施形態によ
ると、プロセスの低減のみならず抵抗体53Bの特性の
向上も実現することができる。
The resistor 53B is the titanium nitride film 53.
Therefore, unlike the resistor made of a polycrystalline silicon film into which conductive impurities are introduced, the characteristic variations of the resistor and the deterioration of the high frequency characteristic caused by the heat treatment during the manufacturing process do not occur. That is, according to the sixth embodiment, not only the number of processes can be reduced but also the characteristics of the resistor 53B can be improved.

【0115】[0115]

【発明の効果】本発明に係る半導体装置の製造方法によ
ると、ゲート絶縁膜となる絶縁膜の上に、CVD法によ
り窒化チタン膜を成膜するため、絶縁膜が物理的なダメ
ージを受けないので、該絶縁膜からなるゲート絶縁膜の
信頼性が向上する。このため、高性能且つ高信頼性のM
OSFETを製造することができる。
According to the method of manufacturing a semiconductor device of the present invention, since the titanium nitride film is formed by the CVD method on the insulating film to be the gate insulating film, the insulating film is not physically damaged. Therefore, the reliability of the gate insulating film made of the insulating film is improved. Therefore, M of high performance and high reliability
OSFETs can be manufactured.

【0116】本発明に係る第1の半導体装置によると、
信頼性に優れたゲート電極と、電極の特性のばらつき及
び高周波特性の劣化が少ない容量素子とを備えた半導体
装置を実現できる。
According to the first semiconductor device of the present invention,
A semiconductor device including a highly reliable gate electrode and a capacitor with less variation in electrode characteristics and less deterioration in high-frequency characteristics can be realized.

【0117】本発明に係る第2の半導体装置によると、
信頼性に優れたゲート電極と、シート抵抗値の高い抵抗
体とを備えた半導体装置を実現できる。
According to the second semiconductor device of the present invention,
It is possible to realize a semiconductor device including a highly reliable gate electrode and a resistor having a high sheet resistance value.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(c)は第1〜第4の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
1A to 1C are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to first to fourth embodiments.

【図2】(a)は窒化チタン膜の上にCVD法により成
膜されたタングステン膜の結晶構造を示し示す断面図で
あり、(b)は窒化チタン膜の上にスパッタリング法に
より成膜されたタングステン膜の結晶構造を示す断面図
である。
FIG. 2 (a) is a cross-sectional view showing a crystal structure of a tungsten film formed on a titanium nitride film by a CVD method, and FIG. 2 (b) is a film formed on a titanium nitride film by a sputtering method. FIG. 4 is a cross-sectional view showing a crystal structure of a tungsten film.

【図3】下層の窒化チタン膜と上層のタングステン膜と
の積層膜に対して1000℃程度の熱処理が施されたと
きの問題点を説明する断面図である。
FIG. 3 is a cross-sectional view illustrating a problem when a heat treatment at about 1000 ° C. is performed on a laminated film of a lower titanium nitride film and an upper tungsten film.

【図4】第2の実施形態に係る半導体装置の製造方法の
効果を説明する断面図である。
FIG. 4 is a cross-sectional view illustrating an effect of the method for manufacturing a semiconductor device according to the second embodiment.

【図5】第1及び第2の実施形態により得られた窒化チ
タン膜の表面からの深さと、該窒化チタン膜中の塩素濃
度との関係を示す図である。
FIG. 5 is a diagram showing the relationship between the depth from the surface of the titanium nitride film obtained by the first and second embodiments and the chlorine concentration in the titanium nitride film.

【図6】第3の実施形態に係る半導体装置の製造方法の
効果を説明する断面図である。
FIG. 6 is a cross-sectional view illustrating an effect of the method for manufacturing a semiconductor device according to the third embodiment.

【図7】第1及び第4の実施形態により得られた窒化チ
タン膜の表面からの深さと、該窒化チタン膜中の塩素濃
度との関係を示す図である。
FIG. 7 is a diagram showing the relationship between the depth from the surface of the titanium nitride film obtained by the first and fourth embodiments and the chlorine concentration in the titanium nitride film.

【図8】第4の実施形態において、窒化チタン膜の成膜
温度と膜中の塩素濃度との関係を示す図である。
FIG. 8 is a diagram showing the relationship between the film formation temperature of a titanium nitride film and the chlorine concentration in the film in the fourth embodiment.

【図9】第1及び第4の実施形態により得られた窒化チ
タン膜における、残留塩素濃度と、該窒化チタン膜に対
して熱処理を施した場合のMOSキャパシタのゲートリ
ーク電流値とを示す図である。
FIG. 9 is a diagram showing a residual chlorine concentration in a titanium nitride film obtained by the first and fourth embodiments and a gate leak current value of a MOS capacitor when the titanium nitride film is heat-treated. Is.

【図10】第1及び第4の実施形態により得られた窒化
チタン膜に対する熱処理の温度と、MOSキャパシタの
ゲートリーク電流値との関係を示す図である。
FIG. 10 is a diagram showing the relationship between the temperature of the heat treatment for the titanium nitride film obtained in the first and fourth embodiments and the gate leakage current value of the MOS capacitor.

【図11】(a)〜(c)は第5の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
11A to 11C are cross-sectional views showing each step of the method of manufacturing a semiconductor device according to the fifth embodiment.

【図12】(a)〜(c)は第5の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
12A to 12C are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the fifth embodiment.

【図13】(a)〜(c)は第6の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
13A to 13C are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the sixth embodiment.

【図14】(a)〜(c)は第6の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
14A to 14C are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the sixth embodiment.

【図15】(a)、(b)は第6の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
15A and 15B are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the sixth embodiment.

【図16】(a)〜(c)は第6の実施形態に係る半導
体装置の製造方法の各工程における留意点を説明する断
面図である。
16A to 16C are cross-sectional views illustrating points to be noted in each step of the method for manufacturing a semiconductor device according to the sixth embodiment.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 素子分離領域 12 シリコン窒化酸化膜 13 窒化チタン膜 14 タングステン膜 15 ゲート電極 16 ゲート絶縁膜 17 サイドウォール 18 不純物拡散層 19 層間絶縁膜 20 コンタクト 21 配線層 30 半導体基板 31 素子分離領域 32 シリコン窒化酸化膜 32A ゲート絶縁膜 32B パターン化された絶縁膜 33 窒化チタン膜 33A 下層のゲート電極 33B 容量下部電極 34 シリコン酸化膜 34B 容量絶縁膜 35 第1のレジストパターン 36 タングステン膜 36A 上層のゲート電極 36B 容量上部電極 37 シリコン窒化膜 37A ハードマスク 38 第2のレジストパターン 39 ゲート電極 40 容量素子 41 サイドウォール 42 不純物拡散層 43 層間絶縁膜 44 金属配線 50 半導体基板 51 素子分離領域 52 シリコン窒化酸化膜 52A ゲート絶縁膜 52B パターン化された絶縁膜 53 窒化チタン膜 53A 下層のゲート電極 53B 抵抗体 54 シリコン酸化膜 54A 第1のハードマスク 55 第1のレジストパターン 56 タングステン膜 56A 上層のゲート電極 57 シリコン窒化膜 57A 第2のハードマスク 58 第2のレジストパターン 59 ゲート電極 60 サイドウォール 61 不純物拡散層 62 層間絶縁膜 63 金属配線 64 エッチング残り 65a 第1のタングステン膜 65b 第2のタングステン膜 10 Semiconductor substrate 11 Element isolation region 12 Silicon oxynitride film 13 Titanium nitride film 14 Tungsten film 15 Gate electrode 16 Gate insulating film 17 Sidewall 18 Impurity diffusion layer 19 Interlayer insulation film 20 contacts 21 wiring layer 30 Semiconductor substrate 31 element isolation region 32 Silicon oxynitride film 32A gate insulating film 32B patterned insulating film 33 Titanium nitride film 33A Lower layer gate electrode 33B Capacitance lower electrode 34 Silicon oxide film 34B Capacitance insulating film 35 First resist pattern 36 Tungsten film 36A Upper layer gate electrode 36B capacitance upper electrode 37 Silicon nitride film 37A hard mask 38 Second resist pattern 39 Gate electrode 40 capacitive element 41 Sidewall 42 Impurity diffusion layer 43 Interlayer insulation film 44 Metal wiring 50 Semiconductor substrate 51 element isolation region 52 Silicon oxynitride film 52A Gate insulation film 52B patterned insulating film 53 Titanium nitride film 53A Lower layer gate electrode 53B resistor 54 Silicon oxide film 54A First hard mask 55 First resist pattern 56 Tungsten film 56A Upper layer gate electrode 57 Silicon nitride film 57A Second hard mask 58 Second resist pattern 59 Gate electrode 60 sidewall 61 Impurity diffusion layer 62 Interlayer insulation film 63 Metal wiring 64 Etching remaining 65a First tungsten film 65b Second tungsten film

フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/04 H01L 27/06 102A 27/06 29/62 G 29/43 29/78 301G 29/78 (56)参考文献 特開2001−203276(JP,A) 特開2000−349285(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 Continuation of front page (51) Int.Cl. 7 Identification code FI H01L 27/04 H01L 27/06 102A 27/06 29/62 G 29/43 29/78 301G 29/78 (56) References JP 2001- 203276 (JP, A) JP 2000-349285 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/28

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上にゲート絶縁膜となる第1
の絶縁膜を形成する工程と、 前記第1の絶縁膜の上に化学気相成長法により窒化チタ
ン膜を成膜する工程と、 前記窒化チタン膜の上にスパッタリング法によりタング
ステン膜を成膜する工程と、 前記タングステン膜及び窒化チタン膜からなる積層膜を
パターニングして、前記積層膜からなるゲート電極を形
成する工程とを備え、 前記窒化チタン膜を成膜する工程は、前記窒化チタン膜
に対してアンモニア雰囲気中において熱処理を施す工程
を含むことを特徴とする半導体装置の製造方法。
1. A first gate insulating film formed on a semiconductor substrate.
Forming an insulating film, and forming a nitrided titanium film on the first insulating film by chemical vapor deposition.
And a tongue film formed on the titanium nitride film by a sputtering method.
A step of forming a stainless steel film, and a laminated film including the tungsten film and the titanium nitride film.
Pattern to form a gate electrode composed of the above-mentioned laminated film.
And a step of forming, a step of depositing said titanium nitride film, a method of manufacturing a semiconductor device which comprises a step of performing heat treatment in an ammonia atmosphere to the titanium nitride film.
【請求項2】 前記窒化チタン膜に対して熱処理を施す
工程は、前記窒化チタン膜を成膜したチャンバーと同一
のチャンバー内において行なわれることを特徴とする
求項1に記載の半導体装置の製造方法。
2. A step of performing heat treatment on the titanium nitride film, characterized in that it is performed in the titanium nitride film is formed chambers within the same chamber and
The method for manufacturing a semiconductor device according to claim 1 .
【請求項3】 半導体基板上にゲート絶縁膜となる第1
の絶縁膜を形成する工程と、 前記第1の絶縁膜の上に化学気相成長法により窒化チタ
ン膜を成膜する工程と、 前記窒化チタン膜の上にスパッタリング法によりタング
ステン膜を成膜する工程と、 前記タングステン膜及び窒化チタン膜からなる積層膜を
パターニングして、前記積層膜からなるゲート電極を形
成する工程とを備え、 前記窒化チタン膜を成膜する工程は、前記窒化チタン膜
に対して前記窒化チタン膜の成膜温度以上の温度で熱処
理を施す工程を含むことを特徴とする半導体装置の製造
方法。
3. A first gate insulating film formed on a semiconductor substrate.
Forming an insulating film, and forming a nitrided titanium film on the first insulating film by chemical vapor deposition.
And a tongue film formed on the titanium nitride film by a sputtering method.
A step of forming a stainless steel film, and a laminated film including the tungsten film and the titanium nitride film.
Pattern to form a gate electrode composed of the above-mentioned laminated film.
And a step of forming, a step of depositing said titanium nitride film, a semiconductor device which comprises a step of performing heat treatment at a deposition temperature higher than the temperature of the titanium nitride film with respect to the titanium nitride film Manufacturing method.
【請求項4】 前記熱処理はアンモニア雰囲気中におい
て行なわれることを特徴とする請求項3に記載の半導体
装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3 , wherein the heat treatment is performed in an ammonia atmosphere.
【請求項5】 半導体基板上にゲート絶縁膜となる第1
の絶縁膜を形成する工 程と、 前記第1の絶縁膜の上に化学気相成長法により窒化チタ
ン膜を成膜する工程と、 前記窒化チタン膜の上にスパッタリング法によりタング
ステン膜を成膜する工程と、 前記タングステン膜及び窒化チタン膜からなる積層膜を
パターニングして、前記積層膜からなるゲート電極を形
成する工程とを備え、 前記窒化チタン膜を成膜する工程は、600℃以上の温
度下で行なわれることを特徴とする半導体装置の製造方
法。
5. A first gate insulating film formed on a semiconductor substrate.
The insulating film and as factories to form the said titanium nitride by chemical vapor deposition on the first insulating film
And a tongue film formed on the titanium nitride film by a sputtering method.
A step of forming a stainless steel film, and a laminated film including the tungsten film and the titanium nitride film.
Pattern to form a gate electrode composed of the above-mentioned laminated film.
And a step of forming, a step of depositing said titanium nitride film, a method of manufacturing a semiconductor device characterized by carried out at a temperature of more than 600 ° C..
【請求項6】 半導体基板上にゲート絶縁膜となる第1
の絶縁膜を形成する工程と、 前記第1の絶縁膜の上に化学気相成長法により窒化チタ
ン膜を成膜する工程と、 前記窒化チタン膜の上にスパッタリング法によりタング
ステン膜を成膜する工程と、 前記タングステン膜及び窒化チタン膜からなる積層膜を
パターニングして、前記積層膜からなるゲート電極を形
成する工程と、 前記窒化チタン膜を成膜する工程と前記タングステン膜
を成膜する工程との間に、前記窒化チタン膜の上に第2
の絶縁膜を形成した後、前記第2の絶縁膜をパターニン
グして容量絶縁膜を形成する工程を備え、 前記積層膜をパターニングして前記ゲート電極を形成す
る工程は、前記タングステン膜からなる容量上部電極を
形成すると共に、前記窒化チタン膜からなる容量下部電
極を形成する工程を含むことを特徴とする半導体装置の
製造方法。
6. A first gate insulating film formed on a semiconductor substrate.
Forming an insulating film, and forming a nitrided titanium film on the first insulating film by chemical vapor deposition.
And a tongue film formed on the titanium nitride film by a sputtering method.
A step of forming a stainless steel film, and a laminated film including the tungsten film and the titanium nitride film.
Pattern to form a gate electrode composed of the above-mentioned laminated film.
A second step on the titanium nitride film between the step of forming, the step of forming the titanium nitride film and the step of forming the tungsten film.
After forming an insulating film, said second insulating film is patterned and a step of forming a capacitor insulating film, the step of forming the gate electrode by patterning the laminated film is composed of the tungsten film A method of manufacturing a semiconductor device, comprising: forming a capacitor upper electrode and forming a capacitor lower electrode made of the titanium nitride film.
【請求項7】 素子分離領域が形成された半導体基板上
にゲート絶縁膜となる第1の絶縁膜を形成する工程と、 前記第1の絶縁膜の上に化学気相成長法により窒化チタ
ン膜を成膜する工程と、 前記窒化チタン膜の上にスパッタリング法によりタング
ステン膜を成膜する工程と、 前記タングステン膜及び窒化チタン膜からなる積層膜を
パターニングして、前記積層膜からなるゲート電極を形
成する工程と、 前記窒化チタン膜を成膜する工程と前記タングステン膜
を成膜する工程との間に、前記窒化チタン膜の上に第2
の絶縁膜を形成した後、前記第2の絶縁膜をパターニン
グして、前記素子分離領域の上に前記第2の絶縁膜から
なるハードマスクを形成する工程を備え、 前記積層膜をパターニングして前記ゲート電極を形成す
る工程は、前記窒化チタン膜を前記ハードマスクを用い
てパターニングして前記窒化チタン膜からなる抵抗体を
形成する工程を含むことを特徴とする半導体装置の製造
方法。
7. A semiconductor substrate on which an element isolation region is formed.
A step of forming a first insulating film to be a gate insulating film on the first insulating film, and a titanium nitride film on the first insulating film by chemical vapor deposition.
And a tongue film formed on the titanium nitride film by a sputtering method.
A step of forming a stainless steel film, and a laminated film including the tungsten film and the titanium nitride film.
Pattern to form a gate electrode composed of the above-mentioned laminated film.
A second step on the titanium nitride film between the step of forming, the step of forming the titanium nitride film and the step of forming the tungsten film.
After forming the insulating film, patterning the second insulating film, and forming a hard mask composed of the second insulating film on the element isolation region, by patterning the stacked film The method of manufacturing a semiconductor device, wherein the step of forming the gate electrode by using the hard mask includes patterning the titanium nitride film to form a resistor made of the titanium nitride film.
【請求項8】 前記第2の絶縁膜の厚さは、前記素子分
離領域が前記半導体基板から突出している高さと同程度
以下であることを特徴とする請求項7に記載の半導体装
置の製造方法。
8. The manufacturing of a semiconductor device according to claim 7 , wherein the thickness of the second insulating film is equal to or less than the height of the element isolation region protruding from the semiconductor substrate. Method.
【請求項9】 半導体基板の上に形成されたゲート絶縁
膜と、 前記ゲート絶縁膜の上に 化学気相成長法により成膜され
た窒化チタン膜からなる下層のゲート電極と、前記窒化
チタン膜の上にスパッタリング法により成膜されたタン
グステン膜からなる上層のゲート電極とから構成される
積層ゲート電極と、 前記窒化チタン膜からなる容量下部電極と、前記容量下
部電極の上に形成された容量絶縁膜と、該容量絶縁膜の
上に形成された前記タングステン膜からなる容量上部電
極とから構成される容量素子とを備えていることを特徴
とする半導体装置。
9. A gate insulation formed on a semiconductor substrate.
Film, a lower gate electrode made of a titanium nitride film formed on the gate insulating film by a chemical vapor deposition method, and an upper layer made of a tungsten film formed on the titanium nitride film by a sputtering method. A stacked gate electrode composed of a gate electrode of, a capacitor lower electrode composed of the titanium nitride film, a capacitor insulating film formed on the capacitor lower electrode, and the capacitor insulating film formed on the capacitor insulating film. A semiconductor device comprising: a capacitive element composed of a capacitive upper electrode made of a tungsten film.
【請求項10】 半導体基板の上に形成されたゲート絶
縁膜と、 前記ゲート絶縁膜の上に 化学気相成長法により成膜され
た窒化チタン膜からなる下層のゲート電極と、前記窒化
チタン膜の上にスパッタリング法により成膜されたタン
グステン膜からなる上層のゲート電極とから構成される
積層ゲート電極と、 前記窒化チタン膜からなる抵抗体を備えていることを
特徴とする半導体装置。
10. A gate insulator formed on a semiconductor substrate.
An edge film, a lower gate electrode made of a titanium nitride film formed on the gate insulating film by a chemical vapor deposition method, and a tungsten film formed on the titanium nitride film by a sputtering method. A semiconductor device comprising: a stacked gate electrode including an upper gate electrode; and a resistor including the titanium nitride film.
JP2000301673A 2000-04-03 2000-10-02 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3420743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000301673A JP3420743B2 (en) 2000-04-03 2000-10-02 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000100306 2000-04-03
JP2000-100306 2000-04-03
JP2000301673A JP3420743B2 (en) 2000-04-03 2000-10-02 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001351877A JP2001351877A (en) 2001-12-21
JP3420743B2 true JP3420743B2 (en) 2003-06-30

Family

ID=26589315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000301673A Expired - Fee Related JP3420743B2 (en) 2000-04-03 2000-10-02 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3420743B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456829B1 (en) * 2002-06-17 2004-11-10 삼성전자주식회사 MIM capacitor compatible to dual damascene and method for fabricating the same
KR100811271B1 (en) * 2006-09-29 2008-03-07 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device
US8159040B2 (en) * 2008-05-13 2012-04-17 International Business Machines Corporation Metal gate integration structure and method including metal fuse, anti-fuse and/or resistor
JP2009283497A (en) 2008-05-19 2009-12-03 Nec Electronics Corp Semiconductor device and method of manufacturing the same
JP5285519B2 (en) * 2009-07-01 2013-09-11 パナソニック株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2001351877A (en) 2001-12-21

Similar Documents

Publication Publication Date Title
KR100302894B1 (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
US6451690B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
JP2978748B2 (en) Method for manufacturing semiconductor device
US6548389B2 (en) Semiconductor device and method for fabricating the same
US7371646B2 (en) Manufacture of insulated gate type field effect transistor
US6555455B1 (en) Methods of passivating an oxide surface subjected to a conductive material anneal
KR100755121B1 (en) Method for forming electrode structure and method for fabricating semiconductor device
US6277736B1 (en) Method for forming gate
JPH0794731A (en) Semiconductor device and its manufacturing method
JP3420743B2 (en) Semiconductor device and manufacturing method thereof
US20100151677A1 (en) Etch method in the manufacture of a semiconductor device
US20060115967A1 (en) Methods of manufacturing a semiconductor device
JP2705621B2 (en) Method for manufacturing semiconductor device
US6627504B1 (en) Stacked double sidewall spacer oxide over nitride
US20050095867A1 (en) Method of manufacturing semiconductor device
US6087259A (en) Method for forming bit lines of semiconductor devices
JP3376158B2 (en) Method for manufacturing semiconductor device
JPH07115198A (en) Method of manufacturing semiconductor device
JP3061027B2 (en) Method for manufacturing semiconductor device
JP2833530B2 (en) Method for manufacturing semiconductor device
US20040092123A1 (en) Method of manufacturing semiconductor device having silicide layer
JP3067433B2 (en) Method for manufacturing semiconductor device
JP2001203346A (en) Manufacturing method for semiconductor device
JP3765968B2 (en) Method for forming electrode structure and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees