JP3762162B2 - データバーストのタイミングロケーション推定方法 - Google Patents

データバーストのタイミングロケーション推定方法 Download PDF

Info

Publication number
JP3762162B2
JP3762162B2 JP29577799A JP29577799A JP3762162B2 JP 3762162 B2 JP3762162 B2 JP 3762162B2 JP 29577799 A JP29577799 A JP 29577799A JP 29577799 A JP29577799 A JP 29577799A JP 3762162 B2 JP3762162 B2 JP 3762162B2
Authority
JP
Japan
Prior art keywords
data burst
training sequence
receiver
value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29577799A
Other languages
English (en)
Other versions
JP2000209136A (ja
Inventor
ゾーウ ハイ
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JP2000209136A publication Critical patent/JP2000209136A/ja
Application granted granted Critical
Publication of JP3762162B2 publication Critical patent/JP3762162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/005Control of transmission; Equalising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、送信される無線信号中のトレーニングシーケンスの追跡に係り、特に、GSMシステムにおけるデータバースト中のトレーニングシーケンスの追跡に関するが、これに限定されない。この発明は、雑音の大きな低い信号対雑音比の環境に適用される場合に特に有利である。
【0002】
【従来の技術】
無線通信において、システムインターシンボルインタフェース(ISI)は、受信アンテナから遠く離れた対象物からの反射により無線パス中において生じる。シンボルは、時間的に広がっていき、隣接するシンボルが互いに干渉する。無線通信システムの受信機は、送信することを意図された情報を決定しなければならない。
【0003】
GSMシステムにおいて、データはタイムスロット内に配置されたバースト中で送信される。既知のパターンおよび良好な自動相関特性を有するトレーニングシーケンスが、データバーストの中央に配置される。トレーニングシーケンスは、バーストの第1および第2の半分に対する正確なチャネル推定を提供するために、バーストの中央に配置される。受信されるバーストの時間的な位置は、バースト毎に変化する。これは、伝播チャネルの変化および移動体局の移動による。
【0004】
GSMシステムにおいて、チャネルイコライザが、受信機中に備えられる。受信信号のパス中に配置されるイコライザの目的は、正しい決定の確率を最大化するために、ISIおよびマルチパス効果を可能な限り低減することである。チャネルイコライザは、バースト中のトレーニングシーケンスを使用して、マルチパス効果を等化する。等化を有効に実行するために、受信機は、トレーニングシーケンスの正確な位置をまず同定しなければならない。
【0005】
トレーニングシーケンスは、チャネルモデルを作るためにイコライザにより使用される。これは、常に変化するが、1つのバーストの中では時間的にゆっくり変化するチャネルに対して一定であるとみなすことができる。2つの同様な妨害信号が、ほとんど同時に受信機に到達した場合、かつそれらのトレーニングシーケンスが同じである場合、受信信号に対する各々の寄与を区別する方法がない。この理由のために、十分に近いセルにおいて同じ周波数を使用するチャネルに、異なるトレーニングシーケンスを割り当てて、それが干渉しないようにしている。2つのトレーニングシーケンスが異なる場合、かつ可能な限り相関が小さい場合、受信機は、受信信号に対する各々の寄与を極めて容易に決定することができる。
【0006】
受信機は、無線通信システムの送信機が送信するトレーニングシーケンスを知り、そのトレーニングシーケンスを記憶する。記憶されたトレ−ニングシーケンスを送信機から受信されたトレーニングシーケンスと相関づけることにより、チャネルインパルス応答が測定され得る。イコライザは、送信チャネルのモデルを生成し、かつ最も蓋然的な受信機シーケンスを計算する。
【0007】
概念的には、イコライザは、異なる時間分散成分をとり、チャネル特性に従って重み付けし、成分間に適切な遅れを挿入した後にそれらを加算して、送信された信号のレプリカが回復されるようにする。
【0008】
セルラ無線における問題は、チャネルのダイナミックな性質によってさらに複雑になる。移動体が周辺のマルチパスを通って移動するとき、イコライザは、変化したチャネル特性に連続的に適合しなければならない。イコライザは、送信されるトレーニングシーケンスを知り、実際に受信されたものが何であるかも知っている。したがって、イコライザは、チャネル伝達関数の推定をすることができる。適応型イコライザは、伝達関数の推定を連続的に更新し、チャネル送信の間に決定誤りがあまり多くならないことを保証する。
【0009】
通常のシステムにおいて、タイミング推定は、データバーストを基地局に記憶されたトレーニングシーケンスと相関させることにより得られる。基地局は、移動体局により使用されるトレーニングシーケンスを知っている。相関は、受信信号の様々なビット位置において実行される。最高の相関値を提供するビット位置は、トレーニングシーケンスの第1ビットであると決定される。そして、受信されたデータバーストは、チャネルについて補償するために有効に等化され得る。
【0010】
【発明が解決しようとする課題】
しかし、この知られた技術は、低い信号対雑音比の非常に雑音の大きい環境において、マルチパス遅れの影響を大きく受ける。等化の前に相関をとることは、タイミング推定における誤りを導き、イコライザの出力におけるビット誤りを導く。
【0011】
本発明の目的は、雑音の大きい環境においても信頼性よく動作する受信されたデータバーストのタイミングロケーションを推定するための改良された技術を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明は、請求項1に記載した特徴を有する。
【0013】
即ち、本発明のデータバーストのタイミングロケーション推定方法は、データストリームで受信したデータバーストのタイミングロケーションを推定する方法において、前記各データバーストは、タイミングシーケンスを一定位置に有する複数のビットを含み、各受信したデータバーストに対し、トレーニングシーケンスのタイミングロケーションの少なくとも1つの位置を推定するステップと、前記ステップで推定された位置に対し、データバーストを等化するステップと、前記ステップで等化したデータバーストの相関をとるステップとを有することを特徴とする。
【0014】
本発明によればデータバーストのタイミングロケーションを決定し、これにより雑音環境中で大幅な性能の向上が図られる。
【0015】
さらに本発明は請求項2に記載した特徴を有する。即ち、前記トレーニングシーケンスの複数のタイミングロケーションを推定し、各受信したデータバーストに対し、最高値を有する相関結果を決定するステップと、前記最高値を有する相関結果の等化データバーストを保持するステップとをさらに有することを特徴とする。
【0016】
さらに本発明の他の態様によれば、本発明は請求項3に記載した受信機である。即ち、一定位置にタイミングシーケンスを含む複数のビットを含むデータバーストを同期化する受信機において、前記受信機は、受信した各データバーストに関し、トレーニングシーケンスのタイミングロケーションの少なくとも1つの位置を推定し、前記推定した各位置に対するデータバーストを等化し、前記等化した各データバーストの相関をとる
ことを特徴とする。
【0017】
さらに本発明によれば、請求項4に記載した特徴を有する。即ち、前記トレーニングシーケンスのタイミングロケーションの複数の位置を推定し、前記受信機は、各受信したデータバーストに対し、最高の値を有する相関結果を決定し、前記最高値を有する相関結果の等化データバーストを保持することを特徴とする。
【0018】
【発明の実施の形態】
図1(a)には、典型的なGSM送信信号の基本構造が示されている。図から分かるように、送信信号は、複数のデータバースト2aないし2nを含む。GSNシステムにおいては5つの異なる種類のバーストがある、即ちノーマルバースト、同期化バースト、周波数訂正バースト、アクセスバーストおよびダミーバーストである。各バーストは、156.25ビット長である。本発明は、バーストを等化するためのトレーニングシーケンスを含むいかなるバーストにも適用される。トレ−ニングシーケンスの長さは、データバーストのタイプに従って変化する。ノーマルデータバーストにおいて、トレ−ニングシーケンスは26ビット長である。
【0019】
実際に、送信のセットアップフェーズにおいて、送信されるメッセージの前にアクセスバーストが置かれる。したがって、受信局は、最初にアクセスバーストのトレーニングシーケンスを探す。その後、メッセージは、複数のノーマルデータバーストを含み、受信局は、ノーマルデータバーストのトレーニングシーケンスを探す。送信されるメッセージからのバーストの抽出は、当業者によりよく理解されるものであり、本発明の範囲の外にある。
【0020】
図1(b)において、各ノーマルデータバーストは、ヘッダ部分4、第1データ部分6a、トレーニングシーケンス8、第2データ部分6bおよびテール部分10を含むことが分かる。図1(a)のデータバーストの各部分のフォーマットおよび生成は、当業者によく知られている。
【0021】
図2には、GSM移動体およびGSM基地局の受信機において通常の等化プロセスを実行するための等化回路のブロック図が示されている。等化回路は、図1に示されたようなデータバーストを含むデータストリームを、受信アンテナから信号線46において受信する。この等化回路は、信号線48上の受信機においてさらに処理されるべき等化されたデータストリームを出力する。
【0022】
等化の前に受信信号が通らなければならない受信アンテナおよびダウンコンバータのような前処理回路は、図2には示されていない。そのような回路は、本発明の範囲を超えており、その具現化は、当業者の能力の範囲内にある。
【0023】
等化回路は、制御回路32、トレーニングシーケンス記憶回路30、相関器40、レジスタセット42、イコライザ44、記憶回路36、コンパレータ回路38、カウンタ34および値記憶35を含む。
【0024】
図2の回路の動作は、図3のフローチャートとの関係で説明する。図3は、通常の等化プロセスにおいて実行されるステップを示す。等化回路は、信号線46においてデータのストリームを受信し、受信されたデータストリームは、制御回路32からの信号線70の制御下で、レジスタセット42にシフトされる。レジスタセット42は、データバースト中のビット数を超える多数のビットを記憶することができる。
【0025】
制御回路32が、レジスタセット42を到来するデータストリームで満たした場合、図3のステップ12において、制御回路は、線60上の信号をセットし、カウンタ34中の値iをセットする。カウンタ中のこの値iは、レジスタセット42中に記憶されたデータのビット位置であり、受信機により推定されるものは、第1のデータバーストのトレーニングシーケンスの第1ビットである。このビット位置の推定は、予め定められている。
【0026】
次のステップ14において、受信機は、ビット位置iの内容を、および受信データストリームの次の連続する25ビット位置を、信号70の制御下で26ビットパラレル信号ライン54を介してレジスタセット42から相関器40に転送する。受信データストリームは、GSMノーマルデータバーストにおいて26ビットの推定トレ−ニングシーケンスを含む。相関器は、トレーニングシーケンス記憶回路30において受信機中に記憶されたトレーニングシーケンスを、26ビットパラレル信号ライン52上で受信する。これは、受信機が受信することを期待するトレーニングシーケンスである。
【0027】
そして、相関器40は、ステップ16において、パラレルライン54上の推定トレーニングシーケンスを、パラレルライン50上の記憶されたトレーニングシーケンスと相関させる。したがって、受信機は、受信信号のビットiおよび次の連続する25ビットをトレーニングシーケンス記憶回路30の26ビットと相関させる。この相関の結果は、ライン64上の出力となり、ステップ18において、この結果は、制御回路からの信号72の制御下で記憶回路36に記憶される。
【0028】
そして、受信機の制御回路32は、ステップ20において、カウンタ34中の値iが値ストア35中に記憶されかつライン63上で読み出される値nに等しいかどうかを決定する。この値nは、相関が実行されるべきiの最大値である。制御回路32は、ライン62上で、カウンタ34の内容を読み出し、これをライン63上で記憶された値nと比較する。
【0029】
制御回路32が、値iが値nにまだ到達していないと決定した場合、受信機は、ステップ22に進み、図3のステップ22に示されているように、ライン60上の信号をセットすることにより、カウンタ32中の値iを増加させる。値iがインクリメントされる量は、予め定められる。
【0030】
以上に説明した図3のステップ14ないし20が、トレーニングシーケンスの異なる推定がライン54に出力されてかつトレーニングシーケンス記憶回路の内容と相関させられるように、異なるiの値で繰り返される。
【0031】
値iが図3のステップ20において、値nに等しい場合、受信機の制御回路32は、記憶回路36中の記憶された相関値を比較するために、ライン74を介してコンパレータ回路38を制御する。記憶された相関値は、ライン72を介して制御回路32の制御下で、コンパレータ回路38に対してライン66に与えられる。これは、図3のステップ24により示されている。コンパレータ回路は、記憶された相関結果を比較して、最も大きな値を決定する。
【0032】
記憶回路36は、相関結果を、相関が実行された値iと共に記憶する。コンパレータは、最も大きな相関値の値iを、制御回路32に対してライン76上に出力する。最も大きな値に戻る相関結果は、第1データバーストのトレーニングシーケンスの1番目のビットであるiの値であると推定される。
【0033】
ステップ26において、制御回路32は、ビット位置iにおける第1ビットを有するトレーニングシーケンスに関連づけられたレジスタセットから、第1データバーストを形成するビットのセットを出力する。このデータバーストは、イコライザ44に対してライン56上に出力される。
【0034】
例えば、GSMノーマルデータバーストの例において、データバーストは156.25ビット長であり、トレーニングシーケンスの第1ビットは、ノーマルデータバーストの62番目のビットである。したがって、制御回路は、トレーニングシーケンスの第1ビットの位置を知ると、データバーストの第1ビットを決定することができ、データバーストの全てのビットを選択することができる。もし200ビットがレジスタセット42に記憶された場合、制御回路は、ノーマルデータバーストの156.25ビットを選択する。
【0035】
制御回路32からのライン73上への制御信号に応答して、イコライザ44は、受信したデータバーストを等化する。データバーストは、標準技術にしたがって周知の方法でイコライザにより等化されて、チャネルの伝播パスに対する補償を行う。等化された受信データバーストは、イコライザ44からライン48上に出力される。
【0036】
等化プロセスは、受信信号からマルチパス効果を除去する。即ち、等化プロセスは、受信信号から雑音を推定し、そのきれいなバージョンを作る。イコライザ44は、マッチドフィルタである。
【0037】
そして、制御回路は、第1ノーマルデータバーストの最後のビットの後のレジスタセット42において受信された第1ビットを、レジスタセットの最上位ビット位置にシフトし、レジスタセットにさらなる受信ビットのセットをそれがいっぱいになるまでシフトする。そして、上述したステップが、繰り返されて、第2およびそれ以降のデータバーストのトレーニングシーケンスを同定する。
【0038】
前述において、相関は、26ビットトレーニングシーケンスを有するノーマルデータバーストの例に基づいて、受信データから選択された26ビットについて実行されるものとして説明された。制御回路32は、到来するデータバーストがトレーニングシーケンス中に異なる数のビットを有する異なるタイプのバーストとして同定されるように、受信機中のプロセッサにより制御されることになり、相関されるビットの数が変化し、トレーニングシーケンス記憶回路中に記憶されるトレーニングシーケンスが調節されることになることがわかる。
【0039】
図2および3を参照して前述した通常の相関および等化技術は、受信機が移動体局にあるかまたは基地局にあるかにかかわらず、いかなる受信機にも適用可能である。
【0040】
本発明にしたがって改良された等化技術の動作は、図4および5を参照して説明する。図4には、本発明によるGSM移動体またはGSM基地局の受信機において等化プロセスを実行するための回路のブロック図が示されている。図4において、図2に示された構成要素に対応する構成要素には同じ参照符号が付けられている。図4の等化回路は、等化データバースト記憶回路80を含む。
【0041】
受信機は、ライン46上でデータバーストを含むデータストリームを受信し、ライン48上で等化されたデータバーストを出力する。
最初のステップ102において、制御回路はデータストリームをレジスタ42に入力する。データがレジスタ42の組に入力されると制御回路は、カウンタ34の内容iをライン60を介して前と同様にトレーニングシーケンスの第1推定ビット位置に設定する。
【0042】
次のステップ106においては、制御回路32は並列ライン56を介してビットiであるトレーニングシーケンスの第1ビットに対応するデータバーストをイコライザに出力する。ステップ108においては、イコライザ(等化器)はチャネルモデル回路28によりライン78を介して表われたチャネルモデルに基づいてデータバーストを等化する。
【0043】
本発明によればイコライザは、並列信号ライン82を介して等化データバーストを等化データバースト記憶回路に出力し、そこでこの等化データバーストは制御回路からの信号86とカウンタ34の値iの制御下で記憶される。
【0044】
ステップ110において、制御回路32はライン62を介してカウンタ34の内容を読み出し、それをライン63を介して記憶回路35内の記録された値nと比較する。値iが値nに等しくない場合には、制御回路はカウンタ34内の値iをステップ112で所定量だけ増分する。ステップ106,108においては、制御回路32はiの異なる値に対し等化ステップを繰り返し、この等化データバーストとiの対応する値とを等化データバースト記憶回路80内に記録する。
【0045】
このようにしてレジスタに登録されたデータストリームは、iの異なる値の数に対し等化される。ここでiは、データバーストの第1ビットが推定されるトレーニングシーケンスの第1ビットの推定値である。ステップ110において、値iが値nに等しいときには制御回路32はカウンタ34を元の値iにリセットして第2フェーズの動作を開始する(ステップ114)。
【0046】
ステップ116においては、制御回路32は、等化データバースト記憶回路80を制御して第1等化データバーストの推定トレーニングシーケンスをライン78上に出力する。かくしてビットiの第1推定値に関連する等化トレーニングシーケンスは、ライン78を介して相関器90に出力される。相関器90はトレーニングシーケンスストア30からライン52を介して記録されたトレーニングシーケンスを受信する。
【0047】
ステップ118において、相関器90はライン78と52を介して2つの信号の相関を通り、相関値をライン64上に生成する。制御回路32からの信号72の制御下でステップ120においてこの相関値は記憶回路36に記憶される。かくしてトレーニングシーケンスの第1推定位置に関連するこの等化トレーニングシーケンスの相関が採られ、この相関値は、推定位置に関連するビットIと共に記憶される。
【0048】
次にステップ122においては、制御回路32はライン62を介してカウンタ34内の値と値ストア35内の記録された値nとを比較する。iがnに等しくない場合には制御回路32は、ライン60を介して信号を所定数(ステップ112と同一の所定数)だけiの増分値に再び設定する。そしてステップ116から120がiの次の値に対し繰り返される、即ち、トレーニングシーケンスの異なる推定値に対し繰り返される。かくして等化トレーニングシーケンスは、iの連続する値に対し相関が採られる。
【0049】
値iがnに等しい場合(図5のステップ122)には、受信機の制御回路32は比較回路38をライン74を介し制御して、記憶回路36内の記録された相関値を比較する。この記録された相関値が、ライン66を介して比較回路38に、ライン72を介して制御回路32の制御の元で比較回路38に表示される。このことを図3のステップ128で示す。比較回路38は記憶された相関結果を比較して最高の値を決定する。
【0050】
記憶回路36は、相関が行われた値iと共にこの相関結果を記憶する。記憶回路36は、最も高い相関値の値iをライン76を介して制御回路32に出力する。最高値となるこの相関結果は、第1データバーストのトレーニング信号の第1ビットであるiの値と推定される。
【0051】
ステップ130においては、制御回路32はライン86を介して制御信号を等化データバースト記憶回路80に送り、ライン76を介して記憶回路36により得られた値iに関連して記録された等化データバーストを選択する。残りの等化データバーストは廃棄される。上記のステップは、第2のデータバーストさらにそれ以上のデータバーストに対してもその後繰り返される。
【0052】
上記のタイミング推定は、マルチパスの影響を取り除きイコライザの出力点におけるビットエラーレートについて、従来のタイミング推定技術に対し大幅に改善する。
【0053】
本発明は、等化データバーストの相関を複数回とる前に複数の等化動作が実行される例を挙げて説明した。本発明の重要な点は、等化データバーストの相関をとることである。等化手順によりマルチパスの影響および干渉の影響を除去でき、これにより受信したデータバーストのクリーンなバージョンが得られる。本発明によれば、このクリーンなデータバーストをそのデータバーストのIDをその後相関をとる。本発明はデータバーストの相関が採られ、その後等化されるような環境下で適用できる。S/N比が低い雑音環境においては、本発明は特に利点があり、受信したデータバーストのタイミングロケーションを推定する技術を改善できる。
【0054】
本発明は、アダプティブアンテナ処理のような干渉を制限する環境において特に有効であり、その理由は従来のタイミング推定はマルチパスの影響のみならず、他のセルからの干渉の影響も受けるからである。空間−時間処理のようなアダプティブアンテナアルゴリズムによりマルチパスと干渉の影響を取り除くことができる。
【0055】
本発明の技術は、比較的大きな処理パワーを必要とする。タイミング推定の精度は常に処理パワーとの相反する。処理資源とパワー資源の制約により、本発明は通信システムの基地局にのみ今のところ適用できる可能性がある。現在の移動局で本発明を採用とすることは、さらに処理機能を必要とするため利用可能ではない。しかし、必要とされる処置能力とパワー能力が将来の移動局に組み込むことができるようになった場合には、本発明を採用するような将来の移動局も可能である。
【0056】
【発明の効果】
以上説明したように、本発明によれば、雑音の多い環境においても信頼性よく動作する受信データバーストのタイミングロケーションを推定するための改良された技術を提供することができる。
【図面の簡単な説明】
【図1】(a)多数のデータバーストを含むGSMシステムのデータストリームの構造を示す図。
(b)GSMノーマルデータバーストの構造を示す図。
【図2】GSMデータバーストの等化を実行するための通常の回路の主要な構成要素を示すブロック図。
【図3】図2の回路の動作を示すフローチャート。
【図4】本発明によるGSMデータバーストの等化を実行するための回路の主要構成要素を示すブロック図。
【図5】図4の回路の動作を示すフローチャート。
【符号の説明】
30 トレ−ニングシーケンス記憶回路
32 制御回路
36 記憶回路
38 コンパレータ回路
40 相関器
42 レジスタ
44 イコライザ
80 等化データバースト記憶回路

Claims (4)

  1. データストリームで受信したデータバーストのタイミングロケーションを推定する方法において、
    前記各データバーストは、タイミングシーケンスを一定位置に有する複数のビットを含み、
    各受信したデータバーストに対し、
    トレーニングシーケンスのビットのタイミングロケーションの複数の位置を推定するステップと、
    その後に、推定されたすべての位置に対し、データバーストを等化するステップと、
    既知のシーケンスと、前記等化したデータバーストのトレーニングシーケンスの部分との相関をとるステップとを有することを特徴とするデータバーストのタイミングロケーション推定方法。
  2. 前記トレーニングシーケンスの複数のタイミングロケーションを推定し、
    各受信したデータバーストに対し、
    すべての推定された位置に対して、最高値を有する相関結果を決定するステップと、
    前記最高値を有する相関結果に関連した1つのデータバーストを保持するステップとをさらに有することを特徴とする請求項1記載の方法。
  3. 一定位置にタイミングシーケンスを含む複数のビットを含むデータバーストを同期化する受信機において、前記受信機は、
    受信した各データバーストに関して、トレーニングシーケンスのビットのタイミングロケーションの複数の位置を推定し、前記推定したすべての位置に対するデータバーストを等化し、その後に既知のシーケンスと、すべての前記等化したすべてのデータバーストのトレーニングシーケンスの部分との相関をとるようにした回路を含むことを特徴とするデータバーストを同期化する受信機。
  4. 前記トレーニングシーケンスのタイミングロケーションの複数の位置を推定し、
    前記受信機は、各受信したデータバーストに対し、
    最高の値を有する相関結果を決定し、
    前記最高値を有する相関結果の等化データバーストを保持することを特徴とする請求項3記載の受信機。
JP29577799A 1998-10-19 1999-10-18 データバーストのタイミングロケーション推定方法 Expired - Fee Related JP3762162B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98308521.8 1998-10-19
EP98308521A EP0996238B1 (en) 1998-10-19 1998-10-19 Iterative timing estimation of GSM bursts

Publications (2)

Publication Number Publication Date
JP2000209136A JP2000209136A (ja) 2000-07-28
JP3762162B2 true JP3762162B2 (ja) 2006-04-05

Family

ID=8235115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29577799A Expired - Fee Related JP3762162B2 (ja) 1998-10-19 1999-10-18 データバーストのタイミングロケーション推定方法

Country Status (9)

Country Link
US (1) US6859491B1 (ja)
EP (1) EP0996238B1 (ja)
JP (1) JP3762162B2 (ja)
KR (1) KR100317396B1 (ja)
CN (1) CN1132337C (ja)
AU (1) AU726149B2 (ja)
BR (1) BR9904712A (ja)
CA (1) CA2281400C (ja)
DE (1) DE69814081T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079601B2 (en) * 2001-06-19 2006-07-18 Telefonaktiebolaget Lm Ericsson (Publ) Efficient channel estimation in a digital communications system
KR100436207B1 (ko) * 2002-06-18 2004-06-12 전자부품연구원 채널 추정 및 디씨 옵셋 보상 방식을 이용한 홈알에프시스템
US7187736B2 (en) * 2003-02-13 2007-03-06 Motorola Inc. Reducing interference in a GSM communication system
GB0327041D0 (en) * 2003-11-21 2003-12-24 Roke Manor Research Apparatus and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4001592A1 (de) * 1989-10-25 1991-05-02 Philips Patentverwaltung Empfaenger fuer digitales uebertragungssystem
US5818876A (en) * 1993-02-01 1998-10-06 Motorola, Inc. Method and apparatus of adaptive maximum likelihood sequence estimation using a variable convergence step size
US5537434A (en) * 1993-10-25 1996-07-16 Telefonaktiebolaget Lm Ericsson Frequency hopping control channel in a radio communication system
FI101256B (fi) * 1995-10-03 1998-05-15 Nokia Mobile Phones Ltd Menetelmä vastaanotetun signaalin ajoituksen mittaamiseksi tiedonsiirt ojärjestelmässä ja menetelmän toteuttava matkaviestin
JP3145295B2 (ja) * 1995-12-27 2001-03-12 松下電器産業株式会社 データ受信装置
FI956360A (fi) * 1995-12-29 1997-06-30 Nokia Telecommunications Oy Menetelmä yhteydenmuodostuspurskeen havaitsemiseksi ja vastaanotin
FI962140A (fi) * 1996-05-21 1997-11-22 Nokia Telecommunications Oy Menetelmä impulssivasteen estimoimiseksi sekä vastaanotin

Also Published As

Publication number Publication date
AU726149B2 (en) 2000-11-02
JP2000209136A (ja) 2000-07-28
CA2281400C (en) 2004-02-24
CN1132337C (zh) 2003-12-24
CN1253423A (zh) 2000-05-17
AU5356999A (en) 2000-04-20
BR9904712A (pt) 2000-08-15
DE69814081D1 (de) 2003-06-05
KR100317396B1 (ko) 2001-12-22
CA2281400A1 (en) 2000-04-19
EP0996238B1 (en) 2003-05-02
DE69814081T2 (de) 2004-03-18
EP0996238A1 (en) 2000-04-26
US6859491B1 (en) 2005-02-22
KR20000035017A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
EP0715440B1 (en) Synchronous detector and synchronizing method for digital communication receiver
US7471749B2 (en) Channel parameters estimation in a receiver
KR970007617B1 (ko) 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치
US4862483A (en) Channel estimation and detection for digital communication systems
US7693227B2 (en) Channel length estimation and accurate FFT window placement for high-mobility OFDM receivers in single frequency networks
JP4301475B2 (ja) データストリーム中で受信されたデータバーストのタイミング位置を推定する方法
US20070253319A1 (en) Signal detection in OFDM system
KR20010022037A (ko) 채널 임펄스 응답 길이 판정
JPH10507598A (ja) Tdmaシステムにおける信号検出方法
JP2005502278A (ja) 干渉しているデジタル変調された信号についてのパラメータ推定と追跡のためのシステム
JPH03208421A (ja) ディジタル送信システム用受信機
US7376115B2 (en) Method for generation of training sequence in channel estimation
JP2002534844A (ja) モバイル無線システムにおける適応等化技法の改良された方法
JPH06252699A (ja) 時分割多重化処理方式における自動等化器
JP2000261357A (ja) チャネル推定方法
US7440524B2 (en) Channel estimation in a wireless transmission system
JP3762162B2 (ja) データバーストのタイミングロケーション推定方法
CA2618281C (en) System and method for communicating at low signal-to-noise ratio using injected training symbols
US6853681B1 (en) Using different channel models for different training sequences
WO2004019514A1 (ja) データ受信装置およびデータ受信方法
WO2002093965A1 (en) Co-channel interference suppression by estimating the time of arrival (toa)
EP1336261A2 (en) Determinant-based synchronization techniques and systems

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees