JP3762022B2

JP3762022B2 - コンパンディング積分器

Info

Publication number: JP3762022B2
Application number: JP05187097A
Authority: JP
Inventors: カロボランテフランセスコ
Original assignee: STMicroelectronics lnc USA
Current assignee: STMicroelectronics lnc USA
Priority date: 1996-03-06
Filing date: 1997-03-06
Publication date: 2006-03-29
Anticipated expiration: 2017-03-06
Also published as: US5764095A; JPH1027210A

Description

【０００１】
【発明の属する技術分野】
本発明は、大略、閉ループ積分システムに関するものであって、更に詳細には、システムの所望のリニア部分において高い利得を維持しながら飽和を回避するためにシステムの利得を変化させることが望ましい閉ループ積分システムに関するものである。
【０００２】
【従来の技術】
多くの適用例において、積分器関数を使用して信号の「積分」を行なうことが必要な場合がある。与えられた積分システムにおいては、信号対雑音比を最大とさせるために大きなシステム利得と、大きな範囲のシステムリニア特性、即ち直線性の両方を有することが望ましい場合がある。然しながら、利得が大きいこと及び直線性の範囲が大きいことの２つの条件は、殆どの積分システムに対して使用可能な供給電圧が制限されているために、しばしば互いに相反するものである場合がある。大きなシステム利得という第一条件は、特に、積分器関数がデジタル信号からアナログ信号への変換の一部である場合に懸念となる。そのような変換が行なわれる場合には、しばしば、デジタル信号に含まれる情報は、ノイズに対する免疫性を保持するために、アナログ信号へ変換される前に処理される。この場合には、ノイズ又は寄生効果に起因する信号の劣化を最小とするために、大きなシステム利得関数を介して該信号を可及的に大きなものとさせることが望ましく、ある量のノイズ免疫性を与えている。更に、大きな利得を有するシステムは、典型的に、非常に正確である。大きな範囲のシステム直線性の２番目の条件は信号の「飽和」を回避するために必要性に関連しており、それはしばしばシステムの動的応答に関連した条件である。
【０００３】
通常、与えられた積分システムに対して大きな利得と大きな範囲の直線性との２つを同時的に得ることは困難である。システムが充分に大きな利得を有している場合には、大きな利得及び高い精度の利点よりも飽和状態にあるシステムによって導入される非線形性の影響がより大きくなる飽和状態とされる場合がある。実際に、飽和状態において導入される非線形性はシステム内において存在する唯一の非線形性である場合がある。飽和状態となると、システムの伝達関数も破壊される。更に、システムが飽和状態にある場合には、システムの帯域幅は不安定である。従って、飽和はシステムを不安定性とさせ、それは、しばしば、「バンバン（ｂａｎｇ−ｂａｎｇ）動作」と呼ばれるシステムの長引いた安定化時間によって示される。一度飽和状態となると、システムは「スラミング（ｓｌａｍｍｉｎｇ）」として知られた活動であるシステムの線形部分、即ち原点へ向かって復帰すべく飽和状態から抜け出すことにより回復しようとする。勿論、「バンバン」及び「スラミング」の両方は、高いシステム利得が存在するがシステムの動的範囲が制限されている場合に発生するシステム飽和の不所望な結果である。従って、高い利得を有するシステムにおいては、システム飽和を回避するためにシステムが充分な動的範囲を可能とすることが望ましい。
【０００４】
システム飽和の更に別の不所望の結果は、その閉ループ積分システムのエラー信号に与える影響である。高い利得と高い精度とを有するシステムは、通常、小さなシステムエラーを有しており、それは、一層安定且つ制御されているがより大きなシステムエラーを有する大きなリニア（線形）領域と緊張状態にある。一般的に言えば、システムが飽和状態となる場合には、閉ループシステムの利得が大きければ大きいほど、システムは一層長く飽和状態に留まり、従ってエラー利得は一層低い。従って、大きな利得を有するシステムの場合には、飽和状態からシステムの原点近くの「ロックインレンジ（ｌｏｃｋｉｎｒａｎｇｅ）」と呼ばれるシステムの線形領域又はシステムのその他の適宜の安定点領域へ迅速に復帰することが目的である。
【０００５】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来の欠点を解消し、システム飽和を回避するために高い利得特性を有する閉ループ積分システムのより大きな動的範囲を可能とする技術を提供することを目的とする。本発明の更に別の目的とするところは、システムの所望の線形部分において高い利得を維持しながらシステム飽和を回避するために閉ループ積分システムの利得を選択的に変化させることの可能な技術を提供することである。
【０００６】
【課題を解決するための手段】
本発明によれば、システムの所望の線形部分において高い利得を維持しながらシステム飽和を回避するために閉ループ積分システムの利得を選択的に変化させる閉ループ積分システムのコンパンディング積分器（ｃｏｍｐａｎｄｉｎｇｉｎｔｅｇｒａｔｏｒ）が提供される。コンパンディング積分器の構成要素としては、電圧入力信号とバイアス入力信号とが供給され増幅器出力信号を発生する増幅器、バイアス入力信号を発生する電流源要素、バイアス入力信号を増幅器へ供給するバイアス回路（該バイアス回路は、各々が増幅器へのバイアス入力信号を変化させることが可能である、第一電流を発生する第一バイアス源及び／又は第二電流を発生する第二バイアス源から構成されている）、増幅器の増幅器出力信号へ結合される記憶要素、及び記憶要素へ結合されており該記憶要素上の電圧によって決定される出力信号を発生する利得要素等がある。
【０００７】
更に、本発明は、システムの所望の線形部分において高い利得特性を維持しながら閉ループシステムの捕捉範囲における飽和を回避するために閉ループシステムのコンパンディング積分器の利得を選択的に変化させる方法を提供している。該方法のステップとしては、コンパンディング積分器の増幅器へ電圧入力信号とバイアス入力信号とを供給し、該増幅器の増幅器出力信号を発生し、且つ増幅器出力信号において反映されるように増幅器の利得を選択的に変化させる、夫々のステップを有している。
【０００８】
【発明の実施の形態】
本発明の閉ループ積分システムのコンパンディング積分器は、積分システムが小さなエラーを有することを表わす高利得及び高精度と、積分システムが一層安定且つ制御されているがより大きなエラーを有することを表わすより大きな線形領域を有する低利得のシステムの２つの相反する特性に対する要求を満足させている。本発明のコンパンディング積分器は、例えばシステム原点（０Ｖとすることが可能）又はシステムのその他の所望の安定化点等においてシステムの所望の線形部分において高い利得特性を維持しながらシステムの捕捉範囲（ａｃｑｕｉｓｉｔｉｏｎｒａｎｇｅ）においての飽和を回避するために閉ループシステムの利得を選択的に変化させる。
【０００９】
このような閉ループ積分システムの非線形コンパンディング積分器は、次の一般式における積分定数ｋを適宜変化させることにより実現することが可能である。
【００１０】
ｙ＝ｋ∫ｘｄｔ（１）
上式（１）において示されるように、閉ループシステムの積分ブロックは、システムの入力信号ｘ又はシステムの出力信号ｙのいずれかを適宜操作することにより非線形とさせることが可能である。何故ならば、積分定数ｋは次式によって表わされるように、入力信号ｘ又は出力信号ｙのいずれかの関数とすることが可能だからである。
【００１１】
ｋ＝ｋ（ｘ）（２）
ｋ＝ｋ（ｙ）（３）
更に、ｋの定義によって、閉ループシステムの伝達関数は連続的なもの又は不連続的なものとすることが可能であり、即ち例えば１，２，３，．．．，∞等の任意の数の値を有することが可能である。無限の値を有するものであるが、伝達関数は必ずしも線形関数であることは必要ではない。何故ならば、それは無限の数の導関数を有することが可能であり、従って不連続である場合があるからである。注意すべきことであるが、例えば米国特許第５，２９３，４４５号及び第５，３２９，５６０号において開示されている発明では、複数個の不連続即ちブレークポイントを使用するものであるが、本発明では、複数個のブレークポイント及び無限数のブレークポイントを使用するものである。伝達関数における非線形性は伝達関数を連続的なもの又は不連続的なもののいずれかすることによって発生させることが可能である。伝達関数は、図１に示したように、トランジスタ又はダイオード技術の内在的非線形性を使用することによって連続的なものとさせることが可能であり、又は、伝達関数は、例えばスイッチ可能な利得又は異なるクロック周波数を有するカウンタを使用する等の多数の方法でその導関数のうちのいずれかにおいて不連続なものとさせることが可能である。
【００１２】
図１を参照すると、本発明に基づくコンパンディング積分器回路１０が示されている。コンパンディング積分器回路１０は、演算相互コンダクタンス増幅器（ＯＴＡ）１２、Ｉ₀ 電流源１４、トランジスタ１６，１８，２４，２６，３２，３４，４６，４８、電流源３６、電流源４４、コンデンサ３０，４２，５２、利得段５０を有している。差動電圧入力信号ＶｉｎがＯＴＡ１２へ供給され、ＯＴＡ１２はバイアス電流Ｉ_b によって表わされるバイアス入力信号によってバイアスされる。バイアス電流Ｉ_b の値は、バイアス源２０及びバイアス源４０によって決定される。バイアス源２０は、トランジスタ２４，２６，３２，３４、コンデンサ３０、電流源３６を有している。バイアス源２０は、トランジスタ２４及び２６によって構成されているカレントミラーと、トランジスタ３２，３４、コンデンサ３０、電流源３６によって構成されている差動対を有している。トランジスタ２４及び２６のゲートは電気的に接続されている。トランジスタ２４の第一ソース／ドレイン及びトランジスタ２６の第一ソース／ドレインは、図示した如く、供給電圧Ｖｃｃへ電気的に接続している。トランジスタ２４の第二ソース／ドレインはバイアス入力Ｉ_b へ電気的に接続している。トランジスタ２６の第二ソース／ドレインはトランジスタ３４の第一ソース／ドレインへ電気的に接続している。トランジスタ３４のゲートは、トランジスタ３４のゲートへの電気的接続部として画定されているノードＡと、コンデンサ５２の正端子と、利得段５０の入力端子と、Ｖｒ接地と、トランジスタ４８のゲートとへ電気的に接続している。トランジスタ３２の第一ソース／ドレインは供給電圧Ｖｃｃへ電気的に接続している。トランジスタ３２のゲートはバイアス電圧３０の正端子へ電気的に接続している。バイアス電圧３０の負端子はＶｒノードへ電気的に接続している。トランジスタ３２の第二ソース／ドレイン及びトランジスタ３４の第二ソース／ドレインは、図示した如く、電流源３６へ電気的に接続している。
【００１３】
バイアス源４０はバイアス電圧４２、電流源４４、トランジスタ４６，４８を有している。バイアス源４０は、更に、バイアス電圧４２と、電流源４４と、トランジスタ４６及び４８から構成されている差動対を有している。電流源４４はトランジスタ４６及び４８の第一ソース／ドレインへ電気的に接続している。トランジスタ４６のゲートはバイアス電圧４２の負端子へ電気的に接続している。バイアス電圧４２の正端子はＶｒノ−ドへ電気的に接続している。トランジスタ４６の第二端子は接地電圧へ電気的に接続している。トランジスタ４８のゲートはノードＡへ電気的に接続している。トランジスタ４８の第二ソース／ドレインは、トランジスタ１８の第一ソース／ドレイン内へ流れるバイアス電流Ｉ_b へ電気的に接続しており、トランジスタ１８の第二ソース／ドレインは接地電圧へ電気的に接続している。トランジスタ１８のゲートは図示した如くトランジスタ１６のゲートへ電気的に接続している。Ｉ₀ 電流源１４からの電流はトランジスタ１６の第一ソース／ドレイン内へ流れ、トランジスタ１６の第二ソース／ドレインは接地電圧へ電気的に接続している。
【００１４】
演算相互コンダンクタンス増幅器（ＯＴＡ）１２は、差動電圧入力信号Ｖｉｎが供給され且つバイアス入力端においてバイアス電流Ｉ_b によってバイアスされてＯＴＡ利得であるＫ_OTA の関数として出力電流信号Ｉ_out を発生する。出力電流Ｉ_out は次式で定義される。
【００１５】
Ｉ_out ＝Ｋ_OTA ×Ｉ_b （Ｖｉｎ）（４）
バイアス電流Ｉ_b はトランジスタ１６及び１８へ接続しているＩ₀ 電流源１４の関数として発生される。バイアス源２０又はバイアス源４０がオフである場合には、バイアス電流Ｉ_b はＩ₀ 電流源１４と等しい。電流源１４の電流Ｉ₀ はトランジスタ１６を介して接地電圧へ流れ、且つトランジスタ１８によってミラー動作される。コンデンサ５２を介しての電圧はランプアップ、即ちある勾配を持って上昇し、且つ電流がバイアス源２０又は４０を介して導通される。バイアス電流Ｉ_b は、コンパンディング積分器回路１０が正電圧範囲内において動作しているか又は負電圧範囲において動作しているかに依存して、バイアス源２０又は４０によって供給される電流の量だけ減少する。バイアス源２０又は４０がターンオンすると、バイアス電流Ｉ_b はバイアス源２０又は４０における回路によって供給される電流の量だけ減少される。バイアス源２０のカレントミラー及び差動対は、正電圧範囲（即ち、０Ｖより上）においてコンパンディング積分器回路１０の動作のためのバイアス電流Ｉ_b の値を減少させるべく動作し、一方バイアス源４０の差動対は、負の電圧範囲（即ち、０Ｖより下）におけるコンパンディング積分器回路１０の動作に対しバイアス電流Ｉ_b の値を減少させるべく動作する。回路１０の出力電圧Ｖ_out は、単位利得５０を通過した後に、コンデンサ５２上の電圧によって決定される。図２を参照すると、時間に関しての出力電圧信号Ｖ_out 及び入力差動電圧信号対Ｖｉｎの変化を示している。図２のグラフは正バイアス源２０のみの結果であり、従って図２は負の電圧範囲におけるコンパンディング積分器回路１０の動作を示すものではない。
【００１６】
本発明のコンパンディング積分器は、従来の閉ループシステムと比較し、原点又は閉ループシステムのその他の所望の安定化点において無限の利得を暗示する付加的な積分機能を提供している。システムの直流動作が得られると、システムエラーは０である。閉ループ捕捉システムの場合には、本コンパンディング積分器は、原点又はシステムのエラーが近似的に０であるその他の所望の安定化点においてシステムの最も高い利得が得られるようにシステムの利得を形成する伝達関数の後に配置される。このことは、システムが不安定である場合、典型的に原点から外れている場合に、システムが飽和することを防止する。コンパンディング積分器はエラー信号を０へ向かって駆動するためにエラー信号を発生する後の点において順方向伝達関数経路内に配置される。この順方向伝達関数は例えば非単位利得を有する加算接続部、フィルタ及び積分器から構成される位相検知器等の閉ループシステムにとって典型的な多様なコンポーネントとすることが可能であり、該フィルタ及び積分器は該ループシステムの単一のコンポーネントとすることが可能である。
【００１７】
興味のある領域は原点近くの閉ループシステムの部分であり、従って、小信号解析が重要である。本発明は、過渡的期間の後に、システムは原点のそばに安定化するので、大きな信号範囲における捕捉にある間は、故意に閉ループシステムが非線形となり歪を発生させることを可能とする。利得が無限の値に到達する原点付近において小信号に対しシステムを飽和させないように維持することが一層重要である。本発明は、システムの入力信号がシステムの出力信号に対して０でない関係を維持するように、原点近くの局所的線形システムが飽和状態とならないことを確保している。実際に、利得の量の変化と共に、それに対して出力信号が変化する入力信号の動的範囲は拡大され、その結果、システムの伝達関数は利得が０でない限り一定である必要はない。この条件は０でない小信号伝達関数に対しより大きな動的範囲のエラー信号を与え、従ってシステムはより大きな範囲のエラー信号に対し飽和状態となることはない。
【００１８】
本コンパンディング積分器が非常に有用である一例は、高利得及び高精度（分解能）がシステムの原点における非小信号に対して必要とされるタイマーの以下の記述の場合である。カウンタは最も小さな信号である０から上方へカウント動作を開始するものと仮定する。多くの適用例の場合に、タイマーのカウントがより大きくなると、高精度に対する必要性はより低くなり且つ大きな動的範囲が重要であるが、タイマーが飽和して情報を「喪失」することがないことも重要である。より大きな時間において飽和することなしに０時間において高い分解能を確保するために、時間が小さい場合には高い即ち精細な分解能で計測し且つ時間が大きい場合にはより粗い分解能で計測することが可能である。従って、積分器の変化割合は時間の値が増加すると共に減少し、且つ積分器の出力信号の振幅が増加すると、積分器の利得は減少される。システムが飽和に近づく程伝達関数の利得が段々と減少するようにコンパンディング積分器が変化される。その結果は対数関数に類似しており、トランジスタはその本来的な非線形特性のために、この応答を達成するのに理想的なものである。このタイマーの例においては、カウント動作は非線形的に行なわれ、即ち、システム飽和を回避するために、カウント動作は最初は高速で行なわれ且つ計時した時間が大きくなるにしたがいより低速で行なわれる。その結果、閉ループシステムの動的範囲は著しく大きなものとなる。
【００１９】
タイマーシステムを飽和させないようにすることにより、タイマーの入力信号は、時間において伝達関数に対してなされた変化の完全な記憶を有する出力信号から決定されて、経過した時間の量に従って逆方向に再生させることが可能である。然しながら、システムが飽和状態となると、いずれかの与えられた入力信号変化に対し出力信号における変化は存在しない。
【００２０】
コンパンディング積分器に先行する伝達関数は、エラー信号の関数としてシステム利得を変化させる非線形ＡＧＣ（自動利得制御）である。ＡＧＣによって与えられる連続的な伝達関数は、システムの利得を動的に変化させることを可能とし、出力信号における小さなまたは大きな変化をシステムの入力信号に於ける与えられた変化に対して選択的に達成することを可能とする。エラー信号が大きければ大きい程、利得はより小さく、エラー信号が小さければ小さい程利得は一層大きい。このことは、利得がエラー信号の重み付けされた値によって変調され且つ増幅器の入力信号が増幅器の利得を変調させるために増幅器へフィードバックされる増幅器を有する典型的なリニア（線形）ＡＧＣと対比される。本発明は出力信号の振幅を変調するために線形ＡＧＣのフィードバックループの典型的なフィードバック信号を使用するものではない。本発明では、出力信号が変化するとシステム利得の変化が非常に迅速に発生するように、積分値に関する局所的なフィードバックループを使用する。システムの利得は、入力信号における与えられた変化に対して、動的且つ瞬間的に影響を受ける。
【００２１】
本発明のコンパンディング積分器は、出力信号の振幅が増加する場合にシステムの特性利得を減少させることによって、信号レベルとは独立的に閉ループシステムの伝達関数を非線形的に変化させることが可能である。伝達関数の非線形的変化によって発生される非線形的歪は、情報を送信且つ格納し、次いでその信号を該信号が受信された場合の圧縮前のレベルへ伸長させるためにコンパンディング技術が使用されるオーディオ適用例等の幾つかの適用例においては許容可能なものでない場合がある。
【００２２】
信号レベルとは独立的なシステム伝達関数の非線形的変化はこのような適用例に対しては信号の許容不可能な「歪」を発生させる場合があるが、このような非線形的な歪が許容可能である閉ループシステムの「積分」ブロックにおいて圧縮を使用するアクジション（捕捉）回路及びタイミング回路等の多くのその他の適用例が存在している。一例として、殆どの閉ループ線形システムは、強制的に閉ループシステムをシステムの原点近くにおいて又は積分器への０レベル入力信号に対応した点において動作させる積分器関数を有しており、従って大きな動的範囲は閉ループシステムの過渡的な応答を取り扱うためにのみ必要であるに過ぎない。これらの閉ループシステムの場合には、応答の非線形性がシステム動作の過渡的領域のみに影響を与え、それは、それ自身、本質的に不正確なものであり、従ってその領域においてシステムの非線形的な応答によって悪影響を受けることはない。伝達関数の「０近く」部分において安定化する閉ループシステムは、そのように要求される場合には、常にその領域において実質的に線形であるようにすることが可能であり、従って本発明の非線形的コンパンディング積分器を容易に使用することが可能である。
【００２３】
従って、本発明は、アクジション即ち捕捉回路及びタイミング回路を含む多様な適用例において有益的なものである。アクジション即ち捕捉システムは、ＰＬＬ（フェーズロックループ）、タイマー、一般的に所望の動作点へ収束する線形回路、又は周波数信号又はその他のタイプの信号が捕捉されるその他のシステム等のシステムを包含している。ＰＬＬにおいては、電圧制御発振器（ＶＣＯ）の周波数を入力信号周波数へロックさせるために入力信号を使用することが可能であり、従ってＰＬＬは、典型的に、位相比較器コンポーネント及びＶＣＯコンポーネントを有している。ＰＬＬは、通常、入力信号周波数を捕捉するためにＦＭラジオ受信器の復調器部分において使用される。周波数捕捉システムの場合には、例えば所望周波数の０．１％又は０．０１％の範囲内等の与えられた精度内において所望の周波数を捕捉することが必要な場合がある。捕捉システムの精度はその開ループ利得の関数である。その利得が高ければ高い程、システムの精度は一層良好である。
【００２４】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体的な実施の態様にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明に基づいて構成されたコンパンディング積分器回路１０を示した概略図。
【図２】本発明に基づくコンパンディング積分器回路１０の出力電圧信号Ｖ_out 及び入力差動電圧信号対Ｖｉｎの時間に関する変化を示したグラフ図。
【符号の説明】
１０コンパンディング積分器回路
１２演算相互コンダクタンス増幅器（ＯＴＡ）
１４Ｉ₀ 電流源
１６，１８，２４，２６，３２，３４，４６，４８トランジスタ
２０，４０バイアス源
２４，２６，３２，３４トランジスタ
２４，２６トランジスタ（カレントミラー）
３０，４２，５２コンデンサ
３２，３４トランジスタ（差動対）
３６，４４電流源
４２バイアス電圧
５０利得段

Claims

コンパンディング積分器回路において、
電圧入力信号とバイアス入力信号とを受取り増幅器出力信号を発生しその伝達関数が前記バイアス入力信号に依存する利得要素、
前記利得要素の増幅器出力信号が供給される積分要素、
前記利得要素及び積分要素へ結合されており前記積分要素の関数として前記利得要素へのバイアス入力信号を変化させることの可能なフィードバック要素、
を有することを特徴とするコンパンディング積分器回路。
請求項１において、前記利得要素が増幅器であることを特徴とするコンパンディング積分器回路。
請求項２において、前記利得要素が演算相互コンダクタンス増幅器（ＯＴＡ）であることを特徴とするコンパンディング積分器回路。
請求項１において、前記積分要素が記憶要素であることを特徴とコンパンディング積分器回路。
請求項４において、前記積分要素がコンデンサであることを特徴とするコンパンディング積分器回路。
請求項１において、前記フィードバック要素が、第一供給電圧及び前記バイアス入力信号が供給されるカレントミラーと、前記カレントミラー、前記増幅器出力信号、前記第一供給電圧へ結合されている差動対とを有することを特徴とするコンパンディング積分器回路。
請求項６において、前記カレントミラーが第一トランジスタと第二トランジスタとから構成されており、且つ前記差動対が第三トランジスタと、第四トランジスタと、容量要素と、電流源とから構成されており、前記第一トランジスタのゲートが前記第二トランジスタのゲートへ結合しており、前記第一トランジスタの第一ソース／ドレイン及び前記第二トランジスタの第一ソース／ドレインが前記第一供給電圧へ結合しており、前記第一トランジスタの第二ソース／ドレインが前記バイアス入力信号へ結合されており、前記第二トランジスタの第二ソース／ドレインが前記第四トランジスタの第一ソース／ドレインへ結合されており、前記第四トランジスタのゲートが前記増幅器出力信号へ結合されており、前記第三トランジスタの第一ソース／ドレインが前記第一供給電圧へ結合されており、前記第三トランジスタのゲートが前記容量要素の第一端子へ結合しており、前記容量要素の第二端子が接地ノードへ結合しており、前記第三トランジスタの第二ソース／ドレイン及び前記第四トランジスタの第二ソース／ドレインが前記電流源へ結合していることを特徴とするコンパンディング積分器回路。
請求項７において、前記カレントミラーが前記バイアス入力信号を発生する電流源要素へ結合しており、前記電流源要素が第二電流源と、第五トランジスタと、第六トランジスタとを有しており、前記第一トランジスタの第二ソース／ドレインが前記第六トランジスタの第一ソース／ドレインへ結合しており、前記第六トランジスタの第二ソース／ドレインが前記第二供給電圧へ結合しており、前記第六トランジスタのゲートが前記第五トランジスタのゲート、前記第五トランジスタの第一ソース／ドレイン及び前記第二電流源へ結合しており、前記第五トランジスタの第二ソース／ドレインが前記第二供給電圧へ結合していることを特徴とするコンパンディング積分器回路。
請求項８において、前記フィードバック要素がオフである場合には、前記バイアス入力信号が前記電流源要素の第二電流源によって発生させる電流によって決定され、前記フィードバック要素がターンオンされる場合には、前記バイアス入力信号は前記差動対の電流源によって発生される電流によって減少された前記電流源要素の第二電流源によって発生された電流と等しいことを特徴とするコンパンディング積分器回路。
請求項１において、前記フィードバック要素が第二供給電圧、前記増幅器出力信号、前記バイアス入力信号へ結合されている差動対を有していることを特徴とするコンパンディング積分器回路。
請求項１０において、前記差動対が第一トランジスタ、第二トランジスタ、容量要素、電流源を有しており、前記容量要素の第一端子が接地ノードへ結合しており、前記容量要素の第二端子が前記第一トランジスタのゲートへ結合しており、前記第一トランジスタの第一ソース／ドレインが前記電流源へ結合しており、前記第二トランジスタの第一ソース／ドレインが前記電流源へ結合しており、前記第二トランジスタのゲートが前記増幅器出力信号へ結合しており、前記第一トランジスタの第二ソース／ドレインが前記第二供給電圧へ結合しており、且つ前記第二トランジスタの第二ソース／ドレインが前記バイアス入力信号へ結合していることを特徴とするコンパンディング積分器回路。
請求項１１において、前記差動対が前記バイアス入力信号を発生する電流源要素へ結合しており、前記電流源要素は第二電流源、第三トランジスタ、第四トランジスタを有しており、前記第二トランジスタの第二ソース／ドレインは前記第四トランジスタの第一ソース／ドレインへ結合しており、前記第四トランジスタの第二ソース／ドレインは前記第二供給電圧へ結合しており、前記第四トランジスタのゲートは前記第三トランジスタのゲート、前記第三トランジスタの第一ソース／ドレイン及び前記第二電流源へ結合しており、且つ前記第三トランジスタの第二ソース／ドレインは前記第二供給電圧へ結合していることを特徴とするコンパンディング積分器回路。
請求項１２において、前記フィードバック要素がオフである場合には、前記バイアス入力信号は前記電流源要素の第二電流源によって発生される電流によって決定され、前記フィードバック要素がターンオンされる場合には、前記バイアス入力信号は前記差動対の電流源によって発生される電流によって減少された前記電流源要素の第二電流源によって発生される電流に等しいことを特徴とするコンパンディング積分器回路。
請求項１において、前記電圧入力信号は差動電圧入力信号対であることを特徴とするコンパンディング積分器回路。
請求項１において、前記増幅器の増幅器出力信号が電流信号であることを特徴とするコンパンディング積分器回路。
請求項１において、更に、前記積分要素へ結合されており、前記積分要素上の電圧によって決定される前記コンパンディング積分器回路の出力信号を発生する出力バッファ要素を有することを特徴とするコンパンディング積分器回路。
請求項１において、前記出力バッファ要素が単位利得要素であることを特徴とするコンパンディング積分器回路。
請求項１において、フェーズロックループ（ＰＬＬ）捕捉システムにおいて使用することを特徴とするコンパンディング積分器回路。
請求項１において、タイマシステムにおいて使用することを特徴とするコンパンディング積分器回路。
請求項１において、リニアシステムにおいて使用することを特徴とするコンパンディング積分器回路。
システムの所望のリニア部分において高い利得特性を維持しながら閉ループシステムの捕捉範囲において飽和を回避するために閉ループシステムのコンパンディング積分器の利得を選択的に変化させる方法において、
前記コンパンディング積分器の利得を有する利得要素へ電圧入力信号とバイアス入力信号とを供給し、
前記利得要素の増幅器出力信号を発生し、
前記増幅器出力信号に応答するバイアス電流を発生し、
前記バイアス電流に応答して前記利得要素の利得を選択的に変化させる、
上記各ステップを有することを特徴とする方法。
請求項２１において、前記利得要素の増幅器出力信号を発生するステップが、前記利得要素のバイアス入力信号へ結合している電流源要素によって達成されることを特徴とする方法。
請求項２２において、前記利得要素の利得を選択的に変化させるステップが、前記利得要素のバイアス入力信号へ入力されるバイアス電流を変化させることによって達成されることを特徴とする方法。
請求項２３において、前記利得要素の利得を変化させるステップが、前記利得要素へバイアス入力信号を供給するフィードバック要素によって達成され、前記フィードバック要素が前記利得要素の増幅器出力信号へ結合される積分要素の関数として前記利得要素へのバイアス入力信号を変化させることが可能であることを特徴とする方法。
請求項２４において、前記フィードバック要素がオフである場合には、前記バイアス入力信号は前記電流源要素によって発生される電流によって決定され、前記第一バイアス源がターンオンされる場合には、前記バイアス入力信号は前記フィードバック要素によって発生される電流だけ減少された前記電流源要素によって発生される電流に等しいことを特徴とする方法。