JP3754879B2

JP3754879B2 - 超電導ケーブルの解析方法

Info

Publication number: JP3754879B2
Application number: JP2000254564A
Authority: JP
Inventors: 純藤上; 徹岡崎; 孝人増田; 武志加藤; 洋康湯村; 芳久高橋; 公義松尾; 昇一本庄; 智男三村
Original assignee: Tokyo Electric Power Co Inc; Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd; Tokyo Electric Power Co Holdings Inc
Priority date: 2000-01-13
Filing date: 2000-08-24
Publication date: 2006-03-15
Anticipated expiration: 2020-08-24
Also published as: JP2001265845A

Description

【０００１】
【発明の属する技術分野】
本発明は、超電導ケーブルの電流分布を解析する方法に関するものである。特に、芯材、多層超電導導体および磁気遮蔽層をもつ超電導ケーブルの電流分布を解析して、その交流損失を正確に算出できる方法に関するものである。
【０００２】
【従来の技術】
芯材上にテープ状の超電導素線を同一ピッチで螺旋巻きして多層に構成した超電導導体構造が知られている。このような導体では内周の超電導層ほど電流密度が小さく、外周の超電導層ほど電流密度が大きいという偏流の問題がある。偏流に伴って交流損失が増大すると考えられ、交流損失低減が求められている。
【０００３】
多層導体の偏流抑制と損失低減に関する基本技術としては、特公昭29-6685号公報記載の発明が知られている。これは、各層の螺旋巻きピッチを調整して各層のインピーダンス調整を行う技術である。その他、特表平11-506261号公報には超電導素線を巻回した磁気遮蔽層を持つ超電導ケーブルの構造が開示されている。
【０００４】
【発明が解決しようとする課題】
しかし、超電導導体では具体的にどのようにして巻きピッチを調整するかについての方針が確立していない。これは、超電導導体の電流−電圧特性が非線形であり、実効抵抗が通電電流によって変化するため、これを考慮しないと超電導導体の電流分布、交流損失が予測できないからである。一方、どのようにして実効抵抗を考慮するかについては、具体的な手法が確立していない。
【０００５】
また、芯材と超電導磁気遮蔽層とを考慮した超電導導体での電流分布、交流損失の解析手法も確立していない。これは、高温超電導導体をどのような等価回路にモデル化すべきかが確立していないためである。
【０００６】
さらに、芯材と磁気遮蔽層を含めた超電導導体の交流損失特性が実験的に明確にはなっていない。理論的にも、芯材の抵抗ならびにインピーダンスを同時に考慮したモデルは報告されていない。その理由の一つは、これらを考慮しようとすれば数値計算が非常に複雑になるためである。
【０００７】
従って、本発明の主目的は、超電導ケーブル、特に芯材と多層超電導導体とを持つ超電導ケーブルの電流分布を正確に解析して、交流損失を算出できる方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、超電導ケーブルにおける芯材と超電導素線とを適切な等価回路にモデル化し、さらには必要に応じて磁気遮蔽層をもモデル化に加えることで上記の目的を達成する。
【０００９】
すなわち、本発明は、芯材と、芯材上に超電導素線を螺旋状に巻き付けた導体層と、電気絶縁層とを具える超電導ケーブルの電流分布を解析する方法であって、次の各プロセスを具えることを特徴とする。
【００１０】
▲１▼ 前記芯材と導体層とを少なくとも誘導リアクタンスで構成される回路にモデル化するプロセス。
▲２▼ 芯材サイズと比抵抗を含む芯材の諸元、臨界電流とサイズを含む超電導素線の諸元、導体層の螺旋巻きの方向とピッチ、導体層の厚さと外径、導体層の層数を含む導体層の諸元、ならびに周波数と通電電流を含む必要なパラメータを入力するプロセス。
▲３▼ 入力したパラメータを用いて回路中のインダクタンスと実効抵抗を算出するプロセス。
▲４▼ 前記モデルに基づいた回路方程式を作成し、各層の電流分布を算出するプロセス。
【００１１】
ここで、解析の対象となる超電導ケーブルとしては、（a）芯材上に超電導素線を巻回した導体層を具えて磁気遮蔽層のないもの、(b)さらに超電導素線を巻回した磁気遮蔽層を具えるものが挙げられる。導体層および磁気遮蔽層の層数は１層でも多層でも構わない。後述する「モデル化」に対応させる必要上、導体層および磁気遮蔽層中にある超電導素線の各層同士は電気的に絶縁されていることが好ましい。超電導体の各層のインピーダンス調節を考える場合、層間の乗り移り抵抗等の影響を完全に除外した層間絶縁導体の方が、層間絶縁のない導体よりもモデル化が容易である。また、この構造は導体中の渦電流損失低減に対しても効果がある。
【００１２】
モデル化するプロセスとしては、芯材および導体層（必要に応じて磁気遮蔽層）を誘導リアクタンスのみで構成される回路にモデル化しても構わないが、抵抗と誘導リアクタンスとで構成される回路にモデル化することが好ましい。従来、抵抗を考慮して電流分布の解析を行うことは極めて煩雑で難しいと考えられていた。本発明における「モデル化の仕方」および後述する「モデル化した回路中の誘導リアクタンスと実効抵抗を算出する手法」を用いることで、抵抗を考慮して正確な電流分布を解析することができ、さらに解析結果を元に交流損失特性を解析することができる。
【００１３】
モデル化するプロセスをより具体的に説明する。まず、芯材ならびに導体層を誘導リアクタンスと抵抗とが直列に配置された集中定数回路とみなす。また、磁気遮蔽層を端末部の接続抵抗を介してつながった閉回路ループとみなす。そして、導体層とそれにとりつけた電源が形成する回路を１次回路、磁気遮蔽層とその端末部の接続抵抗とで形成する回路を２次回路とした相互誘導回路とみなすことが好ましい。
【００１４】
モデル化した等価回路を元に電流分布を求めるには、インダクタンスおよび実効抵抗の算出を行うために、モデル化した等価回路に対して必要なパラメータを設定する必要がある。
【００１５】
パラメータとしては、線材諸元（幅、厚さ、Ic）、芯材諸元（比抵抗、外径、厚さ）、導体層・磁気遮蔽層諸元（各層の巻き線方向、ピッチ、各層の外径、各層の厚さ、各層でのIc維持率）、通電条件（通電電流、周波数）が挙げられる。また、各層のIcが異なる場合には、超電導線材の臨界電流ならびにサイズを各層ごとに設定すれば良い。
【００１６】
また、実効抵抗の算出に際して、前記集中定数回路中の抵抗は、導体層を流れる電流によって変化することとして扱うことが好適である。高温超電導導体の特徴の一つに、超電導状態から常伝導状態への転位が緩やかということがある。直流通電特性を例にとると、高温超電導導体の電流−電圧曲線はV〜I^ｎ（n〜10）の様になり、理想的な超電導体のようにI=Icでステップ状（不連続的）に有限の電圧が発生するわけではない。
【００１７】
このような、非線形の電流−電圧特性を持つ高温超電導ケーブルを常伝導導体のような電流に依存しない抵抗を持つとして取り扱うことや、理想的な超電導素線のようにIc以下で抵抗がゼロとして取り扱うことは、モデルと実際のケーブルとの間に誤差を生じさせる元となる。
【００１８】
そこで、電流によって変化する抵抗を考えることで、より厳密に超電導ケーブルの交流損失を取り扱えるようになる。
【００１９】
さらに、高温超電導ケーブルの最も重要な特徴の一つは、臨界電流（Ic）を越える電流を流したとき、従来の金属系超電導素線の様なクエンチ現象を生じることなく、安定にIcを越える通電ができることである。また、同じ容量のピッチ調整導体とピッチ無調整導体の交流損失を比較すると、両者に最も差が生じるのは導体Ic近傍であることが理論的に予測できる。
【００２０】
このように高温超電導ケーブル解析のためには、導体のIc以上ならびにIc近傍の交流損失特性予測も重要となる。これらの効果は、モデル化したときの集中定数回路中の抵抗が電流によって変化すると考えることで、はじめてモデルの中に取り入れることができる。
【００２１】
より具体的には、超電導素線の実効抵抗Ｒ_effを、各層の交流損失量Ｗ_layerと通電電流Iを用いて、Ｒ_eff=Ｗ_layer/I^２とし、Ｒ_effを前記集中定数回路中の抵抗とみなせばよい。そして、この損失量Ｗ_layerを超電導素線の交流電流−損失特性をもとに計算することが好適である。例えば、交流損失量Ｗ_layerはノリスの式から求めれば良い。そして、I＞Icにおける交流損失量Ｗ_layerを求める式がI＜Icにおける交流損失量Ｗ_layerを求める式と連続するようにすればよい。
【００２２】
続いて、モデルに対応した回路方程式を作成し、各層の電流分布を算出する。その際、パラメータを入力するプロセスにおいて、各層の電流値として適宜な初期値を与え、この初期値をもとに各層の電流分布を演算する。
【００２３】
次に、演算により得られた電流値を用いて再度パラメータの入力プロセス▲２▼から電流分布の算出プロセス▲４▼までを繰り返す。そして、この繰り返しを、演算の前後における各層の電流値の差が所望の範囲に収束するまで実行すればよい。
【００２４】
演算結果を収束させるための所定の範囲とは、10％以下、より好ましくは5％以下、さらに好ましくは1％以下である。演算の前後における各層の電流値の差が10％を超えると解析結果の正確性が低下する。また、演算の前後における電流値の差を1％程度の差に収束できれば、それ以上の演算を繰り返しても時間がかかるだけであり、解析結果の精度向上にほどんど寄与しないからである。
【００２５】
そして、算出された電流分布から磁場分布を求めて、さらに交流損失量を算出するプロセスを具えることが好適である。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
＜実施例１＞
ここでは、芯材、芯材の外周に超電導素線を多層に巻回した導体層、導体層の外周に形成した絶縁層、絶縁層の外周に超電導素線を多層に巻回した磁気遮蔽層とを具える３相超電導ケーブルについて交流損失を求める。交流損失を求める手順は、超電導ケーブルを等価回路にモデル化し、インダクタンスの導出・実効抵抗の導出を行い、モデルに対応した回路方程式を作成し、電流分布の算出を行う。そして、電流分布から磁場分布を求め、交流損失を演算する。
【００２７】
（モデル化）
３相ケーブルのうちの１相分に着目して、芯材、導体層（コア）および磁気遮蔽層（シールド）と端末を含む超電導ケーブルを図１のような等価回路とみなした。すなわち、芯材ならびに導体層を誘導リアクタンスと抵抗とが直列に配置された集中定数回路とみなしている。導体層には外部電源よりI_allが供給され、各導体層間には絶縁が施されているとした。
【００２８】
また、磁気遮蔽層は超電導素線が端部にて接続抵抗ｒ_ｊで接続され、図1のようなループを形成するものとした。図中のｉ₀、ｉ₁…は各層に流れる電流、Ｌ_co、Ｌ_c1…は各層の周方向磁場によるインダクタンス、L_ao、L_al…は各層の軸方向磁場によるインダクタンス、ｒ₀、ｒ₁…は各層の実効抵抗、ｒ_jは端末のインダクタンスならびに抵抗、V_c、V₁はそれぞれ導体層側、磁気遮蔽層側の電圧である。添え字の0は芯材を表し、導体層または磁気遮蔽層は内層より1、2、3…のように表記した。このモデルでは、導体層４層、磁気遮蔽層２層として検討している。
【００２９】
（インダクタンス導出）
各超電導層のインダクタンスについては、層間の相互インダクタンスも考慮して、周方向成分を数式1と定義し、軸方向成分を数式２と定義した。
【００３０】
【数９】

【００３１】
【数１０】

ここで、式中のa_nはn層目の半径、P_nはn層目のピッチである。
kはn層が、Z撚りのとき1、S撚りのとき2とする。
【００３２】
（抵抗成分導出）
各層の抵抗成分は、導体層を構成する素線のACロス理論値W_norris（ノリスの式）から導くこととした。このとき、素線一本あたりの実効抵抗ｒ_wireは、素線に流れる電流I_wireを用いて数式３のように定義する。
【００３３】
【数１１】

【００３４】
ここで、素線の損失W_norrisは、ｚ=I_wire/Icとすればｚ＜１（臨界電流値未満）のとき、ノリスの式より数式４のようになる。
【００３５】
【数１２】

【００３６】
そして、ｚ＞１のとき、フラックススロー損失は数式５のようになる。
【００３７】
【数１３】

【００３８】
ここで、ｎは、電圧が電流Iのｎ乗に比例するとした場合のIc近傍でのｎ値であり、数式５はz＝１で数式４と連続するようにしている。これら数式４、５は実験結果と良く一致する。
【００３９】
なお、ジョイント抵抗については、試験で求めた端末の抵抗値（3×10^-6Ω/ケーブル長）を採用した。
【００４０】
（回路方程式）
このモデルでは、回路方程式は下式のようになる。
【００４１】
【数１４】

【００４２】
上式で、初期条件として各層のピッチ、L_c、L_a、r₁、I_allを与えれば、ｉ₀〜ｉ₆、V_c、V_sに関する9元連立方程式となり、計算によって各層の電流分布を求めることができる。
【００４３】
（電流分布の算出）
計算は、まず全通電電流（I_all）に対して初期電流分布（各層の電流値）を適当に与え、そのときの各超電導層の抵抗値を先述の抵抗成分導出プロセスにしたがって求める。すると数式６の回路方程式中のi_iとV_c、V_sを除く全数値が既知の値となるために、数式６を解いてi_o〜i₆、V_c、V_sを求めることができる。この電流値をもとに再度各超電導層の抵抗値を求めた後、数式６からi_o〜i₆を求める。この作業を、演算前後の計算結果の差が一定値以下となるまで繰り返す。今回は前後の計算結果の差が１％以下となったときに、計算が終了したとみなした。
【００４４】
数式６の回路方程式を解けば電流分布が求まるはずであるが、実際は回路中の抵抗成分が電流によって変化する効果を取り入れる必要があるので、答えを解析的に見出すことはできない。「演算前後の計算結果の差が一定値以下となるまで繰り返す」という手法を取り入れることによって、はじめて任意の巻きピッチ条件の超電導ケーブルの電流分布を計算によって推測できるようになった。以上のプロセスを経た時点で電流分布が求められるため、その結果を元にして以下のプロセスにより交流損失量を求める。
【００４５】
（磁場の計算）
このモデルでは、導体層は複数の超電導素線が螺旋状に巻かれた構造であり、通電時の磁場は、図２に示すように、周方向磁場成分と導体軸方向磁場成分に分けて考えることができる。
【００４６】
このときのn層目に加わる周方向磁界成分H_cn（単位はA/m）は数式７で表される。
【００４７】
【数１５】

【００４８】
また、n層目に加わる軸方向磁界成分H_an（単位はA/m）は数式８で表される。
【００４９】
【数１６】

【００５０】
（交流損失の計算）
導体の交流損失は、導体を図３に示すような隣接したn個の無限平面にモデル化して計算した。このようなモデル化は、例えば「H.ISHII（ISS’97プロシーディングス）」等から報告があり、円筒導体の磁界分布を表すモデルとしては簡便である。
【００５１】
導体の磁化損失は、各層の磁化損失の総和とする。
各層の磁化損失は、ビーンモデルを前提にした超電導平板の磁化損失の公式（式数式９、数式10）を利用して表すことができる。
【００５２】
【数１７】

【００５３】
【数１８】

【００５４】
ここで、数式９は磁場が平板全域に侵入していない場合、数式10は磁場が平板の全域に侵入している場合であり、磁場は平板の両側から均等に侵入することを前提としている。ｆは周波数（Hz）、Hmは外部磁界のピーク値（A/m）、J_cは超電導体の臨界電流密度（A/m²）、ｔは平板の厚さ（m）である。
【００５５】
数式９、数式10を利用すると、導体中の第n層の磁化損失W_nは超電導平板と同様に、▲１▼磁界が層全体に侵入していない場合、▲２▼磁界が層全体に侵入した場合で異なり、▲１▼の場合には、数式11となり、▲２▼の場合には数式12となる。
【００５６】
【数１９】

【００５７】
【数２０】

【００５８】
ここで、H_opnはn層以外に流れる電流がn層部に作る磁場（n層部にとっての外部磁場）の大きさ、I_opnはn層を流れる電流が作る磁場（n層部にとっての自己磁場）の大きさであり、前節で示したn層の周方向磁界成分H_cnと軸方向磁界成分H_anを用いて、H_opnは数式13で表される。
【００５９】
【数２１】

【００６０】
また、n層に流れる電流ｉ_nを用いて、I_opnは数式14と表される。
【００６１】
【数２２】

【００６２】
これらの単位はいずれもA/mである。また、R_nはn層の半径、J_eはn層部のオーバーオールJ_c、t_anは外側から見たn層部の磁界侵入深さ、t_bnは内側から見たn層部の磁界侵入深さである。さらに、W_nの単位はW/m、H_opnとI_opnの単位はどちらもA/mである。
【００６３】
芯材の渦電流損失W_f,eは以下の数式15で計算した。
【００６４】
【数２３】

【００６５】
数式15は、例えば「Case Studies in Superconducting Magnets」（PLENUM PUBLISHING Co.）のP41に記載されており、ρは芯材の比抵抗（＠77K）、R_fは芯材の外半径、dは芯材の肉厚、H_aoは芯材部の軸方向磁場である。
【００６６】
以上のような考えにしたがって、導体の磁場分布と交流損失量を算出してシステムを解析するシミュレーションコードを作成して、コンピューター内に組み込み、解析装置とした。
【００６７】
本コードでの計算の流れを図４に示す。計算手順は、次の各ステップ▲１▼〜▲５▼に示す通りである。「電流分布計算」のステップから「各層のピッチを設定」のステップに戻るのは、演算前後の計算結果の差が一定値以下となるまで繰り返すことを示している。
【００６８】
▲１▼基本パラメータ設定：パラメータは、線材諸元（幅、厚さ、Ic）、芯材諸元（比抵抗、外径、厚さ）、導体諸元（各層の巻き線方向、各層の外径、各層の厚さ、各層でのIc維持率）、通電条件（通電電流、周波数）とする。
▲２▼各層のピッチ入力
▲３▼各層のインダクタンス計算および実効抵抗の計算
▲４▼連立方程式の作成と、各層の電流値の計算
▲５▼計算した電流分布での磁場分布と導体交流損失計算
【００６９】
＜実施例２＞
前記解析装置を用いて磁気遮蔽層付きのピッチ調整導体を設計・試作し、交流損失測定結果と本シミュレーションで求めた損失を比較した。導体の諸元を以下に示す。導体層と遮蔽層のピッチは各超電導層の電流がほぼ均一化するピッチを設定した。
【００７０】
芯材
材質：銅
外径：φ19.2mm
肉厚：0.9mm
比抵抗（＠77K）：3×10^-9Ωm
導体層
素線：Bi2223系Ag-Mn合金被覆高温超電導テープ線（厚さ0.24mm）
層数：４層（層間絶縁あり）
巻き方向：S/S/S/S
巻きピッチ：1層目360mm/2層目200mm/3層目110mm／4層目70mm
絶縁層
材質：紙
厚さ：7mm
磁気遮蔽層
素線：Bi2223系Ag-Mn合金被覆高温超電導テープ線（厚さ0.24mm）
層数：２層
巻き方向：S/S
巻きピッチ：1層目180mm/2層目360mm
【００７１】
直流通電試験の結果、導体Icは2000A（1μV/m定義）であった。
【００７２】
導体層の交流損失について、実験値と計算値を比較した。結果を図５に示す。実験は磁気遮蔽層での遮蔽効果を模擬して、導体層と磁気遮蔽層を直列につないで交流電流を通電し、電圧は導体層の電圧を計測した。周波数は50Hz、温度は77K、測定は半田付けした電圧端子での交流４端子法で行った。このとき計測する抵抗性電圧（通電電流と同相の電圧）から導体層の交流損失を見積もることができる。図５に示すように、実験値と計算値は非常に良く一致していることを確認した。
【００７３】
図５中の波線はmono-block model（電流が偏流して流れる場合に適用可能なモデル）から求めた導体の交流損失理論値であるが、実験値は波線から大きくはずれている。さらに、解析コードで各層の電流が均一化するピッチを設定した導体では、実際に偏流が抑制されていることも確認できた。
【００７４】
この導体について、シミュレーションコードで求まった各層の電流を各層毎の素線数で除して素線1本あたりに流れる電流を推定した。そして、素線に流れる電流が完全に一様化された場合（I_all/n）と比較すると、ばらつきΔが最大20％に達していた（2000A通電時）。
【００７５】
このばらつきΔを抑制するために、試みに最内層（１層目）のピッチを340mmに変更して計算を行ったところ、前記ばらつきΔは最大15％に抑制され、損失も2000A通電時に約3％低減するという結果を得た。
【００７６】
以上の結果より、超電導素線の中で、最短のピッチを導体層の最外層に配置し、最長のピッチを磁気遮蔽層の最外層に配置すれば良いことがわかる。
【００７７】
このばらつきを小さくすればさらに、交流損失が低減できると予想して、実施例2の導体についてピッチの再検討を行った。その結果、導体層のピッチを内層から420mm／270mm／140mm／80mmとし、磁気遮蔽層のピッチを内層から260mm／560mmという条件（極小条件）とすれば、ばらつきΔが極小となることが判った。
【００７８】
図6に、前記極小条件から導体層における4層目のピッチのみを変化させたときのピッチとばらつき最大値Δの関係、ならびにピッチと交流損失（交流損失の極小値で規格化）との関係を示す。このグラフに示すように、素線の電流は完全には均一化されないが、素線電流の理想値からのずれの最大値Δが5％以内であれば、損失についても極小値を選定できることが判る。
【００７９】
＜実施例3＞
実施例２で解析装置を用いて設計した導体交流損失の計算値と実測値が良く一致することを確認した。ただし、この導体では最短ピッチが70mmであり、螺旋巻き時の曲げ歪みによって線材のIcが低下して、導体層第４層のIc維持率が１以下（0.95）となり、導体のIcが理想的な値よりも低くなっている。この効果をシミュレーションコード中で考慮するための具体的手段としては、前述のように、「各層のIc維持率」という形で取り入れることもできる。さらに前記コード中の超電導素線の臨界電流を入力するプロセスにおいて、超電導素線の臨界電流を各層毎に設定することによっても考慮することが可能である。この手法は、機械的歪み以外の効果で各層のIcが変わる場合にも適用できるという利点がある。
【００８０】
螺旋巻き時にテープ線材に加わる歪みε_aは、テープ線の厚さをt、螺旋巻きピッチをP、芯材の外径をDとして考えれば、数式16で表すことができる。従って、超電導素線の最短ピッチは、ε_c（超電導素線の限界曲げ歪）＞ε_aとなるように設定すれば良い。限界曲げ歪ε_cは、超電導素線のIcの低下が顕著になる曲げ状態の歪とすれば良い。例えば、曲げを加えない超電導素線のIcに対して、Icの低下率が２％以上となる場合の歪を限界曲げ歪ε_cとする。
【００８１】
【数２４】

【００８２】
この数式16を用いて、ピッチと歪みの関係をグラフ化すると図7のようになる。ここで、テープ線の厚さと芯のサイズは実施例２と同じくそれぞれ0.24mm、φ19.2mmとした。
【００８３】
これまでの実験によって、螺旋巻きによる超電導素線のIc低下は数式16で0.3％以下の範囲に設定すれば防止できることが判っており、図7より見積もると、実施例２のような諸元の導体ではピッチ100mm以上に設定する必要があることが判った。本例では、超電導素線の限界曲げ歪を0.3％としたが、この数値は超電導素線の特性に応じて決定すれば良いことは言うまでもない。
【００８４】
また、導体中の最長ピッチが600mmを越えると、ドラム巻きに伴う引っ張りによって断線が頻発することが判っている。この最長ピッチは次のように求めることができる。すなわち、数式17で求められるケーブル曲げ時に超電導素線に加わる張力が超電導素線の破断荷重未満となるように設定すれば良い。
【００８５】
摩擦力（kg/m）×半ピッチ分の超電導素線の長さ（m）＋巻き線張力（kg）…数式17
【００８６】
通常の超電導素線の破断荷重は10kg程度、摩擦力は実測により30kg／m程度、巻き線張力は1kg程度である。従って、数式17にこれらの各値を代入して、巻きピッチを求めれば600mmとなる。もちろん、超電導素線の破断荷重、摩擦力、巻き線張力は超電導素線の特性によって異なるため、その特性に応じた値を用いれば良い。
【００８７】
以上より、実施例１のコードを用いて、最短ピッチ100mm以上、最長ピッチ600mm以下という条件を付加して、磁気遮蔽層付きのピッチ調整導体を設計・試作し、交流損失測定結果と本シミュレーションで求めた損失とを比較した。導体の諸元を以下に示す。今回は、芯材として銅よりもはるかに抵抗の大きいFRP（Fiber Reinforced Plastics）パイプを使用した。なお、導体と遮蔽層のピッチは各超電導層の電流が均一化するピッチを設定した。
【００８８】
芯材
材質：FRPパイプ
外径：φ19.2mm
肉厚：0.9mm
導体層
素線：Bi2223系Ag-Mn合金被覆高温超電導テープ線（厚さ0.24mm）
層数：4層（層間絶縁あり）
巻き方向：S/S/Z/Z
巻きピッチ：1層目140mm/２層目320mm/3層目420mm/４層目120mm
絶縁
材質：紙
厚さ：７mm
磁気遮蔽層
素線：Bi2223系Ag-Mn合金被覆高温超電導テープ線(厚さ0.24mm）
層数：2層
巻き方向：S/S
巻きピッチ：１層目350mm/２層目520mm
【００８９】
直流通電試験の結果、導体層のIcは2100A（１μV/m定義）であり、歪みの加わらない状態の素線Icから見積もった導体層のIc（2100A）と一致した。
【００９０】
さらに、導体層の交流損失について、実験値と計算値を比較した。実験は磁気遮蔽層での遮蔽効果を模擬して、導体層と磁気遮蔽層を直列につないで交流電流を通電し、電圧は導体層の電圧を計測した。周波数は50Hz、温度は77K、測定は半田付けした電圧端子での交流４端子法で行った。このとき計測する抵抗性電圧（通電電流と同相の電圧）から導体層の交流損失を見積もることができる。
【００９１】
実験の結果1kArms通電時の導体交流損失は0.5W/mであり、解析装置を用いて見積もった損失値（0.47W/m）と非常に良く一致することを確認した。
【００９２】
従って、超電導素線の中で、最短のピッチを導体層の最外層に配置し、最長のピッチを磁気遮蔽層の最外層に配置とした上に、最短ピッチを歪が0.3％以下となる巻きピッチとし、最長ピッチをドラム巻きに伴う引っ張りによって断線しない程度（0.6ｍ未満）に設定することで、機械的特性に優れて臨界電流の低下も生じない超電導ケーブルを構築できる。
【００９３】
さらに、実施例３の導体についても、製作条件から導体層における4層目のピッチのみを変化させたときのピッチとばらつき最大値Δの関係、ならびにピッチと交流損失（交流損失の極小値で規格化）との関係を調べた。その関係を図８のグラフに示す。このグラフに示すように、素線の電流は完全には均一化されないが、素線電流の理想値からのずれの最大値Δが5％以内であれば、損失についても極小値を選定できることが判る。
【００９４】
＜実施例４＞
従来の理論では、各層の電流分布が完全に均一化したときに導体交流損失を最低にできると考えていた。しかし、上記の解析装置を用いて、各層の電流分布のばらつきと導体全体の交流損失量の関係をチェックしたところ、各層の電流がある程度不均一であっても、超電導素線の電流値が均一化されていれば損失は極小値をとり、各層の電流が均一化したときと同レベルの交流損失が実現できることが判った。
【００９５】
この結果を利用すれば、各層毎の電流を完全に均一化するためのピッチ条件が線材の機械的特性の面で現実にそぐわない場合に、機械特性上現実的なピッチに設計を変更して、各層間で若干の電流アンバランスは発生するけれども、交流損失としては各層の電流分布が均一化した場合とほぼ同じとすることもできる。
【００９６】
具体的な解析は、導電性を有する芯材（銅）と芯材上に複数の超電導素線を螺旋に巻き付けてなる４層の超電導層を有した導体層と、電気絶縁層および、２層の超電導素線からなる超電導磁気遮蔽層とで構成される３相超電導ケーブル（１相分）について、ピッチのみを微妙に変化させて各層の電流分布および各超電導素線の電流値を微妙に変化させて行った。
【００９７】
その結果、解析結果による超電導素線の電流値（絶対値）が、設定値である電流I_allを素線数ｎで除した値I_all/nに対して±5％以内であれば損失は極小値をとり、電流が各層で完全に均一化した場合と比較して交流損失の変化は10％以下である。しかし、超電導素線の電流絶対値のぱらつきがこれ以上大きくなると、電流が各層で完全に均一化した場合と比較して損失が急激に増大することが判明した。従って、各層間で若干の電流アンバランスが発生しても、交流損失としては各層間で電流分布が完全に均一化した場合と同等となるようにするには、解析結果による超電導素線の電流値が、設定値である通電電流を素線数ｎで除した値I_all/nに対して、±5％の範囲に入るように磁気遮蔽層を含む各超電導素線のピッチを設定すれば良い。
【００９８】
また、従来技術として、磁気遮蔽層を有する多層構造の超電導ケーブルで電流分布を均一化する一般的なピッチ条件としては、特表平11-506261号公報記載の技術があった。解析結果による超電導素線の電流値（絶対値）が、設定値である電流I_allを素線数ｎで除した値I_all/nに対して±5％以内に入るように磁気遮蔽層を含む各超電導素線のピッチを設定すると、前記公報が提案する条件式にあてはまらないピッチ条件でも電流分布の均一化ができることがわかった。
【００９９】
＜実施例５＞
さらに層数を多くした導体での均流化条件をシミュレーションコードを用いて調査した。計算を行った超電導素線の諸元を表１に示す。
【０１００】
【表１】

【０１０１】
この超電導素線を用いて、内周から順に芯材、導体層、絶縁層、磁気遮蔽層を有する超電導導体構造を作製し、各素線の電流が均流化されるピッチを計算した。超電導導体構造の諸元を表２に示す。
【０１０２】
【表２】

【０１０３】
この条件ではIall/nのばらつきが5%以内におさまるピッチ条件は見つからなかった。そのような場合に、交流損失が小さくなる条件を調査した。調査の結果、交流損失が極小となる条件として表３のピッチがあることが判った。
【０１０４】
【表３】

【０１０５】
この場合の損失は、導体層と遮蔽層とを合わせて2.8W/mと見積もられた。また、各層の磁場分布をグラフにしたところ図９に示すようになった。このグラフには、周方向磁場成分（Bc）、軸方向磁場成分（Ba）、合計磁場成分（Ball）を示している。この磁場分布の特徴は「周方向磁場成分が内層から外層に向かって極大値を１つだけ持つ分布で、軸方向磁場成分が内層から外層に向かって単調減少分布になる」ことである。
【０１０６】
次に、表３における導体層の８層目のピッチを±10mm変更し、150mm（または130mm）とすると損失は3.0W/m(3.2W/m)のように増大する。このときの磁場分布を図10(図11)に示す。
【０１０７】
図10に示すように、損失が極小値からはずれるピッチ条件（150mm）では、周方向磁場成分（Bc）に２つの極大値が存在し、軸方向磁場成分（Ba）は単調減少分布になっていない。また、図11に示すように、損失が極小値からはずれるピッチ条件（130mm）では、周方向磁場成分（Bc）は極大値が1つだけであるが、軸方向磁場成分（Ba）は単調減少分布になっていない。
【０１０８】
このように磁場分布の形状を目安に、各層のピッチを調整すれば、Iall/nのばらつきが5%以内におさまらない場合(層数が多い場合)でも、交流損失が小さなピッチに設定した導体を提供することが可能である。
【０１０９】
なお、本発明の解析方法は、上述の具体例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【０１１０】
【発明の効果】
以上説明したように、本発明方法によれば、任意の芯材抵抗、任意の導体サイズ、任意の螺旋巻き方向、任意の螺旋巻きピッチを有する超電導ケーブルの電流分布、交流損失が詳細に解析できる。さらに磁気遮蔽層を有する場合でも解析が可能である。これまでの解析事例は、▲１▼理論的に各層の電流が均一化したときの交流損失の予測、▲２▼導体中の線材が完全に電気的に結合して一つの塊のように振る舞ったときの電流分布と交流損失の予測等、典型的な場合しか予測できない。特に、芯材の抵抗ならびにインピーダンスを考慮した報告はなされていなかったが、本発明ではこれらを考慮した上で正確な交流損失解析が行える。従って、交流損失を極力少なくできる超電導ケーブルの設計に有効利用することができる。
【図面の簡単な説明】
【図１】超電導ケーブルの等価回路へのモデル化手法を示す説明図である。
【図２】超電導ケーブルにおける通電時の磁場成分の説明図である。
【図３】円筒導体を無限平面にモデル化する手法の説明図である。
【図４】超電導ケーブルの交流損失を評価する手順のフローチャートである。
【図５】電流と交流損失の関係を示すグラフである。
【図６】導体層の4層目のピッチと理想値からのずれΔとの関係を示すグラフである。
【図７】超電導素線のピッチと歪の関係を示すグラフである。
【図８】導体層の4層目のピッチと理想値からのずれΔとの関係を示すグラフである。
【図９】超電導導体層と遮蔽層における各層の磁場分布を示すグラフである。
【図１０】導体層最外層の超電導素線のピッチを150mmとした超電導導体層と遮蔽層における各層の磁場分布を示すグラフである。
【図１１】導体層最外層の超電導素線のピッチを130mmとした超電導導体層と遮蔽層における各層の磁場分布を示すグラフである。

Claims

芯材と、芯材上に超電導素線を螺旋状に多層に巻き付けた導体層と、電気絶縁層とを具える超電導ケーブルの電流分布解析方法であって、下記のプロセスを具えることを特徴とする超電導ケーブルの電流分布解析方法。
(1) 前記芯材と導体層の各層とを誘導リアクタンスと抵抗とが直列に配置された集中定数回路とみなす回路にモデル化するプロセス。
(2) 後述するインダクタンスと実効抵抗を求めて回路方程式を解くために必要な以下のパラメータを設定するプロセス。
芯材サイズと比抵抗を含む芯材の諸元
臨界電流Icとサイズを含む超電導素線の諸元
導体層の螺旋巻きの方向とピッチ、導体層の厚さと外径、導体層の層数を含む導体層の諸元
周波数、芯材および導体層の各層の電流値の合計値である全通電電流 I _all を含む通電条件
(3) 前記設定したパラメータを用いて、モデル化した回路中の各層のインダクタンス（ L _cn,m ＋ L _an,m ）を下記の数式１及び数式 2 により算出するプロセス。

ただし、 L _cn,m は各層の周方向磁場によるインダクタンス
a _s は最外層の半径 a _n は n 層目の半径 a _m は m 層目の半径とする。

ただし、 L _an,m は各層の軸方向磁場によるインダクタンス
a _n 、 (a _m ) は n(m) 層目の半径 P _n 、 (P _m ) は n(m) 層目のピッチ
k は n 層が、 Z 撚りのとき 1 、 S 撚りのとき 2 とする。
(4) 前記設定したパラメータを用いて、モデル化した回路中の各層の実効抵抗 r _n を下記の 4-1 〜 4-3 のように算出するプロセス。
4-1 ：超電導素線からなる各層の実効抵抗 r _n を、各層の交流損失量Ｗ _layer と通電電流 i _n を用いて、 r _n = Ｗ _layer /i _n ^２とし、 r _n を前記集中定数回路中の抵抗とみなす。
4-2 ：この交流損失量Ｗ _layer は、ノリスの式による素線の交流損失理論値 W _norris から導く。素線 1 本当たりの実効抵抗 r _wire は素線の電流 I _wire を用いて次の数式３で定義する。

4-3 ：その際、 I _wire /Ic ＜ 1 における損失 W _norris を求める式が I _wire /Ic ＞ 1 における損失 W _norris を求める式と連続するようにする。
(5) 前記モデルに基づいて導体層各層の電圧と電流との関係を示す下記の回路方程式を作成し、この回路方程式、導体層の各層のピッチ、前記インダクタンスと実効抵抗ならびに通電条件を用いて導体層の各層の電流分布を算出するプロセス。

ここで、 Vc は芯材・導体層各層の電圧、添え字は 0 が芯材を、 1,2,3 … n が導体層の内層からの各層を示す。
(6) パラメータを設定するプロセスにおいて導体層の各層の電流値として適宜な初期値を与え、この初期値をもとに導体層の各層の電流分布を演算し、演算により得られた電流値を用いて再度パラメータの設定プロセス (2) から電流分布の算出プロセス (5) までを繰り返して、この繰り返しを、演算の前後における各層の電流値の差が所望の範囲に収束するまで実行するプロセス。
導体層中にある超電導素線の各層同士が電気的に絶縁されていることを特徴とする請求項１記載の超電導ケーブルの電流分布解析方法。
芯材と、芯材上に超電導素線を螺旋状に多層に巻き付けた導体層と、電気絶縁層と、電気絶縁層上に超電導素線を螺旋状に単層または多層に巻き付けた磁気遮蔽層とを具える超電導ケーブルの電流分布解析方法であって、下記のプロセスを具えることを特徴とする超電導ケーブルの電流分布解析方法。
(1) 前記芯材と導体層と磁気遮蔽層とを次の1-1〜1-3に示す回路にモデル化するプロセス。
1-1：芯材と、導体層の各層と、磁気遮蔽層の各層とを誘導リアクタンスと抵抗とが直列に配置された集中定数回路とみなす。
1-2：磁気遮蔽層を端末部の接続抵抗を介してつながった閉回路ループとみなす。
1-3：導体層とそれにとりつけた電源が形成する回路を１次回路、磁気遮蔽層とその端末部の接続抵抗とで形成する回路を２次回路とした相互誘導回路とみなす。
(2) 後述するインダクタンスと実効抵抗を求めて回路方程式を解くために必要な以下のパラメータを設定するプロセス。
芯材サイズと比抵抗を含む芯材の諸元
臨界電流Icとサイズを含む超電導素線の諸元
導体層および磁気遮蔽層の螺旋巻きの方向とピッチ、導体層および磁気遮蔽層の厚さと外径、導体層および磁気遮蔽層の層数を含む導体層・磁気遮蔽層の諸元
周波数、芯材および導体層の各層の電流値の合計値である全通電電流 I _all を含む通電条件
(3) 前記設定したパラメータを用いて、モデル化した回路中の各層のインダクタンス（ L _cn,m ＋ L _an,m ）を下記の数式１及び数式 2 により算出するプロセス。

ただし、 L _cn,m は各層の周方向磁場によるインダクタンス
a _s は磁気遮蔽層の半径 a _n は n 層目の半径 a _m は m 層目の半径

ただし、 L _an,m は各層の軸方向磁場によるインダクタンス
a _n 、 (a _m ) は n(m) 層目の半径 P _n 、 (P _m ) は n(m) 層目のピッチ
k は n 層が、 Z 撚りのとき 1 、 S 撚りのとき 2 とする。
(4) 前記設定したパラメータを用いて、モデル化した回路中の各層の実効抵抗 r _n を下記の 4-1 〜 4-3 のように算出するプロセス。
4-1 ：超電導素線からなる各層の実効抵抗 r _n を、各層の交流損失量Ｗ _layer と通電電流 i _n を用いて、 r _n = Ｗ _layer /i _n ^２とし、 r _n を前記集中定数回路中の抵抗とみなす。
4-2 ：この交流損失量Ｗ _layer は、ノリスの式による素線の交流損失理論値 W _norris から導く。素線 1 本当たりの実効抵抗 r _wire は素線の電流 I _wire を用いて次の数式３で定義する。

4-3 ：その際、 I _wire /Ic ＜ 1 における損失 W _norris を求める式が I _wire /Ic ＞ 1 における損失 W _norris を求める式と連続するようにする。
(5) 前記モデルに基づいて導体層・磁気遮蔽層の各層の電圧と電流との関係を示す下記の回路方程式を作成し、この回路方程式、導体層・磁気遮蔽層の各層のピッチ、前記インダクタンスと実効抵抗ならびに通電条件を用いて導体層・磁気遮蔽層の各層の電流分布を算出するプロセス。

ここで、 Vc は芯材・導体層各層の電圧、 Vs は磁気遮蔽層各層の電圧、 r _j は端末部の接続抵抗、 i _s は磁気遮蔽層各層の電流の合計値、添え字は 0 が芯材を、 1,2,3 … n が導体層および磁気遮蔽層の内層からの各層を示す。
(6) パラメータを設定するプロセスにおいて導体層および磁気遮蔽層の各層の電流値として適宜な初期値を与え、この初期値をもとにこれら各層の電流分布を演算し、演算により得られた電流値を用いて再度パラメータの設定プロセス (2) から電流分布の算出プロセス (5) までを繰り返し、この繰り返しを、演算の前後における各層の電流値の差が所望の範囲に収束するまで実行するプロセス。
導体層および磁気遮蔽層中にある超電導素線の各層同士が電気的に絶縁されていることを特徴とする請求項３記載の超電導ケーブルの電流分布解析方法。
パラメータを設定するプロセスにおいて、超電導素線の臨界電流ならびにサイズを各層毎に設定することを特徴とする請求項１または３記載の超電導ケーブルの電流分布解析方法。
さらに、算出された電流分布から、磁場分布と交流損失量を算出するプロセスを具えることを特徴とする請求項１または３記載の超電導ケーブルの電流分布解析方法。