JP3751588B2 - カラー液晶パネル駆動用水平シフトクロックパルス選択回路 - Google Patents
カラー液晶パネル駆動用水平シフトクロックパルス選択回路 Download PDFInfo
- Publication number
- JP3751588B2 JP3751588B2 JP2002340664A JP2002340664A JP3751588B2 JP 3751588 B2 JP3751588 B2 JP 3751588B2 JP 2002340664 A JP2002340664 A JP 2002340664A JP 2002340664 A JP2002340664 A JP 2002340664A JP 3751588 B2 JP3751588 B2 JP 3751588B2
- Authority
- JP
- Japan
- Prior art keywords
- shift clock
- horizontal shift
- line
- liquid crystal
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Multimedia (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、カラー液晶パネルの映像信号を駆動する、特にＰＡＬ方式において必要な間引きにおける駆動を行うためのカラー液晶パネル駆動用水平シフトクロックパルス選択回路に関するものである。
【０００２】
【従来の技術】
カラー液晶パネルの画素配列には、画素配列がラインごとに０．５画素ずれた図２に示すようなデルタ配列のカラー液晶パネルと、画素配列が縦に直線状になっているストライプ配列のカラー液晶パネルとがある。本発明はデルタ配列のカラー液晶パネルをＰＡＬ方式で駆動するためのものである。
【０００３】
デルタ配列のカラー液晶パネルを駆動するためには、画素を選択するパルスとして水平シフトクロックを画素配列に応じて設定する必要がある。図３には、奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と、偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが示されている。
【０００４】
奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりと奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりとは１画素分ずれている。奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりと奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりとは１画素分ずれている。奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりと次の奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりとは１画素分ずれている。
【０００５】
また、偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりと偶数ライン水平シフトクロックＣＰＨＥ２の立ち上がりとは１画素分ずれている。偶数ライン水平シフトクロックＣＰＨＥ２の立ち上がりと偶数ライン水平シフトクロックＣＰＨＥ３の立ち上がりとは１画素分ずれている。偶数ライン水平シフトクロックＣＰＨＥ３の立ち上がりと次の偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりとは１画素分ずれている。
【０００６】
さらに、奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりと偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりとは０．５画素分ずれている。
【０００７】
ところで、カラー液晶パネルは、１フィールドの表示区間がＮＴＳＣ方式とＰＡＬ方式とで異なっている。ＮＴＳＣ方式では２２５Ｈであり、ＰＡＬ方式では２５７Ｈである。そこで、ＰＡＬ方式でもｎ水平走査期間にｍ水平走査期間を間引くことにより、ＮＴＳＣ方式と１フィールド間の表示区間を合わせカラー液晶パネルの共通化を可能としている。
【０００８】
典型的な従来技術のカラー液晶パネル駆動用水平シフトクロックパルス選択回路のブロック図を図６に示し、図７に各部のタイミングチャートを示す。以下、これらの図を用いて動作を説明する。
【０００９】
図６において、１はＰＬＬループ内の電圧制御発振器（ＶＣＯ）である。２は奇数ライン水平シフトクロック発生回路（ＯＤＤブロック）であり、図３に示した奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３を発生する。３は偶数ライン水平シフトクロック発生回路（ＥＶＥＮブロック）であり、図３に示した偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３を発生する。４はＮＡＮＤ回路からなる水平シフトクロックスイッチ回路である。５はインバータ回路である。８はインバータ回路５で構成されたＯＤＤ／ＥＶＥＮ選択回路であり、図７に示すライン判別信号ＶＣＰ３３を入力し、ライン判別信号ＶＣＰ３３の反転信号ＮＶＣＰ３３を出力する。１１はデルタ配列のカラー液晶パネル（液晶表示装置を構成する）である。ＶＣＰ３３は奇数ラインと偶数ラインとを判別するためのライン判別信号であり、ＮＶＣＰ３３はライン判別信号の反転信号である。ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は水平シフトクロックスイッチ回路４の出力信号である。
【００１０】
このカラー液晶パネル駆動用水平シフトクロックパルス選択回路の動作を以下に説明する。奇数ライン水平シフトクロック発生回路２から出力される奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロック発生回路３から出力される偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが、図７に示すライン判別信号ＶＣＰ３３と、ライン判別信号ＶＣＰ３３の反転信号ＮＶＣＰ３３とにより、水平シフトクロックスイッチ回路４にて交互に選択され、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３として出力される。
【００１１】
つまり、このカラー液晶パネル駆動用水平シフトクロックパルス選択回路では、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３を、奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とに交互に切り替えながらカラー液晶パネル１１に入力している。
【００１２】
ＰＡＬ方式においては、図７に示すように、通常時は、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３として、奇数ラインでは奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択され、偶数ラインでは偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択されるというように、奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが交互に選択される。
【００１３】
ところが、間引き時においては、図７に示すように、ライン判別信号ＶＣＰ３３は前ラインと同じ状態を保持しているため、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３も、前ラインと同じ奇数ラインまたは偶数ラインの水平シフトクロックが選択され、カラー液晶パネル１１に入力する。間引き時においては、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３がカラー液晶パネル１１に入力されても、ラインは進まないため映像表示には影響しない。したがって、ＰＡＬ方式でも間引き時の水平シフトクロックの位相によらずカラー液晶パネルの表示がＮＴＳＣ方式と同様に可能となる。
【００１４】
なお、図７において、Ｔｏは奇数ライン水平シフトクロック初期化時間、Ｔｅは偶数ライン水平シフトクロック初期化時間である。
【００１５】
また、ＰＡＬ方式の映像信号をその水平走査線を間引いてＮＴＳＣ方式のカラー液晶パネルで表示する場合に、間引き水平走査線を奇数・偶数フイ−ルドで変えるとともに、フレーム毎でも変えることにより、水平走査線の間引きによる画質の劣化を軽減する事例がある（特許文献１）。
【００１６】
【特許文献１】
特開平０５−３７９０９号公報（段落００１３〜００１５、図１）
【００１７】
【発明が解決しようとする課題】
デルタ配列のカラー液晶パネルを駆動する水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は、本来ライン毎に奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが交互に選択され、デルタ配列のカラー液晶パネルに入力される。
【００１８】
このとき、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３がデジタルのスイッチングノイズとして電圧制御発振器１の発振周波数に影響を与える。しかしながら、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は毎ライン切り替わるため、デジタルのスイッチングノイズが平均化され電圧制御発振器１の発振周波数に及ぼす影響は小さい。
【００１９】
ところが、ＰＡＬ方式においては、従来のカラー液晶駆動用水平シフトクロックパルス選択回路では、走査線の間引きが行われるため、以下のような問題が生じる。すなわち、ＰＡＬ間引きのタイミングでは、ライン判別信号ＶＣＰ３３が前ラインの状態を保持しており、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は切り替わらない。そのため、ＰＡＬ方式において、ｍ水平走査期間のうちのｎ水平走査期間は、前ラインと同じタイミングの水平シフトクロックが出力される。
【００２０】
つまり、間引きのタイミングで水平シフトクロックの切り替わりが交互でなくなるため、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３、つまりデジタルのスイッチングノイズが平均化されない。その結果、ＰＬＬループ内の電圧制御発振器１の発振周波数に影響を与えることになる。それによって、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３のタイミングが求められるタイミングからずれることになる。したがって、デルタ配列のカラー液晶パネルの映像表示において、間引きの次ラインで映像のずれを起こし、本来縦の直線を表示するべき信号をカラー液晶パネルに入力しても直線に表示されないという現象が起こる。
【００２１】
したがって、本発明の目的は、ＰＡＬ間引き時においても映像のずれが起こらず、本来求められる映像を表示できるカラー液晶駆動用水平シフトクロックパルス選択回路を提供することである。
【００２２】
【課題を解決するための手段】
上記課題を解決するために、本発明のカラー液晶駆動用水平シフトクロックパルス選択回路は、電圧制御発振器の出力信号からカラー液晶パネルの奇数ラインの画素を選択するための奇数ライン水平シフトクロックを出力する奇数ライン水平シフトクロック発生回路と、電圧制御発振器の出力信号からカラー液晶パネルの偶数ラインの画素を選択するための偶数ライン水平シフトクロックを出力する偶数ライン水平シフトクロック発生回路と、奇数ライン水平シフトクロックと偶数ライン水平シフトクロックとを選択的にカラー液晶パネルへ出力する水平シフトクロックスイッチ手段と、水平シフトクロックスイッチ手段に対してシフトクロック切り替え信号を供給するシフトクロック切り替え制御手段とを備えている。
【００２３】
そして、シフトクロック切り替え制御手段は、ｎ水平走査期間（ｎは任意の整数）にｍ回間引く（ｍは任意の整数でｍ＜ｎ）ＰＡＬ間引き信号と、１水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）（Ｎは正整数）で反転動作する（Ｈ／２Ｎ）パルスと、奇数ラインと偶数ラインを選択するライン選択パルスとを制御入力として、ＰＡＬ間引き信号が有効レベルでない通常時は、ライン選択パルスに応じて奇数ライン水平シフトクロックと偶数ライン水平シフトクロックとを水平シフトクロックスイッチ手段で選択させ、ＰＡＬ間引き信号が有効レベルとなるＰＡＬ間引き時は、（Ｈ／２Ｎ）パルスに応答して１水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）で水平シフトクロックスイッチ手段の水平シフトクロックの選択状態を反転させるようにしている。
【００２４】
上記のシフトクロック切り替え制御手段は、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ手段の水平シフトクロックの選択状態を間引き開始直前の選択状態から反転させることが好ましい。また、ここで使用されるカラー液晶パネルとしては、例えばＲＧＢ３原色の画素がデルタ配列されているものが使用される。
【００２５】
この構成によれば、ＰＡＬ間引き期間中にも、水平シフトクロック出力を、奇数ライン水平シフトクロックと偶数ラインシフトクロックとに１回以上切り替えることが可能となる。その結果、水平シフトクロックスイッチ手段からの水平シフトクロック出力によるデジタルのスイッチングノイズを平均化することができ、電圧制御発振器の発振周波数に及ぼす影響を小さくできる。したがって、水平シフトクロック出力のタイミングが求められるタイミングからずれることがなくなる。そのため、カラー液晶パネルの映像表示において、間引きの次ラインで映像のずれを起こすのを防止することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
【００２７】
図１は本発明の実施の形態のカラー液晶駆動用水平シフトクロックパルス選択回路の構成を示すブロック図である。また、図４と図５は本発明の実施の形態としてＰＡＬ間引きが８水平走査期間に１回間引く割合で行われるときの各部のタイミングチャートである。
【００２８】
このカラー液晶パネル駆動用水平シフトクロックパルス選択回路は、図１に示すように、間引きラインハーフＨ反転付加回路９が追加されている点が図６の従来例の構成とは異なる。この間引きラインハーフＨ反転付加回路９とＯＤＤ／ＥＶＥＮ選択回路８とが、特許請求の範囲において、水平シフトクロックスイッチ手段に対してシフトクロック切り替え信号を供給するシフトクロック切り替え制御手段に相当する。また、水平シフトクロックスイッチ回路４が水平シフトクロルスイッチ手段に相当する。
【００２９】
図６では、単にライン判別信号ＶＣＰ３３を用いてシフトクロックを奇数ラインと偶数ラインとで切り替えるのみであったが、この実施の形態では、８水平走査期間に１回間引くＰＡＬ間引き信号ＥＮと、１水平走査期間の半分の周期（Ｈ／２）で動作するパルス、すなわちハーフＨクロック信号ＰＬＬ５０と、奇数ラインと偶数ラインを選択するライン選択パルス、すなわちライン判別信号ＶＣＰ３３とを制御入力として、水平シフトクロックの切り替えを行うようにしている。
【００３０】
具体的には、間引きラインハーフＨ反転付加回路９は、通常時は、ライン判別信号ＶＣＰ３３に応じて、水平シフトクロックスイッチ回路４で、奇数ラインでは奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３を選択させ、偶数ラインでは偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３を選択させる。また、ＰＡＬ間引き時は、ＰＡＬ間引き信号ＥＮおよびハーフＨクロック信号ＰＬＬ５０をもとにして、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ回路４における水平シフトクロックの選択状態を間引き開始直前の通常時の選択状態から反転させ、かつ１水平走査期間の半分の周期（Ｈ／２）で水平シフトクロックの選択状態を反転させる。つまり、この例では、間引き期間に１回水平シフトクロックの選択状態を切り替えている。
【００３１】
以下、このカラー液晶パネル駆動用水平シフトクロックパルス選択回路について詳細に説明する。電圧制御発振器１から出力されたクロックは、奇数ライン水平シフトクロック発生回路２と偶数ライン水平シフトクロック発生回路３とに入力される。そして、奇数ライン水平シフトクロック回路２から図３に示した奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が出力され、偶数ライン水平シフトクロック回路３から図３に示した偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が出力される。
【００３２】
図３に示されているように、奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりエッジから奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりエッジまでの時間と、奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりエッジから奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりエッジまでの時間と、奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりエッジから次の奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりエッジまでの時間とは、各々１画素分である。
【００３３】
また、偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりエッジから偶数ライン水平シフトクロックＣＰＨＥ２の立ち上がりエッジまでの時間と、偶数ライン水平シフトクロックＣＰＨＯ２の立ち上がりエッジから偶数ライン水平シフトクロックＣＰＨＥ３の立ち上がりエッジまでの時間と、偶数ライン水平シフトクロックＣＰＨＯ３の立ち上がりエッジから次の偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりエッジまでの時間もまた１画素分である。
【００３４】
さらに、偶数ライン水平シフトクロックＣＰＨＥ１は奇数ライン水平シフトクロックＣＰＨＯ１から、０．５画素（Ｔｅ−Ｔｏ）遅れた信号である。
【００３５】
上記した奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３および偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３は、例えば９個のＮＡＮＤ回路によって構成された水平シフトクロックスイッチ回路４に入力される。
【００３６】
また、間引きラインハーフＨ反転付加回路９は、ＮＯＲ回路６および排他的論理和（以下、ＥＸ−ＯＲと記す）回路７によって構成されている。ＮＯＲ回路６は、一方の入力端に図４に示すＰＡＬ間引き信号ＥＮが入力され、他方の入力端子に図４に示すＨ／２周期のハーフＨクロック信号ＰＬＬ５０が入力され、これによって信号Ｆ１を出力する。上記のＰＡＬ間引き信号ＥＮは、間引き期間にローレベル（有効レベル）を出力する。
【００３７】
ＥＸ−ＯＲ回路７は、一方の入力端に図４に示すＮＯＲ回路６の出力信号Ｆ１が入力され、他方の入力端に図４に示すライン判別信号ＶＣＰ３３が入力され、これによって図４に示す水平シフトクロック選択信号ＶＣＰＰを出力する。
【００３８】
この水平シフトクロック選択信号ＶＣＰＰは、水平シフトクロックスイッチ回路４およびＯＤＤ／ＥＶＥＮ選択回路８に入力される。
【００３９】
上記間引きラインハーフＨ反転付加回路９の動作は以下のとおりである。ハーフＨクロック信号ＰＬＬ５０がローレベルで、かつＰＡＬ間引き信号ＥＮがローレベル（有効レベル）の時（０．５Ｈ期間）に、ＮＯＲ回路６の出力信号Ｆ１は、ハイレベルとなる。また、ＥＸ−ＯＲ回路７から出力される水平シフトクロック選択信号ＶＣＰＰは、ＮＯＲ回路６の出力信号Ｆ１がローレベルの時はライン判別信号ＶＣＰ３３と同じ極性で出力されるが、ＮＯＲ回路６の出力信号Ｆ１がハイレベルの時はライン判別信号ＶＣＰ３３を反転した状態で出力される。また、ＯＤＤ／ＥＶＥＮ選択回路８の出力信号ＮＶＣＰＰは、図４に示すように、水平シフトクロック選択信号ＶＣＰＰを反転した信号である。
【００４０】
上記水平シフトクロックスイッチ回路４に水平シフトクロック選択信号ＶＣＰＰおよびＯＤＤ／ＥＶＥＮ選択回路８の出力信号ＮＶＣＰＰが入力されることにより、カラー液晶パネル１１に入力する水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は図５に示すように選択される。
【００４１】
つまり、水平シフトクロック選択信号ＶＣＰＰがハイレベルの時（奇数ライン時）、図５に示すように、水平シフトクロックスイッチ回路４の出力は奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択され、カラー液晶パネル１１に入力される。
【００４２】
また、水平シフトクロック選択信号ＶＣＰＰがローレベルの時（偶数ライン時）、図５に示すように、水平シフトクロックスイッチ回路４の出力は偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択され、カラー液晶パネル１１に入力される。
【００４３】
通常、水平シフトクロック選択信号ＶＣＰＰは１Ｈ周期で切り替わっているが、間引き期間は図４に示すようにＨ／２の周期で切り替わっており、Ｈ／２の周期で水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３が奇数ライン用と偶数ライン用とに切り替わる。
【００４４】
つまり、図５において、間引き前のラインで水平シフトクロック選択信号ＶＣＰＰがローレベル（偶数ライン）であれば、間引き期間前半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはハイレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択される。
【００４５】
また、間引き期間後半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはローレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択される。
【００４６】
また、間引き前のラインで水平シフトクロック選択信号ＶＣＰＰがハイレベル（奇数ライン）であれば、間引き期間前半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはローレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択される。
【００４７】
また、間引き期間後半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはハイレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択される。
【００４８】
以上の動作から、ＰＡＬ間引きにおいても、ラインの切り替わり時には必ず水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３から偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３、または偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３から奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３へと切り替わることになる。その結果、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３によるデジタルのスイッチングノイズを平均化することができ、電圧制御発振器１の発振周波数に及ぼす影響を小さくできる。したがって、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３のタイミングが求められるタイミングからずれることがなくなる。そのため、デルタ配列のカラー液晶パネルの映像表示において、間引きの次ラインで映像のずれを起こし、本来縦の直線を表示するべき信号をカラー液晶パネルに入力しても直線に表示されないという現象は起きなくなる。
【００４９】
なお、本発明の実施の形態の説明では、８水平走査期間に１回間引く場合で説明したが、ＰＡＬの間引きをｎ水平走査期間でｍ回間引く（ｎ，ｍは任意の整数でｍ＜ｎ）ことは任意である。例えば１４水平走査期間に２回間引く場合においても、間引き信号ＥＮを１４水平走査期間に２回ローレベルを出力するように設定すれば、水平シフトクロックは毎ライン切り替えることが可能となる（間引く位置は任意に設定）。
【００５０】
また、本発明の実施の形態で用いたカラー液晶パネルの他に、水平シフトクロックがライン毎に１．５画素ずれたＲＧＢ３画素同時サンプリングのカラー液晶パネルもあるが、同じようにＰＡＬ間引きにおいて、水平シフトクロックを毎ライン切り替えを適用することで、水平シフトクロックによるデジタルのスイッチングノイズを平均化することができる。水平シフトクロックによるデジタルのスイッチングノイズを平均化することができ、電圧制御発振器の発振周波数に及ぼす影響を小さくできる。
【００５１】
また、上記の実施の形態では、ＰＡＬ間引き時に、ＰＡＬ間引き信号ＥＮおよび１水平走査期間の半分（２分の１）の周期のハーフＨクロック信号ＰＬＬ５０をもとにして、ＰＡＬ間引き時に１水平走査期間の半分の周期（Ｈ／２）で水平シフトクロックの選択状態を１回反転させるにように構成していた。
【００５２】
しかし、ＰＡＬ間引き時の水平シフトクロックの反転周期は、Ｈ／２に限定されることはなく、水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）（Ｎは正整数）であってもよい。そのときのクロック信号はＨ／２Ｎクロック信号となる。この場合、水平シフトクロックの反転は奇数回行われることになる。要は、間引き期間に水平シフトクロック選択信号ＶＣＰＰのハイレベルとローレベルの回数（時間）が等しくなること（奇数ライン水平シフトクロックと偶数ライン水平シフトクロックの選択回数が等しい）、つまりＰＡＬ間引き期間内において平均化されることが重要である。
【００５３】
また、上記の実施の形態では、ＰＡＬ間引き時に、ＰＡＬ間引き信号ＥＮおよびハーフＨクロック信号ＰＬＬ５０をもとにして、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ回路４における水平シフトクロックの選択状態を間引き開始直前の通常時の選択状態から反転させるようにしていた。
【００５４】
しかし、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ回路４における水平シフトクロックの選択状態を間引き開始直前の通常時の選択状態から反転させる必要はない。要は、上記したように、間引き期間に水平シフトクロック選択信号ＶＣＰＰのハイレベルとローレベルの回数（時間）が等しくなること（奇数ライン水平シフトクロックと偶数ライン水平シフトクロックの選択回数が等しい）、つまりＰＡＬ間引き期間内において平均化されることが重要である。
【００５５】
【発明の効果】
本発明のカラー液晶パネル駆動用水平シフトクロックパルス選択回路によれば、ＰＡＬ間引き時において、水平シフトクロックスイッチ手段からの水平シフトクロック出力を水平走査期間の２Ｎ分の１の周期（Ｎは正整数）で切り替えることにより、水平シフトクロック出力を毎ライン切り替える従来の水平シフトクロック出力が与えるデジタルのスイッチングノイズをＰＡＬ間引き時においても平均化することができる。その結果、ＰＬＬにおける電圧制御発振器の発振周波数に及ぼす影響が低減もしくは回避される。したがって、ＰＡＬ間引き時における水平シフトクロック出力は正規のタイミングで出力でき、例えばデルタ配列のカラー液晶パネルの映像表示においてＰＡＬ方式でも映像のずれの無い本来求められる映像を表示できる。
【図面の簡単な説明】
【図１】本発明の実施の形態のカラー液晶駆動用水平シフトクロックパルス選択回路の構成を示すブロック図である。
【図２】図１に示すカラー液晶駆動用水平シフトクロック選択回路が駆動できるデルタ配列のカラー液晶パネルの画素配列を示す模式図である。
【図３】図１のカラー液晶パネル駆動用水平シフトクロックパルス選択回路における奇数ライン水平シフトクロックパルスおよび偶数ライン水平シフトクロックを示すタイムチャートである。
【図４】図１に示すカラー液晶駆動用水平シフトクロックパルス選択回路の動作を説明するためのタイムチャートである。
【図５】図１のカラー液晶パネル駆動用水平シフトクロックパルス選択回路におけるＰＡＬ間引き時の動作を説明するためのタイムチャートである。
【図６】典型的な従来技術のカラー液晶駆動用水平シフトクロックパルス選択回路の構成を示すブロック図である。
【図７】図６のカラー液晶パネル駆動用水平シフトクロックパルス選択回路におけるＰＡＬ間引き時の動作を説明するためのタイムチャートである。
【符号の説明】
１ 電圧制御発振器
２ 奇数ライン水平シフトクロック発生回路
３ 偶数ライン水平シフトクロック発生回路
４ 水平シフトクロックスイッチ回路
５ インバータ回路
６ ＥＸ−ＯＲ回路
７ ＮＯＲ回路
８ ＯＤＤ／ＥＶＥＮ選択回路
９ 間引きラインハーフＨ反転付加回路
１１ カラー液晶パネル
【発明の属する技術分野】
本発明は、カラー液晶パネルの映像信号を駆動する、特にＰＡＬ方式において必要な間引きにおける駆動を行うためのカラー液晶パネル駆動用水平シフトクロックパルス選択回路に関するものである。
【０００２】
【従来の技術】
カラー液晶パネルの画素配列には、画素配列がラインごとに０．５画素ずれた図２に示すようなデルタ配列のカラー液晶パネルと、画素配列が縦に直線状になっているストライプ配列のカラー液晶パネルとがある。本発明はデルタ配列のカラー液晶パネルをＰＡＬ方式で駆動するためのものである。
【０００３】
デルタ配列のカラー液晶パネルを駆動するためには、画素を選択するパルスとして水平シフトクロックを画素配列に応じて設定する必要がある。図３には、奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と、偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが示されている。
【０００４】
奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりと奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりとは１画素分ずれている。奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりと奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりとは１画素分ずれている。奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりと次の奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりとは１画素分ずれている。
【０００５】
また、偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりと偶数ライン水平シフトクロックＣＰＨＥ２の立ち上がりとは１画素分ずれている。偶数ライン水平シフトクロックＣＰＨＥ２の立ち上がりと偶数ライン水平シフトクロックＣＰＨＥ３の立ち上がりとは１画素分ずれている。偶数ライン水平シフトクロックＣＰＨＥ３の立ち上がりと次の偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりとは１画素分ずれている。
【０００６】
さらに、奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりと偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりとは０．５画素分ずれている。
【０００７】
ところで、カラー液晶パネルは、１フィールドの表示区間がＮＴＳＣ方式とＰＡＬ方式とで異なっている。ＮＴＳＣ方式では２２５Ｈであり、ＰＡＬ方式では２５７Ｈである。そこで、ＰＡＬ方式でもｎ水平走査期間にｍ水平走査期間を間引くことにより、ＮＴＳＣ方式と１フィールド間の表示区間を合わせカラー液晶パネルの共通化を可能としている。
【０００８】
典型的な従来技術のカラー液晶パネル駆動用水平シフトクロックパルス選択回路のブロック図を図６に示し、図７に各部のタイミングチャートを示す。以下、これらの図を用いて動作を説明する。
【０００９】
図６において、１はＰＬＬループ内の電圧制御発振器（ＶＣＯ）である。２は奇数ライン水平シフトクロック発生回路（ＯＤＤブロック）であり、図３に示した奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３を発生する。３は偶数ライン水平シフトクロック発生回路（ＥＶＥＮブロック）であり、図３に示した偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３を発生する。４はＮＡＮＤ回路からなる水平シフトクロックスイッチ回路である。５はインバータ回路である。８はインバータ回路５で構成されたＯＤＤ／ＥＶＥＮ選択回路であり、図７に示すライン判別信号ＶＣＰ３３を入力し、ライン判別信号ＶＣＰ３３の反転信号ＮＶＣＰ３３を出力する。１１はデルタ配列のカラー液晶パネル（液晶表示装置を構成する）である。ＶＣＰ３３は奇数ラインと偶数ラインとを判別するためのライン判別信号であり、ＮＶＣＰ３３はライン判別信号の反転信号である。ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は水平シフトクロックスイッチ回路４の出力信号である。
【００１０】
このカラー液晶パネル駆動用水平シフトクロックパルス選択回路の動作を以下に説明する。奇数ライン水平シフトクロック発生回路２から出力される奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロック発生回路３から出力される偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが、図７に示すライン判別信号ＶＣＰ３３と、ライン判別信号ＶＣＰ３３の反転信号ＮＶＣＰ３３とにより、水平シフトクロックスイッチ回路４にて交互に選択され、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３として出力される。
【００１１】
つまり、このカラー液晶パネル駆動用水平シフトクロックパルス選択回路では、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３を、奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とに交互に切り替えながらカラー液晶パネル１１に入力している。
【００１２】
ＰＡＬ方式においては、図７に示すように、通常時は、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３として、奇数ラインでは奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択され、偶数ラインでは偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択されるというように、奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが交互に選択される。
【００１３】
ところが、間引き時においては、図７に示すように、ライン判別信号ＶＣＰ３３は前ラインと同じ状態を保持しているため、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３も、前ラインと同じ奇数ラインまたは偶数ラインの水平シフトクロックが選択され、カラー液晶パネル１１に入力する。間引き時においては、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３がカラー液晶パネル１１に入力されても、ラインは進まないため映像表示には影響しない。したがって、ＰＡＬ方式でも間引き時の水平シフトクロックの位相によらずカラー液晶パネルの表示がＮＴＳＣ方式と同様に可能となる。
【００１４】
なお、図７において、Ｔｏは奇数ライン水平シフトクロック初期化時間、Ｔｅは偶数ライン水平シフトクロック初期化時間である。
【００１５】
また、ＰＡＬ方式の映像信号をその水平走査線を間引いてＮＴＳＣ方式のカラー液晶パネルで表示する場合に、間引き水平走査線を奇数・偶数フイ−ルドで変えるとともに、フレーム毎でも変えることにより、水平走査線の間引きによる画質の劣化を軽減する事例がある（特許文献１）。
【００１６】
【特許文献１】
特開平０５−３７９０９号公報（段落００１３〜００１５、図１）
【００１７】
【発明が解決しようとする課題】
デルタ配列のカラー液晶パネルを駆動する水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は、本来ライン毎に奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３と偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３とが交互に選択され、デルタ配列のカラー液晶パネルに入力される。
【００１８】
このとき、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３がデジタルのスイッチングノイズとして電圧制御発振器１の発振周波数に影響を与える。しかしながら、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は毎ライン切り替わるため、デジタルのスイッチングノイズが平均化され電圧制御発振器１の発振周波数に及ぼす影響は小さい。
【００１９】
ところが、ＰＡＬ方式においては、従来のカラー液晶駆動用水平シフトクロックパルス選択回路では、走査線の間引きが行われるため、以下のような問題が生じる。すなわち、ＰＡＬ間引きのタイミングでは、ライン判別信号ＶＣＰ３３が前ラインの状態を保持しており、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は切り替わらない。そのため、ＰＡＬ方式において、ｍ水平走査期間のうちのｎ水平走査期間は、前ラインと同じタイミングの水平シフトクロックが出力される。
【００２０】
つまり、間引きのタイミングで水平シフトクロックの切り替わりが交互でなくなるため、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３、つまりデジタルのスイッチングノイズが平均化されない。その結果、ＰＬＬループ内の電圧制御発振器１の発振周波数に影響を与えることになる。それによって、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３のタイミングが求められるタイミングからずれることになる。したがって、デルタ配列のカラー液晶パネルの映像表示において、間引きの次ラインで映像のずれを起こし、本来縦の直線を表示するべき信号をカラー液晶パネルに入力しても直線に表示されないという現象が起こる。
【００２１】
したがって、本発明の目的は、ＰＡＬ間引き時においても映像のずれが起こらず、本来求められる映像を表示できるカラー液晶駆動用水平シフトクロックパルス選択回路を提供することである。
【００２２】
【課題を解決するための手段】
上記課題を解決するために、本発明のカラー液晶駆動用水平シフトクロックパルス選択回路は、電圧制御発振器の出力信号からカラー液晶パネルの奇数ラインの画素を選択するための奇数ライン水平シフトクロックを出力する奇数ライン水平シフトクロック発生回路と、電圧制御発振器の出力信号からカラー液晶パネルの偶数ラインの画素を選択するための偶数ライン水平シフトクロックを出力する偶数ライン水平シフトクロック発生回路と、奇数ライン水平シフトクロックと偶数ライン水平シフトクロックとを選択的にカラー液晶パネルへ出力する水平シフトクロックスイッチ手段と、水平シフトクロックスイッチ手段に対してシフトクロック切り替え信号を供給するシフトクロック切り替え制御手段とを備えている。
【００２３】
そして、シフトクロック切り替え制御手段は、ｎ水平走査期間（ｎは任意の整数）にｍ回間引く（ｍは任意の整数でｍ＜ｎ）ＰＡＬ間引き信号と、１水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）（Ｎは正整数）で反転動作する（Ｈ／２Ｎ）パルスと、奇数ラインと偶数ラインを選択するライン選択パルスとを制御入力として、ＰＡＬ間引き信号が有効レベルでない通常時は、ライン選択パルスに応じて奇数ライン水平シフトクロックと偶数ライン水平シフトクロックとを水平シフトクロックスイッチ手段で選択させ、ＰＡＬ間引き信号が有効レベルとなるＰＡＬ間引き時は、（Ｈ／２Ｎ）パルスに応答して１水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）で水平シフトクロックスイッチ手段の水平シフトクロックの選択状態を反転させるようにしている。
【００２４】
上記のシフトクロック切り替え制御手段は、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ手段の水平シフトクロックの選択状態を間引き開始直前の選択状態から反転させることが好ましい。また、ここで使用されるカラー液晶パネルとしては、例えばＲＧＢ３原色の画素がデルタ配列されているものが使用される。
【００２５】
この構成によれば、ＰＡＬ間引き期間中にも、水平シフトクロック出力を、奇数ライン水平シフトクロックと偶数ラインシフトクロックとに１回以上切り替えることが可能となる。その結果、水平シフトクロックスイッチ手段からの水平シフトクロック出力によるデジタルのスイッチングノイズを平均化することができ、電圧制御発振器の発振周波数に及ぼす影響を小さくできる。したがって、水平シフトクロック出力のタイミングが求められるタイミングからずれることがなくなる。そのため、カラー液晶パネルの映像表示において、間引きの次ラインで映像のずれを起こすのを防止することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
【００２７】
図１は本発明の実施の形態のカラー液晶駆動用水平シフトクロックパルス選択回路の構成を示すブロック図である。また、図４と図５は本発明の実施の形態としてＰＡＬ間引きが８水平走査期間に１回間引く割合で行われるときの各部のタイミングチャートである。
【００２８】
このカラー液晶パネル駆動用水平シフトクロックパルス選択回路は、図１に示すように、間引きラインハーフＨ反転付加回路９が追加されている点が図６の従来例の構成とは異なる。この間引きラインハーフＨ反転付加回路９とＯＤＤ／ＥＶＥＮ選択回路８とが、特許請求の範囲において、水平シフトクロックスイッチ手段に対してシフトクロック切り替え信号を供給するシフトクロック切り替え制御手段に相当する。また、水平シフトクロックスイッチ回路４が水平シフトクロルスイッチ手段に相当する。
【００２９】
図６では、単にライン判別信号ＶＣＰ３３を用いてシフトクロックを奇数ラインと偶数ラインとで切り替えるのみであったが、この実施の形態では、８水平走査期間に１回間引くＰＡＬ間引き信号ＥＮと、１水平走査期間の半分の周期（Ｈ／２）で動作するパルス、すなわちハーフＨクロック信号ＰＬＬ５０と、奇数ラインと偶数ラインを選択するライン選択パルス、すなわちライン判別信号ＶＣＰ３３とを制御入力として、水平シフトクロックの切り替えを行うようにしている。
【００３０】
具体的には、間引きラインハーフＨ反転付加回路９は、通常時は、ライン判別信号ＶＣＰ３３に応じて、水平シフトクロックスイッチ回路４で、奇数ラインでは奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３を選択させ、偶数ラインでは偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３を選択させる。また、ＰＡＬ間引き時は、ＰＡＬ間引き信号ＥＮおよびハーフＨクロック信号ＰＬＬ５０をもとにして、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ回路４における水平シフトクロックの選択状態を間引き開始直前の通常時の選択状態から反転させ、かつ１水平走査期間の半分の周期（Ｈ／２）で水平シフトクロックの選択状態を反転させる。つまり、この例では、間引き期間に１回水平シフトクロックの選択状態を切り替えている。
【００３１】
以下、このカラー液晶パネル駆動用水平シフトクロックパルス選択回路について詳細に説明する。電圧制御発振器１から出力されたクロックは、奇数ライン水平シフトクロック発生回路２と偶数ライン水平シフトクロック発生回路３とに入力される。そして、奇数ライン水平シフトクロック回路２から図３に示した奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が出力され、偶数ライン水平シフトクロック回路３から図３に示した偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が出力される。
【００３２】
図３に示されているように、奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりエッジから奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりエッジまでの時間と、奇数ライン水平シフトクロックＣＰＨＯ２の立ち上がりエッジから奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりエッジまでの時間と、奇数ライン水平シフトクロックＣＰＨＯ３の立ち上がりエッジから次の奇数ライン水平シフトクロックＣＰＨＯ１の立ち上がりエッジまでの時間とは、各々１画素分である。
【００３３】
また、偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりエッジから偶数ライン水平シフトクロックＣＰＨＥ２の立ち上がりエッジまでの時間と、偶数ライン水平シフトクロックＣＰＨＯ２の立ち上がりエッジから偶数ライン水平シフトクロックＣＰＨＥ３の立ち上がりエッジまでの時間と、偶数ライン水平シフトクロックＣＰＨＯ３の立ち上がりエッジから次の偶数ライン水平シフトクロックＣＰＨＥ１の立ち上がりエッジまでの時間もまた１画素分である。
【００３４】
さらに、偶数ライン水平シフトクロックＣＰＨＥ１は奇数ライン水平シフトクロックＣＰＨＯ１から、０．５画素（Ｔｅ−Ｔｏ）遅れた信号である。
【００３５】
上記した奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３および偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３は、例えば９個のＮＡＮＤ回路によって構成された水平シフトクロックスイッチ回路４に入力される。
【００３６】
また、間引きラインハーフＨ反転付加回路９は、ＮＯＲ回路６および排他的論理和（以下、ＥＸ−ＯＲと記す）回路７によって構成されている。ＮＯＲ回路６は、一方の入力端に図４に示すＰＡＬ間引き信号ＥＮが入力され、他方の入力端子に図４に示すＨ／２周期のハーフＨクロック信号ＰＬＬ５０が入力され、これによって信号Ｆ１を出力する。上記のＰＡＬ間引き信号ＥＮは、間引き期間にローレベル（有効レベル）を出力する。
【００３７】
ＥＸ−ＯＲ回路７は、一方の入力端に図４に示すＮＯＲ回路６の出力信号Ｆ１が入力され、他方の入力端に図４に示すライン判別信号ＶＣＰ３３が入力され、これによって図４に示す水平シフトクロック選択信号ＶＣＰＰを出力する。
【００３８】
この水平シフトクロック選択信号ＶＣＰＰは、水平シフトクロックスイッチ回路４およびＯＤＤ／ＥＶＥＮ選択回路８に入力される。
【００３９】
上記間引きラインハーフＨ反転付加回路９の動作は以下のとおりである。ハーフＨクロック信号ＰＬＬ５０がローレベルで、かつＰＡＬ間引き信号ＥＮがローレベル（有効レベル）の時（０．５Ｈ期間）に、ＮＯＲ回路６の出力信号Ｆ１は、ハイレベルとなる。また、ＥＸ−ＯＲ回路７から出力される水平シフトクロック選択信号ＶＣＰＰは、ＮＯＲ回路６の出力信号Ｆ１がローレベルの時はライン判別信号ＶＣＰ３３と同じ極性で出力されるが、ＮＯＲ回路６の出力信号Ｆ１がハイレベルの時はライン判別信号ＶＣＰ３３を反転した状態で出力される。また、ＯＤＤ／ＥＶＥＮ選択回路８の出力信号ＮＶＣＰＰは、図４に示すように、水平シフトクロック選択信号ＶＣＰＰを反転した信号である。
【００４０】
上記水平シフトクロックスイッチ回路４に水平シフトクロック選択信号ＶＣＰＰおよびＯＤＤ／ＥＶＥＮ選択回路８の出力信号ＮＶＣＰＰが入力されることにより、カラー液晶パネル１１に入力する水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は図５に示すように選択される。
【００４１】
つまり、水平シフトクロック選択信号ＶＣＰＰがハイレベルの時（奇数ライン時）、図５に示すように、水平シフトクロックスイッチ回路４の出力は奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択され、カラー液晶パネル１１に入力される。
【００４２】
また、水平シフトクロック選択信号ＶＣＰＰがローレベルの時（偶数ライン時）、図５に示すように、水平シフトクロックスイッチ回路４の出力は偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択され、カラー液晶パネル１１に入力される。
【００４３】
通常、水平シフトクロック選択信号ＶＣＰＰは１Ｈ周期で切り替わっているが、間引き期間は図４に示すようにＨ／２の周期で切り替わっており、Ｈ／２の周期で水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３が奇数ライン用と偶数ライン用とに切り替わる。
【００４４】
つまり、図５において、間引き前のラインで水平シフトクロック選択信号ＶＣＰＰがローレベル（偶数ライン）であれば、間引き期間前半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはハイレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択される。
【００４５】
また、間引き期間後半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはローレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択される。
【００４６】
また、間引き前のラインで水平シフトクロック選択信号ＶＣＰＰがハイレベル（奇数ライン）であれば、間引き期間前半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはローレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３が選択される。
【００４７】
また、間引き期間後半のＨ／２期間は、水平シフトクロック選択信号ＶＣＰＰとしてはハイレベルが出力されるので、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３としては奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３が選択される。
【００４８】
以上の動作から、ＰＡＬ間引きにおいても、ラインの切り替わり時には必ず水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３は奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３から偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３、または偶数ライン水平シフトクロックＣＰＨＥ１，ＣＰＨＥ２，ＣＰＨＥ３から奇数ライン水平シフトクロックＣＰＨＯ１，ＣＰＨＯ２，ＣＰＨＯ３へと切り替わることになる。その結果、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３によるデジタルのスイッチングノイズを平均化することができ、電圧制御発振器１の発振周波数に及ぼす影響を小さくできる。したがって、水平シフトクロック出力ＣＰＨ１，ＣＰＨ２，ＣＰＨ３のタイミングが求められるタイミングからずれることがなくなる。そのため、デルタ配列のカラー液晶パネルの映像表示において、間引きの次ラインで映像のずれを起こし、本来縦の直線を表示するべき信号をカラー液晶パネルに入力しても直線に表示されないという現象は起きなくなる。
【００４９】
なお、本発明の実施の形態の説明では、８水平走査期間に１回間引く場合で説明したが、ＰＡＬの間引きをｎ水平走査期間でｍ回間引く（ｎ，ｍは任意の整数でｍ＜ｎ）ことは任意である。例えば１４水平走査期間に２回間引く場合においても、間引き信号ＥＮを１４水平走査期間に２回ローレベルを出力するように設定すれば、水平シフトクロックは毎ライン切り替えることが可能となる（間引く位置は任意に設定）。
【００５０】
また、本発明の実施の形態で用いたカラー液晶パネルの他に、水平シフトクロックがライン毎に１．５画素ずれたＲＧＢ３画素同時サンプリングのカラー液晶パネルもあるが、同じようにＰＡＬ間引きにおいて、水平シフトクロックを毎ライン切り替えを適用することで、水平シフトクロックによるデジタルのスイッチングノイズを平均化することができる。水平シフトクロックによるデジタルのスイッチングノイズを平均化することができ、電圧制御発振器の発振周波数に及ぼす影響を小さくできる。
【００５１】
また、上記の実施の形態では、ＰＡＬ間引き時に、ＰＡＬ間引き信号ＥＮおよび１水平走査期間の半分（２分の１）の周期のハーフＨクロック信号ＰＬＬ５０をもとにして、ＰＡＬ間引き時に１水平走査期間の半分の周期（Ｈ／２）で水平シフトクロックの選択状態を１回反転させるにように構成していた。
【００５２】
しかし、ＰＡＬ間引き時の水平シフトクロックの反転周期は、Ｈ／２に限定されることはなく、水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）（Ｎは正整数）であってもよい。そのときのクロック信号はＨ／２Ｎクロック信号となる。この場合、水平シフトクロックの反転は奇数回行われることになる。要は、間引き期間に水平シフトクロック選択信号ＶＣＰＰのハイレベルとローレベルの回数（時間）が等しくなること（奇数ライン水平シフトクロックと偶数ライン水平シフトクロックの選択回数が等しい）、つまりＰＡＬ間引き期間内において平均化されることが重要である。
【００５３】
また、上記の実施の形態では、ＰＡＬ間引き時に、ＰＡＬ間引き信号ＥＮおよびハーフＨクロック信号ＰＬＬ５０をもとにして、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ回路４における水平シフトクロックの選択状態を間引き開始直前の通常時の選択状態から反転させるようにしていた。
【００５４】
しかし、ＰＡＬ間引き開始直後に水平シフトクロックスイッチ回路４における水平シフトクロックの選択状態を間引き開始直前の通常時の選択状態から反転させる必要はない。要は、上記したように、間引き期間に水平シフトクロック選択信号ＶＣＰＰのハイレベルとローレベルの回数（時間）が等しくなること（奇数ライン水平シフトクロックと偶数ライン水平シフトクロックの選択回数が等しい）、つまりＰＡＬ間引き期間内において平均化されることが重要である。
【００５５】
【発明の効果】
本発明のカラー液晶パネル駆動用水平シフトクロックパルス選択回路によれば、ＰＡＬ間引き時において、水平シフトクロックスイッチ手段からの水平シフトクロック出力を水平走査期間の２Ｎ分の１の周期（Ｎは正整数）で切り替えることにより、水平シフトクロック出力を毎ライン切り替える従来の水平シフトクロック出力が与えるデジタルのスイッチングノイズをＰＡＬ間引き時においても平均化することができる。その結果、ＰＬＬにおける電圧制御発振器の発振周波数に及ぼす影響が低減もしくは回避される。したがって、ＰＡＬ間引き時における水平シフトクロック出力は正規のタイミングで出力でき、例えばデルタ配列のカラー液晶パネルの映像表示においてＰＡＬ方式でも映像のずれの無い本来求められる映像を表示できる。
【図面の簡単な説明】
【図１】本発明の実施の形態のカラー液晶駆動用水平シフトクロックパルス選択回路の構成を示すブロック図である。
【図２】図１に示すカラー液晶駆動用水平シフトクロック選択回路が駆動できるデルタ配列のカラー液晶パネルの画素配列を示す模式図である。
【図３】図１のカラー液晶パネル駆動用水平シフトクロックパルス選択回路における奇数ライン水平シフトクロックパルスおよび偶数ライン水平シフトクロックを示すタイムチャートである。
【図４】図１に示すカラー液晶駆動用水平シフトクロックパルス選択回路の動作を説明するためのタイムチャートである。
【図５】図１のカラー液晶パネル駆動用水平シフトクロックパルス選択回路におけるＰＡＬ間引き時の動作を説明するためのタイムチャートである。
【図６】典型的な従来技術のカラー液晶駆動用水平シフトクロックパルス選択回路の構成を示すブロック図である。
【図７】図６のカラー液晶パネル駆動用水平シフトクロックパルス選択回路におけるＰＡＬ間引き時の動作を説明するためのタイムチャートである。
【符号の説明】
１ 電圧制御発振器
２ 奇数ライン水平シフトクロック発生回路
３ 偶数ライン水平シフトクロック発生回路
４ 水平シフトクロックスイッチ回路
５ インバータ回路
６ ＥＸ−ＯＲ回路
７ ＮＯＲ回路
８ ＯＤＤ／ＥＶＥＮ選択回路
９ 間引きラインハーフＨ反転付加回路
１１ カラー液晶パネル
Claims (3)
- 電圧制御発振器の出力信号からカラー液晶パネルの奇数ラインの画素を選択するための奇数ライン水平シフトクロックを出力する奇数ライン水平シフトクロック発生回路と、
前記電圧制御発振器の出力信号から前記カラー液晶パネルの偶数ラインの画素を選択するための偶数ライン水平シフトクロックを出力する偶数ライン水平シフトクロック発生回路と、
前記奇数ライン水平シフトクロックと前記偶数ライン水平シフトクロックとを選択的に前記カラー液晶パネルへ出力する水平シフトクロックスイッチ手段と、
前記水平シフトクロックスイッチ手段に対してシフトクロック切り替え信号を供給するシフトクロック切り替え制御手段とを備え、
前記シフトクロック切り替え制御手段は、ｎ水平走査期間（ｎは任意の整数）にｍ回間引く（ｍは任意の整数でｍ＜ｎ）ＰＡＬ間引き信号と、１水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）（Ｎは正整数）で反転動作する（Ｈ／２Ｎ）パルスと、奇数ラインと偶数ラインを選択するライン選択パルスとを制御入力として、前記ＰＡＬ間引き信号が有効レベルでない通常時は、前記ライン選択パルスに応じて前記奇数ライン水平シフトクロックと前記偶数ライン水平シフトクロックとを前記水平シフトクロックスイッチ手段で選択させ、前記ＰＡＬ間引き信号が有効レベルとなるＰＡＬ間引き時は、前記（Ｈ／２Ｎ）パルスに応答して１水平走査期間の２Ｎ分の１の周期（Ｈ／２Ｎ）で前記水平シフトクロックスイッチ手段の水平シフトクロックの選択状態を反転させることを特徴とするカラー液晶パネル駆動用水平シフトクロックパルス選択回路。 - 前記シフトクロック切り替え制御手段は、ＰＡＬ間引き開始直後に前記水平シフトクロックスイッチ手段の水平シフトクロックの選択状態を間引き開始直前の選択状態から反転させることを特徴とする請求項１記載のカラー液晶パネル駆動用水平シフトクロックパルス選択回路。
- カラー液晶パネルはＲＧＢ３原色の画素がデルタ配列されている請求項１または２記載のカラー液晶パネル駆動用水平シフトクロックパルス選択回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340664A JP3751588B2 (ja) | 2002-11-25 | 2002-11-25 | カラー液晶パネル駆動用水平シフトクロックパルス選択回路 |
| US10/704,153 US7113161B2 (en) | 2002-11-25 | 2003-11-10 | Horizontal shift clock pulse selecting circuit for driving a color LCD panel |
| CNA2003101183694A CN1503213A (zh) | 2002-11-25 | 2003-11-25 | 彩色液晶面板驱动用水平移位时钟脉冲选择电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340664A JP3751588B2 (ja) | 2002-11-25 | 2002-11-25 | カラー液晶パネル駆動用水平シフトクロックパルス選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179735A JP2004179735A (ja) | 2004-06-24 |
| JP3751588B2 true JP3751588B2 (ja) | 2006-03-01 |
Family
ID=32703225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002340664A Expired - Fee Related JP3751588B2 (ja) | 2002-11-25 | 2002-11-25 | カラー液晶パネル駆動用水平シフトクロックパルス選択回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7113161B2 (ja) |
| JP (1) | JP3751588B2 (ja) |
| CN (1) | CN1503213A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060066555A1 (en) * | 2004-09-27 | 2006-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Active display device and driving method thereof |
| TWI346321B (en) * | 2006-04-03 | 2011-08-01 | Mstar Semiconductor Inc | Control device and method for display delta panel |
| KR100866603B1 (ko) * | 2007-01-03 | 2008-11-03 | 삼성전자주식회사 | 디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치 |
| CN101551980B (zh) * | 2008-03-31 | 2012-12-26 | 统宝光电股份有限公司 | 影像显示系统 |
| CN103065580B (zh) * | 2012-12-27 | 2015-02-25 | 四川虹欧显示器件有限公司 | 一种离子显示器的低功耗控制系统及控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4364080A (en) * | 1981-04-13 | 1982-12-14 | Jovan Vidovic | Digital video analyzer |
| JPH0537909A (ja) | 1991-07-30 | 1993-02-12 | Sharp Corp | 液晶映像表示装置 |
| US5963604A (en) * | 1995-11-13 | 1999-10-05 | National Semiconductor Corp. | Communication signal receiver with sampling frequency control |
| US20020176009A1 (en) * | 1998-05-08 | 2002-11-28 | Johnson Sandra Marie | Image processor circuits, systems, and methods |
| JP2000056730A (ja) * | 1998-06-05 | 2000-02-25 | Canon Inc | 画像形成装置及び画像形成方法 |
-
2002
- 2002-11-25 JP JP2002340664A patent/JP3751588B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-10 US US10/704,153 patent/US7113161B2/en active Active
- 2003-11-25 CN CNA2003101183694A patent/CN1503213A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7113161B2 (en) | 2006-09-26 |
| JP2004179735A (ja) | 2004-06-24 |
| US20040135759A1 (en) | 2004-07-15 |
| CN1503213A (zh) | 2004-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4449556B2 (ja) | 液晶表示装置 | |
| JP3751588B2 (ja) | カラー液晶パネル駆動用水平シフトクロックパルス選択回路 | |
| JPH0335219A (ja) | 表示装置 | |
| JP3602343B2 (ja) | 表示装置 | |
| JPH1032772A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH04348677A (ja) | 撮像装置 | |
| JP2664780B2 (ja) | 液晶表示装置 | |
| JP3262175B2 (ja) | 液晶駆動法 | |
| KR100226814B1 (ko) | 액정 표시장치의 구동방법 | |
| JP3831438B2 (ja) | 液晶表示装置 | |
| JPH04195086A (ja) | マトリクス形表示装置及びそれに用いる制御回路 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ | |
| JP2001147674A (ja) | ドットマトリックス表示装置及びその制御方法 | |
| JPH0856322A (ja) | 液晶表示装置 | |
| JPH09247575A (ja) | 走査線変換装置 | |
| JP4572442B2 (ja) | 変換回路およびそれを用いた画像処理装置 | |
| JP3897462B2 (ja) | 表示装置の駆動回路およびその駆動方法 | |
| JPH0638149A (ja) | Ｌｃｄパネルの駆動回路 | |
| JP2006184619A (ja) | 映像表示装置 | |
| JPH08140021A (ja) | 液晶表示装置の駆動回路 | |
| JP2657139B2 (ja) | 液晶表示装置の駆動方法 | |
| KR0157452B1 (ko) | 액정판넬구동제어장치 | |
| JPH09154086A (ja) | 表示装置 | |
| JP4575543B2 (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |