JP3748326B2 - データスライス回路 - Google Patents
データスライス回路 Download PDFInfo
- Publication number
- JP3748326B2 JP3748326B2 JP06708298A JP6708298A JP3748326B2 JP 3748326 B2 JP3748326 B2 JP 3748326B2 JP 06708298 A JP06708298 A JP 06708298A JP 6708298 A JP6708298 A JP 6708298A JP 3748326 B2 JP3748326 B2 JP 3748326B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- binarized
- comparator
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、特にデジタル信号を直流成分が一定になるよう変調した後に帯域制限された変調信号を入力とし、変調信号を比較器で２値化信号に変換して出力し、出力の２値化信号の平均値を基準として変調信号のスライス位置を決定するデータスライス回路に関する。
【０００２】
【従来の技術】
一般に、デジタル信号の伝送においては、変調信号の平均値が一定になる方式が用いられている。例えば、ＣＤ（Compact Disc) の８−１５変調やＤＶＤ(Digital Versatile Disc)の８−１６変調もそのような変調方式である。変調信号は伝送路の周波数特性によってなまっており、それをデータスライス回路を用い、ハイ・ローの２値化信号に変換する。このような変調信号の平均値が一定になる変調方式のデータスライス回路は、変調信号の平均値が一定であるという特性を利用して、２値化信号の平均値からスライス位置を決定してデータスライスを行う。
【０００３】
図５に、従来のデータスライス回路を示し説明する。この回路は、特開昭６２−４０６６４号公報の従来例の説明に用いられている回路で、データスライス回路としては極めて一般的な回路である。
【０００４】
図５において、１１はデジタル信号を直流成分が一定になるよう変調した後に帯域制限された変調信号が入力される入力端子、１５はデータスライスした２値化信号の出力端子、１２は入力端子１１に入力された変調信号を増幅する増幅器、１３は増幅された変調信号のジッタを減少させる波形等化のためのイコライザ、１４はデータスライスを行う比較器、５６は出力信号の平均直流値を求めるためのＬＰＦである。
【０００５】
このうち、データスライス部ＤＳは、比較器１４にイコライザ１３より供給される変調信号Ｓ１を一方の比較入力とし、比較器１４より２値化信号Ｓ３を出力端子１５に出力として出力するとともに、ＬＰＦ１６を介して得られる平均電圧Ｓ２として比較器１４の他方の比較入力に入力する構成部分である。
【０００６】
ＬＰＦ１６は、２値化した信号の平均電圧Ｓ２を出力する。比較器１４は、イコライザ１３より出力される変調信号Ｓ１とＬＰＦ１６より出力される平均電圧Ｓ２とを比較し、ハイまたはローを出力する。ＬＰＦ１６を含む比較器１４の帰還ループが負帰還になるよう構成していれば、比較器１４は出力の平均値が一定の値になるように変調信号Ｓ１を２値化する。
【０００７】
この動作について図６を用いてもう少し詳しく説明する。Ｓ１〜Ｓ３の図の符号は、図５に付された符号Ｓ１〜Ｓ３の信号波形を示している。比較器１４の入力に、変調信号Ｓ１と平均電圧Ｓ２が与えられると、比較器１４は２値化信号Ｓ３を出力する。すなわち、Ｓ１がＳ２よりも高い電圧のときは、２値化信号Ｓ３はハイになり、Ｓ１がＳ２よりも低い電圧のときは、２値化信号Ｓ３はローになる。
【０００８】
ここで、平均電圧Ｓ２は、２値化信号Ｓ３の平均値で決まる電圧であって、負帰還させているので、平均的には変調信号Ｓ１の電位が変化すると、平均電圧Ｓ２の電位も変化し、２値化信号Ｓ３の平均電圧は変化しないよう動作する。すなわち、変調信号Ｓ１と平均電圧Ｓ２の関係は一定に保たれ、常に２値化信号Ｓ３の平均値が一定になるようデータスライスが行われる。この場合、変調信号Ｓ１のスライス位置は平均電圧Ｓ２となる。
【０００９】
このように構成されたデータスライス回路は、入力信号が歪んだりして変調信号Ｓ１の平均電圧が変化した場合でも、スライス位置は歪みの影響を受けずに２値化信号Ｓ３を出力できる。
【００１０】
変調信号Ｓ１は伝送路の帯域によってなまっているが、ＤＶＤのように高効率で伝送路帯域を使用するシステムやデータスライス部ＤＳの比較器１４の性能ギリギリまで扱う高速システムでは、十分に２値化動作できない場合がある。高効率で伝送路帯域を使用することとは、限られた帯域に多くの信号を詰め込むということである。つまり、高域の信号は低域の信号に比べて帯域制限された伝送路の特性の影響で信号振幅が小さくなるためである。
【００１１】
図７と図８を用いて、この問題点について説明する。図７は比較器１４の特性である。横軸は変調信号Ｓ１の振幅、縦軸は比較器１４の遅延時間である。比較器１４も増幅器の一種であるので、信号振幅が小さい所では有限の利得が見えて線形に近い動作をするために、信号振幅が小さいと出力の変化量が不足して遅延時間が大きくなる。
【００１２】
この動作について図８の信号波形とともに説明する。この図の例の場合には、Ｓ１とＳ２は３回交差しており比較器１４は３回反転することになる。最初の交差は後の２回の交差よりも変調信号Ｓ１の振幅が小さい。最初の交差の信号振幅をＶａ、後の２回の交差の信号振幅をＶｂとすれば、図７から最初の交差の遅延時間はＴａ、後の２回の交差の遅延時間はＴｂとなる。このため図８の実線で示すように、２値化信号Ｓ３は最初の反転がＴａ遅延し、後の２回の反転がＴｂ遅延している。
【００１３】
図８の場合、仮に最初の反転も破線のように遅延時間がＴｂであれば、時間間隔がＳ１とＳ２の交点と全く同じになるので一番良い状態であり、データスライス部ＤＳの誤差がない状態である。実際には最初の反転は実線のようにＴａの遅延時間があるので、このＴａとＴｂの時間差が２値化信号のジッタとなり、最終的には復調する時のエラー率を劣化させるという問題がある。この問題は、変調信号の変調度が低いほど、また、変調信号の反転間隔が短いほど問題として起こりやすい。
【００１４】
【発明が解決しようとする課題】
上記した従来のデータスライス回路では、変調信号の変調度が低いほど、また、変調信号の反転間隔が短いほど、復調する時のエラー率を劣化させるという問題がある。
【００１５】
この発明の目的は、ジッタを抑えて復調時のエラー率の劣化を抑えたデータスライス回路を提供する。
【００１６】
【課題を解決するための手段】
上記した課題を解決するために、この発明のデータスライス回路では、デジタル信号を直流成分が一定になるよう変調した変調信号を入力し、該変調信号に基づき２値化信号を出力するデータスライス回路において、変調信号を第１の差動出力および第２の差動出力からなる差動信号に変換する差動変換手段と、差動信号を入力し、２値化信号を出力する比較器と、２値化信号に基づいて該２値化信号の平均値を出力する平均化手段と、２値化信号の平均値が変調信号の対応する平均値に収束するよう第２の差動出力の直流電位を可変する直流電位可変手段とを具備することを特徴とする。
【００１７】
上記した手段により、入力信号であるデジタル信号の直流成分を一定となるようにした変調信号を、データスライスするための比較器に差動信号の状態で入力し、その差動信号間の相対的な電位を変えることによって、スライス位置を制御可能とし、データスライスするための比較器に変調信号を差動信号で与えて、比較器に与える変調信号の振幅を大きくして比較器の振幅依存の時間遅延によるジッタの増大を防止することができる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、この発明の第１の実施の形態について説明するための回路構成図である。図５と同一の機能の部分には同一の符号を付して説明する。
【００１９】
すなわち、この実施の形態は、イコライザ１３の出力を、データスライス部ＤＳの差動変換回路１０１に入力し、ここで２系統の変調信号Ｓ１１，Ｓ１２とする。変調信号Ｓ１１は比較器１４の一方の比較入力に、変調信号Ｓ１２は直流シフト回路１０２を介して直流シフトされた変調信号Ｓ１２１を得て比較器１４の他方の比較入力にそれぞれ入力する。さらに、直流シフト回路１０２は、ＬＰＦ１６より出力される平均電圧Ｓ２１に基づき、その直流シフト量を制御する。
【００２０】
図１の主要部の信号波形を示した図４とともに、図１の動作について説明する。ＳＰ１およびＳＰ２は、それぞれ変調信号Ｓ１１がスライスされる位置であり、比較信号がＳ１２１（ａ）のときはスライス位置ＳＰ１であり、比較信号がＳ１２１（ｂ）のときはスライス位置ＳＰ２となる。
【００２１】
比較器１４はＳ１１とＳ１２１（ａ）またはＳ１１とＳ１２１（ｂ）を比較して２値化信号を出力するので、そのときの２値化信号はそれぞれＳ３１（ａ），Ｓ３１（ｂ）となる。仮に、スライス位置ＳＰ１が本来の正しいスライス位置であったとし、比較信号がＳ１２１（ｂ）である場合には２値化信号はＳ３１（ｂ）となるが、Ｓ３１（ｂ）はハイ期間が短いので、図１のＬＰＦ１６の出力である平均電圧Ｓ２１が下がる。直流シフト回路１０２は、この平均電圧Ｓ２１で制御され、Ｓ１２１（ｂ）がＳ１２１（ａ）になるよう直流シフトを行い、２値化信号はＳ３１（ａ）となって回路は望ましいスライス位置に収束する。
【００２２】
直流シフト回路１０２は、スライス位置を決定するための帰還ループの中に入るので、直流シフト回路１０２の制御特性は単調性さえ確保されれば、利得や利得カーブは重要ではない。
【００２３】
スライス位置を決定するのための帰還ループの応答は、通常変調信号Ｓ１１の波形の反転期間に比べて十分遅く設計されるが、図４はその一部を拡大表示しているので、ハイ期間とロー期間は同じになっていない。通常の変調ではハイ期間とロー期間の平均値は等しくなるように設計される。データスライス部ＤＳそのものは、そのシステムの変調がどのような平均値で行われたかがわかっていれば、必ずしもハイ期間とロー期間の平均値が等しくなくても動作可能である。
【００２４】
比較器１４の入力信号は、差動信号で与えられるので、比較器１４の入力としては従来の２倍の振幅になる。従来回路の問題点で指摘した場合と条件で考えれば、図７において比較器１４の信号振幅は、２×Ｖａと２×Ｖｂの間で動作するので、遅延時間はＴａ２とＴｂ２となり、ジッタの量が減少してエラー率は改善される。
【００２５】
この実施の形態では、データスライス部ＤＳの比較器１４の比較信号は、差動信号を与えているので、信号振幅が大きくなり、これにより比較器１４の遅延時間が小さくなることからジッタ量が減少しデータのエラー率を改善できる。
【００２６】
なお、イコライザ１３は、差動変換回路１７の後段に設置し、差動信号に変換された変調信号に対して、それぞれジッタを減少させる波形等化を行うようにしてもよい。
【００２７】
図２の回路構成図を用いて、この発明の第２の実施の形態について説明するが、第１の実施の形態と同一の機能の部分には同一の符号を付してその説明は省略する。
【００２８】
この実施の形態は、差動の変調信号Ｓ１１，Ｓ１２に直流シフト回路２０１，２０２を介してそれぞれ直流シフトされた変調信号Ｓ１１１，Ｓ１２１を比較入力として比較器１４に入力し、２値化信号Ｓ３１の平均値を得るＬＰＦ１６の出力Ｓ２１も差動変換回路２０３を介して差動の制御電圧Ｓ２１１，Ｓ２１２を得て、これら制御電圧Ｓ２１１，Ｓ２１２で直流シフト回路２０１，２０２の直流シフト量を制御したものである。
【００２９】
すなわち、変調信号Ｓ１１１の電位を上昇させる時には２値化信号Ｓ３１の電位を下降させるよう直流シフト回路２０１，２０２を制御する。このように構成すると直流シフト回路２０１，２０２の、片側あたりの直流シフト量を半分にできるので、比較器１４に入力する変調信号Ｓ１１１，Ｓ１２１のダイナミックレンジをその分だけ広くできる。
【００３０】
この実施の形態では、ジッタ量を減少させることができるばかりか、比較器１４に入力する変調信号Ｓ１１１，Ｓ１２１のダイナミックレンジをその分だけ広くできる。
【００３１】
図３は、この発明の第３の実施の形態について説明するための回路構成図であり、第１の実施の形態と同一の機能の部分には同一の符号を付してその説明は省略する。
【００３２】
この実施の形態では、直流シフト回路３０１で変調信号を直流シフトしてから差動変換回路３０１で差動変換するとともに、ＬＰＦ１６の出力である平均電圧Ｓ２１で直流シフト回路３０１の直流シフト量を制御したものである。
【００３３】
すなわち、差動変換回路１０１の入力に、ＬＰＦ１６の平均電圧Ｓ２１によって意図的にオフセットを持たせて、差動変調回路３０１の出力の直流電位を差動的に制御できるようにした。
【００３４】
この場合にも、比較器１４には差動の変調信号Ｓ１１，Ｓ１２が入力されることになり、ジッタ量を減少させることができる。また、差動変調回路３０１では、イコライザ１３より出力される変調信号の直流値も差動的に変化することから、比較器１４に入力する変調信号Ｓ１１，Ｓ１２のダイナミックレンジをその分だけ広くできる。
【００３５】
【発明の効果】
以上説明したように、この発明のデータスライス回路によれば、データスライス部の比較器に差動信号を入力し、その差動信号間の相対的な電位を変えることによって、スライス位置を制御可能とし、比較器に変調信号を差動信号で与える。比較器に与える変調信号の振幅を大きくできるので、比較器の振幅依存の時間遅延によるジッタの増大を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態について説明するための回路構成図。
【図２】この発明の第２の実施の形態について説明するための回路構成図。
【図３】この発明の第３の実施の形態について説明するための回路構成図。
【図４】この発明の動作について説明するための信号波形図。
【図５】従来のデータスライス回路について説明するための回路構成図。
【図６】図５の動作について説明するための波形図。
【図７】従来とこの発明の動作の比較について説明するため特性図。
【図８】従来の問題点について説明するための波形図。
【符号の説明】
１１…入力端子、１２…増幅器、１３…イコライザ、１４…比較器、１５…出力端子、１６…ＬＰＦ、１０１，２０３…差動変換回路、１０２，２０１，２０２，３０１…直流シフト回路、ＤＳ…データスライス部。
【発明の属する技術分野】
この発明は、特にデジタル信号を直流成分が一定になるよう変調した後に帯域制限された変調信号を入力とし、変調信号を比較器で２値化信号に変換して出力し、出力の２値化信号の平均値を基準として変調信号のスライス位置を決定するデータスライス回路に関する。
【０００２】
【従来の技術】
一般に、デジタル信号の伝送においては、変調信号の平均値が一定になる方式が用いられている。例えば、ＣＤ（Compact Disc) の８−１５変調やＤＶＤ(Digital Versatile Disc)の８−１６変調もそのような変調方式である。変調信号は伝送路の周波数特性によってなまっており、それをデータスライス回路を用い、ハイ・ローの２値化信号に変換する。このような変調信号の平均値が一定になる変調方式のデータスライス回路は、変調信号の平均値が一定であるという特性を利用して、２値化信号の平均値からスライス位置を決定してデータスライスを行う。
【０００３】
図５に、従来のデータスライス回路を示し説明する。この回路は、特開昭６２−４０６６４号公報の従来例の説明に用いられている回路で、データスライス回路としては極めて一般的な回路である。
【０００４】
図５において、１１はデジタル信号を直流成分が一定になるよう変調した後に帯域制限された変調信号が入力される入力端子、１５はデータスライスした２値化信号の出力端子、１２は入力端子１１に入力された変調信号を増幅する増幅器、１３は増幅された変調信号のジッタを減少させる波形等化のためのイコライザ、１４はデータスライスを行う比較器、５６は出力信号の平均直流値を求めるためのＬＰＦである。
【０００５】
このうち、データスライス部ＤＳは、比較器１４にイコライザ１３より供給される変調信号Ｓ１を一方の比較入力とし、比較器１４より２値化信号Ｓ３を出力端子１５に出力として出力するとともに、ＬＰＦ１６を介して得られる平均電圧Ｓ２として比較器１４の他方の比較入力に入力する構成部分である。
【０００６】
ＬＰＦ１６は、２値化した信号の平均電圧Ｓ２を出力する。比較器１４は、イコライザ１３より出力される変調信号Ｓ１とＬＰＦ１６より出力される平均電圧Ｓ２とを比較し、ハイまたはローを出力する。ＬＰＦ１６を含む比較器１４の帰還ループが負帰還になるよう構成していれば、比較器１４は出力の平均値が一定の値になるように変調信号Ｓ１を２値化する。
【０００７】
この動作について図６を用いてもう少し詳しく説明する。Ｓ１〜Ｓ３の図の符号は、図５に付された符号Ｓ１〜Ｓ３の信号波形を示している。比較器１４の入力に、変調信号Ｓ１と平均電圧Ｓ２が与えられると、比較器１４は２値化信号Ｓ３を出力する。すなわち、Ｓ１がＳ２よりも高い電圧のときは、２値化信号Ｓ３はハイになり、Ｓ１がＳ２よりも低い電圧のときは、２値化信号Ｓ３はローになる。
【０００８】
ここで、平均電圧Ｓ２は、２値化信号Ｓ３の平均値で決まる電圧であって、負帰還させているので、平均的には変調信号Ｓ１の電位が変化すると、平均電圧Ｓ２の電位も変化し、２値化信号Ｓ３の平均電圧は変化しないよう動作する。すなわち、変調信号Ｓ１と平均電圧Ｓ２の関係は一定に保たれ、常に２値化信号Ｓ３の平均値が一定になるようデータスライスが行われる。この場合、変調信号Ｓ１のスライス位置は平均電圧Ｓ２となる。
【０００９】
このように構成されたデータスライス回路は、入力信号が歪んだりして変調信号Ｓ１の平均電圧が変化した場合でも、スライス位置は歪みの影響を受けずに２値化信号Ｓ３を出力できる。
【００１０】
変調信号Ｓ１は伝送路の帯域によってなまっているが、ＤＶＤのように高効率で伝送路帯域を使用するシステムやデータスライス部ＤＳの比較器１４の性能ギリギリまで扱う高速システムでは、十分に２値化動作できない場合がある。高効率で伝送路帯域を使用することとは、限られた帯域に多くの信号を詰め込むということである。つまり、高域の信号は低域の信号に比べて帯域制限された伝送路の特性の影響で信号振幅が小さくなるためである。
【００１１】
図７と図８を用いて、この問題点について説明する。図７は比較器１４の特性である。横軸は変調信号Ｓ１の振幅、縦軸は比較器１４の遅延時間である。比較器１４も増幅器の一種であるので、信号振幅が小さい所では有限の利得が見えて線形に近い動作をするために、信号振幅が小さいと出力の変化量が不足して遅延時間が大きくなる。
【００１２】
この動作について図８の信号波形とともに説明する。この図の例の場合には、Ｓ１とＳ２は３回交差しており比較器１４は３回反転することになる。最初の交差は後の２回の交差よりも変調信号Ｓ１の振幅が小さい。最初の交差の信号振幅をＶａ、後の２回の交差の信号振幅をＶｂとすれば、図７から最初の交差の遅延時間はＴａ、後の２回の交差の遅延時間はＴｂとなる。このため図８の実線で示すように、２値化信号Ｓ３は最初の反転がＴａ遅延し、後の２回の反転がＴｂ遅延している。
【００１３】
図８の場合、仮に最初の反転も破線のように遅延時間がＴｂであれば、時間間隔がＳ１とＳ２の交点と全く同じになるので一番良い状態であり、データスライス部ＤＳの誤差がない状態である。実際には最初の反転は実線のようにＴａの遅延時間があるので、このＴａとＴｂの時間差が２値化信号のジッタとなり、最終的には復調する時のエラー率を劣化させるという問題がある。この問題は、変調信号の変調度が低いほど、また、変調信号の反転間隔が短いほど問題として起こりやすい。
【００１４】
【発明が解決しようとする課題】
上記した従来のデータスライス回路では、変調信号の変調度が低いほど、また、変調信号の反転間隔が短いほど、復調する時のエラー率を劣化させるという問題がある。
【００１５】
この発明の目的は、ジッタを抑えて復調時のエラー率の劣化を抑えたデータスライス回路を提供する。
【００１６】
【課題を解決するための手段】
上記した課題を解決するために、この発明のデータスライス回路では、デジタル信号を直流成分が一定になるよう変調した変調信号を入力し、該変調信号に基づき２値化信号を出力するデータスライス回路において、変調信号を第１の差動出力および第２の差動出力からなる差動信号に変換する差動変換手段と、差動信号を入力し、２値化信号を出力する比較器と、２値化信号に基づいて該２値化信号の平均値を出力する平均化手段と、２値化信号の平均値が変調信号の対応する平均値に収束するよう第２の差動出力の直流電位を可変する直流電位可変手段とを具備することを特徴とする。
【００１７】
上記した手段により、入力信号であるデジタル信号の直流成分を一定となるようにした変調信号を、データスライスするための比較器に差動信号の状態で入力し、その差動信号間の相対的な電位を変えることによって、スライス位置を制御可能とし、データスライスするための比較器に変調信号を差動信号で与えて、比較器に与える変調信号の振幅を大きくして比較器の振幅依存の時間遅延によるジッタの増大を防止することができる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、この発明の第１の実施の形態について説明するための回路構成図である。図５と同一の機能の部分には同一の符号を付して説明する。
【００１９】
すなわち、この実施の形態は、イコライザ１３の出力を、データスライス部ＤＳの差動変換回路１０１に入力し、ここで２系統の変調信号Ｓ１１，Ｓ１２とする。変調信号Ｓ１１は比較器１４の一方の比較入力に、変調信号Ｓ１２は直流シフト回路１０２を介して直流シフトされた変調信号Ｓ１２１を得て比較器１４の他方の比較入力にそれぞれ入力する。さらに、直流シフト回路１０２は、ＬＰＦ１６より出力される平均電圧Ｓ２１に基づき、その直流シフト量を制御する。
【００２０】
図１の主要部の信号波形を示した図４とともに、図１の動作について説明する。ＳＰ１およびＳＰ２は、それぞれ変調信号Ｓ１１がスライスされる位置であり、比較信号がＳ１２１（ａ）のときはスライス位置ＳＰ１であり、比較信号がＳ１２１（ｂ）のときはスライス位置ＳＰ２となる。
【００２１】
比較器１４はＳ１１とＳ１２１（ａ）またはＳ１１とＳ１２１（ｂ）を比較して２値化信号を出力するので、そのときの２値化信号はそれぞれＳ３１（ａ），Ｓ３１（ｂ）となる。仮に、スライス位置ＳＰ１が本来の正しいスライス位置であったとし、比較信号がＳ１２１（ｂ）である場合には２値化信号はＳ３１（ｂ）となるが、Ｓ３１（ｂ）はハイ期間が短いので、図１のＬＰＦ１６の出力である平均電圧Ｓ２１が下がる。直流シフト回路１０２は、この平均電圧Ｓ２１で制御され、Ｓ１２１（ｂ）がＳ１２１（ａ）になるよう直流シフトを行い、２値化信号はＳ３１（ａ）となって回路は望ましいスライス位置に収束する。
【００２２】
直流シフト回路１０２は、スライス位置を決定するための帰還ループの中に入るので、直流シフト回路１０２の制御特性は単調性さえ確保されれば、利得や利得カーブは重要ではない。
【００２３】
スライス位置を決定するのための帰還ループの応答は、通常変調信号Ｓ１１の波形の反転期間に比べて十分遅く設計されるが、図４はその一部を拡大表示しているので、ハイ期間とロー期間は同じになっていない。通常の変調ではハイ期間とロー期間の平均値は等しくなるように設計される。データスライス部ＤＳそのものは、そのシステムの変調がどのような平均値で行われたかがわかっていれば、必ずしもハイ期間とロー期間の平均値が等しくなくても動作可能である。
【００２４】
比較器１４の入力信号は、差動信号で与えられるので、比較器１４の入力としては従来の２倍の振幅になる。従来回路の問題点で指摘した場合と条件で考えれば、図７において比較器１４の信号振幅は、２×Ｖａと２×Ｖｂの間で動作するので、遅延時間はＴａ２とＴｂ２となり、ジッタの量が減少してエラー率は改善される。
【００２５】
この実施の形態では、データスライス部ＤＳの比較器１４の比較信号は、差動信号を与えているので、信号振幅が大きくなり、これにより比較器１４の遅延時間が小さくなることからジッタ量が減少しデータのエラー率を改善できる。
【００２６】
なお、イコライザ１３は、差動変換回路１７の後段に設置し、差動信号に変換された変調信号に対して、それぞれジッタを減少させる波形等化を行うようにしてもよい。
【００２７】
図２の回路構成図を用いて、この発明の第２の実施の形態について説明するが、第１の実施の形態と同一の機能の部分には同一の符号を付してその説明は省略する。
【００２８】
この実施の形態は、差動の変調信号Ｓ１１，Ｓ１２に直流シフト回路２０１，２０２を介してそれぞれ直流シフトされた変調信号Ｓ１１１，Ｓ１２１を比較入力として比較器１４に入力し、２値化信号Ｓ３１の平均値を得るＬＰＦ１６の出力Ｓ２１も差動変換回路２０３を介して差動の制御電圧Ｓ２１１，Ｓ２１２を得て、これら制御電圧Ｓ２１１，Ｓ２１２で直流シフト回路２０１，２０２の直流シフト量を制御したものである。
【００２９】
すなわち、変調信号Ｓ１１１の電位を上昇させる時には２値化信号Ｓ３１の電位を下降させるよう直流シフト回路２０１，２０２を制御する。このように構成すると直流シフト回路２０１，２０２の、片側あたりの直流シフト量を半分にできるので、比較器１４に入力する変調信号Ｓ１１１，Ｓ１２１のダイナミックレンジをその分だけ広くできる。
【００３０】
この実施の形態では、ジッタ量を減少させることができるばかりか、比較器１４に入力する変調信号Ｓ１１１，Ｓ１２１のダイナミックレンジをその分だけ広くできる。
【００３１】
図３は、この発明の第３の実施の形態について説明するための回路構成図であり、第１の実施の形態と同一の機能の部分には同一の符号を付してその説明は省略する。
【００３２】
この実施の形態では、直流シフト回路３０１で変調信号を直流シフトしてから差動変換回路３０１で差動変換するとともに、ＬＰＦ１６の出力である平均電圧Ｓ２１で直流シフト回路３０１の直流シフト量を制御したものである。
【００３３】
すなわち、差動変換回路１０１の入力に、ＬＰＦ１６の平均電圧Ｓ２１によって意図的にオフセットを持たせて、差動変調回路３０１の出力の直流電位を差動的に制御できるようにした。
【００３４】
この場合にも、比較器１４には差動の変調信号Ｓ１１，Ｓ１２が入力されることになり、ジッタ量を減少させることができる。また、差動変調回路３０１では、イコライザ１３より出力される変調信号の直流値も差動的に変化することから、比較器１４に入力する変調信号Ｓ１１，Ｓ１２のダイナミックレンジをその分だけ広くできる。
【００３５】
【発明の効果】
以上説明したように、この発明のデータスライス回路によれば、データスライス部の比較器に差動信号を入力し、その差動信号間の相対的な電位を変えることによって、スライス位置を制御可能とし、比較器に変調信号を差動信号で与える。比較器に与える変調信号の振幅を大きくできるので、比較器の振幅依存の時間遅延によるジッタの増大を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態について説明するための回路構成図。
【図２】この発明の第２の実施の形態について説明するための回路構成図。
【図３】この発明の第３の実施の形態について説明するための回路構成図。
【図４】この発明の動作について説明するための信号波形図。
【図５】従来のデータスライス回路について説明するための回路構成図。
【図６】図５の動作について説明するための波形図。
【図７】従来とこの発明の動作の比較について説明するため特性図。
【図８】従来の問題点について説明するための波形図。
【符号の説明】
１１…入力端子、１２…増幅器、１３…イコライザ、１４…比較器、１５…出力端子、１６…ＬＰＦ、１０１，２０３…差動変換回路、１０２，２０１，２０２，３０１…直流シフト回路、ＤＳ…データスライス部。
Claims (4)
- デジタル信号を直流成分が一定になるよう変調した変調信号を入力し、該変調信号に基づき２値化信号を出力するデータスライス回路において、
前記変調信号を第１の差動出力および第２の差動出力からなる差動信号に変換する差動変換手段と、
前記差動信号を入力し、前記２値化信号を出力する比較器と、
前記２値化信号に基づいて該２値化信号の平均値を出力する平均化手段と、
前記２値化信号の平均値が前記変調信号の対応する平均値に収束するよう前記第２の差動出力の直流電位を可変する直流電位可変手段と
を具備することを特徴とするデータスライス回路。 - デジタル信号を直流成分が一定になるよう変調した変調信号を入力し、該変調信号に基づき２値化信号を出力するデータスライス回路において、
前記変調信号を第１の差動出力および第２の差動出力からなる差動信号に変換する第１の差動変換手段と、
前記差動信号を入力し、前記２値化信号を出力する比較器と
前記２値化信号に基づいて該２値化信号の平均値を出力する平均化手段と、
前記２値化信号の平均値に基づいて第１の制御電圧および第２の制御電圧を出力する第２の差動変換手段と、
前記第１の制御電圧に基づいて前記第１の差動出力の直流電位を可変して前記比較器に入力する第１の直流電位可変手段と、
前記第２の制御電圧に基づいて前記第２の差動出力の直流電位を可変して前記比較器に入力する第２の直流電位可変手段と
を備え、
前記第１および第２の直流電位可変手段は、前記２値化信号の平均値が前記変調信号の対応する平均値に収束するように、それぞれの直流電位を可変すること
を特徴とするデータスライス回路。 - 前記第１および第２の直流電位可変手段は、それぞれ前記第１の制御電圧および前記第２の制御電圧に基づいて、前記第１および第２の差動出力のうち一方が上昇する時には他方は下降するようにそれぞれの直流電位を可変すること
を特徴とする請求項２に記載のデータスライス回路。 - デジタル信号を直流成分が一定になるよう変調した変調信号を入力し、該変調信号に基づき２値化信号を出力するデータスライス回路において、
前記変調信号を差動信号に変換する差動変換手段と、
前記変換された差動信号を入力し、前記２値化信号を出力する比較器と、
前記２値化信号に基づいて該２値化信号の平均値を出力する平均化手段と、
前記２値化信号の平均値が前記変調信号の対応する平均値に収束するように該変調信号をオフセットさせる直流電位可変手段と
を備えたことを特徴とするデータスライス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06708298A JP3748326B2 (ja) | 1998-03-17 | 1998-03-17 | データスライス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06708298A JP3748326B2 (ja) | 1998-03-17 | 1998-03-17 | データスライス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265550A JPH11265550A (ja) | 1999-09-28 |
| JP3748326B2 true JP3748326B2 (ja) | 2006-02-22 |
Family
ID=13334609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06708298A Expired - Fee Related JP3748326B2 (ja) | 1998-03-17 | 1998-03-17 | データスライス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748326B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416594B1 (ko) * | 2001-04-11 | 2004-02-05 | 삼성전자주식회사 | 디스크 구동기에 있어서 알에프 신호의 슬라이스 및슬라이스 레벨 보상 장치와 그 방법 |
-
1998
- 1998-03-17 JP JP06708298A patent/JP3748326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11265550A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278675B1 (en) | Waveform equalizer for use in a recorded information reproducing apparatus | |
| JP2000228064A (ja) | 光ディスクの復号装置 | |
| JPH0758783A (ja) | 直列伝送二値信号の直流分再生方法および装置 | |
| US6140857A (en) | Method and apparatus for reducing baseline wander | |
| US6173019B1 (en) | Control loop for data signal baseline correction | |
| JP3938925B2 (ja) | 低ビットレート信号に基づくビットレート判定回路 | |
| US6363111B1 (en) | Control loop for adaptive multilevel detection of a data signal | |
| JP3748326B2 (ja) | データスライス回路 | |
| US6975678B1 (en) | Apparatus and averaging method for equalizing signals | |
| US20150280950A1 (en) | Signal Processing | |
| US6845134B2 (en) | Arrangement for receiving a digital signal from a transmission medium | |
| US6125470A (en) | Distributive encoder for encoding error signals which represent signal peak errors in data signals for correcting erroneous signal baseline conditions | |
| US6964007B2 (en) | Asymmetric error correction apparatus and method, and clock recovering apparatus for optical reading system employing the same | |
| KR100304996B1 (ko) | 디지탈전송시스템 | |
| JPS63114412A (ja) | 位相弁別器 | |
| GB2077077A (en) | Methods of and apparatus for recording a bi-level signal so as to minimise distortion when the signal is reproduced | |
| JP2977031B2 (ja) | データ検出器及びその方法 | |
| JP2806331B2 (ja) | 波形等化回路 | |
| JPH0793899A (ja) | 磁気記録再生装置 | |
| JP2000057690A (ja) | 信号再生回路 | |
| JP2002304817A (ja) | 振幅制限を狭くした振幅制限型の波形等化器 | |
| JPS6154300B2 (ja) | ||
| JPH0821956B2 (ja) | デイジタル信号の受信装置に使用する方法及び装置 | |
| JPH03207003A (ja) | 磁気テープ再生回路 | |
| JPH11191792A (ja) | 信号処理方法および信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |