JP3743168B2 - Switching control circuit - Google Patents

Switching control circuit Download PDF

Info

Publication number
JP3743168B2
JP3743168B2 JP19938398A JP19938398A JP3743168B2 JP 3743168 B2 JP3743168 B2 JP 3743168B2 JP 19938398 A JP19938398 A JP 19938398A JP 19938398 A JP19938398 A JP 19938398A JP 3743168 B2 JP3743168 B2 JP 3743168B2
Authority
JP
Japan
Prior art keywords
voltage
gate
pattern
ttl
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19938398A
Other languages
Japanese (ja)
Other versions
JP2000031803A (en
Inventor
昌文 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP19938398A priority Critical patent/JP3743168B2/en
Publication of JP2000031803A publication Critical patent/JP2000031803A/en
Application granted granted Critical
Publication of JP3743168B2 publication Critical patent/JP3743168B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、IGBTなどのゲート電圧制御形スイッチング素子に、中間レベルを持つ多段ゲート電圧を印加してスイッチング制御する回路に関する。
【0002】
【従来の技術】
IGBTなどのゲート電圧制御形スイッチング素子(以後、IGBTを例とする)をゲートドライブするには、従来のゲートドライバは図4に示すような回路になっており、正電源電圧(Vcc)、負電源電圧(−Vee)の2種類の電圧をゲート抵抗Rgを通してゲートに接続し、ゲート電圧を制御する。ターンオン時にはVccで、ターンオフ時には−Veeでゲートを駆動し、Vccから−Veeの間の中間的な電圧で駆動することはない。
【0003】
IGBTをスイッチング素子とする電力変換器では、IGBTがターンオフする際に生じるサージ電圧のピーク値が、利用可能な直流側電圧の低下やスイッチング損失の増加などの問題を引き起こす。このサージ電圧を軽減するためには、以下のような対策が取り入れられている。
【0004】
(A)スイッチング速度を遅くする方式。
【0005】
図4において、ゲート抵抗RgとIGBTのゲート容量Cgで決まる時定数を抵抗Rgによって大きくすることでIGBTのスイッチング速度を遅くし、サージ電圧を抑制する。
【0006】
(B)サージ電圧を吸収するスナバ回路を設ける方式。
【0007】
サージ電圧は、IGBT主回路の浮遊インダクタンスに蓄えられたエネルギーによって発生する。よって、このエネルギーをスナバ回路に吸収させることでサージ電圧を低く抑える。
【0008】
上記の(A)の方式では、IGBTのスイッチング速度を遅くすることは、スイッチング時間の増加が素子のターンオフ損失の増加につながるため、主にIGBTの冷却や電力変換効率に問題が生じる。
【0009】
一方、(B)の方式では、スナバ回路が主回路構成を複雑にし、部品点数、工数の増加につながる。また、スナバ回路自体の持つ配線インダクタンス成分がスナバ効果を十分に発揮できなくする。
【0010】
以上までの問題を解決する方式として、IGBTのゲート電圧を多段に変化させたパターン電圧でIGBTをゲートドライブする方式を本願出願人は既に提案している。
【0011】
この方式は、パターン電圧としてIGBTのターンオフ開始から電流遮断が始まる直前までを高速にすることでスイッチング遅れを無くしたり、電流遮断が始まってサージ電圧が上昇しようとする期間を低速にすることでサージ電圧を抑制したり、電流遮断がある程度進んでサージ電圧が低下し始めてからターンオフ終了までを高速にすることでスイッチング損失を軽減する。
【0012】
このための回路構成は、図5に示す基本的なゲートドライバ構成になり、ゲート電圧パターンを発生させるゲート電圧パターン発生器Aと、ゲート電圧で実際にIGBTをドライブするゲート電圧駆動アンプBによって構成され、ゲート信号が入力されると、パターン発生器Aが適切なゲート電圧波形を作成し、この電圧波形になるようアンプBがIGBTのゲート電圧を制御する。
【0013】
ゲート電圧パターン発生器Aは、例えば、図6に示す構成にされ、高速C−MOS形TTLを用いて構成した簡易D/Aコンバータ1と、パターン電圧から高周波成分を除去する抵抗とコンデンサ構成のCRフィルタ回路2を利用し、このTTLに与えるディジタルパターンデータをディジタルシーケンス回路3によって制御する。また、ディジタルシーケンス回路3を駆動するクロックとして高精度の水晶発振器4を用いる。
【0014】
ゲート電圧駆動アンプBは、例えば、図7に示す構成にされる。同図では、電流駆動能力を高めるためにコレクタ接地形のトランジスタアンプを使用し、一般的なIGBTのゲート電圧である+15Vから−10Vを発生する。
【0015】
前記のD/Aコンバータ1の出力はTTLを利用しているために0Vから5Vである。ここで、オペアンプを使った電圧ホロワー4Aで2.5Vを仮想的に生成したグランド(Gnd)レベルとし、このグランドレベルによりD/Aコンバータの出力は等価的に±2.5Vとなる。これをオペアンプを使った非反転増幅器4Bで5倍に増幅すると±12.5Vとなり、実際のグランドレベルからみると+15Vから−10Vとなり、これをトランジスタ増幅回路4Cで増幅することにより、IGBTの一般的なゲート電圧に対応させる。
【0016】
【発明が解決しようとする課題】
従来のパターン発生器とゲート電圧駆動アンプを使った多段ゲートドライバ方式では、中間電圧レベルを生成するためにD/Aコンバータが必要となる。また、D/Aコンバータの出力を電圧増幅するのに、オペアンプが必要となる。
【0017】
これら回路素子は、ゲートドライバの性能(ゲート電圧制御分解能、電圧変化速度)を決定するものであり、分解能の高いD/Aコンバータや高速動作するオペアンプは、高価であり、高価なゲート制御回路になる。
【0018】
本発明の目的は、性能を落とすことなく、低コストにしたスイッチング制御回路を提供することにある。
【0019】
【課題を解決するための手段】
本発明は、前記課題を解決するために、D/Aコンバータを高耐圧オープンコレクタ出力のTTL素子と分圧抵抗回路で構成、又は高速トランジスタを介在させた構成とし、このコンバータ出力で直接にトランジスタ増幅回路を駆動できるようにしたもので、以下の構成を特徴とする。
【0020】
ゲート電圧制御形スイッチング素子のターンオフ開始から終了までの期間内で電圧変化率を変化させたパターン電圧を発生するゲート電圧パターン発生器と、前記パターン電圧に従って前記電圧制御形スイッチング素子を駆動するゲート電圧駆動アンプとを備えたスイッチング制御回路において、
前記ゲート電圧パターン発生器は、前記パターン電圧のディジタルデータを発生するシーケンス回路と、このディジタルデータに従ってオン・オフ出力を得る複数の高速スイッチング素子で抵抗分圧回路の各抵抗をハイインピーダンスと基準電位に切り替えるD/Aコンバータとで構成し、
前記ゲート電圧駆動アンプは、前記D/Aコンバータの抵抗分圧回路の分圧出力を直接に電流増幅するトランジスタ増幅回路で構成したことを特徴とする。
【0021】
また、前記高速スイッチング素子は、高耐圧オープンコレクタ出力のTTL素子としたことを特徴とする。
【0022】
また、前記高速スイッチング素子は、ディジタルデータが入力されるTTL素子と、このTTL素子の出力で駆動される高速トランジスタとしたことを特徴とする。
【0023】
【発明の実施の形態】
図1は、本発明の実施形態を示す多段ゲートドライバ回路図である。ゲート電圧パターン発生器のシーケンス回路3と水晶発振器4は、従来と同様に、ゲート電圧パターンを発生する。
【0024】
このパターンに応じた多段ゲート電圧波形を発生するD/Aコンバータ1Aは、高耐圧オープンコレクタ構成のTTL(トランジスタ・トランジスタ・ロジック)素子G1〜G3と、分圧抵抗R1〜R3で構成する。
【0025】
TTL素子G1〜G3は、6回路など多数回路を搭載するIC素子として一般に市販されるものを使用できるものであり、シーケンス回路3からの3ビットデータをそれぞれインピーダンス変換するバッファ機能を得るもので、各素子のオン・オフ入力を反転させた出力にはハイインピーダンスのオープン状態と低インピーダンスの基準電位状態を得る。
【0026】
分圧抵抗R1〜R3は、TTL素子G1〜G3の出力パターンに応じた分圧比で多段ゲート電圧を得るものであり、図示では抵抗R1の一端が電源電圧(25V)に接続され、他端が抵抗R2,R3の一端に接続され、抵抗R2,R3の他端がTTL素子G1,G2の出力端に接続され、各抵抗の共通の接続端が出力端にされると共にTTL素子G3の出力端に接続される。
【0027】
トランジスタ増幅回路4Cは、従来と同様に、D/Aコンバータ1Aからの出力を電流増幅してIGBTのゲート電圧出力を得る。
【0028】
以上の構成になるスイッチング制御回路の動作を説明する。シーケンス回路3の出力パターンがTTL素子G1〜G3の全てをオフにするとき、つまり全ての出力をハイインピーダンスにするとき、D/Aコンバータ1Aの出力は電源電圧(25V)になる。
【0029】
また、TTL素子G1がオンになり、他の素子G2,G3がオフのとき、D/Aコンバータ1Aの出力は、抵抗R1とR2の分圧比で決まる出力電圧になる。さらに、この状態からTTL素子G2がオンになるときには抵抗R1と抵抗R2,R3の並列抵抗値の分圧比で決まる出力電圧になる。さらに、TTL素子G3がオンになるときには基準電位の出力電圧になる。
【0030】
また、素子G1,G3がオフで、素子G2がオンになるときには抵抗R1と抵抗R3の分圧比で決まる出力電圧になる。
【0031】
したがって、D/Aコンバータ1Aは、従来と同様に、シーケンス回路3からの出力パターンに応じて出力電圧、つまりゲート制御電圧を切換ることができる。
【0032】
図2は、トランジスタ増幅回路4Cが発生する電圧パターンと、D/Aコンバータ1AのTTL素子の駆動パターン例を示す。時刻t1までは素子G1〜G3の全てをオフ状態にし、D/Aコンバータ1Aの出力は+15Vになる。時刻t2では素子G1をオン状態にすることで抵抗R1とR2で決まる中間電圧になり、時刻t3では素子G3をオン状態にすることで−10Vになる。つまり、3通りのゲート制御電圧を得ることができる。
【0033】
したがって、本実施形態によれば、IC素子として市販される高耐圧オープンコレクタのTTL素子と分圧抵抗回路を使用してD/Aコンバータを構成することができ、しかもゲート電圧駆動アンプにはオペアンプを不要にしてトランジスタ増幅回路のみで済む低コストの回路構成になる。
【0034】
また、TTL素子は低廉でしかも高速動作し、D/Aコンバータの出力を直接にトランジスタ増幅回路に印加することから高速動作のゲートドライブ電圧を得ることができる。
【0035】
なお、実施形態では、高耐圧オープンコレクタ出力のTTL素子を使用する場合を示すが、ハイインピーダンスへの移行が高速になる素子、例えばNPN型の高速トランジスタを使用して同等の作用効果、さらには高いゲートドライブ電圧を得ることができる。
【0036】
この例を図3に示し、D/Aコンバータ1Bが1Aと異なる部分は、高耐圧オープンコレクタ出力になるTTL素子G1〜G3に代えて、低い耐圧で高速動作になるTTL素子G4〜G6を使用し、この耐圧の不足分を高速トランジスタTR1〜TR3をドライブ素子として設けることで補償する。この構成では、トランジスタTR1〜TR3により高耐圧を得ることができ、電源電圧50Vまでの多段ゲートドライブ電圧を得ることができる。
【0037】
【発明の効果】
以上のとおり、本発明によれば、D/Aコンバータを高耐圧オープンコレクタ出力のTTL素子と分圧抵抗回路で構成、又は高速トランジスタを介在させた構成とし、このコンバータ出力で直接にトランジスタ増幅回路を駆動するようにしたため、以下の効果がある。
【0038】
(1)電圧増幅のための高速オペアンプが不要になってコストダウンを図ることができる。
【0039】
(2)TTL素子や高速トランジスタを使用することで高速ゲートドライブができる。特に、TTL素子や高速トランジスタは、オン動作が格段に速いため、IGBT等のゲート電圧制御形スイッチング素子のターンオフ速度を高めることができる。
【0040】
(3)高速トランジスタを使用する場合には高速でかつ高圧のゲートドライブ電圧を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す多段ゲートドライバ回路図。
【図2】実施形態における電圧パターンとTTL駆動パターン例。
【図3】本発明の他の実施形態を示す多段ゲートドライバ回路図。
【図4】従来のゲートドライバ構成。
【図5】従来の他のゲートドライバ構成。
【図6】図5におけるゲート電圧パターン発生回路例。
【図7】図5におけるゲート電圧駆動アンプ回路例。
【符号の説明】
A…ゲート電圧パターン発生器
B…ゲート電圧駆動アンプ
1、1A、1B…D/Aコンバータ
3…シーケンス回路
4C…トランジスタ増幅回路。
G1〜G3…高耐圧オープンコレクタ出力のTTL素子
G4〜G6…TTL素子
TR1〜TR3…高速トランジスタ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit that performs switching control by applying a multistage gate voltage having an intermediate level to a gate voltage controlled switching element such as an IGBT.
[0002]
[Prior art]
In order to gate drive a gate voltage controlled switching element such as an IGBT (hereinafter, IGBT is taken as an example), the conventional gate driver has a circuit as shown in FIG. Two types of power supply voltage (-Vee) are connected to the gate through the gate resistor Rg to control the gate voltage. The gate is driven by Vcc at the time of turn-on and by -Vee at the time of turn-off, and is not driven by an intermediate voltage between Vcc and -Vee.
[0003]
In a power converter using an IGBT as a switching element, the peak value of a surge voltage generated when the IGBT is turned off causes problems such as a decrease in available DC side voltage and an increase in switching loss. In order to reduce this surge voltage, the following measures are taken.
[0004]
(A) A method of slowing the switching speed.
[0005]
In FIG. 4, by increasing the time constant determined by the gate resistance Rg and the gate capacitance Cg of the IGBT by the resistance Rg, the switching speed of the IGBT is slowed down and the surge voltage is suppressed.
[0006]
(B) A method of providing a snubber circuit that absorbs surge voltage.
[0007]
The surge voltage is generated by energy stored in the stray inductance of the IGBT main circuit. Therefore, the surge voltage is kept low by absorbing this energy in the snubber circuit.
[0008]
In the method (A), slowing down the switching speed of the IGBT mainly causes a problem in the cooling of the IGBT and the power conversion efficiency because an increase in switching time leads to an increase in turn-off loss of the element.
[0009]
On the other hand, in the method (B), the snubber circuit complicates the main circuit configuration, leading to an increase in the number of parts and man-hours. Further, the wiring inductance component of the snubber circuit itself cannot sufficiently exhibit the snubber effect.
[0010]
As a method for solving the above problems, the applicant of the present application has already proposed a method of driving the IGBT with a pattern voltage obtained by changing the gate voltage of the IGBT in multiple stages.
[0011]
This method eliminates switching delay by increasing the pattern voltage from the start of IGBT turn-off to immediately before the start of current interruption, or by reducing the period during which the current interruption starts and the surge voltage rises. Switching loss is reduced by suppressing the voltage or by increasing the speed from the point when the current interruption proceeds to some extent and the surge voltage starts to decrease until the end of turn-off.
[0012]
The circuit configuration for this is the basic gate driver configuration shown in FIG. 5, and is composed of a gate voltage pattern generator A that generates a gate voltage pattern and a gate voltage drive amplifier B that actually drives the IGBT with the gate voltage. When the gate signal is input, the pattern generator A creates an appropriate gate voltage waveform, and the amplifier B controls the gate voltage of the IGBT so as to obtain this voltage waveform.
[0013]
The gate voltage pattern generator A is configured as shown in FIG. 6, for example, and includes a simple D / A converter 1 configured using a high-speed C-MOS type TTL, and a resistor and capacitor configuration that removes high-frequency components from the pattern voltage. The digital pattern data applied to the TTL is controlled by the digital sequence circuit 3 using the CR filter circuit 2. A high-precision crystal oscillator 4 is used as a clock for driving the digital sequence circuit 3.
[0014]
The gate voltage drive amplifier B is configured as shown in FIG. 7, for example. In the figure, a common collector type transistor amplifier is used to increase current drive capability, and a common IGBT gate voltage of + 15V to -10V is generated.
[0015]
The output of the D / A converter 1 is 0V to 5V because it uses TTL. Here, a ground (Gnd) level in which 2.5 V is virtually generated by a voltage follower 4A using an operational amplifier is set, and the output of the D / A converter is equivalently ± 2.5 V by this ground level. When this is amplified 5 times by the non-inverting amplifier 4B using the operational amplifier, it becomes ± 12.5V, and from the actual ground level, it becomes + 15V to −10V, and this is amplified by the transistor amplifier circuit 4C. Corresponding to typical gate voltage.
[0016]
[Problems to be solved by the invention]
In the conventional multistage gate driver system using a pattern generator and a gate voltage driving amplifier, a D / A converter is required to generate an intermediate voltage level. An operational amplifier is required to amplify the voltage of the output of the D / A converter.
[0017]
These circuit elements determine the performance of the gate driver (gate voltage control resolution, voltage change speed), and high-resolution D / A converters and high-speed operational amplifiers are expensive, making them expensive gate control circuits. Become.
[0018]
An object of the present invention is to provide a low-cost switching control circuit without degrading performance.
[0019]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention has a configuration in which a D / A converter is configured with a TTL element having a high breakdown voltage open collector output and a voltage dividing resistor circuit, or a configuration in which a high-speed transistor is interposed. The amplifier circuit can be driven and has the following configuration.
[0020]
A gate voltage pattern generator that generates a pattern voltage in which the voltage change rate is changed within a period from the start to the end of turn-off of the gate voltage control type switching element, and a gate voltage that drives the voltage control type switching element according to the pattern voltage In a switching control circuit with a drive amplifier,
The gate voltage pattern generator includes a sequence circuit that generates digital data of the pattern voltage, and a plurality of high-speed switching elements that obtain ON / OFF outputs according to the digital data. With D / A converter to switch to
The gate voltage drive amplifier is constituted by a transistor amplifier circuit that directly amplifies the voltage of the divided voltage output of the resistor voltage divider circuit of the D / A converter.
[0021]
The high-speed switching element is a TTL element having a high breakdown voltage open collector output.
[0022]
The high-speed switching element is a TTL element to which digital data is input and a high-speed transistor driven by the output of the TTL element.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a multistage gate driver circuit diagram showing an embodiment of the present invention. The sequence circuit 3 and the crystal oscillator 4 of the gate voltage pattern generator generate a gate voltage pattern as in the conventional case.
[0024]
A D / A converter 1A that generates a multi-stage gate voltage waveform corresponding to this pattern includes TTL (transistor / transistor / logic) elements G1 to G3 having a high breakdown voltage open collector configuration and voltage dividing resistors R1 to R3.
[0025]
The TTL elements G1 to G3 can use commercially available IC elements mounted with a large number of circuits such as 6 circuits, and obtain buffer functions for impedance conversion of 3-bit data from the sequence circuit 3, respectively. A high-impedance open state and a low-impedance reference potential state are obtained at the output obtained by inverting the on / off input of each element.
[0026]
The voltage dividing resistors R1 to R3 obtain a multistage gate voltage at a voltage dividing ratio according to the output pattern of the TTL elements G1 to G3. In the figure, one end of the resistor R1 is connected to the power supply voltage (25V), and the other end is The resistors R2 and R3 are connected to one end, the other ends of the resistors R2 and R3 are connected to the output ends of the TTL elements G1 and G2, the common connection end of each resistor is used as an output end, and the output end of the TTL element G3 Connected to.
[0027]
The transistor amplifier circuit 4C amplifies the output from the D / A converter 1A to obtain the gate voltage output of the IGBT, as in the conventional case.
[0028]
The operation of the switching control circuit configured as above will be described. When the output pattern of the sequence circuit 3 turns off all the TTL elements G1 to G3, that is, when all the outputs are set to high impedance, the output of the D / A converter 1A becomes the power supply voltage (25V).
[0029]
When the TTL element G1 is turned on and the other elements G2 and G3 are turned off, the output of the D / A converter 1A becomes an output voltage determined by the voltage dividing ratio of the resistors R1 and R2. Further, when the TTL element G2 is turned on from this state, the output voltage is determined by the voltage dividing ratio of the parallel resistance value of the resistor R1 and the resistors R2 and R3. Further, when the TTL element G3 is turned on, the output voltage becomes the reference potential.
[0030]
When the elements G1 and G3 are turned off and the element G2 is turned on, the output voltage is determined by the voltage dividing ratio of the resistor R1 and the resistor R3.
[0031]
Therefore, the D / A converter 1A can switch the output voltage, that is, the gate control voltage in accordance with the output pattern from the sequence circuit 3, as in the prior art.
[0032]
FIG. 2 shows a voltage pattern generated by the transistor amplifier circuit 4C and a driving pattern example of the TTL element of the D / A converter 1A. Until the time t 1 to all elements G1~G3 off state, the output of the D / A converter 1A becomes + 15V. At time t 2 , the element G 1 is turned on to be an intermediate voltage determined by the resistors R 1 and R 2, and at time t 3 , the element G 3 is turned on to be −10V. That is, three gate control voltages can be obtained.
[0033]
Therefore, according to the present embodiment, a D / A converter can be configured using a TTL element of a high withstand voltage open collector commercially available as an IC element and a voltage dividing resistor circuit, and an operational amplifier is used as a gate voltage driving amplifier. This eliminates the need for a low-cost circuit configuration that requires only a transistor amplifier circuit.
[0034]
In addition, the TTL element operates at a low cost and at a high speed, and a gate drive voltage at a high speed can be obtained because the output of the D / A converter is directly applied to the transistor amplifier circuit.
[0035]
In the embodiment, a case where a TTL element having a high withstand voltage open collector output is used is shown. However, an element that makes high-speed transition to high impedance, for example, an NPN type high-speed transistor can be used, A high gate drive voltage can be obtained.
[0036]
This example is shown in FIG. 3, and the portion where the D / A converter 1B is different from 1A uses TTL elements G4 to G6 that operate at a high speed with a low breakdown voltage instead of the TTL elements G1 to G3 that have a high breakdown voltage open collector output. The shortage of breakdown voltage is compensated by providing the high speed transistors TR1 to TR3 as drive elements. In this configuration, a high breakdown voltage can be obtained by the transistors TR1 to TR3, and a multistage gate drive voltage up to a power supply voltage of 50V can be obtained.
[0037]
【The invention's effect】
As described above, according to the present invention, the D / A converter is constituted by a TTL element having a high breakdown voltage open collector output and a voltage dividing resistor circuit, or a structure in which a high-speed transistor is interposed, and a transistor amplifier circuit is directly connected by this converter output The following effects are obtained.
[0038]
(1) A high-speed operational amplifier for voltage amplification is not required, and the cost can be reduced.
[0039]
(2) High-speed gate drive can be performed by using a TTL element or a high-speed transistor. In particular, since a TTL element and a high-speed transistor are remarkably fast in on-operation, the turn-off speed of a gate voltage controlled switching element such as an IGBT can be increased.
[0040]
(3) When a high-speed transistor is used, a high-speed and high-voltage gate drive voltage can be obtained.
[Brief description of the drawings]
FIG. 1 is a multistage gate driver circuit diagram showing an embodiment of the present invention.
FIG. 2 shows an example of a voltage pattern and a TTL drive pattern in the embodiment.
FIG. 3 is a multi-stage gate driver circuit diagram showing another embodiment of the present invention.
FIG. 4 shows a conventional gate driver configuration.
FIG. 5 shows another conventional gate driver configuration.
6 is an example of a gate voltage pattern generation circuit in FIG. 5;
7 is an example of a gate voltage driving amplifier circuit in FIG. 5;
[Explanation of symbols]
A ... Gate voltage pattern generator B ... Gate voltage drive amplifier 1, 1A, 1B ... D / A converter 3 ... Sequence circuit 4C ... Transistor amplifier circuit.
G1 to G3 TTL elements G4 to G6 with high breakdown voltage open collector output TTL elements TR1 to TR3 High speed transistors

Claims (3)

ゲート電圧制御形スイッチング素子のターンオフ開始から終了までの期間内で電圧変化率を変化させたパターン電圧を発生するゲート電圧パターン発生器と、前記パターン電圧に従って前記電圧制御形スイッチング素子を駆動するゲート電圧駆動アンプとを備えたスイッチング制御回路において、
前記ゲート電圧パターン発生器は、前記パターン電圧のディジタルデータを発生するシーケンス回路と、このディジタルデータに従ってオン・オフ出力を得る複数の高速スイッチング素子で抵抗分圧回路の各抵抗をハイインピーダンスと基準電位に切り替えるD/Aコンバータとで構成し、
前記ゲート電圧駆動アンプは、前記D/Aコンバータの抵抗分圧回路の分圧出力を直接に電流増幅するトランジスタ増幅回路で構成したことを特徴とするスイッチング制御回路。
A gate voltage pattern generator that generates a pattern voltage in which the voltage change rate is changed within a period from the start to the end of turn-off of the gate voltage control type switching element, and a gate voltage that drives the voltage control type switching element according to the pattern voltage In a switching control circuit with a drive amplifier,
The gate voltage pattern generator includes a sequence circuit that generates digital data of the pattern voltage, and a plurality of high-speed switching elements that obtain ON / OFF outputs according to the digital data. With D / A converter to switch to
2. The switching control circuit according to claim 1, wherein the gate voltage driving amplifier comprises a transistor amplifier circuit that directly amplifies a current of the divided output of the resistance voltage dividing circuit of the D / A converter.
前記高速スイッチング素子は、高耐圧オープンコレクタ出力のTTL素子としたことを特徴とする請求項1記載のスイッチング制御回路。2. The switching control circuit according to claim 1, wherein the high-speed switching element is a TTL element having a high withstand voltage open collector output. 前記高速スイッチング素子は、ディジタルデータが入力されるTTL素子と、このTTL素子の出力で駆動される高速トランジスタとしたことを特徴とする請求項1記載のスイッチング制御回路。2. The switching control circuit according to claim 1, wherein the high-speed switching element is a TTL element to which digital data is input and a high-speed transistor driven by the output of the TTL element.
JP19938398A 1998-07-15 1998-07-15 Switching control circuit Expired - Lifetime JP3743168B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19938398A JP3743168B2 (en) 1998-07-15 1998-07-15 Switching control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19938398A JP3743168B2 (en) 1998-07-15 1998-07-15 Switching control circuit

Publications (2)

Publication Number Publication Date
JP2000031803A JP2000031803A (en) 2000-01-28
JP3743168B2 true JP3743168B2 (en) 2006-02-08

Family

ID=16406864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19938398A Expired - Lifetime JP3743168B2 (en) 1998-07-15 1998-07-15 Switching control circuit

Country Status (1)

Country Link
JP (1) JP3743168B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350601B2 (en) 2009-12-07 2013-01-08 Denso Corporation Device for driving switching elements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910859B2 (en) * 1989-09-29 1999-06-23 株式会社東芝 Driver circuit for semiconductor device
JPH0743050B2 (en) * 1989-11-07 1995-05-15 油研工業株式会社 Solenoid switching valve drive circuit
JP2892815B2 (en) * 1990-11-02 1999-05-17 株式会社日立製作所 IGBT drive circuit
JPH0880635A (en) * 1994-09-13 1996-03-26 Rohm Co Ltd Led printing head driving circuit
JP3577807B2 (en) * 1995-05-23 2004-10-20 富士電機デバイステクノロジー株式会社 Driver circuit for self-extinguishing semiconductor device
JP3373704B2 (en) * 1995-08-25 2003-02-04 三菱電機株式会社 Insulated gate transistor drive circuit
JP3421507B2 (en) * 1996-07-05 2003-06-30 三菱電機株式会社 Driver circuit for semiconductor device
JP3692740B2 (en) * 1997-11-19 2005-09-07 株式会社明電舎 Switching control circuit
JP3650264B2 (en) * 1998-05-11 2005-05-18 三菱電機株式会社 Semiconductor device drive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350601B2 (en) 2009-12-07 2013-01-08 Denso Corporation Device for driving switching elements

Also Published As

Publication number Publication date
JP2000031803A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
KR100428987B1 (en) Driving control device
KR900004590B1 (en) Output buffer circuit
JP2001223571A (en) Gate driving device for voltage driving-type semiconductor element
JP3564893B2 (en) Gate drive circuit for voltage controlled switching element
JPH0393457A (en) Drive circuit for voltage driving type element
JP3743168B2 (en) Switching control circuit
JP4923865B2 (en) Inverter device
US7362142B2 (en) Current source apparatus, light-emitting-device apparatus and digital-analog converting apparatus
JP2019036818A (en) Output circuit
CN110277899B (en) Pulse width modulation controller and third state voltage generation method
US5408136A (en) Circuit for providing fast logic transitions
JP4678668B2 (en) Stepping motor drive circuit and stepping motor apparatus using the same
SE444099B (en) Transistor circuit device
JP4136287B2 (en) Driver circuit
CN100472966C (en) Digital imitation change over unit circuit
JP2020136694A (en) Output circuit
WO2024189895A1 (en) Drive circuit and semiconductor device
JP3297256B2 (en) High-speed switching circuit
JP2024004786A (en) gate drive device
JPH042007B2 (en)
JPH01154575A (en) Integrated circuit for driving led
JPH0436603B2 (en)
JP3633540B2 (en) Step-down converter and method for driving FET of step-down converter
JPH04104288A (en) Driving method for dc plasma display
JP4093133B2 (en) Transistor driving circuit and driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131125

Year of fee payment: 8

EXPY Cancellation because of completion of term