JP3740184B2 - Multi-layer wiring board and package for housing semiconductor element - Google Patents

Multi-layer wiring board and package for housing semiconductor element Download PDF

Info

Publication number
JP3740184B2
JP3740184B2 JP10270295A JP10270295A JP3740184B2 JP 3740184 B2 JP3740184 B2 JP 3740184B2 JP 10270295 A JP10270295 A JP 10270295A JP 10270295 A JP10270295 A JP 10270295A JP 3740184 B2 JP3740184 B2 JP 3740184B2
Authority
JP
Japan
Prior art keywords
high dielectric
layer
dielectric constant
dielectric layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10270295A
Other languages
Japanese (ja)
Other versions
JPH0851283A (en
Inventor
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10270295A priority Critical patent/JP3740184B2/en
Publication of JPH0851283A publication Critical patent/JPH0851283A/en
Application granted granted Critical
Publication of JP3740184B2 publication Critical patent/JP3740184B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Description

【０００１】
【産業上の利用分野】
本発明は、高誘電体層と一対の電極層からなるコンデンサ部を具備する多層配線基板および半導体素子収納用パッケージに関するもので、より詳細には安定した電気的特性、優れた密封性能および機械的強度を有する多層配線基板およびパッケージに関する。
【０００２】
【従来技術】
半導体素子収納用パッケージでは、半導体素子（集積回路）は外来ノイズや不要輻射により誤動作を生じ易いために、従来より３０〜１００μＦ程度の容量を持ったコンデンサ部を電源側と接地側との間に介在することにより、ノイズを吸収し誤動作を防止していた。このコンデンサ部は一般にはセラミック誘電体を一対の電極層で挟持したものからなり、従来はこのコンデンサの接続をパッケージとは別の外付けにより行なっていたため、実装密度の向上を図ることができなかった。
【０００３】
このような欠点を解決するための方法として、アルミナを主成分とする絶縁層の間に、アルミナ等の誘電体層をＷあるいはＭｏからなる一対の電極層により挟持したコンデンサ部を介装した半導体素子収納用パッケージが知られている（特開昭６２−１６９４６１号公報参照）。
【０００４】
また、多層アルミナ質配線基板としては、例えば、特開平３−８７０９１号公報に開示されるように、両側にＷまたはＭｏ等の高融点金属を主成分とするペーストを塗布または印刷してなる一対の電極層が形成され、かつ、アルミナ中にＷまたはＭｏからなる高誘電率付与剤を含有する高誘電体層を電極層で挟持したコンデンサ部をアルミナを主成分とする絶縁層間に介装した多層アルミナ質配線基板が知られている。
【０００５】
【発明が解決しようとする問題点】
しかしながら、従来の配線基板や半導体素子収納用パッケージ中に具備される高誘電体層は、電気特性が未だ不安定であり、高誘電体層を挟持する電極層間の絶縁抵抗が低下し、著しい場合には電極層間がショートする等のおそれがあった。また、多層構造物の密封性（気密性）も不十分であり、湿気等が浸透して電極層の表面抵抗を変化させたり、あるいは電極層と高誘電体層や絶縁層との間に十分な接合強度が得られない等の欠点があった。
【０００６】
さらに、高誘電体層中の成分、特にＷやＭｏなどの成分は隣接する電極層や絶縁層に拡散しやすく、また、逆に電極層を構成するＷやＭｏなどの高融点金属が高誘電体層中に拡散し、高誘電体層の組成に影響を及ぼしその結果、誘電体層の電気特性が変化し、安定した比誘電率等の電気特性が得られないという問題があった。
【０００７】
また、上記のような公知の高誘電体層含有配線基板や半導体素子収納用パッケージでは、２５〜４００℃における絶縁層の熱膨張率が約７×１０−６／℃程度であり、シリコンからなる半導体素子の熱膨張率約３．５×１０−６／℃と比較して非常に大きいため、絶縁層上に取り付けた半導体素子が脱落する虞があった。この傾向は、大型の半導体素子を取り付けた場合には特に顕著となるため、大型の半導体素子を実装できないという問題があった。
【０００８】
従って、本発明の目的は、半導体素子と近似の熱膨張係数を有し、内部に高誘電体層を有しながら安定した電気的特性と優れた気密性および機械的強度を有するとともに、大型の半導体素子が実装可能な多層配線基板および半導体素子収納用パッケージを提供することにある。
【０００９】
本発明の他の目的は、電極層と高誘電体層や絶縁層との間に優れた密着性、気密性および層間接着強度が得られるとともに、電極層構成材料の高誘電体層への拡散移行が抑制され、さらにＷやＭｏなどの成分の絶縁層への拡散を抑制できるコンデンサ部を具備した配線基板および半導体素子収納用パッケージを提供することにある。
【００１０】
【問題点を解決するための手段】
本発明の多層配線基板は、高誘電体層を一対の電極層により挟持したコンデンサー部を具備した多層配線基板であって、前記高誘電体層を、ムライトと、Ｗ、Ｍｏ、Ｒｅ及びＺｒＯ２から選ばれる少なくとも１種の高誘電率付与剤とから構成し、さらには、多層配線基板の絶縁層をムライトを主成分とするセラミックスにより構成するものである。
【００１１】
さらに、本発明の半導体素子収納用パッケージは、高誘電体層を一対の電極層により挟持したコンデンサー部を具備してなり、半導体素子の収容部を有する半導体素子収納用パッケージであって、前記高誘電体層を、ムライトと、Ｗ、Ｍｏ、Ｒｅ及びＺｒＯ２から選ばれる少なくとも１種の高誘電率付与剤とから構成し、さらには、多層配線基板の絶縁層をムライトを主成分とするセラミックスにより構成するものである。
【００１２】
また、上記多層配線基板および半導体素子収納用パッケージのいずれにおいても、高誘電率付与剤がＷ，Ｍｏの少なくとも一種からなり、かつ、電極層が前記高誘電率付与剤と同一材料を主成分とすることが望ましい。さらに、高誘電率付与剤がＷ、電極層がＭｏを主成分とする、或いは、高誘電率付与剤がＭｏ、電極層がＷを主成分とするものであって、高誘電体層の厚みが３０μｍ以上であることが望ましい。
【００１３】
【作用】
本発明によれば、多層配線基板および半導体素子収納用パッケージにおいて、絶縁層をムライトを主成分とするセラミックスから構成し、絶縁層間あるいは表面に積層配設されるコンデンサ部の高誘電体層をムライトと、Ｗ、Ｍｏ、Ｒｅ及びＺｒＯ２から選ばれる少なくとも１種の高誘電率付与剤を含有する高誘電体層により構成することにより、２５〜４００℃における絶縁層の熱膨張率が４〜６．８×１０−６／℃となり、アルミナ（７×１０−６／℃）よりシリコンからなる半導体素子の熱膨張率（約３．５×１０−６／℃）に近くなり、半導体素子の絶縁層からの脱落を防止することができる。
【００１４】
また、高誘電体層において、ムライトにＷ、Ｍｏ、ＲｅおよびＺｒＯ２を添加することにより、誘電率を高めることができる結果、コンデンサとして高い静電容量を得ることができる。例えば、ムライトに対してＹ２Ｏ３を含むＺｒＯ２（ＹＳＺ）を添加すると図１０に示されるように、また、Ｗ、Ｍｏ、Ｒｅを添加することにより図９、図１１に示されるように、誘電率を向上させることができる。
【００１５】
また、高誘電体層は、電極層および絶縁層との積層状態において、次第に高誘電体層中の高誘電率付与剤が拡散し、高誘電率付与剤量が減少し誘電特性が徐々に変化する場合がある。また、ＺｒＯ２の場合、Ｙ２Ｏ３等の安定化剤が拡散しＺｒＯ２が脱安定化して特性が変化することもある。
【００１６】
そこで、本発明によれば、高誘電率付与剤をＷ、Ｍｏにより構成した場合、電極層を同一材料とすることにより誘電体層からＷやＭｏの拡散を防止することができる。また、高誘電率付与剤と電極層の材料が異なる場合には、電極層の厚みを３０μｍ以上に厚くすることにより拡散による特性変化を防止することができる。
【００１７】
また、高誘電率付与剤がＺｒＯ２からなる場合には、セラミック絶縁層中にＺｒＯ２や安定化剤のＹ２Ｏ３を添加することにより、ＺｒＯ２の拡散やＹ２Ｏ３の拡散によるＺｒＯ２の脱安定化を防止することができる。
【００１８】
また、本発明によれば、高誘電体層および絶縁層の両方にガラス相を存在させると、高誘電体層、絶縁層、電極層および配線層の各層間の密着強度を向上させるとともに、パッケージにおいてはその気密性を高めることができる。
【００１９】
さらに、本発明の多層配線基板およびパッケージは、焼成時においてコンデンサ部の誘電体層の厚み変化を防止するとともに、それに伴う誘電特性の変化や焼成後のそりを防止し、安定に製造することができる。
【００２０】
【実施例】
以下、本発明を図面を参照しながら具体的に説明する。（多層配線基板の構造）図１は、本発明における多層配線基板の一例を示す図である。図１によれば、配線基板１中の絶縁層２中には、高誘電体層３と一対の電極層４、５とから構成されるコンデンサ部６が積層内在されている。また、絶縁層２の表面あるいは内部には配線層７が配設されている。また、図１の構成では、電極層４および５は、スルーホール８、９を通じて基板表面に導出されている。
【００２１】
さらに、本発明の多層配線基板は、図１の態様のようにコンデンサ部６が絶縁層２間に挟持される他に、例えば、図３に示すように、配線層７が内部に形成された絶縁層２の最表面に電極層５、高誘電体層３および電極層４を積層形成することもできる。この場合、コンデンサ部６は、外気と触れないようにその表面に樹脂などにより保護膜を形成してもよい。
【００２２】
（半導体素子収納用パッケージの構造）また、図２は、本発明における半導体素子収納用パッケージの一例を示す図である。図２によれば、半導体素子収納用パッケージ１０の基板は、複数の絶縁層１１が積層され、絶縁層１１の内部あるいは表面には配線層１２が配設されている。また、絶縁基体の内部には、高誘電体層１３とこれを挟持する一対の電極層１４、１５とによりコンデンサ部１６が形成されている。また、絶縁基体の上面には半導体素子１７を収納するための凹部（収納部）１８が形成され、収納部１８は蓋体１９により密閉されている。また、コンデンサ部１６の電極層１５は、スルーホール２０を通じて、配線層に接続されている。さらに、図２の構成では、コンデンサ部１６の電極層１４は、収納部１８に露出して収納部を底面を形成し、その底面に半導体素子１７が搭載されている。なお、配線層１２は、スルーホール等を通じて外部端子２１に電気的に接続されている。
【００２３】
また、半導体素子収納用パッケージとしては、図４乃至図８のように種々の態様が存在する。図４のパッケージは、半導体素子１７の下方には、高誘電体層１３と電極層１４、１５が交互に多層積層されており、これらの電極層１４、１５はスルーホール２０により半導体素子１７と接続されたものである。
【００２４】
図５のパッケージは、高誘電体層１３の上下に電極層１４、１５が形成されたコンデンサ部６が絶縁層１１により挟まれた構造からなり、電極層１４、１５はスルーホール２０により半導体素子１７と接続されている。
【００２５】
図６のパッケージは、半導体素子１７の下方には、高誘電体層１３の上下に電極層１４、１５が形成されており、これらの電極層１４、１５はスルーホール２０により半導体素子１７と接続され、さらに、ピン２１が下面に固定され、これらのピン２１は、電極層１４、１５および高誘電体層１３を通過し形成されたスルーホール２２を介して半導体素子１７と接続されている。
【００２６】
図７のパッケージは、高誘電体層１３と電極層１４、１５が交互に積層されてコンデンサ部６が形成され、電極層１４、１５はスルーホール２０により半導体素子１７と接続され、さらに、半導体素子１７はヒートシンク２３に固定されている。
【００２７】
図８のパッケージは、フラットパッケージであり、高誘電体層１３と電極層１４、１５が交互に多層積層されており、これらの電極層１３、１４はスルーホール２０により半導体素子１７と接続されている。
【００２８】
（高誘電体層）本発明における上記配線基板および半導体素子収納用パッケージにおいて、コンデンサ部を形成する高誘電体層（図１の番号３、図２の番号１３）は、ムライトと、Ｗ、Ｍｏ、Ｒｅ及びＺｒＯ２から選ばれる少なくとも１種の高誘電率付与剤を含有する。このうちＷ、Ｍｏ、Ｒｅ及びＺｒＯ２は誘電率を高める作用をなし、１０．８以上の比誘電率、特に１３〜４０の比誘電率を付与する。
【００２９】
この高誘電体層は、平均結晶粒径が３〜２０μｍのムライト粒子を主として、他に高誘電率付与剤粒子を含有するものであるが、これらの粒界には、さらに微量のガラス相が存在することが望ましい。高誘電率付与剤は、この誘電体に７．５以上の比誘電率、特に１０〜２０の比誘電率を与える。
【００３０】
高誘電体層の粒界に介在するガラス相は、例えば、焼結助剤として配合されるＡｌ，Ｓｉ，アルカリ土類金属成分及び希土類元素成分から選ばれた少なくとも１種の元素の酸化物と、ムライト粒子からのアルミナ分やシリカ分との反応で形成されたものである。高誘電率付与剤がＺｒＯ２の場合は、ＺｒＯ２が粒界のガラス相に微量溶け込むことにより耐薬品性が向上する。誘電体層の焼結助剤（ガラス化成分）の量は１重量％以上の範囲にあるのがよい。上記範囲よりも少ないと高誘電体層，絶縁層と電極層との密着性、気密性及び接合強度が低下する傾向にあるからである。
【００３１】
なお、高誘電率付与剤としてのＺｒＯ２中には安定化剤を含有することが高誘電率を付与する効果を安定化させるために望ましく、安定化剤量によってＺｒＯ２は、正方晶および／または立方晶を主体とするものであり、場合によっては単斜晶がわずかに混在していても良い。この安定化剤は、ＺｒＯ２が上記の結晶形態となるに必要な量が固溶され、安定化剤は５〜１５モル％の割合で添加されることが望ましい。これは、安定化剤が５モル％よりも少ないと正方晶から単斜晶への相変態が生じ、クラックが生じる等の不具合が生じるからであり、１５モル％よりも多いとＺｒＯ２そのものの誘電率が低下し、誘電体層の高誘電率化の効果が低下するからである。安定化剤としては希土類酸化物とアルカリ土類酸化物があり、希土類としてはＲＥ２Ｏ３（ＲＥは希土類元素）で表されるものが好ましく、例えばＹ２Ｏ３、Ｎｄ２Ｏ３、Ｌａ２Ｏ３、Ｓｍ２Ｏ３、Ｙｂ２Ｏ３等がある。アルカリ土類酸化物としてはＭｇＯ，ＣａＯ，ＳｒＯ，ＢａＯ等が挙げられる。また、ＺｒＯ２の結晶粒径は１．５〜１０μｍであることが望ましい。
【００３２】
さらに、高誘電率付与剤がＺｒＯ２である場合には、他の高誘電率付与剤であるＷ、Ｍｏ、Ｒｅのうち一種と組み合わせて用いることもでき、その場合、Ｍｏは全量に対して５〜３０重量％、Ｗは全量に対して５〜５０重量％、Ｒｅは全量に対して１０〜６０重量％の割合で含有させることが望ましい。
【００３３】
また、高誘電体層中の高誘電率付与剤のうち、ＺｒＯ２は安定化剤を固溶するＺｒＯ２粉末、あるいはＹ２Ｏ３とＺｒＯ２の混合粉末として、また、Ｗ，Ｍｏ，Ｒｅは金属粉末として添加しても、酸化物粉末として添加しても、またはその他の化合物として添加しても、焼成後は金属として存在するので、いずれの形態で添加してもよい。
【００３４】
高誘電体層の具体的な組成は、用いる高誘電率付与剤の種類によって適宜調製し、（ａ）６７〜８７重量％のムライト粉末と、５〜３０重量％のＷまたはＭｏと、１〜１０重量％のＡｌ，Ｓｉ，アルカリ土類金属及び希土類元素の内少なくとも１種の元素の酸化物，水酸化物，炭酸塩，硝酸塩等の塩、窒化物，フッ化物，臭化物等のハロゲン化物，ホウ化物等の化合物からなる混合物を焼成したもの、（ｂ）４０〜９５重量％のムライト粉末と、５〜６０重量％のＲｅ及び１〜１０重量％のＡｌ，Ｓｉ，アルカリ土類金属及び希土類元素の内少なくとも１種の元素の酸化物，水酸化物，炭酸塩，硝酸塩等の塩、窒化物，フッカ物，臭化物等のハロゲン化物，ホウ化物等の化合物からなる混合物を焼成するもの、（ｃ）１０〜９０重量％のムライト粉末と、９０〜１０重量％のＺｒＯ２粉末と、１〜１０重量％のＡｌ，Ｓｉ，アルカリ土類金属及び希土類元素の内少なくとも１種の元素の酸化物，水酸化物，炭酸塩，硝酸塩等の塩、窒化物，フッカ物，臭化物等のハロゲン化物，ホウ化物等の化合物からなる混合物を焼成したもののいずれかであることが望ましい。
【００３５】
これは、Ａｌが３重量％よりも少ない場合には、絶縁層にアルミナ質焼結体を用いた場合に絶縁層と高誘電体層の熱膨張差が大きくなり、良好な積層体が形成され難く、９０重量％よりも多い場合には、誘電率向上効果が小さくなるからである。また、Ｚｒが８重量％よりも少ない場合には、誘電率向上の効果が小さく、Ｚｒを含まない通常のアルミナ磁器と明確な差がなくなるからであり、９５重量％よりも多い場合には 絶縁層としてアルミナ質焼結体を用いた場合に絶縁層と高誘電体層の熱膨張差が大きくなり、良好な積層体が形成され難くなるためである。なお、Ａｌ２Ｏ３を主成分とするアルミナ質焼結体を絶縁層として用いる場合には、高誘電体層中のＺｒ量は酸化物換算で３０〜７０重量％であることが望ましい。
【００３６】
さらに、アルカリ土類金属，希土類元素およびＳｉのうち少なくとも１種の元素がその酸化物換算で２重量％よりも少ない場合には、安定した粒界ガラス相の生成が少なくなり、電極層と同時焼成した場合の電極層と誘電体層との接合強度が低下する。
【００３７】
また、本発明における高誘電体層のムライト粒子の平均結晶粒径は３〜２０μｍであることが望ましい。また、Ｗ、Ｍｏ、Ｒｅは５μｍ以下、ＺｒＯ２は３〜２０μｍの平均結晶粒径で存在することが望ましい。
【００３８】
なお、高誘電体層の厚みは、必要な静電容量と高誘電体層の誘電率により適宜決定されるが、通常は一層あるいは多層構造で、１層の厚みが１０〜１００μｍであり、例えば１〜２インチ角のパッケージや基板において、数ｎＦ〜数百ｎＦ程度の静電容量が得られる。
【００３９】
（電極層）一方、上記誘電体層を挟持しコンデンサ部を形成するための一対の電極層は、公知のメタライズ層から構成でき、例えばＷ，ＭｏおよびＲｅのうち少なくとも一種を主成分とするメタライズ層が好適である。かかる電極層は、およそ３〜１５μｍの厚みで形成される。この一対の電極層は、半導体収納用パッケージにおいては、一方が電源層、他方が接地層として半導体素子と電気的に接続し、このコンデンサ部をデカップリングコンデンサとして使用される場合がある。
【００４０】
なお、電極層中には、上記金属成分以外に高誘電体層や絶縁層中に含まれる成分を１０重量％以下の割合で添加することにより高誘電体層や絶縁層との密着性を高めることができる。
【００４１】
また、電極層として、高誘電体層よりも低熱膨張の金属、例えばＷ、Ｍｏを用いると、電極層側に表面圧縮応力が発生するために基板全体としての強度を高めることができる。このような表面圧縮応力は、Ｗ、Ｍｏに代わり、Ａｌ２Ｏ３を用い、これを高誘電体層の最外層に配設することによっても同様な強度向上効果が得られる。
【００４２】
また、高誘電体層の高誘電率付与剤がＷ或いはＭｏである場合に、これを挟持する電極層は高誘電率付与剤と同一材料を主成分とすることが望ましい。また、高誘電体層の高誘電率付与剤がＷで電極層がＭｏを主成分とする場合、或いは高誘電率付与剤がＭｏで電極層がＷを主成分とする場合には、誘電体層の厚みを３０μｍ以上とすることが望ましい。即ち、高誘電率付与剤と電極層を同一材料により構成すると、ＷまたはＭｏの全率固溶がなく、電極層の高融点金属ＷまたはＭｏを高誘電体中に拡散することを抑制し、電極間の高誘電体層の絶縁抵抗の低下を阻止するとともに、電極間のリーク電流を防止できる。高誘電率付与剤と電極層が異なる材料の場合には、電極層形成材料のＷ、Ｍｏが高誘電体層中に拡散するが、高誘電体層の厚みを３０μｍ以上にすることにより電極層のＷ、Ｍｏが高誘電体層全体に拡散することがなく、電極間の絶縁抵抗の低下を阻止するとともに電極間のリーク電流を防止できる。
【００４３】
（絶縁層）そのガラス相の組成及び形成過程は上記と同様のものである。即ち、絶縁層の粒界に介在する本発明では、電極層の両側にある高誘電体層及び絶縁層の両方に上記ガラス相を形成させることにより、電極層とこれら両層との密着性を向上させるとともに、パッケージの気密性及び層間接着強度を高めることができる。
【００４４】
さらに、配線基板あるいは半導体素子収納用パッケージの絶縁基板における絶縁層は、主にムライト粒子と、その粒界に存在するガラス相とから成り、そのガラス相は、例えば、焼結助剤として配合されるＡｌ，Ｓｉ，アルカリ土類金属成分及び希土類元素成分から選ばれた少なくとも１種の元素の酸化物と、ムライト粒子からのアルミナ分とシリカ分の反応で形成されたものである。
【００４５】
この絶縁層の具体的な組成としては、ムライトを９０〜９９重量％、Ａｌ、Ｓｉ、Ｚｒ、アルカリ土類金属成分及び希土類元素成分から選ばれた少なくとも１種の元素の酸化物を１〜１０重量％の割合で含有するものである。また、焼結助剤としてＢ、Ｚｎなどの酸化物等も合わせて添加することもできる。
【００４６】
また、高誘電体層中の高誘電率付与剤がＺｒＯ２の場合、絶縁層中にはＺｒ成分を含有せしめることが望ましい。これは、絶縁層中にＺｒ成分が全く含まれないと、前述の高誘電体層中のＺｒＯ２成分が絶縁層に溶出して高誘電体層の組成が変化したり、高誘電体層自体の厚みが薄くなるなど、安定した誘電特性が得られず、また、Ｚｒが過度に多く含まれると、絶縁層の誘電率が高くなるためである。
【００４７】
従って、絶縁層として低誘電率であることが必要とされる配線層が内設される箇所ではＺｒ量はＺｒＯ２換算で０．５〜１０重量％が望ましい。逆に配線層が全く形成されず、誘電率が高くても問題とならない箇所については、Ｚｒ量が１０重量％より多くても支障はなく、誘電体層と同一組成物により構成してもよい。
【００４８】
また、基板中で、熱膨張特性が異なる高誘電体層と絶縁層が直接、あるいは電極層を介して接する構造においては、熱膨張差から生じる熱応力による破壊が生じやすくなる。従って、図１の多層配線基板において高誘電体層３とや電極層４、５と、絶縁層２との間、図２の半導体素子収納用パッケージにおいて、高誘電体層１３や電極層１４、１５と、絶縁層１１との間に、高誘電体層と絶縁層との組成物を混合したような中間的組成からなる中間層を介在させればよい。
【００４９】
上述のように、本発明によれば、絶縁層中にＺｒを含有せしめることにより高誘電体層中のＺｒＯ２の拡散を防止することもできるが、前述した通り、誘電体層中のＺｒＯ２中にはＺｒＯ２を安定化させるための安定化剤が含まれている。従って、絶縁層中にＺｒＯ２を脱安定化させないために、高誘電体層のＺｒＯ２中に含まれる安定化剤と同様な安定化剤、をわずかながら含有させることが望ましい。安定化剤となる化合物としては、ＭｇＯ、ＣａＯ、Ｙ２Ｏ３などの希土類元素酸化物が挙げられる。
【００５０】
（配線層）また、絶縁層中に配設される配線層は、通常のメタライズ法により形成されるもので、Ｗ、Ｍｏ、Ｒｅ、Ｎｉ、Ｃｏ、Ｃｕ等から選ばれる少なくとも１種の金属により形成することができる。この配線層は、一般にはおよそ３〜５０μｍの厚みで、絶縁層の層間あるいは表面に形成されるが、高出力が要求される場合には、その厚みは数ｍｍに至る場合もある。
【００５１】
（製造方法）本発明における多層配線基板および半導体素子収納用パッケージは、例えば以下のようにして製造される。まず、絶縁層として、ムライト粉末を８８〜９６重量％と、ＳｉＯ２、ＭｇＯ、ＣａＯ、Ｙ２Ｏ３等の希土類元素やアルカリ土類金属の酸化物等の焼結助剤を０．５〜１２重量％と、必要に応じてＦｅ２Ｏ３、Ｃｒ２Ｏ３、ＭｎＯ２、ＴｉＯ２、Ｍｏ或いはＷ等の着色剤を５重量％以下添加混合し、これに例えば、ブチラール、アクリル等のバインダーを添加し、さらにトルエン等の溶剤を添加混合し、ドクターブレード法、カレンダーロール法等の公知の成形方法により厚さ０．１〜１ｍｍのシート状成形体を作製する。
【００５２】
一方、高誘電体層として、ムライト粉末と、高誘電率付与剤と、Ａｌ２Ｏ３、ＳｉＯ２、ＣａＯ、ＭｇＯ等のアルカリ土類金属成分及びＹ２Ｏ３等の希土類酸化物から成る焼結助剤成分とを前述したような比率で混合し、必要により、さらにＦｅ２Ｏ３，Ｃｒ２Ｏ３，ＭｎＯ２，ＴｉＯ２，Ｍｏ或いはＷ等の５重量％以下添加混合し、これに例えば、ブチラールやアクリル等のバインダーを添加し、さらにトルエン等の溶剤を添加混合した後、ドクターブレード法、カレンダーロール法等の公知の成形方法により、厚さ２０〜６０μｍのシート状成形体を作製する。
【００５３】
高誘電体層中に高誘電率付与剤としてＺｒＯ２粉末を用いる場合には、予め５〜１５モル％のＹ２Ｏ３などの固溶により安定化された立方晶を含むＺｒＯ２粉末を含むを用いることが望ましい。安定化剤の含有量を５〜１５モル％とするのは、５モル％よりも少ないと正方晶から単斜晶への相変態が生じやすくクラックが生じる等の不具合が生じるからであり、１５モル％よりも多いとＺｒＯ２そのものの誘電率が低下し、誘電体層の高誘電率化の効果が低下するからである。
【００５４】
なお、安定化または部分安定化ＺｒＯ２を原料粉末として用いなくても、調合によりＺｒＯ２を安定化するに必要な安定化剤元素の酸化物およびその化合物を添加し焼成段階で安定化させても良い。
【００５５】
このシート状成形体の表面には、配線層を形成するためのＷ、Ｍｏ、Ｍｏ−Ｍｎなどの金属成分を含むメタライズペーストをスクリーン印刷法等により配線パターンに印刷され、場合によっては、スルーホールが形成され、そのスルーホール内にもメタライズペーストが充填される。
【００５６】
そして、上記のようにして作製された高誘電体層シート状成形体の上下面には、電極層としてＷ、ＭｏまたはＲｅを７０〜１００重量％、必要に応じてＡｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、アルカリ土類金属、希土類金属およびその化合物等を０〜３０重量％添加含有して成る電極層形成用ペーストを塗布する。
【００５７】
そして、電極層形成用ペーストが塗布された高誘電体層シート状成形体を、絶縁層用シート状成形体の間に介装するか、あるいは絶縁層用シート状成形体の表面に高誘電体層シート状成形体を積層し、所定の圧力で加圧圧着する。
【００５８】
なお、薄い高誘電体層を形成する場合には、絶縁層用シート状成形体の表面に電極層形成用ペースト塗布、高誘電体層形成用のスラリー塗布、電極層形成用ペースト塗布を順次行うことにより作製することもできる。この場合も、高誘電体層中に、添加される焼結助剤成分は２重量％以上であることが望ましい。
【００５９】
上記のようにして作製された積層体を加湿した窒素，水素混合ガスなどの還元性雰囲気中で、１７００℃以下の温度において、１〜２時間焼成することにより、高誘電体層が一対の電極層により挟持されたコンデンサ部が積層形成された多層配線基板が形成される。なお、焼成温度は絶縁層と配線層とコンデンサ部とを同時焼成するための条件として設定され、１４００℃よりも低くなると高融点金属からなる配線層や電極層との同時焼成が困難となる。１４００℃以下で焼成する場合には、配線層としてＮｉやＣｕ、もしくはそれらと高融点金属粉末の混合物のメタライズを用いることが好ましい。
【００６０】
尚、コンデンサ部は、高誘電体層と電極層とを交互に積層して構成してもよく、かかる積層構造によって高い静電容量を得ることができる。
【００６１】
また、半導体収納用パッケージを製造する場合には、上記多層配線基板の製造方法に加え、周知の方法に基づき、図２における半導体素子を収納するための凹部１８を形成すべく絶縁層を積層圧着した後、同時焼成して配線基板を作製し、その後、別途作製された蓋体を配線基板の凹部を密閉するように、Ａｕ−Ｓｎろう、ハンダ、低融点ガラス、溶接（シームウエルド）などにより絶縁基板に密着することにより得ることができる。
【００６２】
以下、本発明を具体的に次の例で説明する。実施例１（絶縁層ムライト−高誘電体層ムライト＋Ｗ，Ｍｏ）原料粉末として、ＳｉＯ２７重量％，ＣａＯ０．５重量％，ＭｇＯ０．５重量％の焼結助剤成分と、ＷまたはＭｏからなる高誘電率付与剤を１０〜３０重量％、残部を平均粒径３μｍのムライト粉末とした混合粉末を調製し、これにアクリル樹脂からなるバインダーを添加し、さらにトルエンとイソプロピルアルコール（ＩＰＡ）、可塑剤等からなるものを添加混合した後、ドクターブレード法によりシート化し、高誘電体層成形体を得た。
【００６３】
一方、絶縁層成形体を、平均粒径３μｍのムライト粉末を９２重量％と、焼結助剤としてＳｉＯ２７重量％，ＣａＯ０．５重量％，ＭｇＯ０．５重量％と、ブチラールからなるバインダーを添加し、さらにトルエンを添加混合した後、ドクターブレード法によりシート化し、絶縁層成形体を作製した。そして、上記高誘電体層成形体及び絶縁層成形体にスルーホールを形成し、Ｗの高融点金属ペーストを充填した。
【００６４】
この後、高誘電体層成形体の上下面に、Ｗを９８重量％と、ムライトを２重量％含有してなる電極層ペーストをスクリーン印刷し、電極層を形成した。
【００６５】
そして、電極層ペーストが塗布された高誘電体層成形体を、絶縁層成形体の間に介装し、この後、加湿した窒素−水素混合ガス（還元性雰囲気）中で、１６００℃において２時間焼成し、高誘電体層成形体、絶縁層成形体および電極層を同時に焼成した。
【００６６】
高誘電体層成形体の高誘電率付与剤の種類や量及び電極層の材料を変化させ、上記のようにして得られた基板に対して、静電容量を測定しその結果を表１に示した。また、高誘電体層の誘電率も合わせて測定した。
【００６７】
尚、本実験では、電極形状を２５ｍｍ×２５ｍｍ×６μｍとし、高誘電体層の厚みを２５〜５０μｍとした。また、静電容量はＬＣＲメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１００ＫＨｚ，１．０Ｖｒｍの条件で２５℃において測定した。
【００６８】
【表１】

Figure 0003740184
【００６９】
表１より、ムライトに対してＷやＭｏの添加により誘電率が徐々に高くなることがわかる。また、電極材料と高誘電率付与剤が同一の場合には、高誘電体層の厚みが２５μｍであっても２．１ｎＦ以上と高い静電容量を有することが判る。また、電極材料が高誘電率付与剤と異なる場合でも、高誘電体層の厚みが３０μｍ以上である場合には、高い静電容量が得られることが判る。
【００７０】
因みに、本実施例において絶縁層の熱膨張係数は４．８×１０−６／℃、高誘電体層が４．８〜５．０×１０−６／℃であり、シリコンと近似の熱膨張係数を有するコンデンサ部を具備した配線基板を作製することができた。
【００７１】
実施例２（絶縁層ムライト−高誘電体層ムライト＋Ｒｅ）高誘電体層成形体として、ＳｉＯ２７重量％，ＣａＯ０．５重量％，ＭｇＯ０．５重量％の焼結助剤と、Ｒｅ金属粉末を０〜６０重量％、残部が粒径３μｍのムライト粉末からなる混合粉末を調製し、これにブチラールからなるバインダーを添加し、さらにトルエンを添加混合した後、ドクターブレード法によりシート化し、高誘電体層成形体を得た。
【００７２】
この高誘電体層成形体と実施例１の絶縁層成形体にスルーホールを形成し、Ｗ，Ｍｏ等の高融点金属ペーストを充填した。
【００７３】
この後、高誘電体層成形体の上下面に、金属Ｒｅと、ムライトを１〜１０重量％含有してなる電極層ペーストをスクリーン印刷し、厚さ８μｍ程度の電極層を形成した。
【００７４】
そして、電極層ペーストが塗布された高誘電体層成形体を、絶縁層成形体の間に介装した後、加湿した窒素，水素混合ガス（還元性雰囲気）中で、１６００℃において２時間普通焼成し、本発明の多層配線基板を得た。
【００７５】
得られた多層配線基板は、高誘電体層、絶縁層および電極層とも十分に緻密化しており、層間のはがれ等も全く観察されなかった。
【００７６】
なお、高誘電体層中のＲｅ量の変化に伴う誘電率の変化を測定した。この時、電極形状を２５ｍｍ×２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍとし、測定はＬＣＲメータ（Ｙ、Ｈ、Ｐ４２８４Ａ）を用いて行い、１ＫＨｚ、１．０Ｖｒｍの条件で２５℃における静電容量を測定し、この静電容量から２５℃における誘電率を計算し図９に示した。
【００７７】
この図９から、ムライト中のＲｅの添加量を増加する程、誘電率が高くなることが判る。そしてＲｅを６０重量％よりも多く添加した実験をおこなったが、この場合には絶縁抵抗が低下し、誘電率を測定することができなかった。
【００７８】
実施例３（絶縁層ムライト−高誘電体層ムライト＋ＺｒＯ２）高誘電体層成形体として、ＣａＯ０．５重量％，ＭｇＯ０．５重量％の焼結助剤と、８モル％のＹ２Ｏ３で安定化された部分安定化ＺｒＯ２（８Ｙ−ＺｒＯ２）粉末を１５〜９０重量％、残部が粒径３μｍのムライト粉末からなる混合粉末を調製し、これにブチラールからなるバインダーを添加し、さらにトルエンを添加混合した後、ドクターブレード法によりシート化し、高誘電体層成形体を得た。
【００７９】
一方、絶縁層成形体を、平均粒径３μｍのムライト粉末を９２重量％と、焼結助剤としてＹ２Ｏ３７重量％，ＣａＯ０．５重量％，ＭｇＯ０．５重量％を計８重量％と、ブチラールからなるバインダーを添加し、さらにトルエンを添加混合した後、ドクターブレード法によりシート化し、絶縁層成形体を作製する。そして、高誘電体層成形体及び絶縁層成形体にスルーホールを形成し、Ｗの高融点金属ペーストを充填した。
【００８０】
この後、高誘電体層成形体の上下面に、金属Ｗと、ムライトを１〜１０重量％含有してなる電極層ペーストをスクリーン印刷し、厚さ８μｍ程度の電極層を形成した。
【００８１】
そして、電極層ペーストが塗布された高誘電体層成形体を、絶縁層成形体の間に介装する。この後、加湿した窒素，水素混合ガス（還元性雰囲気）中で、１５００℃において２時間普通焼成し、本発明の多層配線基板を得た。得られた多層配線基板は、高誘電体層、絶縁層および電極層とも十分に緻密化しており、層間のはがれ等も全く観察されなかった。
【００８２】
なお、高誘電体層中の８Ｙ−ＺｒＯ２量を５〜１５モル％で変化させた時の誘電率の変化を測定した。この時、電極形状を２５ｍｍ×２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍとし、測定はＬＣＲメータ（Ｙ、Ｈ、Ｐ４２８４Ａ）を用いて行い、１ＫＨｚ、１．０Ｖｒｍの条件で２５℃における静電容量を測定し、この静電容量から２５℃における誘電率を計算し図１０に示した。
【００８３】
この図１０から、ムライト中の８Ｙ−ＺｒＯ２の添加量を増加する程、誘電率が高くなることが判る。また、ＺｒＯ２全量に対するＹ２Ｏ３固溶量が少ない方が比誘電率が高いことが判る。
【００８４】
実施例４さらに上記実施例３において、高誘電体層としてＺｒＯ２全量に対して８モル％のＹ２Ｏ３で安定化された安定化ＺｒＯ２４９．５重量％、ムライト４９．５重量％、助剤１重量％とからなる混合物に対して、さらにＷ、Ｍｏ、Ｒｅを添加したものを用いて、焼結し、この材料の比誘電率を測定し、これを図１１に示した。この図１１のグラフから明らかなように、Ｗ、Ｍｏ、Ｒｅを添加した材料では、Ｗ、Ｍｏ、Ｒｅを添加しない場合よりもさらに比誘電率が向上しており、Ｗ、Ｍｏ、Ｒｅの添加量を増加する程比誘電率が向上していることが判る。さらに、本発明者等はＭｏの添加量を３０重量％よりも多く添加する実験、Ｗの添加量を５０重量％よりも多く添加する実験、Ｒｅの添加量を６０重量％よりも多く添加する実験を行ったが、上記添加量を越えると急激に絶縁抵抗が低下し、比誘電率を測定することができなくなった。
【００８５】
また、本発明者は、上記実施例４において、ＭｏとＷの２種類を１：１の割合で添加する実験を行い、この結果を図１１に示した。この図１１よりＭｏとＷを添加した場合にも比誘電率が向上していることが判る。Ｗ、Ｍｏ、Ｒｅは酸化物の形で添加しても同様の効果を得ることができる。
【００８６】
【発明の効果】
以上詳述した通り、本発明の多層配線基板及び半導体素子収納用パッケージでは、絶縁層をムライトを主成分として形成するとともに、高誘電体層を主成分のムライトにＷ，Ｍｏ，Ｒｅ，ＺｒＯ２を添加して構成したので、アルミナよりもシリコンからなる半導体素子の熱膨張率に近くなり、半導体素子のパッケージからの脱落を防止することができる。また、ムライトにＷ，Ｍｏ，Ｒｅ，ＺｒＯ２を添加することにより、高い静電容量を有する誘電体層を形成することができる。従って、内部に高誘電体層を有しながら、大型の半導体素子を実装することができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施例を示す縦断面図である。
【図２】本発明の半導体素子収納用パッケージの一実施例を示す縦断面図である。
【図３】本発明の多層配線基板の他の実施例を示す縦断面図である。
【図４】本発明の半導体素子収納用パッケージの他の例を示す縦断面図である。
【図５】本発明の半導体素子収納用パッケージのさらに他の実施例を示す縦断面図である。
【図６】本発明の半導体素子収納用パッケージのさらに他の実施例を示す縦断面図である。
【図７】本発明の半導体素子収納用パッケージのさらに他の実施例を示す縦断面図である。
【図８】本発明の半導体素子収納用パッケージのさらに他の実施例を示す縦断面図である。
【図９】本発明における高誘電体層中のＲｅ量と誘電率との関係を示す図である。
【図１０】本発明における高誘電体層中のＺｒＯ２量やＹ２Ｏ３安定化剤量と誘電率との関係を示した図である。
【図１１】本発明における高誘電体層中のＭｏ量、Ｗ量、Ｒｅ量、Ｍｏ−Ｗ量との関係を示した図である。
【符号の説明】
１ 多層配線基板
２、１１ 絶縁層
３、１３ 高誘電体層
４、５、１４、１５ 電極層
６、１６ コンデンサ部
７、１２ 配線層
８、９、２０、２２ スルーホール
１０ 半導体素子収納用パッケージ
１８ 凹部（収納部）
１９ 蓋体
２１ 外部端子
２３ ヒートシンク[0001]
[Industrial application fields]
The present invention relates to a high dielectric layer and a pair of electrodes layer More particularly, the present invention relates to a multilayer wiring board and package having stable electrical characteristics, excellent sealing performance and mechanical strength.
[0002]
[Prior art]
In a package for housing a semiconductor element, a semiconductor element (integrated circuit) is liable to malfunction due to external noise or unnecessary radiation. Therefore, a capacitor having a capacity of about 30 to 100 μF is conventionally provided between the power supply side and the ground side. By interposing, it absorbed noise and prevented malfunction. This capacitor part is generally made of a ceramic dielectric and a pair of electrodes. layer In the past, this capacitor was connected by an external connection separate from the package, so that the mounting density could not be improved.
[0003]
As a method for solving such drawbacks, a semiconductor in which a dielectric layer such as alumina is sandwiched between a pair of electrode layers made of W or Mo between insulating layers mainly composed of alumina is interposed. An element storage package is known (see Japanese Patent Application Laid-Open No. 62-169461).
[0004]
In addition, as a multilayer alumina wiring board, for example, as disclosed in JP-A-3-87091, a pair formed by applying or printing a paste mainly composed of a refractory metal such as W or Mo on both sides. And a high dielectric layer containing a high dielectric constant imparting agent made of W or Mo in alumina. layer There is known a multilayer alumina-based wiring board in which a capacitor portion sandwiched between two is interposed between insulating layers mainly composed of alumina.
[0005]
[Problems to be solved by the invention]
However, the high dielectric layer provided in the conventional wiring board or semiconductor element storage package is still unstable in electrical characteristics, and the electrode sandwiching the high dielectric layer layer If the insulation resistance between layer There was a risk of short circuiting. Also, the multi-layer structure has insufficient sealing (air tightness), and moisture or the like penetrates to change the surface resistance of the electrode layer, or it is sufficient between the electrode layer and the high dielectric layer or insulating layer. There were drawbacks such as inadequate bonding strength.
[0006]
Furthermore, components in the high dielectric layer, especially components such as W and Mo, are likely to diffuse into the adjacent electrode layer and insulating layer. Conversely, refractory metals such as W and Mo constituting the electrode layer are highly dielectric. Diffusing into the body layer, affecting the composition of the high dielectric layer, resulting in a change in the electrical properties of the dielectric layer, and a problem that stable electrical properties such as a relative dielectric constant cannot be obtained.
[0007]
Moreover, in the known high dielectric layer-containing wiring board and semiconductor element storage package as described above, the thermal expansion coefficient of the insulating layer at 25 to 400 ° C. is about 7 × 10. -6 The thermal expansion coefficient of a semiconductor element made of silicon is about 3.5 × 10 -6 Since it is very large compared to / ° C., there is a possibility that the semiconductor element mounted on the insulating layer may fall off. This tendency is particularly noticeable when a large semiconductor element is attached, and there is a problem that a large semiconductor element cannot be mounted.
[0008]
Accordingly, an object of the present invention is to have a thermal expansion coefficient approximate to that of a semiconductor element, to have stable electrical characteristics, excellent airtightness and mechanical strength while having a high dielectric layer inside, and to have a large size. An object of the present invention is to provide a multilayer wiring board on which semiconductor elements can be mounted and a package for housing semiconductor elements.
[0009]
Another object of the present invention is to obtain excellent adhesion, airtightness and interlayer adhesion strength between the electrode layer and the high dielectric layer or insulating layer, and to diffuse the electrode layer constituting material into the high dielectric layer. An object of the present invention is to provide a wiring board and a package for housing a semiconductor element, which are provided with a capacitor portion in which migration is suppressed and diffusion of components such as W and Mo to an insulating layer can be suppressed.
[0010]
[Means for solving problems]
The multilayer wiring board of the present invention is a multilayer wiring board having a capacitor portion in which a high dielectric layer is sandwiched between a pair of electrode layers, and the high dielectric layer is divided into mullite, W, Mo, Re, and ZrO. 2 And an insulating layer of the multilayer wiring board is made of ceramics mainly composed of mullite.
[0011]
Furthermore, a package for housing a semiconductor element according to the present invention is a package for housing a semiconductor element, comprising a capacitor portion in which a high dielectric layer is sandwiched between a pair of electrode layers. The dielectric layer is made of mullite, W, Mo, Re, and ZrO. 2 And an insulating layer of the multilayer wiring board is made of ceramics mainly composed of mullite.
[0012]
In addition, high dielectric constant is provided for both the multilayer wiring board and the package for housing semiconductor devices. Agent It consists of at least one of W and Mo, and the electrode layer is provided with the high dielectric constant. Agent and It is desirable to use the same material as the main component. Furthermore, high dielectric constant Agent W, electrode layer is mainly composed of Mo, or high dielectric constant Agent The Mo and electrode layers are mainly composed of W, and the thickness of the high dielectric layer is preferably 30 μm or more.
[0013]
[Action]
According to the present invention, in the multilayer wiring board and the package for housing a semiconductor element, the insulating layer is made of ceramics containing mullite as a main component, and the high dielectric layer of the capacitor portion disposed on the insulating layer or on the surface is mullite. W, Mo, Re and ZrO 2 The thermal expansion coefficient of the insulating layer at 25 to 400 ° C. is 4 to 6.8 × 10 by comprising a high dielectric layer containing at least one high dielectric constant imparting agent selected from -6 / ° C. and alumina (7 × 10 -6 / ° C.) the coefficient of thermal expansion of the semiconductor element made of silicon (approximately 3.5 × 10 -6 / ° C.) and the falling of the semiconductor element from the insulating layer can be prevented.
[0014]
In the high dielectric layer, W, Mo, Re and ZrO are added to mullite. 2 As a result of increasing the dielectric constant, a high capacitance can be obtained as a capacitor. For example, Y for mullite 2 O 3 Containing ZrO 2 When (YSZ) is added, the dielectric constant can be improved as shown in FIG. 10, and when W, Mo, and Re are added, as shown in FIGS.
[0015]
Also, the high dielectric layer is an electrode layer In the laminated state with the insulating layer, the high dielectric constant imparting agent in the high dielectric layer gradually diffuses, the amount of the high dielectric constant imparting agent decreases, and the dielectric characteristics may gradually change. ZrO 2 Y 2 O 3 Such as ZrO 2 May destabilize and change its properties.
[0016]
Therefore, according to the present invention, when the high dielectric constant imparting agent is composed of W and Mo, diffusion of W and Mo from the dielectric layer can be prevented by using the same material for the electrode layer. When the material for the high dielectric constant imparting agent and the electrode layer are different, the change in characteristics due to diffusion can be prevented by increasing the thickness of the electrode layer to 30 μm or more.
[0017]
Further, the high dielectric constant imparting agent is ZrO. 2 In the case of comprising ZrO in the ceramic insulating layer 2 And stabilizer Y 2 O 3 By adding ZrO 2 Diffusion and Y 2 O 3 Due to diffusion of ZrO 2 Can be prevented from destabilizing.
[0018]
According to the present invention, when a glass phase is present in both the high dielectric layer and the insulating layer, the adhesion strength between the high dielectric layer, the insulating layer, the electrode layer, and the wiring layer is improved, and the package The airtightness can be increased.
[0019]
Furthermore, the multilayer wiring board and the package of the present invention can be stably manufactured by preventing a change in the thickness of the dielectric layer of the capacitor portion during firing, as well as preventing a change in dielectric characteristics and warping after firing. it can.
[0020]
【Example】
Hereinafter, the present invention will be specifically described with reference to the drawings. (Structure of Multilayer Wiring Board) FIG. 1 is a diagram showing an example of a multilayer wiring board in the present invention. According to FIG. 1, a capacitor portion 6 including a high dielectric layer 3 and a pair of electrode layers 4, 5 is laminated in an insulating layer 2 in a wiring substrate 1. A wiring layer 7 is disposed on the surface or inside of the insulating layer 2. In the configuration of FIG. 1, the electrode layers 4 and 5 are led to the substrate surface through the through holes 8 and 9.
[0021]
Furthermore, in the multilayer wiring board of the present invention, in addition to the capacitor portion 6 being sandwiched between the insulating layers 2 as shown in FIG. 1, for example, as shown in FIG. 3, a wiring layer 7 is formed inside. The electrode layer 5, the high dielectric layer 3 and the electrode layer 4 can be laminated on the outermost surface of the insulating layer 2. In this case, the capacitor portion 6 may be formed with a protective film with a resin or the like on its surface so as not to come into contact with the outside air.
[0022]
(Structure of Package for Housing Semiconductor Elements) FIG. 2 is a view showing an example of a package for housing semiconductor elements in the present invention. According to FIG. 2, a plurality of insulating layers 11 are stacked on the substrate of the semiconductor element housing package 10, and a wiring layer 12 is disposed inside or on the surface of the insulating layer 11. In addition, a capacitor portion 16 is formed in the insulating substrate by the high dielectric layer 13 and a pair of electrode layers 14 and 15 sandwiching the high dielectric layer 13. Further, a concave portion (accommodating portion) 18 for accommodating the semiconductor element 17 is formed on the upper surface of the insulating base, and the accommodating portion 18 is sealed with a lid 19. In addition, the electrode layer 15 of the capacitor unit 16 is connected to the wiring layer through the through hole 20. Further, in the configuration of FIG. 2, the electrode layer 14 of the capacitor unit 16 is exposed to the storage unit 18 to form a bottom surface of the storage unit, and the semiconductor element 17 is mounted on the bottom surface. The wiring layer 12 is electrically connected to the external terminal 21 through a through hole or the like.
[0023]
Further, there are various types of semiconductor element storage packages as shown in FIGS. In the package of FIG. 4, the high dielectric layers 13 and the electrode layers 14 and 15 are alternately laminated below the semiconductor element 17. The electrode layers 14 and 15 are connected to the semiconductor element 17 by the through holes 20. It is connected.
[0024]
The package of FIG. 5 has a structure in which a capacitor portion 6 in which electrode layers 14 and 15 are formed on the upper and lower sides of a high dielectric layer 13 is sandwiched between insulating layers 11. 17 is connected.
[0025]
In the package of FIG. 6, electrode layers 14 and 15 are formed above and below the high dielectric layer 13 below the semiconductor element 17, and these electrode layers 14 and 15 are connected to the semiconductor element 17 through through holes 20. In addition, pins 21 are fixed to the lower surface, and these pins 21 are connected to the semiconductor element 17 through through holes 22 formed through the electrode layers 14 and 15 and the high dielectric layer 13.
[0026]
In the package of FIG. 7, the high dielectric layer 13 and the electrode layers 14 and 15 are alternately laminated to form the capacitor portion 6, and the electrode layers 14 and 15 are connected to the semiconductor element 17 through the through holes 20, The element 17 is fixed to the heat sink 23.
[0027]
The package shown in FIG. 8 is a flat package, in which high dielectric layers 13 and electrode layers 14 and 15 are alternately laminated. These electrode layers 13 and 14 are connected to a semiconductor element 17 through through holes 20. Yes.
[0028]
(High Dielectric Layer) In the wiring board and the semiconductor element storage package according to the present invention, the high dielectric layer (No. 3 in FIG. 1 and No. 13 in FIG. 2) forming the capacitor portion includes mullite, W, Mo. , Re and ZrO 2 At least one high dielectric constant imparting agent selected from: Of these, W, Mo, Re, and ZrO 2 Has the effect of increasing the dielectric constant and imparts a relative dielectric constant of 10.8 or more, particularly a relative dielectric constant of 13 to 40.
[0029]
This high dielectric layer mainly contains mullite particles having an average crystal grain size of 3 to 20 μm, and additionally contains high dielectric constant-providing agent particles. It is desirable to exist. The high dielectric constant imparting agent gives the dielectric a relative dielectric constant of 7.5 or more, particularly a relative dielectric constant of 10-20.
[0030]
The glass phase interposed in the grain boundary of the high dielectric layer is, for example, an oxide of at least one element selected from Al, Si, an alkaline earth metal component and a rare earth element component blended as a sintering aid. , Formed by reaction with alumina and silica from mullite particles. High dielectric constant imparting agent is ZrO 2 In the case of ZrO 2 Chemical resistance is improved by dissolving a small amount in the glass phase at the grain boundary. The amount of sintering aid (vitrification component) in the dielectric layer is preferably in the range of 1% by weight or more. This is because if it is less than the above range, the adhesion, airtightness and bonding strength between the high dielectric layer, the insulating layer and the electrode layer tend to be lowered.
[0031]
ZrO as a high dielectric constant imparting agent 2 It is desirable to contain a stabilizer in order to stabilize the effect of imparting a high dielectric constant, and depending on the amount of the stabilizer, ZrO 2 Is mainly composed of tetragonal crystals and / or cubic crystals, and monoclinic crystals may be slightly mixed in some cases. This stabilizer is ZrO 2 It is desirable that the amount necessary for obtaining the above crystalline form is dissolved, and the stabilizer is added in a proportion of 5 to 15 mol%. This is because if the amount of the stabilizer is less than 5 mol%, a phase transformation from tetragonal to monoclinic crystal will occur, resulting in problems such as cracks. If it exceeds 15 mol%, ZrO 2 This is because the dielectric constant of the dielectric layer itself decreases, and the effect of increasing the dielectric constant of the dielectric layer decreases. Stabilizers include rare earth oxides and alkaline earth oxides. 2 O 3 (RE is a rare earth element) is preferable, for example, Y 2 O 3 , Nd 2 O 3 , La 2 O 3 , Sm 2 O 3 , Yb 2 O 3 Etc. Examples of the alkaline earth oxide include MgO, CaO, SrO, BaO and the like. ZrO 2 The crystal grain size is desirably 1.5 to 10 μm.
[0032]
Further, the high dielectric constant imparting agent is ZrO. 2 In other cases, other high dielectric constant imparting agents is there It can also be used in combination with one of W, Mo, and Re. In that case, Mo is 5 to 30% by weight with respect to the total amount, W is 5 to 50% by weight with respect to the total amount, and Re is 10% with respect to the total amount. It is desirable to make it contain in a ratio of ˜60% by weight.
[0033]
Among the high dielectric constant imparting agents in the high dielectric layer, ZrO 2 ZrO that dissolves the stabilizer 2 Powder or Y 2 O 3 And ZrO 2 W, Mo, and Re can be added as metal powders, oxide powders, or other compounds, and they can exist as metals after firing. It may be added in the form of
[0034]
The specific composition of the high dielectric layer is appropriately prepared according to the type of the high dielectric constant imparting agent used. (A) 67 to 87% by weight of mullite powder, 5 to 30% by weight of W or Mo, 10% by weight of Al, Si, alkaline earth metal and rare earth elements, oxides of at least one element, hydroxides, carbonates, nitrates and other salts, nitrides, fluorides, bromides and other halides, (B) 40 to 95 wt% mullite powder, 5 to 60 wt% Re and 1 to 10 wt% Al, Si, alkaline earth metal and rare earth Firing a mixture of oxides, hydroxides, carbonates, nitrates, and the like, halides such as nitrides, hookers, bromides, and borides, etc. c) Unevenness of 10 to 90% by weight And preparative powder, 90 to 10 wt% of ZrO 2 Powder, salt, nitride, hooker, bromide of oxide, hydroxide, carbonate, nitrate, etc. of at least one element among Al, Si, alkaline earth metal and rare earth elements of 1 to 10% by weight It is desirable that any one of baked mixtures made of compounds such as halides and borides.
[0035]
This is because when Al is less than 3% by weight, the difference in thermal expansion between the insulating layer and the high dielectric layer becomes large when an alumina sintered body is used for the insulating layer, and a good laminate is formed. This is because it is difficult to increase the dielectric constant when the content exceeds 90% by weight. In addition, when Zr is less than 8% by weight, the effect of improving the dielectric constant is small, and there is no clear difference from ordinary alumina porcelain not containing Zr. This is because when an alumina sintered body is used as the layer, the difference in thermal expansion between the insulating layer and the high dielectric layer becomes large, and it becomes difficult to form a good laminate. Al 2 O 3 In the case where an alumina-based sintered body containing as a main component is used as the insulating layer, the amount of Zr in the high dielectric layer is preferably 30 to 70% by weight in terms of oxide.
[0036]
Further, when at least one element of alkaline earth metal, rare earth element and Si is less than 2% by weight in terms of its oxide, the generation of a stable grain boundary glass phase is reduced, and simultaneously with the electrode layer. When fired, the bonding strength between the electrode layer and the dielectric layer decreases.
[0037]
The average crystal grain size of the mullite particles of the high dielectric layer in the present invention is preferably 3 to 20 μm. W, Mo and Re are 5 μm or less, ZrO 2 Is preferably present with an average crystal grain size of 3 to 20 μm.
[0038]
The thickness of the high dielectric layer is appropriately determined depending on the required capacitance and the dielectric constant of the high dielectric layer, but is usually a single layer or a multilayer structure, and the thickness of one layer is 10 to 100 μm. Capacitance of about several nF to several hundred nF can be obtained in a package or substrate of 1 to 2 inches square.
[0039]
(Electrode layer) On the other hand, a pair of electrode layers for sandwiching the dielectric layer to form a capacitor portion can be composed of a known metallized layer, for example, metallized mainly containing at least one of W, Mo and Re. A layer is preferred. Such an electrode layer is formed with a thickness of about 3 to 15 μm. In the semiconductor storage package, the pair of electrode layers are electrically connected to the semiconductor element as one power source layer and the other as a ground layer, and this capacitor portion may be used as a decoupling capacitor.
[0040]
In addition to the above metal components, the components contained in the high dielectric layer and the insulating layer are added to the electrode layer at a ratio of 10% by weight or less, thereby improving the adhesion with the high dielectric layer and the insulating layer. be able to.
[0041]
Further, when a metal having a lower thermal expansion than the high dielectric layer, such as W or Mo, is used as the electrode layer, surface compressive stress is generated on the electrode layer side, so that the strength of the entire substrate can be increased. Such surface compressive stress is Al, instead of W and Mo. 2 O 3 The same strength improvement effect can be obtained by arranging this in the outermost layer of the high dielectric layer.
[0042]
When the high dielectric constant imparting agent of the high dielectric layer is W or Mo, it is desirable that the electrode layer sandwiching the high dielectric layer is composed mainly of the same material as the high dielectric constant imparting agent. When the high dielectric constant imparting agent of the high dielectric layer is W and the electrode layer is mainly composed of Mo, or when the high dielectric constant imparting agent is Mo and the electrode layer is principally composed of W, the dielectric The thickness of the layer is desirably 30 μm or more. That is, when the high dielectric constant imparting agent and the electrode layer are composed of the same material, there is no total solid solution of W or Mo, and the high melting point metal W or Mo of the electrode layer is suppressed from diffusing into the high dielectric, It is possible to prevent a decrease in the insulation resistance of the high dielectric layer between the electrodes and to prevent a leakage current between the electrodes. In the case where the high dielectric constant imparting agent and the electrode layer are different materials, the electrode layer forming materials W and Mo diffuse into the high dielectric layer, but the electrode layer can be formed by increasing the thickness of the high dielectric layer to 30 μm or more. W and Mo are not diffused throughout the high dielectric layer, so that a decrease in insulation resistance between the electrodes can be prevented and a leakage current between the electrodes can be prevented.
[0043]
(Insulating layer) The composition and formation process of the glass phase are the same as described above. That is, in the present invention interposed in the grain boundary of the insulating layer, by forming the glass phase on both the high dielectric layer and the insulating layer on both sides of the electrode layer, the adhesion between the electrode layer and these two layers is improved. As well as improving the airtightness and interlayer adhesion strength of the package.
[0044]
Furthermore, the insulating layer in the insulating substrate of the wiring board or the package for housing semiconductor elements mainly consists of mullite particles and a glass phase present at the grain boundary, and the glass phase is blended as a sintering aid, for example. It is formed by a reaction of an oxide of at least one element selected from Al, Si, an alkaline earth metal component and a rare earth element component, and an alumina component and a silica component from mullite particles.
[0045]
The specific composition of this insulating layer is 90 to 99% by weight of mullite, 1 to 10 oxides of at least one element selected from Al, Si, Zr, alkaline earth metal component and rare earth element component. It contains in the ratio of weight%. Moreover, oxides, such as B and Zn, can also be added together as a sintering aid.
[0046]
Further, the high dielectric constant imparting agent in the high dielectric layer is ZrO. 2 In this case, it is desirable to contain a Zr component in the insulating layer. This is because if the Zr component is not contained in the insulating layer at all, the ZrO in the above-described high dielectric layer is used. 2 If the components are eluted into the insulating layer and the composition of the high dielectric layer changes, the thickness of the high dielectric layer itself becomes thin, and stable dielectric properties cannot be obtained, and if too much Zr is contained This is because the dielectric constant of the insulating layer is increased.
[0047]
Therefore, the Zr amount is ZrO at a location where a wiring layer that requires a low dielectric constant as an insulating layer is provided. 2 In terms of conversion, 0.5 to 10% by weight is desirable. On the contrary, the wiring layer is not formed at all, and there is no problem even if the amount of Zr is more than 10% by weight for a portion where there is no problem even if the dielectric constant is high. .
[0048]
In addition, in a structure in which a high dielectric layer and an insulating layer having different thermal expansion characteristics are in contact with each other directly or via an electrode layer in a substrate, breakdown due to thermal stress caused by a thermal expansion difference is likely to occur. Therefore, in the multilayer wiring board of FIG. layer 4 and 5 and the insulating layer 2, the high dielectric layer 13 and the electrode in the semiconductor element housing package of FIG. layer An intermediate layer having an intermediate composition such as a mixture of the high dielectric layer and the insulating layer may be interposed between 14 and 15 and the insulating layer 11.
[0049]
As described above, according to the present invention, ZrO in the high dielectric layer can be obtained by including Zr in the insulating layer. 2 As described above, ZrO in the dielectric layer can be prevented. 2 Inside is ZrO 2 Stabilizers are included for stabilizing. Therefore, ZrO in the insulating layer 2 In order to prevent destabilization of ZrO in the high dielectric layer 2 It is desirable to contain a slight amount of a stabilizer similar to the stabilizer contained therein. Examples of the stabilizer compound include MgO, CaO, and Y 2 O 3 And rare earth element oxides.
[0050]
(Wiring layer) The wiring layer disposed in the insulating layer is formed by a normal metallization method, and is made of at least one metal selected from W, Mo, Re, Ni, Co, Cu and the like. Can be formed. This wiring layer is generally about 3 to 50 μm thick and is formed between the layers or the surface of the insulating layer. However, when a high output is required, the thickness may reach several mm.
[0051]
(Manufacturing Method) The multilayer wiring board and the semiconductor element storage package in the present invention are manufactured as follows, for example. First, as an insulating layer, 88 to 96% by weight of mullite powder and SiO 2 , MgO, CaO, Y 2 O 3 Sintering aids such as rare earth elements such as oxides of alkaline earth metals, etc. 2 O 3 , Cr 2 O 3 , MnO 2 TiO 2 Add 5% by weight or less of a colorant such as Mo or W, add a binder such as butyral or acrylic to this, and then add and mix a solvent such as toluene. A sheet-like molded body having a thickness of 0.1 to 1 mm is produced by a known molding method.
[0052]
On the other hand, as a high dielectric layer, mullite powder, a high dielectric constant imparting agent, Al 2 O 3 , SiO 2 Alkaline earth metal components such as CaO, MgO and Y 2 O 3 And a sintering aid component composed of a rare earth oxide such as 2 O 3 , Cr 2 O 3 , MnO 2 , TiO 2 5% by weight or less of Mo, W or the like is added and mixed, for example, a binder such as butyral or acrylic is added, and a solvent such as toluene is further added and mixed, and then a known method such as a doctor blade method or a calender roll method is used. A sheet-like molded body having a thickness of 20 to 60 μm is produced by a molding method.
[0053]
ZrO as a high dielectric constant imparting agent in the high dielectric layer 2 If powder is used, 5-15 mol% Y 2 O 3 ZrO containing cubic crystals stabilized by solid solution 2 It is desirable to use containing powder. The reason why the content of the stabilizer is 5 to 15 mol% is that if it is less than 5 mol%, a phase transformation from tetragonal to monoclinic crystals tends to occur, and cracks occur. If it is more than mol%, ZrO 2 This is because the dielectric constant of the dielectric layer itself decreases, and the effect of increasing the dielectric constant of the dielectric layer decreases.
[0054]
Stabilized or partially stabilized ZrO 2 Even if ZrO is not used as a raw material powder, 2 An oxide of a stabilizer element and a compound thereof necessary for stabilizing the powder may be added and stabilized at the firing stage.
[0055]
On the surface of this sheet-like molded body, a metallized paste containing a metal component such as W, Mo, or Mo-Mn for forming a wiring layer is printed on a wiring pattern by a screen printing method or the like. The metallized paste is filled in the through hole.
[0056]
Then, on the upper and lower surfaces of the high dielectric layer sheet-like molded body produced as described above, 70 to 100% by weight of W, Mo or Re as an electrode layer, Al if necessary 2 O 3 , SiO 2 , ZrO 2 Then, an electrode layer forming paste containing 0 to 30% by weight of an alkaline earth metal, a rare earth metal and a compound thereof is applied.
[0057]
Then, the high dielectric layer sheet-like molded body to which the electrode layer forming paste is applied is interposed between the insulating layer sheet-like molded bodies, or the surface of the insulating layer sheet-like molded body has a high dielectric The layered sheet-like molded bodies are laminated and pressure-bonded at a predetermined pressure.
[0058]
When forming a thin high dielectric layer, the electrode layer forming paste, the high dielectric layer forming slurry, and the electrode layer forming paste are sequentially applied to the surface of the insulating sheet-like molded body. Can also be produced. Also in this case, it is desirable that the sintering aid component added to the high dielectric layer is 2% by weight or more.
[0059]
The high-dielectric layer becomes a pair of electrodes by firing the laminated body produced as described above in a reducing atmosphere such as humidified nitrogen or hydrogen mixed gas at a temperature of 1700 ° C. or lower for 1 to 2 hours. A multilayer wiring board is formed in which capacitor portions sandwiched between layers are laminated. The firing temperature is set as a condition for simultaneously firing the insulating layer, the wiring layer, and the capacitor portion. When the temperature is lower than 1400 ° C., simultaneous firing with the wiring layer and electrode layer made of a refractory metal becomes difficult. When baking at 1400 degrees C or less, it is preferable to use metallization of Ni, Cu, or a mixture of these and a refractory metal powder as a wiring layer.
[0060]
The capacitor portion may be configured by alternately laminating high dielectric layers and electrode layers, and a high capacitance can be obtained by such a laminated structure.
[0061]
When manufacturing a semiconductor storage package, in addition to the above-described multilayer wiring substrate manufacturing method, an insulating layer is laminated and pressure-bonded to form a recess 18 for storing a semiconductor element in FIG. After that, a wiring board is manufactured by simultaneous firing, and then a separately manufactured lid is sealed by Au-Sn brazing, solder, low-melting glass, welding (seam weld) or the like so as to seal the concave portion of the wiring board. It can be obtained by being in close contact with the insulating substrate.
[0062]
Hereinafter, the present invention will be specifically described with reference to the following examples. Example 1 (insulating layer mullite-high dielectric layer mullite + W, Mo) As a raw material powder, SiO 2 7% by weight, CaO 0.5% by weight, MgO 0.5% by weight sintering aid component, 10 to 30% by weight of a high dielectric constant imparting agent composed of W or Mo, and the balance of mullite powder having an average particle size of 3 μm A mixed powder is prepared, and a binder made of acrylic resin is added thereto, and further, a mixture made of toluene, isopropyl alcohol (IPA), a plasticizer, etc. is added and mixed, and then sheeted by a doctor blade method to obtain a high dielectric layer A molded body was obtained.
[0063]
On the other hand, the insulating layer molded body was composed of 92% by weight of mullite powder having an average particle diameter of 3 μm and SiO 2 as a sintering aid. 2 7% by weight, 0.5% by weight of CaO and 0.5% by weight of MgO and a binder made of butyral were added, and toluene was further added and mixed, and then sheeted by the doctor blade method to produce an insulating layer molded body. Then, through holes were formed in the high dielectric layer molded body and the insulating layer molded body, and filled with a refractory metal paste of W.
[0064]
Thereafter, an electrode layer paste containing 98% by weight of W and 2% by weight of mullite was screen-printed on the upper and lower surfaces of the high dielectric layer molded body to form electrode layers.
[0065]
Then, the high dielectric layer molded body to which the electrode layer paste is applied is interposed between the insulating layer molded bodies, and then 2% at 1600 ° C. in a humidified nitrogen-hydrogen mixed gas (reducing atmosphere). The high dielectric layer molded body, the insulating layer molded body and the electrode layer were fired at the same time.
[0066]
The type and amount of the high dielectric constant imparting agent of the high dielectric layer molded body and the material of the electrode layer were changed, and the capacitance was measured for the substrate obtained as described above, and the result is shown in Table 1. Indicated. The dielectric constant of the high dielectric layer was also measured.
[0067]
In this experiment, the electrode shape was 25 mm × 25 mm × 6 μm, and the thickness of the high dielectric layer was 25-50 μm. The capacitance was measured using an LCR meter (YH P4284A) and measured at 25 ° C. under the conditions of 100 KHz and 1.0 Vrm.
[0068]
[Table 1]
Figure 0003740184
[0069]
From Table 1, it can be seen that the addition of W or Mo to the mullite gradually increases the dielectric constant. In addition, when the electrode material and the high dielectric constant imparting agent are the same, it can be seen that even if the thickness of the high dielectric layer is 25 μm, it has a high capacitance of 2.1 nF or more. It can also be seen that even when the electrode material is different from the high dielectric constant imparting agent, a high capacitance can be obtained when the thickness of the high dielectric layer is 30 μm or more.
[0070]
Incidentally, in this embodiment, the thermal expansion coefficient of the insulating layer is 4.8 × 10 6. -6 / ° C., high dielectric layer is 4.8 to 5.0 × 10 -6 A wiring board having a capacitor portion having a thermal expansion coefficient similar to that of silicon was obtained.
[0071]
Example 2 (insulating layer mullite-high dielectric layer mullite + Re) As a high dielectric layer molded body, SiO 2 A mixed powder consisting of 7% by weight, CaO 0.5% by weight, MgO 0.5% by weight sintering aid, 0 to 60% by weight of Re metal powder, and the remainder of mullite powder having a particle size of 3 μm was prepared. A binder made of butyral was added, and toluene was further added and mixed, and then sheeted by a doctor blade method to obtain a high dielectric layer molded body.
[0072]
Through holes were formed in the high dielectric layer molded body and the insulating layer molded body of Example 1, and filled with a refractory metal paste such as W or Mo.
[0073]
Thereafter, an electrode layer paste containing 1 to 10% by weight of metal Re and mullite was screen printed on the upper and lower surfaces of the high dielectric layer molded body to form an electrode layer having a thickness of about 8 μm.
[0074]
Then, after interposing the high dielectric layer molded body coated with the electrode layer paste between the insulating layer molded bodies, in a humidified nitrogen / hydrogen mixed gas (reducing atmosphere) at 1600 ° C. for 2 hours. Firing was performed to obtain a multilayer wiring board of the present invention.
[0075]
In the obtained multilayer wiring board, the high dielectric layer, the insulating layer, and the electrode layer were sufficiently dense, and no peeling between layers was observed.
[0076]
Note that the change in dielectric constant accompanying the change in the amount of Re in the high dielectric layer was measured. At this time, the electrode shape is 25 mm × 25 mm × 6 μm, the thickness of the high dielectric layer is 25 μm, and the measurement is performed using an LCR meter (Y, H, P4284A). The capacitance was measured, and the dielectric constant at 25 ° C. was calculated from this capacitance and shown in FIG.
[0077]
FIG. 9 shows that the dielectric constant increases as the amount of Re added in mullite increases. An experiment was conducted in which Re was added in an amount of more than 60% by weight. In this case, the insulation resistance was lowered, and the dielectric constant could not be measured.
[0078]
Example 3 (insulating layer mullite-high dielectric layer mullite + ZrO 2 ) As a high dielectric layer molding, CaO 0.5 wt%, MgO 0.5 wt% sintering aid and 8 mol% Y 2 O 3 Partially stabilized ZrO stabilized with 2 (8Y-ZrO 2 ) Prepare a mixed powder consisting of 15 to 90% by weight of powder and the remainder of mullite powder having a particle size of 3 μm, add a binder consisting of butyral to this, add and mix toluene, and then form a sheet by the doctor blade method, A high dielectric layer molded body was obtained.
[0079]
On the other hand, the insulating layer molded body was composed of 92% by weight of mullite powder having an average particle size of 3 μm and Y as a sintering aid. 2 O 3 7 wt%, CaO 0.5 wt%, MgO 0.5 wt% total 8 wt% and a binder made of butyral were added, and toluene was further added and mixed, and then sheeted by the doctor blade method to form an insulating layer molded body. Make it. Then, through holes were formed in the high dielectric layer molded body and the insulating layer molded body, and filled with a refractory metal paste of W.
[0080]
Thereafter, an electrode layer paste containing 1 to 10% by weight of metal W and mullite was screen-printed on the upper and lower surfaces of the high dielectric layer molded body to form an electrode layer having a thickness of about 8 μm.
[0081]
Then, the high dielectric layer molded body to which the electrode layer paste is applied is interposed between the insulating layer molded bodies. Then, it was normally fired at 1500 ° C. for 2 hours in a humidified nitrogen / hydrogen mixed gas (reducing atmosphere) to obtain a multilayer wiring board of the present invention. In the obtained multilayer wiring board, the high dielectric layer, the insulating layer, and the electrode layer were sufficiently dense, and no peeling between layers was observed.
[0082]
In addition, 8Y-ZrO in the high dielectric layer 2 The change in dielectric constant was measured when the amount was varied from 5 to 15 mol%. At this time, the electrode shape was set to 25 mm × 25 mm × 6 μm, the thickness of the high dielectric layer was set to 25 μm, the measurement was performed using an LCR meter (Y, H, P4284A), and the static shape at 25 ° C. under the conditions of 1 KHz and 1.0 Vrm. The capacitance was measured, and the dielectric constant at 25 ° C. was calculated from this capacitance and is shown in FIG.
[0083]
From FIG. 10, 8Y-ZrO in mullite. 2 It can be seen that the dielectric constant increases as the amount of addition increases. ZrO 2 Y for the total amount 2 O 3 It can be seen that the smaller the amount of solid solution, the higher the dielectric constant.
[0084]
Example 4 Furthermore, in Example 3 above, ZrO was used as the high dielectric layer. 2 8 mol% Y based on the total amount 2 O 3 Stabilized ZrO stabilized with 2 The mixture of 49.5% by weight, 49.5% by weight of mullite and 1% by weight of auxiliary agent, further added with W, Mo and Re, is sintered, and the relative dielectric constant of this material Was measured and is shown in FIG. As is apparent from the graph of FIG. 11, the relative permittivity of the material added with W, Mo, and Re is further improved as compared with the case where W, Mo, and Re are not added. It can be seen that the relative dielectric constant is improved as the amount is increased. Furthermore, the present inventors added Mo in an amount of more than 30% by weight, experiment added W in an amount of more than 50% by weight, and added Re in an amount of more than 60% by weight. An experiment was conducted, but when the amount added was exceeded, the insulation resistance suddenly decreased and the relative dielectric constant could not be measured.
[0085]
In addition, the inventor conducted an experiment in which two kinds of Mo and W were added at a ratio of 1: 1 in Example 4, and the result is shown in FIG. It can be seen from FIG. 11 that the relative dielectric constant is improved even when Mo and W are added. Even if W, Mo, and Re are added in the form of an oxide, the same effect can be obtained.
[0086]
【The invention's effect】
As described above in detail, in the multilayer wiring board and the package for housing a semiconductor element of the present invention, the insulating layer is formed with mullite as a main component, and the high dielectric layer is formed with mullite as a main component, and W, Mo, Re, ZrO. 2 Therefore, the thermal expansion coefficient of the semiconductor element made of silicon is closer to that of alumina than alumina, and the semiconductor element can be prevented from falling off the package. In addition, W, Mo, Re, ZrO 2 By adding, a dielectric layer having a high capacitance can be formed. Therefore, a large semiconductor element can be mounted while having a high dielectric layer inside.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view showing an embodiment of a multilayer wiring board according to the present invention.
FIG. 2 is a longitudinal sectional view showing an embodiment of a package for housing a semiconductor element of the present invention.
FIG. 3 is a longitudinal sectional view showing another embodiment of the multilayer wiring board of the present invention.
FIG. 4 is a longitudinal sectional view showing another example of a package for housing a semiconductor element of the present invention.
FIG. 5 is a longitudinal sectional view showing still another embodiment of the package for housing a semiconductor element of the present invention.
FIG. 6 is a longitudinal sectional view showing still another embodiment of the package for housing a semiconductor element of the present invention.
FIG. 7 is a longitudinal sectional view showing still another embodiment of the package for housing a semiconductor element of the present invention.
FIG. 8 is a longitudinal sectional view showing still another embodiment of the package for housing a semiconductor element of the present invention.
FIG. 9 is a graph showing the relationship between the amount of Re in the high dielectric layer and the dielectric constant in the present invention.
FIG. 10 shows ZrO in a high dielectric layer according to the present invention. 2 Quantity and Y 2 O 3 It is the figure which showed the relationship between the stabilizer quantity and a dielectric constant.
FIG. 11 is a diagram showing the relationship between the Mo amount, W amount, Re amount, and Mo—W amount in the high dielectric layer in the present invention.
[Explanation of symbols]
1 Multilayer wiring board
2,11 Insulating layer
3, 13 High dielectric layer
4, 5, 14, 15 Electrode layer
6, 16 Capacitor section
7, 12 Wiring layer
8, 9, 20, 22 Through hole
10 Semiconductor device storage package
18 Concave part (storage part)
19 Lid
21 External terminal
23 Heat sink

Claims (6)

ムライトを主成分とするセラミックスからなる絶縁層の表面あるいは絶縁層間にメタライズ配線層が配設されたセラミック絶縁基板の内部または表面に、ムライトと、Ｗ、Ｍｏ、Ｒｅ及びＺｒＯ２から選ばれる少なくとも１種の高誘電率付与剤を含有する高誘電体層を一対の電極層により挟持してなるコンデンサ部を積層配設したことを特徴とする多層配線基板。At least one selected from mullite, W, Mo, Re, and ZrO 2 on the surface of the insulating layer made of ceramics mainly composed of mullite or the inside or surface of the ceramic insulating substrate in which the metallized wiring layer is disposed between the insulating layers. A multilayer wiring board comprising a capacitor portion formed by laminating a high dielectric layer containing a high dielectric constant imparting agent between a pair of electrode layers . 前記高誘電率付与剤がＷ、Ｍｏの少なくとも１種からなり、かつ前記電極層が前記高誘電率付与剤と同一材料を主成分とする請求項１記載の多層配線基板。The multilayer wiring board according to claim 1, wherein the high dielectric constant imparting agent is made of at least one of W and Mo, and the electrode layer is mainly composed of the same material as the high dielectric constant imparting agent . 前記高誘電率付与剤がＷ、前記電極層がＭｏを主成分とするか、或いは、前記高誘電率付与剤がＭｏ、前記電極層がＷを主成分とするものであり、且つ前記高誘電体層の厚みが３０μｍ以上である請求項１記載の多層配線基板。The high dielectric constant imparting agent W, or the electrode layer is composed mainly of Mo, or the high dielectric constant imparting agents are those Mo, the electrode layer is composed mainly of W, and the high dielectric The multilayer wiring board according to claim 1, wherein the thickness of the body layer is 30 μm or more. ムライトを主成分とするセラミックスからなる絶縁層の表面あるいは絶縁層間にメタライズ配線層が配設され、且つ半導体素子を収納する収納部を有するセラミック絶縁基板の内部または表面に、ムライトと、Ｗ、Ｍｏ、Ｒｅ及びＺｒＯ２から選ばれる少なくとも１種を含有する高誘電体層を一対の電極層により挟持してなるコンデンサ部を積層配設したことを特徴とする半導体素子収納用パッケージ。A metallized wiring layer is disposed between the surface of the insulating layer made of ceramics mainly composed of mullite or between the insulating layers, and mullite, W, Mo are formed inside or on the surface of the ceramic insulating substrate having a storage portion for storing semiconductor elements. A package for housing a semiconductor element, comprising a capacitor portion formed by sandwiching a high dielectric layer containing at least one selected from Re, ZrO 2 between a pair of electrode layers . 前記高誘電率付与剤がＷ、Ｍｏの少なくとも１種からなり、かつ前記電極層が前記高誘電率付与剤と同一材料を主成分とする請求項４記載の半導体素子収納用パッケージ。5. The package for housing a semiconductor element according to claim 4, wherein the high dielectric constant imparting agent is made of at least one of W and Mo, and the electrode layer is mainly composed of the same material as the high dielectric constant imparting agent . 前記高誘電率付与剤がＷ、前記電極層がＭｏを主成分とするか、或いは、前記高誘電率付与剤がＭｏ、前記電極層がＷを主成分とするものであり、且つ前記高誘電体層の厚みが３０μｍ以上である請求項４記載の半導体素子収納用パッケージ。The high dielectric constant imparting agent W, or the electrode layer is composed mainly of Mo, or the high dielectric constant imparting agents are those Mo, the electrode layer is composed mainly of W, and the high dielectric The package for housing a semiconductor element according to claim 4, wherein the thickness of the body layer is 30 μm or more.
JP10270295A 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element Expired - Fee Related JP3740184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10270295A JP3740184B2 (en) 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-116992 1994-05-30
JP11699294 1994-05-30
JP10270295A JP3740184B2 (en) 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element

Publications (2)

Publication Number Publication Date
JPH0851283A JPH0851283A (en) 1996-02-20
JP3740184B2 true JP3740184B2 (en) 2006-02-01

Family

ID=26443378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10270295A Expired - Fee Related JP3740184B2 (en) 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element

Country Status (1)

Country Link
JP (1) JP3740184B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10035584A1 (en) * 2000-07-21 2002-01-31 Philips Corp Intellectual Pty mobile device
JP5511613B2 (en) * 2010-09-29 2014-06-04 京セラ株式会社 Ceramic circuit board for probe card and probe card using the same
US11121076B2 (en) * 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
KR102521539B1 (en) * 2021-09-30 2023-04-27 주식회사 화인세라텍 Multi-layered ceramic substrate

Also Published As

Publication number Publication date
JPH0851283A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
US5521332A (en) High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device
US4308570A (en) High Q monolithic capacitor with glass-magnesium titanate body
US4633366A (en) Laminar electrical component with magnesium orthoborate
KR100922079B1 (en) Multilayer ceramic substrate
CN115621043A (en) Ceramic electronic component
JP3740184B2 (en) Multi-layer wiring board and package for housing semiconductor element
JP3340003B2 (en) Multilayer wiring board and package for housing semiconductor element
JP2763478B2 (en) Capacitor material, multilayer alumina wiring board, and package for housing semiconductor element
JP4748904B2 (en) Glass ceramic sintered body and wiring board using the same
JP3199596B2 (en) Multilayer wiring board and package for housing semiconductor element
JP2735776B2 (en) Multilayer alumina wiring board and package for housing semiconductor element
JPH0832242A (en) Multilayer wiring board incorporating capacitor
JPH11340090A (en) Manufacture of grain boundary insulated multilayer ceramic capacitor
JP3215009B2 (en) Multilayer wiring board and package for housing semiconductor element
JP2945529B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP3273112B2 (en) Multilayer wiring board and package for semiconductor device storage
JP3805173B2 (en) Glass ceramic sintered body and multilayer wiring board using the same
JP3739582B2 (en) Package for storing semiconductor elements
JP3339984B2 (en) Capacitor material, multilayer alumina wiring board, and package for housing semiconductor element
JP2735746B2 (en) Dielectric ceramic composition, multilayer alumina-based wiring board, and package for housing semiconductor element
JPH0685108A (en) Semiconductor device
JPH08181454A (en) Capacitor material, multilayer aluminum nitride circuit board and package for containing semiconductor element
JP4623851B2 (en) Multilayer wiring board
JP2724075B2 (en) Method for depositing metal layer on aluminum nitride sintered body
JPH05299847A (en) Multilayered wiring board and dielectric material

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees