JP3738019B2 - Switching power supply controller and switching power supply - Google Patents

Switching power supply controller and switching power supply Download PDF

Info

Publication number
JP3738019B2
JP3738019B2 JP2003313099A JP2003313099A JP3738019B2 JP 3738019 B2 JP3738019 B2 JP 3738019B2 JP 2003313099 A JP2003313099 A JP 2003313099A JP 2003313099 A JP2003313099 A JP 2003313099A JP 3738019 B2 JP3738019 B2 JP 3738019B2
Authority
JP
Japan
Prior art keywords
power supply
switching power
output voltage
pass filter
drive signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003313099A
Other languages
Japanese (ja)
Other versions
JP2005086845A (en
Inventor
研 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003313099A priority Critical patent/JP3738019B2/en
Publication of JP2005086845A publication Critical patent/JP2005086845A/en
Application granted granted Critical
Publication of JP3738019B2 publication Critical patent/JP3738019B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、Bang−Bang制御を用いたスイッチング電源装置用制御装置及びスイッチング電源装置に関する。   The present invention relates to a switching power supply control device and switching power supply device using Bang-Bang control.

スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているCPU[Central Processing Unit]、MPU[Micro Processing Unit]、DSP[Digital Signal Processor]等の負荷の電源として幅広く利用されている。これら負荷では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、負荷における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。   The switching power supply device has features such as small size, light weight and high efficiency, and loads such as CPU [Central Processing Unit], MPU [Micro Processing Unit], DSP [Digital Signal Processor], etc. incorporated in various devices. Widely used as a power source. With these loads, lower voltage and higher speed processing are progressing, and current consumption is increasing. Therefore, in the switching power supply device, the load current suddenly increases or decreases depending on the processing load in the load. In addition, the switching power supply device has a feature that it can easily cope with a wide input voltage range, and is also used as a power supply that can be supported in several countries around the world and a power supply with a wide input voltage specification setting. In a switching power supply device, it is necessary to ensure a stable output voltage against such changes in load current and input voltage. Furthermore, even when the output voltage has a transient response to a sudden change in load current or input voltage, the switching power supply is required to quickly recover to a stable state.

そのために、スイッチング電源装置は、デジタル制御方式のコントローラIC[Integrated Circuit]等の制御装置を備えており、この制御装置によりFET[Field Effect Transistor]等のスイッチング素子を高速にオン/オフする(非特許文献1参照)。一般に、スイッチング電源装置ではフィードバックによるPWM[Pulse Width Modulation]制御が用いられており、制御装置ではスイッチング素子をオン/オフするためのPWM信号を生成している。スイッチング電源装置におけるPWM制御の一般的な手法としては、オペアンプによる差動増幅器でスイッチング電源装置の出力電圧と目標電圧とを差動増幅し、コンパレータでその差動増幅した信号とランプ信号とを比較することによってPWM信号におけるパルス幅を設定する。   For this purpose, the switching power supply device is provided with a control device such as a digital control type controller IC [Integrated Circuit], and this control device turns on and off switching elements such as FET [Field Effect Transistor] at high speed (non- Patent Document 1). Generally, PWM [Pulse Width Modulation] control by feedback is used in the switching power supply device, and the control device generates a PWM signal for turning on / off the switching element. As a general method of PWM control in a switching power supply device, the output voltage of the switching power supply device and a target voltage are differentially amplified by a differential amplifier using an operational amplifier, and the differentially amplified signal and the ramp signal are compared by a comparator. By doing so, the pulse width in the PWM signal is set.

近年、CPU等の負荷の更なる低電圧化やクロックの高速化が進み、スイッチング電源装置では負荷電流や出力電圧の変動に対する応答の更なる高速化が求められている。しかし、PWM制御の場合、コンパレータの前段に差動増幅器を用いているので、高速化に限界がある。そこで、更なる高速化を実現するために、スイッチング電源装置においてBang−Bang制御を用いることが検討されている。スイッチング電源装置におけるBang−Bang制御の一般的な手法としては、コンパレータでスイッチング電源装置の出力電圧と目標電圧とを比較し、この2つの電圧の大小関係に応じて駆動信号におけるオン信号とオフ信号を設定する。
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社、p.48〜79
In recent years, further lowering of the voltage of a load such as a CPU and speeding up of a clock have progressed, and switching power supply devices are required to further speed up the response to fluctuations in load current and output voltage. However, in the case of PWM control, since a differential amplifier is used before the comparator, there is a limit to speeding up. Therefore, in order to realize further higher speed, it has been studied to use Bang-Bang control in the switching power supply device. As a general method of Bang-Bang control in a switching power supply device, an comparator compares an output voltage of the switching power supply device with a target voltage, and an on signal and an off signal in a drive signal according to the magnitude relationship between the two voltages. Set.
Harada Kosuke, Ninomiya Tadashi and Keibun Kenji, “Basics of Switching Converters”, Corona, p. 48-79

しかし、Bang−Bang制御では、スイッチング電源装置で検出された出力電圧をコンパレータで直接比較するので、その出力電圧にノイズが乗っていると、駆動信号のオン信号/オフ信号がノイズに応じて激しく変動する。そのため、Bang−Bang制御を行う場合、コンパレータで比較する前に、検出した出力電圧をローパスフィルタに通し、ノイズを除去する必要がある。ローパスフィルタを用いた場合、ローパスフィルタを通過させた後の出力電圧は、実際に検出した出力電圧に対して位相が遅れる。そのため、駆動信号は位相遅れを含む出力電圧に基づいてオン信号/オフ信号が設定されるので、駆動信号のオン信号とオフ信号との切り換りがスイッチング電源装置における実際の出力電圧の変動に対して遅れを生じる。その結果、この駆動信号によって制御されるスイッチング電源装置では、負荷電流が一定の場合でも、出力電圧の変動(リップル)が大きくなる。それに応じて出力電圧の周期が長くなり(ひいては、駆動信号の周期も長くなり)、スイッチング電源装置における応答性が悪化する。   However, in the Bang-Bang control, since the output voltage detected by the switching power supply device is directly compared by the comparator, if noise is added to the output voltage, the on / off signal of the drive signal becomes intense according to the noise. fluctuate. Therefore, when performing the Bang-Bang control, it is necessary to remove the noise by passing the detected output voltage through a low-pass filter before the comparison by the comparator. When the low-pass filter is used, the phase of the output voltage after passing through the low-pass filter is delayed with respect to the actually detected output voltage. For this reason, the ON / OFF signal is set based on the output voltage including the phase delay for the drive signal, so that switching between the ON signal and the OFF signal of the drive signal causes the actual output voltage fluctuation in the switching power supply device. A delay occurs. As a result, in the switching power supply controlled by this drive signal, even when the load current is constant, the fluctuation (ripple) of the output voltage becomes large. Accordingly, the cycle of the output voltage becomes longer (and consequently the cycle of the drive signal becomes longer), and the responsiveness in the switching power supply device deteriorates.

そこで、本発明は、Bang−Bang制御を用いたスイッチング電源装置において、位相遅れに起因する出力電圧の変動を防止するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。   Therefore, an object of the present invention is to provide a switching power supply control device and a switching power supply device that prevent fluctuations in output voltage caused by phase delay in a switching power supply device that uses Bang-Bang control.

本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を駆動する駆動信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置で検出された出力電圧の高周波成分を遮断するローパスフィルタと、ローパスフィルタで高周波成分が遮断された出力電圧と演算手段で演算した信号を加算する加算手段と、加算手段で加算した出力電圧とスイッチング電源装置における目標電圧とに基づいて駆動信号を生成する駆動信号生成手段とを含み、演算手段は、駆動信号生成手段で生成した駆動信号を演算することを特徴とする。 The control device for a switching power supply according to the present invention calculates a drive signal for driving a switching element of the switching power supply, cuts off a low frequency component and performs integration, and an output voltage detected by the switching power supply A low-pass filter that cuts off the high-frequency component of the signal, an adding means that adds the output voltage from which the high-frequency component is cut off by the low-pass filter, and a signal calculated by the calculating means, an output voltage added by the adding means, and a target voltage in the switching power supply look containing a drive signal generating means for generating a drive signal based on the arithmetic means, characterized by calculating a driving signal generated by the drive signal generating means.

このスイッチング電源装置用制御装置では、演算手段により駆動信号に対応した信号に対して低周波成分を遮断するとともに積分を施し、補正手段によりスイッチング電源装置で検出された出力電圧を演算手段で演算した信号により補正する。さらに、この制御装置では、フィードバックによるBang−Bang制御によって出力電圧を目標電圧に制御するために、駆動信号生成手段により補正手段で補正した出力電圧とスイッチング電源装置の目標電圧とに基づいて駆動信号を生成する。そして、制御装置では、この駆動信号によってスイッチング素子を駆動制御する。このように、制御装置では、制御装置の出力である駆動信号をフィードバックさせ、その駆動信号に対応した信号に対して位相進み(積分)と直流利得確保(低周波成分遮断)となる演算を施し、その演算値を利用して出力電圧を補正し、その補正した出力電圧に基づいて駆動信号を生成している。制御装置では、スイッチング電源装置で検出された出力電圧がローパスフィルタを通されるなどして位相遅れとなるが、上記補正によってその出力電圧の位相遅れを補償している。この位相補償によって制御装置では実際の出力電圧の変動に対して遅れがないかあるいは殆ど遅れがない補正出力電圧に基づいて駆動信号を生成することができるので、生成された駆動信号は実際の出力電圧の変動に対して遅れなくオン信号とオフ信号とが切り換る信号となる。その結果、スイッチング電源装置では、位相遅れがない駆動信号によってスイッチング素子がスイッチングするので、位相遅れが起因となって出力電圧の変動(リップル)が大きくなることはなく、Bang−Bang制御による高速応答が可能となる。   In this switching power supply controller, the calculation means cuts off the low frequency component of the signal corresponding to the drive signal and performs integration, and the correction means calculates the output voltage detected by the switching power supply by the calculation means. Correct by signal. Further, in this control device, in order to control the output voltage to the target voltage by Bang-Bang control by feedback, the drive signal is generated based on the output voltage corrected by the correction means by the drive signal generation means and the target voltage of the switching power supply device. Is generated. In the control device, the switching element is driven and controlled by this drive signal. In this way, the control device feeds back the drive signal that is the output of the control device, and performs an operation for phase advance (integration) and DC gain securing (low frequency component cutoff) on the signal corresponding to the drive signal. The output value is corrected using the calculated value, and the drive signal is generated based on the corrected output voltage. In the control device, the output voltage detected by the switching power supply device becomes a phase lag due to passing through a low-pass filter or the like, but the phase lag of the output voltage is compensated by the above correction. With this phase compensation, the control device can generate a drive signal based on a corrected output voltage with little or no delay with respect to actual output voltage fluctuations. The signal is a signal that switches between the on signal and the off signal without delay with respect to the voltage fluctuation. As a result, in the switching power supply device, since the switching element is switched by a drive signal having no phase delay, the fluctuation (ripple) of the output voltage does not increase due to the phase delay, and the high-speed response by the Bang-Bang control. Is possible.

なお、駆動信号に対応した信号は、駆動信号のオン信号/オフ信号を表す様々な信号であり、例えば、駆動信号生成手段で生成した駆動信号自体、駆動信号によって駆動されたスイッチング素子のスイッチング動作によって変化する電圧(スイッチング電源装置の平滑回路に入力される電圧)である。   The signal corresponding to the drive signal is a variety of signals representing the ON / OFF signal of the drive signal. For example, the drive signal itself generated by the drive signal generation means, and the switching operation of the switching element driven by the drive signal (A voltage input to the smoothing circuit of the switching power supply device).

本発明の上記スイッチング電源装置用制御装置では、演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路としてもよい。   In the switching power supply device control device of the present invention, the calculation means may be a calculation circuit that combines a high-pass filter function and an integration function.

このスイッチング電源装置用制御装置では、ハイパスフィルタ機能と積分機能とを融合させた演算回路により駆動信号に対応した信号に対して低周波成分を遮断するとともに積分を施し、駆動信号に対応した信号に対して位相進みと直流利得確保となる演算を施す。   In this switching power supply control device, a low-frequency component is cut off from the signal corresponding to the drive signal by the arithmetic circuit that combines the high-pass filter function and the integration function, and integration is performed to obtain a signal corresponding to the drive signal. On the other hand, an operation for ensuring the phase advance and ensuring the DC gain is performed.

本発明の上記スイッチング電源装置用制御装置では、演算手段は、駆動信号に含まれる低周波成分を遮断するハイパスフィルタと、ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含む構成としてもよい。 In the control device for a switching power supply device according to the present invention, the calculation means includes a high-pass filter that cuts off a low-frequency component included in the drive signal , and an integration means that integrates a signal whose low-frequency component is cut off by the high-pass filter. It is good also as a structure.

このスイッチング電源装置用制御装置では、ハイパスフィルタによって駆動信号に対応した信号に含まれる低周波成分を遮断し、積分手段によりその低周波成分を遮断した信号を積分し、駆動信号に対応した信号に対して位相進みと直流利得確保となる演算を施す。   In this switching power supply controller, the low-frequency component included in the signal corresponding to the drive signal is cut off by the high-pass filter, the signal that cut off the low-frequency component is integrated by the integrating means, and the signal corresponding to the drive signal is integrated. On the other hand, an operation for ensuring the phase advance and ensuring the DC gain is performed.

本発明の上記スイッチング電源装置用制御装置では、演算回路におけるハイパスフィルタ機能又はハイパスフィルタは、二次のハイパスフィルタであると好適である。   In the switching power supply controller of the present invention, it is preferable that the high-pass filter function or the high-pass filter in the arithmetic circuit is a secondary high-pass filter.

このスイッチング電源装置用制御装置では、演算手段におけるハイパスフィルタを二次のハイパスフィルタとすることによって、駆動信号の低周波成分を確実に遮断することができる。   In this switching power supply controller, the low-frequency component of the drive signal can be reliably cut off by using a secondary high-pass filter as the high-pass filter in the computing means.

本発明の上記スイッチング電源装置用制御装置では、スイッチング電源装置で検出された出力電圧の高周波成分を遮断するローパスフィルタを含み、補正手段は、ローパスフィルタで高周波成分が遮断された出力電圧を補正する構成にすると好適である。   The control device for a switching power supply according to the present invention includes a low pass filter that cuts off a high frequency component of the output voltage detected by the switching power supply, and the correction means corrects the output voltage from which the high frequency component is cut off by the low pass filter. A configuration is preferable.

このスイッチング電源装置用制御装置では、ローパスフィルタによりスイッチング電源装置で検出された出力電圧の高周波低分を遮断し、補正手段によりこのローパスフィルタを通した出力電圧を補正する。そのため、この制御装置では、出力電圧に入った不要なノイズによって除去するので、ノイズによる影響を排除した駆動信号を生成することができる。また、制御装置では、ローパルフィルタを通すことによって出力電圧に位相遅れが生じるが、演算手段及び補正手段による位相補償によってその位相遅れを解消することができる。   In this switching power supply control device, the low-frequency filter blocks the high-frequency component of the output voltage detected by the switching power supply, and the correction means corrects the output voltage that has passed through the low-pass filter. Therefore, in this control apparatus, since it removes by the unnecessary noise which entered into the output voltage, the drive signal which eliminated the influence by noise can be generated. Further, in the control device, a phase lag occurs in the output voltage by passing through the low-pass filter, but the phase lag can be eliminated by phase compensation by the calculation means and the correction means.

本発明の上記スイッチング電源装置用制御装置では、上記演算手段がスイッチング電源装置に構成されるLC回路の共振周波数を中心とした周波数領域の利得が高いと好適である。   In the switching power supply controller according to the present invention, it is preferable that the calculation means has a high gain in a frequency region centered on a resonance frequency of an LC circuit configured in the switching power supply.

このスイッチング電源装置用制御装置は、利得特性がスイッチング電源装置にLC回路の共振周波数を中心とした周波数領域の利得が高くなるように構成される。つまり、この制御装置では、駆動信号に対応した信号に対して演算を施し、その演算値によって出力電圧を補正することによって、LC回路の共振周波数を中心とした周波数領域の成分を他の周波数領域に比べて多く透過することができる。   This control device for a switching power supply device is configured such that the gain characteristic of the switching power supply device is such that the gain in the frequency region centered on the resonance frequency of the LC circuit is high. That is, in this control device, the signal corresponding to the drive signal is calculated, and the output voltage is corrected by the calculated value, so that the frequency domain component centered on the resonance frequency of the LC circuit is changed to another frequency domain. More light can pass through.

本発明に係るスイッチング電源装置は、スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、制御装置で生成した駆動信号に基づいてオン/オフするスイッチング素子とを含み、制御装置は、上記のいずれかの制御装置であることを特徴とする。   The switching power supply device according to the present invention includes a control device that generates a drive signal for switching control of the switching element, and a switching element that is turned on / off based on the drive signal generated by the control device. It is any one of the control devices described above.

このスイッチング電源装置では、制御装置を上記制御装置の構成とし、位相補償された出力電圧に基づいて生成された駆動信号によりスイッチング素子をオン/オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン/オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、位相遅れがない駆動信号によってスイッチング素子がスイッチングするので、位相遅れが起因となって出力電圧の変動(リップル)が大きくなることはなく、Bang−Bang制御による高速応答が可能となる。   In this switching power supply device, the control device is configured as the control device, and the switching element is turned on / off by a drive signal generated based on the phase-compensated output voltage. In this switching power supply device, the input voltage is converted into the output voltage by turning on / off the switching element so as to be the target voltage. By being controlled by the control device, in this switching power supply device, the switching element is switched by a drive signal having no phase lag, so that the fluctuation (ripple) of the output voltage does not increase due to the phase lag. Fast response by Bang-Bang control becomes possible.

本発明によれば、Bang−Bang制御を用いたスイッチング電源装置において、駆動信号を生成するために用いる出力電圧の位相を補償することによって、位相遅れに起因する出力電圧の変動を防止することができる。   According to the present invention, in a switching power supply device using Bang-Bang control, it is possible to prevent fluctuations in the output voltage due to phase delay by compensating the phase of the output voltage used for generating the drive signal. it can.

以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。   Embodiments of a switching power supply controller and a switching power supply according to the present invention will be described below with reference to the drawings.

本実施の形態では、本発明に係るスイッチング電源装置を降圧型のDC/DCコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をDC/DCコンバータのスイッチング素子を制御するための駆動信号を生成するコントローラICに適用する。本実施の形態に係るコントローラICは、高速で処理を行うデジタル制御式であり、Bang−Bang制御によりDC/DCコンバータをフィードバック制御する。   In the present embodiment, the switching power supply device according to the present invention is applied to a step-down DC / DC converter, and the switching power supply control device according to the present invention is used to control a switching element of the DC / DC converter. This is applied to the controller IC that generates The controller IC according to the present embodiment is a digital control type that performs processing at high speed, and performs feedback control of the DC / DC converter by Bang-Bang control.

図1を参照して、DC/DCコンバータ1の構成について説明する。図1は、DC/DCコンバータの構成図である。   The configuration of the DC / DC converter 1 will be described with reference to FIG. FIG. 1 is a configuration diagram of a DC / DC converter.

DC/DCコンバータ1は、直流の入力電圧Vを直流の出力電圧V(<V)に変換する電源回路であり、様々な用途で使用でき、例えば、VRM[Voltage Regulator Module]で使用される。また、DC/DCコンバータ1は、応答を高速化するために、Bang−Bang制御によりスイッチング素子をオン/オフするスイッチングレギュレータである。入力電圧Vは、可変であり、入力電圧範囲(例えば、5〜12V)が設定されている。出力電圧Vは、負荷Lに応じて一定の目標電圧(例えば、1V)が設定されている。負荷Lは、例えば、コンピュータやルータ等の通信機器などのCPU、MPU、DSPが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。 The DC / DC converter 1 is a power supply circuit that converts a DC input voltage V I into a DC output voltage V O (<V I ) and can be used in various applications, for example, in a VRM [Voltage Regulator Module]. Is done. The DC / DC converter 1 is a switching regulator that turns on / off a switching element by Bang-Bang control in order to increase the response speed. Input voltage V I is variable, input voltage range (e.g., 5~12V) is set. The output voltage V O is set to a constant target voltage (for example, 1 V) according to the load L. The load L corresponds to, for example, a CPU, an MPU, or a DSP such as a communication device such as a computer or a router, and the load current greatly varies depending on the processing load.

DC/DCコンバータ1は、主な構成として、スイッチング素子としての2個のMOSFET2,3、インダクタ4、コンデンサ5及びコントローラIC6を備えている。MOSFET2は、コントローラIC6からの駆動信号DSがハイ信号ときにオンする。MOSFET3は、駆動信号DSがロー信号のときにオンする。インダクタ4及びコンデンサ5は、平滑回路を構成する。MOSFET2,3のスイッチング動作によって振幅が電源Sによる入力電圧Vに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラIC6は、電圧センサ(図示せず)で検出された出力電圧Vが目標電圧となるように、この出力電圧Vに基づいてBang−Bang制御により駆動信号DSを生成し、MOSFET2,3のオン/オフを制御する。 The DC / DC converter 1 includes two MOSFETs 2 and 3 as switching elements, an inductor 4, a capacitor 5, and a controller IC 6 as main components. The MOSFET 2 is turned on when the drive signal DS from the controller IC 6 is a high signal. The MOSFET 3 is turned on when the drive signal DS is a low signal. The inductor 4 and the capacitor 5 constitute a smoothing circuit. Pulse voltage equal to the input voltage V I amplitude by power S by the switching operation of MOSFET2,3 is outputted to the smoothing circuit averages the pulse voltage in the smoothing circuit. The controller IC 6 generates the drive signal DS by the Bang-Bang control based on the output voltage V O so that the output voltage V O detected by the voltage sensor (not shown) becomes the target voltage, and the MOSFETs 2, 3 Control on / off of.

図1〜図9を参照して、コントローラIC6について詳細に説明する。図2は、図1の演算回路をデジタル回路で構成した場合の一例を示す回路図である。図3は、図1の演算回路をアナログ回路で構成した場合の一例を示す回路図である。図4は、帰還ループで帰還する制御回路の一例を示す図である。図5は、図4の制御回路における伝達関数のゲイン特性を示す図である。図6は、図4の制御回路における伝達関数の位相特性を示す図である。図7は、図1のコントローラICにおける伝達関数のゲイン特性を示す図である。図8は、図1のコントローラICにおける伝達関数の位相特性を示す図である。図9は、コントローラICにおけるタイミングチャートであり、(a)がコントローラICに入力される出力電圧Vであり、(b)がローパスフィルタを通過した後の高周波遮断出力電圧VLPFであり、(c)が演算回路から出力される位相補償信号Vであり、(d)がコンパレータに入力される補正出力電圧Vと目標電圧Vであり、(e)がコントローラICが出力する駆動信号DSである。 The controller IC 6 will be described in detail with reference to FIGS. FIG. 2 is a circuit diagram showing an example when the arithmetic circuit of FIG. 1 is configured by a digital circuit. FIG. 3 is a circuit diagram showing an example when the arithmetic circuit of FIG. 1 is configured by an analog circuit. FIG. 4 is a diagram illustrating an example of a control circuit that performs feedback in a feedback loop. FIG. 5 is a diagram illustrating the gain characteristic of the transfer function in the control circuit of FIG. FIG. 6 is a diagram illustrating a phase characteristic of a transfer function in the control circuit of FIG. FIG. 7 is a diagram showing the gain characteristic of the transfer function in the controller IC of FIG. FIG. 8 is a diagram showing the phase characteristics of the transfer function in the controller IC of FIG. Figure 9 is a timing chart of the controller IC, (a) is an output voltage V O is input to the controller IC, a high-frequency cutoff output voltage V LPF after (b) is passed through the low-pass filter, ( c) is a phase compensation signal V S output from the arithmetic circuit, (d) is a corrected output voltage V C and the target voltage V R to be inputted to the comparator, (e) the drive signal output from the controller IC DS.

コントローラIC6は、マスタクロック(例えば、10MHz〜100MHz)に基づいて動作するデジタル回路である。コントローラIC6では、Bang−Bang制御によるフィードバック制御により、A/D変換されたデジタルの出力電圧Vと目標電圧Vとに基づいて駆動信号DSを生成する。特に、コントローラIC6では、出力電圧Vに含まれるノイズを除去するために、出力電圧Vの高周波成分を遮断する。さらに、コントローラIC6では、位相補償と直流利得確保を実現するために、生成した駆動信号DSをマイナループによってフィードバックし、駆動信号DSに所定の演算を施した位相補償信号Vにより高周波成分遮断後の出力電圧VLPFを補正する。そのために、コントローラIC6は、ローパスフィルタ10、演算回路11、加算器12、コンパレータ13、電源14を備えている。 The controller IC 6 is a digital circuit that operates based on a master clock (for example, 10 MHz to 100 MHz). The controller IC 6, the feedback control by Bang-Bang control, generates a driving signal DS based on the output voltage V O of the A / D converted digital and the target voltage V R. In particular, the controller IC 6, in order to remove noise included in the output voltage V O, to cut off a high frequency component of the output voltage V O. Further, the controller IC 6 feeds back the generated drive signal DS by a minor loop to realize phase compensation and DC gain securing, and after the high frequency component is cut off by the phase compensation signal V S obtained by performing a predetermined calculation on the drive signal DS. The output voltage V LPF is corrected. For this purpose, the controller IC 6 includes a low-pass filter 10, an arithmetic circuit 11, an adder 12, a comparator 13, and a power supply 14.

本実施の形態では、ローパスフィルタ10が特許請求の範囲に記載するローパスフィルタに相当し、演算回路11が特許請求の範囲に記載する演算手段(演算回路)に相当し、加算器12が特許請求の範囲に記載する補正手段に相当し、コンパレータ13が特許請求の範囲に記載する駆動信号生成手段に相当する。   In the present embodiment, the low-pass filter 10 corresponds to the low-pass filter described in the claims, the arithmetic circuit 11 corresponds to the arithmetic means (arithmetic circuit) described in the claims, and the adder 12 claims. The comparator 13 corresponds to the drive signal generation means described in the claims.

ローパスフィルタ10は、DC/DCコンバータ1で検出され、デジタルに変換された後の出力電圧Vが入力される。そして、ローパスフィルタ10では、この出力電圧Vの高周波成分を遮断し、高周波遮断出力電圧VLPFを出力する。出力電圧Vをローパスフィルタ10に通すことによって出力電圧Vに含まれるノイズを取り除き、ノイズによって駆動信号DSのハイ信号とロー信号とが切り換るのを防止する。ちなみに、ローパスフィルタ10を通すと、DC/DCコンバータ1で検出された出力電圧Vの位相に対して高周波遮断出力電圧VLPFの位相に遅れを生じる(図9(a)、(b)参照)。なお、ローパスフィルタ10のカットオフ周波数は、例えば、1MHzである。 The low-pass filter 10 is inputted with the output voltage V O after being detected by the DC / DC converter 1 and converted into digital. The low-pass filter 10 cuts off the high-frequency component of the output voltage V O and outputs a high-frequency cut-off output voltage V LPF . Output voltage V O removes noise included in the output voltage V O by passing the low-pass filter 10 prevents the high signal and the low signal of the driving signal DS by noise cut to換Ru. Incidentally, when the low-pass filter 10 is passed, the phase of the high-frequency cutoff output voltage V LPF is delayed with respect to the phase of the output voltage V O detected by the DC / DC converter 1 (see FIGS. 9A and 9B). ). The cut-off frequency of the low-pass filter 10 is 1 MHz, for example.

演算回路11は、位相進みと直流利得確保を実現するために、二次のハイパスフィルタと積分器とを融合させた演算回路となっている。演算回路11では、コンパレータ13から出力された駆動信号DSに対して低周波成分を遮断するとともに積分を施し、位相補償信号Vを出力する。このように、演算回路11において積分器を備えることによって、コントローラIC6の伝達関数が位相進みとなる。ローパスフィルタ10によって位相遅れが発生した出力電圧VLPFの位相補償を実現することができる。さらに、演算回路11において二次のハイパスフィルタで低周波成分を遮断することによって、積分された値が飽和(無限大に発散)することを防止することができる。 The arithmetic circuit 11 is an arithmetic circuit in which a secondary high-pass filter and an integrator are combined in order to realize phase advance and DC gain securing. In the arithmetic circuit 11, the low frequency component is blocked and integrated with respect to the drive signal DS output from the comparator 13, and the phase compensation signal V S is output. Thus, by providing the integrator in the arithmetic circuit 11, the transfer function of the controller IC 6 becomes a phase advance. The phase compensation of the output voltage V LPF in which the phase delay is generated by the low pass filter 10 can be realized. Further, the low-frequency component is cut off by the secondary high-pass filter in the arithmetic circuit 11, so that the integrated value can be prevented from being saturated (diverged to infinity).

演算回路11は、図2に示すように、遅延器であるDフリップフロップ11a〜11c、乗算係数が(b1+b2)の乗算器11d、乗算係数が(b1*b2)の乗算器11e、加算器11fで構成することができる。このデジタルの演算回路11の回路構成は、以下の式(1)により表される伝達関数H(Z)に基づいて構成されている。   As shown in FIG. 2, the arithmetic circuit 11 includes D flip-flops 11a to 11c as delay devices, a multiplier 11d having a multiplication coefficient (b1 + b2), a multiplier 11e having a multiplication coefficient (b1 * b2), and an adder 11f. Can be configured. The digital arithmetic circuit 11 has a circuit configuration based on a transfer function H (Z) expressed by the following equation (1).

Figure 0003738019
なお、演算回路11は、図2に示す回路構成以外でも、式(1)の伝達関数を満たすデジタル回路であればよい。あるいは、制御手段をアナログ回路で構成する場合、演算回路11は、図3に示すように、コンデンサ11g,11h、抵抗11i,11jで構成することができる。このアナログの演算回路11の回路構成は、以下の式(2)により表される伝達関数H(S)に基づいて構成される。
Figure 0003738019
The arithmetic circuit 11 may be a digital circuit that satisfies the transfer function of Expression (1) other than the circuit configuration shown in FIG. Alternatively, when the control means is composed of an analog circuit, the arithmetic circuit 11 can be composed of capacitors 11g and 11h and resistors 11i and 11j as shown in FIG. The analog arithmetic circuit 11 has a circuit configuration based on a transfer function H (S) expressed by the following equation (2).

Figure 0003738019
式(2)において、C1はコンデンサ11gの静電容量であり、C2はコンデンサ11hの静電容量であり、R1は抵抗11iの抵抗値であり、R2は抵抗11jの抵抗値である。
Figure 0003738019
In Expression (2), C1 is the capacitance of the capacitor 11g, C2 is the capacitance of the capacitor 11h, R1 is the resistance value of the resistor 11i, and R2 is the resistance value of the resistor 11j.

加算器12は、高周波遮断出力電圧VLPFと位相補償信号Vとが入力され、高周波遮断出力電圧VLPFに位相補償信号Vを加算し、その加算値(VLPF+V)を補正出力電圧Vとしてコンパレータ13に出力する。 The adder 12 includes a high-frequency cutoff output voltage V LPF and phase compensation signal V S is input, and adds the phase compensation signal V S to the high-frequency cutoff output voltage V LPF, the added value (V LPF + V S) correction output and outputs as a voltage V C to the comparator 13.

コンパレータ13は、補正出力電圧Vと目標電圧Vとに基づいて駆動信号DSを生成する。そのために、コンパレータ13には、反転入力端子に補正出力電圧Vが入力され、非反転入力端子に電源14で発生された目標電圧Vが入力される。コンパレータ13では、補正出力電圧Vと目標電圧Vとを比較し、補正出力電圧Vが目標電圧Vより高くなるとロー信号とし、補正出力電圧Vが目標電圧V以下になるとハイ信号とした駆動信号DSを生成する(図9(d)、(e)参照)。 The comparator 13 generates a driving signal DS based on the corrected output voltage V C and the target voltage V R. Therefore, the comparator 13, the correction output voltage V C to the inverting input terminal is input, the non-inverting input terminal is generated by the power supply 14 target voltage V R is input. The comparator 13 compares the corrected output voltage V C and the target voltage V R, the corrected output voltage V C is higher than the target voltage V R as a low signal, the corrected output voltage V C is below the target voltage V R high A drive signal DS as a signal is generated (see FIGS. 9D and 9E).

ここで、図4を参照して、コントローラIC6において位相進みが実現される原理について説明しておく。   Here, with reference to FIG. 4, the principle of realizing phase advance in the controller IC 6 will be described.

図4に示す制御回路20は、コントローラIC6と同様に構成されており、高周波遮断出力電圧VLPFの積分値を帰還ループでフィードバックする制御回路の一例を示すものである。制御回路20は、伝達関数がGdである積分器21、伝達関数がkdである乗算器22及び加算器23を備える。この制御回路20の伝達関数Gc(Z)は、以下に示す式(3)によって表される。また、積分器21の伝達関数Gd(Z)は、以下に示す式(4)によって表される。 The control circuit 20 shown in FIG. 4 is configured in the same manner as the controller IC 6 and shows an example of a control circuit that feeds back an integrated value of the high-frequency cutoff output voltage V LPF by a feedback loop. The control circuit 20 includes an integrator 21 whose transfer function is Gd, a multiplier 22 and an adder 23 whose transfer function is kd. The transfer function Gc (Z) of the control circuit 20 is expressed by the following equation (3). Further, the transfer function Gd (Z) of the integrator 21 is expressed by the following equation (4).

Figure 0003738019
式(4)を式(3)に代入すると、制御回路20の伝達関数Gc(Z)は、以下に示す式(5)で求まる。
Figure 0003738019
When Expression (4) is substituted into Expression (3), the transfer function Gc (Z) of the control circuit 20 is obtained by Expression (5) shown below.

Figure 0003738019
ここで、一次のハイパスフィルタの伝達関数H(Z)は、(1−Z−1)/(1−b*Z−1);(bは係数)により表される。したがって、式(5)の伝達関数Gc(Z)は、一次のハイパスフィルタの伝達関数で表されることが判る。すなわち、図4に示す帰還ループに積分器21を有する制御回路20の伝達関数Gc(Z)は、一次のハイパスフィルタの伝達関数で表されることになる。一般に、一次のハイパスフィルタの伝達関数は、位相進みとなる。したがって、図4に示す帰還ループに積分器21を有する制御回路20の伝達関数Gc(Z)も位相進みとなる。
Figure 0003738019
Here, the transfer function H (Z) of the first-order high-pass filter is represented by (1-Z −1 ) / (1-b * Z −1 ); (b is a coefficient). Therefore, it can be seen that the transfer function Gc (Z) in Expression (5) is expressed by the transfer function of the first-order high-pass filter. That is, the transfer function Gc (Z) of the control circuit 20 having the integrator 21 in the feedback loop shown in FIG. 4 is represented by the transfer function of the first-order high-pass filter. In general, the transfer function of the first-order high-pass filter is a phase advance. Therefore, the transfer function Gc (Z) of the control circuit 20 having the integrator 21 in the feedback loop shown in FIG.

このことは、図5及び図6に示す制御回路20における伝達関数Gcのゲイン特性及び位相特性からも判る。なお、ゲイン特性を示す図では、縦軸がゲイン[dB]であり、横軸は周波数[Hz]である。また、位相特性を示す図では、縦軸が位相[°]であり、横軸は周波数[Hz]である。   This can also be seen from the gain characteristic and phase characteristic of the transfer function Gc in the control circuit 20 shown in FIGS. In the figure showing the gain characteristics, the vertical axis represents the gain [dB] and the horizontal axis represents the frequency [Hz]. In the diagram showing the phase characteristics, the vertical axis is the phase [°], and the horizontal axis is the frequency [Hz].

図5に示すように、制御回路20における伝達関数Gcのゲインは、−20[dB/dec]の割合で減少している。これは、制御回路20の伝達関数Gcが、周波数に比例していることに起因している。   As shown in FIG. 5, the gain of the transfer function Gc in the control circuit 20 decreases at a rate of −20 [dB / dec]. This is because the transfer function Gc of the control circuit 20 is proportional to the frequency.

図6に示すように、制御回路20における伝達関数Gcの位相は、所定の周波数(図6では、10kHz付近)よりも低い周波数帯域で90°となる。これは、制御回路20における伝達関数Gcの位相が、その周波数帯域では90°の位相進みであることを示す。   As shown in FIG. 6, the phase of the transfer function Gc in the control circuit 20 is 90 ° in a frequency band lower than a predetermined frequency (in the vicinity of 10 kHz in FIG. 6). This indicates that the phase of the transfer function Gc in the control circuit 20 is a phase advance of 90 ° in the frequency band.

以上のことから、コントローラIC6は、帰還ループにある演算回路11に積分器を融合しているため、制御回路20と同様に、その伝達関数が一次のハイパスフィルタの伝達関数として表され、位相進みを実現することが可能となる。   From the above, since the controller IC 6 integrates the integrator with the arithmetic circuit 11 in the feedback loop, similarly to the control circuit 20, the transfer function is expressed as the transfer function of the first-order high-pass filter, and the phase advance Can be realized.

ところで、制御回路20における伝達関数Gcのゲインは、周波数の減少に対して−20dB/decの割合で減少している。このことは、制御回路20における伝達関数Gcの直流利得は、理論上−∞dBになることを示している。直流利得は、周波数を限りなく0に近づけたときの伝達関数のゲインの値である。一般に、制御回路を含む系全体の直流利得は、20〜60dB程度は必要であるとされている。したがって、系全体の直流利得が、20〜60dB程度になるように回路を設計する必要がある。そこで、コントローラIC6では、演算回路11に二次のハイパスフィルタを融合させることによって、帰還ループによる帰還信号の低周波成分を遮断してゲインの低下を防止している。   Incidentally, the gain of the transfer function Gc in the control circuit 20 decreases at a rate of −20 dB / dec with respect to the decrease in frequency. This indicates that the DC gain of the transfer function Gc in the control circuit 20 is theoretically −∞ dB. The direct current gain is a gain value of a transfer function when the frequency is brought close to 0 as much as possible. Generally, the DC gain of the entire system including the control circuit is required to be about 20 to 60 dB. Therefore, it is necessary to design the circuit so that the DC gain of the entire system is about 20 to 60 dB. Therefore, the controller IC 6 fuses a second-order high-pass filter to the arithmetic circuit 11 to block the low-frequency component of the feedback signal due to the feedback loop, thereby preventing the gain from decreasing.

図7〜図8を参照して、コントローラIC6における伝達関数のゲイン特性及び位相特性について説明する。図7及び図8に示すように、コントローラIC6の伝達関数のゲイン特性及び位相特性は、図5及び図6に示す積分器のみの場合における各特性のうち、演算回路11に融合される二次のハイパスフィルタにより低周波成分が遮断される周波数領域において、ゲイン0dB、位相0°に各々戻ることになる。   The gain characteristics and phase characteristics of the transfer function in the controller IC 6 will be described with reference to FIGS. As shown in FIGS. 7 and 8, the gain characteristic and the phase characteristic of the transfer function of the controller IC 6 are secondary characteristics fused to the arithmetic circuit 11 among the characteristics in the case of only the integrator shown in FIGS. In the frequency region where the low-frequency component is blocked by the high-pass filter, the gain returns to 0 dB and the phase to 0 °.

このように、コントローラIC6の帰還ループに含まれる演算回路11に積分器と二次のハイパスフィルタを融合することによって、コントローラIC6の伝達関数が位相進みとなり、さらに、直流利得も確保される。そのため、ローパスフィルタ10によって遅れた出力電圧VLPFの位相(ひいては、駆動信号DSの位相)を補償でき、DC/DCコンバータ1において出力電圧Vに応じた高精度な制御を行うことができる。また、演算回路11では、このような構成にすることによって、所定の周波数より低周波領域では20dB/decで増加し、所定の周波数より高周波領域では−20dB/decで減少するゲイン特性を有することになる。つまり、演算回路11は、所定の周波数領域における透過率が他の周波数領域の透過率よりも高くなるバンドパスフィルタのようなゲイン特性を有している。この所定の周波数は、式(6)に示すDC/DCコンバータ1のインダクタ4とコンデンサ5とによるLC回路の共振周波数fnである。 In this manner, by integrating the integrator and the secondary high-pass filter into the arithmetic circuit 11 included in the feedback loop of the controller IC6, the transfer function of the controller IC6 is advanced in phase, and a DC gain is also ensured. Therefore, the phase of the output voltage V LPF delayed by the low-pass filter 10 (and hence the phase of the drive signal DS) can be compensated, and the DC / DC converter 1 can perform highly accurate control according to the output voltage V O. In addition, the arithmetic circuit 11 has a gain characteristic that increases by 20 dB / dec in a low frequency region below a predetermined frequency and decreases by −20 dB / dec in a high frequency region from a predetermined frequency by adopting such a configuration. become. That is, the arithmetic circuit 11 has a gain characteristic like a band pass filter in which the transmittance in a predetermined frequency region is higher than the transmittance in other frequency regions. This predetermined frequency is the resonance frequency fn of the LC circuit formed by the inductor 4 and the capacitor 5 of the DC / DC converter 1 shown in Expression (6).

Figure 0003738019
なお、式(6)において、L3はインダクタ4のインダクタンスであり、C3はコンデンサ5の静電容量である。共振周波数fnとしては、例えば、10kHzである。
Figure 0003738019
In Expression (6), L3 is the inductance of the inductor 4, and C3 is the capacitance of the capacitor 5. The resonance frequency fn is, for example, 10 kHz.

図1及び図9を参照して、DC/DCコンバータ1及びコントローラIC6の動作を説明する。   The operations of the DC / DC converter 1 and the controller IC 6 will be described with reference to FIGS.

DC/DCコンバータ1には、入力電圧Vが入力される。すると、DC/DCコンバータ1では、コントローラIC6からの駆動信号DSに基づいてMOSFET2,3が交互にオン/オフする。さらに、DC/DCコンバータ1では、インダクタ4及びコンデンサ5でMOSFET2のオン期間にパルスとなって出力する入力電圧Vを平均化し、電圧Vを出力する。この出力電圧Vは、電圧センサで検出され、コントローラIC6に入力される。 An input voltage V I is input to the DC / DC converter 1. Then, in the DC / DC converter 1, the MOSFETs 2 and 3 are alternately turned on / off based on the drive signal DS from the controller IC 6. Further, in the DC / DC converter 1, the inductor 4 and the capacitor 5 average the input voltage V I output as a pulse during the ON period of the MOSFET 2, and output the voltage V O. This output voltage V O is detected by a voltage sensor and input to the controller IC 6.

コントローラIC6では、検出された出力電圧Vが入力すると、その出力電圧Vの高周波成分を遮断する(図9(a)参照)。また、コントローラIC6では、生成した駆動信号DSに対して積分と低周波成分の遮断の演算を施し、位相補償信号Vを求める(図9(c)参照)。そして、コントローラIC6では、高周波遮断出力電圧VLPFに位相補償信号Vを加算し、補正出力電圧Vを生成する(図9(b)〜(d)参照)。続いて、コントローラIC6では、補正出力電圧Vと目標電圧Vとを比較し、補正出力電圧Vが目標電圧Vより高い期間をロー信号とし、補正出力電圧Vが目標電圧Vより低い期間をハイ信号とする駆動信号DSを生成する(図9(d)、(e)参照)。このように、コントローラIC6では、帰還ループにおいてDC/DCコンバータ1の駆動信号DSに対して積分及び低周波成分遮断を施し、その演算値によってローパスフィルタ10通過後の出力電圧VLPFを補正することによって、位相を進ませ、直流利得も確保している。 When the detected output voltage V O is input, the controller IC 6 cuts off the high frequency component of the output voltage V O (see FIG. 9A). Further, the controller IC 6 calculates the phase compensation signal V S by performing integration and blocking of the low frequency component on the generated drive signal DS (see FIG. 9C). Then, the controller IC 6 adds the phase compensation signal V S to the high-frequency cutoff output voltage V LPF to generate a corrected output voltage V C (see FIGS. 9B to 9D). Subsequently, the controller IC 6, compares the corrected output voltage V C and the target voltage V R, corrected output voltage V C is higher period than the target voltage V R to the low signal, corrected output voltage V C is the target voltage V R A drive signal DS having a lower period as a high signal is generated (see FIGS. 9D and 9E). As described above, the controller IC 6 performs integration and low-frequency component cutoff on the drive signal DS of the DC / DC converter 1 in the feedback loop, and corrects the output voltage V LPF after passing through the low-pass filter 10 by the calculated value. Therefore, the phase is advanced and the DC gain is secured.

コントローラIC6では、ローパスフィルタ10を通過した後の出力電圧VLPFの位相が遅れるが、その出力電圧VLPFを位相補償信号Vで補正することによって補正出力電圧Vの位相が進む。その結果、補正出力電圧Vの位相は、DC/DCコンバータ1において検出された出力電圧Vの位相に戻される。そのため、コンパレータ13では位相補償された補正出力電圧Vに基づいて駆動信号DSを生成するので、その駆動信号DSのハイ信号とロー信号との切り換りは出力電圧Vの変動に応じて高精度に切り換る。したがって、駆動信号DSは、出力電圧Vが目標電圧Vより高い場合にはロー信号となり、出力電圧Vが目標電圧Vより低い場合にはハイ信号となる。この駆動信号DSにより、DC/DCコンバータ1では、出力電圧Vが目標電圧Vより高い場合にはMOSFET3がオンし、出力電圧Vが目標電圧Vより低い場合にはMOSFET2がオンする。 In the controller IC 6, the phase of the output voltage V LPF after passing through the low-pass filter 10 is delayed, but the phase of the corrected output voltage V C advances by correcting the output voltage V LPF with the phase compensation signal V S. As a result, the phase of the corrected output voltage V C is returned to the phase of the output voltage V O detected in the DC / DC converter 1. Therefore, because it produces a driving signal DS based on the corrected output voltage V C which is in the comparator 13 phase compensation cut換Ri the high signal and the low signal of the driving signal DS according to the variation of the output voltage V O Switch to high accuracy. Therefore, the drive signal DS, the output voltage V O becomes low signal is higher than the target voltage V R, the output voltage V O becomes high signal is lower than the target voltage V R. This driving signal DS, the DC / DC converter 1, the MOSFET3 is turned on when the output voltage V O is higher than the target voltage V R, turned on MOSFET2 is when the output voltage V O is lower than the target voltage V R .

コントローラIC6によれば、帰還ループにある演算回路11における積分機能及びハイパスフィルタ機能によって、位相進みを実現するとともに、直流利得も確保することができる。そのため、ローパスフィルタ10によって出力電圧VLPFの位相に遅れを生じるが、コントローラIC6としては位相が補償されるとともに直流利得も確保され、DC/DCコンバータ1全体としての位相も補償されるとともに直流利得も確保される。その結果、DC/DCコンバータ1では、ローパスフィルタ10による位相遅れの影響により出力電圧Vの変動(リップル)が大きくなること(ひいては、出力電圧Vの周期が大きくなること)を防止でき、Bang−Bang制御により高速応答を実現できる。 According to the controller IC6, the phase advance can be realized and the DC gain can be secured by the integration function and the high-pass filter function in the arithmetic circuit 11 in the feedback loop. Therefore, although the phase of the output voltage V LPF is delayed by the low-pass filter 10, the controller IC 6 compensates the phase and secures the DC gain, and also compensates the phase of the entire DC / DC converter 1 and the DC gain. Is also secured. As a result, the DC / DC converter 1 can prevent the fluctuation (ripple) of the output voltage V O from increasing due to the phase delay caused by the low-pass filter 10 (and hence the period of the output voltage V O ). High-speed response can be realized by Bang-Bang control.

以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。   As mentioned above, although embodiment which concerns on this invention was described, this invention is implemented in various forms, without being limited to the said embodiment.

例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラICのデジタル回路(ハードウエア)によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム(ソフトウエア)によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、CD−ROM等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。   For example, in the present embodiment, the control device is configured by a digital circuit, but may be configured by an analog circuit. In this embodiment, each unit of the control device is configured by a digital circuit (hardware) of the controller IC. However, each unit of the control device may be configured by a program (software) incorporated in a computer such as a microcomputer. . A program for realizing each means may be distributed by distribution via a storage medium such as a CD-ROM or the Internet, or may be distributed as a control device in a state of being incorporated in a computer.

また、本実施の形態ではDC/DCコンバータに適用したが、AC/DCコンバータやDC/ACコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。   In this embodiment, the present invention is applied to a DC / DC converter. However, the present invention can also be applied to an AC / DC converter and a DC / AC converter. In this embodiment, the present invention is applied to a non-insulating and step-down converter having no transformer. However, the present invention can also be applied to an insulating converter having a transformer, and can also be applied to a step-up or step-up / step-down converter. is there.

また、本実施の形態では演算手段としてハイパスフィルタ機能と積分機能とを融合させた演算回路で構成したが、図2に示す回路とは異なる回路構成の演算回路でもよいし、あるいは、ハイパスフィルタと積分回路とを別体で構成してもよい。   Further, in the present embodiment, the arithmetic unit is configured by an arithmetic circuit in which a high-pass filter function and an integration function are fused. However, an arithmetic circuit having a circuit configuration different from the circuit shown in FIG. The integrating circuit may be configured separately.

また、本実施の形態では出力電圧をローパスフィルタに通すことによって位相遅れが発生するスイッチング電源装置に適用したが、別の要因によって出力電圧に位相遅れが発生するスイッチング電源装置にも適用可能である。   In this embodiment, the present invention is applied to a switching power supply device in which a phase lag is generated by passing the output voltage through a low-pass filter. However, the present invention is also applicable to a switching power supply device in which a phase lag occurs in the output voltage due to another factor. .

また、本実施の形態では演算回路において駆動信号に対応した信号として駆動信号自体を演算する構成としたが。2つのMOSFETによってスイッチングされた後のパルス化された入力電圧(LC平滑回路に入力される電圧)などの他の信号を演算回路で演算する構成としてもよい。   In this embodiment, the arithmetic circuit calculates the drive signal itself as a signal corresponding to the drive signal. Another signal such as a pulsed input voltage (voltage input to the LC smoothing circuit) after being switched by two MOSFETs may be calculated by an arithmetic circuit.

本実施の形態に係るDC/DCコンバータの構成図である。It is a block diagram of the DC / DC converter which concerns on this Embodiment. 図1の演算回路をデジタル回路で構成した場合の一例を示す回路図である。It is a circuit diagram which shows an example at the time of comprising the arithmetic circuit of FIG. 1 with a digital circuit. 図1の演算回路をアナログ回路で構成した場合の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example when the arithmetic circuit of FIG. 1 is configured by an analog circuit. 帰還ループで帰還する制御回路の一例を示す図である。It is a figure which shows an example of the control circuit which feeds back in a feedback loop. 図4の制御回路における伝達関数のゲイン特性を示す図である。FIG. 5 is a diagram illustrating gain characteristics of a transfer function in the control circuit of FIG. 4. 図4の制御回路における伝達関数の位相特性を示す図である。FIG. 5 is a diagram illustrating phase characteristics of a transfer function in the control circuit of FIG. 4. 図1のコントローラICにおける伝達関数のゲイン特性を示す図である。It is a figure which shows the gain characteristic of the transfer function in the controller IC of FIG. 図1のコントローラICにおける伝達関数の位相特性を示す図である。It is a figure which shows the phase characteristic of the transfer function in the controller IC of FIG. 図1のコントローラICにおけるタイミングチャートであり、(a)がコントローラICに入力される出力電圧であり、(b)がローパスフィルタを通過した後の高周波遮断出力電圧であり、(c)が演算回路から出力される位相補償信号であり、(d)がコンパレータに入力される補正出力電圧と目標電圧であり、(e)がコントローラICが出力する駆動信号である。2 is a timing chart in the controller IC of FIG. 1, (a) is an output voltage input to the controller IC, (b) is a high-frequency cutoff output voltage after passing through a low-pass filter, and (c) is an arithmetic circuit. (D) is the corrected output voltage and target voltage input to the comparator, and (e) is the drive signal output from the controller IC.

符号の説明Explanation of symbols

1…DC/DCコンバータ、2,3…MOSFET、4…インダクタ、5…コンデンサ、6…コントローラIC、10…ローパスフィルタ、11…演算回路、11a〜11c…Dフリップフロップ、11d,11e…乗算器、11f…加算器、11g,11h…コンデンサ、11i,11j…抵抗、12…加算器、13…コンパレータ、14…電源、20…制御回路、21…積分器、22…乗算器、23…加算器   DESCRIPTION OF SYMBOLS 1 ... DC / DC converter, 2, 3 ... MOSFET, 4 ... Inductor, 5 ... Capacitor, 6 ... Controller IC, 10 ... Low pass filter, 11 ... Arithmetic circuit, 11a-11c ... D flip-flop, 11d, 11e ... Multiplier 11f, adder, 11g, 11h, capacitor, 11i, 11j, resistor, 12 ... adder, 13 ... comparator, 14 ... power supply, 20 ... control circuit, 21 ... integrator, 22 ... multiplier, 23 ... adder

Claims (6)

スイッチング電源装置のスイッチング素子を駆動する駆動信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置で検出された出力電圧の高周波成分を遮断するローパスフィルタと、
前記ローパスフィルタで高周波成分が遮断された出力電圧と前記演算手段で演算した信号を加算する加算手段と、
前記加算手段で加算した出力電圧と前記スイッチング電源装置における目標電圧とに基づいて駆動信号を生成する駆動信号生成手段と
を含み、
前記演算手段は、前記駆動信号生成手段で生成した駆動信号を演算することを特徴とするスイッチング電源装置用制御装置。
A calculation means for calculating a drive signal for driving the switching element of the switching power supply device, blocking low frequency components and performing integration;
A low-pass filter that blocks high-frequency components of the output voltage detected by the switching power supply device;
An adding means for adding the output voltage from which the high-frequency component is blocked by the low-pass filter and the signal calculated by the calculating means;
Look containing a drive signal generating means for generating a drive signal based on the target voltage at the output voltage obtained by adding by the adding means and the switching power supply device,
The control device for a switching power supply , wherein the calculation means calculates the drive signal generated by the drive signal generation means .
前記演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路であることを特徴とする請求項1に記載するスイッチング電源装置用制御装置。   2. The control device for a switching power supply device according to claim 1, wherein the arithmetic means is an arithmetic circuit in which a high-pass filter function and an integration function are integrated. 前記演算手段は、前記駆動信号に含まれる低周波成分を遮断するハイパスフィルタと、前記ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含むことを特徴とする請求項1に記載するスイッチング電源装置用制御装置。 2. The calculation means according to claim 1, further comprising: a high-pass filter that blocks a low-frequency component included in the drive signal; and an integration unit that integrates a signal whose low-frequency component is blocked by the high-pass filter. A switching power supply control device to be described. 前記演算回路におけるハイパスフィルタ機能又は前記ハイパスフィルタは、二次のハイパスフィルタであることを特徴とする請求項2又は請求項3に記載するスイッチング電源装置用制御装置。   4. The switching power supply control device according to claim 2, wherein the high-pass filter function or the high-pass filter in the arithmetic circuit is a secondary high-pass filter. 前記演算手段は、前記スイッチング電源装置に構成されるLC回路の共振周波数を中心とした周波数領域の利得が高いことを特徴とする請求項1〜請求項4のいずれか1項に記載するスイッチング電源装置用制御装置。 5. The switching power supply according to claim 1 , wherein the arithmetic unit has a high gain in a frequency region centered on a resonance frequency of an LC circuit configured in the switching power supply device. Control device for equipment. スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、
前記制御装置で生成した駆動信号に基づいてオン/オフするスイッチング素子と
を含み、
前記制御装置は、請求項1〜請求項5のいずれか1項に記載する制御装置であることを特徴とするスイッチング電源装置。
A control device for generating a drive signal for switching control of the switching element;
A switching element that is turned on / off based on a drive signal generated by the control device,
The switching power supply device according to any one of claims 1 to 5 , wherein the control device is the control device according to any one of claims 1 to 5 .
JP2003313099A 2003-09-04 2003-09-04 Switching power supply controller and switching power supply Expired - Fee Related JP3738019B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003313099A JP3738019B2 (en) 2003-09-04 2003-09-04 Switching power supply controller and switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313099A JP3738019B2 (en) 2003-09-04 2003-09-04 Switching power supply controller and switching power supply

Publications (2)

Publication Number Publication Date
JP2005086845A JP2005086845A (en) 2005-03-31
JP3738019B2 true JP3738019B2 (en) 2006-01-25

Family

ID=34414155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313099A Expired - Fee Related JP3738019B2 (en) 2003-09-04 2003-09-04 Switching power supply controller and switching power supply

Country Status (1)

Country Link
JP (1) JP3738019B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017070193A (en) * 2015-09-30 2017-04-06 浙江大学 Bidirectional ac/dc converter

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148649B2 (en) * 2010-03-26 2013-02-20 株式会社東芝 DC-DC converter
JP5511529B2 (en) * 2010-06-09 2014-06-04 九州電力株式会社 Power circuit
JP5423777B2 (en) * 2011-06-03 2014-02-19 株式会社デンソー Converter control device for vehicle
WO2015173847A1 (en) * 2014-05-14 2015-11-19 ネオテス株式会社 Contactless power transfer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017070193A (en) * 2015-09-30 2017-04-06 浙江大学 Bidirectional ac/dc converter

Also Published As

Publication number Publication date
JP2005086845A (en) 2005-03-31

Similar Documents

Publication Publication Date Title
JP4287851B2 (en) Switching power supply control device and switching power supply
US8525505B2 (en) PWM controller and control method for a DC-DC voltage converter
US9882488B2 (en) Enhanced power mode transitions in buck-boost converters
JP4341753B2 (en) Robust digital controller and its design equipment
TWI581547B (en) A device, a modulator, and a method for limiting current in a converter
US8963523B2 (en) Switching regulator with error correction and control method thereof
US6956360B2 (en) Switching power supply controller and switching power supply
EP3780369B1 (en) A buck converter with a current-mode regulator
JP2013165537A (en) Switching regulator, control method thereof, and power supply device
JP2004343855A (en) Power supply
JP6015370B2 (en) Switching power supply
JP5851421B2 (en) Method and apparatus for frequency modulation control of an oscillator
US20130293212A1 (en) System and method of balanced slope compensation for switch mode regulators
JP7109205B2 (en) power converter
US7705569B2 (en) Slope rate compensation circuit, method thereof and pulse width modulation boost converter circuit
US7791323B2 (en) DC-DC converter utilizing respectively separate low-pass filters in feedback control and output voltage smoothing and method of designing the DC-DC converter
JP2019161808A (en) On-vehicle dcdc converter
JP3738019B2 (en) Switching power supply controller and switching power supply
US20160164415A1 (en) Switching power supply device
JP2004304960A (en) Power supply and its controller
KR101709875B1 (en) DC-DC converter controlled in the time domain and Switching control device used therein
JP2013198253A (en) Dc/dc converter
JP4266318B2 (en) Switching power supply controller and switching power supply
JP2013005536A (en) Switching power supply circuit
JP3809155B2 (en) Switching power supply controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees