JP3809155B2 - Switching power supply controller - Google Patents
Switching power supply controller Download PDFInfo
- Publication number
- JP3809155B2 JP3809155B2 JP2003280174A JP2003280174A JP3809155B2 JP 3809155 B2 JP3809155 B2 JP 3809155B2 JP 2003280174 A JP2003280174 A JP 2003280174A JP 2003280174 A JP2003280174 A JP 2003280174A JP 3809155 B2 JP3809155 B2 JP 3809155B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- switching power
- time ratio
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、マルチフェーズ方式のスイッチング電源装置用制御装置に関する。 The present invention relates to a control device for a multiphase switching power supply device.
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。 The switching power supply device has features such as small size, light weight and high efficiency, and is widely used as a power source for microcomputers and personal computers incorporated in various devices. In these personal computers and the like, the voltage consumption and the high-speed processing are advanced, and the current consumption is increasing. Therefore, in the switching power supply device, the load current increases or decreases rapidly depending on the processing load in the personal computer or the like. In addition, the switching power supply device has a feature that it can easily cope with a wide input voltage range, and is also used as a power supply that can be supported in several countries around the world and a power supply with a wide input voltage specification setting. In a switching power supply device, it is necessary to ensure a stable output voltage against such changes in load current and input voltage. Furthermore, even when the output voltage has a transient response to a sudden change in load current or input voltage, the switching power supply is required to quickly recover to a stable state.
そのために、スイッチング電源装置は、デジタル制御方式のコントローラIC[Integrated Circuit]等の制御装置を備えており、この制御装置によりFET[Field Effect Transistor]等のスイッチング素子を高速にオン/オフする(非特許文献1参照)。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン/オフするためのPWM[Pulse Width Modulation]信号を生成している。 For this purpose, the switching power supply device is provided with a control device such as a digital control type controller IC [Integrated Circuit], and this control device turns on and off switching elements such as FET [Field Effect Transistor] at high speed (non- Patent Document 1). The control device generates a PWM [Pulse Width Modulation] signal for turning on / off the switching element based on the output voltage of the switching power supply device or the like by feedback control using voltage mode control or current mode control.
また、スイッチング電源装置には、出力電圧のリップルを抑制するために、マルチフェーズ方式のものがある(特許文献1参照)。マルチフェーズ方式では、複数のコンバータ回路が並列に接続され、その複数のコンバータ回路を一つの制御装置で制御している。そして、この制御装置では、各コンバータ回路のスイッチング素子のオン期間が重ならないように、各コンバータ回路に対するPWM信号のパルスの位相をずらしている。
しかしながら、スイッチング電源装置は、出力回路がLC平滑回路で構成されているので、制御系に位相遅れが発生する。この位相遅れは周波数が高くなるほど大きくなり、利得が1以上で位相遅れが180°に達するとスイッチング電源装置では出力電圧が発振してしまう。マルチフェーズ方式のスイッチング電源装置でも、同様に、位相遅れの問題があり、出力電圧が発振する恐れがある。 However, in the switching power supply device, the output circuit is composed of an LC smoothing circuit, so that a phase delay occurs in the control system. This phase delay increases as the frequency increases, and when the gain is 1 or more and the phase delay reaches 180 °, the switching power supply device oscillates the output voltage. Similarly, a multi-phase switching power supply device also has a problem of phase delay, and the output voltage may oscillate.
そこで、本発明は、マルチフェーズ方式のスイッチング電源装置における位相を補償するスイッチング電源装置用制御装置を提供することを課題とする。 Accordingly, an object of the present invention is to provide a control device for a switching power supply device that compensates for a phase in a multiphase switching power supply device.
本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と演算手段で演算した信号との差分を算出する差分手段と、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。 The switching power supply control device according to the present invention detects a time ratio of a driving signal for controlling a switching element of a multiphase switching power supply device in which a plurality of converter circuits are connected in parallel, and corresponds to the time ratio. A time ratio generating means for generating the generated signal, a calculation means for calculating a signal corresponding to the time ratio of the drive signal generated by the time ratio generating means, blocking low frequency components and integrating, and a target in the switching power supply The control signal generating means for generating a control signal based on the difference value between the voltage and the output voltage detected by the switching power supply device, and the difference between the control signal generated by the control signal generating means and the signal calculated by the calculating means is calculated. a differential means for, viewing contains a drive signal generating means for generating a drive signal based on the calculated signal and the ramp signal by the differentiating means, a time ratio Generating means, and detects the duty ratio of the driving signal generated by the drive signal generating means.
このスイッチング電源装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式である。制御装置では、フィードバック制御によって出力電圧を目標電圧に制御するために、制御信号生成手段によりスイッチング電源装置の実際の出力電圧と目標電圧との差分値に基づいて制御信号を生成する。また、制御装置では、時比率生成手段によりスイッチング素子を制御するための駆動信号の時比率を検出し、その検出した時比率に対応した信号を生成する。さらに、制御装置では、演算手段により時比率に対応した信号に対して低周波成分を遮断するとともに積分を施し、差分手段により制御信号と演算手段で演算した信号とを差分する。そして、制御装置では、駆動信号生成手段により差分した信号とランプ信号に基づいて駆動信号を生成し、各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、制御装置では、制御装置の出力である時比率をフィードバックさせ、その時比率に対応した信号に対して位相進み(積分)と直流利得確保(低周波成分遮断)となる演算を施し、その演算を施した時比率を利用して制御信号を補正し、その補正した制御信号に基づいて駆動信号を生成している。そのため、制御装置における伝達関数が位相進みとなり、その駆動信号で駆動される各コンバータ回路の伝達関数も位相進みとなる。したがって、スイッチング電源装置では、系全体の位相進みが実現され、位相が補償される。その結果、スイッチング電源装置では、位相遅れによる発振が起こらない。なお、時比率生成手段としては、制御装置が出力する駆動信号から時比率を直接検出する手段として構成される場合、あるいは、制御装置内で演算した値を用いる手段として構成される場合がある。 This switching power supply apparatus is a multiphase system in which a plurality of converter circuits are connected in parallel. In the control device, in order to control the output voltage to the target voltage by feedback control, the control signal generating means generates a control signal based on the difference value between the actual output voltage of the switching power supply device and the target voltage. In the control device, the time ratio of the drive signal for controlling the switching element is detected by the time ratio generating means, and a signal corresponding to the detected time ratio is generated. Further, in the control device, the low frequency component is blocked and integrated with respect to the signal corresponding to the time ratio by the calculating means, and the control signal and the signal calculated by the calculating means are differentiated by the difference means. And in a control apparatus, a drive signal is produced | generated based on the signal and ramp signal which differed by the drive signal production | generation means, and each drive signal is each output to the switching element of each converter circuit. In this way, the control device feeds back the time ratio that is the output of the control device, and performs a calculation that becomes phase advance (integration) and DC gain securing (low frequency component cutoff) for the signal corresponding to the time ratio, The control signal is corrected using the calculated time ratio, and the drive signal is generated based on the corrected control signal. Therefore, the transfer function in the control device has a phase advance, and the transfer function of each converter circuit driven by the drive signal also has a phase advance. Therefore, in the switching power supply device, the phase advance of the entire system is realized and the phase is compensated. As a result, the switching power supply device does not oscillate due to phase delay. The time ratio generating means may be configured as means for directly detecting the time ratio from the drive signal output from the control device, or may be configured as means for using a value calculated in the control device.
なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン/オフするための信号であり、例えば、PWM信号である。制御信号は、フィードバック制御を行うための信号であり、スイッチング電源装置において実際に検出した出力電圧と目標電圧とに基づく信号である。時比率は、駆動信号の一周期に占めるスイッチング素子をオンさせる期間の割合(つまり、スイッチング動作の一周期に占めるオン期間の割合)であり、例えば、PWM信号の一周期毎のパルス幅やデューティ比が時比率に相当する。時比率に対応した信号は、時比率を表す様々な信号であり、例えば、駆動信号から実際に検出した時比率の信号、その検出した時比率を平均化した信号、時比率や時比率の平均値に相当する制御装置内で演算した値である。 The drive signal is a signal for turning on / off the switching element of the switching power supply device, and is, for example, a PWM signal. The control signal is a signal for performing feedback control, and is a signal based on the output voltage actually detected in the switching power supply device and the target voltage. The time ratio is the ratio of the period during which the switching element is turned on in one cycle of the drive signal (that is, the ratio of the on period in one cycle of the switching operation). For example, the pulse width or duty for each cycle of the PWM signal The ratio corresponds to the duty ratio. The signal corresponding to the time ratio is various signals representing the time ratio. For example, the signal of the time ratio actually detected from the drive signal, the signal obtained by averaging the detected time ratio, the average of the time ratio and the time ratio It is a value calculated in the control device corresponding to the value.
本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における各コンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する複数の時比率生成手段と、各コンバータ回路に対応して、各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、複数の演算手段で演算した信号を平均化する平均化手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と平均化手段で平均化した信号との差分を算出する差分手段と、各コンバータ回路に対応して、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。 A control device for a switching power supply according to the present invention is a drive signal for controlling a switching element of a converter circuit corresponding to each converter circuit in a multiphase switching power supply in which a plurality of converter circuits are connected in parallel. A plurality of time ratio generating means for detecting a time ratio and generating a signal corresponding to the time ratio, and a signal corresponding to the time ratio of the drive signal generated by each time ratio generating means corresponding to each converter circuit A plurality of calculation means for calculating and blocking low frequency components and performing integration; an averaging means for averaging signals calculated by the plurality of calculation means; and a target voltage in the switching power supply device and detected by the switching power supply device A control signal generating means for generating a control signal based on a difference value from the output voltage, and a control signal generated by the control signal generating means; Difference means for calculating a difference from the signal averaged by the averaging means, and a plurality of drive signal generation means for generating a drive signal based on the signal calculated by the difference means and the ramp signal corresponding to each converter circuit only including, when ratio generating means, and detects the duty ratio of the driving signal generated by the drive signal generating means.
この制御装置は、複数のコンバータ回路に対応して、時比率生成手段、演算手段及び駆動信号生成手段を各々備えている。そして、制御装置では、各コンバータ回路に対応して、各時比率生成手段により各コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を各々生成し、各演算手段により各時比率に対応した信号に対して低周波成分を遮断するとともに積分を各々施す。さらに、制御装置では、平均化手段により各演算手段で演算した信号を平均化し、差分手段により制御信号と平均化手段で平均化した信号とを差分する。そして、制御装置では、各コンバータ回路に対応した各駆動信号生成手段により差分した信号とランプ信号に基づいて駆動信号を各々生成し、各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。特に、制御装置では、平均化手段によって平均化した信号によって制御信号を補正する構成としているので、高い周波数領域までの位相補償が可能である。 The control device includes a time ratio generation unit, a calculation unit, and a drive signal generation unit corresponding to the plurality of converter circuits. In the control device, corresponding to each converter circuit, the time ratio generating means detects the time ratio of the drive signal for controlling the switching element of each converter circuit, and outputs a signal corresponding to the detected time ratio. Each is generated, the low frequency components are cut off from the signals corresponding to the respective time ratios by the respective arithmetic means, and the integration is performed. Further, in the control apparatus, the averaging means averages the signals calculated by the respective calculating means, and the difference means compares the control signal and the signal averaged by the averaging means. Then, the control device generates a drive signal based on the signal and the ramp signal that are different from each other by the drive signal generation means corresponding to each converter circuit, and outputs each drive signal to the switching element of each converter circuit. Thus, in this control device as well as the above control device, the calculation corresponding to the phase ratio and the DC gain is performed on the signal corresponding to the time ratio, and the control signal is obtained using the calculated time ratio. Is corrected, the transfer function in the control device becomes the phase advance. As a result, in the switching power supply device, the phase advance of the entire system is realized and phase compensation is performed, and oscillation due to phase delay does not occur. In particular, since the control device is configured to correct the control signal with the signal averaged by the averaging means, phase compensation up to a high frequency region is possible.
本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における各コンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する複数の時比率生成手段と、各コンバータ回路に対応して、各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、各コンバータ回路に対応して、制御信号生成手段で生成した制御信号と各演算手段で演算した信号との差分を算出する複数の差分手段と、各コンバータ回路に対応して、各差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。 A control device for a switching power supply according to the present invention is a drive signal for controlling a switching element of a converter circuit corresponding to each converter circuit in a multiphase switching power supply in which a plurality of converter circuits are connected in parallel. A plurality of time ratio generating means for detecting a time ratio and generating a signal corresponding to the time ratio, and a signal corresponding to the time ratio of the drive signal generated by each time ratio generating means corresponding to each converter circuit Control signal generation that generates a control signal based on a difference value between a target voltage in the switching power supply device and an output voltage detected by the switching power supply device, and a plurality of calculation means for calculating and blocking low frequency components and integrating And a control signal generated by the control signal generation means and a signal calculated by each calculation means corresponding to each converter circuit A plurality of differentiating means for calculating the difference, in correspondence with each converter circuit, seen including a plurality of drive signal generating means for generating a drive signal based on the calculated signal and a ramp signal with each difference means, the duty ratio generated The means detects the duty ratio from the drive signal generated by the drive signal generation means .
この制御装置は、複数のコンバータ回路に対応して、時比率生成手段、演算手段、差分手段及び駆動信号生成手段を各々備えている。そして、制御装置では、各コンバータ回路に対応して、各時比率生成手段により各コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を各々生成し、各演算手段により各時比率に対応した信号に対して低周波成分を遮断するとともに積分を各々施し、さらに、各差分手段により制御信号と各演算手段で演算した信号とを各々差分する。そして、制御装置では、各コンバータ回路に対応した各駆動信号生成手段により各差分手段で差分した信号とランプ信号に基づいて駆動信号を各々生成し、生成した各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。この制御装置は、上記制御装置のように平均化手段を必要としないので、構成が簡素化する。 The control device includes a time ratio generation unit, a calculation unit, a difference unit, and a drive signal generation unit, corresponding to the plurality of converter circuits. In the control device, corresponding to each converter circuit, the time ratio generating means detects the time ratio of the drive signal for controlling the switching element of each converter circuit, and outputs a signal corresponding to the detected time ratio. Each is generated, each low-frequency component is cut off for each signal corresponding to each time ratio by each calculation means and integration is performed, and each control means and each signal calculated by each calculation means is each difference by each difference means. To do. Then, in the control device, each drive signal generation unit corresponding to each converter circuit generates a drive signal based on the signal and the ramp signal obtained by the difference unit, and the generated drive signal is used as a switching element of each converter circuit. To each output. Thus, in this control device as well as the above control device, the calculation corresponding to the phase ratio and the DC gain is performed on the signal corresponding to the time ratio, and the control signal is obtained using the calculated time ratio. Is corrected, the transfer function in the control device becomes the phase advance. As a result, in the switching power supply device, the phase advance of the entire system is realized and phase compensation is performed, and oscillation due to phase delay does not occur. Since this control device does not require an averaging means unlike the control device, the configuration is simplified.
本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における任意のコンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と演算手段で演算した信号との差分を算出する差分手段と、各コンバータ回路に対応して、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。 A control device for a switching power supply according to the present invention is a drive signal for controlling a switching element of a converter circuit corresponding to an arbitrary converter circuit in a multiphase switching power supply in which a plurality of converter circuits are connected in parallel. A time ratio generating means for detecting the time ratio and generating a signal corresponding to the time ratio and a signal corresponding to the time ratio of the drive signal generated by the time ratio generating means, and cutting off the low frequency component Calculation means for performing integration, control signal generation means for generating a control signal based on a difference value between a target voltage in the switching power supply apparatus and an output voltage detected by the switching power supply apparatus, and a control signal generated by the control signal generation means And a difference means for calculating a difference between the signal calculated by the calculation means and a difference means corresponding to each converter circuit. Signal and saw including a plurality of drive signal generating means for generating a drive signal based on the ramp signal, the duty ratio generating means, and detects the duty ratio of the driving signal generated by the drive signal generating means .
この制御装置は、複数のコンバータ回路に対応して、駆動信号生成手段を各々備えるとともに、複数のコンバータ回路のうちの任意の一つのコンバータ回路に対して時比率生成手段及び演算手段を備えている。そして、制御装置では、時比率生成手段により任意のコンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を生成し、演算手段によりその時比率に対応した信号に対して低周波成分を遮断するとともに積分を施す。さらに、制御装置では、差分手段により制御信号と演算手段で演算した信号とを差分する。そして、制御装置では、各コンバータ回路に対応した各駆動信号生成手段により差分手段で差分した信号とランプ信号に基づいて駆動信号を各々生成し、各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。特に、この制御装置は、時比率生成手段及び演算手段を一つだけで構成できるので、構成が簡素化する。 The control device includes drive signal generation means corresponding to the plurality of converter circuits, and also includes time ratio generation means and calculation means for any one of the plurality of converter circuits. . Then, in the control device, the time ratio generating means detects the time ratio of the drive signal for controlling the switching element of an arbitrary converter circuit, generates a signal corresponding to the detected time ratio, and the arithmetic means calculates the time ratio. The low frequency component is cut off and integrated for the signal corresponding to. Further, in the control device, the difference means makes a difference between the control signal and the signal calculated by the calculation means. In the control device, each drive signal generation unit corresponding to each converter circuit generates a drive signal based on the signal obtained by the difference unit and the ramp signal, and outputs each drive signal to the switching element of each converter circuit. To do. Thus, in this control device as well as the above control device, the calculation corresponding to the phase ratio and the DC gain is performed on the signal corresponding to the time ratio, and the control signal is obtained using the calculated time ratio. Is corrected, the transfer function in the control device becomes the phase advance. As a result, in the switching power supply device, the phase advance of the entire system is realized and phase compensation is performed, and oscillation due to phase delay does not occur. In particular, since this control device can be configured with only one duty ratio generating means and computing means, the configuration is simplified.
本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における任意のコンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と演算手段で演算した信号との差分を算出する差分手段と、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段と、任意のコンバータ回路以外の各コンバータ回路に対応して、駆動信号生成手段で生成した駆動信号に各コンバータ回路に応じて所定の遅延を施す一又は複数の遅延手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。 A control device for a switching power supply according to the present invention is a drive signal for controlling a switching element of a converter circuit corresponding to an arbitrary converter circuit in a multiphase switching power supply in which a plurality of converter circuits are connected in parallel. A time ratio generating means for detecting the time ratio and generating a signal corresponding to the time ratio and a signal corresponding to the time ratio of the drive signal generated by the time ratio generating means, and cutting off the low frequency component Calculation means for performing integration, control signal generation means for generating a control signal based on a difference value between a target voltage in the switching power supply apparatus and an output voltage detected by the switching power supply apparatus, and a control signal generated by the control signal generation means Difference means for calculating the difference between the signal calculated by the calculation means and the signal calculated by the difference means and the ramp signal. Corresponding to each converter circuit other than an arbitrary converter circuit, and one or a plurality of driving signals generated by the drive signal generating means with a predetermined delay according to each converter circuit. look including a delay means, when the ratio generation unit, and detects the duty ratio of the driving signal generated by the drive signal generating means.
この制御装置は、複数のコンバータ回路のうちの任意の一つのコンバータ回路に対して時比率生成手段、演算手段及び駆動信号生成手段を備えており、他のコンバータ回路に対して遅延手段を各々備えている。そして、制御装置では、時比率生成手段により任意のコンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を生成し、演算手段によりその時比率に対応した信号に対して低周波成分を遮断するとともに積分を施す。さらに、制御装置では、差分手段により制御信号と演算手段で演算した信号とを差分し、駆動信号生成手段により差分手段で差分した信号とランプ信号に基づいて駆動信号を生成する。そして、制御装置では、他のコンバータ回路に対応した各遅延手段により駆動信号生成手段で生成した駆動信号を各々遅延し、他のコンバータ回路に対応する駆動信号を各々生成し、各駆動信号を対応する各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。特に、この制御装置は、時比率生成手段及び演算手段を一つだけで構成できるので、構成が簡素化する。 The control device includes a time ratio generation unit, a calculation unit, and a drive signal generation unit for any one of the plurality of converter circuits, and includes a delay unit for each of the other converter circuits. ing. Then, in the control device, the time ratio generating means detects the time ratio of the drive signal for controlling the switching element of an arbitrary converter circuit, generates a signal corresponding to the detected time ratio, and the arithmetic means calculates the time ratio. The low frequency component is cut off and integrated for the signal corresponding to. Further, in the control device, the difference signal is used to make a difference between the control signal and the signal calculated by the calculation means, and the drive signal generation means generates a drive signal based on the difference signal and the ramp signal. In the control device, each delay means corresponding to another converter circuit delays the drive signal generated by the drive signal generation means, respectively, generates a drive signal corresponding to the other converter circuit, and corresponds each drive signal. Output to the switching element of each converter circuit. Thus, in this control device as well as the above control device, the calculation corresponding to the phase ratio and the DC gain is performed on the signal corresponding to the time ratio, and the control signal is obtained using the calculated time ratio. Is corrected, the transfer function in the control device becomes the phase advance. As a result, in the switching power supply device, the phase advance of the entire system is realized and phase compensation is performed, and oscillation due to phase delay does not occur. In particular, since this control device can be configured with only one duty ratio generating means and computing means, the configuration is simplified.
なお、所定の遅延を施すとは、マルチフェーズ方式によって他のコンバータ回路のスイッチング素子を位相をずらしてオンさせるために、駆動信号生成手段により生成された任意のコンバータ回路に対する駆動信号のオン期間(スイッチング素子をオンするための期間)をコンバータ回路毎に決められた一定時間づつ遅延させることである。 It should be noted that the predetermined delay means that an on period of a drive signal for any converter circuit generated by the drive signal generation means (in order to turn on the switching elements of other converter circuits by shifting the phase by the multiphase method) The period for turning on the switching element) is delayed by a predetermined time determined for each converter circuit.
本発明の上記スイッチング電源装置用制御装置では、複数の時比率生成手段で各々生成した時比率に基づいてランプ信号の初期値を生成する初期値生成手段を含む構成としてもよい。 The switching power supply controller according to the present invention may include an initial value generating unit that generates an initial value of the ramp signal based on the time ratios generated by the plurality of time ratio generating units.
複数のコンバータ回路に対応して時比率生成手段を各々備える制御装置では、初期値生成手段により各時比率生成手段で各々生成した時比率に基づいてランプ信号の初期値を生成し、駆動信号生成手段によりこの初期値が加味されたランプ信号及び制御信号に基づいて駆動信号を生成する。複数のコンバータ回路の各時比率は出力電圧に反映されるので、出力電圧が変動しているときには各コンバータ回路の時比率に差がある。そこで、各コンバータ回路の時比率に基づく初期値によって各ランプ信号をリセットすることによって、出力電圧の変動(ひいては、制御信号の変動)に沿って各ランプ信号の初期値が変動する。その結果、制御装置では、出力電圧が変動した場合でも、各コンバータ回路の駆動信号のオン期間の幅の差を抑制でき、コンバータ間の時比率のバランスをとることができる。したがって、コンバータ回路間の出力電流の差も抑制され、コンバータ回路間の電流バランスをとることができる。そのため、この制御装置では、コンバータ回路間の電流バランスの不均衡によって素子の経年劣化の促進や素子破壊等を防止でき、出力電流を検出する手段も必要ない。 In the control device having each of the time ratio generating means corresponding to the plurality of converter circuits, the initial value generating means generates the initial value of the ramp signal based on the time ratio generated by each of the time ratio generating means, and generates the drive signal. A drive signal is generated based on the ramp signal and the control signal with the initial value taken into account by the means. Since the respective time ratios of the plurality of converter circuits are reflected in the output voltage, there is a difference in the time ratios of the respective converter circuits when the output voltage varies. Therefore, by resetting each ramp signal with the initial value based on the time ratio of each converter circuit, the initial value of each ramp signal varies along with the variation of the output voltage (and hence the variation of the control signal). As a result, in the control device, even when the output voltage fluctuates, the difference in the width of the ON period of the drive signal of each converter circuit can be suppressed, and the time ratio between the converters can be balanced. Therefore, a difference in output current between the converter circuits is also suppressed, and a current balance between the converter circuits can be achieved. For this reason, in this control device, it is possible to prevent the deterioration of the elements over time due to the imbalance in the current balance between the converter circuits, the element destruction, and the like, and no means for detecting the output current is required.
本発明の上記スイッチング電源装置用制御装置では、初期値生成手段は、各時比率生成手段で生成した時比率を時間平均する複数の時間平均化手段と、任意の時間平均化手段で時間平均化した信号と複数の時間平均化手段で時間平均化した各信号から求めた値との差分を算出する初期値演算手段とを含む構成としてもよい。 In the switching power supply controller of the present invention, the initial value generating means includes a plurality of time averaging means for time averaging the time ratios generated by the respective time ratio generating means, and time averaging by an arbitrary time averaging means. It is good also as a structure containing the initial value calculating means which calculates the difference with the value calculated | required from each signal which carried out the time averaging by the several signal and the several time averaging means.
この制御装置では、各時間平均化手段により各時比率生成手段で生成した時比率を各々時間平均し、初期値演算手段により任意の時間平均化手段で時間平均化した信号と複数の時間平均化手段で時間平均化した各信号から求めた値との差分を各々算出し、この各差分値を各ランプ信号の初期値とする。なお、複数の時間平均化手段で時間平均化した各信号から求めた値としては、複数の時間平均化信号の最小値、最大値、平均値等である。 In this control device, the time ratio generated by each time ratio generating means by each time averaging means is time averaged, and the time averaged signal by an arbitrary time averaging means by the initial value calculating means and a plurality of time averages The difference from the value obtained from each signal averaged by the means is calculated, and each difference value is set as the initial value of each ramp signal. The values obtained from the signals averaged by the plurality of time averaging means are the minimum value, maximum value, average value, etc. of the plurality of time averaged signals.
本発明の上記スイッチング電源装置用制御装置では、時間平均化手段は、ローパスフィルタであると好適である。 In the switching power supply controller according to the present invention, it is preferable that the time averaging means is a low-pass filter.
この制御装置では、各時比率生成手段で生成した時比率をローパスフィルタに各々入力し、各ローパスフィルタにより過去に入力された時比率を平均化する。この制御装置では、ローパスフィルタの平均化機能を利用して簡単に時間平均化手段を構成することができる。 In this control device, the time ratios generated by the respective time ratio generating means are respectively input to the low-pass filters, and the time ratios input in the past by the respective low-pass filters are averaged. In this control device, the time averaging means can be configured easily using the averaging function of the low-pass filter.
本発明の上記スイッチング電源装置用制御装置では、時比率生成手段は、カウンタを含み、カウンタは、駆動信号のオン期間又はオフ期間を一定時間毎にカウントし、オン期間の立ち下がり時のカウント値又はオフ期間の立ち上り時のカウント値を次回のカウント時まで保持する構成としてもよい。 In the control device for a switching power supply according to the present invention, the time ratio generating means includes a counter, and the counter counts the on period or the off period of the drive signal at regular intervals, and the count value at the fall of the on period Alternatively, the count value at the rise of the off period may be held until the next count time.
この制御装置では、カウンタに制御装置から出力する駆動信号をフィードバックする。そして、制御装置では、カウンタにより駆動信号におけるスイッチング素子のオン期間又はオフ期間を制御装置のマスタクロック等の一定時間毎にカウントし、オン期間の立ち下がり時のカウント値又はオフ期間の立ち上り時のカウント値を次回のカウント時まで保持する。このカウント値が時比率に相当するので、この制御装置は、カウンタにより簡単に時比率生成手段を構成することができる。また、制御装置は、カウント値を次のカウント時まで保持するので、出力電圧が変動して制御信号が変動した場合でも、正しい時比率に対して各種演算を施すことができ、高精度な制御を行うことができる。 In this control device, the drive signal output from the control device is fed back to the counter. In the control device, the counter counts the ON period or OFF period of the switching element in the drive signal at regular intervals such as the master clock of the control device, and the count value at the fall of the ON period or at the rise of the OFF period The count value is held until the next count. Since this count value corresponds to the duty ratio, this control device can easily constitute the duty ratio generating means by the counter. In addition, the control device holds the count value until the next count time, so even if the output signal fluctuates and the control signal fluctuates, various calculations can be performed on the correct duty ratio, and high-precision control It can be performed.
本発明の上記スイッチング電源装置用制御装置では、ランプ信号は、カウンタでカウントしている信号とすると好適である。 In the switching power supply controller of the present invention, the ramp signal is preferably a signal counted by a counter.
この制御装置では、駆動信号生成手段においてランプ信号として時比率を生成するためのカウンタでカウントしている信号を利用して駆動信号を生成する。したがって、この制御装置では、時比率を検出とランプ信号の生成とを同一のカウンタで構成しているので、構成が簡素化する。 In this control device, a drive signal is generated by using a signal counted by a counter for generating a duty ratio as a ramp signal in the drive signal generating means. Therefore, in this control apparatus, since the detection of the duty ratio and the generation of the ramp signal are configured by the same counter, the configuration is simplified.
本発明の上記スイッチング電源装置用制御装置では、演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路としてもよい。 In the switching power supply device control device of the present invention, the calculation means may be a calculation circuit that combines a high-pass filter function and an integration function.
この制御装置では、ハイパスフィルタ機能と積分機能とを融合させた演算回路により時比率に対応した信号に対して低周波成分を遮断するとともに積分を施し、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施す。 In this control device, a low-frequency component is blocked and integrated with respect to a signal corresponding to a time ratio by an arithmetic circuit that combines a high-pass filter function and an integration function, and phase advance is performed on the signal corresponding to the time ratio. And an operation to ensure DC gain.
本発明の上記スイッチング電源装置用制御装置では、演算手段は、駆動信号の時比率に対応した信号に含まれる低周波成分を遮断するハイパスフィルタと、ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含む構成としてもよい。 In the switching power supply controller according to the present invention, the calculation means includes a high-pass filter that cuts off a low-frequency component included in a signal corresponding to a time ratio of the drive signal, and a signal in which the low-frequency component is cut off by the high-pass filter. It is good also as a structure containing the integration means to integrate.
この制御装置では、ハイパスフィルタによって時比率に対応した信号に含まれる低周波成分を遮断し、積分手段によりその低周波成分を遮断した信号を積分し、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施す。 In this control device, the low-frequency component included in the signal corresponding to the time ratio is cut off by the high-pass filter, the signal that cut off the low-frequency component is integrated by the integrating means, and the phase advance is performed with respect to the signal corresponding to the time ratio. And an operation to ensure DC gain.
本発明によれば、マルチフェーズ方式のスイッチング電源装置における位相を補償し、出力電圧が発振することを防止することができる。 ADVANTAGE OF THE INVENTION According to this invention, the phase in the switching power supply device of a multiphase system can be compensated, and it can prevent that an output voltage oscillates.
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置の実施の形態を説明する。 Embodiments of a switching power supply control device according to the present invention will be described below with reference to the drawings.
本実施の形態では、本発明に係るスイッチング電源装置用制御装置を、二つのコンバータ回路を並列接続したマルチフェーズ方式のスイッチング電源装置のコントローラICに適用する。本実施の形態に係るコンバータ回路は、降圧型のDC/DCコンバータである。本実施の形態に係るコントローラICは、高速で処理を行うデジタル制御式であり、電圧モード制御により二つのコンバータ回路をフィードバック制御する。本実施の形態に係るコントローラICには、位相補償を行うための構成の違いにより4つの実施の形態があり、第1の実施の形態が請求項2に対応し、第2の実施の形態が請求項3に対応し、第3の実施の形態が請求項4に対応し、第4の実施の形態が請求項5に対応し、特に、第1の実施の形態及び第2の実施の形態に係るコントローラICには電流バランス(時比率バランス)を行うための構成も付加している。 In the present embodiment, the switching power supply controller according to the present invention is applied to a controller IC of a multiphase switching power supply in which two converter circuits are connected in parallel. The converter circuit according to the present embodiment is a step-down DC / DC converter. The controller IC according to the present embodiment is a digital control type that performs processing at high speed, and feedback-controls two converter circuits by voltage mode control. The controller IC according to the present embodiment has four embodiments depending on the configuration for performing phase compensation. The first embodiment corresponds to claim 2 and the second embodiment is Corresponding to claim 3, the third embodiment corresponds to claim 4, the fourth embodiment corresponds to claim 5, and in particular, the first embodiment and the second embodiment. A configuration for performing current balance (time ratio balance) is also added to the controller IC.
図1を参照して、本実施の形態に係るスイッチング電源装置1の構成について説明する。図1は、本実施の形態に係るスイッチング電源装置の構成図である。
With reference to FIG. 1, the configuration of switching
スイッチング電源装置1は、電源Pの直流の入力電圧VIを直流の出力電圧VO(<VI)に変換する電源回路であり、様々な用途で使用でき、例えば、VRM[Voltage Regulator Module]で使用される。また、スイッチング電源装置1は、PWM制御によりスイッチング素子をオン/オフするスイッチングレギュレータである。入力電圧VIは、可変であり、入力電圧範囲(例えば、5〜12V)が設定されている。出力電圧VOは、負荷Lに応じて一定の目標電圧(例えば、1V)が設定されている。負荷Lは、例えば、コンピュータやルータ等の通信機器などのCPU、MPU、DSPが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
The switching
また、スイッチング電源装置1は、出力電圧のリップルを抑制するために、マルチフェーズ方式である。そのため、スイッチング電源装置1は、第1コンバータ回路2と第2コンバータ回路3とが並列に接続されている。そして、スイッチング電源装置1では、この二つのコンバータ回路2,3のスイッチング素子を、一つのコントローラIC4によって各コンバータ回路2,3のスイッチング素子のオンするタイミングをずらしてスイッチング制御している。
In addition, the switching
各コンバータ回路2,3は、同一の構成であり、主な構成として、FET等の2個のスイッチング素子10,11又はスイッチング素子12,13、インダクタ14又はインダクタ15、二つの回路で共有されるコンデンサ16を備えている。第1コンバータ回路2では、第1スイッチング素子10がコントローラIC4からの第1PWM信号PS1がハイ信号(オン期間)のときにオンし、第2スイッチング素子11が第1PWM信号PS1がロー信号(オフ期間)のときにオンする。また、第2コンバータ回路3では、第1スイッチング素子12がコントローラIC4からの第2PWM信号PS2がハイ信号(オン期間)のときにオンし、第2スイッチング素子13が第2PWM信号PS2がロー信号(オフ期間)のときにオンする。インダクタ14(15)及びコンデンサ16は、平滑回路を構成する。スイッチング素子10,11(12,13)のスイッチング動作によって振幅が入力電圧VIに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラIC4では、出力電圧VOが目標電圧となるようにデジタルの出力電圧VOに基づいて電圧モード制御によりPWM信号PS1,PS2を生成し、スイッチング素子10〜13のオン/オフを制御する。
The
図2、図13及び図14を参照して、第1の実施の形態に係るコントローラIC4Aの構成について説明する。図2は、第1の実施の形態に係るコントローラICの構成図である。図13は、図2のコントローラICにおける時比率検出及びPWM信号生成のタイミングチャートであり、(a)がマスタクロックであり、(b)が第1カウンタ信号及び第2カウンタ信号と補正制御信号であり、(c)が第1PWM信号であり、(d)が第1オンタイミング信号であり、(e)が第2PWM信号であり、(f)が第2オンタイミング信号であり、(g)が保持される第1パルス幅であり、(h)が保持される第2パルス幅である。図14は、図2のコントローラICにおける時比率バランスのタイミングチャートであり、(a)が第1カウンタ信号及び第2カウンタ信号と補正制御信号であり、(b)が第1PWM信号であり、(c)が第2PWM信号であり、(d)が保持される第1パルス幅であり、(e)が保持される第2パルス幅であり、(f)が第1カウンタ信号に対する第1初期値であり、(g)が第2カウンタ信号に対する第2初期値である。
The configuration of the
コントローラIC4Aは、マスタクロック(例えば、10MHz〜100MHz)に基づいて動作するデジタル回路であり、二つのコンバータ回路2,3を電圧モード制御する。コントローラIC4Aでは、P制御によるフィードバック制御により、A/D変換されたデジタルの出力電圧VOと目標電圧VRから制御信号CSを生成し、制御信号CSと第1カウンタ信号(ランプ信号)CT1とに基づいて第1PWM信号PS1を生成するとともに制御信号CSと第2カウンタ信号(ランプ信号)CT2とに基づいて第2PWM信号PS2を生成する。特に、コントローラIC4Aでは、位相補償と直流利得確保を実現するために、生成したPWM信号PS1、PS2をマイナループによって各々フィードバックし、PWM信号PS1,PS2のパルス幅(時比率)D1,D2に所定の演算を各々施した位相補償信号IE1,IE2の平均化信号AVにより制御信号CSを補正する。さらに、コントローラIC4Aでは、PWM信号PS1,PS2の時比率のバランス(ひいては、コンバータ回路2,3間での出力電流のバランス)をとるために、PWM信号PS1,PS2のパルス幅D1,D2に基づいてカウンタ信号(ランプ信号)CT1,CT2の初期値CI1,CI2を生成する。そのために、コントローラIC4Aは、カウンタ20,20、演算回路21,21、平均化回路22、減算器23、乗算器24、減算器25、コンパレータ26,26、RSフリップフロップ27,27及び初期値生成回路28を備えている。コントローラIC4Aは、二つのコンバータ回路2,3に対してPWM信号PS1,PS2を各々生成するために、各コンバータ回路2,3に対応してカウンタ20、演算回路21、コンパレータ26、RSフリップフロップ27が各々設けられている。なお、以下の説明におけるハイ信号はコントローラIC4Aを電源電圧(例えば、5V)等が設定され、ロー信号は0Vが設定される。
The
第1の実施の形態では、カウンタ20,20が特許請求の範囲に記載する複数の時比率生成手段に相当し、演算回路21,21が特許請求の範囲に記載する複数の演算手段に相当し、平均化回路22が特許請求の範囲に記載する平均化手段に相当し、減算器23及び乗算器24が特許請求の範囲に記載する制御信号生成手段に相当し、減算器25が特許請求の範囲に記載する差分手段に相当し、コンパレータ26,26及びRSフリップフロップ27,27が特許請求の範囲に記載する複数の駆動信号生成手段に相当し、初期値生成回路28が特許請求の範囲に記載する初期値生成手段に相当する。
In the first embodiment, the
カウンタ20は、第1PWM信号PS1の時比率である第1パルス幅D1又は第2PWM信号PS2の時比率である第2パルス幅D2を検出するとともに、コンパレータ26に入力させるランプ信号である第1カウンタ信号CT1又は第2カウンタ信号CT2を生成する。そのために、カウンタ20には、コントローラIC4Aで生成している第1PWM信号PS1又は第2PWM信号PS2、第1オンタイミング信号OT1又は第2オンタイミング信号OT2、初期値生成回路28で生成した第1初期値CI1又は第2初期値CI2及びマスタクロックMCが入力される。
The
カウンタ20では、オンタイミング信号OT1,OT2がハイ信号のときにカウンタ信号CT1,CT2を初期値CI1,CI2にリセットし、PWM信号PS1,PS2がハイ信号のときにはマスタクロックMCの一周期毎にカウントアップする(図13(a)〜(f)及び図14(a)〜(c)参照)。そして、カウンタ20では、PWM信号PS1,PS2がハイ信号からロー信号に立ち下がるとカウントアップを停止し、PWM信号PS1,PS2がロー信号のときにはカウントアップ値をホールドする(図13(a)〜(f)及び図14(a)〜(c)参照)。カウンタ20では、カウントアップ値を各レジスタ(図示せず)にパルス幅D1,D2として保持する(図13(b),(g),(h)及び図14(a),(d),(e)参照)。この各レジスタに保持しているパルス幅D1,D2は、演算回路21,21及び初期値生成回路28に各々読み出される。ちなみに、パルス幅D1,D2は、PWM信号PS1,PS2の周期が一定であるので、PWM信号PS1,PS2の一周期に占める第1スイッチング素子10,12をオンさせる期間の割合を示し、時比率に相当する。なお、図13は第1初期値CI1及び第2初期値CI2が共に0の場合であり、図14は第1初期値CI1が所定の値を有し、第2初期値CI2が0の場合である。
The
第1オンタイミング信号OT1は、分周器(図示せず)によってマスタクロックMCを分周した信号であり、第1PWM信号PS1の一周期(第1コンバータ回路2のスイッチング周期)を規定する信号であり、第1PWM信号PS1のロー信号からハイ信号への立ち上りを規定するパルスをハイ信号(マスタクロックMCの一周期分)で出力する(図13(d)参照)。第2オンタイミング信号OT2は、分周器によってマスタクロックMCを分周した信号であり、第2PWM信号PS2の一周期(第2コンバータ回路3のスイッチング周期)を規定する信号であり、第2PWM信号PS2のロー信号からハイ信号への立ち上りを規定するパルスをハイ信号(マスタクロックMCの一周期分)で出力する(図13(f)参照)。第1PWM信号PS1と第2PWM信号PS2とは、同一周期であり、オンするタイミングの位相が180°ずれている。PWM信号PS1,PS2の周波数は、例えば、100kHz〜1MHzであり、コンバータ回路2,3におけるスイッチング周波数に相当する。
The first on-timing signal OT1 is a signal obtained by dividing the master clock MC by a frequency divider (not shown), and is a signal that defines one cycle of the first PWM signal PS1 (the switching cycle of the first converter circuit 2). Yes, a pulse defining the rising of the first PWM signal PS1 from a low signal to a high signal is output as a high signal (one cycle of the master clock MC) (see FIG. 13D). The second on-timing signal OT2 is a signal obtained by dividing the master clock MC by the frequency divider, is a signal that defines one cycle of the second PWM signal PS2 (the switching cycle of the second converter circuit 3), and the second PWM signal A pulse that defines the rise of PS2 from a low signal to a high signal is output as a high signal (one cycle of the master clock MC) (see FIG. 13F). The first PWM signal PS1 and the second PWM signal PS2 have the same cycle, and the phase of the turn-on timing is shifted by 180 °. The frequency of the PWM signals PS1 and PS2 is, for example, 100 kHz to 1 MHz, and corresponds to the switching frequency in the
演算回路21は、位相進みと直流利得確保を実現するために、二次のハイパスフィルタと積分器とを融合させた演算回路となっている。演算回路21では、各レジスタから時比率である第1パルス幅D1又は第2パルス幅D2を読み出し、第1パルス幅D1又は第2パルス幅D2に対して低周波成分を遮断するとともに積分を施し、第1位相補償信号IE1又は第2位相補償信号IE2を平均化回路22に出力する。このように、演算回路21において積分器を備えることによって、コントローラIC4Aの伝達関数が位相進みとなり、スイッチング電源装置1全体の位相補償を実現することができる。さらに、演算回路21において二次のハイパスフィルタで低周波成分を遮断することによって、積分された値が飽和(無限大に発散)することを防止することができる。
The
演算回路21は、図3に示すように、遅延器であるDフリップフロップ21a〜21c、乗算係数が(b1+b2)の乗算器21d、乗算係数が(b1*b2)の乗算器21e、加算器21fを有している。演算回路21の回路構成は、以下の式(1)により表される伝達関数H(Z)に基づいて構成されている。図3は、図2の演算回路の詳細回路構成図である。
As shown in FIG. 3, the
平均化回路22は、演算回路21,21から第1位相補償信号IE1と第2位相補償信号IE2が入力され、その二つの位相補償信号IE1,IE2を平均化し、平均化信号AVを減算器25に出力する。そのために、平均化回路22は、二つの乗算器22a,22a及び加算器22bを備えている。各乗算器22aは、各演算回路21からの第1位相補償信号IE1又は第2位相補償信号IE2に利得1/2を乗算し、その乗算値を加算器22bに出力する。加算器22bは、二つの乗算器22a,22aからの各乗算値を加算し、その加算値を平均化信号AVとして出力する。
The averaging
減算器23は、目標電圧VRと出力電圧VOが入力され、目標電圧VRから出力電圧VOを減算し、その減算値(VR−VO)を減算信号VSとして乗算器24に出力する。
乗算器24は、減算信号VSが入力され、その減算信号VSにP制御の利得Gを乗算し、その乗算値G(VR−VO)を制御信号CSとして減算器25に出力する。
The
減算器25は、制御信号CSと平均化信号AVとが入力され、制御信号CSから平均化信号AVを減算し、その減算値(CS−AV)を補正制御信号RCSとして各コンパレータ26,26に各々出力する。
The
コンパレータ26は、ランプ信号である第1カウンタ信号CT1又は第2カウンタ信号CT2が補正制御信号RCSに達するか否かを判定する。そのために、コンパレータ26には、反転入力端子に補正制御信号RCSが入力され、非反転入力端子に第1カウンタ信号CT1又は第2カウンタ信号CT2が入力される。コンパレータ26では、補正制御信号RCSとカウンタ信号CT1,CT2とを比較し、カウンタ信号CT1、CT2が補正制御信号RCSに達するまではロー信号とし、カウンタ信号CT1,CT2が補正制御信号RCSに達するとハイ信号とする(図13(a)参照)。そして、コンパレータ26では、その出力信号を第1コンパレータ信号CO1又は第2コンパレータ信号CO2としてRSフリップフロップ27,27に各々出力する。
The
RSフリップフロップ27は、第1PWM信号PS1又は第2PWM信号PS2を生成する。そのために、RSフリップフロップ27には、第1コンパレータ信号CO1又は第2コンパレータ信号CO2と第1オンタイミング信号OT1又は第2オンタイミング信号OT2が入力される。第1PWM信号PS1を生成するRSフリップフロップ27では、第1オンタイミング信号OT1がハイ信号になるとロー信号からハイ信号に切り換えてハイ信号を保持し、第1コンパレータ信号CO1がハイ信号になるとハイ信号からロー信号に切り換えてロー信号を保持し、その所定のパルス幅を有する第1PWM信号PS1を出力する(図13(c),(d)参照)。第2PWM信号PS2を生成するRSフリップフロップ27では、第2オンタイミング信号OT2がハイ信号になるとロー信号からハイ信号に切り換えてハイ信号を保持し、第2コンパレータ信号CO2がハイ信号になるとハイ信号からロー信号に切り換えてロー信号を保持し、その所定のパルス幅を有する第2PWM信号PS2を出力する(図13(e),(f)参照)。
The RS flip-
初期値生成回路28は、第1PWM信号PS1と第2PWM信号PS2とにおける時比率のバランス(ひいては、コンバータ回路2,3間の出力電流のバランス)をとるために、第1カウンタ信号CT1及び第2カウンタ信号CT2をリセットする際の第1初期値CI1及び第2初期値CI2を生成する。そのために、初期値生成回路28は、二つのローパスフィルタ28a,28a及び演算部28bを備えている。
The initial
なお、本実施の形態では、ローパスフィルタ28aが特許請求の範囲に記載する時間平均化手段に相当し、演算部28bが特許請求の範囲に記載する初期値演算手段に相当する。
In the present embodiment, the low-
各ローパスフィルタ28aでは、各レジスタに保持されている時比率である第1パルス幅D1又は第2パルス幅D2を読み出し、第1パルス幅D1又は第2パルス幅D2を時間平均する(図14(d)、(e)参照)。そして、演算部28bでは、第1パルス幅D1の時間平均値と第2パルス幅D2の時間平均値から小さい値の時間平均値を選択する。さらに、演算部28bでは、第1パルス幅D1の時間平均値から選択した小さい時間平均値を減算し、第1初期値CI1を算出する(図14(f)参照)。この第1初期値CI1は、レジスタに保持され、第1カウンタ信号CT1をリセットする際のリセット値となる。また、演算部28bでは、第2パルス幅D2の時間平均値から選択した小さい時間平均値を減算し、第2初期値CI2を算出する(図14(g)参照)。この第2初期値CI2は、レジスタに保持され、第2カウンタ信号CT2をリセットする際のリセット値となる。ちなみに、時間平均値が小さいパルス幅(時比率)に対応するカウンタ信号のリセット値は0なり、時間平均値が大きいパルス幅(時比率)に対応するカウンタ信号のリセット値は所定の値(プラス値)を有することになり、二つの時間平均値が等しい場合には二つのカウンタ信号のリセット値は共に0になる。
Each low-
ここで、図4を参照して、コントローラIC4Aにおいて位相進みが実現される原理について説明しておく。図5は、帰還ループで帰還する制御回路の一例を示す図である。なお、他の実施の形態に係るコントローラIC4B,4C,4Dでも、この原理によって位相進みが実現される。
Here, with reference to FIG. 4, the principle of realizing phase advance in the
図4に示す制御回路30は、コントローラIC4Aと同様に構成されており、PWM信号PS1、PS2の時比率の積分値を帰還ループでフィードバックする制御回路の一例を示すものである。制御回路30は、伝達関数が−Gである乗算器31、伝達関数がGdである積分器32、伝達関数がkdである乗算器33及び加算器34を備える。この制御回路30の伝達関数Gc(Z)は、制御回路30に入力されるスイッチング電源装置1の出力電圧の変化量ΔVと制御回路30から出力される時比率の変化量ΔDの比として求められ、以下に示す式(2)によって表される。また、積分器32の伝達関数Gd(Z)は、以下に示す式(3)によって表される。
The
このことは、図5及び図6に示す制御回路30における伝達関数Gcのゲイン特性及び位相特性からも判る。ここでは、制御回路30における伝達関数Gcを、乗算器31の伝達関数であるGを1として算出している。図5は、図4の制御回路における伝達関数のゲイン特性を示す図である。図6は、図4の制御回路における伝達関数の位相特性を示す図である。なお、ゲイン特性を示す図では、縦軸がゲイン[dB]であり、横軸は周波数[Hz]である。また、位相特性を示す図では、縦軸が位相[°]であり、横軸は周波数[Hz]である。
This can also be seen from the gain characteristic and phase characteristic of the transfer function Gc in the
図5に示すように、制御回路30における伝達関数Gcのゲインは、−20[dB/dec]の割合で減少している。これは、制御回路30の伝達関数Gcが、周波数に比例していることに起因している。
As shown in FIG. 5, the gain of the transfer function Gc in the
図6に示すように、制御回路30における伝達関数Gcの位相は、所定の周波数(図6では、10kHz付近)よりも低い周波数帯域で90°となる。これは、制御回路30における伝達関数Gcの位相が、90°の位相進みであることを示す。
As shown in FIG. 6, the phase of the transfer function Gc in the
以上のことから、コントローラIC4Aは、帰還ループにある演算回路21に積分器を融合しているため、制御回路30と同様に、その伝達関数が一次のハイパスフィルタの伝達関数として表され、90°の位相進みを実現することが可能となる。
From the above, since the
ところで、制御回路30における伝達関数Gcのゲインは、−20dB/decの割合で減少している。このことは、制御回路30における伝達関数Gcの直流利得は、理論上−∞dBになることを示している。直流利得は、周波数を限りなく0に近づけたときの伝達関数のゲインの値である。一般に、制御回路を含む系全体の直流利得は、20〜60dB程度は必要であるとされている。したがって、系全体の直流利得が、20〜60dB程度になるように回路を設計する必要がある。そこで、コントローラIC4Aでは、演算回路21に二次のハイパスフィルタを融合させることによって、帰還ループによる帰還信号の低周波成分を遮断してゲインの低下を防止している。なお、他の実施の形態に係るコントローラIC4B,4C,4Dでも、演算回路の二次のハイパスフィルタによって直流利得を確保している。
By the way, the gain of the transfer function Gc in the
図7〜図12を参照して、コントローラIC4A及びコンバータ回路2,3並びにスイッチング電源装置1における伝達関数のゲイン特性及び位相特性について説明する。スイッチング電源装置1の入力電圧VIは、10Vに設定されていることとする。また、コントローラIC4Aにおける伝達関数を、乗算器24の伝達関数であるGが1として算出している。図7は、図1のコンバータ回路における伝達関数のゲイン特性を示す図である。図8は、図1のコンバータ回路における伝達関数の位相特性を示す図である。図9は、図1のコントローラICにおける伝達関数のゲイン特性を示す図である。図10は、図1のコントローラICにおける伝達関数の位相特性を示す図である。図11は、図1のスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。図12は、図1のスイッチング電源装置全体における伝達関数の位相特性を示す図である。なお、他の実施の形態に係るコントローラIC4B,4C,4D及びこれらコントローラICに制御されるコンバータ回路2,3並びにスイッチング電源装置1についても、ここで説明する伝達関数のゲイン特性及び位相特性と同様の特性が得られる。
The gain characteristics and phase characteristics of the transfer function in the
図7及び図8を参照して、コントローラIC4Aを含まないコンバータ回路2,3における伝達関数のゲイン特性及び位相特性を説明する。図7に示すように、コンバータ回路2,3における伝達関数のゲインの最大値(共振値)は、コンバータ回路2,3のLC共振周波数である15kHzに現れる。また、ゲインが0dBとなるゼロクロス周波数は、55kHzである。また、図8に示すように、コンバータ回路2,3における伝達関数の位相は、ゼロクロス周波数である55kHzにおいて−175°となる。したがって、コンバータ回路2,3の位相余裕は5°となり、位相余裕としては非常に小さな値である。そのため、出力電圧の検出系の遅れ等により位相が180°になり、出力電圧VOが発振してしまう可能性がある。そこで、コントローラIC4Aでは、演算回路21の積分機能によって位相を進ませている。
With reference to FIGS. 7 and 8, the gain characteristic and phase characteristic of the transfer function in the
図9及び図10を参照して、コントローラIC4Aにおける伝達関数のゲイン特性及び位相特性について説明する。図9及び図10に示すように、コントローラIC4Aの伝達関数のゲイン特性及び位相特性は、図5及び図6に示す積分器のみの場合における各特性のうち、演算回路21に融合される二次のハイパスフィルタにより低周波成分が遮断される周波数領域において、ゲイン0dB、位相0°に各々戻ることになる。なお、直流利得が不足している場合には、乗算器24の伝達関数であるGを低周波数領域で高いゲインをもつ伝達関数とすることにより、必要な直流利得を得ることができる。
The gain characteristic and phase characteristic of the transfer function in the
図11及び図12を参照して、コントローラIC4Aを含むスイッチング電源装置1全体における伝達関数のゲイン特性及び位相特性について説明する。図11、図12に示す各特性は、図7、図8に示すコンバータ回路2,3における伝達関数と図9、図10に示すコントローラIC4Aにおける伝達関数とを掛け合わせた伝達関数のゲイン特性及び位相特性である。図11に示すように、スイッチング電源装置1全体における伝達関数のゲインが0dBとなるゼロクロス周波数は、35kHzである。また、図12に示すように、スイッチング電源装置1全体における伝達関数の位相は、ゼロクロス周波数である35kHzにおいて−130°となる。したがって、スイッチング電源装置1全体の位相余裕は50°となり、スイッチング電源装置1は全体として安定な制御系となる。また、図11に示すように、直流利得が20dBであるので、スイッチング電源装置1全体としての定常偏差も減少する。
With reference to FIG.11 and FIG.12, the gain characteristic and phase characteristic of a transfer function in the switching
このように、コントローラIC4Aの帰還ループに含まれる演算回路21,21に積分器と二次のハイパスフィルタを融合することによって、コントローラIC4Aの伝達関数が位相進みとなり、さらに、直流利得も確保される。そのため、スイッチング電源装置1における位相を補償することができる。
In this way, by integrating the integrator and the second-order high-pass filter into the
ここで、カウンタ信号CT1,CT2をリセットする際に共に0でリセットするのではなく、初期値CI1,CI2でリセットすると二つのコンバータ回路2,3間の出力電流のバランスをとることができる原理について説明しておく。二つのコンバータ回路2,3間の出力電流のバランス(第1PWM信号PS1と第2PWM信号PS2との時比率のバランス)が不均衡になるのは、コンバータ回路2,3自身のスイッチング等の影響により出力電圧VOがPWM信号PS1,PS2の周期に対応して変動することに起因する。というのは、出力電圧VOが周期的に変動すると、制御信号CSも周期的に変動する。そのため、二つのコンパレータのうちの一方のコンパレータではランプ信号が制御信号CSの小さい値のときに到達するので、その小さい値に到達するまでの時間が短く、PWM信号の時比率が常に小さくなる。また、他方のコンパレータではランプ信号が制御信号CSの大きい値のときに到達するので、その大きな値に到達するまでの時間が長くなり、PWM信号の時比率が常に大きくなる。したがって、PWM信号PS1、PS2の各時比率が常に小さい値と大きい値となり、コンバータ回路2,3間の出力電流のバランスが不均衡になる。
Here, the principle that the output currents between the two
そこで、コントローラIC4Aでは、二つのPWM信号PS1、PS2の時比率(パルス幅D1,D2)の時間平均値を求め、その時間平均値の大きい方のコンパレータ回路のPWM信号を生成するためのカウンタ信号(ランプ信号)のリセット値(初期値)を0より大きい所定の値とする。時比率の時間平均値が大きいということは、カウンタ信号が制御信号CS(実際には、補正制御信号RCS)が大きな値になるまで到達していないことに相当する。そこで、時比率の時間平均値の大きい方のコンバータ回路に対するPWM信号の生成おいて、カウンタ信号のリセット値を0より大きくし、カウンタ信号が補正制御信号RCSの大きな値に到達するまでの時間を短くし、PWM信号の時比率を小さくする。このように、一方のコンバータ回路における時比率を小さくすることによって、他方のコンバータ回路における時比率と均衡がとれ、コンバータ回路2,3間の出力電流のバランスがとれる。
Therefore, the
なお、コントローラIC4Aでは時比率の時間平均値の大きい方のコンバータ回路に対するPWM信号の生成おいてカウンタ信号のリセット値を0より大きな値にしたが、時比率の時間平均値の小さい方のコンバータ回路に対するPWM信号の生成おいてカウンタ信号のリセット値を0より小さな値にしてもよいし、あるいは、二つのPWM信号の生成において一方のカウンタ信号のリセット値を0より大きな値にするとともに他方のカウンタ信号のリセット値を0より小さな値にしてもよい。
In the
図1、図2、図13、図14を参照して、コントローラIC4A及びコンバータ回路2,3並びにスイッチング電源装置1の動作を説明する。
The operation of the
スイッチング電源装置1には、入力電圧VIが入力される。すると、各コンバータ回路2,3では、コントローラIC4AからのPWM信号PS1、PS2に基づいて第1スイッチング素子10,12が交互にオンし、第1スイッチング素子10がオンのときに第2スイッチング素子11がオフし、第1スイッチング素子12がオンのときに第2スイッチング素子13がオフする。さらに、各コンバータ回路2,3では、インダクタ14又はインダクタ15及びコンデンサ16で第1スイッチング素子10又は第1スイッチング素子12のオン期間にパルスとなって出力する入力電圧VIを平均化し、電圧VOを出力する。このように、スイッチング電源装置1では、二つのコンバータ回路2,3をマルチフェーズ方式で制御しているので、各コンバータ回路2,3における電流のリップルが小さくなり、出力電圧VOのリップルが小さくなる。
An input voltage V I is input to the switching
コントローラIC4Aでは、目標電圧VRから出力電圧VOを減算し、その減算値に利得Gを乗算して制御信号CSを生成する。また、コントローラIC4Aでは、生成した二つのPWM信号PS1、PS2のパルス幅D1,D2を各々検出し、その各パルス幅D1,D2に対して積分と低周波成分の遮断の演算を施し、位相補償信号IE1,IE2を各々求める。さらに、コントローラIC4Aでは、二つの位相補償信号IE1,IE2を平均化し、平均化信号AVを求める。そして、コントローラIC4Aでは、制御信号CSから平均化信号AVを減算し、補正制御信号RCSを生成する。また、コントローラIC4Aでは、パルス幅D1,D2を検出する際のカウントアップを利用して、ランプ信号であるカウンタ信号CT1、CT2を各々生成する。そして、コントローラIC4Aでは、補正制御信号RCSと第1カウンタ信号CT1とを比較し、第1カウンタ信号CT1が補正制御信号RCSを超えない期間をハイ信号とする第1PWM信号PS1を生成する(図13(b)、(c)参照)。また、コントローラIC4Aでは、補正制御信号RCSと第2カウンタ信号CT2とを比較し、第2カウンタ信号CT2が補正制御信号RCSを超えない期間をハイ信号とする第2PWM信号PS2を生成する(図13(b)、(e)参照)。第1PWM信号PS1と第2PWM信号PS2とは、そのハイ信号の立ち上りが第1オンタイミング信号OT1、第2オンタイミング信号OT2によって各々規定され、その位相が180°ずれている。このように、コントローラIC4Aでは、帰還ループにおいて各コンバータ回路2,3の各時比率(パルス幅D1,D2)に対して積分及び低周波成分遮断を施し、その各演算値の平均値によって制御信号CSを補正することによって、位相を90°進ませ、直流利得も確保している。
In the
また、コントローラIC4Aでは、レジスタに保持されているパルス幅D1,D2を各々時間平均し、その二つの時間平均値の小さい時間平均値を選択する(図14(d)、(e)参照)。そして、コントローラIC4Aでは、第1パルス幅D1の時間平均値から選択した小さい時間平均値を減算して第1初期値CI1を求め、第2パルス幅D2の時間平均値から選択した小さい時間平均値を減算して第2初期値CI2を求める(図14(f)、(g)参照)。そして、コントローラIC4Aでは、第1オンタイミング信号OT1のハイ信号のときに第1カウンタ信号CT1を第1初期値CI1でリセットし、第2オンタイミング信号OT2のハイ信号のときに第2カウンタ信号CT2を第2初期値CI2でリセットする(図14(a)参照)。図14(a)の例では、第1初期値CI1が所定の値を有し、第2初期値が0である。このように、コントローラIC4Aでは、各コンバータ回路2,3の各時比率(パルス幅D1,D2)の時間平均値の差によってカウンタ信号CT1,CT2を初期化することによって、PWM信号PS1,PS2の各時比率の差を抑制し、コンバータ回路2,3間の出力電流の不均衡を防止している。
In the
コントローラIC4Aによれば、帰還ループにある演算回路21,21における積分機能及びハイパスフィルタ機能によって、90°の位相進みを実現するとともに、直流利得も確保することができる。その結果、各コンバータ回路2,3において位相が補償されるとともに直流利得も確保され、スイッチング電源装置1全体としての位相も補償されるとともに直流利得も確保される。そのため、スイッチング電源装置1では、位相遅れが180°に達することはなく、出力電圧VOが発振しない。特に、コントローラIC4Aでは、各時比率(パルス幅D1,D2)から求めた位相補償信号IE1,IE2を平均化し、その平均化信号AVによって制御信号CSを補正する構成とすることにより、高い周波数領域まで位相補償が可能である。
According to the
また、コントローラIC4Aでは、初期値生成回路28で生成した初期値CI1,CI2で各カウンタ信号CT1,CT2をリセットすることによって、時比率のバランスをとることができる。その結果、コンバータ回路2,3間の出力電流の不均衡が抑制され、スイッチング電源装置1における出力電流のバランスをとることができる。そのため、出力電流の不均衡によって素子が破壊する等の素子異常がなくなり、出力電流を検出する手段無しで出力電流のバランスをとることができる。
The
また、コントローラIC4Aでは、カウンタ20において検出した時比率(パルス幅D1,D2)を各レジスタで保持するので、時比率を検出してから読み出すまでに所定の時間差があっても時比率の値としては変わらない。したがって、コントローラIC4Aでは、演算回路21や初期値生成回路28で時比率を利用して演算を行うが、常に正確な時比率により、高精度な演算を行うことができる。ちなみに、時比率に相当する値としてPWM信号の立ち下がりのときの制御信号の値を用いる場合、出力電圧の変動によって制御信号が変動するので、所定の時間差により時比率の値が変わることになる。
In the
また、コントローラIC4Aでは、時比率(パルス幅D1,D2)を検出するためのカウンタ20によってランプ信号(カウンタ信号CT1,CT2)も生成するので、ランプ信号を生成する手段を別に必要とせず、構成が簡素化する。さらに、コントローラIC4Aでは、演算回路21において積分器とハイパスフィルタとを融合させているので、積分器とハイパスフィルタとを別体で構成する必要がなく、構成が簡素化する。
Further, in the
図15を参照して、第2の実施の形態に係るコントローラIC4Bの構成について説明する。図15は、第2の実施の形態に係るコントローラICの構成図である。なお、第2の実施の形態に係るコントローラIC4Bでは、第1の実施の形態に係るコントローラIC4Aと同様の構成要素について同一の符号を付し、その説明を省略する。
With reference to FIG. 15, the configuration of a
コントローラIC4Bは、第1の実施の形態に係るコントローラIC4Aとほぼ同様のコントローラICであるが、コントローラIC4Aより構成を簡素化するために、位相補償信号IE1,IE2による制御信号CSの補正方法が異なる。つまり、コントローラIC4Bでは、位相補償信号IE1,IE2の平均化信号AVで制御信号CSを補正するのではなく、各位相補償信号IE1,IE2によって制御信号CSを各々補正する。そのために、コントローラIC4Bは、カウンタ20,20、演算回路21,21、減算器23、乗算器24、減算器40,40、コンパレータ26,26、RSフリップフロップ27,27及び初期値生成回路28を備えている。コントローラIC4Bでは、二つのコンバータ回路2,3に対してPWM信号PS1,PS2を各々生成するために、各コンバータ回路2,3に対応してカウンタ20、演算回路21、コンパレータ26、RSフリップフロップ27及び減算器40が各々設けられている。
The
第2の実施の形態では、カウンタ20,20が特許請求の範囲に記載する複数の時比率生成手段に相当し、演算回路21,21が特許請求の範囲に記載する複数の演算手段に相当し、減算器23及び乗算器24が特許請求の範囲に記載する制御信号生成手段に相当し、減算器40,40が特許請求の範囲に記載する複数の差分手段に相当し、コンパレータ26,26及びRSフリップフロップ27,27が特許請求の範囲に記載する複数の駆動信号生成手段に相当し、初期値生成回路28が特許請求の範囲に記載する初期値生成手段に相当する。
In the second embodiment, the
減算器40は、制御信号CSと各演算回路21からの第1位相補償信号IE1又は第2位相補償信号IE2とが入力され、制御信号CSから第1位相補償信号IE1又は第2位相補償信号IE2を減算し、その減算値(CS−IE1)を第1補正制御信号RCS1として又は減算値(CS−IE2)を第2補正制御信号RCS2として各コンパレータ26に出力する。
The
したがって、各コンパレータ26,26では、ランプ信号である第1カウンタ信号CT1が第1補正制御信号RCS1に達するか否か判定するか、あるいは、ランプ信号である第2カウンタ信号CT2が第2補正制御信号RCS2に達するか否か判定する。
Accordingly, each of the
図15を参照して、コントローラIC4Bの動作を説明する。ここでは、第1の実施の形態に係るコントローラIC4Aと異なる動作についてのみ説明する。
The operation of the
コントローラIC4Bでは、制御信号CSから第1位相補償信号IE1を減算し、第1補正制御信号RCS1を生成する。また、コントローラIC4Bでは、制御信号CSから第2位相補償信号IE2を減算し、第2補正制御信号RCS2を生成する。そして、コントローラIC4Bでは、第1補正制御信号RCS1と第1カウンタ信号CT1とを比較し、第1カウンタ信号CT1が第1補正制御信号RCS1を超えない期間をハイ信号とする第1PWM信号PS1を生成する。また、コントローラIC4Bでは、第2補正制御信号RCS2と第2カウンタ信号CT2とを比較し、第2カウンタ信号CT2が第2補正制御信号RCS2を超えない期間をハイ信号とする第2PWM信号PS2を生成する。
The controller IC4B subtracts the first phase compensation signal IE1 from the control signal CS to generate a first correction control signal RCS1. In addition, the
コントローラIC4Bによれば、第1の実施の形態に係るコントローラIC4Aの効果を有するほかに、二つの乗算器及び加算器からなる平均化回路を必要としないので、構成が簡素化する。
According to the
図16を参照して、第3の実施の形態に係るコントローラIC4Cの構成について説明する。図16は、第3の実施の形態に係るコントローラICの構成図である。なお、第3の実施の形態に係るコントローラIC4Cでは、第1の実施の形態に係るコントローラIC4Aと同様の構成要素について同一の符号を付し、その説明を省略する。
A configuration of a
コントローラIC4Cは、第1の実施の形態に係るコントローラIC4Aと比較すると、コントローラIC4Aより構成を簡素化するために、第1コンバータ回路2に対応する第1位相補償信号IE1のみで制御信号CSを補正する点及び時比率のバランスをとるための構成(すなわち、初期値生成回路及びそれに関する構成)を有しない点が異なる。つまり、コントローラIC4Cでは、二つの位相補償信号IE1,IE2の平均化信号AVで制御信号CSを補正するのではなく、第1位相補償信号IE1によって制御信号CSを補正し、この補正制御信号RCSを二つのコンパレータ26,26で用いる。また、コントローラIC4Cでは、第1カウンタ信号CT1、第2カウンタ信号CT2共に0でリセットする。そのために、コントローラIC4Cは、第1カウンタ50、第2カウンタ51、演算回路21、減算器23、乗算器24、減算器52、コンパレータ26,26、RSフリップフロップ27,27を備えている。コントローラIC4Cでは、二つのコンバータ回路2,3に対してPWM信号PS1,PS2を各々生成するために、各コンバータ回路2,3に対応して第1カウンタ50又は第2カウンタ51、コンパレータ26、RSフリップフロップ27が各々設けられている。
Compared with the
第3の実施の形態では、第1カウンタ50が特許請求の範囲に記載する時比率生成手段に相当し、演算回路21が特許請求の範囲に記載する演算手段に相当し、減算器23及び乗算器24が特許請求の範囲に記載する制御信号生成手段に相当し、減算器52が特許請求の範囲に記載する差分手段に相当し、コンパレータ26,26及びRSフリップフロップ27,27が特許請求の範囲に記載する複数の駆動信号生成手段に相当する。
In the third embodiment, the
第1カウンタ50は、第1の実施の形態に係るカウンタ20とほぼ同様の構成を有するカウンタであるが、第1カウンタ信号CT1のリセットする点が異なる。第1カウンタ50では、第1オンタイミング信号OT1がハイ信号のときに第1カウンタ信号CT1を常に0でリセットし、第1PWM信号PS1がハイ信号のときにはマスタクロックMCの一周期毎にカウントアップする。そして、第1カウンタ50では、第1PWM信号PS1がハイ信号からロー信号に立ち下がるとカウントアップを停止し、第1PWM信号PS1がロー信号のときにはカウントアップ値をホールドする。第1カウンタ50では、カウントアップ値をレジスタに第1パルス幅D1として保持する。ちなみに、第1カウンタ50では、ランプ信号である第1カウンタ信号CT1を生成するとともに、時比率である第1パルス幅D1を検出する。
The
第2カウンタ51は、第1カウンタ50とほぼ同様の構成を有するカウンタであるが、時比率を検出しない点のみ異なる。つまり、第2カウンタ51では、カウントアップ値をレジスタに第2パルス幅D2として保持しない。したがって、第2カウンタ51では、ランプ信号である第2カウンタ信号CT2のみ生成する。
The
ちなみに、第2カウンタ51によって時比率である第2パルス幅D2を検出する構成としてもよい。この場合、二つのパルス幅D1,D2によりランプ信号の初期値CI1,CI2を求めることができるので、コントローラIC4Cの構成に初期値生成回路を加えて、時比率のバランスをとるようにしてもよい。
Incidentally, the
減算器52は、制御信号CSと演算回路21からの第1位相補償信号IE1とが入力され、制御信号CSから第1位相補償信号IE1を減算し、その減算値(CS−IE1)を補正制御信号RCSとして二つのコンパレータ26,26に各々出力する。
The
したがって、各コンパレータ26,26では、ランプ信号である第1カウンタ信号CT1又は第2カウンタ信号CT2が補正制御信号RCSに達するか否か判定する。
Accordingly, each of the
図16を参照して、コントローラIC4Cの動作を説明する。ここでは、第1の実施の形態に係るコントローラIC4Aと異なる動作についてのみ説明する。
The operation of the
コントローラIC4Cでは、生成した第1PWM信号PS1の第1パルス幅D1のみを検出し、その第1パルス幅D1に対して積分と低周波成分の遮断の演算を施し、第1位相補償信号IE1のみを求める。そして、コントローラIC4Cでは、制御信号CSから第1位相補償信号IE1を減算し、補正制御信号RCSを生成する。また、コントローラIC4Cでは、オンタイミング信号OT1,OT2のハイ信号のときにカウンタ信号CT1,CT2を0で各々リセットし、リセット後にマスタクロックに基づいてカウントアップし、ランプ信号となるカウンタ信号CT1、CT2を各々生成する。そして、コントローラIC4Cでは、補正制御信号RCSと第1カウンタ信号CT1とを比較し、第1カウンタ信号CT1が補正制御信号RCSを超えない期間をハイ信号とする第1PWM信号PS1を生成する。また、コントローラIC4Cでは、補正制御信号RCSと第2カウンタ信号CT2とを比較し、第2カウンタ信号CT2が補正制御信号RCSを超えない期間をハイ信号とする第2PWM信号PS2を生成する。
In the controller IC4C, only the first pulse width D1 of the generated first PWM signal PS1 is detected, the integration and the low frequency component are cut off for the first pulse width D1, and only the first phase compensation signal IE1 is obtained. Ask. Then, the
コントローラIC4Cによれば、第1の実施の形態に係るコントローラIC4Aの効果を有するほかに、二つの乗算器及び加算器からなる平均化回路を必要としないので、構成が簡素化する。特に、コントローラIC4Cでは、第1コンバータ回路2に対応する側しか位相補償信号を生成しないので、第2コンバータ回路3に対応する側には演算回路や時比率を検出する構成を必要とせず、構成がより簡素化する。
According to the
図17を参照して、第4の実施の形態に係るコントローラIC4Dの構成について説明する。図17は、第4の実施の形態に係るコントローラICの構成図である。なお、第4の実施の形態に係るコントローラIC4Dでは、第3の実施の形態に係るコントローラIC4Cと同様の構成要素について同一の符号を付し、その説明を省略する。
With reference to FIG. 17, a configuration of a
コントローラIC4Dは、第3の実施の形態に係るコントローラIC4Cと比較すると、コントローラIC4Cより構成を簡素化するために、第1PWM信号PS1のみを電圧モード制御によって生成し、第2PWM信号PS2を第1PWM信号PS1に基づいて生成する。つまり、コントローラIC4Dでは、第1PWM信号PS1を生成後、第2PWM信号PS2を第1PWM信号PS1のハイ信号の位相を180°ずらして生成する。そのために、コントローラIC4Dは、第1カウンタ50、演算回路21、減算器23、乗算器24、減算器52、コンパレータ26、RSフリップフロップ27及びディレイ回路60を備えている。コントローラIC4Dでは、第1コンバータ回路2に対してのみ電圧モード制御で第1PWM信号PS1を生成するために、第1コンバータ回路2に対応して第1カウンタ50、演算回路21、コンパレータ26、RSフリップフロップ27が設けられ、第2コンバータ回路3に対応してディレイ回路60のみが設けられる。
Compared with the
第4の実施の形態では、第1カウンタ50が特許請求の範囲に記載する時比率生成手段に相当し、演算回路21が特許請求の範囲に記載する演算手段に相当し、減算器23及び乗算器24が特許請求の範囲に記載する制御信号生成手段に相当し、減算器52が特許請求の範囲に記載する差分手段に相当し、コンパレータ26及びRSフリップフロップ27が特許請求の範囲に記載する駆動信号生成手段に相当し、ディレイ回路60が特許請求の範囲に記載する遅延手段に相当する。
In the fourth embodiment, the
ディレイ回路60は、PWM信号のパルスの位相を遅延させる遅延回路である。具体的には、ディレイ回路60では、第1PWM信号PS1のハイ信号の位相を180°遅延させ(つまり、ハイ信号の立ち上がり時点をPWM信号の半周期分遅らせ)、第2PWM信号PS2を生成する。ディレイ回路60では、パルスの位相を遅延させるだけであり、パルス幅は変えない。したがって、コントローラIC4Dでは、第1PWM信号PS1と第2PWM信号PS2とのパルス幅は同じ幅となる。
The
図17を参照して、コントローラIC4Dの動作を説明する。ここでは、第3の実施の形態に係るコントローラIC4Cと異なる動作についてのみ説明する。
The operation of the
コントローラIC4Dでは、第1オンタイミング信号OT1のハイ信号のときにカウンタ信号CT1を0でリセットし、リセット後にマスタクロックに基づいてカウントアップし、ランプ信号となる第1カウンタ信号CT1のみを生成する。そして、コントローラIC4Dでは、補正制御信号RCSと第1カウンタ信号CT1とを比較し、第1カウンタ信号CT1が補正制御信号RCSを超えない期間をハイ信号とする第1PWM信号PS1を生成する。さらに、コントローラIC4Dでは、第1PWM信号PS1のハイ信号の位相を180°遅延させ、第2PWM信号PS2を生成する。
The controller IC4D resets the counter signal CT1 with 0 when the first on-timing signal OT1 is a high signal, counts up based on the master clock after the reset, and generates only the first counter signal CT1 that becomes a ramp signal. Then, the controller IC4D compares the correction control signal RCS and the first counter signal CT1, and generates a first PWM signal PS1 having a period during which the first counter signal CT1 does not exceed the correction control signal RCS as a high signal. Further, in the
コントローラIC4Dによれば、第3の実施の形態に係るコントローラIC4Cの効果を有するほかに、第2コンバータ回路3に対応するカウンタ、コンバータ、RSフリップフロップを必要としないので、構成が簡素化する。さらに、コントローラIC4Dでは、第1PWM信号PS1と第2PWM信号PS2とのパルス幅が常に同じ幅になので、時比率のバランスをとることができる。その結果、コンバータ回路2,3間の出力電流の不均衡が抑制され、スイッチング電源装置1における出力電流のバランスをとることができる。
According to the controller IC4D, in addition to the effects of the controller IC4C according to the third embodiment, the counter, the converter, and the RS flip-flop corresponding to the
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。 As mentioned above, although embodiment which concerns on this invention was described, this invention is implemented in various forms, without being limited to the said embodiment.
例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラICのデジタル回路(ハードウエア)によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム(ソフトウエア)によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、CD−ROM等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。 For example, in the present embodiment, the control device is configured by a digital circuit, but may be configured by an analog circuit. In this embodiment, each unit of the control device is configured by a digital circuit (hardware) of the controller IC. However, each unit of the control device may be configured by a program (software) incorporated in a computer such as a microcomputer. . A program for realizing each means may be distributed by distribution via a storage medium such as a CD-ROM or the Internet, or may be distributed as a control device in a state of being incorporated in a computer.
また、本実施の形態ではDC/DCコンバータに適用したが、AC/DCコンバータやDC/ACコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。 In this embodiment, the present invention is applied to a DC / DC converter. However, the present invention can also be applied to an AC / DC converter and a DC / AC converter. In this embodiment, the present invention is applied to a non-insulating and step-down converter having no transformer. However, the present invention can also be applied to an insulating converter having a transformer, and can also be applied to a step-up or step-up / step-down converter. is there.
また、本実施の形態では二つのコンバータ回路を並列接続したマルチフェーズ方式のスイッチング電源装置に適用したが、3つ以上のコンバータ回路を並列接続したマルチフェーズ方式のスイッチング電源装置にも適用可能である。 In this embodiment, the present invention is applied to a multiphase switching power supply device in which two converter circuits are connected in parallel. However, the present invention is also applicable to a multiphase switching power supply device in which three or more converter circuits are connected in parallel. .
また、本実施の形態では時比率を検出する手段とランプ信号を生成する手段とを同一のカウンタで構成したが、時比率を検出するカウンタとは別にランプ回路を設ける構成でもよいし、あるいは、Dフリップフロップ等を用いて制御信号から時比率を検出する構成でもよい。 Further, in the present embodiment, the means for detecting the time ratio and the means for generating the ramp signal are configured by the same counter, but a configuration may be provided in which a ramp circuit is provided separately from the counter for detecting the time ratio, or A configuration may be used in which the duty ratio is detected from the control signal using a D flip-flop or the like.
また、本実施の形態では演算手段としてハイパスフィルタ機能と積分機能とを融合させた演算回路で構成したが、図3に示す回路とは異なる回路構成の演算回路でもよいし、あるいは、ハイパスフィルタと積分回路とを別体で構成してもよい。 Further, in the present embodiment, the arithmetic unit is configured by an arithmetic circuit in which a high-pass filter function and an integration function are combined. However, an arithmetic circuit having a circuit configuration different from the circuit shown in FIG. The integrating circuit may be configured separately.
また、本実施の形態ではオンタイミング信号によりPWM信号のオン信号の立ち上りを一定周期毎に固定する構成としたが、オフタイミング信号によりPWM信号のオフ信号の立ち下がりを一定周期毎に固定する構成としてもよい。 In the present embodiment, the rise of the on signal of the PWM signal is fixed at regular intervals by the on timing signal, but the fall of the off signal of the PWM signal is fixed at regular intervals by the off timing signal. It is good.
また、本実施の形態ではP制御に適用したが、PI制御やPID制御等の他の制御にも適用可能である。 Moreover, although applied to P control in this Embodiment, it is applicable also to other controls, such as PI control and PID control.
また、第1の実施の形態及び第2の実施の形態では電流バランス(時比率バランス)を行うために初期値生成回路を含む構成としたが、電流検出器等を用いて電流バランスを行う場合には初期値生成回路を含まない構成としてもよい。 In the first embodiment and the second embodiment, the initial value generation circuit is included to perform current balance (duty ratio balance). However, when current balance is performed using a current detector or the like. May not include an initial value generation circuit.
また、第1の実施の形態及び第2の実施の形態では二つの時間平均した時比率から最小の時間平均した時比率を選択し、各時間平均した時比率からその選択した時間平均した時比率を減算することによってランプ信号の初期値を求める構成としたが、二つの時間平均した時比率から最大の時間平均した時比率を選択する構成でもよいし、二つの時間平均した時比率の平均を求める構成でもよいし、あるいは、二つの時比率の差分をとり、その差分値を時間平均して初期値を求める構成としてもよい。 In the first embodiment and the second embodiment, the minimum time-averaged time ratio is selected from the two time-averaged time ratios, and the selected time-averaged time ratio is selected from the time-averaged time ratios. The initial value of the ramp signal is obtained by subtracting the value, but the maximum time averaged time ratio may be selected from the two time averaged time ratios, or the average of the two time averaged time ratios may be calculated. Alternatively, the initial value may be obtained by taking the difference between the two duty ratios and averaging the difference values over time.
1…スイッチング電源装置、2…第1コンバータ回路、3…第2コンバータ回路、4,4A,4B,4C,4D…コントローラIC、10,12…第1スイッチング素子、11,13…第2スイッチング素子、14,15…インダクタ、16…コンデンサ、20…カウンタ、21…演算回路、21a〜21c…Dフリップフロップ、21d,21e…乗算器、21f…加算器、22…平均化回路、22a…乗算器、22b…加算器、23…減算器、24…乗算器、25…減算器、26…コンパレータ、27…RSフリップフロップ、28…初期値生成回路、28a…ローパスフィルタ、28b…演算部、30…制御回路、31…乗算器、32…積分器、33…乗算器、34…加算器、40…減算器、50…第1カウンタ、51…第2カウンタ、52…減算器、60…ディレイ回路
DESCRIPTION OF
Claims (12)
前記時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記演算手段で演算した信号との差分を算出する差分手段と、
前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。 A time ratio generating means for detecting a time ratio of a drive signal for controlling a switching element of a multiphase switching power supply device in which a plurality of converter circuits are connected in parallel, and generating a signal corresponding to the time ratio;
A calculation unit that calculates a signal corresponding to the time ratio of the drive signal generated by the time ratio generation unit, cuts off a low-frequency component, and performs integration;
Control signal generating means for generating a control signal based on a difference value between a target voltage in the switching power supply device and an output voltage detected by the switching power supply device;
Difference means for calculating a difference between the control signal generated by the control signal generation means and the signal calculated by the calculation means;
Look containing a drive signal generating means for generating a drive signal based on the calculated signal and the ramp signal by said difference means,
The switching power supply control device according to claim 1, wherein the duty ratio generating means detects a duty ratio from the drive signal generated by the drive signal generating means .
前記各コンバータ回路に対応して、前記各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、
前記複数の演算手段で演算した信号を平均化する平均化手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記平均化手段で平均化した信号との差分を算出する差分手段と、
前記各コンバータ回路に対応して、前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。 Corresponding to each converter circuit in a multi-phase switching power supply device in which a plurality of converter circuits are connected in parallel, the time ratio of the drive signal for controlling the switching element of the converter circuit is detected, and the corresponding time ratio is supported. A plurality of time ratio generating means for generating a signal;
Corresponding to each converter circuit, a signal corresponding to the time ratio of the drive signal generated by each of the time ratio generating means is calculated, a plurality of calculating means for blocking and integrating the low frequency component,
Averaging means for averaging signals calculated by the plurality of calculating means;
Control signal generating means for generating a control signal based on a difference value between a target voltage in the switching power supply device and an output voltage detected by the switching power supply device;
Difference means for calculating a difference between the control signal generated by the control signal generation means and the signal averaged by the averaging means;
Corresponding to each of the converter circuit, seen including a plurality of drive signal generating means for generating a drive signal based on the calculated signal and the ramp signal by said difference means,
The switching power supply control device according to claim 1, wherein the duty ratio generating means detects a duty ratio from the drive signal generated by the drive signal generating means .
前記各コンバータ回路に対応して、前記各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記各コンバータ回路に対応して、前記制御信号生成手段で生成した制御信号と前記各演算手段で演算した信号との差分を算出する複数の差分手段と、
前記各コンバータ回路に対応して、前記各差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。 Corresponding to each converter circuit in a multi-phase switching power supply device in which a plurality of converter circuits are connected in parallel, the time ratio of the drive signal for controlling the switching element of the converter circuit is detected, and the corresponding time ratio is supported. A plurality of time ratio generating means for generating a signal;
Corresponding to each converter circuit, a signal corresponding to the time ratio of the drive signal generated by each of the time ratio generating means is calculated, a plurality of calculating means for blocking and integrating the low frequency component,
Control signal generating means for generating a control signal based on a difference value between a target voltage in the switching power supply device and an output voltage detected by the switching power supply device;
Corresponding to each converter circuit, a plurality of difference means for calculating the difference between the control signal generated by the control signal generation means and the signal calculated by each calculation means,
Corresponding to each of the converter circuit, seen including a plurality of drive signal generating means for generating a drive signal based the on the calculated signal and a ramp signal with each difference means,
The switching power supply control device according to claim 1, wherein the duty ratio generating means detects a duty ratio from the drive signal generated by the drive signal generating means .
前記時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記演算手段で演算した信号との差分を算出する差分手段と、
前記各コンバータ回路に対応して、前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。 Corresponding to an arbitrary converter circuit in a multiphase switching power supply device in which a plurality of converter circuits are connected in parallel, the time ratio of the drive signal for controlling the switching element of the converter circuit is detected, and this time ratio is supported. A time ratio generating means for generating a processed signal;
A calculation unit that calculates a signal corresponding to the time ratio of the drive signal generated by the time ratio generation unit, cuts off a low-frequency component, and performs integration;
Control signal generating means for generating a control signal based on a difference value between a target voltage in the switching power supply device and an output voltage detected by the switching power supply device;
Difference means for calculating a difference between the control signal generated by the control signal generation means and the signal calculated by the calculation means;
Corresponding to each of the converter circuit, seen including a plurality of drive signal generating means for generating a drive signal based on the calculated signal and the ramp signal by said difference means,
The switching power supply control device according to claim 1, wherein the duty ratio generating means detects a duty ratio from the drive signal generated by the drive signal generating means .
前記時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記演算手段で演算した信号との差分を算出する差分手段と、
前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段と、
前記任意のコンバータ回路以外の各コンバータ回路に対応して、前記駆動信号生成手段で生成した駆動信号に各コンバータ回路に応じて所定の遅延を施す一又は複数の遅延手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。 Corresponding to an arbitrary converter circuit in a multiphase switching power supply device in which a plurality of converter circuits are connected in parallel, the time ratio of the drive signal for controlling the switching element of the converter circuit is detected, and this time ratio is supported. A time ratio generating means for generating a processed signal;
A calculation unit that calculates a signal corresponding to the time ratio of the drive signal generated by the time ratio generation unit, cuts off a low-frequency component, and performs integration;
Control signal generating means for generating a control signal based on a difference value between a target voltage in the switching power supply device and an output voltage detected by the switching power supply device;
Difference means for calculating a difference between the control signal generated by the control signal generation means and the signal calculated by the calculation means;
Drive signal generation means for generating a drive signal based on the signal calculated by the difference means and the ramp signal;
Corresponding to each converter circuits other than the arbitrary converter circuit, seen including a one or more delay means applying a predetermined delay in response to each converter circuit to the drive signal generated by the drive signal generating means,
The switching power supply control device according to claim 1, wherein the duty ratio generating means detects a duty ratio from the drive signal generated by the drive signal generating means .
前記カウンタは、前記駆動信号のオン期間又はオフ期間を一定時間毎にカウントし、前記オン期間の立ち下がり時のカウント値又は前記オフ期間の立ち上り時のカウント値を次回のカウント時まで保持することを特徴とする請求項1〜8のいずれか1項に記載するスイッチング電源装置用制御装置。 The duty ratio generating means includes a counter,
The counter counts an on period or an off period of the drive signal at regular intervals, and holds the count value at the fall of the on period or the count value at the rise of the off period until the next count time. The control device for a switching power supply device according to any one of claims 1 to 8.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280174A JP3809155B2 (en) | 2003-07-25 | 2003-07-25 | Switching power supply controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280174A JP3809155B2 (en) | 2003-07-25 | 2003-07-25 | Switching power supply controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045983A JP2005045983A (en) | 2005-02-17 |
JP3809155B2 true JP3809155B2 (en) | 2006-08-16 |
Family
ID=34266085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003280174A Expired - Fee Related JP3809155B2 (en) | 2003-07-25 | 2003-07-25 | Switching power supply controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3809155B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009273282A (en) * | 2008-05-09 | 2009-11-19 | Toyota Motor Corp | Dc-dc converter |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5186148B2 (en) * | 2006-10-02 | 2013-04-17 | 株式会社日立製作所 | Digitally controlled switching power supply |
JP4945476B2 (en) * | 2008-02-20 | 2012-06-06 | オリジン電気株式会社 | Single-phase voltage type AC / DC converter and three-phase voltage type AC / DC converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06303061A (en) * | 1993-04-16 | 1994-10-28 | Sony Corp | Adjustment device for electronic device |
JP3248713B2 (en) * | 1997-01-24 | 2002-01-21 | 東光株式会社 | Switching power supply circuit |
JP3702091B2 (en) * | 1998-03-31 | 2005-10-05 | 富士通株式会社 | Power supply device and method for controlling power supply circuit |
JP4452383B2 (en) * | 2000-07-27 | 2010-04-21 | Fdk株式会社 | DC-DC converter |
-
2003
- 2003-07-25 JP JP2003280174A patent/JP3809155B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009273282A (en) * | 2008-05-09 | 2009-11-19 | Toyota Motor Corp | Dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
JP2005045983A (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708090B2 (en) | Switching power supply controller and switching power supply | |
US6960904B2 (en) | Switching power supply controller and switching power supply | |
JP4287851B2 (en) | Switching power supply control device and switching power supply | |
TWI528694B (en) | Switch mode power supply controller and method for controlling swtich mode power supply | |
KR20170107961A (en) | Digital slope compensation for peak current controlled switch mode power converters | |
JP5402469B2 (en) | Power converter and control circuit | |
JPWO2010061653A1 (en) | PFC converter | |
JP6050127B2 (en) | Power converter | |
JP2010114993A (en) | Control system of power factor correction circuit | |
JP2010104218A (en) | Power factor correction power unit, and control circuit and method used in the same | |
JP5593729B2 (en) | PFC converter | |
CN107852084B (en) | Switch type power supply compensation loop | |
JP3809155B2 (en) | Switching power supply controller | |
US7075278B2 (en) | Switching power supply controller and switching power supply | |
JP6911677B2 (en) | AC-DC converter | |
JP3738015B2 (en) | Power supply device and control device thereof | |
US9602002B2 (en) | Switching power supply device | |
WO2018221031A1 (en) | Switching power supply device | |
JP3738019B2 (en) | Switching power supply controller and switching power supply | |
JP2005184964A (en) | Power unit and its control method | |
JP4098868B2 (en) | Switching power supply | |
JP5347710B2 (en) | Switching power supply | |
JP6347756B2 (en) | Power supply | |
JP4266318B2 (en) | Switching power supply controller and switching power supply | |
JP2004282961A (en) | Controller for switching power supply and switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |