JP3731646B2

JP3731646B2 - Image processing apparatus and image processing method

Info

Publication number: JP3731646B2
Application number: JP2001083396A
Authority: JP
Inventors: 一彦三上; 純山下; 一裕鈴木
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2001-03-22
Filing date: 2001-03-22
Publication date: 2006-01-05
Anticipated expiration: 2021-01-05
Also published as: JP2001307082A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像入力部からイメージデータバスを通じてデータ転送を行っている画像処理装置および画像処理方法に関するものである。
【０００２】
【従来の技術】
ディジタル複写機等の画像処理装置では、イメージスキャナー等からの画像データを入力する画像入力部（以下「ＩＩＴ」と略称する）とか、プリンタ等の記録装置へ画像データを出力する画像出力部（以下「ＩＯＴ」と略称する）とか、圧縮伸長器等の間でのデータ転送は、イメージデータバスを通じてＤＭＡ転送（ＤＭＡ…ダイレクト・メモリ・アクセス）されている。
【０００３】
図６は、そのような従来の画像処理装置のブロック構成図である。図６において、１はＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）、２は圧縮データ格納メモリ、３はローカルＤＭＡバス、４はＩＩＴ、４−１はバッファ、５はＩＯＴ、５−１はバッファ、６は圧縮伸長器、７はページメモリ、８はイメージデータバス、９はＣＰＵ（中央演算処理装置）、１０はＤＭＡＣ、１１はシステムバスである。
【０００４】
画像処理装置に入力される画像データは、ＩＩＴ４のバッファ４−１にいったん格納され、所定量を単位として、イメージデータバス８を経て例えばページメモリ７にＤＭＡ転送される。また、ページメモリ７に展開した画像データを、プリンタ等に出力する時には、ページメモリ７よりイメージデータバス８を経て、いったんＩＯＴ５のバッファ５−１へＤＭＡ転送され、出力される。それらの転送の制御は、ＤＭＡＣ１０によって行われる。ＤＭＡＣ１０は、システムバス１１を通してＣＰＵ９から送られて来る指令で、起動される。
【０００５】
入力された画像データを符号化しておく必要がある場合には、圧縮伸長器６に転送され、ここで圧縮（符号化）して圧縮データ格納メモリ２へＤＭＡ転送される。圧縮データ格納メモリ２に格納した圧縮データを、画像データとして出力する場合には、圧縮伸長器６で伸長される。圧縮伸長器６と圧縮データ格納メモリ２との間でのＤＭＡ転送は、ＤＭＡＣ１によって制御される。
【０００６】
画像処理装置の主要な構成部は、イメージデータバス８に接続されており、これを通してデータ転送を行っているが、従来の画像処理装置では、或る構成部間でのＤＭＡ転送が終了してからでないと、他の構成部間でのＤＭＡ転送を行うことは出来ない。例えば、ＩＩＴ４からページメモリ７へＤＭＡ転送がされている場合には、それが終わってからでないと、ページメモリ７からＩＯＴ５へのＤＭＡ転送は行えない。
【０００７】
なお、上記のような画像処理装置に関する従来の文献としては、例えば、特開昭６２−１７６３７４号公報，特開昭６２−２６６９２２号公報等がある。
【０００８】
【発明が解決しようとする課題】
（問題点）
前記した従来の画像処理装置には、イメージデータバスを通って画像データをＤＭＡ転送する動作を伴う処理を、複数種類、同時並行的に行うことが出来ないという問題点があった。それに伴い、イメージデータバスが使用されずに休んでいる時間が多く、処理速度の向上を図る上での障害となっているという問題点があった。
【０００９】
（問題点の説明）
図７は、従来の画像処理装置におけるイメージデータバスの使用状況を説明する図である。従来は、ＩＩＴから画像データを入力する際のＤＭＡ転送，圧縮処理する際のＤＭＡ転送等、イメージデータバスを通じてのＤＭＡ転送は、１種類の転送が完了しなければ、他の種類の転送は行えなかった。そのため、イメージデータバスの占有状況は、例えば図７（イ）に示すようになる。従って、例えば、ＩＩＴ４からページメモリ７へ画像データを入力する処理と、すでに入力した画像データをページメモリ７からＩＯＴ５へ出力する処理といった２つの種類の処理を、同時並行的にやることは出来なかった。
【００１０】
また、１種類の転送にイメージデータバスが占有されてしまうと、画像サイズによっては、イメージデータバスが使用されずに休んでいる時間があり、画像処理装置の処理速度の向上を妨げる原因になっていた。図７（ロ）は、「ＩＩＴ入力」のためにイメージデータバスが占有されている時間内において、イメージデータバスが実際に使用されている状況を拡大して示した図である。斜線部が、実際に使用されている時間を表し、空白部が、使用されていない時間を表している。
【００１１】
次に、そのように使用されない時間が生ずる理由を、説明する。図８は、従来の画像処理装置における原稿サイズとイメージデータバスの使用時間を説明する図である。図８において、５０は最大サイズ、５１は原稿サイズ、５２，５３はライン同期信号、５４，５５はページ同期信号、５６は、１スキャンの時間内でのイメージデータバス占有時間、Ｓ₁，Ｓ₂はスキャンライン、Ｗは余り幅、Ｌは余り長である。
【００１２】
最大サイズ５０は、画像処理装置で処理し得る原稿の最大サイズであり、これは、設計時に決まる。原稿サイズ５１は、今入力しようとしている原稿のサイズである。従って、原稿サイズ５１は、最大サイズ５０と一致することもあるけれども、それより小さい場合の方が多い。余り幅Ｗは、原稿サイズ５１と最大サイズ５０の横方向（スキャンライン方向）での長さの差である。同様に、余り長Ｌは、原稿サイズ５１と最大サイズ５０の縦方向（スキャンラインに対して直角方向）での長さの差である。
【００１３】
画像入力時のスキャンは、原稿のサイズとは関係なく、最大サイズ５０について行われる。従って、原稿サイズ５１の原稿の場合、余り幅Ｗの部分，余り長Ｌの部分には、読み取らせるべき原稿は存在しないのであるが、それらの部分に対してもスキャンが行われる。
【００１４】
従来の画像処理装置では、ＩＩＴ４から画像を入力する際には、１つのスキャンの全期間にわたって、イメージデータバス８は画像入力のために占有される。即ち、スキャンラインＳ₁のように原稿の上をスキャンする場合でも、スキャンラインＳ₂のように原稿が全く存在しない部分をスキャンする場合でも、イメージデータバス占有時間５６（斜線部が、占有している時間を表す）に示すように、常にイメージデータバス８を占有している。
【００１５】
全期間、イメージデータバス８を占有しているが、余り幅Ｗの部分をスキャンする時間および余り長Ｌの部分をスキャンする時間には、イメージデータバス８は使用されない。従って、図７（ロ）に示したように、占有されている時間の一部の時間しか、実際には使用されておらず、イメージデータバス８の使用効率が悪い。そのため、前記したような問題点が生じ、処理速度の向上を妨げている。本発明は、以上のような問題点を解決することを課題とするものである。
【００１６】
【課題を解決するための手段】
前記課題を解決するため、本発明では、原稿をスキャンして画像データを入力しデータバスを介して画像データを転送する画像入力手段と、画像データの圧縮または圧縮された画像データの伸長のうち少なくともいずれか一方を行うデータ処理手段と、画像入力手段またはデータ処理手段に対するデータバスの使用権の割り当てを制御する調停手段を有した画像処理装置、および、データバスを介して画像データを転送する画像処理方法であって、画像入力手段が原稿領域をスキャンしている時間内において画像入力手段に対して定期的にデータバスの使用権を割り当て、原稿領域以外をスキャンしている時間はデータ処理手段にデータバスの使用権を譲ることとした。
【００１７】
このような構成において、画像入力手段で原稿をスキャンする際に主走査方向の原稿領域に同期してライン同期信号を出力し、そのライン同期信号が出力されている時間内において、画像入力手段による画像データの転送に対してデータバスの使用権を割り当てることとした。あるいは、画像入力手段で原稿をスキャンする際に主走査方向の原稿領域に同期してライン同期信号を出力し、そのライン同期信号が出力されていない時間においては、画像入力手段による画像データの転送に対してデータバスの使用を制限することとした。
【００１８】
なお、データバスの使用権を割り当てる時には、所定の時間を１単位として前記データバスの使用権を割り当てることができる。また、画像データの転送は、ＤＭＡ転送で行うことができる。
【００１９】
【作用】
本発明の画像処理装置および画像処理方法では、画像入力手段が原稿領域をスキャンしている時間内において画像入力手段に対して定期的にデータバスの使用権を割り当て、原稿領域以外をスキャンしている時間はデータ処理手段にデータバスの使用権を譲るので、画像入力手段がデータバスを占有する時間を原稿領域に応じた時間内とすることができる。このようにすることにより、データバスの使用効率を引き上げて処理速度を速めることが出来ると共に、複数種類のＤＭＡ転送を、同時並行的に行わせることが可能となる。
【００２０】
例えば主走査方向においては、画像入力手段で原稿をスキャンする際に主走査方向の原稿領域に同期してライン同期信号を出力し、そのライン同期信号が出力されている時間内において、画像入力手段による画像データの転送に対してデータバスの使用権を割り当て、あるいは、そのライン同期信号が出力されていない時間においては、画像入力手段による画像データの転送に対してデータバスの使用を制限する。これによって、１ラインのスキャンにおいても、ライン同期信号が出力されている時間内においては優先してデータバスを使用して画像データを転送し、ライン同期信号が出力されていない、データバスを使用していないときにはデータバスの使用を制限して他のデバイスで利用することによって、データバスが使用されずに休んでいる時間が少なくなり、使用効率が向上する。その結果、全体の処理時間が短縮されるとともに、複数種類のデータ転送を同時並行的に行わせることが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて詳細に説明する。図１に、本発明の画像処理装置のブロック構成を示す。符号は図６のものに対応し、Ａ，Ｂは圧縮伸長器、１２はイメージデータバスアービター、１３は発振器である。構成上、従来の画像処理装置と異なる点は、イメージデータバス８の使用割り当て時間を調整するイメージデータバスアービター１２と、それにクロックを提供する発振器１３を設けた点である。クロックは、画像処理装置がもともと有しているクロック発生回路（図示せず）を利用して、発生させることも出来る。
【００２２】
図１では、圧縮伸長器を２つ具えているものを示しているが、これは、１つの画像を２分割し、分割したそれぞれを別の圧縮伸長器に担当させ、並行処理することにより処理速度を向上させるものに対して、本発明を適用した例を示したものであり、１つだけ搭載しているものに対しても、勿論適用出来る。
【００２３】
本発明では、時間を割当単位時間という一定の短時間に分割し、それを単位として、イメージデータバス８の使用権を割り当てる。そして、その割り当ては、次の基準に則って行う。即ち、
▲１▼第１優先割当…動作速度が或る一定の値に固定されているＩＩＴとＩＯＴとに、交互に割り当てる。
▲２▼第２優先割当…割り当てられた時間を、ＩＩＴやＩＯＴが使用しない時にのみ、圧縮伸長器に割り当てる。圧縮伸長器を複数個具えている場合には、圧縮伸長器の中でも優先順位を定めておき、その優先順位に従って割り当てる。
▲３▼要求時のみ使用許可…いずれの場合にも、イメージデータバスを実際に使用するには、イメージデータバス使用のリクエスト信号（ＲＥＱ）を出し、アクノリッジ信号（ＡＣＫ）を受け取って使用する。
【００２４】
ＩＩＴ４とＩＯＴ５に対して、第１優先で割り当てる理由は、これらは一定の速度で動作するものとして作られており、ＤＭＡ転送もその速度に合わせてやらなければならないという速度的制約があるからである。即ち、ＩＩＴ４とＩＯＴ５の動作速度は、機械的な設計条件より決まっており、一定である。
【００２５】
例えば、ＩＩＴ４が動作する場合、イメージスキャナー等の画像読取機構の動作速度に対応して、一定の速度で休むことなく画像データが流入して来る。それはバッファ４−１にいったん入るが、所定量以上は格納しておけない。従って、バッファ４−１に画像データが所定量たまる前に、転送先（例、ページメモリ７）へ送り出してやらなければならない。そのため、イメージデータバス８の使用を、優先的に割り当ててやる必要がある。
【００２６】
これに対し、圧縮伸長器Ａ，Ｂには、ＩＩＴ４やＩＯＴ５にあるような速度的制約はなく、圧縮処理や伸長処理は、任意に停止したり再開したりすることが出来る。従って、圧縮伸長器Ａ，Ｂが関与するＤＭＡ転送は、イメージデータバス８が空くのを待って行うことが可能である。そのため、イメージデータバス８の割り当ての優先順位は、第２優先とされる。図１の例のように、圧縮伸長器が複数個ある場合には、それらの中でも優先順位をつけておく（例えば、Ａ，Ｂの順という具合に）。
【００２７】
図９は、本発明の画像処理装置における原稿サイズとイメージデータバスの使用時間を説明する図である。符号は、図８のものに対応する。これは、原稿サイズ５１の原稿をイメージスキャナーで読み取り、その画像データを、ＩＩＴ４を経て入力する場合を例にとって描いたものである。
【００２８】
図８と異なっている点は、イメージデータバス占有時間５６の部分である。これは、原稿を横切って通過するスキャンラインＳ₁のスキャンの時の状態を示している。時間が一定の短時間である割当単位時間に分割され、その割当単位時間がＩＩＴ４とＩＯＴ５とに交互に割り当てられ、ＩＩＴ４に割り当てられた割当単位時間のうち、ライン同期信号５３が出ている時間内に属する割当単位時間でのみ、ＩＩＴ４がイメージデータバス８を占有している（斜線部が、占有時間を示している）。
【００２９】
スキャンが進行して、原稿サイズ５１の原稿の下端の下方のスキャンラインＳ₂でのスキャンになると、ライン同期信号５３はもはや０となるから、ＩＩＴ４がイメージデータバス８を占有することは許さない。そして、スキャンが行われている期間であっても、ＩＩＴ４に割り当てられている割当単位時間の内、ＩＩＴ４が実質的に動作していない余り幅Ｗや余り長Ｌの部分をスキャンする時間内に属している割当単位時間には、圧縮伸長器ＡまたはＢに、イメージデータバス８を使用する権利を譲る。
【００３０】
このようにすることにより、イメージデータバス８の使用効率を引き上げて処理速度を速めることが出来ると共に、複数種類のＤＭＡ転送を、同時並行的に行わせることが可能となる。それにより、画像入力，圧縮処理，伸長処理，画像出力等を、同時並行的に行うことが出来る。
【００３１】
（イメージデータバスアービターの構成）
前記のような基準に則ってイメージデータバス８の使用権を割り当て、且つ使用させるために設けられたのが、イメージデータバスアービター１２であるが、図３に、その具体的な構成を示す。図３において、２０〜２５は信号線、２６〜３０はＤフリップフロップ、３１〜３５はＡＮＤ回路、３６〜４１はインバータ回路、４２，４３はＯＲ回路、４４〜４７は信号線である。
【００３２】
信号線２４には、図１の発振器１３からのクロックが入力され、Ｄフリップフロップ２６〜３０のクロック入力端子に与えられる。Ｄフリップフロップ２６は、このクロックを基にして、その出力端子ＱからＩＩＴイネーブル信号を出す。図４に、クロックとＩＩＴイネーブル信号の波形図を示す。ＩＩＴイネーブル信号は、クロック間の時間（例えば、１７０ｎＳ）を半周期とする矩形波である。
【００３３】
Ｄフリップフロップ２７〜３０は、イメージデータバス８の使用要求を出すＩＩＴ４等からのリクエスト信号を受け取り、クロックと同期して出力するためのものである。Ｄフリップフロップ２７には、ＩＩＴ４からのリクエスト信号が入力され、Ｄフリップフロップ２８には、ＩＯＴ５からのリクエスト信号が入力される。
【００３４】
これらからの出力は、２入力端子のＡＮＤ回路３１，３２の一方の入力端子に、それぞれ入力される。ＡＮＤ回路３１のもう一方の入力端子には、ＩＩＴイネーブル信号が入力され、ＡＮＤ回路３２のもう一方の入力端子には、ＩＩＴイネーブル信号をインバータ回路３６によって反転したものが入力される。
【００３５】
従って、ＡＮＤ回路３１，３２は、ＩＩＴイネーブル信号によって交互にゲートオンの状態にされ、その状態の時にＤフリップフロップ２６，２７からの出力が入って来れば、それがアクノリッジ信号として信号線４４，４５を経て出力される。
【００３６】
Ｄフリップフロップ２９，３０からは、圧縮伸長器Ａ，Ｂからのリクエストがクロックに同期して出力されるが、それらは、それぞれ３入力端子のＡＮＤ回路３４，３５の１つの入力端子に入力される。３入力端子の内の他の１つには、２入力端子のＡＮＤ回路３３の出力が入力される。ＡＮＤ回路３３の２つの入力端子は、それぞれインバータ回路３７，３８を経て、ＡＮＤ回路３１，３２の出力端子に接続されている。従って、ＡＮＤ回路３３は、ＩＩＴ４，ＩＯＴ５へのアクノリッジ信号がいずれも出ていない時のみ、ハイを出力する。これにより、ＩＩＴ４とＩＯＴ５へのアクノリッジ信号を、圧縮伸長器Ａ，Ｂへのアクノリッジ信号よりも、優先的に出力することが可能とされる（第１優先順位）。
【００３７】
圧縮伸長器Ａ，Ｂ間での優先順位は、信号線２５から入力する優先信号により決める。優先信号の値がハイの時には、圧縮伸長器Ａが優先され、ローの時には、圧縮伸長器Ｂが優先される。即ち、優先信号がハイの時には、ＯＲ回路４２よりハイが出力され、ＡＮＤ回路３４の第３の入力端子に入力され、ゲートオン状態になる。この時、圧縮伸長器ＡからリクエストがＤフリップフロップ２９より出ていれば、それはＡＮＤ回路３４を通過し、圧縮伸長器Ａへのアクノリッジ信号として出力される。
【００３８】
他方、２入力端子のＯＲ回路４３の一方の入力端子には、ハイの優先信号がインバータ回路４１によりローにされて入力される。圧縮伸長器ＡからのリクエストがＤフリップフロップ２９から出力されている場合、それがインバータ回路４０によってローにされたものが、他方の入力端子に入力される。従って、ＯＲ回路４３からは、ハイの出力は出ない。従って、ＡＮＤ回路３５はゲートオン状態にならず、圧縮伸長器Ｂからリクエストがあっても、圧縮伸長器Ｂへのアクノリッジ信号は出されない。このようにして、圧縮伸長器Ａの方の優先が確保される。なお、圧縮伸長器Ｂの方を圧縮伸長器Ａよりも優先したい場合には、信号線２５から入力する優先信号の値をローにすればよい。
【００３９】
（イメージデータバスアービターの動作）
図５は、イメージデータバスアービターの動作を説明するタイムチャートである。図５（イ）は、図４（ロ）と同じＩＩＴイネーブル信号である。図５（ロ）は、このＩＩＴイネーブル信号を基に時間を割当単位時間に分割し、割り当て順位が第１優先順位とされているＩＩＴ４とＩＯＴ５とに、イメージデータバス８の使用権を交互に割り当てた状況を示している。「Ｉ」が書き入れてある割当単位時間はＩＩＴ４に使用権が割り当てられた時間であることを示し、「Ｏ」が書き入れてある割当単位時間はＩＯＴ５に使用権が割り当てられた時間であることを示している。この割り当ては、図３のＡＮＤ回路３１，３２の２つの入力端子の内、一方の入力端子に、ＩＩＴイネーブル信号により交互にハイの値が入力されることにより、行われる。
【００４０】
図５（ニ）は、ＩＩＴ４からのリクエスト信号（図３のＤフリップフロップ２７の出力）であるが、これは、原稿をスキャンする際のライン同期信号（図９の５３）に対応して出される。図５（ホ）はＩＩＴ４へのアクノリッジ信号であるが、これは、図５（ニ）のリクエスト信号が出されている時間内であって、図５（ロ）の「Ｉ」が書き入れてある割当単位時間の時にのみ、出される（図３の信号線４４）。その割当単位時間に、ＩＩＴ４はイメージデータバス８を実際に使用する。図５（ハ）で「Ｉ」が書き入れてある割当単位時間が、そのことを表している。
【００４１】
ＩＯＴ５が実際にイメージデータバス８を使用する割当単位時間も、同様にして求められ、それは、図５（ハ）に「Ｏ」と書き入れてある割当単位時間である。即ち、図５（ヘ）のＩＯＴ５からのリクエスト信号（図３のＤフリップフロップ２８の出力）が出されている時間内であって、図５（ロ）に「Ｏ」が書き入れてある割当単位時間の時に、図５（ト）のＩＯＴ５へのアクノリッジ信号（図３の信号線４５上の信号）が出される。
【００４２】
圧縮伸長器Ａ，Ｂからイメージデータバス８を使用したいとのリクエスト信号が出されると、これらは、ＩＩＴ４およびＩＯＴ５よりも優先順位が低くされているので、該リクエスト信号が出されている時間内であって、ＩＩＴ４またはＩＯＴ５にアクノリッジ信号が出されていない割当単位時間のみに、イメージデータバス８の使用権が与えられる。
【００４３】
いま、圧縮伸長器ＡとＢの間では、圧縮伸長器Ａの方を優先すると決めているとする。この優先は、図３の信号線２５に「ハイ」の優先信号を与えることにより決められる。すると、図５（リ）の圧縮伸長器Ａへのアクノリッジ信号は、図５（チ）の圧縮伸長器Ａからのリクエスト信号が出ている時間の内、図５（ホ）のアクノリッジ信号，図５（ト）のアクノリッジ信号が、いずれも出ていない割当単位時間にのみ、出される。その割当単位時間は、図５（ハ）に「Ａ」と書き込まれている時間であり、この時間に、圧縮伸長器Ａはイメージデータバス８を使用することが出来る。
【００４４】
圧縮伸長器Ｂは、図５（ヌ）のリクエスト信号を出している時間内であって、ＩＩＴ４，ＩＯＴ５へは勿論、圧縮伸長器Ａへもアクノリッジ信号が出されていない割当単位時間にのみ、アクノリッジ信号が出される（図５（ル））。その割当単位時間は、図５（ハ）に「Ｂ」と書き込まれている時間であり、この時間に、圧縮伸長器Ｂはイメージデータバス８を使用することが出来る。
【００４５】
ところで、圧縮伸長器を２つ具えている場合には、優先順位が低くされている圧縮伸長器の処理が遅れるという問題が出て来る。図２は、圧縮伸長器を２つ具えている場合のイメージデータバス使用状況を説明する図である。これは、ＩＯＴ５への出力をしながら、圧縮伸長器Ａ，Ｂでの処理を並行して行っている場合を例にとっている。
【００４６】
図２（イ）は、イメージデータバスの使用状況を示しており、１つの区画は前記の割当単位時間を表し、その中に書き込まれている「Ｏ」は、ＩＯＴ５が使用していることを示し、「Ａ」，「Ｂ」は、それぞれ圧縮伸長器Ａ，Ｂが使用していることを示している。図２（ロ）の横方向に引かれた実線は、圧縮伸長器Ａでの処理が行われ、ＤＭＡ転送するに充分な画像データが得られるまでの時間を表し、図２（イ）に向けて書かれた矢印線は、該処理で得られた画像データをＤＭＡ転送する割当単位時間を指している。その転送をした後、処理が再開される。図２（ハ）は、同様に、圧縮伸長器Ｂでの処理について示したものである。
【００４７】
圧縮伸長器Ａは、圧縮伸長器Ｂより優先されると仮定しているから、圧縮伸長器Ａの処理が終了すると、ＩＯＴ５がイメージデータバス８を使用していない割当単位時間には、圧縮伸長器Ａが使用する。しかし、割当単位時間イ−１の場合には、圧縮伸長器Ａの処理ロ−１が、割当単位時間イ−１の開始時までに終了していなかったので、圧縮伸長器Ａは使用することは出来ない。
【００４８】
その場合には、ＤＭＡ転送するに充分な画像データが得られるまでの処理ハ−１を既に終えて、割当単位時間が空くのを待っている圧縮伸長器Ｂに、割当単位時間イ−１でのイメージデータバス８の使用が許可される。割当単位時間イ−２でも、同様にして、圧縮伸長器Ｂに使用が許可される。
【００４９】
圧縮伸長器Ｂの優先順位が、常に圧縮伸長器Ａより低くされていると、前記のように、圧縮伸長器Ｂがイメージデータバス８を使用できる時間が少ないから、圧縮伸長器Ｂが担当している画像領域の処理は、圧縮伸長器Ａが担当している画像領域の処理より、大幅に遅れてしまう。
【００５０】
それを避けるためには、１つの画像の処理を終えるまでの途中で、圧縮伸長器間の優先順位を変更してやればよい。例えば、図１のＣＰＵ９が、一定の時間間隔毎に（例、１００ｍＳに１回）、ＤＭＡＣ１０のアドレスカウンタ（図示せず）をモニターすることにより、処理が遅れている圧縮伸長器を見出し、その圧縮伸長器の優先順位を引き上げてやる。優先順位を逆にするには、図３の信号線２５から入力する優先信号の値を、反転させればよい。
【００５１】
【発明の効果】
以上述べた如く、本発明の画像処理装置および画像処理方法では、ＩＩＴ４における画像データの転送に対して、イメージデータバス８の使用権を割り当てる時間を、原稿のサイズに応じて変更する。これによって、ＩＩＴ４がイメージデータバス８を占有する時間を原稿のサイズに応じた時間内とすることができるので、データバスが使用されずに休んでいる時間が少なくなり、データバスの使用効率を向上させることができる。
【００５２】
このとき、例えば主走査方向においては、ＩＩＴ４で原稿をスキャンする際に主走査方向の原稿領域に同期してライン同期信号を出力し、そのライン同期信号が出力されている時間内において、ＩＩＴ４による画像データの転送に対してイメージデータバス８の使用権を割り当て、あるいは、そのライン同期信号が出力されていない時間においては、ＩＩＴ４による画像データの転送に対してデータバスの使用を制限する。これによって、１ラインのスキャンにおいても、ライン同期信号が出力されている時間内においては優先してデータバスを使用して画像データを転送し、ライン同期信号が出力されていない、データバスを使用していないときにはデータバスの使用を制限して他のデバイスで利用することができる。このようにすることにより、データバスが使用されずに休んでいる時間が少なくなり、データバスの使用効率を引き上げて処理速度を速めることが出来ると共に、複数種類のＤＭＡ転送を、同時並行的に行わせることが可能となる。その結果、全体の処理時間が短縮される。
【００５３】
また、時間を割当単位時間という短時間に分割し、それを単位として、優先順位に従ってイメージデータバス８を使用させるので、ＩＩＴ４，ＩＯＴ５，圧縮伸長器Ａ，Ｂ等から、いつでもリクエスト信号を受け付けることが出来る。そのため、イメージデータバス８を通って画像データをＤＭＡ転送しなければならない動作を伴う処理を、複数種類、同時並行的に行うことが出来るようになった。また、イメージデータバス８が、同時並行して行われる複数の種類の処理に、前記割当単位時間単位で使用されるので、使用されずに休んでいる時間が少なくなり、使用効率が向上する。そのため、全体の処理が終わるまでの時間が、短くなる。
【図面の簡単な説明】
【図１】本発明の画像処理装置のブロック構成図
【図２】圧縮伸長器を２つ具えている場合のイメージデータバス使用状況を説明する図
【図３】イメージデータバスアービターの構成を示す図
【図４】クロックとＩＩＴイネーブル信号の波形図
【図５】イメージデータバスアービターの動作を説明するタイムチャート
【図６】従来の画像処理装置のブロック構成図
【図７】従来の画像処理装置におけるイメージデータバスの使用状況を説明する図
【図８】従来の画像処理装置における原稿サイズとイメージデータバスの使用時間を説明する図
【図９】本発明の画像処理装置における原稿サイズとイメージデータバスの使用時間を説明する図
【符号の説明】
１…ＤＭＡＣ、２…圧縮データ格納メモリ、３…ローカルＤＭＡバス、４…ＩＩＴ、４−１…バッファ、５…ＩＯＴ、５−１…バッファ、６…圧縮伸長器、７…ページメモリ、８…イメージデータバス、９…ＣＰＵ、１０…ＤＭＡＣ、１１…システムバス、１２…イメージデータバスアービター、１３…発振器、２０〜２５…信号線、２６〜３０…Ｄフリップフロップ、３１〜３５…ＡＮＤ回路、３６〜４１…インバータ回路、４２，４３…ＯＲ回路、４４〜４７…信号線、５０…最大サイズ、５１…原稿サイズ、５２，５３…ライン同期信号、５４，５５…ページ同期信号、５６…イメージデータバス占有時間、Ａ，Ｂ…圧縮伸長器、Ｓ₁，Ｓ₂…スキャンライン、Ｗ…余り幅、Ｌ…余り長。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing apparatus and an image processing method that perform data transfer from an image input unit through an image data bus.
[0002]
[Prior art]
In an image processing apparatus such as a digital copying machine, an image input unit (hereinafter abbreviated as “IIT”) for inputting image data from an image scanner or the like, or an image output unit (hereinafter referred to as “IIT”) for outputting image data to a recording device such as a printer. Data transfer between the compression / decompression unit or the like is a DMA transfer (DMA ... direct memory access) through an image data bus.
[0003]
FIG. 6 is a block diagram of such a conventional image processing apparatus. In FIG. 6, 1 is a DMAC (Direct Memory Access Controller), 2 is a compressed data storage memory, 3 is a local DMA bus, 4 is an IIT, 4-1 is a buffer, 5 is an IOT, 5-1 is a buffer, 6 is a compression / decompression unit, 7 is a page memory, 8 is an image data bus, 9 is a CPU (central processing unit), 10 is a DMAC, and 11 is a system bus.
[0004]
Image data input to the image processing apparatus is temporarily stored in the buffer 4-1 of the IIT 4, and DMA-transferred to the page memory 7 through the image data bus 8 in units of a predetermined amount. When the image data developed in the page memory 7 is output to a printer or the like, it is DMA-transferred from the page memory 7 via the image data bus 8 to the buffer 5-1 of the IOT 5 and output. The transfer is controlled by the DMAC 10. The DMAC 10 is activated by a command sent from the CPU 9 through the system bus 11.
[0005]
When the input image data needs to be encoded, it is transferred to the compression / decompression unit 6 where it is compressed (encoded) and DMA-transferred to the compressed data storage memory 2. When the compressed data stored in the compressed data storage memory 2 is output as image data, the compressed data is decompressed by the compression / decompression unit 6. DMA transfer between the compression / decompression unit 6 and the compressed data storage memory 2 is controlled by the DMAC 1.
[0006]
The main components of the image processing apparatus are connected to the image data bus 8 and transfer data therethrough. However, in the conventional image processing apparatus, DMA transfer between certain components ends. Otherwise, DMA transfer between other components cannot be performed. For example, when DMA transfer from the IIT 4 to the page memory 7 is completed, the DMA transfer from the page memory 7 to the IOT 5 cannot be performed until the DMA transfer is completed.
[0007]
Note that conventional documents relating to the image processing apparatus as described above include, for example, Japanese Patent Laid-Open Nos. 62-176374 and 62-266922.
[0008]
[Problems to be solved by the invention]
(problem)
The conventional image processing apparatus described above has a problem in that it is impossible to perform a plurality of types of processes accompanied by an operation of performing DMA transfer of image data through an image data bus in parallel. Along with this, there is a problem that the image data bus is not used and rests for a long time, which is an obstacle to improving the processing speed.
[0009]
(Explanation of problem)
FIG. 7 is a diagram for explaining a use situation of an image data bus in a conventional image processing apparatus. Conventionally, DMA transfer through the image data bus, such as DMA transfer when inputting image data from IIT, DMA transfer when compressing, etc., can be performed for other types unless one type of transfer is completed. There wasn't. Therefore, the occupation state of the image data bus is as shown in FIG. Therefore, for example, it is not possible to simultaneously perform two types of processing, that is, processing for inputting image data from the IIT 4 to the page memory 7 and processing for outputting already input image data from the page memory 7 to the IOT 5. It was.
[0010]
Also, if the image data bus is occupied for one type of transfer, depending on the image size, there is a time when the image data bus is not used, which may hinder the improvement of the processing speed of the image processing apparatus. It was. FIG. 7B is an enlarged view showing a situation in which the image data bus is actually used within the time when the image data bus is occupied for “IIT input”. The shaded portion represents the time that is actually used, and the blank portion represents the time that is not used.
[0011]
Next, the reason why such unused time occurs will be described. FIG. 8 is a diagram for explaining the document size and the usage time of the image data bus in the conventional image processing apparatus. In FIG. 8, 50 is the maximum size, 51 is the document size, 52 and 53 are line synchronization signals, 54 and 55 are page synchronization signals, 56 is the image data bus occupation time within one scan time, S ₁ , S ₂ Is the scan line, W is the extra width, and L is the extra length.
[0012]
The maximum size 50 is the maximum size of a document that can be processed by the image processing apparatus, and is determined at the time of design. The document size 51 is the size of the document to be input now. Accordingly, the document size 51 may coincide with the maximum size 50, but is more often smaller than that. The remainder width W is the difference in length between the document size 51 and the maximum size 50 in the horizontal direction (scan line direction). Similarly, the surplus length L is a difference in length between the document size 51 and the maximum size 50 in the vertical direction (perpendicular to the scan line).
[0013]
Scanning at the time of image input is performed for the maximum size 50 regardless of the size of the document. Therefore, in the case of the document of the document size 51, there is no document to be read in the portion with the extra width W and the portion with the extra length L, but these portions are also scanned.
[0014]
In the conventional image processing apparatus, when an image is input from the IIT 4, the image data bus 8 is occupied for image input over the entire period of one scan. That is, the scan line S ₁ Even when scanning the top of the document as shown in FIG. ₂ Even when a portion where no document exists is scanned, the image data bus 8 is always occupied as shown in the image data bus occupation time 56 (the shaded area indicates the occupied time).
[0015]
Although the image data bus 8 is occupied for the entire period, the image data bus 8 is not used during the time for scanning the portion with the extra width W and the time for scanning the portion with the extra length L. Therefore, as shown in FIG. 7B, only part of the occupied time is actually used, and the use efficiency of the image data bus 8 is poor. For this reason, the above-described problems occur, which hinders improvement in processing speed. An object of the present invention is to solve the above problems.
[0016]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, in the present invention, an image input unit that scans a document, inputs image data, and transfers the image data via a data bus, and compression of the image data or decompression of the compressed image data Image processing apparatus having data processing means for performing at least one of them, arbitration means for controlling assignment of right of use of data bus to image input means or data processing means, and transferring image data via data bus In this image processing method, the right to use the data bus is regularly assigned to the image input means during the time when the image input means scans the document area, and the time during which the area other than the document area is scanned is data processing. We decided to give the right to use the data bus to the means.
[0017]
In such a configuration, when a document is scanned by the image input means, a line synchronization signal is output in synchronization with the document area in the main scanning direction, and the image input means is within the time during which the line synchronization signal is output. The right to use the data bus is assigned to the transfer of image data. Alternatively, when the document is scanned by the image input means, a line synchronization signal is output in synchronization with the document area in the main scanning direction, and image data is transferred by the image input means during the time when the line synchronization signal is not output. However, the use of the data bus was restricted.
[0018]
When assigning the right to use the data bus, the right to use the data bus can be assigned with a predetermined time as one unit. The image data can be transferred by DMA transfer.
[0019]
[Action]
In the image processing apparatus and the image processing method of the present invention, the right to use the data bus is periodically assigned to the image input means within the time when the image input means scans the document area, and the area other than the document area is scanned. Since the data bus is given the right to use the data bus to the data processing means, the time for the image input means to occupy the data bus can be within the time corresponding to the document area. By doing so, it is possible to increase the use efficiency of the data bus and increase the processing speed, and it is possible to simultaneously perform a plurality of types of DMA transfers.
[0020]
For example, in the main scanning direction, when the document is scanned by the image input unit, a line synchronization signal is output in synchronization with the document region in the main scanning direction, and the image input unit is within the time during which the line synchronization signal is output. The right to use the data bus is assigned to the transfer of the image data by, or the use of the data bus is restricted to the transfer of the image data by the image input means during the time when the line synchronization signal is not output. As a result, even in the scan of one line, the image data is transferred preferentially using the data bus within the time during which the line synchronization signal is output, and the data bus in which the line synchronization signal is not output is used. When the data bus is not used, the use of the data bus is restricted and used by another device, so that the time when the data bus is not used is reduced and the use efficiency is improved. As a result, the overall processing time is shortened, and a plurality of types of data transfer can be performed in parallel.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a block configuration of the image processing apparatus of the present invention. The reference numerals correspond to those in FIG. 6, A and B are compression / decompression units, 12 is an image data bus arbiter, and 13 is an oscillator. The configuration is different from the conventional image processing apparatus in that an image data bus arbiter 12 that adjusts the use allocation time of the image data bus 8 and an oscillator 13 that provides a clock are provided. The clock can also be generated using a clock generation circuit (not shown) that the image processing apparatus originally has.
[0022]
In FIG. 1, two compression / expansion devices are shown, but this processing is performed by dividing one image into two parts, assigning each divided image to another compression / decompression device, and performing parallel processing. An example in which the present invention is applied to a device that improves the speed is shown. Of course, the present invention can also be applied to a device that has only one mounted.
[0023]
In the present invention, the time is divided into fixed short times called allocation unit times, and the right to use the image data bus 8 is allocated in units of the time. The assignment is performed according to the following criteria. That is,
(1) First priority allocation: Allocation is alternately performed to IIT and IOT whose operation speed is fixed to a certain value.
(2) Second priority allocation: The allocated time is allocated to the compression / decompression unit only when the IIT or IOT is not used. In the case where a plurality of compression / expansion devices are provided, a priority order is determined among the compression / expansion devices and assigned according to the priority order.
(3) Use permission only at the time of request: In any case, in order to actually use the image data bus, a request signal (REQ) for using the image data bus is issued, and an acknowledge signal (ACK) is received and used.
[0024]
The reason why priority is assigned to IIT4 and IOT5 is that they are made to operate at a constant speed, and there is a speed restriction that DMA transfer must be performed at that speed. is there. That is, the operation speeds of IIT4 and IOT5 are determined by mechanical design conditions and are constant.
[0025]
For example, when IIT4 operates, image data flows in without a break at a constant speed corresponding to the operation speed of an image reading mechanism such as an image scanner. It once enters buffer 4-1, but cannot store more than a predetermined amount. Therefore, before a predetermined amount of image data is accumulated in the buffer 4-1, it must be sent to a transfer destination (eg, page memory 7). Therefore, it is necessary to preferentially assign the use of the image data bus 8.
[0026]
On the other hand, the compression / decompression devices A and B are not limited in speed as in the IIT 4 and the IOT 5, and the compression processing and expansion processing can be arbitrarily stopped or restarted. Accordingly, the DMA transfer involving the compression / decompression devices A and B can be performed after the image data bus 8 becomes free. For this reason, the priority of assignment of the image data bus 8 is the second priority. As shown in the example of FIG. 1, when there are a plurality of compression / expansion devices, priorities are given among them (for example, the order of A and B).
[0027]
FIG. 9 is a diagram for explaining the document size and the usage time of the image data bus in the image processing apparatus of the present invention. The reference numerals correspond to those in FIG. This is an example in which a document of a document size 51 is read by an image scanner and the image data is input via IIT4.
[0028]
The difference from FIG. 8 is the portion of the image data bus occupation time 56. This is the scan line S that passes across the document. ₁ The state at the time of scanning is shown. The time is divided into allocation unit times, which are a constant short time, the allocation unit times are alternately allocated to IIT4 and IOT5, and among the allocation unit times allocated to IIT4, the time when the line synchronization signal 53 is output The IIT 4 occupies the image data bus 8 only in the allocation unit time belonging to the inside (the hatched portion indicates the occupancy time).
[0029]
As the scan progresses, the scan line S below the lower end of the document of the document size 51 ₂ Since the line synchronization signal 53 is no longer 0, the IIT 4 is not allowed to occupy the image data bus 8. Even within the period during which scanning is performed, within the time for scanning the portion of the extra width W and the extra length L in which IIT4 is not substantially operating in the allocation unit time assigned to IIT4. In the assigned allocation unit time, the right to use the image data bus 8 is given to the compression / decompression unit A or B.
[0030]
By doing so, it is possible to increase the use efficiency of the image data bus 8 to increase the processing speed, and to perform a plurality of types of DMA transfers in parallel. Thereby, image input, compression processing, decompression processing, image output, and the like can be performed in parallel.
[0031]
(Configuration of image data bus arbiter)
The image data bus arbiter 12 is provided to assign and use the right to use the image data bus 8 in accordance with the above-mentioned criteria. FIG. 3 shows a specific configuration thereof. In FIG. 3, 20-25 are signal lines, 26-30 are D flip-flops, 31-35 are AND circuits, 36-41 are inverter circuits, 42 and 43 are OR circuits, and 44-47 are signal lines.
[0032]
A clock from the oscillator 13 in FIG. 1 is input to the signal line 24 and applied to the clock input terminals of the D flip-flops 26 to 30. The D flip-flop 26 outputs an IIT enable signal from its output terminal Q based on this clock. FIG. 4 shows a waveform diagram of the clock and the IIT enable signal. The IIT enable signal is a rectangular wave having a half period of time between clocks (for example, 170 nS).
[0033]
The D flip-flops 27 to 30 are for receiving a request signal from the IIT 4 or the like that issues a use request of the image data bus 8 and outputting it in synchronization with the clock. A request signal from IIT 4 is input to D flip-flop 27, and a request signal from IOT 5 is input to D flip-flop 28.
[0034]
The outputs from these are respectively input to one input terminals of AND circuits 31 and 32 having two input terminals. An IIT enable signal is input to the other input terminal of the AND circuit 31, and an inverted version of the IIT enable signal by the inverter circuit 36 is input to the other input terminal of the AND circuit 32.
[0035]
Therefore, the AND circuits 31 and 32 are alternately turned on by the IIT enable signal, and if the outputs from the D flip-flops 26 and 27 are input in this state, they are signal lines 44 and 45 as acknowledge signals. Is output via.
[0036]
Requests from the compression / decompression devices A and B are output from the D flip-flops 29 and 30 in synchronization with the clock, but they are input to one input terminal of the AND circuits 34 and 35 having three input terminals, respectively. The The other one of the three input terminals receives the output of the AND circuit 33 having two input terminals. Two input terminals of the AND circuit 33 are connected to output terminals of the AND circuits 31 and 32 through inverter circuits 37 and 38, respectively. Therefore, the AND circuit 33 outputs high only when no acknowledge signal is output to the IIT4 and IOT5. As a result, the acknowledge signals for IIT4 and IOT5 can be preferentially output over the acknowledge signals for compression / decompressors A and B (first priority).
[0037]
The priority order between the compression / decompression units A and B is determined by the priority signal input from the signal line 25. When the value of the priority signal is high, the compression / expansion device A is prioritized, and when it is low, the compression / expansion device B is prioritized. That is, when the priority signal is high, high is output from the OR circuit 42 and is input to the third input terminal of the AND circuit 34, and the gate is turned on. At this time, if a request is output from the compression / expansion device A from the D flip-flop 29, it passes through the AND circuit 34 and is output as an acknowledge signal to the compression / expansion device A.
[0038]
On the other hand, a high priority signal is made low by the inverter circuit 41 and inputted to one input terminal of the OR circuit 43 having two input terminals. When the request from the compression / decompression device A is output from the D flip-flop 29, the request that has been made low by the inverter circuit 40 is input to the other input terminal. Therefore, no high output is output from the OR circuit 43. Therefore, the AND circuit 35 is not in the gate-on state, and even if there is a request from the compression / decompression device B, no acknowledge signal is output to the compression / expansion device B. In this way, priority is given to the compression / expansion device A. If the compression / expansion device B is prioritized over the compression / expansion device A, the priority signal input from the signal line 25 may be set to low.
[0039]
(Operation of image data bus arbiter)
FIG. 5 is a time chart for explaining the operation of the image data bus arbiter. FIG. 5 (a) shows the same IIT enable signal as FIG. 4 (b). In FIG. 5B, the time is divided into allocation unit times based on this IIT enable signal, and the right to use the image data bus 8 is alternately assigned to the IIT 4 and the IOT 5 whose allocation order is the first priority. Indicates the assigned status. The allocation unit time in which “I” is written indicates that the usage right is assigned to IIT4, and the allocation unit time in which “O” is written indicates that the usage right is assigned to IOT5. Show. This assignment is performed by alternately inputting a high value to one of the two input terminals of the AND circuits 31 and 32 of FIG. 3 by the IIT enable signal.
[0040]
FIG. 5D shows a request signal from the IIT 4 (output of the D flip-flop 27 in FIG. 3), which is output in response to the line synchronization signal (53 in FIG. 9) when scanning the document. It is. FIG. 5 (e) is an acknowledge signal to IIT4, but this is within the time when the request signal of FIG. 5 (d) is issued, and “I” of FIG. 5 (b) is entered. It is issued only during the allocation unit time (signal line 44 in FIG. 3). During the allocation unit time, the IIT 4 actually uses the image data bus 8. This is shown in the allocation unit time in which “I” is written in FIG.
[0041]
The allocation unit time at which the IOT 5 actually uses the image data bus 8 is obtained in the same manner, and is the allocation unit time in which “O” is written in FIG. That is, the allocation unit in which “O” is written in FIG. 5B within the time when the request signal (output of the D flip-flop 28 in FIG. 3) from the IOT 5 in FIG. At time, an acknowledge signal (signal on the signal line 45 in FIG. 3) is output to the IOT 5 in FIG.
[0042]
When a request signal for using the image data bus 8 is output from the compression / decompression unit A or B, these are given lower priority than IIT4 and IOT5, so that the request signal is output within the time. The right to use the image data bus 8 is given only during the allocation unit time when no acknowledge signal is output to the IIT 4 or IOT 5.
[0043]
Now, it is assumed that the compression / decompression device A is prioritized between the compression / decompression devices A and B. This priority is determined by giving a high priority signal to the signal line 25 in FIG. Then, the acknowledge signal to the compression / expansion device A in FIG. 5 (i) is the acknowledge signal in FIG. 5 (e) within the time when the request signal from the compression / expansion device A in FIG. 5 (g) acknowledge signals are issued only during the allocation unit time when none of them are issued. The allocation unit time is a time in which “A” is written in FIG. 5C, and the compression / decompression device A can use the image data bus 8 at this time.
[0044]
The compression / decompression device B is within the time when the request signal of FIG. 5 (nu) is being issued, and only during the allocation unit time when the acknowledge signal is not issued to the compression / expansion device A as well as to IIT4 and IOT5. An acknowledge signal is output (FIG. 5 (l)). The allocation unit time is the time when “B” is written in FIG. 5C, and the compression / decompression device B can use the image data bus 8 at this time.
[0045]
By the way, when two compression / expansion devices are provided, there arises a problem that processing of the compression / expansion device whose priority is lowered is delayed. FIG. 2 is a diagram for explaining the state of use of the image data bus when two compression / expansion devices are provided. This is an example in which processing in the compression / decompression devices A and B is performed in parallel while outputting to the IOT 5.
[0046]
FIG. 2 (a) shows the usage status of the image data bus. One partition represents the allocation unit time, and “O” written therein indicates that the IOT 5 is using it. “A” and “B” indicate that compression decompressors A and B are used, respectively. The solid line drawn in the horizontal direction in FIG. 2 (b) represents the time until the image data sufficient for DMA transfer is obtained after the processing by the compression / decompression unit A is performed. An arrow line written in this manner indicates an allocation unit time for DMA transfer of the image data obtained by the processing. After the transfer, processing is resumed. FIG. 2C similarly shows processing in the compression / decompression unit B.
[0047]
Since it is assumed that the compression / expansion device A has priority over the compression / expansion device B, when the processing of the compression / expansion device A is completed, the compression / expansion is performed during the allocation unit time when the IOT 5 does not use the image data bus 8. Used by vessel A. However, in the case of the allocation unit time A-1, since the processing b-1 of the compression / decompression unit A has not been completed by the start of the allocation unit time A-1, the compression / decompression unit A should be used. I can't.
[0048]
In this case, the process C-1 until image data sufficient for DMA transfer is obtained has already been completed, and the compression / decompressor B waiting for the allocation unit time to be allocated is assigned the allocation unit time A-1. Use of the image data bus 8 is permitted. Similarly, in the allocation unit time A-2, the use of the compression / decompression unit B is permitted.
[0049]
If the priority of the compression / decompression device B is always lower than that of the compression / decompression device A, the compression / decompression device B takes charge of the time since the compression / expansion device B can use the image data bus 8 as described above. The processing of the image area being processed is significantly delayed from the processing of the image area handled by the compression / decompression device A.
[0050]
In order to avoid this, the priority order between the compression / decompression units may be changed in the middle of finishing the processing of one image. For example, the CPU 9 in FIG. 1 finds a compression / decompressor whose processing is delayed by monitoring an address counter (not shown) of the DMAC 10 at regular time intervals (eg, once every 100 mS). I will raise the priority of the compression / decompression machine. In order to reverse the priority order, the value of the priority signal input from the signal line 25 in FIG. 3 may be inverted.
[0051]
【The invention's effect】
As described above, in the image processing apparatus and the image processing method of the present invention, the time for allocating the right to use the image data bus 8 for the transfer of image data in IIT 4 is changed according to the size of the document. As a result, the IIT 4 can occupy the image data bus 8 within the time according to the size of the document, so that the time when the data bus is not used is reduced and the use efficiency of the data bus is reduced. Can be improved.
[0052]
At this time, for example, in the main scanning direction, when the document is scanned by IIT4, a line synchronization signal is output in synchronization with the document area in the main scanning direction, and within the time during which the line synchronization signal is output, by IIT4 The right to use the image data bus 8 is assigned to the transfer of the image data, or the use of the data bus is restricted to the transfer of the image data by the IIT 4 during the time when the line synchronization signal is not output. As a result, even in the scan of one line, the image data is transferred preferentially using the data bus within the time during which the line synchronization signal is output, and the data bus in which the line synchronization signal is not output is used. When it is not, the use of the data bus can be restricted and used by other devices. By doing so, the time when the data bus is not used is reduced, and the processing speed can be increased by increasing the use efficiency of the data bus, and a plurality of types of DMA transfers can be performed simultaneously in parallel. It is possible to make it happen. As a result, the overall processing time is shortened.
[0053]
In addition, since the time is divided into short times of allocation unit time and the image data bus 8 is used in accordance with the priority order, the request signal can be received at any time from the IIT 4, IOT 5, compression / decompression device A, B, etc. I can do it. For this reason, it is possible to perform a plurality of types of processes involving operations that require DMA transfer of image data through the image data bus 8 in parallel. In addition, since the image data bus 8 is used in the allocation unit time unit for a plurality of types of processing performed in parallel, the time during which the image data bus 8 is not used is reduced, and the use efficiency is improved. Therefore, the time until the entire process is completed is shortened.
[Brief description of the drawings]
FIG. 1 is a block diagram of an image processing apparatus according to the present invention.
FIG. 2 is a diagram for explaining the state of use of the image data bus when two compression / expansion devices are provided.
FIG. 3 is a diagram showing the configuration of an image data bus arbiter
Fig. 4 Waveform diagram of clock and IIT enable signal
FIG. 5 is a time chart for explaining the operation of the image data bus arbiter.
FIG. 6 is a block diagram of a conventional image processing apparatus.
FIG. 7 is a diagram for explaining a use situation of an image data bus in a conventional image processing apparatus.
FIG. 8 is a diagram for explaining a document size and a usage time of an image data bus in a conventional image processing apparatus.
FIG. 9 is a diagram for explaining the document size and the usage time of the image data bus in the image processing apparatus of the present invention;
[Explanation of symbols]
1 ... DMAC, 2 ... compressed data storage memory, 3 ... local DMA bus, 4 ... IIT, 4-1 ... buffer, 5 ... IOT, 5-1 ... buffer, 6 ... compressor / decompressor, 7 ... page memory, 8 ... Image data bus, 9 ... CPU, 10 ... DMAC, 11 ... System bus, 12 ... Image data bus arbiter, 13 ... Oscillator, 20-25 ... Signal line, 26-30 ... D flip-flop, 31-35 ... AND circuit, 36-41 ... inverter circuit, 42, 43 ... OR circuit, 44-47 ... signal line, 50 ... maximum size, 51 ... document size, 52, 53 ... line synchronization signal, 54, 55 ... page synchronization signal, 56 ... image Data bus occupation time, A, B ... Compression / decompression unit, S ₁ , S ₂ ... scan line, W ... extra width, L ... extra length.

Claims

An image input unit that scans a document, inputs image data, and transfers the image data via a data bus; and a data processing unit that performs at least one of compression of the image data and expansion of the compressed image data An image processing apparatus having arbitration means for controlling assignment of the right to use the data bus to the image input means or the data processing means, wherein the arbitration means is such that the image input means scans a document area. The right to use the data bus is periodically assigned to the image input means within the time, and the right to use the data bus is given to the data processing means during the time other than the document area is scanned. Processing equipment.

The image processing apparatus according to claim 1, wherein the arbitration unit assigns the right to use the data bus to the image input unit with a predetermined time as one unit.

The image input means outputs a line synchronization signal in synchronization with the document area in the main scanning direction when scanning the document, and the arbitration means is within the time during which the image input means outputs the line synchronization signal. The image processing apparatus according to claim 1, wherein a right to use the data bus is assigned to the image input unit.

The image input means outputs a line synchronization signal in synchronization with the document area in the main scanning direction when scanning the document, and the arbitration means is in a time when the image input means does not output the line synchronization signal. The image processing apparatus according to claim 1, wherein use of the data bus of the image input unit is restricted.

The image processing apparatus according to claim 1, wherein the transfer of the image data is a DMA transfer.

An image input unit that scans a document and inputs image data and a data processing unit that performs at least one of compression of the image data or expansion of the compressed image data are connected to the data bus, and the data bus An image processing method for transferring image data, wherein the image input means scans the document area and the image input means periodically assigns the right to use the data bus and reads the image input means. An image processing method characterized in that the right to use the data bus is transferred to the data processing means during a time during which data is transferred and the area other than the document area is scanned.

7. The image processing method according to claim 6, wherein a right to use the data bus is assigned to the transfer of the image data with a predetermined time as one unit.

When scanning the document, a line synchronization signal is output in synchronization with the document area in the main scanning direction, and the data bus is used for the transfer of the image data within the time when the line synchronization signal is output. 8. The image processing method according to claim 6, wherein a right is assigned.

When scanning the document, a line synchronization signal is output in synchronization with the document area in the main scanning direction, and the data bus is used for the transfer of the image data during a time when the line synchronization signal is not output. The image processing method according to claim 6, wherein the image processing method is limited.

The image processing method according to claim 6, wherein the transfer of the image data is a DMA transfer.