JP3729740B2 - 自動車用総合制御ユニット及び自動車 - Google Patents
自動車用総合制御ユニット及び自動車 Download PDFInfo
- Publication number
- JP3729740B2 JP3729740B2 JP2001000055A JP2001000055A JP3729740B2 JP 3729740 B2 JP3729740 B2 JP 3729740B2 JP 2001000055 A JP2001000055 A JP 2001000055A JP 2001000055 A JP2001000055 A JP 2001000055A JP 3729740 B2 JP3729740 B2 JP 3729740B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- output
- input
- reference voltage
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、自動車用総合制御ユニット及び自動車に係り、特に、複数のシステムを複数の形態で構成、または再構成するのに好適な自動車用総合制御ユニット及び自動車に関する。
【０００２】
【従来の技術】
自動車制御にマイコンが使用されるようになってからエンジン制御、Ａ／Ｔ制御、サスペンション制御など数多くのシステムが電子化され、各システム毎に飛躍的な進歩を遂げてきた。近年、より付加価値の高い自動車を得るために、いっそう高度な制御や自己診断機能の充実などが求められるようになってきており、その手段の一つとして、異なったシステム間において自由にデータ通信が行えるようなシステムが現れている。
【０００３】
従来この種のシステムは、例えば、特開昭６１−１９５４５３号公報記載のように、以前は独立して機能していた各システムを、ＬＡＮ等の通信手段を用いて結合することによってシステム間のデータ通信を可能にしていた。
また、例えば特開平３−２８３８４３号公報にみられるように、多重伝送路にコントローラーのための通信ノードと、センサー、アクチュエーターのための通信ノードをそれぞれ独立して設け、各々を接続する構成でデータの自由な送受信を可能としていた。
【０００４】
【発明が解決しようとする課題】
前記従来技術のうち、前者のように、既存の独立した各システムを通信手段によって結合する構成とした場合には、各ユニットへの入出力はそのシステムに必要なセンサー、アクチュエーターから行われる。そのため、センサー、アクチュエーターの設置位置が車内の各所に分散しているような場合には、前記ユニットとセンサー、アクチュエーターとの配線によるワイヤー・ハーネスの肥大化が避けられないという問題点があった。
【０００５】
また、この様な手法においては、一つのシステムを、基本的に一つのユニットで構成する必要がある。従って、複数システムの構成、再構成を容易に行うためには、多システムに共通使用可能なユニットをあらゆるシステムが構築できるよう、余裕を持って設計する必要があり、小さなシステムにおいて大きな無駄が生じることは避けられないという問題点もあった。
【０００６】
一方、後者のように、それぞれに通信手段を備えた、センサー、アクチュエーターと演算ユニットとを通信手段で結合する構成とした場合には、前記ユニットやセンサー、アクチュエーター等を用いて、柔軟にシステムを構成することが可能である。しかし、全ての未加工データを通信手段を通して送信する必要があるので通信手段にかかる負担が大きく、しかも、超高速度の通信手段が必要なうえに、万一、通信手段が故障した場合にはシステムが全面的にダウンしてしまう可能性が高いという問題点があった。のみならず、各センサー、アクチュエーターの信号を、全て通信手段を介して伝送させるため、全てのセンサー、アクチュエーターにそれぞれ送信手段、信号処理手段を設ける必要があり、システムの構成部品点数を著しく増大させてしまうといった欠点を有していた。さらに、アクチュエーターに異常が発生したとき、ドライバーにアクチュエーターの故障をいち早く知らせることができなかった。
【０００７】
本発明の目的は、多様化する自動車制御システムへの対応を柔軟かつ容易に行うことができ、しかも、制御装置の部品点数の増大を抑制して全体を安価に構成することができるとともに、各部を合理的に配置できる、自動車用総合制御ユニットを提供することにある。また、アクチュエーターに異常が発生したとき、いち早く異常を検出することができ、安全性をよりいっそう高めることができる自動車用総合制御ユニット及び自動車を提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成すべく、本発明に係わる自動車用総合制御ユニットは、基本的には、自動車用の電装品に自動車用バッテリーの電力を供給するために、電源線を前記バッテリーから引き出し、前記電源線に前記電装品を接続した電力供給システムで使用される自動車用総合制御ユニットであって、前記総合制御ユニットは、前記電装品の駆動に必要な電力を供給するパワー回路と、前記電装品の故障を検出する故障検出回路と、該故障検出回路の出力が入力される中央演算処理部とを備え、前記故障検出回路は、上限基準電圧および下限基準電圧を発生する比較電位発生部と、負荷に直列に接続された抵抗に発生する電位差を入力とするオペアンプ部と、当該オペアンプ部の出力電位と、前記上限基準電圧および下限基準電圧とを比較して、前記オペアンプ部の出力電位が前記上限基準電圧より大きい場合または前記下限基準電圧より小さい場合には、前記中央演算処理部に異常検出信号を発生する比較器とを有することを特徴としている。
【０００９】
そして、本発明に係わる自動車は、自動車用バッテリーに接続された電源線が車輌内に配設され、前記電源線に接続された自動車用アクチュエーターの電力供給システムと、当該システムにおいて用いられる自動車用総合制御ユニットとを備える自動車であって、前記自動車用総合制御ユニットは、前記アクチュエーターの故障を検出する故障検出回路と、前記故障検出回路の出力を入力の一つとする中央演算処理部とを備え、前記故障検出回路によって検出された前記アクチュエーターに関する断線あるいは短絡の情報に基づいて必要な処理を行う前記中央演算処理部の出力に基づいて前記アクチュエーターの故障情報をドライバーに伝える手段とを有し、前記故障検出回路は、上限基準電圧および下限基準電圧を発生する比較電位発生部と、負荷に発生する電位差を入力とするオペアンプ部と、当該オペアンプ部の出力電位と、前記上限基準電圧および下限基準電圧とを比較して、前記オペアンプ部の出力電位が前記上限基準電圧より大きい場合または前記下限基準電圧より小さい場合には、前記中央演算処理部に異常検出信号を発生する比較器とを有することを特徴としている。
【００１０】
さらに、自動車用総合制御ユニットにおいて、前記電源線は、車両内に環状に配設されていることが好ましく、前記の自動車において、前記電源線は、車両内に環状に配設されていることが好ましい。
【００１１】
【実施例】
以下、本発明の実施例を図面に基づき詳細に説明する。本発明の実施例を説明する前に、先ず、本発明の実施例の前提となる技術を説明する。
【００１２】
図１は本発明の前提となる第１の技術である。図１において、本発明の前提となる自動車用総合制御ユニットは、複数の入出力信号を処理することのできる入出力処理手段である入出力ユニット３と、この入出力ユニット３で処理された信号を用いて自動車制御の演算を行うための演算手段である演算ユニット１と、これら二つのユニット１、３を結合するインターフェイス手段２とからなる。演算ユニット１は演算手段４を備えるとともに、制御内容に基づいて入出力ユニット３からの入力値を用いて出力値を計算する。入出力ユニット３は、入出力信号を処理するための演算手段５と、センサー６からの入力信号を取り込み前記演算ユニットに出力する手段（図示せず）とを備えるとともに、演算ユニット１から出力された制御値に基づいてアクチュエーター７を駆動する手段（図示せず）を備える。前記２つのユニットはインターフェイス手段２で結合されており、互いに信号の授受ができるような構造となっている。
【００１３】
図２は本発明の前提となる第２の技術であり、インターフェイスにＬＡＮ等の多重通信を用いた場合のシステム構成図の一例を示したもので、演算ユニット２０１と入出力ユニット２０２が通信手段２０３を介して接続されている。
【００１４】
図３は、図２の演算ユニット、入出力ユニット、および通信手段を用いたユニット間インターフェイスによるシステムの一構成例を示したものである。図３において、演算ユニット３０１はユニット管理や各種の演算を行うためのＣＰＵ３０６を、入出力ユニット３０２はユニット管理やデータ処理を行うためのＣＰＵ３０７をそれぞれ有し、ユニット間でのデータの送受信の際には、これらのＣＰＵ３０６、３０７がアドレスバスおよびデータバス３１０、３１０を介して当該通信コネクタ３０８、３０８に出力するようになっている。各通信コネクタ３０８、３０８は通信回路３０９、３０９を有し、この通信回路３０９、３０９は通信に関する処理および当該ユニットの診断機能を備えており、各ＣＰＵ３０６、３０７からの送信データおよび各ユニット３０１、３０２の診断結果を、通信線３０３を通じて他方のユニットに送るほか、通信線３０３に流れてくる各種の情報を当該ユニットのＣＰＵに送る働きをする。このように、本図示例においては、ユニット３０１、３０２の外部にある通信コネクタ３０８、３０８に通信回路３０９、３０９を設けるとともに、ＣＰＵ３０６、３０７との間をアドレスバス及びデータバス３１０で連結することにより、通信コネクタ３０８、３０８より先の自由度を高めることができる。
【００１５】
本発明と従来技術との構成上の対比を行うために、図４に従来の自動車制御システムの実際の一構成例を示す。図４には、エンジン制御、Ａ／Ｔ制御、アクティブサスペンション制御、トラクションコントロール制御（ＴＣＳ）に関するコントロールユニット、一部のセンサーおよびアクチュエーター等の各制御システムが配置されるとともに、その配線が前記各制御システム毎に行われている様子が示されている。なお、図４において、各センサーから各コントロールユニットへの入力信号線４０５を一点鎖線で、各コントロールユニットから各アクチュエーターへの出力信号４０６を点線で示してあり、特に複数の信号線が束ねて配線された箇所については太線で示した。
【００１６】
図５は、図３に示した演算ユニット、入出力ユニット、および通信を用いたインターフェイスにより構成された本発明に関する第２の前提技術を、図４で示した制御システムに適用することにより、具体的に実現したものである。なお、図５においては、通信および電源線５００を実線で、センサーからコントロールユニットへの入力信号線５１４は一点鎖線で、コントロールユニットからアクチュエーターへの出力信号線５１５を点線で示してある。
【００１７】
図５において、車内全体には通信および電源線５００が設けられ、これに各制御用の演算ユニット５０１，５０２，５０３，５０４、および物理的配置において近い位置にあるセンサーおよびアクチュエーターとの接続が可能となるよう各所に配置された入出力ユニット（図中ではＩＯ／Ｕと表記）５０７，５０８，５０９，５１０，５１１，５１２が接続されている。図５からもわかるように、入出力ユニット５０７〜５１２には、これらが配された位置の近傍にセンサー、アクチュエーターが適当な数だけ接続されており、このため、センサー、アクチュエーターからユニットへの配線は図４の従来技術の構成における配線に比べて短く、かつ整序された合理的な配置となっている。なお、図５に示した演算ユニット５０１〜５０４に関して、本図示例の構成においては制御システム毎にそれぞれユニットを設ける必要はなく、また、演算量とユニットの持つ演算能力や環境条件等を考慮して、その数、および配置位置を自由に決めることが可能である。さらに、入出力ユニット５０７〜５１２についても、図示された形に限定されることなく、入力信号または出力信号の数や種類に応じてその数および配置位置を自由に決めてよいことは勿論である。
【００１８】
また、図５に示した前提技術では、ユニット間のインターフェイスとして多重通信を利用したものを使用しており、かつ通信線には電源線５００が併設されている。この電源線５００から、各演算ユニット５０１〜５０４や入出力ユニット５０７〜５１２、並びに、車内に設けられた電装品等が電力の供給を受けられるような構成となっており、図示例のものでは、この電源線５００はエンジンルームに設けられた電源制御ユニット５０５またはフェイルセーフユニット（ＦＳ／Ｕ）５０６を介してバッテリー５１３に接続されている。電源制御ユニット５０５は、長時間の駐車時に各ユニットへの電源供給を停止してバッテリー上がりを防ぐなど、電源線への電力の供給を制御する機能を有している。また、フェイルセーフユニット５０６は、電源制御ユニット５０５の故障時に各所への電源供給が停止するのを防ぐ目的で電源制御ユニット５０５の代替機能を有しており、また通信線等を通して車内のユニット等の故障状態を把握し、故障発生時にはドライバーへの警告を行い、必要な情報を記録するための機能が設けられている。
【００１９】
図６は本発明の前提となる第３の技術を示すものであり、図２で示した入出力ユニットの機能を、複数のセンサー信号６０４を入力・処理することのできる入力ユニット６０２と、制御値に基づいて複数アクチュエーター６０５を駆動することができる出力ユニット６０３の二つのユニットに分けてシステムを構成したものである。入力ユニット６０２及び出力ユニット６０３は、演算ユニット６０１と共に多重通信手段６０６を介して接続されている。本図示例の構成によれば、アクチュエーター６０５駆動のための回路と入力信号処理の回路とを同一のユニット内に設ける必要がなくなるため、ノイズ対策が容易となる。
【００２０】
本発明の第３の前提技術に、図２で示した入出力ユニットを構成要素として組み合わせ、例えば演算ユニットと入出力ユニットと入力ユニット、演算ユニットと入出力ユニットと出力ユニットの３種類のユニットを用いて制御システムを構成する方法や、演算ユニットと入出力ユニットと入力ユニットと出力ユニットの４種のユニットを用いてシステムを構成する方法のほか、前記の様々なシステム構成に、さらに従来技術であるスマートセンサー（演算機能を備え、データを、その後の演算での使用に適した形に変換して出力する機能を備えたセンサー）やスマートアクチュエーター（演算機能を備え、与えられた制御値に基づいた動作が可能なアクチュエーター）を組み合わせる方法など多くの実現方法が考えられる。
【００２１】
図７は、図６で示した演算ユニット、入力ユニット、出力ユニット、および通信手段を用いたユニット間インターフェイスによるシステムの一構成例である本発明の第３の前提技術を具体的に示したものである。図７において、演算ユニット７０３は、ユニット管理や各種の演算を行うためのＣＰＵ７０７を、入力ユニット７０４はユニット管理やデータ処理を行うためのＣＰＵ７０８を、出力ユニット７０５はユニット管理やデータ出力処理を行うためのＣＰＵ７０９をそれぞれ備えるとともに、ユニット間でのデータの送受信の際には、これらのＣＰＵ７０７、７０８、７０９がアドレスバスおよびデータバス７１０、７１０、７１０を介して当該通信コネクタ７０２、７０２、７０２に出力するようになっている。各通信コネクタ７０２、７０２、７０２は通信回路７０６、７０６、７０６を備え、この通信回路７０６、７０６、７０６は通信に関する処理および当該ユニットの診断機能を備えており、各ＣＰＵ７０７、７０８、７０９からの送信データおよびユニットの診断結果を、通信線７０１を通じて他のユニットに送るほか、通信線７０１に流れてくる各種の情報を当該ユニットのＣＰＵに送る働きをする。
【００２２】
このほか、特に図示しなかったが、図３や図７に示したユニットインターフェイス手段を用いて、前述のように演算ユニット、入出力ユニット、入力ユニット、出力ユニット等を自由に組み合わせ、システムを構成することが考えられる。さらに、図３や図７に示したように、通信回路をユニットの外に設け、バスを介してユニット間の入出力を行うような構成とした場合、ＣＰＵ間のデータの送受信が可能であるような、前記通信を用いたものとは異った、例えば後述する図９や図１０に示すようなユニット間インターフェイスを用いてユニットを接続し、システムを構成することが可能である。このことにより、規模、形態とも多様化し、自動車によって大きく異なってしまう制御システムの構成を、共通のいくつかのユニットを用いて効率よく実現することが可能となり、また、自動車制御用部品点数の削減につながる。
【００２３】
図８は、本発明に関する第２の前提技術を、図４で示した制御システムに適用することにより、具体的に実現した自動車用制御システムの配置図の一例である。
図８において、車内全体には通信線および電源線８００が設けられ、これに各制御用の演算ユニット８０１，８０２，８０３，８０４、物理的配置において近い位置にあるセンサー、アクチュエーターとの接続が可能となるよう各所に配置された入力ユニット（図中ではＳ／Ｕと表記）８０９，８１０，８１１、出力ユニット（図中ではＤ／Ｕと表記）８０７，８０８が接続されている。前記のように、入力ユニット８０９〜８１１、出力ユニット８０７、８０８には配置位置的に近いセンサー、アクチュエーターが適当な数だけ接続されている。そのため、センサーおよびアクチュエーターから各ユニットへの配線は、図４に示した従来技術の構成における配線に比べて短く、しかも整序された合理的配置となっている。なお、図８に示した演算ユニット８０１〜８０４に関して、本システムにおいては制御システムの構成にこだわることなく、演算量とユニットの持つ演算能力や環境条件等を考慮して、その数、および配置位置を自由に決めてよい。また、入力ユニットや出力ユニットについても示された形にこだわることなく入力信号や出力信号の数や種類に応じてその数および配置位置を自由に決めてよいことは勿論である。
【００２４】
また、図８において、ユニット間インターフェイスには、図５の場合と同様に、多重通信が用いられており、その通信線８００には電源線が併設されている。各演算ユニット８０１〜８０４、入力ユニット８０９〜８１１、出力ユニット８０７、８０８、並びに車内に設けられた電装品等は、電源線８００から電力の供給を受けることが可能であるが、本図示例では、この電源線８００はエンジンムールに設けられた電源制御ユニット８０５またはフェイルセーフユニット（ＦＳ／Ｕ）８０６を介してバッテリー８１３に接続されている。また、電源制御ユニット８０５、およびフェイルセーフユニット８０６については、図５の説明において述べた電源制御ユニット５０５、およびフェイルセーフユニット５０６と同様の作用を有するものであり、ここでは重複する説明は省略する。
【００２５】
なお、前述した図５や図８で示した前提技術において、度々自動車制御システムに関する考察がなされていたが、本発明において取り扱う信号は、自動車で使用されるすべての信号であって、制御信号のほかに搭乗者によって操作されるスイッチ等からの信号、車外から取り込んだ信号、外因により変化する環境からの信号など様々なものが含まれるものである。
【００２６】
図９は、図２で示した本発明の前提となる第２の技術のシステム構成における演算ユニット及び入出力ユニットと同一構成のものを用いるとともに、異種のインターフェイスを用いて構成した第４の前提技術のシステム構成の一例を示したものである。
【００２７】
図９において、演算ユニット９０１と入出力ユニット９０２は、図２で用いたものとは異なったインターフェイス９０３によって結合されており、このインターフェイス９０３内に設けられたデュアルポートＲＡＭ（図中にはＤＰＲＡＭと表記）９０５にはそれぞれのユニット内部のアドレスバス及びデータバス９０７，９０８が接続されている。本図示例の構成においては、各ユニット９０１、９０２間でのデータの送受信はこのＤＰＲＡＭ９０５を通して行われる。このような構成により、従来の入出力を備えたユニットと同等な機能を備えるとともに全体を安価に構成することができ、また、小型のチップにより高速演算可能なシステムが得られる。
【００２８】
図１０は、図６で示した本発明に関する第３の前提技術のシステム構成における演算ユニット、入力ユニット、及び出力ユニットと同一構成のものを用いるとともに、異種のインターフェイスを用いて構成した第５の前提技術のシステム構成の一例を示したものである。
【００２９】
図１０において、演算ユニット１００１と、入力ユニット１００２、並びに出力ユニット１００３とは、図９で示したものと同様なインターフェイス１００４によって結合されており、インターフェイス１００４内に設けられたデュアルポートＲＡＭ（図中にはＤＰＲＡＭと表記）１００５には各ユニット内部のアドレスバス及びデータバス１００８，１００９が接続されている。本構成において、ユニット間でのデータの送受信はこのＤＰＲＡＭを通して行われる。
【００３０】
図１０に示した前提技術では、入力ユニット１００２、出力ユニット１００３とＤＰＲＡＭ１００５の接続を共通のバス１００９で行ったが、この場合にはＤＰＲＡＭ１００５のアドレス領域をそれぞれのユニットに振り分けて使用されている。あるいは、特に図示しなかったが、インターフェイス１００５に、それぞれ入力ユニット１００２、出力ユニット１００３のバスに接続された２つのＤＰＲＡＭを設け、演算ユニット１００１のバスを前記２つのＤＰＲＡＭに接続してデータのやりとりを行うように構成することも可能である。
【００３１】
次に、多種多様な制御システムに広範に適用可能である共通化ユニットの具体例について説明する。
前記共通化ユニットは、異なった複数のインターフェイスによって相互に結合されることが可能なもので、例えば、演算ユニット、入出力ユニット、入力ユニット、出力ユニットについて、以下の図１１〜１４により詳述する。
【００３２】
図１１は演算ユニットの構成図の一例である。図１１において、制御内容や、システムの各状態を示すデータテーブル等を記憶するためのＲＯＭ１１０３及びフラッシュメモリ１１０５、当該ユニットに入力された信号の記憶や演算の補助等に用いるＲＡＭ１１０４、記憶された制御内容に基づいて実際に演算を行うＣＰＵ１１０６、ＣＰＵ１１０６の異常を監視するウォッチドッグタイマー１１０７が設けられており、これらはデータバス及びアドレスバス１１０９によって接続されている。ここで、ＲＯＭ１１０３とフラッシュメモリ１１０５については、少なくともどちらか一方のみを設けても充分な機能を果たすことができる。両方を設けた場合には、例えば、あらゆるシステムにおいて共通に使用できる内容についてはＲＯＭ１１０３に、接続機器のデータテーブルのようにシステムにより変化する内容についてはフラッシュメモリ１１０５に書き込むようにすることも可能である。また、ＣＰＵ１１０６の異常動作を監視するウォッチドッグタイマー１１０７はＣＰＵ１１０６の異常を検出すると通信回路１１０２に信号を出すようになっており、通信回路１１０２は通信線１１１０を通して他のユニットに当該演算ユニットの異常を知らせるようになっている。
【００３３】
さらに、演算ユニット内にはＣＰＵ１１０６を用いてフラッシュメモリ１１０５の消去、書換を行うための電源を供給するＤＣ−ＤＣコンバーター１１０８が設けられており、その電源はユニットへの電源供給と共に前記通信線１１１０に併設された電源線からの通信コネクタ１１０１を通して供給される。但し、前記フラッシュメモリ１１０５のない場合にはＤＣ−ＤＣコンバーター１１０８は不要となる。
【００３４】
図１２は任意の入出力信号の処理が可能な入出力ユニットの構成図の一例である。本図示例による入出力ユニットは、基本的には、後述する図１３及び１４で示される入力ユニット及び出力ユニットのものと、同一の構成もしくは同一の機能を有する構成部品を用いて構成されている。図１２において、入出力ユニットには、ＲＯＭ１２０３、ＲＡＭ１２０４、フラッシュメモリ１２０５、ＣＰＵ１２０６、ウォッチドッグタイマー１２０７、Ａ／Ｄ変換器１２１５、Ｄ／Ａ変換器１２１６、フリーランタイマー１２１７、シリアルコミュニケーションインターフェイス１２１８、Ｉ／Ｏインターフェイス１２１９、１２１９、１２１９、１２１９が設けられ、これらはデータバス及びアドレスバス１２２０を介して互いに接続されている。
【００３５】
ＲＯＭ１２０３及びフラッシュメモリ１２０５には、入出力ユニットに接続されたセンサー１２２１やアクチュエーター１２２２に関する情報や、各入出力信号の処理に関するデータ、入出力割当ポート、及びそれらを実際に処理するための手順等が記憶されているが、必要に応じてＲＯＭ１２０３およびフラッシュメモリ１２０５の両方、あるいは少なくとも何れか一方による構成としても良い。また、フラッシュメモリ１２０５の消去、書換に用いるためのＤＣ−ＤＣコンバーター１２２３やユニットへの電源供給方式、ＣＰＵの異常を監視するウォッチドッグタイマー１２０７については、前述した演算ユニットの場合と同様である。ＲＡＭ１２０４はデータ処理時に補助的に用いるなど様々な用途に用いることが出来るが、不要であればなくても良い。
【００３６】
ＣＰＵ１２０６は、入出力信号に対して、後述する入力ユニット及び出力ユニットにおける両方のＣＰＵによる処理が可能な機能を備えるとともに、必要な処理を行う。
Ａ／Ｄ変換器１２１５は後述する図１３の入力ユニットに用いられるＡ／Ｄ変換器と同様の機能を、また、Ｄ／Ａ変換器１２１６は後述する図１４の出力ユニットに用いられるＤ／Ａ変換器と同様の機能を有する。
【００３７】
また、フリーランタイマー１２１７及びシリアルコミュニケーションインターフェイス１２１８は、後述する図１３及び図１４の図示例で用いられる、フリーランタイマー及びシリアルコミュニケーションインターフェイスによる入力処理と出力処理の両機能を併有するとともに、アドレスバスおよびデータバス１２２５を介してＩ／Ｏインターフェイス１２１９、１２１９、…に接続されている。
【００３８】
さらに、Ｉ／Ｏインターフェイス１２１９、１２１９、…は、入力および出力のポートとして、後述する図１３及び１４の入力ユニット及び出力ユニットに用いられるおけるＩ／Ｏインターフェイスの両方の機能を持っており、後段には入力線、およびパワー回路１２２６、１２２６、１２２６、故障検出回路１２２７、１２２７、１２２７が後述する図１３及び１４の図示例と同様に接続されている。
【００３９】
図１３は入力ユニットの構成図の一例である。図１３において、入力ユニットには、ＲＯＭ１３０３、ＲＡＭ１３０４、フラッシュメモリ１３０５、ＣＰＵ１３０６、ウォッチドッグタイマー１３０７、Ａ／Ｄ変換器１３１５、フリーランタイマー１３１７、シリコンコミュニケーションインターフェイス１３１８、Ｉ／Ｏインターフェイス１３１９、１３１９、１３１９が設けられ、これらはデータバス及びアドレスバス１３２５を介して互いに接続されている。
【００４０】
ＲＯＭ１３０３及びフラッシュメモリ１３０５には、入力ユニットに接続されたセンサー１３２１、１３２１、１３２１に関する情報や各入力信号の処理に関するデータ、及びそれらを実際に処理するための手順等が記憶されており、ＣＰＵ１３０６はこれらに基づいて必要な処理を行い、インターフェイスを介して演算ユニットにデータを送信できるようになっている。ただし、ＲＯＭ１３０３及びフラッシュメモリ１３０５については、どちらか一方を用いても良いし、両方を設けて使い分けても良い。またフラッシュメモリ１３０５の消去、書換に用いるためのＤＣ−ＤＣコンバーター１３２３やユニットへの電源供給方式、ＣＰＵ１３０６の異常を監視するウォッチドッグタイマー１３０７については、前述した演算ユニットの場合と同様である。
【００４１】
ＲＡＭ１３２３はデータ処理時に補助的に用いるなど様々な用途に用いることが出来るが、不要であればなくても良い。
Ａ／Ｄ変換器１３１５はアナログ入力信号を、フリーランタイマー１３１７はＰＷＭ入力信号を、シリアルコミュニケーションインターフェイス１３１８はシリアル入力信号をそれぞれデジタル信号に変換し、バス１３２５を介してＣＰＵ１３０６に送る。図中には、一般に自動車用として必要十分な精度を持つものとされる１６ビットのフリーランタイマー１３１７を示したが、システムの内容をよく考慮して１０ビッドのものや２０ビットのものなど必要なものを使用することができる。
【００４２】
また、Ｉ／Ｏインターフェイス１３１９、１３１９、１３１９には、Ａ／Ｄ変換器１３１５、フリーランタイマー１３１７、シリアルコミュニケーションインターフェイス１３１８及びバス１３２５のぞれぞれが接続され、内部の切り替え回路（図示せず）により各種センサー１３２１の信号の入力ポートまたはバスの入力ポートとして使い分けることが出来る様な構成となっている。従って、本図示例の入力ユニットによれば、様々なシステムにおいて任意に選ばれ、接続されたセンサー信号を入力し、演算ユニットに送ることが可能である。
【００４３】
図１４は出力ユニットの構成図の一例である。本図示例の出力ユニットには、ＲＯＭ１４０３、ＲＡＭ１４０４、フラッシュメモリ１４０５、ＣＰＵ１４０６、ウォッチドッグタイマー１４０７、Ｄ／Ａ変換器１４１６、フリーランタイマー１４１７、シリアルコミュニケーションインターフェイス１４１８、Ｉ／Ｏインターフェイス１４１９、１４１９、１４１９が設けられ、これらはデータバス及びアドレスバス１４２５を介して互いに接続されている。ここで、ＲＯＭ１４０３及びフラッシュメモリ１４０５には当ユニットに接続されたアクチュエーター１４２２、１４２２、１４２２に関する情報や各出力信号の処理に関するデータ、出力割当ポート、及びそれらを実際に処理するための手順等が記憶されているが、前述した入力ユニットの場合と同様、必要に応じてＲＯＭ１４０３およびフラッシュメモリ１４０５の両方またはどちらか一方による構成としても良い。またフラッシュメモリ１４０５の消去、書換に用いるためのＤＣ−ＤＣコンバーター１４２３やユニットへの電源供給方式、ＣＰＵ１４０６の異常を監視するウォッチドッグタイマー１４０７については前記演算ユニットの場合と同様である。
【００４４】
ＲＡＭ１４０４はデータ処理時に補助的に用いるなど様々な用途に用いることが出来るが、不要であればなくても良い。
ＣＰＵ１４０６は、インターフェイスを介して図１の演算ユニット１から送られてきたデータに対して、ＲＯＭ１４０３やフラッシュメモリ１４０５に記憶された手順に基づいて処理を行い、その結果をＤ／Ａ変換器１４１６、フリーランタイマー１４１７、またはシリアルコミュニケーションインターフェイス１４１８に出力する。
【００４５】
Ｄ／Ａ変換器１４１６、フリーランタイマー１４１７、シリアルコミュニケーションインターフェイス１４１８では、ＣＰＵ１４０６からのデータをそれぞれアナログ信号、ＰＷＭ信号、シリアル信号に変換し、Ｉ／Ｏインターフェイス１４１９、…に出力する。但し図中には、自動車用として一般的に必要十分な精度を持つ１６ビットのフリーランタイマーを示したが、システムの内容をよく考慮して１０ビットのものや２０ビットのものなど必要なものを使用することができる。
【００４６】
Ｉ／Ｏインターフェイス１４１９、…には、Ｄ／Ａ変換器１４１６、フリーランタイマー１４１７、シリアルコミュニケーションインターフェイス１４１８及びバス１４２５のそれぞれが接続され、内部の切り替え回路（マルチプレクサ等）により各種アクチュエーター１４２２、…への信号の出力ポートまたはバスの出力ポートとして使い分けることが出来る様な構成となっている。従って、当ユニットによれば、様々なシステムにおいて任意に選ばれ、接続されたアクチュエーター１４２２、…へ信号を出力し、駆動できるような構造になっている。
【００４７】
Ｉ／Ｏインターフェイス１４１９、…の出力ポートにはそれぞれ任意のアクチュエーター１４２２、…が接続されているため、アクチュエーターによっては駆動に大きな電力を必要とするものもある。このためＩ／Ｏインターフェイス１４２２、…の出力端には増幅用のパワー回路１４２６、１４２６、１４２６を設けることができるようになっている。さらに、アクチュエーター１４２２、…の故障対策として駆動部の最後段にアクチュエーターの故障検出回路１４２７、１４２７、…を設けることが可能な構成になっている。この故障検出回路１４２７、…の出力端子は当該ユニットのＣＰＵ１４０６に接続されており、アクチュエーター等の故障が検出された場合には、必要な処理ができるようになっている。
【００４８】
図１５は入出力切り替え手段を有したＩ／Ｏインターフェイスの構成図の一例を示したものである。図１５において、Ａ／Ｄ変換器１５０１、Ｄ／Ａ変換器１５０２の出力端子、及びフリーランタイマー１５０３、シリアルコミュニケーションインターフェイス１５０４、アドレスバス及びデータバス１５０５の入出力端子のうち、それぞれ２つずつが例として示されている。また、４つの入出力ポート１５０６、１５０６…の端子のうちそれぞれ２つずつの端子が例として示されている。図１５からもわかるように、これらの端子はスイッチ１５０７、…を通して互いに任意に接続することが可能な構成になっており、切り替え手段はＣＰＵからの指示に応じて端子間の接続を行う。この切り替え手段には例えばマクチプレクサのような回路を用いればよい。
【００４９】
また、図に示したように、各切り替え手段にはユニット内のデータバス及びアドレスバス１５０５が接続されており、切り替えに関する指令はこのバス１５０５を通してユニットのＣＰＵから与えられる。この方式によれば、同一の入出力ポートに接続された機器に対して、入力、出力をソフトウェアーによって切り替えて使用することも可能である。
【００５０】
図１６は本発明の実施例を示しており、前述した図１２及び１４におけるアクチュエーターの故障検出回路の構成図の一例である。
図１６において、負荷１６００の駆動電流は、ユニット内に取り込まれた電源線１６１０から、駆動回路の抵抗Ｒ ０ １６０１およびスイッチング素子１６０２を経て、負荷１６００を通り、アース側に流れる。スイッチング素子１６０２はユニット内のＣＰＵ１６０３から出された制御信号１６０４によってＯＮ，ＯＦＦされる。
【００５１】
ここで、実際の検出法について説明する。駆動電流の電流路上において、前記スイッチング素子１６０２と前記負荷１６００の間に電流測定抵抗Ｒ １ １６０５を設けると、負荷電流の電流値に比例してＲ １ １６０５の両端には電位差が発生する。本検出器では、この電位差をオペアンプ１６０７を用いて対０電位の値Ｖ ３ として増幅し、これを比較電位発生部１６０８から発生された上限電圧Ｖ ５ 、下限基準電圧Ｖ ６ と共に比較器１６０９に入力する。比較器１６０９ではＶ ６ ≦Ｖ ３ かつＶ ３ ≦Ｖ ５ の正常条件が成立しているか否かをＣＰＵ１６０３に出力し、ＣＰＵ１６０３は制御信号１６０４がＯＮでかつ正常条件が成立しないときには異常と判断し、処理を行う。
【００５２】
次に、オペアンプ１６０７、比較電位発生部１６０８の詳細について説明する。図１６において、電流測定抵抗Ｒ １ １６０５の負荷側端電圧をＶ １ 、電源側端電圧をＶ ２ 、オペアンプの入力側抵抗、出力側抵抗を図のようにそれぞれＲ １ ，Ｒ ２ とするとオペアンプ１６０７からの出力電圧Ｖ ３ はアース端からの電位として、
Ｖ ３ ＝（Ｒ ２ ／Ｒ １ ）×（Ｖ ２ −Ｖ １ ）
と表すことができる。また、図１６の比較電位発生部１６０８において、抵抗Ｒ ５ ，Ｒ ６ は可変抵抗で、それぞれ固定抵抗Ｒ ３ ，Ｒ ４ と直接に接続されている。電位Ｖ ５ はアースに対する電源の電位をＲ ６ ／（Ｒ ４ ＋Ｒ ６ ）倍したものに、電位Ｖ ６ はアースに対する電源の電位をＲ ５ ／（Ｒ ３ ＋Ｒ ５ ）倍したものになっている。
【００５３】
ユニット内にこの種の検出回路を持つことで、断線あるいは短絡のようなアクチュエーターの異常を検出することができ、システムに付加される自己診断機能の一部として利用し、整備、修理の一助となると共にアクチュエーターの故障をいち早くドライバーに伝えることによって安全性をよりいっそう高めることができる。
【００５４】
次に、本発明に関する前提技術に供される多重通信手段について説明する。
ＬＡＮなどの多重通信手段を用いて多種多様の情報を一括して伝える場合には、一部の高速な信号においてその伝達の時間的遅れが問題となるため、リアルタイム性が高く、かつフェイルセーフ性の高い通信技術がその実効性を高めるためには必要不可欠なものといえる。
【００５５】
図１７は多重通信の概略を示す構成図の一例である。本図示例においては、優先割り込みを実現するための通信制御線Ａ´１７０１を備えた優先度付き分散制御ＬＡＮ（通信線Ａ１７０２）と分散制御ＬＡＮ（通信線Ｂ１７０３）の二重系の通信システムとなっている。この優先度付き分散制御ＬＡＮ１７０２は、データを後述の優先レベルに応じて優先的に送信できるような仕組みになっており、高速のデータは少ない待ち時間で送信される。また、通信線Ａ１７０２で使用中であっても通信線Ｂ１７０３より別のデータを送信することが可能であるので、極めて待ちの少ないデータ通信が期待できる。さらに二重系のＬＡＮであることから、どちらか一方のＬＡＮが断線等により通信不能になった場合でも、もう一方のＬＡＮを使用すれば必要最低限の通信を確保することができるため、本システムは非常にフェイルセーフ性の高い通信システムである。
【００５６】
図１７において、通信インターフェイス１７０４には、通信制御線Ａ´１７０１及び通信線Ａ１７０２の接続された通信回路Ａ１７０５と、通信線Ｂ１７０３の接続された通信回路Ｂ１７０６の２つの通信回路が設けられ、これらは主にユニット１７０６内のアドレスバス及びデータバス１７０７に接続されている。ユニット１７０６においてデータの送信要求が生じると、ユニット１７０６内のＣＰＵ１７０８は通信線Ａ、またはＢを利用して送信を行うが、その手順は以下に述べる図１８及び図１９に示す通りである。
【００５７】
図１８はデータの送信優先処理手順を表すフローチャート、また、図１９は前記通信システムの、通信線における信号の流れの一例を示した説明図である。図１８において、あるユニットＸにおいて任意のデータのＬの送信要求が発生したとする（１８０１）。ここで、データＬには優先レベルと呼ばれる通信線Ａの使用優先度が与えられており、これらは例えばユニット内のフラッシュメモリーに記憶されている。この優先レベルは、例えばパワーウィンドーの操作スイッチのように比較的時間に余裕のあるデータについては低く、例えばエンジンの回転数信号のようにリアルタイムな情報が必要となるような高速のデータについては高い優先レベルを持つように設定されており、数段階のレベルが設定されている。データの送信にあたっては、この優先レベルに基づいてふるい分けが行われ、送信経路はその時の通信線の使用状態及び優先レベルに応じて決定される。なお優先レベルのデータ長については可変長、固定長の両方が考えられるが、固定長にした場合にはデータの送信終了が容易に検出できるので、本通信システムにおいては後述の処理開始信号、通信線強制解放信号と共に優先レベルを固定長とする。
【００５８】
まず、データの優先レベルが低いもの、すなわち低速のデータについては通信線Ａの混雑を避けるために予めふるい落とされ（１８０２）、通信線Ｂより送信される（１８０９）。ただし、このとき通信線Ｂが使用中であった場合にはＢが空くまで待つものとする（１８１２）。
【００５９】
次に、それ以上の優先レベルのデータについては、通信線Ａが空きであれば（１８０３）通信線Ａから送信することにする。このときの手順は図１９に示したように、まずユニットＸが通信制御線Ａ´から処理開始信号１９０１を送信する。これは、他のユニットに対して通信制御線Ａ´への送信を禁止する意味を持っており、他のユニットはこの後に続いて送信される優先レベル信号１９０２を解読し、ユニットＸによるデータＬの送信が終了するまでその値を記憶している。優先レベルの送信が終了した時点で、通信制御線Ａ´への送信禁止は解除される。続いて、ユニットＸは通信線Ａより実際のデータＬを送信し、データＬの末尾には送信終了信号が付加される（１８０７、１９０３、１９０６）。他のユニットはこの送信終了信号を解読すると、通信線Ａの空きを知り、優先レベルをクリアーし、次の通信に備える。
【００６０】
図１８の通信線Ａの空き判定１８０３において、通信線Ａが他のデータ通信に使用され、空いていない場合には、通信線Ｂの空き判定１８０８に入る。ここで通信線Ｂが空きであればデータＬは通信線Ｂを通して送信される（１８０９）。
【００６１】
通信線Ｂの空き判定１８０８において、通信線Ｂが使用中である場合には、再び通信線Ａについて検討が行われる。すなわち、通信線Ａに使用して現在送信されているデータ、これを仮にＭとする、の優先レベルに対して送信待ちをしているデータＬの優先レベルが低いか、同レベルか、または高いかの判定が行われ（１８０５）、データＬの優先レベルが低いかまたは同レベルの場合にはデータＭの送信が終了するまでデータＬの通信線Ａからの送信は行わず、通信線Ａの空き、通信線Ｂの空きを繰り返し調べ、どちらかの通信線は空きが出るまで待って、空いた通信線より送信を行う。これに対し、データＬの優先レベルが高い場合には、ユニットＸは通信制御線Ａ´より図１９にも示した通信線Ａの強制解放信号１９０４を送信し（１８１１）、続けて図１９にも示された優先レベル信号１９０５を送信する（１８０５）。その後の処理は通信線Ａを用いた場合の通常の送信法と同様である。ここで、送信を中断されたデータＭは送信待ちデータとして新たに初期処理１８０１からスタートするものとする。ただし、ユニットの通信処理能力が十分に大きければ通信待ちデータの為の特有の処理を行ってもよい。
【００６２】
また、優先割り込みの判定法には様々な方法があり、例えばデータＭの優先レベルの値に対してデータＬの優先レベルの値が複数大きいことを基準とする方法、値が１以上大きいことを基準とする方法等優先レベルの決め方に応じて様々な基準の決め方が存在する。
なお、ユニットにおいて実際にこれらの通信処理を行うのは、前記の通信回路Ａまたは通信回路Ｂであってもよいし、その一部の処理をユニット内のＣＰＵが行ってもよいし、または外部にその処理を行うための回路を設けてもよい。
【００６３】
以上の説明から明かなように、本発明によれば、演算の為のユニットと複数の入出力の処理を行うユニットを分けて設け、それらをインターフェイスによって接続する構成としたために、信号の入出力処理を任意のユニットで行うことができるので、物理的配置位置の近いユニットに信号を取り込むことが可能となり、たとえシステムが複雑になった場合でも、信号の入出力の為のワイヤー・ハーネスが肥大することが無く、システムの変更などに柔軟に、しかも容易に対応することができる。
【００６４】
また、入出力ユニットに複数の入出力信号を処理する機能を設けたために、信号処理手段やインターフェイスの利用率を高くすることができ、入出力信号が増大した場合でもシステム全体の構成部品点数を極端に増大すること無く、システムを構成できる。
【００６５】
さらに、入出力のためのユニットを、任意の入出力信号を取り扱えるような構成としたので、複数のシステムを、共通のユニットを利用して構成することができ、多様な自動車制御システムを共通部品を用いて容易に構成できる。
【００６６】
そのうえ、多重通信などのユニット間のインターフェイスをユニットと独立して設けたために、共通のユニットを、多様なインターフェイスによって接続することが可能となり、規模の異なるシステムを共通のユニットを用いて容易に実現できる。
【００６７】
【発明の効果】
以上の説明から理解されるように、本発明によれば、多様化する自動車制御システムへの対応を柔軟かつ容易に行うことができ、しかも、制御装置の部品点数の増大を抑制して全体を安価に構成することができるとともに、各部を合理的に配置することができる。
【図面の簡単な説明】
【図１】 本発明の前提となる演算、入出力分離型ユニットを用いたシステム構成の一例を示す構成図。
【図２】 本発明の前提となる演算、入出力分離型ユニット、多重通信を用いたインターフェイスによるシステム構成の一例を示す構成図。
【図３】 本発明の前提となる演算、入出力分離型ユニット、インターフェイスによるシステム構成の一例を示す構成図。
【図４】 従来システムにおける信号線の一例を示した配線図。
【図５】 本発明の前提となるシステムを用いた場合の信号線、および電源線の一例を示した配線図。
【図６】 本発明の前提となる演算、入力、出力分離型ユニット、多重通信を用いたインターフェイスによるシステム構成の一例を示す構成図。
【図７】 本発明の前提となる演算、入力、出力分離型ユニット、インターフェイスによるシステム構成の一例を示す構成図。
【図８】 本発明の前提となるシステムを用いた場合の信号線、および電源線の一例を示した配線図。
【図９】 本発明の前提となる演算、入出力分離型ユニット、ＤＰＲＡＭを用いたインターフェイスによるシステム構成の一例を示す構成図。
【図１０】 本発明の前提となる演算、入力、出力分離型ユニット、ＤＰＲＡＭを用いたインターフェイスによるシステム構成の一例を示す構成図。
【図１１】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な演算ユニットの一例を示す構成図。
【図１２】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な入出力ユニットの一例を示す構成図。
【図１３】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な入力ユニットの一例を示す構成図。
【図１４】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な出力ユニットの一例を示す構成図。
【図１５】 本発明の前提となる出力処理が可能なユニットにおける、入出力の切り替え手段を有してＩ／Ｏインターフェイス部の一例を示す構成図。
【図１６】 本発明の自動車用総合制御ユニットで用いる故障検出回路の一実施例を示す回路図。
【図１７】 本発明に関連するデータの優先処理機能を具備する二重系通信を用いたユニット間インターフェイスの一例を示す構成図。
【図１８】 図１７のデータの送信優先処理手順を表すフローチャート。
【図１９】 図１７の通信システムの通信線における信号の流れの一例を示した説明図。
【符号の説明】
１ 演算ユニット
２ インターフェース手段
３ 入出力ユニット
４ 演算手段
５ 演算手段
６ センサ
７ アクチュエータ
１６０３ ＣＰＵ
１６０７ オペアンプ部
１６０８ 比較電位発生部
１６０９ 比較器
１６１０ 電源線
【産業上の利用分野】
本発明は、自動車用総合制御ユニット及び自動車に係り、特に、複数のシステムを複数の形態で構成、または再構成するのに好適な自動車用総合制御ユニット及び自動車に関する。
【０００２】
【従来の技術】
自動車制御にマイコンが使用されるようになってからエンジン制御、Ａ／Ｔ制御、サスペンション制御など数多くのシステムが電子化され、各システム毎に飛躍的な進歩を遂げてきた。近年、より付加価値の高い自動車を得るために、いっそう高度な制御や自己診断機能の充実などが求められるようになってきており、その手段の一つとして、異なったシステム間において自由にデータ通信が行えるようなシステムが現れている。
【０００３】
従来この種のシステムは、例えば、特開昭６１−１９５４５３号公報記載のように、以前は独立して機能していた各システムを、ＬＡＮ等の通信手段を用いて結合することによってシステム間のデータ通信を可能にしていた。
また、例えば特開平３−２８３８４３号公報にみられるように、多重伝送路にコントローラーのための通信ノードと、センサー、アクチュエーターのための通信ノードをそれぞれ独立して設け、各々を接続する構成でデータの自由な送受信を可能としていた。
【０００４】
【発明が解決しようとする課題】
前記従来技術のうち、前者のように、既存の独立した各システムを通信手段によって結合する構成とした場合には、各ユニットへの入出力はそのシステムに必要なセンサー、アクチュエーターから行われる。そのため、センサー、アクチュエーターの設置位置が車内の各所に分散しているような場合には、前記ユニットとセンサー、アクチュエーターとの配線によるワイヤー・ハーネスの肥大化が避けられないという問題点があった。
【０００５】
また、この様な手法においては、一つのシステムを、基本的に一つのユニットで構成する必要がある。従って、複数システムの構成、再構成を容易に行うためには、多システムに共通使用可能なユニットをあらゆるシステムが構築できるよう、余裕を持って設計する必要があり、小さなシステムにおいて大きな無駄が生じることは避けられないという問題点もあった。
【０００６】
一方、後者のように、それぞれに通信手段を備えた、センサー、アクチュエーターと演算ユニットとを通信手段で結合する構成とした場合には、前記ユニットやセンサー、アクチュエーター等を用いて、柔軟にシステムを構成することが可能である。しかし、全ての未加工データを通信手段を通して送信する必要があるので通信手段にかかる負担が大きく、しかも、超高速度の通信手段が必要なうえに、万一、通信手段が故障した場合にはシステムが全面的にダウンしてしまう可能性が高いという問題点があった。のみならず、各センサー、アクチュエーターの信号を、全て通信手段を介して伝送させるため、全てのセンサー、アクチュエーターにそれぞれ送信手段、信号処理手段を設ける必要があり、システムの構成部品点数を著しく増大させてしまうといった欠点を有していた。さらに、アクチュエーターに異常が発生したとき、ドライバーにアクチュエーターの故障をいち早く知らせることができなかった。
【０００７】
本発明の目的は、多様化する自動車制御システムへの対応を柔軟かつ容易に行うことができ、しかも、制御装置の部品点数の増大を抑制して全体を安価に構成することができるとともに、各部を合理的に配置できる、自動車用総合制御ユニットを提供することにある。また、アクチュエーターに異常が発生したとき、いち早く異常を検出することができ、安全性をよりいっそう高めることができる自動車用総合制御ユニット及び自動車を提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成すべく、本発明に係わる自動車用総合制御ユニットは、基本的には、自動車用の電装品に自動車用バッテリーの電力を供給するために、電源線を前記バッテリーから引き出し、前記電源線に前記電装品を接続した電力供給システムで使用される自動車用総合制御ユニットであって、前記総合制御ユニットは、前記電装品の駆動に必要な電力を供給するパワー回路と、前記電装品の故障を検出する故障検出回路と、該故障検出回路の出力が入力される中央演算処理部とを備え、前記故障検出回路は、上限基準電圧および下限基準電圧を発生する比較電位発生部と、負荷に直列に接続された抵抗に発生する電位差を入力とするオペアンプ部と、当該オペアンプ部の出力電位と、前記上限基準電圧および下限基準電圧とを比較して、前記オペアンプ部の出力電位が前記上限基準電圧より大きい場合または前記下限基準電圧より小さい場合には、前記中央演算処理部に異常検出信号を発生する比較器とを有することを特徴としている。
【０００９】
そして、本発明に係わる自動車は、自動車用バッテリーに接続された電源線が車輌内に配設され、前記電源線に接続された自動車用アクチュエーターの電力供給システムと、当該システムにおいて用いられる自動車用総合制御ユニットとを備える自動車であって、前記自動車用総合制御ユニットは、前記アクチュエーターの故障を検出する故障検出回路と、前記故障検出回路の出力を入力の一つとする中央演算処理部とを備え、前記故障検出回路によって検出された前記アクチュエーターに関する断線あるいは短絡の情報に基づいて必要な処理を行う前記中央演算処理部の出力に基づいて前記アクチュエーターの故障情報をドライバーに伝える手段とを有し、前記故障検出回路は、上限基準電圧および下限基準電圧を発生する比較電位発生部と、負荷に発生する電位差を入力とするオペアンプ部と、当該オペアンプ部の出力電位と、前記上限基準電圧および下限基準電圧とを比較して、前記オペアンプ部の出力電位が前記上限基準電圧より大きい場合または前記下限基準電圧より小さい場合には、前記中央演算処理部に異常検出信号を発生する比較器とを有することを特徴としている。
【００１０】
さらに、自動車用総合制御ユニットにおいて、前記電源線は、車両内に環状に配設されていることが好ましく、前記の自動車において、前記電源線は、車両内に環状に配設されていることが好ましい。
【００１１】
【実施例】
以下、本発明の実施例を図面に基づき詳細に説明する。本発明の実施例を説明する前に、先ず、本発明の実施例の前提となる技術を説明する。
【００１２】
図１は本発明の前提となる第１の技術である。図１において、本発明の前提となる自動車用総合制御ユニットは、複数の入出力信号を処理することのできる入出力処理手段である入出力ユニット３と、この入出力ユニット３で処理された信号を用いて自動車制御の演算を行うための演算手段である演算ユニット１と、これら二つのユニット１、３を結合するインターフェイス手段２とからなる。演算ユニット１は演算手段４を備えるとともに、制御内容に基づいて入出力ユニット３からの入力値を用いて出力値を計算する。入出力ユニット３は、入出力信号を処理するための演算手段５と、センサー６からの入力信号を取り込み前記演算ユニットに出力する手段（図示せず）とを備えるとともに、演算ユニット１から出力された制御値に基づいてアクチュエーター７を駆動する手段（図示せず）を備える。前記２つのユニットはインターフェイス手段２で結合されており、互いに信号の授受ができるような構造となっている。
【００１３】
図２は本発明の前提となる第２の技術であり、インターフェイスにＬＡＮ等の多重通信を用いた場合のシステム構成図の一例を示したもので、演算ユニット２０１と入出力ユニット２０２が通信手段２０３を介して接続されている。
【００１４】
図３は、図２の演算ユニット、入出力ユニット、および通信手段を用いたユニット間インターフェイスによるシステムの一構成例を示したものである。図３において、演算ユニット３０１はユニット管理や各種の演算を行うためのＣＰＵ３０６を、入出力ユニット３０２はユニット管理やデータ処理を行うためのＣＰＵ３０７をそれぞれ有し、ユニット間でのデータの送受信の際には、これらのＣＰＵ３０６、３０７がアドレスバスおよびデータバス３１０、３１０を介して当該通信コネクタ３０８、３０８に出力するようになっている。各通信コネクタ３０８、３０８は通信回路３０９、３０９を有し、この通信回路３０９、３０９は通信に関する処理および当該ユニットの診断機能を備えており、各ＣＰＵ３０６、３０７からの送信データおよび各ユニット３０１、３０２の診断結果を、通信線３０３を通じて他方のユニットに送るほか、通信線３０３に流れてくる各種の情報を当該ユニットのＣＰＵに送る働きをする。このように、本図示例においては、ユニット３０１、３０２の外部にある通信コネクタ３０８、３０８に通信回路３０９、３０９を設けるとともに、ＣＰＵ３０６、３０７との間をアドレスバス及びデータバス３１０で連結することにより、通信コネクタ３０８、３０８より先の自由度を高めることができる。
【００１５】
本発明と従来技術との構成上の対比を行うために、図４に従来の自動車制御システムの実際の一構成例を示す。図４には、エンジン制御、Ａ／Ｔ制御、アクティブサスペンション制御、トラクションコントロール制御（ＴＣＳ）に関するコントロールユニット、一部のセンサーおよびアクチュエーター等の各制御システムが配置されるとともに、その配線が前記各制御システム毎に行われている様子が示されている。なお、図４において、各センサーから各コントロールユニットへの入力信号線４０５を一点鎖線で、各コントロールユニットから各アクチュエーターへの出力信号４０６を点線で示してあり、特に複数の信号線が束ねて配線された箇所については太線で示した。
【００１６】
図５は、図３に示した演算ユニット、入出力ユニット、および通信を用いたインターフェイスにより構成された本発明に関する第２の前提技術を、図４で示した制御システムに適用することにより、具体的に実現したものである。なお、図５においては、通信および電源線５００を実線で、センサーからコントロールユニットへの入力信号線５１４は一点鎖線で、コントロールユニットからアクチュエーターへの出力信号線５１５を点線で示してある。
【００１７】
図５において、車内全体には通信および電源線５００が設けられ、これに各制御用の演算ユニット５０１，５０２，５０３，５０４、および物理的配置において近い位置にあるセンサーおよびアクチュエーターとの接続が可能となるよう各所に配置された入出力ユニット（図中ではＩＯ／Ｕと表記）５０７，５０８，５０９，５１０，５１１，５１２が接続されている。図５からもわかるように、入出力ユニット５０７〜５１２には、これらが配された位置の近傍にセンサー、アクチュエーターが適当な数だけ接続されており、このため、センサー、アクチュエーターからユニットへの配線は図４の従来技術の構成における配線に比べて短く、かつ整序された合理的な配置となっている。なお、図５に示した演算ユニット５０１〜５０４に関して、本図示例の構成においては制御システム毎にそれぞれユニットを設ける必要はなく、また、演算量とユニットの持つ演算能力や環境条件等を考慮して、その数、および配置位置を自由に決めることが可能である。さらに、入出力ユニット５０７〜５１２についても、図示された形に限定されることなく、入力信号または出力信号の数や種類に応じてその数および配置位置を自由に決めてよいことは勿論である。
【００１８】
また、図５に示した前提技術では、ユニット間のインターフェイスとして多重通信を利用したものを使用しており、かつ通信線には電源線５００が併設されている。この電源線５００から、各演算ユニット５０１〜５０４や入出力ユニット５０７〜５１２、並びに、車内に設けられた電装品等が電力の供給を受けられるような構成となっており、図示例のものでは、この電源線５００はエンジンルームに設けられた電源制御ユニット５０５またはフェイルセーフユニット（ＦＳ／Ｕ）５０６を介してバッテリー５１３に接続されている。電源制御ユニット５０５は、長時間の駐車時に各ユニットへの電源供給を停止してバッテリー上がりを防ぐなど、電源線への電力の供給を制御する機能を有している。また、フェイルセーフユニット５０６は、電源制御ユニット５０５の故障時に各所への電源供給が停止するのを防ぐ目的で電源制御ユニット５０５の代替機能を有しており、また通信線等を通して車内のユニット等の故障状態を把握し、故障発生時にはドライバーへの警告を行い、必要な情報を記録するための機能が設けられている。
【００１９】
図６は本発明の前提となる第３の技術を示すものであり、図２で示した入出力ユニットの機能を、複数のセンサー信号６０４を入力・処理することのできる入力ユニット６０２と、制御値に基づいて複数アクチュエーター６０５を駆動することができる出力ユニット６０３の二つのユニットに分けてシステムを構成したものである。入力ユニット６０２及び出力ユニット６０３は、演算ユニット６０１と共に多重通信手段６０６を介して接続されている。本図示例の構成によれば、アクチュエーター６０５駆動のための回路と入力信号処理の回路とを同一のユニット内に設ける必要がなくなるため、ノイズ対策が容易となる。
【００２０】
本発明の第３の前提技術に、図２で示した入出力ユニットを構成要素として組み合わせ、例えば演算ユニットと入出力ユニットと入力ユニット、演算ユニットと入出力ユニットと出力ユニットの３種類のユニットを用いて制御システムを構成する方法や、演算ユニットと入出力ユニットと入力ユニットと出力ユニットの４種のユニットを用いてシステムを構成する方法のほか、前記の様々なシステム構成に、さらに従来技術であるスマートセンサー（演算機能を備え、データを、その後の演算での使用に適した形に変換して出力する機能を備えたセンサー）やスマートアクチュエーター（演算機能を備え、与えられた制御値に基づいた動作が可能なアクチュエーター）を組み合わせる方法など多くの実現方法が考えられる。
【００２１】
図７は、図６で示した演算ユニット、入力ユニット、出力ユニット、および通信手段を用いたユニット間インターフェイスによるシステムの一構成例である本発明の第３の前提技術を具体的に示したものである。図７において、演算ユニット７０３は、ユニット管理や各種の演算を行うためのＣＰＵ７０７を、入力ユニット７０４はユニット管理やデータ処理を行うためのＣＰＵ７０８を、出力ユニット７０５はユニット管理やデータ出力処理を行うためのＣＰＵ７０９をそれぞれ備えるとともに、ユニット間でのデータの送受信の際には、これらのＣＰＵ７０７、７０８、７０９がアドレスバスおよびデータバス７１０、７１０、７１０を介して当該通信コネクタ７０２、７０２、７０２に出力するようになっている。各通信コネクタ７０２、７０２、７０２は通信回路７０６、７０６、７０６を備え、この通信回路７０６、７０６、７０６は通信に関する処理および当該ユニットの診断機能を備えており、各ＣＰＵ７０７、７０８、７０９からの送信データおよびユニットの診断結果を、通信線７０１を通じて他のユニットに送るほか、通信線７０１に流れてくる各種の情報を当該ユニットのＣＰＵに送る働きをする。
【００２２】
このほか、特に図示しなかったが、図３や図７に示したユニットインターフェイス手段を用いて、前述のように演算ユニット、入出力ユニット、入力ユニット、出力ユニット等を自由に組み合わせ、システムを構成することが考えられる。さらに、図３や図７に示したように、通信回路をユニットの外に設け、バスを介してユニット間の入出力を行うような構成とした場合、ＣＰＵ間のデータの送受信が可能であるような、前記通信を用いたものとは異った、例えば後述する図９や図１０に示すようなユニット間インターフェイスを用いてユニットを接続し、システムを構成することが可能である。このことにより、規模、形態とも多様化し、自動車によって大きく異なってしまう制御システムの構成を、共通のいくつかのユニットを用いて効率よく実現することが可能となり、また、自動車制御用部品点数の削減につながる。
【００２３】
図８は、本発明に関する第２の前提技術を、図４で示した制御システムに適用することにより、具体的に実現した自動車用制御システムの配置図の一例である。
図８において、車内全体には通信線および電源線８００が設けられ、これに各制御用の演算ユニット８０１，８０２，８０３，８０４、物理的配置において近い位置にあるセンサー、アクチュエーターとの接続が可能となるよう各所に配置された入力ユニット（図中ではＳ／Ｕと表記）８０９，８１０，８１１、出力ユニット（図中ではＤ／Ｕと表記）８０７，８０８が接続されている。前記のように、入力ユニット８０９〜８１１、出力ユニット８０７、８０８には配置位置的に近いセンサー、アクチュエーターが適当な数だけ接続されている。そのため、センサーおよびアクチュエーターから各ユニットへの配線は、図４に示した従来技術の構成における配線に比べて短く、しかも整序された合理的配置となっている。なお、図８に示した演算ユニット８０１〜８０４に関して、本システムにおいては制御システムの構成にこだわることなく、演算量とユニットの持つ演算能力や環境条件等を考慮して、その数、および配置位置を自由に決めてよい。また、入力ユニットや出力ユニットについても示された形にこだわることなく入力信号や出力信号の数や種類に応じてその数および配置位置を自由に決めてよいことは勿論である。
【００２４】
また、図８において、ユニット間インターフェイスには、図５の場合と同様に、多重通信が用いられており、その通信線８００には電源線が併設されている。各演算ユニット８０１〜８０４、入力ユニット８０９〜８１１、出力ユニット８０７、８０８、並びに車内に設けられた電装品等は、電源線８００から電力の供給を受けることが可能であるが、本図示例では、この電源線８００はエンジンムールに設けられた電源制御ユニット８０５またはフェイルセーフユニット（ＦＳ／Ｕ）８０６を介してバッテリー８１３に接続されている。また、電源制御ユニット８０５、およびフェイルセーフユニット８０６については、図５の説明において述べた電源制御ユニット５０５、およびフェイルセーフユニット５０６と同様の作用を有するものであり、ここでは重複する説明は省略する。
【００２５】
なお、前述した図５や図８で示した前提技術において、度々自動車制御システムに関する考察がなされていたが、本発明において取り扱う信号は、自動車で使用されるすべての信号であって、制御信号のほかに搭乗者によって操作されるスイッチ等からの信号、車外から取り込んだ信号、外因により変化する環境からの信号など様々なものが含まれるものである。
【００２６】
図９は、図２で示した本発明の前提となる第２の技術のシステム構成における演算ユニット及び入出力ユニットと同一構成のものを用いるとともに、異種のインターフェイスを用いて構成した第４の前提技術のシステム構成の一例を示したものである。
【００２７】
図９において、演算ユニット９０１と入出力ユニット９０２は、図２で用いたものとは異なったインターフェイス９０３によって結合されており、このインターフェイス９０３内に設けられたデュアルポートＲＡＭ（図中にはＤＰＲＡＭと表記）９０５にはそれぞれのユニット内部のアドレスバス及びデータバス９０７，９０８が接続されている。本図示例の構成においては、各ユニット９０１、９０２間でのデータの送受信はこのＤＰＲＡＭ９０５を通して行われる。このような構成により、従来の入出力を備えたユニットと同等な機能を備えるとともに全体を安価に構成することができ、また、小型のチップにより高速演算可能なシステムが得られる。
【００２８】
図１０は、図６で示した本発明に関する第３の前提技術のシステム構成における演算ユニット、入力ユニット、及び出力ユニットと同一構成のものを用いるとともに、異種のインターフェイスを用いて構成した第５の前提技術のシステム構成の一例を示したものである。
【００２９】
図１０において、演算ユニット１００１と、入力ユニット１００２、並びに出力ユニット１００３とは、図９で示したものと同様なインターフェイス１００４によって結合されており、インターフェイス１００４内に設けられたデュアルポートＲＡＭ（図中にはＤＰＲＡＭと表記）１００５には各ユニット内部のアドレスバス及びデータバス１００８，１００９が接続されている。本構成において、ユニット間でのデータの送受信はこのＤＰＲＡＭを通して行われる。
【００３０】
図１０に示した前提技術では、入力ユニット１００２、出力ユニット１００３とＤＰＲＡＭ１００５の接続を共通のバス１００９で行ったが、この場合にはＤＰＲＡＭ１００５のアドレス領域をそれぞれのユニットに振り分けて使用されている。あるいは、特に図示しなかったが、インターフェイス１００５に、それぞれ入力ユニット１００２、出力ユニット１００３のバスに接続された２つのＤＰＲＡＭを設け、演算ユニット１００１のバスを前記２つのＤＰＲＡＭに接続してデータのやりとりを行うように構成することも可能である。
【００３１】
次に、多種多様な制御システムに広範に適用可能である共通化ユニットの具体例について説明する。
前記共通化ユニットは、異なった複数のインターフェイスによって相互に結合されることが可能なもので、例えば、演算ユニット、入出力ユニット、入力ユニット、出力ユニットについて、以下の図１１〜１４により詳述する。
【００３２】
図１１は演算ユニットの構成図の一例である。図１１において、制御内容や、システムの各状態を示すデータテーブル等を記憶するためのＲＯＭ１１０３及びフラッシュメモリ１１０５、当該ユニットに入力された信号の記憶や演算の補助等に用いるＲＡＭ１１０４、記憶された制御内容に基づいて実際に演算を行うＣＰＵ１１０６、ＣＰＵ１１０６の異常を監視するウォッチドッグタイマー１１０７が設けられており、これらはデータバス及びアドレスバス１１０９によって接続されている。ここで、ＲＯＭ１１０３とフラッシュメモリ１１０５については、少なくともどちらか一方のみを設けても充分な機能を果たすことができる。両方を設けた場合には、例えば、あらゆるシステムにおいて共通に使用できる内容についてはＲＯＭ１１０３に、接続機器のデータテーブルのようにシステムにより変化する内容についてはフラッシュメモリ１１０５に書き込むようにすることも可能である。また、ＣＰＵ１１０６の異常動作を監視するウォッチドッグタイマー１１０７はＣＰＵ１１０６の異常を検出すると通信回路１１０２に信号を出すようになっており、通信回路１１０２は通信線１１１０を通して他のユニットに当該演算ユニットの異常を知らせるようになっている。
【００３３】
さらに、演算ユニット内にはＣＰＵ１１０６を用いてフラッシュメモリ１１０５の消去、書換を行うための電源を供給するＤＣ−ＤＣコンバーター１１０８が設けられており、その電源はユニットへの電源供給と共に前記通信線１１１０に併設された電源線からの通信コネクタ１１０１を通して供給される。但し、前記フラッシュメモリ１１０５のない場合にはＤＣ−ＤＣコンバーター１１０８は不要となる。
【００３４】
図１２は任意の入出力信号の処理が可能な入出力ユニットの構成図の一例である。本図示例による入出力ユニットは、基本的には、後述する図１３及び１４で示される入力ユニット及び出力ユニットのものと、同一の構成もしくは同一の機能を有する構成部品を用いて構成されている。図１２において、入出力ユニットには、ＲＯＭ１２０３、ＲＡＭ１２０４、フラッシュメモリ１２０５、ＣＰＵ１２０６、ウォッチドッグタイマー１２０７、Ａ／Ｄ変換器１２１５、Ｄ／Ａ変換器１２１６、フリーランタイマー１２１７、シリアルコミュニケーションインターフェイス１２１８、Ｉ／Ｏインターフェイス１２１９、１２１９、１２１９、１２１９が設けられ、これらはデータバス及びアドレスバス１２２０を介して互いに接続されている。
【００３５】
ＲＯＭ１２０３及びフラッシュメモリ１２０５には、入出力ユニットに接続されたセンサー１２２１やアクチュエーター１２２２に関する情報や、各入出力信号の処理に関するデータ、入出力割当ポート、及びそれらを実際に処理するための手順等が記憶されているが、必要に応じてＲＯＭ１２０３およびフラッシュメモリ１２０５の両方、あるいは少なくとも何れか一方による構成としても良い。また、フラッシュメモリ１２０５の消去、書換に用いるためのＤＣ−ＤＣコンバーター１２２３やユニットへの電源供給方式、ＣＰＵの異常を監視するウォッチドッグタイマー１２０７については、前述した演算ユニットの場合と同様である。ＲＡＭ１２０４はデータ処理時に補助的に用いるなど様々な用途に用いることが出来るが、不要であればなくても良い。
【００３６】
ＣＰＵ１２０６は、入出力信号に対して、後述する入力ユニット及び出力ユニットにおける両方のＣＰＵによる処理が可能な機能を備えるとともに、必要な処理を行う。
Ａ／Ｄ変換器１２１５は後述する図１３の入力ユニットに用いられるＡ／Ｄ変換器と同様の機能を、また、Ｄ／Ａ変換器１２１６は後述する図１４の出力ユニットに用いられるＤ／Ａ変換器と同様の機能を有する。
【００３７】
また、フリーランタイマー１２１７及びシリアルコミュニケーションインターフェイス１２１８は、後述する図１３及び図１４の図示例で用いられる、フリーランタイマー及びシリアルコミュニケーションインターフェイスによる入力処理と出力処理の両機能を併有するとともに、アドレスバスおよびデータバス１２２５を介してＩ／Ｏインターフェイス１２１９、１２１９、…に接続されている。
【００３８】
さらに、Ｉ／Ｏインターフェイス１２１９、１２１９、…は、入力および出力のポートとして、後述する図１３及び１４の入力ユニット及び出力ユニットに用いられるおけるＩ／Ｏインターフェイスの両方の機能を持っており、後段には入力線、およびパワー回路１２２６、１２２６、１２２６、故障検出回路１２２７、１２２７、１２２７が後述する図１３及び１４の図示例と同様に接続されている。
【００３９】
図１３は入力ユニットの構成図の一例である。図１３において、入力ユニットには、ＲＯＭ１３０３、ＲＡＭ１３０４、フラッシュメモリ１３０５、ＣＰＵ１３０６、ウォッチドッグタイマー１３０７、Ａ／Ｄ変換器１３１５、フリーランタイマー１３１７、シリコンコミュニケーションインターフェイス１３１８、Ｉ／Ｏインターフェイス１３１９、１３１９、１３１９が設けられ、これらはデータバス及びアドレスバス１３２５を介して互いに接続されている。
【００４０】
ＲＯＭ１３０３及びフラッシュメモリ１３０５には、入力ユニットに接続されたセンサー１３２１、１３２１、１３２１に関する情報や各入力信号の処理に関するデータ、及びそれらを実際に処理するための手順等が記憶されており、ＣＰＵ１３０６はこれらに基づいて必要な処理を行い、インターフェイスを介して演算ユニットにデータを送信できるようになっている。ただし、ＲＯＭ１３０３及びフラッシュメモリ１３０５については、どちらか一方を用いても良いし、両方を設けて使い分けても良い。またフラッシュメモリ１３０５の消去、書換に用いるためのＤＣ−ＤＣコンバーター１３２３やユニットへの電源供給方式、ＣＰＵ１３０６の異常を監視するウォッチドッグタイマー１３０７については、前述した演算ユニットの場合と同様である。
【００４１】
ＲＡＭ１３２３はデータ処理時に補助的に用いるなど様々な用途に用いることが出来るが、不要であればなくても良い。
Ａ／Ｄ変換器１３１５はアナログ入力信号を、フリーランタイマー１３１７はＰＷＭ入力信号を、シリアルコミュニケーションインターフェイス１３１８はシリアル入力信号をそれぞれデジタル信号に変換し、バス１３２５を介してＣＰＵ１３０６に送る。図中には、一般に自動車用として必要十分な精度を持つものとされる１６ビットのフリーランタイマー１３１７を示したが、システムの内容をよく考慮して１０ビッドのものや２０ビットのものなど必要なものを使用することができる。
【００４２】
また、Ｉ／Ｏインターフェイス１３１９、１３１９、１３１９には、Ａ／Ｄ変換器１３１５、フリーランタイマー１３１７、シリアルコミュニケーションインターフェイス１３１８及びバス１３２５のぞれぞれが接続され、内部の切り替え回路（図示せず）により各種センサー１３２１の信号の入力ポートまたはバスの入力ポートとして使い分けることが出来る様な構成となっている。従って、本図示例の入力ユニットによれば、様々なシステムにおいて任意に選ばれ、接続されたセンサー信号を入力し、演算ユニットに送ることが可能である。
【００４３】
図１４は出力ユニットの構成図の一例である。本図示例の出力ユニットには、ＲＯＭ１４０３、ＲＡＭ１４０４、フラッシュメモリ１４０５、ＣＰＵ１４０６、ウォッチドッグタイマー１４０７、Ｄ／Ａ変換器１４１６、フリーランタイマー１４１７、シリアルコミュニケーションインターフェイス１４１８、Ｉ／Ｏインターフェイス１４１９、１４１９、１４１９が設けられ、これらはデータバス及びアドレスバス１４２５を介して互いに接続されている。ここで、ＲＯＭ１４０３及びフラッシュメモリ１４０５には当ユニットに接続されたアクチュエーター１４２２、１４２２、１４２２に関する情報や各出力信号の処理に関するデータ、出力割当ポート、及びそれらを実際に処理するための手順等が記憶されているが、前述した入力ユニットの場合と同様、必要に応じてＲＯＭ１４０３およびフラッシュメモリ１４０５の両方またはどちらか一方による構成としても良い。またフラッシュメモリ１４０５の消去、書換に用いるためのＤＣ−ＤＣコンバーター１４２３やユニットへの電源供給方式、ＣＰＵ１４０６の異常を監視するウォッチドッグタイマー１４０７については前記演算ユニットの場合と同様である。
【００４４】
ＲＡＭ１４０４はデータ処理時に補助的に用いるなど様々な用途に用いることが出来るが、不要であればなくても良い。
ＣＰＵ１４０６は、インターフェイスを介して図１の演算ユニット１から送られてきたデータに対して、ＲＯＭ１４０３やフラッシュメモリ１４０５に記憶された手順に基づいて処理を行い、その結果をＤ／Ａ変換器１４１６、フリーランタイマー１４１７、またはシリアルコミュニケーションインターフェイス１４１８に出力する。
【００４５】
Ｄ／Ａ変換器１４１６、フリーランタイマー１４１７、シリアルコミュニケーションインターフェイス１４１８では、ＣＰＵ１４０６からのデータをそれぞれアナログ信号、ＰＷＭ信号、シリアル信号に変換し、Ｉ／Ｏインターフェイス１４１９、…に出力する。但し図中には、自動車用として一般的に必要十分な精度を持つ１６ビットのフリーランタイマーを示したが、システムの内容をよく考慮して１０ビットのものや２０ビットのものなど必要なものを使用することができる。
【００４６】
Ｉ／Ｏインターフェイス１４１９、…には、Ｄ／Ａ変換器１４１６、フリーランタイマー１４１７、シリアルコミュニケーションインターフェイス１４１８及びバス１４２５のそれぞれが接続され、内部の切り替え回路（マルチプレクサ等）により各種アクチュエーター１４２２、…への信号の出力ポートまたはバスの出力ポートとして使い分けることが出来る様な構成となっている。従って、当ユニットによれば、様々なシステムにおいて任意に選ばれ、接続されたアクチュエーター１４２２、…へ信号を出力し、駆動できるような構造になっている。
【００４７】
Ｉ／Ｏインターフェイス１４１９、…の出力ポートにはそれぞれ任意のアクチュエーター１４２２、…が接続されているため、アクチュエーターによっては駆動に大きな電力を必要とするものもある。このためＩ／Ｏインターフェイス１４２２、…の出力端には増幅用のパワー回路１４２６、１４２６、１４２６を設けることができるようになっている。さらに、アクチュエーター１４２２、…の故障対策として駆動部の最後段にアクチュエーターの故障検出回路１４２７、１４２７、…を設けることが可能な構成になっている。この故障検出回路１４２７、…の出力端子は当該ユニットのＣＰＵ１４０６に接続されており、アクチュエーター等の故障が検出された場合には、必要な処理ができるようになっている。
【００４８】
図１５は入出力切り替え手段を有したＩ／Ｏインターフェイスの構成図の一例を示したものである。図１５において、Ａ／Ｄ変換器１５０１、Ｄ／Ａ変換器１５０２の出力端子、及びフリーランタイマー１５０３、シリアルコミュニケーションインターフェイス１５０４、アドレスバス及びデータバス１５０５の入出力端子のうち、それぞれ２つずつが例として示されている。また、４つの入出力ポート１５０６、１５０６…の端子のうちそれぞれ２つずつの端子が例として示されている。図１５からもわかるように、これらの端子はスイッチ１５０７、…を通して互いに任意に接続することが可能な構成になっており、切り替え手段はＣＰＵからの指示に応じて端子間の接続を行う。この切り替え手段には例えばマクチプレクサのような回路を用いればよい。
【００４９】
また、図に示したように、各切り替え手段にはユニット内のデータバス及びアドレスバス１５０５が接続されており、切り替えに関する指令はこのバス１５０５を通してユニットのＣＰＵから与えられる。この方式によれば、同一の入出力ポートに接続された機器に対して、入力、出力をソフトウェアーによって切り替えて使用することも可能である。
【００５０】
図１６は本発明の実施例を示しており、前述した図１２及び１４におけるアクチュエーターの故障検出回路の構成図の一例である。
図１６において、負荷１６００の駆動電流は、ユニット内に取り込まれた電源線１６１０から、駆動回路の抵抗Ｒ ０ １６０１およびスイッチング素子１６０２を経て、負荷１６００を通り、アース側に流れる。スイッチング素子１６０２はユニット内のＣＰＵ１６０３から出された制御信号１６０４によってＯＮ，ＯＦＦされる。
【００５１】
ここで、実際の検出法について説明する。駆動電流の電流路上において、前記スイッチング素子１６０２と前記負荷１６００の間に電流測定抵抗Ｒ １ １６０５を設けると、負荷電流の電流値に比例してＲ １ １６０５の両端には電位差が発生する。本検出器では、この電位差をオペアンプ１６０７を用いて対０電位の値Ｖ ３ として増幅し、これを比較電位発生部１６０８から発生された上限電圧Ｖ ５ 、下限基準電圧Ｖ ６ と共に比較器１６０９に入力する。比較器１６０９ではＶ ６ ≦Ｖ ３ かつＶ ３ ≦Ｖ ５ の正常条件が成立しているか否かをＣＰＵ１６０３に出力し、ＣＰＵ１６０３は制御信号１６０４がＯＮでかつ正常条件が成立しないときには異常と判断し、処理を行う。
【００５２】
次に、オペアンプ１６０７、比較電位発生部１６０８の詳細について説明する。図１６において、電流測定抵抗Ｒ １ １６０５の負荷側端電圧をＶ １ 、電源側端電圧をＶ ２ 、オペアンプの入力側抵抗、出力側抵抗を図のようにそれぞれＲ １ ，Ｒ ２ とするとオペアンプ１６０７からの出力電圧Ｖ ３ はアース端からの電位として、
Ｖ ３ ＝（Ｒ ２ ／Ｒ １ ）×（Ｖ ２ −Ｖ １ ）
と表すことができる。また、図１６の比較電位発生部１６０８において、抵抗Ｒ ５ ，Ｒ ６ は可変抵抗で、それぞれ固定抵抗Ｒ ３ ，Ｒ ４ と直接に接続されている。電位Ｖ ５ はアースに対する電源の電位をＲ ６ ／（Ｒ ４ ＋Ｒ ６ ）倍したものに、電位Ｖ ６ はアースに対する電源の電位をＲ ５ ／（Ｒ ３ ＋Ｒ ５ ）倍したものになっている。
【００５３】
ユニット内にこの種の検出回路を持つことで、断線あるいは短絡のようなアクチュエーターの異常を検出することができ、システムに付加される自己診断機能の一部として利用し、整備、修理の一助となると共にアクチュエーターの故障をいち早くドライバーに伝えることによって安全性をよりいっそう高めることができる。
【００５４】
次に、本発明に関する前提技術に供される多重通信手段について説明する。
ＬＡＮなどの多重通信手段を用いて多種多様の情報を一括して伝える場合には、一部の高速な信号においてその伝達の時間的遅れが問題となるため、リアルタイム性が高く、かつフェイルセーフ性の高い通信技術がその実効性を高めるためには必要不可欠なものといえる。
【００５５】
図１７は多重通信の概略を示す構成図の一例である。本図示例においては、優先割り込みを実現するための通信制御線Ａ´１７０１を備えた優先度付き分散制御ＬＡＮ（通信線Ａ１７０２）と分散制御ＬＡＮ（通信線Ｂ１７０３）の二重系の通信システムとなっている。この優先度付き分散制御ＬＡＮ１７０２は、データを後述の優先レベルに応じて優先的に送信できるような仕組みになっており、高速のデータは少ない待ち時間で送信される。また、通信線Ａ１７０２で使用中であっても通信線Ｂ１７０３より別のデータを送信することが可能であるので、極めて待ちの少ないデータ通信が期待できる。さらに二重系のＬＡＮであることから、どちらか一方のＬＡＮが断線等により通信不能になった場合でも、もう一方のＬＡＮを使用すれば必要最低限の通信を確保することができるため、本システムは非常にフェイルセーフ性の高い通信システムである。
【００５６】
図１７において、通信インターフェイス１７０４には、通信制御線Ａ´１７０１及び通信線Ａ１７０２の接続された通信回路Ａ１７０５と、通信線Ｂ１７０３の接続された通信回路Ｂ１７０６の２つの通信回路が設けられ、これらは主にユニット１７０６内のアドレスバス及びデータバス１７０７に接続されている。ユニット１７０６においてデータの送信要求が生じると、ユニット１７０６内のＣＰＵ１７０８は通信線Ａ、またはＢを利用して送信を行うが、その手順は以下に述べる図１８及び図１９に示す通りである。
【００５７】
図１８はデータの送信優先処理手順を表すフローチャート、また、図１９は前記通信システムの、通信線における信号の流れの一例を示した説明図である。図１８において、あるユニットＸにおいて任意のデータのＬの送信要求が発生したとする（１８０１）。ここで、データＬには優先レベルと呼ばれる通信線Ａの使用優先度が与えられており、これらは例えばユニット内のフラッシュメモリーに記憶されている。この優先レベルは、例えばパワーウィンドーの操作スイッチのように比較的時間に余裕のあるデータについては低く、例えばエンジンの回転数信号のようにリアルタイムな情報が必要となるような高速のデータについては高い優先レベルを持つように設定されており、数段階のレベルが設定されている。データの送信にあたっては、この優先レベルに基づいてふるい分けが行われ、送信経路はその時の通信線の使用状態及び優先レベルに応じて決定される。なお優先レベルのデータ長については可変長、固定長の両方が考えられるが、固定長にした場合にはデータの送信終了が容易に検出できるので、本通信システムにおいては後述の処理開始信号、通信線強制解放信号と共に優先レベルを固定長とする。
【００５８】
まず、データの優先レベルが低いもの、すなわち低速のデータについては通信線Ａの混雑を避けるために予めふるい落とされ（１８０２）、通信線Ｂより送信される（１８０９）。ただし、このとき通信線Ｂが使用中であった場合にはＢが空くまで待つものとする（１８１２）。
【００５９】
次に、それ以上の優先レベルのデータについては、通信線Ａが空きであれば（１８０３）通信線Ａから送信することにする。このときの手順は図１９に示したように、まずユニットＸが通信制御線Ａ´から処理開始信号１９０１を送信する。これは、他のユニットに対して通信制御線Ａ´への送信を禁止する意味を持っており、他のユニットはこの後に続いて送信される優先レベル信号１９０２を解読し、ユニットＸによるデータＬの送信が終了するまでその値を記憶している。優先レベルの送信が終了した時点で、通信制御線Ａ´への送信禁止は解除される。続いて、ユニットＸは通信線Ａより実際のデータＬを送信し、データＬの末尾には送信終了信号が付加される（１８０７、１９０３、１９０６）。他のユニットはこの送信終了信号を解読すると、通信線Ａの空きを知り、優先レベルをクリアーし、次の通信に備える。
【００６０】
図１８の通信線Ａの空き判定１８０３において、通信線Ａが他のデータ通信に使用され、空いていない場合には、通信線Ｂの空き判定１８０８に入る。ここで通信線Ｂが空きであればデータＬは通信線Ｂを通して送信される（１８０９）。
【００６１】
通信線Ｂの空き判定１８０８において、通信線Ｂが使用中である場合には、再び通信線Ａについて検討が行われる。すなわち、通信線Ａに使用して現在送信されているデータ、これを仮にＭとする、の優先レベルに対して送信待ちをしているデータＬの優先レベルが低いか、同レベルか、または高いかの判定が行われ（１８０５）、データＬの優先レベルが低いかまたは同レベルの場合にはデータＭの送信が終了するまでデータＬの通信線Ａからの送信は行わず、通信線Ａの空き、通信線Ｂの空きを繰り返し調べ、どちらかの通信線は空きが出るまで待って、空いた通信線より送信を行う。これに対し、データＬの優先レベルが高い場合には、ユニットＸは通信制御線Ａ´より図１９にも示した通信線Ａの強制解放信号１９０４を送信し（１８１１）、続けて図１９にも示された優先レベル信号１９０５を送信する（１８０５）。その後の処理は通信線Ａを用いた場合の通常の送信法と同様である。ここで、送信を中断されたデータＭは送信待ちデータとして新たに初期処理１８０１からスタートするものとする。ただし、ユニットの通信処理能力が十分に大きければ通信待ちデータの為の特有の処理を行ってもよい。
【００６２】
また、優先割り込みの判定法には様々な方法があり、例えばデータＭの優先レベルの値に対してデータＬの優先レベルの値が複数大きいことを基準とする方法、値が１以上大きいことを基準とする方法等優先レベルの決め方に応じて様々な基準の決め方が存在する。
なお、ユニットにおいて実際にこれらの通信処理を行うのは、前記の通信回路Ａまたは通信回路Ｂであってもよいし、その一部の処理をユニット内のＣＰＵが行ってもよいし、または外部にその処理を行うための回路を設けてもよい。
【００６３】
以上の説明から明かなように、本発明によれば、演算の為のユニットと複数の入出力の処理を行うユニットを分けて設け、それらをインターフェイスによって接続する構成としたために、信号の入出力処理を任意のユニットで行うことができるので、物理的配置位置の近いユニットに信号を取り込むことが可能となり、たとえシステムが複雑になった場合でも、信号の入出力の為のワイヤー・ハーネスが肥大することが無く、システムの変更などに柔軟に、しかも容易に対応することができる。
【００６４】
また、入出力ユニットに複数の入出力信号を処理する機能を設けたために、信号処理手段やインターフェイスの利用率を高くすることができ、入出力信号が増大した場合でもシステム全体の構成部品点数を極端に増大すること無く、システムを構成できる。
【００６５】
さらに、入出力のためのユニットを、任意の入出力信号を取り扱えるような構成としたので、複数のシステムを、共通のユニットを利用して構成することができ、多様な自動車制御システムを共通部品を用いて容易に構成できる。
【００６６】
そのうえ、多重通信などのユニット間のインターフェイスをユニットと独立して設けたために、共通のユニットを、多様なインターフェイスによって接続することが可能となり、規模の異なるシステムを共通のユニットを用いて容易に実現できる。
【００６７】
【発明の効果】
以上の説明から理解されるように、本発明によれば、多様化する自動車制御システムへの対応を柔軟かつ容易に行うことができ、しかも、制御装置の部品点数の増大を抑制して全体を安価に構成することができるとともに、各部を合理的に配置することができる。
【図面の簡単な説明】
【図１】 本発明の前提となる演算、入出力分離型ユニットを用いたシステム構成の一例を示す構成図。
【図２】 本発明の前提となる演算、入出力分離型ユニット、多重通信を用いたインターフェイスによるシステム構成の一例を示す構成図。
【図３】 本発明の前提となる演算、入出力分離型ユニット、インターフェイスによるシステム構成の一例を示す構成図。
【図４】 従来システムにおける信号線の一例を示した配線図。
【図５】 本発明の前提となるシステムを用いた場合の信号線、および電源線の一例を示した配線図。
【図６】 本発明の前提となる演算、入力、出力分離型ユニット、多重通信を用いたインターフェイスによるシステム構成の一例を示す構成図。
【図７】 本発明の前提となる演算、入力、出力分離型ユニット、インターフェイスによるシステム構成の一例を示す構成図。
【図８】 本発明の前提となるシステムを用いた場合の信号線、および電源線の一例を示した配線図。
【図９】 本発明の前提となる演算、入出力分離型ユニット、ＤＰＲＡＭを用いたインターフェイスによるシステム構成の一例を示す構成図。
【図１０】 本発明の前提となる演算、入力、出力分離型ユニット、ＤＰＲＡＭを用いたインターフェイスによるシステム構成の一例を示す構成図。
【図１１】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な演算ユニットの一例を示す構成図。
【図１２】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な入出力ユニットの一例を示す構成図。
【図１３】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な入力ユニットの一例を示す構成図。
【図１４】 本発明の前提となる複数種のインターフェイスによって接続され、システムを構成することが可能な出力ユニットの一例を示す構成図。
【図１５】 本発明の前提となる出力処理が可能なユニットにおける、入出力の切り替え手段を有してＩ／Ｏインターフェイス部の一例を示す構成図。
【図１６】 本発明の自動車用総合制御ユニットで用いる故障検出回路の一実施例を示す回路図。
【図１７】 本発明に関連するデータの優先処理機能を具備する二重系通信を用いたユニット間インターフェイスの一例を示す構成図。
【図１８】 図１７のデータの送信優先処理手順を表すフローチャート。
【図１９】 図１７の通信システムの通信線における信号の流れの一例を示した説明図。
【符号の説明】
１ 演算ユニット
２ インターフェース手段
３ 入出力ユニット
４ 演算手段
５ 演算手段
６ センサ
７ アクチュエータ
１６０３ ＣＰＵ
１６０７ オペアンプ部
１６０８ 比較電位発生部
１６０９ 比較器
１６１０ 電源線
Claims (4)
- 自動車用の電装品に自動車用バッテリーの電力を供給するために、電源線を前記バッテリーから引き出し、前記電源線に前記電装品を接続した電力供給システムで使用される自動車用総合制御ユニットであって、
前記総合制御ユニットは、前記電装品の駆動に必要な電力を供給するパワー回路と、
前記電装品の故障を検出する故障検出回路と、
該故障検出回路の出力が入力される中央演算処理部とを備え、
前記故障検出回路は、上限基準電圧および下限基準電圧を発生する比較電位発生部と、
負荷に直列に接続された抵抗に発生する電位差を入力とするオペアンプ部と、
当該オペアンプ部の出力電位と、前記上限基準電圧および下限基準電圧とを比較して、前記オペアンプ部の出力電位が前記上限基準電圧より大きい場合または前記下限基準電圧より小さい場合には、前記中央演算処理部に異常検出信号を発生する比較器と
を有することを特徴とする自動車用総合制御ユニット。 - 請求項１に記載の自動車用総合制御ユニットにおいて、
前記電源線は、車両内に環状に配設されていることを特徴とする自動車用総合制御ユニット。 - 自動車用バッテリーに接続された電源線が車輌内に配設され、前記電源線に接続された自動車用アクチュエーターの電力供給システムと、
当該システムにおいて用いられる自動車用総合制御ユニットとを備える自動車であって、
前記自動車用総合制御ユニットは、前記アクチュエーターの故障を検出する故障検出回路と、前記故障検出回路の出力を入力の一つとする中央演算処理部とを備え、
前記故障検出回路によって検出された前記アクチュエーターに関する断線あるいは短絡の情報に基づいて必要な処理を行う前記中央演算処理部の出力に基づいて前記アクチュエーターの故障情報をドライバーに伝える手段とを有し、
前記故障検出回路は、上限基準電圧および下限基準電圧を発生する比較電位発生部と、
負荷に発生する電位差を入力とするオペアンプ部と、
当該オペアンプ部の出力電位と、前記上限基準電圧および下限基準電圧とを比較して、前記オペアンプ部の出力電位が前記上限基準電圧より大きい場合または前記下限基準電圧より小さい場合には、前記中央演算処理部に異常検出信号を発生する比較器と
を有することを特徴とする自動車。 - 請求項３に記載の自動車において、
前記電源線は、車両内に環状に配設されていることを特徴とする自動車。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000055A JP3729740B2 (ja) | 2001-01-04 | 2001-01-04 | 自動車用総合制御ユニット及び自動車 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000055A JP3729740B2 (ja) | 2001-01-04 | 2001-01-04 | 自動車用総合制御ユニット及び自動車 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369119A Division JP3631133B2 (ja) | 2000-12-04 | 2000-12-04 | 自動車用電装品の制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001251327A JP2001251327A (ja) | 2001-09-14 |
| JP3729740B2 true JP3729740B2 (ja) | 2005-12-21 |
Family
ID=18868946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000055A Expired - Fee Related JP3729740B2 (ja) | 2001-01-04 | 2001-01-04 | 自動車用総合制御ユニット及び自動車 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3729740B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101529708B1 (ko) * | 2013-06-03 | 2015-06-17 | 문충환 | 신호전원 제어 커넥터 장치 |
| JP6547719B2 (ja) * | 2016-09-30 | 2019-07-24 | トヨタ自動車株式会社 | 車載通信ネットワーク |
| JP7376425B2 (ja) * | 2020-05-11 | 2023-11-08 | 日立Astemo株式会社 | 車両制御装置 |
-
2001
- 2001-01-04 JP JP2001000055A patent/JP3729740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001251327A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2904296B2 (ja) | 車両用多重伝送装置 | |
| US11220288B2 (en) | Method and device for the control of a safety-relevant process and transportation vehicle | |
| US4652853A (en) | Multiple communication system for vehicular bodies | |
| JPH10161735A (ja) | 重装備の分散制御システム | |
| CN109733461A (zh) | 自动驾驶车辆的冗余电子转向系统及控制方法 | |
| JP2002251215A (ja) | 複合制御装置の制御及び／又は監視システム及び方法 | |
| JPH0795659A (ja) | 自動車用総合制御ユニット | |
| JP2016060413A (ja) | 車両用電子制御装置及び制御方法 | |
| JP3729740B2 (ja) | 自動車用総合制御ユニット及び自動車 | |
| US9376071B2 (en) | Vehicle data setting system and output setting method thereof | |
| JP3631133B2 (ja) | 自動車用電装品の制御システム | |
| JP4594737B2 (ja) | 組込み型処理システム | |
| JP2009213092A (ja) | 異常箇所特定装置、その制御プログラム、および異常箇所特定システム | |
| US20080147247A1 (en) | Circuit for controlling an acceleration, braking and steering system of a vehicle | |
| US20030081632A1 (en) | Communications system, in particular for a motor vehicle | |
| CN113859150A (zh) | 整车控制系统 | |
| JP3669671B2 (ja) | 故障診断装置用信号互換装置 | |
| EP1026058B1 (en) | Apparatus and method for diagnosing a wheel speed input system in a vehicle motion control apparatus | |
| KR101740145B1 (ko) | 차량용 종합 제어 장치 | |
| JP7106237B2 (ja) | 車両制御装置 | |
| US20220318471A1 (en) | Autonomous control board | |
| CN111619477B (zh) | 用于机动车通信的通信系统和通信方法 | |
| JP2898684B2 (ja) | 多重伝送方式 | |
| JPH02190538A (ja) | 建設機械の制御装置 | |
| JP7322361B2 (ja) | 電力制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |