JP3727575B2

JP3727575B2 - Multilayer capacitor

Info

Publication number: JP3727575B2
Application number: JP2001368548A
Authority: JP
Inventors: 正明富樫
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-12-03
Filing date: 2001-12-03
Publication date: 2005-12-14
Anticipated expiration: 2021-12-03
Also published as: JP2003168620A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＥＳＲ（等価直列抵抗）を増加させて電源の電圧振動を抑制することで種々の用途に適用可能とした積層コンデンサに係る。
【０００２】
【従来の技術】
積層コンデンサの内の積層セラミックコンデンサは、電解系コンデンサに比ベＥＳＲ（等価直列抵抗）が小さく、高周波特性に優れている特長を有しているが、材料技術や厚膜形成技術の進歩による誘電体の薄層化及び多層化が近年著しく進んでいる。この結果、アルミ電解コンデンサやタンタル電解コンデンサに匹敵するような大きな静電容量を有した大容量の積層セラミックコンデンサが、登場するようになった。
【０００３】
そして、近年における積層セラミックコンデンサの一層の多層化は、静電容量を増加させるだけでなく、ＥＳＲがさらに低下する傾向を生じさせた。つまり、電流の高周波変動時のＥＳＲは、内部導体の電気抵抗によるものが支配的である為、より一層の多層化によって積層セラミックコンデンサの内部導体の密度が増えた場合、ＥＳＲはさらに減少することになる。
【０００４】
ここで、この従来の積層セラミックコンデンサである積層コンデンサ１００の外観を図１３に示し、内部構造を図１４に示し、等価回路を図１５に示す。そして、これらの図を基にして以下に従来の積層コンデンサ１００を説明する。
つまり、この積層コンデンサ１００は、大きな静電容量が得られるように図１４に示す２種類の内部導体１１４、１１６がセラミック層１１２Ａを介して重なり合う構造とされている。
【０００５】
そして、これらセラミック層１１２Ａを多数積層して形成した積層体１１２が有する４つの側面の内の何れかの側面に、この内部導体１１４は突き出されており、また、内部導体１１４が突き出される側面と対向する側面に内部導体１１６が突き出されている。さらに、内部導体１１４に接続される端子電極１１８及び、内部導体１１６に接続される端子電極１２０が、図１３に示す積層コンデンサ１００の相互に対向する側面にそれぞれ設置されている。尚、図示しないものの、内部導体１１４及び内部導体１１６は積層体１１２の積層方向に沿って順番にそれぞれ多数枚配置されている。
【０００６】
このような構造から、従来の多層の積層コンデンサ１００における等価回路は図１５に示すようになる。
つまり、内部導体１１４自体の等価抵抗がＲ_C1〜Ｒ_Cnで表され、また、内部導体１１６自体の等価抵抗がＲ_D1〜Ｒ_Dnで表されており、このｎはそれぞれの内部導体の枚数を表している。そして、Ｒ_C1〜Ｒ_Cn及びＲ_D1〜Ｒ_Dnがそれぞれ並列に配置されることから理解できるように、積層数に反比例してＥＳＲは減少していくことになる。
【０００７】
【発明が解決しようとする課題】
一方、大容量のコンデンサは、主にスイッチング電源の出力平滑に用いられている。但し、ＥＳＲが小さいコンデンサを使用すると、出力リップル電圧の低減化に効果があるものの、ＥＳＲが過小な場合には、スイッチング電源の制御系にとって、出力電圧が不安定になったり、或いは異常発振を起こしたりするという欠点があった。これは、ＥＳＲが過小なコンデンサを用いた場合、制御回路の帰還回路において位相が遅れ易くなり、制御回路が正常に機能しなくなるからである。
【０００８】
その為、従来よりスイッチング電源の出力を平滑化する等の用途では、積層コンデンサよりもＥＳＲが大きい電解系コンデンサが使用されることが多かった。これに対して、低コスト化及び小型化等の観点より、このような用途でも積層コンデンサを採用することが望まれているが、一層の大容量化を今後めざすことによる積層コンデンサのさらなる多層化は、上記のようにＥＳＲのより一層の減少を招いてＥＳＲが過小化する虞を有していた。
本発明は上記事実を考慮し、ＥＳＲを増加することで種々の用途に適用可能な積層コンデンサを提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１による積層コンデンサは、誘電体層を積層して形成された誘電体素体と、
誘電体素体の外側とされる側面に配置されて外部回路にそれぞれ接続され得る少なくとも一対の端子電極と、
誘電体素体内に配置され且つ、誘電体層の端部に突き出されて一方の端子電極に接続される第１端子用突出部及びこの第１端子用突出部と異なる誘電体層の端部に突き出される第１接続用突出部を有する第１の内部導体と、
第１の内部導体と誘電体層で隔てられつつ誘電体素体内に配置され且つ、誘電体層の端部に突き出されて他方の端子電極に接続される第２端子用突出部を有する第２の内部導体と、
第１の内部導体及び第２の内部導体と誘電体層で隔てられつつ誘電体素体内に配置され且つ、誘電体層の端部に突き出された第２接続用突出部のみを端部に突き出す部分として有する第３の内部導体と、
誘電体素体の外側とされる側面に配置され且つ、第１接続用突出部及び第２接続用突出部にのみに接続されてこれら第１接続用突出部と第２接続用突出部との間を誘電体素体の外側にて接続させる連結電極と、
を備え、
第１接続用突出部と第２接続用突出部とが誘電体層の積層方向に沿って相互に同一位置に突き出されていることを特徴とする。
【００１０】
請求項１に係る積層コンデンサは、誘電体層を積層して形成された誘電体素体内に、第１の内部導体、第２の内部導体及び第３の内部導体が、相互に誘電体層で隔てられつつ配置された構造となっている。
さらに、外部回路にそれぞれ接続され得る少なくとも一対の端子電極が誘電体素体の外側とされる側面に配置されている。誘電体層の端部に突き出されてこれら一対の端子電極の内の一方の端子電極に接続される第１端子用突出部を第１の内部導体が有しており、また、誘電体層の端部に突き出されて他方の端子電極に接続される第２端子用突出部を第２の内部導体が有している。
【００１１】
一方、第１端子用突出部と異なる誘電体層の端部に突き出された第１接続用突出部を第１の内部導体が有すると共に、誘電体層の端部に突き出された第２接続用突出部のみを端部に突き出す部分として第３の内部導体が有している。そして、第１接続用突出部と第２接続用突出部とが誘電体層の積層方向に沿って相互に同一位置に突き出されることで、誘電体素体の外側とされる側面に配置される連結電極が、これら第１接続用突出部及び第２接続用突出部にのみに接続されて第１接続用突出部と第２接続用突出部との間を誘電体素体の外側にて接続させている。
【００１２】
従って、一方の端子電極に接続される第１の内部導体が、第１接続用突出部、連結電極及び第２接続用突出部を介して第３の内部導体まで接続されて、第３の内部導体が第１の内部導体と同極性として機能するので、積層コンデンサ内で電流の流れる流路が長くなるのに伴って、積層コンデンサの等価直列抵抗が増加する。
【００１３】
この為、等価直列抵抗が増加するのに伴って、スイッチング電源の出力を平滑化する等の用途であっても、電解系コンデンサの替わりに、多層化して一層の大容量化が図られた積層コンデンサを用いることが可能となった。
つまり、本請求項に係る積層コンデンサは、ＥＳＲが増加するので、スイッチング電源を含む種々の用途に適用可能になる。
【００１４】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、誘電体素体内に第１の内部導体を複数積層したという構成を有している。
従って、本請求項によれば、単にＥＳＲが大きくなるだけでなく、第１の内部導体の積層数を適切に設定するのに伴ってＥＳＲが任意の大きさに調整されるので、ＥＳＲを所望の値に制御可能となる。
【００１５】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、第１接続用突出部及び第２接続用突出部がそれぞれ相互に異なる向きに突き出される形で複数ずつ設けられると共に、これらの間を接続する連結電極を誘電体素体の外側とされる側面に複数配置したという構成を有している。
従って、第１接続用突出部及び第２接続用突出部がそれぞれ相互に異なる向きに突き出される形で複数ずつ設けられて、第１の内部導体と第３の内部導体との間が複数の連結電極で接続される結果として、接触箇所が増えてこれら内部導体間が確実に接続されるのに伴って、接触不良等が生じ難くなる。
【００１６】
請求項４に係る積層コンデンサによれば、請求項１から請求項３の積層コンデンサと同様の構成の他に、第１の内部導体に切込部が設けられるという構成を有している。
従って、第１の内部導体に切込部が設けられることで、電流の流路が屈曲する形で細長くなり、請求項１の等価直列抵抗を増加する効果が、一層増大するようになる。
【００１７】
請求項５に係る積層コンデンサによれば、請求項１から請求項４の積層コンデンサと同様の構成の他に、第１端子用突出部を除く第１の内部導体の部分の幅が、第１端子用突出部の幅より狭く形成されたという構成を有している。
つまり、第１端子用突出部の幅を一定の寸法に維持すると共に、第１の内部導体の幅を狭く形成することにより、第１端子用突出部が確実に一方の端子電極に接続されつつ、電流が狭い第１の内部導体内を流れるのに伴い、第１の内部導体の電気抵抗が高まって等価直列抵抗を増加する効果が一層増大するようになる。
【００１８】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの実施の形態を図面に基づき説明する。
本発明の第１の実施の形態に係る積層セラミックコンデンサである積層コンデンサ１０を図１から図４に示す。これらの図に示すように、セラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、積層コンデンサ１０が構成されている。
【００１９】
つまり、誘電体素体１２は、焼成されたセラミックグリーンシートである誘電体層が積層されて形成されている。この誘電体素体１２内の所定の高さ位置には、面状の第１の内部導体である内部導体１４が配置されており、誘電体素体１２内において誘電体層とされるセラミック層１２Ａを隔てた内部導体１４の下方には、同じく面状の第２の内部導体である内部導体１６が配置されている。
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体１６の下方には、同じく面状の第３の内部導体である内部導体１８が配置されており、以下同様にセラミック層１２Ａをそれぞれ隔てて、同様にそれぞれ形成された内部導体１４、内部導体１６及び内部導体１８が繰り返して順次複数配置されている。
【００２０】
この為、これら内部導体１４から内部導体１８までの３種類の内部導体が、誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。そして、これら内部導体１４から内部導体１８までの中心は、各セラミック層１２Ａの中心とほぼ同位置に配置されており、また、内部導体１４から内部導体１８までの縦横寸法は、対応するセラミック層１２Ａの辺の長さよりそれぞれ小さくされている。
【００２１】
さらに、図１に示すように、内部導体１４の左側部分からセラミック層１２Ａの左側の端部に向かって導体が内部導体１４の幅寸法と同じ幅寸法で突き出されることで、内部導体１４に第１端子用突出部１４Ａが形成されている。これとは別に、この内部導体１４の手前側の部分と奥側の部分から、それぞれセラミック層１２Ａの手前側の端部及び奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部導体１４に２つの第１接続用突出部１５も形成されている。
【００２２】
また、内部導体１６の右側部分からセラミック層１２Ａの右側の端部に向かって、導体が内部導体１６の幅寸法と同じ幅寸法で突き出されることで、内部導体１６に第２端子用突出部１６Ａが形成されている。
一方、内部導体１８の手前側部分と奥側部分から、それぞれセラミック層１２Ａの手前側の端部及び奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部導体１８に２つの第２接続用突出部１９が形成されている。
【００２３】
さらに、図２及び図３に示すように、内部導体１４の第１端子用突出部１４Ａに接続される端子電極２１が、誘電体素体１２の外側となる左側の側面１２Ｂに配置されており、また、内部導体１６の第２端子用突出部１６Ａに接続される端子電極２２が、誘電体素体１２の外側となる右側の側面１２Ｂに配置されている。
【００２４】
また、内部導体１４の２つの第１接続用突出部１５及び内部導体１８の２つの第２接続用突出部１９にそれぞれ接続される図２に示す連結電極２３、２４が、誘電体素体１２の外側となる手前側の側面１２Ｃと奥側の側面１２Ｃとにそれぞれ配置されている。つまり、２つの連結電極２３、２４が、第１接続用突出部１５と第２接続用突出部１９との間を誘電体素体１２の外側にて接続させている。但し、これら連結電極２３、２４は内部導体間を誘電体素体１２の外部で接続させることのみを目的としている為、外部回路へ接続されていない。
【００２５】
以上より、本実施の形態では、積層コンデンサ１０の直方体であって六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃに端子電極２１、２２及び連結電極２３、２４がそれぞれ配置されることになる。
そして、各内部導体１４〜１８がコンデンサの電極となるように、左右の側面１２Ｂに配置された端子電極２１、２２の内の端子電極２１が例えばＣＰＵの電極に接続されると共に、端子電極２２が例えば接地側に接続されている。
【００２６】
従って、図１及び図３に示すように、例えば内部導体１４が＋極になると同時にこの内部導体１４と隣合った内部導体１６が−極になった場合、これに伴って第１接続用突出部１５、連結電極２３、２４及び第２接続用突出部１９を介して、内部導体１４と接続される内部導体１８が＋極になる。
【００２７】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０は、セラミック層１２Ａを積層して形成された誘電体素体１２内に、内部導体１４、内部導体１６及び内部導体１８からなる３種類の内部導体が、相互にセラミック層１２Ａで隔てられつつそれぞれ複数配置された構造となっている。
さらに、外部回路にそれぞれ接続され得る一対の端子電極２１、２２が誘電体素体１２の外側に配置されている。これら一対の端子電極２１、２２の内の端子電極２１に接続される第１端子用突出部１４Ａを内部導体１４が有しており、また、端子電極２２に接続される第２端子用突出部１６Ａを内部導体１６が有している。
【００２８】
一方、第１端子用突出部１４Ａと異なるセラミック層１２Ａの手前側と奥側の端部にそれぞれ突き出された２つの第１接続用突出部１５を内部導体１４が有すると共に、同じくセラミック層１２Ａの手前側と奥側の端部にそれぞれ突き出された２つの第２接続用突出部１９を内部導体１８が有している。そして、誘電体素体１２の外側にそれぞれ配置される２つの連結電極２３、２４が、これら第１接続用突出部１５と第２接続用突出部１９との間を誘電体素体１２の外側にて接続させている。
【００２９】
従って、端子電極２１に接続される内部導体１４が、第１接続用突出部１５、連結電極２３、２４及び第２接続用突出部１９を介して内部導体１８まで接続されて、内部導体１８が内部導体１４と同極性として機能するので、積層コンデンサ１０内で電流の流れる流路が長くなるのに伴って、積層コンデンサ１０の等価直列抵抗が増加する。
【００３０】
この為、等価直列抵抗が増加するのに伴って、スイッチング電源の出力を平滑化する等の用途であっても、電解系コンデンサの替わりに、多層化して一層の大容量化が図られた積層コンデンサを用いることが可能となった。
つまり、本実施の形態に係る積層コンデンサ１０は、ＥＳＲが増加するので、スイッチング電源を含む種々の用途に適用可能になる。
【００３１】
他方、本実施の形態によれば、第１接続用突出部１５及び第２接続用突出部１９がそれぞれ複数設けられると共に、これらの間を接続する連結電極２３、２４が誘電体素体１２の外部に複数である例えば２つ配置されているので、内部導体１４と内部導体１８との間が、これら２つの連結電極２３、２４で接続されることになる。
この結果として、接触箇所が増えてこれら内部導体間が確実に接続されるのに伴って、接触不良等が生じ難くなる。
【００３２】
さらに、本実施の形態によれば、誘電体素体１２内に内部導体１４を複数積層しているので、単にＥＳＲが大きくなるだけでなく、内部導体１４の積層数を適切に設定することでＥＳＲを任意の大きさに調整できるので、ＥＳＲを所望の値に制御可能となる。
【００３３】
具体的には、本実施の形態に係る積層コンデンサ１０の等価回路は図４に示すようになる。
この回路図において、Ｃはコンデンサであり、またＲ₁₁〜Ｒ_1nは複数の内部導体１４がそれぞれ有する等価抵抗であり、Ｒ₂₁〜Ｒ_2nは複数の内部導体１６がそれぞれ有する等価抵抗であり、Ｒ₃₁〜Ｒ_3nは複数の内部導体１８がそれぞれ有する等価抵抗であり、ｎは内部導体１４、１６、１８それぞれの積層数である。
尚、図３において、各内部導体はそれぞれ２枚づつとされているが、実際にはそれぞれ多数積層されている。
【００３４】
以上より、内部導体１４を任意の数だけ加え、他の内部導体１６、１８をその分減らすことで、全体の積層数を変えずにＥＳＲを調整できることが、この回路図から理解される。
そして、この際の内部導体１４の積層数量によるＥＳＲの変化量を図５に示す。つまり、この図より内部導体１４の積層数量の変化により、ＥＳＲが変化することが理解できる。
【００３５】
次に、本発明の第２の実施の形態に係る積層コンデンサを図６に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図６に示すように本実施の形態では、内部導体１４の奥側から内側にそれぞれ延びる一対の１切込部３１と、これら一対の１切込部間に形成されて、内部導体１４の手前側から内側に延びる２切込部３２とが、内部導体１４に切り込むように設けられた構造となっている。
従って、このように内部導体１４に切込部３１、３２が複数設けられることで、電流の流路がジグザグに屈曲する形で細長くなり、等価直列抵抗を増加する効果が一層増大するようになる。
【００３６】
次に、本発明の第３の実施の形態に係る積層コンデンサを図７に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図７に示すように本実施の形態では、第１端子用突出部１４Ａの幅寸法より第１端子用突出部１４Ａを除く内部導体１４の部分の幅寸法が狭く形成された構造となっている。
【００３７】
つまり、第１端子用突出部１４Ａの幅寸法を一定の大きさに維持すると共に、内部導体１４の幅寸法を狭く形成することにより、第１端子用突出部１４Ａが確実に端子電極２１に接続されつつ、電流が狭い内部導体１４内を流れるのに伴い、内部導体１４の電気抵抗が高まって等価直列抵抗を増加する効果が一層増大するようになる。
【００３８】
次に、本発明の第４の実施の形態に係る積層コンデンサを図８及び図９に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図８及び図９に示すように本実施の形態に係る積層コンデンサ４０の第１の内部導体である内部導体４４は、セラミック層１２Ａの手前側及び奥側の端部にそれぞれ突き出される第１端子用突出部４４Ａを２つづつの計４つ有している。また、この内部導体４４は、この第１端子用突出部４４Ａと異なるセラミック層１２Ａの端部である左右の端部にそれぞれ突き出される一対の第１接続用突出部４５をも有している。
【００３９】
第２の内部導体である内部導体４６は、セラミック層１２Ａの手前側及び奥側の端部にそれぞれ突き出される第２端子用突出部４６Ａを２つづつの計４つ有している。但し、これら第２端子用突出部４６Ａは第１端子用突出部４４Ａと重ならない位置となるように、第１端子用突出部４４Ａに対してずらされて配置されている。
さらに、第３の内部導体である内部導体４８は、セラミック層１２Ａの左右の端部にそれぞれ突き出された第２接続用突出部４９を有している。そして、図９に示すように誘電体素体１２の外側となる左右端に配置された一対の連結電極５３、５４が、第１接続用突出部４５と第２接続用突出部４９との間を誘電体素体１２の外側にて接続させている。
【００４０】
一方、図９に示すように、誘電体素体１２の外側には、４つづつの計８個の端子電極５１、５２が配置されて外部回路にそれぞれ接続され得るようになっている。つまり、本実施の形態の積層コンデンサ４０は多端子型積層コンデンサとされ、隣り合う端子電極５１、５２同士が相互に逆の極性で使用される形となっている。具体的には、第１端子用突出部４４Ａに接続される端子電極５１の組みと、第２端子用突出部４６Ａに接続される端子電極５２の組みとに分けられて、外部回路にそれぞれ接続され得ることになる。
【００４１】
以上より本実施の形態も、端子電極５１に接続される内部導体４４が、第１接続用突出部４５、連結電極５３、５４及び第２接続用突出部４９を介して内部導体４８まで接続されて、内部導体４８が内部導体４４と同極性として機能するので、積層コンデンサ４０内で電流の流れる流路が長くなるのに伴って、積層コンデンサ４０の等価直列抵抗が増加することになる。
この結果、第１の実施の形態と同様に、本実施の形態に係る積層コンデンサ４０は、スイッチング電源を含む種々の用途に適用可能になる。
【００４２】
次に、本発明の第５の実施の形態に係る積層コンデンサを図１０に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図１０に示すように本実施の形態では、第１の実施の形態と同様に内部導体１４、内部導体１６及び内部導体１８を有している。但し、本実施の形態では、内部導体１４に形成される第１接続用突出部１５が、セラミック層１２Ａの奥側の端部に向かって突き出される一つのみとされ、また、内部導体１８に形成される第２接続用突出部１９が、これに合わせてセラミック層１２Ａの奥側の端部に向かって突き出される一つのみとされている。
【００４３】
これに対して内部導体１６には、セラミック層１２Ａの手前側の端部に向かって突き出される一つの第１接続用突出部１７が形成されている。そして、誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体１８の下方には、同じく面状の第３の内部導体である内部導体６０が配置されており、この内部導体６０には、セラミック層１２Ａの手前側の端部に向かって突き出される一つの第２接続用突出部６１が形成されている。
【００４４】
さらに、図２に示す第１の実施の形態と同様に、図示しないものの本実施の形態でも、端子電極２１、２２が誘電体素体１２の左右の側面１２Ｂに配置されていると共に、連結電極２３、２４が、誘電体素体１２の手前側の側面１２Ｃと奥側の側面１２Ｃとにそれぞれ配置されており、この連結電極２３が第１接続用突出部１７と第２接続用突出部６１との間を誘電体素体１２の外側にて接続させている。
【００４５】
つまり、本実施の形態では、内部導体１６が第１の内部導体を兼ねることになると共に、内部導体６０が第３の内部導体とされることになるので、本実施の形態でも第１の実施の形態と同様の効果を奏するようになる。
【００４６】
一方、インピーダンスアナライザを用いて、実施の形態に係る積層コンデンサと従来例のコンデンサとの間でのインピーダンスを比較する試験を行った結果を下記に示す。
尚、ここで比較される従来例のコンデンサとして、図１３に示す積層コンデンサ１００を用いた。これに対して、実施の形態に係る積層コンデンサとして、第１の実施の形態のものを例えば用いた。
【００４７】
測定結果を表す図１１に示すように、従来例のコンデンサの特性を表す特性曲線Ａでは、周波数が１０００ＫＨｚを越えた付近において、インピーダンスが極端に低下して共振が生じる箇所を有しているが、実施の形態に係る積層コンデンサ１０の特性を表す特性曲線Ｂでは、このような箇所が無く共振が生じないようになる。
【００４８】
また、これら試料の等価直列抵抗値を測定した結果、従来例のコンデンサの等価直列抵抗値は３．０ｍΩであった。これに対して、実施の形態に係る積層コンデンサ１０の等価直列抵抗値は５６．５ｍΩであった。つまり、実施の形態に係る積層コンデンサ１０のＥＳＲが、従来例のコンデンサと比較して明らかに増加していることが確認された。
【００４９】
尚、このＥＳＲの値は図１２に示す自己共振周波数ｆ₀における値である。ここでこの図において、ＥＳＬは等価直列インダクタンスであり、Ｃは静電容量である。また、試験に用いた各コンデンサは３２１６タイプで、静電容量値が共に１０μＦとされるものである。ここで３２１６タイプとは、縦が３．２ｍｍで横が１．６ｍｍの大きさのものを言う。
【００５０】
他方、内部導体の枚数は、上記実施の形態に係る積層コンデンサ１０の枚数に限定されず、さらに多くの枚数としても良く、また積層方向における内部導体の順序を任意に変更しても良い。
さらに、内部導体の構造も上記実施の形態で説明したものに限定されず、例えば、端子電極の数をさらに増やしたり、切込部の数を４つ以上の数としても良い。
【００５１】
【発明の効果】
本発明によれば、ＥＳＲを増加することで種々の用途に適用可能な積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る積層コンデンサを示す分解斜視図である。
【図２】本発明の第１の実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の第１の実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面に対応する図である。
【図４】本発明の第１の実施の形態に係る積層コンデンサの等価回路を示す回路図である。
【図５】第１の内部導体の積層数量によるＥＳＲの変化量を表すグラフを示す図である。
【図６】本発明の第２の実施の形態に係る積層コンデンサを示す分解斜視図である。
【図７】本発明の第３の実施の形態に係る積層コンデンサを示す分解斜視図である。
【図８】本発明の第４の実施の形態に係る積層コンデンサを示す分解斜視図である。
【図９】本発明の第４の実施の形態に係る積層コンデンサを示す斜視図である。
【図１０】本発明の第５の実施の形態に係る積層コンデンサを示す分解斜視図である。
【図１１】従来例と実施の形態のインピーダンス特性を比較するグラフを示す図である。
【図１２】コンデンサのインピーダンス特性を表すグラフを示す図である。
【図１３】従来の積層コンデンサを示す斜視図である。
【図１４】従来の積層コンデンサを示す分解斜視図である。
【図１５】従来の積層コンデンサの等価回路を示す回路図である。
【符号の説明】
１０積層コンデンサ
１２誘電体素体
１２Ａセラミック層
１４内部導体（第１の内部導体）
１６内部導体（第２の内部導体）
１８内部導体（第３の内部導体）
２１、２２端子電極
２３、２４連結電極
４０積層コンデンサ
４４内部導体（第１の内部導体）
４６内部導体（第２の内部導体）
４８内部導体（第３の内部導体）
５１、５２端子電極
５３、５４連結電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer capacitor that can be applied to various applications by increasing ESR (equivalent series resistance) and suppressing voltage oscillation of a power supply.
[0002]
[Prior art]
Among the multilayer capacitors, the multilayer ceramic capacitors have the characteristics that the ESR (equivalent series resistance) is smaller than that of electrolytic capacitors and have excellent high frequency characteristics. In recent years, body thinning and multilayering have remarkably advanced. As a result, large-capacity monolithic ceramic capacitors having a large capacitance comparable to aluminum electrolytic capacitors and tantalum electrolytic capacitors have appeared.
[0003]
In recent years, the multilayering of multilayer ceramic capacitors has caused not only an increase in capacitance but also a tendency for ESR to further decrease. In other words, since the ESR when the current fluctuates at a high frequency is predominantly due to the electrical resistance of the inner conductor, if the inner conductor density of the multilayer ceramic capacitor is increased by further multilayering, the ESR will further decrease. become.
[0004]
Here, the appearance of the multilayer capacitor 100, which is this conventional multilayer ceramic capacitor, is shown in FIG. 13, the internal structure is shown in FIG. 14, and the equivalent circuit is shown in FIG. A conventional multilayer capacitor 100 will be described below based on these drawings.
That is, the multilayer capacitor 100 has a structure in which two types of internal conductors 114 and 116 shown in FIG. 14 overlap with each other via the ceramic layer 112A so that a large capacitance can be obtained.
[0005]
The inner conductor 114 protrudes from any one of the four side surfaces of the laminate 112 formed by laminating a large number of these ceramic layers 112A, and the side surface from which the inner conductor 114 protrudes. An inner conductor 116 is protruded on the side surface facing the. Furthermore, the terminal electrode 118 connected to the internal conductor 114 and the terminal electrode 120 connected to the internal conductor 116 are respectively installed on the mutually opposing side surfaces of the multilayer capacitor 100 shown in FIG. Although not shown, a large number of internal conductors 114 and internal conductors 116 are arranged in order along the stacking direction of the multilayer body 112.
[0006]
From such a structure, an equivalent circuit in the conventional multilayer multilayer capacitor 100 is as shown in FIG.
That is, the equivalent resistance of the inner conductor 114 itself is represented by R _{C1 to} R _Cn , and the equivalent resistance of the inner conductor 116 itself is represented by R _{D1 to} R _Dn, where n is the number of each inner conductor. Represents. As can be understood from the fact that R _{C1 to} R _Cn and R _{D1 to} R _Dn are arranged in parallel, ESR decreases in inverse proportion to the number of layers.
[0007]
[Problems to be solved by the invention]
On the other hand, a large-capacitance capacitor is mainly used for output smoothing of a switching power supply. However, using a capacitor with a small ESR is effective in reducing the output ripple voltage. However, if the ESR is too small, the output voltage becomes unstable or abnormal oscillation occurs for the control system of the switching power supply. There was a drawback of waking up. This is because when a capacitor having an excessive ESR is used, the phase of the feedback circuit of the control circuit is likely to be delayed, and the control circuit does not function normally.
[0008]
For this reason, electrolytic capacitors having a larger ESR than multilayer capacitors are often used in applications such as smoothing the output of a switching power supply. On the other hand, from the viewpoints of cost reduction and miniaturization, it is desired to use multilayer capacitors for such applications, but the multilayer capacitors will be further multilayered by aiming for higher capacity in the future. As described above, there is a possibility that the ESR is further reduced and the ESR is excessively reduced.
In view of the above facts, an object of the present invention is to provide a multilayer capacitor applicable to various applications by increasing ESR.
[0009]
[Means for Solving the Problems]
A multilayer capacitor according to claim 1 is a dielectric body formed by laminating dielectric layers;
At least a pair of terminal electrodes disposed on the side surface of the dielectric body and connected to an external circuit, and
A first terminal protrusion that is disposed in the dielectric body and protrudes from the end of the dielectric layer and is connected to one terminal electrode, and an end of the dielectric layer different from the first terminal protrusion. A first inner conductor having a first connecting protrusion protruding therefrom;
A second terminal is disposed in the dielectric body while being separated from the first inner conductor by the dielectric layer, and has a second terminal protrusion protruding from the end of the dielectric layer and connected to the other terminal electrode. The inner conductor of
Only the second connection protrusions, which are arranged in the dielectric body while being separated from the first inner conductor and the second inner conductor by the dielectric layer and protrude from the end of the dielectric layer, protrude to the end. A third inner conductor having a portion;
The first connecting protrusion and the second connecting protrusion are arranged on the side surface of the dielectric body and connected only to the first connecting protrusion and the second connecting protrusion. A connecting electrode that connects the outside of the dielectric body,
Equipped with a,
The first connection protrusion and the second connection protrusion protrude from each other at the same position along the stacking direction of the dielectric layers .
[0010]
In the multilayer capacitor according to claim 1, the first inner conductor, the second inner conductor, and the third inner conductor are each formed of a dielectric layer in a dielectric body formed by laminating dielectric layers. The structure is arranged while being separated.
Further, at least a pair of terminal electrodes that can be connected to the external circuits are arranged on the side surfaces that are outside the dielectric body. The first inner conductor has a first terminal protrusion protruding from the end of the dielectric layer and connected to one terminal electrode of the pair of terminal electrodes. The second inner conductor has a second terminal protrusion protruding from the end and connected to the other terminal electrode.
[0011]
On the other hand, the first inner conductor has a first connection protrusion protruding from the end of the dielectric layer different from the first terminal protrusion, and the second connection protrusion protrudes from the end of the dielectric layer. The third inner conductor has only the protruding portion protruding from the end portion. Then, the first connection protrusion and the second connection protrusion are protruded at the same position along the stacking direction of the dielectric layers , so that the first connection protrusion and the second connection protrusion are arranged on the side surface that is the outside of the dielectric body. The connecting electrode is connected only to the first connection protrusion and the second connection protrusion, and the gap between the first connection protrusion and the second connection protrusion is outside the dielectric body. Connected.
[0012]
Accordingly, the first inner conductor connected to one of the terminal electrodes is connected to the third inner conductor via the first connection protrusion, the connection electrode, and the second connection protrusion, and the third inner conductor is connected. Since the conductor functions as the same polarity as the first inner conductor, the equivalent series resistance of the multilayer capacitor increases as the flow path of the current in the multilayer capacitor becomes longer.
[0013]
For this reason, even when the equivalent series resistance increases, even in applications such as smoothing the output of a switching power supply, a multilayer structure is achieved by increasing the capacity by multilayering instead of electrolytic capacitors. Capacitors can be used.
That is, since the multilayer capacitor according to the present invention has an increased ESR, it can be applied to various uses including a switching power supply.
[0014]
According to the multilayer capacitor of the second aspect, in addition to the configuration similar to that of the multilayer capacitor of the first aspect, a plurality of first internal conductors are stacked in the dielectric body.
Therefore, according to the present invention, not only the ESR is simply increased, but the ESR is adjusted to an arbitrary size as the number of first inner conductors is appropriately set. It becomes possible to control to the value of.
[0015]
According to the multilayer capacitor of the third aspect, in addition to the same configuration as the multilayer capacitor of the first and second aspects, the first connection protrusion and the second connection protrusion protrude in different directions. A plurality of connecting electrodes are provided on the side surface of the dielectric element body.
Accordingly, a plurality of first connection protrusions and second connection protrusions are provided in a manner protruding in different directions, and a plurality of spaces between the first inner conductor and the third inner conductor are provided . As a result of the connection with the connecting electrodes, the number of contact points increases and the internal conductors are surely connected to each other, so that poor contact or the like hardly occurs.
[0016]
According to the fourth aspect of the multilayer capacitor, in addition to the same structure as the multilayer capacitor of the first to third aspects, the first internal conductor is provided with a cut portion.
Therefore, by providing the cut portion in the first inner conductor, the current flow path is elongated in a bent shape, and the effect of increasing the equivalent series resistance of claim 1 is further increased.
[0017]
According to the multilayer capacitor of the fifth aspect, in addition to the same configuration as the multilayer capacitor of the first to fourth aspects, the width of the first inner conductor portion excluding the first terminal protruding portion is the first width. It has a configuration in which it is formed narrower than the width of the terminal protrusion.
That is, while maintaining the width of the first terminal protrusion to a constant size and forming the first inner conductor narrow, the first terminal protrusion is reliably connected to one terminal electrode. As the current flows in the narrow first inner conductor, the electrical resistance of the first inner conductor increases, and the effect of increasing the equivalent series resistance is further increased.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a multilayer capacitor according to the present invention will be described below with reference to the drawings.
A multilayer capacitor 10 which is a multilayer ceramic capacitor according to a first embodiment of the present invention is shown in FIGS. As shown in these figures, a multilayer capacitor 10 is configured with a dielectric body 12 that is a rectangular parallelepiped sintered body obtained by firing a laminated body in which a plurality of ceramic green sheets are laminated as a main part. ing.
[0019]
That is, the dielectric body 12 is formed by laminating dielectric layers that are fired ceramic green sheets. An inner conductor 14 which is a planar first inner conductor is disposed at a predetermined height position in the dielectric element body 12, and a ceramic layer serving as a dielectric layer in the dielectric element body 12. An internal conductor 16 that is also a planar second internal conductor is disposed below the internal conductor 14 that is separated by 12A.
Similarly, an inner conductor 18 that is a planar third inner conductor is disposed below the inner conductor 16 that separates the ceramic layer 12A in the dielectric element body 12, and the ceramic layer 12A is similarly disposed below. A plurality of internal conductors 14, internal conductors 16, and internal conductors 18 formed in the same manner are repeatedly arranged sequentially.
[0020]
For this reason, these three types of inner conductors from the inner conductor 14 to the inner conductor 18 are arranged to face each other while being separated by the ceramic layer 12 A in the dielectric element body 12. The centers from the inner conductor 14 to the inner conductor 18 are arranged at substantially the same position as the centers of the ceramic layers 12A, and the vertical and horizontal dimensions from the inner conductor 14 to the inner conductor 18 correspond to the corresponding ceramic layers. Each side is smaller than the length of 12A.
[0021]
Furthermore, as shown in FIG. 1, the conductor protrudes from the left portion of the inner conductor 14 toward the left end portion of the ceramic layer 12 A with the same width as the width of the inner conductor 14. A first terminal protrusion 14A is formed. Separately from this, the conductor protrudes from the front side portion and the back side portion of the internal conductor 14 one by one toward the front side end portion and the back side end portion of the ceramic layer 12A, respectively. Thus, two first connecting protrusions 15 are also formed on the inner conductor 14.
[0022]
Further, since the conductor protrudes from the right portion of the internal conductor 16 toward the right end of the ceramic layer 12A with the same width as the width of the internal conductor 16, the second terminal protrusion is provided on the internal conductor 16. 16A is formed.
On the other hand, the conductors are protruded one by one from the front side portion and the back side portion of the inner conductor 18 toward the front end portion and the back end portion of the ceramic layer 12A, respectively. Two second connection protrusions 19 are formed.
[0023]
Further, as shown in FIGS. 2 and 3, the terminal electrode 21 connected to the first terminal protrusion 14 A of the inner conductor 14 is disposed on the left side surface 12 B that is the outside of the dielectric body 12. Further, the terminal electrode 22 connected to the second terminal protruding portion 16 A of the inner conductor 16 is disposed on the right side surface 12 B which is the outside of the dielectric body 12.
[0024]
2 are respectively connected to the two first connection protrusions 15 of the inner conductor 14 and the two second connection protrusions 19 of the inner conductor 18. Are disposed on the front side surface 12C and the back side surface 12C, respectively. That is, the two connection electrodes 23 and 24 connect the first connection protrusion 15 and the second connection protrusion 19 on the outside of the dielectric body 12. However, these connection electrodes 23 and 24 are not connected to an external circuit because they are intended only to connect the internal conductors outside the dielectric body 12.
[0025]
As described above, in the present embodiment, the terminal electrodes 21 and 22 and the connection electrodes 23 and 24 are respectively arranged on the four side surfaces 12B and 12C of the dielectric body 12 that is a rectangular parallelepiped of the multilayer capacitor 10 and has a hexahedral shape. Will be.
The terminal electrodes 21 of the terminal electrodes 21 and 22 disposed on the left and right side surfaces 12B are connected to, for example, the CPU electrode so that the internal conductors 14 to 18 become capacitor electrodes, and the terminal electrode 22 Is connected to the ground side, for example.
[0026]
Therefore, as shown in FIGS. 1 and 3, for example, when the inner conductor 14 becomes a positive pole and the inner conductor 16 adjacent to the inner conductor 14 becomes a negative pole, the first connecting protrusion is accompanied accordingly. The internal conductor 18 connected to the internal conductor 14 becomes a positive pole through the portion 15, the coupling electrodes 23 and 24, and the second connection protrusion 19.
[0027]
Next, the operation of the multilayer capacitor 10 according to the present embodiment will be described.
In the multilayer capacitor 10 according to the present embodiment, three types of internal conductors including an internal conductor 14, an internal conductor 16, and an internal conductor 18 are mutually connected in a dielectric body 12 formed by laminating ceramic layers 12A. A plurality of layers are arranged while being separated by ceramic layers 12A.
Further, a pair of terminal electrodes 21 and 22 that can be connected to an external circuit are disposed outside the dielectric element body 12. The inner terminal 14 has a first terminal protrusion 14 A connected to the terminal electrode 21 of the pair of terminal electrodes 21 and 22, and the second terminal protrusion connected to the terminal electrode 22. The internal conductor 16 has 16A.
[0028]
On the other hand, the inner conductor 14 has two first connection protrusions 15 protruding from the front and back ends of the ceramic layer 12A different from the first terminal protrusion 14A, and also the ceramic layer 12A. The internal conductor 18 has two second connection protrusions 19 protruding from the front and back end portions. The two connecting electrodes 23 and 24 arranged on the outer side of the dielectric body 12 are arranged between the first connection protrusion 15 and the second connection protrusion 19 on the outer side of the dielectric body 12. It is connected with.
[0029]
Therefore, the internal conductor 14 connected to the terminal electrode 21 is connected to the internal conductor 18 through the first connection protrusion 15, the coupling electrodes 23 and 24, and the second connection protrusion 19, and the internal conductor 18 is connected to the terminal electrode 21. Since it functions as the same polarity as the inner conductor 14, the equivalent series resistance of the multilayer capacitor 10 increases as the flow path of the current in the multilayer capacitor 10 becomes longer.
[0030]
For this reason, even when the equivalent series resistance increases, even in applications such as smoothing the output of a switching power supply, a multilayer structure is achieved by increasing the capacity by multilayering instead of electrolytic capacitors. Capacitors can be used.
That is, since the multilayer capacitor 10 according to the present embodiment increases the ESR, it can be applied to various applications including a switching power supply.
[0031]
On the other hand, according to the present embodiment, a plurality of first connection protrusions 15 and a plurality of second connection protrusions 19 are provided, and the connecting electrodes 23 and 24 that connect these are provided on the dielectric element body 12. Since a plurality of, for example, two are arranged outside, the inner conductor 14 and the inner conductor 18 are connected by these two connecting electrodes 23 and 24.
As a result, the number of contact points increases and the internal conductors are securely connected to each other, so that poor contact or the like hardly occurs.
[0032]
Furthermore, according to the present embodiment, since the plurality of inner conductors 14 are laminated in the dielectric body 12, not only the ESR is increased, but the number of inner conductors 14 can be appropriately set. Since the ESR can be adjusted to an arbitrary size, the ESR can be controlled to a desired value.
[0033]
Specifically, an equivalent circuit of the multilayer capacitor 10 according to the present embodiment is as shown in FIG.
In this circuit diagram, C is a capacitor, R _{11 to} R _1n are equivalent resistances of the plurality of inner conductors 14, and R _{21 to} R _2n are equivalent resistances of the plurality of inner conductors 16, respectively. R _{31 to} R _3n are equivalent resistances of the plurality of inner conductors 18, and n is the number of stacked inner conductors 14, 16, 18.
In FIG. 3, two internal conductors are provided, but in reality, a large number of internal conductors are laminated.
[0034]
From the above, it can be understood from this circuit diagram that ESR can be adjusted without changing the total number of layers by adding an arbitrary number of internal conductors 14 and reducing the number of other internal conductors 16 and 18 by that amount.
FIG. 5 shows the amount of change in ESR depending on the number of laminated inner conductors 14 at this time. In other words, it can be understood from this drawing that the ESR changes due to the change in the number of laminated inner conductors 14.
[0035]
Next, a multilayer capacitor according to a second embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIG. 6, in the present embodiment, a pair of one cut portions 31 each extending inward from the inner side of the inner conductor 14 and the pair of one cut portions are formed in front of the inner conductor 14. The two cut portions 32 extending inward from the side are provided so as to cut into the inner conductor 14.
Therefore, by providing a plurality of the cut portions 31 and 32 in the inner conductor 14 in this way, the current flow path is elongated in a zigzag manner, and the effect of increasing the equivalent series resistance is further increased. .
[0036]
Next, a multilayer capacitor according to a third embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIG. 7, the present embodiment has a structure in which the width dimension of the portion of the inner conductor 14 excluding the first terminal protrusion 14A is narrower than the width dimension of the first terminal protrusion 14A. .
[0037]
In other words, the first terminal protrusion 14A is securely connected to the terminal electrode 21 by maintaining the width dimension of the first terminal protrusion 14A at a constant size and forming the inner conductor 14 to be narrow. However, as the current flows through the narrow inner conductor 14, the electric resistance of the inner conductor 14 is increased and the effect of increasing the equivalent series resistance is further increased.
[0038]
Next, a multilayer capacitor according to a fourth embodiment of the present invention will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIGS. 8 and 9, the inner conductor 44, which is the first inner conductor of the multilayer capacitor 40 according to the present embodiment, protrudes from the front and back end portions of the ceramic layer 12A, respectively. A total of four terminal protrusions 44A are provided. The inner conductor 44 also has a pair of first connection protrusions 45 that protrude from left and right ends, which are the ends of the ceramic layer 12A, different from the first terminal protrusion 44A. .
[0039]
The internal conductor 46 that is the second internal conductor has a total of four second terminal protrusions 46A that protrude from the front and back ends of the ceramic layer 12A. However, the second terminal protrusions 46A are arranged so as to be shifted with respect to the first terminal protrusions 44A so as not to overlap the first terminal protrusions 44A.
Further, the inner conductor 48 as the third inner conductor has second connection protrusions 49 protruding from the left and right ends of the ceramic layer 12A. As shown in FIG. 9, the pair of connecting electrodes 53, 54 arranged on the left and right ends that are outside the dielectric body 12 are provided between the first connection protrusion 45 and the second connection protrusion 49. Are connected outside the dielectric body 12.
[0040]
On the other hand, as shown in FIG. 9, a total of eight terminal electrodes 51, 52 are arranged on the outside of the dielectric body 12 and can be connected to external circuits, respectively. That is, the multilayer capacitor 40 of the present embodiment is a multi-terminal multilayer capacitor, and the adjacent terminal electrodes 51 and 52 are used with opposite polarities. Specifically, it is divided into a set of terminal electrodes 51 connected to the first terminal protrusion 44A and a set of terminal electrodes 52 connected to the second terminal protrusion 46A, and each is connected to an external circuit. Will be able to.
[0041]
As described above, also in this embodiment, the internal conductor 44 connected to the terminal electrode 51 is connected to the internal conductor 48 via the first connection protrusion 45, the coupling electrodes 53 and 54, and the second connection protrusion 49. Since the inner conductor 48 functions as the same polarity as the inner conductor 44, the equivalent series resistance of the multilayer capacitor 40 increases as the flow path of the current in the multilayer capacitor 40 becomes longer.
As a result, similar to the first embodiment, the multilayer capacitor 40 according to the present embodiment can be applied to various applications including a switching power supply.
[0042]
Next, a multilayer capacitor according to a fifth embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIG. 10, the present embodiment has an inner conductor 14, an inner conductor 16, and an inner conductor 18 as in the first embodiment. However, in the present embodiment, the first connecting protrusion 15 formed on the inner conductor 14 is only one protruding toward the inner end of the ceramic layer 12A, and the inner conductor 18 The number of the second connecting protrusions 19 formed in this is only one protruding toward the back end of the ceramic layer 12A.
[0043]
On the other hand, the inner conductor 16 is formed with one first connecting protrusion 17 that protrudes toward the front end of the ceramic layer 12A. In the dielectric body 12, an internal conductor 60, which is also a planar third internal conductor, is disposed below the internal conductor 18 separating the ceramic layer 12A. The internal conductor 60 includes: One second connection protrusion 61 is formed to protrude toward the front end of the ceramic layer 12A.
[0044]
Further, similarly to the first embodiment shown in FIG. 2, in this embodiment (not shown), the terminal electrodes 21 and 22 are arranged on the left and right side surfaces 12B of the dielectric element body 12, and the connection electrodes 23 and 24 are respectively disposed on the front side surface 12C and the back side surface 12C of the dielectric body 12, and the connecting electrode 23 is connected to the first connection protrusion 17 and the second connection protrusion 61. Are connected to the outside of the dielectric body 12.
[0045]
That is, in the present embodiment, the inner conductor 16 also serves as the first inner conductor, and the inner conductor 60 serves as the third inner conductor. The same effect as that of the embodiment is obtained.
[0046]
On the other hand, the result of a test for comparing the impedance between the multilayer capacitor according to the embodiment and the conventional capacitor using an impedance analyzer is shown below.
A multilayer capacitor 100 shown in FIG. 13 was used as a conventional capacitor to be compared here. On the other hand, the thing of 1st Embodiment was used, for example as a multilayer capacitor which concerns on embodiment.
[0047]
As shown in FIG. 11 showing the measurement result, the characteristic curve A representing the characteristics of the capacitor of the conventional example has a portion where the impedance is extremely lowered and resonance occurs in the vicinity where the frequency exceeds 1000 KHz. In the characteristic curve B representing the characteristics of the multilayer capacitor 10 according to the embodiment, there is no such portion and resonance does not occur.
[0048]
Moreover, as a result of measuring the equivalent series resistance value of these samples, the equivalent series resistance value of the capacitor of the conventional example was 3.0 mΩ. On the other hand, the equivalent series resistance value of the multilayer capacitor 10 according to the embodiment was 56.5 mΩ. That is, it was confirmed that the ESR of the multilayer capacitor 10 according to the embodiment is clearly increased as compared with the capacitor of the conventional example.
[0049]
The ESR value is a value at the self-resonant frequency f ₀ shown in FIG. Here, in this figure, ESL is an equivalent series inductance, and C is a capacitance. Each capacitor used in the test is 3216 type, and both have a capacitance value of 10 μF. Here, the 3216 type means that the length is 3.2 mm and the width is 1.6 mm.
[0050]
On the other hand, the number of inner conductors is not limited to the number of multilayer capacitors 10 according to the above-described embodiment, and may be a larger number, or the order of the inner conductors in the stacking direction may be arbitrarily changed.
Furthermore, the structure of the inner conductor is not limited to that described in the above embodiment, and for example, the number of terminal electrodes may be further increased, or the number of cut portions may be four or more.
[0051]
【The invention's effect】
According to the present invention, it is possible to provide a multilayer capacitor applicable to various uses by increasing ESR.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing a multilayer capacitor in accordance with a first embodiment of the present invention.
FIG. 2 is a perspective view showing the multilayer capacitor in accordance with the first embodiment of the present invention.
3 is a cross-sectional view showing the multilayer capacitor in accordance with the first embodiment of the present invention, and corresponds to a cross section taken along line 3-3 in FIG.
FIG. 4 is a circuit diagram showing an equivalent circuit of the multilayer capacitor in accordance with the first embodiment of the present invention.
FIG. 5 is a graph showing the amount of change in ESR depending on the number of stacked first inner conductors.
FIG. 6 is an exploded perspective view showing a multilayer capacitor in accordance with a second embodiment of the present invention.
FIG. 7 is an exploded perspective view showing a multilayer capacitor in accordance with a third embodiment of the present invention.
FIG. 8 is an exploded perspective view showing a multilayer capacitor in accordance with a fourth embodiment of the present invention.
FIG. 9 is a perspective view showing a multilayer capacitor in accordance with a fourth embodiment of the present invention.
FIG. 10 is an exploded perspective view showing a multilayer capacitor in accordance with a fifth embodiment of the present invention.
FIG. 11 is a graph showing a comparison of impedance characteristics between the conventional example and the embodiment.
FIG. 12 is a graph showing impedance characteristics of capacitors.
FIG. 13 is a perspective view showing a conventional multilayer capacitor.
FIG. 14 is an exploded perspective view showing a conventional multilayer capacitor.
FIG. 15 is a circuit diagram showing an equivalent circuit of a conventional multilayer capacitor.
[Explanation of symbols]
10 multilayer capacitor 12 dielectric body 12A ceramic layer 14 inner conductor (first inner conductor)
16 Inner conductor (second inner conductor)
18 Inner conductor (third inner conductor)
21, 22 Terminal electrodes 23, 24 Connecting electrode 40 Multilayer capacitor 44 Inner conductor (first inner conductor)
46 Inner conductor (second inner conductor)
48 Inner conductor (third inner conductor)
51, 52 Terminal electrodes 53, 54 Connecting electrodes

Claims

A dielectric body formed by stacking dielectric layers;
At least a pair of terminal electrodes disposed on the side surface of the dielectric body and connected to an external circuit, and
A first terminal protrusion that is disposed in the dielectric body and protrudes from the end of the dielectric layer and is connected to one terminal electrode, and an end of the dielectric layer different from the first terminal protrusion. A first inner conductor having a first connecting protrusion protruding therefrom;
A second terminal is disposed in the dielectric body while being separated from the first inner conductor by the dielectric layer, and has a second terminal protrusion protruding from the end of the dielectric layer and connected to the other terminal electrode. The inner conductor of
Only the second connection protrusions, which are arranged in the dielectric body while being separated from the first inner conductor and the second inner conductor by the dielectric layer and protrude from the end of the dielectric layer, protrude to the end. A third inner conductor having a portion;
The first connecting protrusion and the second connecting protrusion are arranged on the side surface of the dielectric body and connected only to the first connecting protrusion and the second connecting protrusion. A connecting electrode that connects the outside of the dielectric body,
Equipped with a,
1. A multilayer capacitor, wherein the first connection protrusion and the second connection protrusion protrude from each other at the same position along the stacking direction of the dielectric layers .

2. The multilayer capacitor according to claim 1, wherein a plurality of first inner conductors are laminated in the dielectric body.

A plurality of first connection protrusions and a plurality of second connection protrusions are provided so as to protrude in different directions from each other, and a side surface in which a connecting electrode connecting these is provided outside the dielectric body The multilayer capacitor according to claim 1, wherein a plurality of the multilayer capacitors are arranged in the capacitor.

The multilayer capacitor according to claim 1, wherein a cut portion is provided in the first inner conductor.

The width of the part of the 1st inner conductor except the protrusion part for 1st terminals was formed narrower than the width | variety of the protrusion part for 1st terminals, The Claim 1 characterized by the above-mentioned. Multilayer capacitor.