JP4011080B2 - Multilayer capacitor - Google Patents

Multilayer capacitor Download PDF

Info

Publication number
JP4011080B2
JP4011080B2 JP2005254745A JP2005254745A JP4011080B2 JP 4011080 B2 JP4011080 B2 JP 4011080B2 JP 2005254745 A JP2005254745 A JP 2005254745A JP 2005254745 A JP2005254745 A JP 2005254745A JP 4011080 B2 JP4011080 B2 JP 4011080B2
Authority
JP
Japan
Prior art keywords
inner conductor
protrusion
multilayer capacitor
terminal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005254745A
Other languages
Japanese (ja)
Other versions
JP2005347778A (en
Inventor
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005254745A priority Critical patent/JP4011080B2/en
Publication of JP2005347778A publication Critical patent/JP2005347778A/en
Application granted granted Critical
Publication of JP4011080B2 publication Critical patent/JP4011080B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、ESR(等価直列抵抗)を増加させて電源の電圧振動を抑制することで種々の用途に適用可能とした積層コンデンサに係る。   The present invention relates to a multilayer capacitor that can be applied to various applications by increasing ESR (equivalent series resistance) and suppressing voltage oscillation of a power supply.

積層コンデンサの内の積層セラミックコンデンサは、電解系コンデンサに比ベESR(等価直列抵抗)が小さく、高周波特性に優れている特長を有しているが、材料技術や厚膜形成技術の進歩による誘電体の薄層化及び多層化が近年著しく進んでいる。この結果、アルミ電解コンデンサやタンタル電解コンデンサに匹敵するような大きな静電容量を有した大容量の積層セラミックコンデンサが、登場するようになった。   Among the multilayer capacitors, the multilayer ceramic capacitors have the characteristics that the ESR (equivalent series resistance) is smaller than that of electrolytic capacitors and have excellent high frequency characteristics. In recent years, body thinning and multilayering have remarkably advanced. As a result, large-capacity monolithic ceramic capacitors having a large capacitance comparable to aluminum electrolytic capacitors and tantalum electrolytic capacitors have appeared.

そして、近年における積層セラミックコンデンサの一層の多層化は、静電容量を増加させるだけでなく、ESRがさらに低下する傾向を生じさせた。つまり、電流の高周波変動時のESRは、内部導体の電気抵抗によるものが支配的である為、より一層の多層化によって積層セラミックコンデンサの内部導体の密度が増えた場合、ESRはさらに減少することになる。   In recent years, the multilayering of multilayer ceramic capacitors has caused not only an increase in capacitance but also a tendency for ESR to further decrease. In other words, the ESR at the time of high-frequency fluctuation of the current is dominated by the electrical resistance of the inner conductor. Therefore, when the density of the inner conductor of the multilayer ceramic capacitor is increased by further multilayering, the ESR is further reduced. become.

ここで、この従来の積層セラミックコンデンサである積層コンデンサ100の外観を図13に示し、内部構造を図14に示し、等価回路を図15に示す。そして、これらの図を基にして以下に従来の積層コンデンサ100を説明する。つまり、この積層コンデンサ100は、大きな静電容量が得られるように図14に示す2種類の内部導体114、116がセラミック層112Aを介して重なり合う構造とされている。   Here, the appearance of the multilayer capacitor 100, which is this conventional multilayer ceramic capacitor, is shown in FIG. 13, the internal structure is shown in FIG. 14, and the equivalent circuit is shown in FIG. A conventional multilayer capacitor 100 will be described below based on these drawings. That is, the multilayer capacitor 100 has a structure in which two types of internal conductors 114 and 116 shown in FIG. 14 overlap with each other via the ceramic layer 112A so that a large capacitance can be obtained.

そして、これらセラミック層112Aを多数積層して形成した積層体112が有する4つの側面の内の何れかの側面に、この内部導体114は突き出されており、また、内部導体114が突き出される側面と対向する側面に内部導体116が突き出されている。さらに、内部導体114に接続される端子電極118及び、内部導体116に接続される端子電極120が、図13に示す積層コンデンサ100の相互に対向する側面にそれぞれ設置されている。尚、図示しないものの、内部導体114及び内部導体116は積層体112の積層方向に沿って順番にそれぞれ多数枚配置されている。   The inner conductor 114 protrudes from any one of the four side surfaces of the laminate 112 formed by laminating a large number of these ceramic layers 112A, and the side surface from which the inner conductor 114 protrudes. An inner conductor 116 is protruded on the side surface facing the. Furthermore, the terminal electrode 118 connected to the internal conductor 114 and the terminal electrode 120 connected to the internal conductor 116 are respectively installed on the mutually opposing side surfaces of the multilayer capacitor 100 shown in FIG. Although not shown, a large number of internal conductors 114 and internal conductors 116 are arranged in order along the stacking direction of the multilayer body 112.

このような構造から、従来の多層の積層コンデンサ100における等価回路は図15に示すようになる。つまり、内部導体114自体の等価抵抗がRC1〜RCnで表され、また、内部導体116自体の等価抵抗がRD1〜RDnで表されており、このnはそれぞれの内部導体の枚数を表している。そして、RC1〜RCn及びRD1〜RDnがそれぞれ並列に配置されることから理解できるように、積層数に反比例してESRは減少していくことになる。 From such a structure, an equivalent circuit in the conventional multilayer multilayer capacitor 100 is as shown in FIG. That is, the equivalent resistance of the inner conductor 114 itself is represented by R C1 to R Cn , and the equivalent resistance of the inner conductor 116 itself is represented by R D1 to R Dn, where n is the number of each inner conductor. Represents. As can be understood from the fact that R C1 to R Cn and R D1 to R Dn are arranged in parallel, ESR decreases in inverse proportion to the number of layers.

一方、大容量のコンデンサは、主にスイッチング電源の出力平滑に用いられている。但し、ESRが小さいコンデンサを使用すると、出力リップル電圧の低減化に効果があるものの、ESRが過小な場合には、スイッチング電源の制御系にとって、出力電圧が不安定になったり、或いは異常発振を起こしたりするという欠点があった。これは、ESRが過小なコンデンサを用いた場合、制御回路の帰還回路において位相が遅れ易くなり、制御回路が正常に機能しなくなるからである。   On the other hand, a large-capacitance capacitor is mainly used for output smoothing of a switching power supply. However, using a capacitor with a small ESR is effective in reducing the output ripple voltage. However, if the ESR is too small, the output voltage becomes unstable or abnormal oscillation occurs for the control system of the switching power supply. There was a drawback of waking up. This is because when a capacitor having an excessive ESR is used, the phase of the feedback circuit of the control circuit is likely to be delayed, and the control circuit does not function normally.

その為、従来よりスイッチング電源の出力を平滑化する等の用途では、積層コンデンサよりもESRが大きい電解系コンデンサが使用されることが多かった。これに対して、低コスト化及び小型化等の観点より、このような用途でも積層コンデンサを採用することが望まれているが、一層の大容量化を今後めざすことによる積層コンデンサのさらなる多層化は、上記のようにESRのより一層の減少を招いてESRが過小化する虞を有していた。
本発明は上記事実を考慮し、ESRを増加することで種々の用途に適用可能な積層コンデンサを提供することを目的とする。
For this reason, electrolytic capacitors having a larger ESR than multilayer capacitors are often used in applications such as smoothing the output of a switching power supply. On the other hand, from the viewpoints of cost reduction and miniaturization, it is desired to use multilayer capacitors for such applications, but the multilayer capacitors will be further multilayered by aiming for higher capacity in the future. As described above, there is a possibility that the ESR is further reduced and the ESR is excessively reduced.
In view of the above facts, an object of the present invention is to provide a multilayer capacitor applicable to various applications by increasing ESR.

請求項1による積層コンデンサは、誘電体層を積層して形成された誘電体素体と、
誘電体素体の外側に配置されて外部回路にそれぞれ接続され得る少なくとも一対の端子電極と、
誘電体素体内に配置され且つ、誘電体層の端部に突き出されて一方の端子電極に接続される第1端子用突出部及びこの第1端子用突出部と異なる誘電体層の端部に突き出される第1接続用突出部を有する第1の内部導体と、
第1の内部導体と誘電体層で隔てられつつ誘電体素体内に配置され且つ、誘電体層の端部に突き出されて他方の端子電極に接続される第2端子用突出部及びこの第2端子用突出部と異なる誘電体層の端部に突き出される第1接続用突出部を有する第2の内部導体と、
第1の内部導体及び第2の内部導体と誘電体層で隔てられつつ誘電体素体内に配置され且つ、誘電体層の端部に突き出された第2接続用突出部をそれぞれ有する一対の第3の内部導体と、
誘電体素体の外側に配置され且つ、第1の内部導体の第1接続用突出部と一方の第3の内部導体の第2接続用突出部との間を誘電体素体の外側にて接続させる第1連結電極と、
誘電体素体の外側に配置され且つ、第2の内部導体の第1接続用突出部と他方の第3の内部導体の第2接続用突出部との間を誘電体素体の外側にて接続させる第2連結電極と、
を備えることを特徴とする。
A multilayer capacitor according to claim 1 is a dielectric body formed by laminating dielectric layers;
At least a pair of terminal electrodes arranged outside the dielectric body and connected to an external circuit,
A first terminal protrusion that is disposed in the dielectric body and protrudes from the end of the dielectric layer and is connected to one terminal electrode, and an end of the dielectric layer different from the first terminal protrusion. A first inner conductor having a first connecting protrusion protruding therefrom;
A second terminal protrusion that is disposed in the dielectric body while being separated from the first inner conductor by the dielectric layer, protrudes from the end of the dielectric layer, and is connected to the other terminal electrode . A second inner conductor having a first connection protrusion protruding from an end of the dielectric layer different from the terminal protrusion ;
A pair of first connecting conductors each having a second connecting protrusion that is disposed in the dielectric body while being separated from the first inner conductor and the second inner conductor by the dielectric layer, and protrudes from the end of the dielectric layer. 3 inner conductors,
The outer side of the dielectric element body is disposed between the first connection protrusion of the first inner conductor and the second connection protrusion of the third inner conductor . A first connecting electrode to be connected;
Between the first connecting protrusion of the second inner conductor and the second connecting protrusion of the other third inner conductor on the outer side of the dielectric element body. A second connecting electrode to be connected;
It is characterized by providing.

請求項1に係る積層コンデンサは、誘電体層を積層して形成された誘電体素体内に、第1の内部導体、第2の内部導体及び一対の第3の内部導体が、相互に誘電体層で隔てられつつ配置された構造となっている。さらに、外部回路にそれぞれ接続され得る少なくとも一対の端子電極が誘電体素体の外側に配置されている。誘電体層の端部に突き出されてこれら一対の端子電極の内の一方の端子電極に接続される第1端子用突出部を第1の内部導体が有しており、また、誘電体層の端部に突き出されて他方の端子電極に接続される第2端子用突出部を第2の内部導体が有している。 In the multilayer capacitor according to claim 1, the first inner conductor, the second inner conductor, and the pair of third inner conductors are formed in a dielectric body formed by laminating dielectric layers. The structure is arranged while being separated by layers. Further, at least a pair of terminal electrodes that can be connected to the external circuits are arranged outside the dielectric body. The first inner conductor has a first terminal protrusion protruding from the end of the dielectric layer and connected to one terminal electrode of the pair of terminal electrodes. The second inner conductor has a second terminal protrusion protruding from the end and connected to the other terminal electrode.

一方、第1端子用突出部と異なる誘電体層の端部に突き出された第1接続用突出部を第1の内部導体が有すると共に、第2端子用突出部と異なる誘電体層の端部に突き出された第1接続用突出部を第2の内部導体も有し、更に誘電体層の端部に突き出された第2接続用突出部を一対の第3の内部導体がそれぞれ有している。そして、誘電体素体の外側に配置される第1連結電極が、これら第1の内部導体の第1接続用突出部と一方の第3の内部導体の第2接続用突出部との間を誘電体素体の外側にて接続させ、誘電体素体の外側に配置される第2連結電極が、これら第2の内部導体の第1接続用突出部と他方の第3の内部導体の第2接続用突出部との間を誘電体素体の外側にて接続させている。 On the other hand, the first inner conductor has a first connection protrusion protruding from the end of the dielectric layer different from the first terminal protrusion, and the end of the dielectric layer is different from the second terminal protrusion. the first connection protrusions protruded into the second also has inner conductor further comprises a third inner conductor of the second connection protruding portions of the pair of projecting an end portion of the dielectric layer, respectively Yes. And the 1st connection electrode arrange | positioned on the outer side of a dielectric body is between the 1st connection protrusion part of these 1st inner conductors, and the 2nd connection protrusion part of one 3rd inner conductor . A second connecting electrode connected to the outside of the dielectric element body and disposed outside the dielectric element body has a first connecting protrusion of the second inner conductor and a second connecting electrode of the other third inner conductor. The two connecting protrusions are connected outside the dielectric body .

従って、一方の端子電極に接続される第1の内部導体が、第1接続用突出部、第1連結電極及び第2接続用突出部を介して一方の第3の内部導体まで接続されて、一方の第3の内部導体が第1の内部導体と同極性として機能するので、積層コンデンサ内で電流の流れる流路が長くなるのに伴って、積層コンデンサの等価直列抵抗が増加する。さらに、他方の端子電極に接続される第2の内部導体が、第1接続用突出部、第2連結電極及び第2接続用突出部を介して他方の第3の内部導体まで接続されて、他方の第3の内部導体が第2の内部導体と同極性として機能するので、積層コンデンサ内で電流の流れる流路が長くなるのに伴って、積層コンデンサの等価直列抵抗が増加する。 Thus, the first inner conductor connected to one terminal electrode, the protruding portion for the first connection is connected to one of the third inner conductor through the first connection electrode and the second connection protruding portions, Since the third inner conductor functions as the same polarity as the first inner conductor, the equivalent series resistance of the multilayer capacitor increases as the flow path of the current in the multilayer capacitor becomes longer. Furthermore, the second inner conductor connected to the other terminal electrode is connected to the other third inner conductor via the first connection protrusion, the second connection electrode, and the second connection protrusion, Since the other third inner conductor functions as the same polarity as the second inner conductor, the equivalent series resistance of the multilayer capacitor increases as the flow path of the current in the multilayer capacitor becomes longer.

この為、等価直列抵抗が増加するのに伴って、スイッチング電源の出力を平滑化する等の用途であっても、電解系コンデンサの替わりに、多層化して一層の大容量化が図られた積層コンデンサを用いることが可能となった。つまり、本請求項に係る積層コンデンサは、ESRが増加するので、スイッチング電源を含む種々の用途に適用可能になる。   For this reason, even in applications such as smoothing the output of a switching power supply with an increase in equivalent series resistance, a multilayer structure that achieves higher capacity by multilayering instead of electrolytic capacitors Capacitors can be used. That is, since the multilayer capacitor according to the present invention has an increased ESR, it can be applied to various uses including a switching power supply.

請求項2に係る積層コンデンサによれば、請求項1の積層コンデンサと同様の構成の他に、誘電体素体内に第1の内部導体及び第2の内部導体を複数積層したという構成を有している。従って、本請求項によれば、単にESRが大きくなるだけでなく、第1の内部導体及び第2の内部導体の積層数を適切に設定するのに伴ってESRが任意の大きさに調整されるので、ESRを所望の値に制御可能となる。 According to the multilayer capacitor of the second aspect, in addition to the configuration similar to that of the multilayer capacitor of the first aspect, the dielectric body has a configuration in which a plurality of first inner conductors and second inner conductors are stacked. ing. Therefore, according to this claim, not only the ESR is simply increased, but the ESR is adjusted to an arbitrary size as the number of laminated layers of the first inner conductor and the second inner conductor is appropriately set. Therefore, the ESR can be controlled to a desired value.

請求項3に係る積層コンデンサによれば、請求項1及び請求項2の積層コンデンサと同様の構成の他に、第1の内部導体の第1接続用突出部及び一方の第3の内部導体の第2接続用突出部がそれぞれ複数設けられると共に、これらの間を接続する第1連結電極を誘電体素体の外側に複数配置したという構成を有している。従って、第1の内部導体と一方の第3の内部導体との間が複数の連結電極で接続される結果として、接触箇所が増えてこれら内部導体間が確実に接続されるのに伴って、接触不良等が生じ難くなる。 According to the multilayer capacitor of the third aspect, in addition to the same configuration as the multilayer capacitor of the first and second aspects, the first connecting protrusion of the first inner conductor and the one third inner conductor A plurality of second connection protrusions are provided, and a plurality of first connection electrodes that connect the second connection protrusions are arranged outside the dielectric body. Therefore, as a result of the connection between the first inner conductor and one of the third inner conductors by a plurality of connecting electrodes, as the number of contact points increases and the inner conductors are securely connected, It becomes difficult to produce poor contact.

請求項4に係る積層コンデンサによれば、請求項1から請求項3の積層コンデンサと同様の構成の他に、第1の内部導体に切込部が設けられるという構成を有している。従って、第1の内部導体に切込部が設けられることで、電流の流路が屈曲する形で細長くなり、請求項1の等価直列抵抗を増加する効果が、一層増大するようになる。   According to the fourth aspect of the multilayer capacitor, in addition to the same structure as the multilayer capacitor of the first to third aspects, the first internal conductor is provided with a cut portion. Therefore, by providing the cut portion in the first inner conductor, the current flow path is elongated in a bent shape, and the effect of increasing the equivalent series resistance of claim 1 is further increased.

請求項5に係る積層コンデンサによれば、請求項1から請求項4の積層コンデンサと同様の構成の他に、第1端子用突出部を除く第1の内部導体の部分の幅が、第1端子用突出部の幅より狭く形成されたという構成を有している。つまり、第1端子用突出部の幅を一定の寸法に維持すると共に、第1の内部導体の幅を狭く形成することにより、第1端子用突出部が確実に一方の端子電極に接続されつつ、電流が狭い第1の内部導体内を流れるのに伴い、第1の内部導体の電気抵抗が高まって等価直列抵抗を増加する効果が一層増大するようになる。   According to the multilayer capacitor of the fifth aspect, in addition to the same configuration as the multilayer capacitor of the first to fourth aspects, the width of the first inner conductor portion excluding the first terminal protruding portion is the first width. It has a configuration in which it is formed narrower than the width of the terminal protrusion. That is, while maintaining the width of the first terminal protrusion to a constant size and forming the first inner conductor narrow, the first terminal protrusion is reliably connected to one terminal electrode. As the current flows in the narrow first inner conductor, the electrical resistance of the first inner conductor increases, and the effect of increasing the equivalent series resistance is further increased.

本発明によれば、ESRを増加することで種々の用途に適用可能な積層コンデンサを提供することが可能となる。   According to the present invention, it is possible to provide a multilayer capacitor applicable to various uses by increasing ESR.

以下、本発明に係る積層コンデンサの実施の形態を図面に基づき説明する。
本発明の第1の実施の形態に係る積層セラミックコンデンサである積層コンデンサ10を図1から図4に示す。これらの図に示すように、セラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体12を主要部として、積層コンデンサ10が構成されている。
Embodiments of a multilayer capacitor according to the present invention will be described below with reference to the drawings.
A multilayer capacitor 10 which is a multilayer ceramic capacitor according to a first embodiment of the present invention is shown in FIGS. As shown in these figures, a multilayer capacitor 10 is configured with a dielectric body 12 that is a rectangular parallelepiped sintered body obtained by firing a laminated body in which a plurality of ceramic green sheets are laminated as a main part. ing.

つまり、誘電体素体12は、焼成されたセラミックグリーンシートである誘電体層が積層されて形成されている。この誘電体素体12内の所定の高さ位置には、面状の第1の内部導体である内部導体14が配置されており、誘電体素体12内において誘電体層とされるセラミック層12Aを隔てた内部導体14の下方には、同じく面状の第2の内部導体である内部導体16が配置されている。   That is, the dielectric body 12 is formed by laminating dielectric layers that are fired ceramic green sheets. An inner conductor 14 which is a planar first inner conductor is disposed at a predetermined height position in the dielectric element body 12, and a ceramic layer serving as a dielectric layer in the dielectric element body 12. An internal conductor 16 that is also a planar second internal conductor is disposed below the internal conductor 14 that is separated by 12A.

同じく誘電体素体12内においてセラミック層12Aを隔てた内部導体16の下方には、同じく面状の第3の内部導体である内部導体18が配置されており、以下同様にセラミック層12Aをそれぞれ隔てて、同様にそれぞれ形成された内部導体14、内部導体16及び内部導体18が繰り返して順次複数配置されている。   Similarly, an inner conductor 18 that is a planar third inner conductor is disposed below the inner conductor 16 that separates the ceramic layer 12A in the dielectric element body 12, and the ceramic layer 12A is similarly disposed below. A plurality of internal conductors 14, internal conductors 16, and internal conductors 18 formed in the same manner are repeatedly arranged sequentially.

この為、これら内部導体14から内部導体18までの3種類の内部導体が、誘電体素体12内においてセラミック層12Aで隔てられつつ相互に対向して配置されることになる。そして、これら内部導体14から内部導体18までの中心は、各セラミック層12Aの中心とほぼ同位置に配置されており、また、内部導体14から内部導体18までの縦横寸法は、対応するセラミック層12Aの辺の長さよりそれぞれ小さくされている。   For this reason, these three types of inner conductors from the inner conductor 14 to the inner conductor 18 are arranged to face each other while being separated by the ceramic layer 12 </ b> A in the dielectric element body 12. The centers from the inner conductor 14 to the inner conductor 18 are arranged at substantially the same position as the centers of the ceramic layers 12A, and the vertical and horizontal dimensions from the inner conductor 14 to the inner conductor 18 correspond to the corresponding ceramic layers. Each side is smaller than the length of 12A.

さらに、図1に示すように、内部導体14の左側部分からセラミック層12Aの左側の端部に向かって導体が内部導体14の幅寸法と同じ幅寸法で突き出されることで、内部導体14に第1端子用突出部14Aが形成されている。これとは別に、この内部導体14の手前側の部分と奥側の部分から、それぞれセラミック層12Aの手前側の端部及び奥側の端部に向かって、導体が1箇所づつ突き出されることで、内部導体14に2つの第1接続用突出部15も形成されている。   Furthermore, as shown in FIG. 1, the conductor protrudes from the left portion of the inner conductor 14 toward the left end portion of the ceramic layer 12 </ b> A with the same width as the width of the inner conductor 14. A first terminal protrusion 14A is formed. Separately from this, the conductor protrudes from the front side portion and the back side portion of the internal conductor 14 one by one toward the front side end portion and the back side end portion of the ceramic layer 12A, respectively. Thus, two first connecting protrusions 15 are also formed on the inner conductor 14.

また、内部導体16の右側部分からセラミック層12Aの右側の端部に向かって、導体が内部導体16の幅寸法と同じ幅寸法で突き出されることで、内部導体16に第2端子用突出部16Aが形成されている。一方、内部導体18の手前側部分と奥側部分から、それぞれセラミック層12Aの手前側の端部及び奥側の端部に向かって、導体が1箇所づつ突き出されることで、内部導体18に2つの第2接続用突出部19が形成されている。   Further, since the conductor protrudes from the right portion of the internal conductor 16 toward the right end of the ceramic layer 12A with the same width as the width of the internal conductor 16, the second terminal protrusion is provided on the internal conductor 16. 16A is formed. On the other hand, the conductors are protruded one by one from the front side portion and the back side portion of the inner conductor 18 toward the front end portion and the back end portion of the ceramic layer 12A, respectively. Two second connection protrusions 19 are formed.

さらに、図2及び図3に示すように、内部導体14の第1端子用突出部14Aに接続される端子電極21が、誘電体素体12の外側となる左側の側面12Bに配置されており、また、内部導体16の第2端子用突出部16Aに接続される端子電極22が、誘電体素体12の外側となる右側の側面12Bに配置されている。   Further, as shown in FIGS. 2 and 3, the terminal electrode 21 connected to the first terminal protrusion 14 </ b> A of the inner conductor 14 is disposed on the left side surface 12 </ b> B that is the outside of the dielectric body 12. Further, the terminal electrode 22 connected to the second terminal protruding portion 16 </ b> A of the inner conductor 16 is disposed on the right side surface 12 </ b> B which is the outside of the dielectric body 12.

また、内部導体14の2つの第1接続用突出部15及び内部導体18の2つの第2接続用突出部19にそれぞれ接続される図2に示す連結電極23、24が、誘電体素体12の外側となる手前側の側面12Cと奥側の側面12Cとにそれぞれ配置されている。つまり、2つの連結電極23、24が、第1接続用突出部15と第2接続用突出部19との間を誘電体素体12の外側にて接続させている。但し、これら連結電極23、24は内部導体間を誘電体素体12の外部で接続させることのみを目的としている為、外部回路へ接続されていない。   2 are respectively connected to the two first connection protrusions 15 of the inner conductor 14 and the two second connection protrusions 19 of the inner conductor 18. Are disposed on the front side surface 12C and the back side surface 12C, respectively. That is, the two connection electrodes 23 and 24 connect the first connection protrusion 15 and the second connection protrusion 19 on the outside of the dielectric body 12. However, these connection electrodes 23 and 24 are not connected to an external circuit because they are intended only to connect the internal conductors outside the dielectric body 12.

以上より、本実施の形態では、積層コンデンサ10の直方体であって六面体形状とされる誘電体素体12の4つの側面12B、12Cに端子電極21、22及び連結電極23、24がそれぞれ配置されることになる。そして、各内部導体14〜18がコンデンサの電極となるように、左右の側面12Bに配置された端子電極21、22の内の端子電極21が例えばCPUの電極に接続されると共に、端子電極22が例えば接地側に接続されている。   As described above, in the present embodiment, the terminal electrodes 21 and 22 and the connection electrodes 23 and 24 are respectively disposed on the four side surfaces 12B and 12C of the dielectric body 12 that is a rectangular parallelepiped of the multilayer capacitor 10 and has a hexahedral shape. Will be. The terminal electrodes 21 of the terminal electrodes 21 and 22 disposed on the left and right side surfaces 12B are connected to, for example, the CPU electrode so that the internal conductors 14 to 18 become capacitor electrodes, and the terminal electrode 22 Is connected to the ground side, for example.

従って、図1及び図3に示すように、例えば内部導体14が+極になると同時にこの内部導体14と隣合った内部導体16が−極になった場合、これに伴って第1接続用突出部15、連結電極23、24及び第2接続用突出部19を介して、内部導体14と接続される内部導体18が+極になる。   Therefore, as shown in FIGS. 1 and 3, for example, when the inner conductor 14 becomes a positive pole and the inner conductor 16 adjacent to the inner conductor 14 becomes a negative pole, the first connecting protrusion is accompanied accordingly. The internal conductor 18 connected to the internal conductor 14 becomes a positive pole through the portion 15, the coupling electrodes 23 and 24, and the second connection protrusion 19.

次に、本実施の形態に係る積層コンデンサ10の作用を説明する。
本実施の形態に係る積層コンデンサ10は、セラミック層12Aを積層して形成された誘電体素体12内に、内部導体14、内部導体16及び内部導体18からなる3種類の内部導体が、相互にセラミック層12Aで隔てられつつそれぞれ複数配置された構造となっている。
Next, the operation of the multilayer capacitor 10 according to the present embodiment will be described.
In the multilayer capacitor 10 according to the present embodiment, three types of internal conductors including an internal conductor 14, an internal conductor 16, and an internal conductor 18 are mutually connected in a dielectric body 12 formed by laminating ceramic layers 12A. A plurality of layers are arranged while being separated by ceramic layers 12A.

さらに、外部回路にそれぞれ接続され得る一対の端子電極21、22が誘電体素体12の外側に配置されている。これら一対の端子電極21、22の内の端子電極21に接続される第1端子用突出部14Aを内部導体14が有しており、また、端子電極22に接続される第2端子用突出部16Aを内部導体16が有している。   Further, a pair of terminal electrodes 21 and 22 that can be connected to an external circuit are disposed outside the dielectric element body 12. The inner terminal 14 has a first terminal protrusion 14 </ b> A connected to the terminal electrode 21 of the pair of terminal electrodes 21 and 22, and the second terminal protrusion connected to the terminal electrode 22. The internal conductor 16 has 16A.

一方、第1端子用突出部14Aと異なるセラミック層12Aの手前側と奥側の端部にそれぞれ突き出された2つの第1接続用突出部15を内部導体14が有すると共に、同じくセラミック層12Aの手前側と奥側の端部にそれぞれ突き出された2つの第2接続用突出部19を内部導体18が有している。そして、誘電体素体12の外側にそれぞれ配置される2つの連結電極23、24が、これら第1接続用突出部15と第2接続用突出部19との間を誘電体素体12の外側にて接続させている。   On the other hand, while the inner conductor 14 has two first connection protrusions 15 protruding from the front and back ends of the ceramic layer 12A different from the first terminal protrusion 14A, the ceramic layer 12A The internal conductor 18 has two second connection protrusions 19 protruding from the front and back end portions. The two connecting electrodes 23 and 24 arranged on the outer side of the dielectric body 12 are arranged between the first connection protrusion 15 and the second connection protrusion 19 on the outer side of the dielectric body 12. It is connected with.

従って、端子電極21に接続される内部導体14が、第1接続用突出部15、連結電極23、24及び第2接続用突出部19を介して内部導体18まで接続されて、内部導体18が内部導体14と同極性として機能するので、積層コンデンサ10内で電流の流れる流路が長くなるのに伴って、積層コンデンサ10の等価直列抵抗が増加する。   Therefore, the internal conductor 14 connected to the terminal electrode 21 is connected to the internal conductor 18 through the first connection protrusion 15, the coupling electrodes 23 and 24, and the second connection protrusion 19, and the internal conductor 18 is connected to the terminal electrode 21. Since it functions as the same polarity as the inner conductor 14, the equivalent series resistance of the multilayer capacitor 10 increases as the flow path of the current in the multilayer capacitor 10 becomes longer.

この為、等価直列抵抗が増加するのに伴って、スイッチング電源の出力を平滑化する等の用途であっても、電解系コンデンサの替わりに、多層化して一層の大容量化が図られた積層コンデンサを用いることが可能となった。つまり、本実施の形態に係る積層コンデンサ10は、ESRが増加するので、スイッチング電源を含む種々の用途に適用可能になる。   For this reason, even in applications such as smoothing the output of a switching power supply with an increase in equivalent series resistance, a multilayer structure that achieves higher capacity by multilayering instead of electrolytic capacitors Capacitors can be used. That is, since the multilayer capacitor 10 according to the present embodiment increases the ESR, it can be applied to various applications including a switching power supply.

他方、本実施の形態によれば、第1接続用突出部15及び第2接続用突出部19がそれぞれ複数設けられると共に、これらの間を接続する連結電極23、24が誘電体素体12の外部に複数である例えば2つ配置されているので、内部導体14と内部導体18との間が、これら2つの連結電極23、24で接続されることになる。この結果として、接触箇所が増えてこれら内部導体間が確実に接続されるのに伴って、接触不良等が生じ難くなる。   On the other hand, according to the present embodiment, a plurality of first connection protrusions 15 and a plurality of second connection protrusions 19 are provided, and the connecting electrodes 23 and 24 that connect these are provided on the dielectric element body 12. Since a plurality of, for example, two are arranged outside, the inner conductor 14 and the inner conductor 18 are connected by these two connecting electrodes 23 and 24. As a result, the number of contact points increases and the internal conductors are securely connected to each other, so that poor contact or the like hardly occurs.

さらに、本実施の形態によれば、誘電体素体12内に内部導体14を複数積層しているので、単にESRが大きくなるだけでなく、内部導体14の積層数を適切に設定することでESRを任意の大きさに調整できるので、ESRを所望の値に制御可能となる。   Furthermore, according to the present embodiment, since the plurality of inner conductors 14 are laminated in the dielectric body 12, not only the ESR is increased, but the number of inner conductors 14 can be appropriately set. Since the ESR can be adjusted to an arbitrary size, the ESR can be controlled to a desired value.

具体的には、本実施の形態に係る積層コンデンサ10の等価回路は図4に示すようになる。この回路図において、Cはコンデンサであり、またR11〜R1nは複数の内部導体14がそれぞれ有する等価抵抗であり、R21〜R2nは複数の内部導体16がそれぞれ有する等価抵抗であり、R31〜R3nは複数の内部導体18がそれぞれ有する等価抵抗であり、nは内部導体14、16、18それぞれの積層数である。尚、図3において、各内部導体はそれぞれ2枚づつとされているが、実際にはそれぞれ多数積層されている。 Specifically, an equivalent circuit of the multilayer capacitor 10 according to the present embodiment is as shown in FIG. In this circuit diagram, C is a capacitor, R 11 to R 1n are equivalent resistances of the plurality of inner conductors 14, and R 21 to R 2n are equivalent resistances of the plurality of inner conductors 16, respectively. R 31 to R 3n are equivalent resistances of the plurality of inner conductors 18, and n is the number of stacked inner conductors 14, 16, 18. In FIG. 3, two internal conductors are provided, but in reality, a large number of internal conductors are laminated.

以上より、内部導体14を任意の数だけ加え、他の内部導体16、18をその分減らすことで、全体の積層数を変えずにESRを調整できることが、この回路図から理解される。そして、この際の内部導体14の積層数量によるESRの変化量を図5に示す。つまり、この図より内部導体14の積層数量の変化により、ESRが変化することが理解できる。   From the above, it can be understood from this circuit diagram that ESR can be adjusted without changing the total number of layers by adding an arbitrary number of internal conductors 14 and reducing the number of other internal conductors 16 and 18 by that amount. FIG. 5 shows the amount of change in ESR depending on the number of laminated inner conductors 14 at this time. In other words, it can be understood from this drawing that the ESR changes due to the change in the number of laminated inner conductors 14.

次に、本発明の第2の実施の形態に係る積層コンデンサを図6に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図6に示すように本実施の形態では、内部導体14の奥側から内側にそれぞれ延びる一対の切込部31と、これら一対の切込部間に形成されて、内部導体14の手前側から内側に延びる切込部32とが、内部導体14に切り込むように設けられた構造となっている。従って、このように内部導体14に切込部31、32が複数設けられることで、電流の流路がジグザグに屈曲する形で細長くなり、等価直列抵抗を増加する効果が一層増大するようになる。
Next, a multilayer capacitor according to a second embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIG. 6, in the present embodiment, a pair of cut portions 31 that extend inward from the back side of the inner conductor 14 and the pair of cut portions are formed from the front side of the inner conductor 14. An inwardly extending cut portion 32 is provided so as to cut into the internal conductor 14. Therefore, by providing a plurality of the cut portions 31 and 32 in the inner conductor 14 in this way, the current flow path is elongated in a zigzag manner, and the effect of increasing the equivalent series resistance is further increased. .

次に、本発明の第3の実施の形態に係る積層コンデンサを図7に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図7に示すように本実施の形態では、第1端子用突出部14Aの幅寸法より第1端子用突出部14Aを除く内部導体14の部分の幅寸法が狭く形成された構造となっている。
Next, a multilayer capacitor according to a third embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIG. 7, the present embodiment has a structure in which the width dimension of the portion of the inner conductor 14 excluding the first terminal protrusion 14A is narrower than the width dimension of the first terminal protrusion 14A. .

つまり、第1端子用突出部14Aの幅寸法を一定の大きさに維持すると共に、内部導体14の幅寸法を狭く形成することにより、第1端子用突出部14Aが確実に端子電極21に接続されつつ、電流が狭い内部導体14内を流れるのに伴い、内部導体14の電気抵抗が高まって等価直列抵抗を増加する効果が一層増大するようになる。   In other words, the first terminal protrusion 14A is securely connected to the terminal electrode 21 by maintaining the width dimension of the first terminal protrusion 14A at a constant size and forming the inner conductor 14 to be narrow. However, as the current flows through the narrow inner conductor 14, the electric resistance of the inner conductor 14 is increased and the effect of increasing the equivalent series resistance is further increased.

次に、本発明の第4の実施の形態に係る積層コンデンサを図8及び図9に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図8及び図9に示すように本実施の形態に係る積層コンデンサ40の第1の内部導体である内部導体44は、セラミック層12Aの手前側及び奥側の端部にそれぞれ突き出される第1端子用突出部44Aを2つづつの計4つ有している。また、この内部導体44は、この第1端子用突出部44Aと異なるセラミック層12Aの端部である左右の端部にそれぞれ突き出される一対の第1接続用突出部45をも有している。
Next, a multilayer capacitor according to a fourth embodiment of the present invention will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIGS. 8 and 9, the inner conductor 44, which is the first inner conductor of the multilayer capacitor 40 according to the present embodiment, protrudes from the front and back end portions of the ceramic layer 12A, respectively. A total of four terminal protrusions 44A are provided. The inner conductor 44 also has a pair of first connection protrusions 45 that protrude from left and right ends, which are the ends of the ceramic layer 12A, different from the first terminal protrusion 44A. .

第2の内部導体である内部導体46は、セラミック層12Aの手前側及び奥側の端部にそれぞれ突き出される第2端子用突出部46Aを2つづつの計4つ有している。但し、これら第2端子用突出部46Aは第1端子用突出部44Aと重ならない位置となるように、第1端子用突出部44Aに対してずらされて配置されている。さらに、第3の内部導体である内部導体48は、セラミック層12Aの左右の端部にそれぞれ突き出された第2接続用突出部49を有している。そして、図9に示すように誘電体素体12の外側となる左右端に配置された一対の連結電極53、54が、第1接続用突出部45と第2接続用突出部49との間を誘電体素体12の外側にて接続させている。   The internal conductor 46 that is the second internal conductor has a total of four second terminal protrusions 46A that protrude from the front and back ends of the ceramic layer 12A. However, the second terminal protrusions 46A are arranged so as to be shifted with respect to the first terminal protrusions 44A so as not to overlap the first terminal protrusions 44A. Further, the inner conductor 48 as the third inner conductor has second connection protrusions 49 protruding from the left and right ends of the ceramic layer 12A. As shown in FIG. 9, the pair of connecting electrodes 53, 54 arranged on the left and right ends that are outside the dielectric body 12 are provided between the first connection protrusion 45 and the second connection protrusion 49. Are connected outside the dielectric body 12.

一方、図9に示すように、誘電体素体12の外側には、4つづつの計8個の端子電極51、52が配置されて外部回路にそれぞれ接続され得るようになっている。つまり、本実施の形態の積層コンデンサ40は多端子型積層コンデンサとされ、隣り合う端子電極51、52同士が相互に逆の極性で使用される形となっている。具体的には、第1端子用突出部44Aに接続される端子電極51の組みと、第2端子用突出部46Aに接続される端子電極52の組みとに分けられて、外部回路にそれぞれ接続され得ることになる。   On the other hand, as shown in FIG. 9, a total of eight terminal electrodes 51, 52 are arranged on the outside of the dielectric body 12 and can be connected to external circuits, respectively. That is, the multilayer capacitor 40 of the present embodiment is a multi-terminal multilayer capacitor, and the adjacent terminal electrodes 51 and 52 are used with opposite polarities. Specifically, it is divided into a set of terminal electrodes 51 connected to the first terminal protrusion 44A and a set of terminal electrodes 52 connected to the second terminal protrusion 46A, and each is connected to an external circuit. Will be able to.

以上より本実施の形態も、端子電極51に接続される内部導体44が、第1接続用突出部45、連結電極53、54及び第2接続用突出部49を介して内部導体48まで接続されて、内部導体48が内部導体44と同極性として機能するので、積層コンデンサ40内で電流の流れる流路が長くなるのに伴って、積層コンデンサ40の等価直列抵抗が増加することになる。この結果、第1の実施の形態と同様に、本実施の形態に係る積層コンデンサ40は、スイッチング電源を含む種々の用途に適用可能になる。   As described above, also in this embodiment, the internal conductor 44 connected to the terminal electrode 51 is connected to the internal conductor 48 via the first connection protrusion 45, the coupling electrodes 53 and 54, and the second connection protrusion 49. Since the inner conductor 48 functions as the same polarity as the inner conductor 44, the equivalent series resistance of the multilayer capacitor 40 increases as the flow path of the current in the multilayer capacitor 40 becomes longer. As a result, similar to the first embodiment, the multilayer capacitor 40 according to the present embodiment can be applied to various applications including a switching power supply.

次に、本発明の第5の実施の形態に係る積層コンデンサを図10に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図10に示すように本実施の形態では、第1の実施の形態と同様に内部導体14、内部導体16及び内部導体18を有している。但し、本実施の形態では、内部導体14に形成される第1接続用突出部15が、セラミック層12Aの奥側の端部に向かって突き出される一つのみとされ、また、内部導体18に形成される第2接続用突出部19が、これに合わせてセラミック層12Aの奥側の端部に向かって突き出される一つのみとされている。
Next, a multilayer capacitor according to a fifth embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the member same as the member demonstrated in 1st Embodiment, and the duplicate description is abbreviate | omitted.
As shown in FIG. 10, the present embodiment has an inner conductor 14, an inner conductor 16, and an inner conductor 18 as in the first embodiment. However, in the present embodiment, the first connecting protrusion 15 formed on the inner conductor 14 is only one protruding toward the inner end of the ceramic layer 12A, and the inner conductor 18 The number of the second connecting protrusions 19 formed in this is only one protruding toward the back end of the ceramic layer 12A.

これに対して内部導体16には、セラミック層12Aの手前側の端部に向かって突き出される一つの第1接続用突出部17が形成されている。そして、誘電体素体12内においてセラミック層12Aを隔てた内部導体18の下方には、同じく面状の第3の内部導体である内部導体60が配置されており、この内部導体60には、セラミック層12Aの手前側の端部に向かって突き出される一つの第2接続用突出部61が形成されている。   On the other hand, the inner conductor 16 is formed with one first connecting protrusion 17 that protrudes toward the front end of the ceramic layer 12A. In the dielectric body 12, an internal conductor 60, which is also a planar third internal conductor, is disposed below the internal conductor 18 separating the ceramic layer 12A. The internal conductor 60 includes: One second connection protrusion 61 is formed to protrude toward the front end of the ceramic layer 12A.

さらに、図2に示す第1の実施の形態と同様に、図示しないものの本実施の形態でも、端子電極21、22が誘電体素体12の左右の側面12Bに配置されていると共に、連結電極23、24が、誘電体素体12の手前側の側面12Cと奥側の側面12Cとにそれぞれ配置されている。第1連結電極とされるこの連結電極24が、内部導体14の第1接続用突出部15と内部導体18の第2接続用突出部19との間を誘電体素体12の外側にて接続させており、第2連結電極とされるこの連結電極23が、内部導体16の第1接続用突出部17と内部導体60の第2接続用突出部61との間を誘電体素体12の外側にて接続させている。 Further, similarly to the first embodiment shown in FIG. 2, in this embodiment (not shown), the terminal electrodes 21 and 22 are arranged on the left and right side surfaces 12B of the dielectric element body 12, and the connection electrodes 23 and 24 are disposed on the front side surface 12C and the back side surface 12C of the dielectric body 12, respectively . This connection electrode 24, which is the first connection electrode, connects the first connection protrusion 15 of the inner conductor 14 and the second connection protrusion 19 of the inner conductor 18 on the outside of the dielectric element body 12. The connecting electrode 23 , which is the second connecting electrode, is formed between the first connecting protrusion 17 of the inner conductor 16 and the second connecting protrusion 61 of the inner conductor 60 . Connected on the outside.

つまり、本実施の形態では、第1の内部導体である内部導体14が連結電極24を介して一方の第3の内部導体である内部導体18に接続され、第2の内部導体である内部導体16が連結電極23を介して他方の第3の内部導体である内部導体60と接続されることになるので、本実施の形態でも第1の実施の形態と同様の効果を奏するようになる。 That is, in the present embodiment , the inner conductor 14 that is the first inner conductor is connected to the inner conductor 18 that is one third inner conductor via the connection electrode 24, and the inner conductor that is the second inner conductor. Since 16 is connected to the internal conductor 60, which is the other third internal conductor, via the connecting electrode 23 , the present embodiment also has the same effect as that of the first embodiment.

一方、インピーダンスアナライザを用いて、実施の形態に係る積層コンデンサと従来例のコンデンサとの間でのインピーダンスを比較する試験を行った結果を下記に示す。尚、ここで比較される従来例のコンデンサとして、図13に示す積層コンデンサ100を用いた。これに対して、実施の形態に係る積層コンデンサとして、第1の実施の形態のものを例えば用いた。   On the other hand, the result of a test for comparing the impedance between the multilayer capacitor according to the embodiment and the conventional capacitor using an impedance analyzer is shown below. A multilayer capacitor 100 shown in FIG. 13 was used as a conventional capacitor to be compared here. On the other hand, the thing of 1st Embodiment was used, for example as a multilayer capacitor which concerns on embodiment.

測定結果を表す図11に示すように、従来例のコンデンサの特性を表す特性曲線Aでは、周波数が1000KHzを越えた付近において、インピーダンスが極端に低下して共振が生じる箇所を有しているが、実施の形態に係る積層コンデンサ10の特性を表す特性曲線Bでは、このような箇所が無く共振が生じないようになる。   As shown in FIG. 11 showing the measurement result, the characteristic curve A representing the characteristics of the capacitor of the conventional example has a portion where the impedance is extremely lowered and resonance occurs in the vicinity where the frequency exceeds 1000 KHz. In the characteristic curve B representing the characteristics of the multilayer capacitor 10 according to the embodiment, there is no such portion and resonance does not occur.

また、これら試料の等価直列抵抗値を測定した結果、従来例のコンデンサの等価直列抵抗値は3.0mΩであった。これに対して、実施の形態に係る積層コンデンサ10の等価直列抵抗値は56.5mΩであった。つまり、実施の形態に係る積層コンデンサ10のESRが、従来例のコンデンサと比較して明らかに増加していることが確認された。   Moreover, as a result of measuring the equivalent series resistance value of these samples, the equivalent series resistance value of the capacitor of the conventional example was 3.0 mΩ. On the other hand, the equivalent series resistance value of the multilayer capacitor 10 according to the embodiment was 56.5 mΩ. That is, it was confirmed that the ESR of the multilayer capacitor 10 according to the embodiment is clearly increased as compared with the capacitor of the conventional example.

尚、このESRの値は図12に示す自己共振周波数f0 における値である。ここでこの図において、ESLは等価直列インダクタンスであり、Cは静電容量である。また、試験に用いた各コンデンサは3216タイプで、静電容量値が共に10μFとされるものである。ここで3216タイプとは、縦が3.2mmで横が1.6mmの大きさのものを言う。 The ESR value is a value at the self-resonant frequency f 0 shown in FIG. Here, in this figure, ESL is an equivalent series inductance, and C is a capacitance. Each capacitor used in the test is 3216 type, and both have a capacitance value of 10 μF. Here, the 3216 type means that the length is 3.2 mm and the width is 1.6 mm.

他方、内部導体の枚数は、上記実施の形態に係る積層コンデンサ10の枚数に限定されず、さらに多くの枚数としても良く、また積層方向における内部導体の順序を任意に変更しても良い。さらに、内部導体の構造も上記実施の形態で説明したものに限定されず、例えば、端子電極の数をさらに増やしたり、切込部の数を4つ以上の数としても良い。   On the other hand, the number of inner conductors is not limited to the number of multilayer capacitors 10 according to the above-described embodiment, and may be a larger number, or the order of the inner conductors in the stacking direction may be arbitrarily changed. Furthermore, the structure of the inner conductor is not limited to that described in the above embodiment, and for example, the number of terminal electrodes may be further increased, or the number of cut portions may be four or more.

本発明の第1の実施の形態に係る積層コンデンサを示す分解斜視図である。1 is an exploded perspective view showing a multilayer capacitor according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る積層コンデンサを示す斜視図である。1 is a perspective view showing a multilayer capacitor according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る積層コンデンサを示す断面図であって、図2の3−3矢視線断面に対応する図である。FIG. 3 is a cross-sectional view illustrating the multilayer capacitor in accordance with the first embodiment of the present invention, and corresponds to a cross section taken along line 3-3 in FIG. 2. 本発明の第1の実施の形態に係る積層コンデンサの等価回路を示す回路図である。1 is a circuit diagram showing an equivalent circuit of a multilayer capacitor according to a first embodiment of the present invention. 第1の内部導体の積層数量によるESRの変化量を表すグラフを示す図である。It is a figure which shows the graph showing the variation | change_quantity of ESR by the lamination | stacking quantity of a 1st internal conductor. 本発明の第2の実施の形態に係る積層コンデンサを示す分解斜視図である。It is a disassembled perspective view which shows the multilayer capacitor which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る積層コンデンサを示す分解斜視図である。It is a disassembled perspective view which shows the multilayer capacitor which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係る積層コンデンサを示す分解斜視図である。It is a disassembled perspective view which shows the multilayer capacitor which concerns on the 4th Embodiment of this invention. 本発明の第4の実施の形態に係る積層コンデンサを示す斜視図である。It is a perspective view which shows the multilayer capacitor which concerns on the 4th Embodiment of this invention. 本発明の第5の実施の形態に係る積層コンデンサを示す分解斜視図である。It is a disassembled perspective view which shows the multilayer capacitor which concerns on the 5th Embodiment of this invention. 従来例と実施の形態のインピーダンス特性を比較するグラフを示す図である。It is a figure which shows the graph which compares the impedance characteristic of a prior art example and embodiment. コンデンサのインピーダンス特性を表すグラフを示す図である。It is a figure which shows the graph showing the impedance characteristic of a capacitor | condenser. 従来の積層コンデンサを示す斜視図である。It is a perspective view which shows the conventional multilayer capacitor. 従来の積層コンデンサを示す分解斜視図である。It is a disassembled perspective view which shows the conventional multilayer capacitor. 従来の積層コンデンサの等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit of the conventional multilayer capacitor.

符号の説明Explanation of symbols

10 積層コンデンサ
12 誘電体素体
12A セラミック層
14 内部導体(第1の内部導体)
15 第1接続用突出部
16 内部導体(第2の内部導体)
17 第1接続用突出部
18 内部導体(第3の内部導体)
19 第2接続用突出部
21、22 端子電極
23 第2連結電極
24 第1連結電極
60 内部導体(第3の内部導体)
61 第2接続用突出部
10 multilayer capacitor 12 dielectric body 12A ceramic layer 14 inner conductor (first inner conductor)
15 first connecting protrusion 16 inner conductor (second inner conductor)
17 First connection protrusion 18 Inner conductor (third inner conductor)
19 Second connection protrusions 21, 22 Terminal electrodes
23 Second connecting electrode
24 first connecting electrode
60 inner conductor (third inner conductor)
61 Second connection projection

Claims (5)

誘電体層を積層して形成された誘電体素体と、
誘電体素体の外側に配置されて外部回路にそれぞれ接続され得る少なくとも一対の端子電極と、
誘電体素体内に配置され且つ、誘電体層の端部に突き出されて一方の端子電極に接続される第1端子用突出部及びこの第1端子用突出部と異なる誘電体層の端部に突き出される第1接続用突出部を有する第1の内部導体と、
第1の内部導体と誘電体層で隔てられつつ誘電体素体内に配置され且つ、誘電体層の端部に突き出されて他方の端子電極に接続される第2端子用突出部及びこの第2端子用突出部と異なる誘電体層の端部に突き出される第1接続用突出部を有する第2の内部導体と、
第1の内部導体及び第2の内部導体と誘電体層で隔てられつつ誘電体素体内に配置され且つ、誘電体層の端部に突き出された第2接続用突出部をそれぞれ有する一対の第3の内部導体と、
誘電体素体の外側に配置され且つ、第1の内部導体の第1接続用突出部と一方の第3の内部導体の第2接続用突出部との間を誘電体素体の外側にて接続させる第1連結電極と、
誘電体素体の外側に配置され且つ、第2の内部導体の第1接続用突出部と他方の第3の内部導体の第2接続用突出部との間を誘電体素体の外側にて接続させる第2連結電極と、
を備えることを特徴とする積層コンデンサ。
A dielectric body formed by stacking dielectric layers;
At least a pair of terminal electrodes arranged outside the dielectric body and connected to an external circuit,
A first terminal protrusion that is disposed in the dielectric body and protrudes from the end of the dielectric layer and is connected to one terminal electrode, and an end of the dielectric layer different from the first terminal protrusion. A first inner conductor having a first connecting protrusion protruding therefrom;
A second terminal protrusion that is disposed in the dielectric body while being separated from the first inner conductor by the dielectric layer, protrudes from the end of the dielectric layer, and is connected to the other terminal electrode . A second inner conductor having a first connection protrusion protruding from an end of the dielectric layer different from the terminal protrusion ;
A pair of first connecting conductors each having a second connecting protrusion that is disposed in the dielectric body while being separated from the first inner conductor and the second inner conductor by the dielectric layer, and protrudes from the end of the dielectric layer. 3 inner conductors,
The outer side of the dielectric element body is disposed between the first connection protrusion of the first inner conductor and the second connection protrusion of the third inner conductor . A first connecting electrode to be connected;
Between the first connecting protrusion of the second inner conductor and the second connecting protrusion of the other third inner conductor on the outer side of the dielectric element body. A second connecting electrode to be connected;
A multilayer capacitor comprising:
誘電体素体内に第1の内部導体及び第2の内部導体を複数積層したことを特徴とする請求項1記載の積層コンデンサ。 2. The multilayer capacitor according to claim 1, wherein a plurality of first inner conductors and second inner conductors are laminated in the dielectric body. 第1の内部導体の第1接続用突出部及び一方の第3の内部導体の第2接続用突出部がそれぞれ複数設けられると共に、これらの間を接続する第1連結電極を誘電体素体の外側に複数配置したことを特徴とする請求項1或いは請求項2に記載の積層コンデンサ。 A plurality of first connection protrusions of the first inner conductor and a plurality of second connection protrusions of one third inner conductor are provided, and a first connection electrode connecting the first connection conductors is formed on the dielectric element body. The multilayer capacitor according to claim 1, wherein a plurality of capacitors are arranged outside. 第1の内部導体に切込部が設けられたことを特徴とする請求項1から請求項3の何れかに記載の積層コンデンサ。   The multilayer capacitor according to claim 1, wherein a cut portion is provided in the first inner conductor. 第1端子用突出部を除く第1の内部導体の部分の幅が、第1端子用突出部の幅より狭く形成されたことを特徴とする請求項1から請求項4の何れかに記載の積層コンデンサ。   The width of the part of the 1st inner conductor except the protrusion part for 1st terminals was formed narrower than the width | variety of the protrusion part for 1st terminals, The Claim 1 characterized by the above-mentioned. Multilayer capacitor.
JP2005254745A 2005-09-02 2005-09-02 Multilayer capacitor Expired - Lifetime JP4011080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254745A JP4011080B2 (en) 2005-09-02 2005-09-02 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254745A JP4011080B2 (en) 2005-09-02 2005-09-02 Multilayer capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001368548A Division JP3727575B2 (en) 2001-12-03 2001-12-03 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JP2005347778A JP2005347778A (en) 2005-12-15
JP4011080B2 true JP4011080B2 (en) 2007-11-21

Family

ID=35499804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254745A Expired - Lifetime JP4011080B2 (en) 2005-09-02 2005-09-02 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JP4011080B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293625B2 (en) 2006-07-13 2009-07-08 Tdk株式会社 Feed-through multilayer capacitor

Also Published As

Publication number Publication date
JP2005347778A (en) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100884902B1 (en) Multilayer capacitor and mounting structure of same
JP4374041B2 (en) Multilayer capacitor
JP4049181B2 (en) Multilayer capacitor
US7667950B2 (en) Multilayer capacitor and electronic device
JP3727575B2 (en) Multilayer capacitor
US7663862B2 (en) Multilayer capacitor
JP4049182B2 (en) Multilayer capacitor
JP4299258B2 (en) Multilayer capacitor
JP4086086B2 (en) Multilayer capacitor and its mounting structure
JP3832505B2 (en) Multilayer capacitor and its mounting structure
JP3907599B2 (en) Multilayer capacitor
JP3746989B2 (en) Multilayer capacitor
JP5870674B2 (en) Multilayer capacitor array
JP3563665B2 (en) Multilayer electronic circuit components
US8189321B2 (en) Multilayer capacitor
JP3832504B2 (en) Multilayer capacitor and its mounting structure
JP6111768B2 (en) Feedthrough capacitor
JP4961818B2 (en) Multilayer capacitor
JP4428446B2 (en) Multilayer capacitor
JP3563664B2 (en) Laminated electronic circuit component and method of manufacturing laminated electronic circuit component
JP4091054B2 (en) Multilayer ceramic capacitor
JP4011080B2 (en) Multilayer capacitor
JP4096993B2 (en) Multilayer capacitor and its mounting structure
JP3511569B2 (en) Multilayer capacitors
US8125760B2 (en) Multilayer capacitor

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070904

R150 Certificate of patent or registration of utility model

Ref document number: 4011080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

EXPY Cancellation because of completion of term