JP3727413B2 - Pin grid array socket - Google Patents
Pin grid array socket Download PDFInfo
- Publication number
- JP3727413B2 JP3727413B2 JP13726796A JP13726796A JP3727413B2 JP 3727413 B2 JP3727413 B2 JP 3727413B2 JP 13726796 A JP13726796 A JP 13726796A JP 13726796 A JP13726796 A JP 13726796A JP 3727413 B2 JP3727413 B2 JP 3727413B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- housing
- pga socket
- pin
- contact pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Connecting Device With Holders (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ピングリットアレイ(以下、PGAと略称する)タイプのコンタクト配置を有するCPUなどの半導体チップを、プリント配線基板など他の回路構成要素に接続するために用いられるPGAソケットに関する。
【0002】
【従来の技術】
図1は、PGAソケットのある使用方法を模式的に示す斜視図である。
【0003】
図1に示されるPGAソケット1は、半導体チップ(例えばCPU)12をプリント配線基板14に接続されるために使用される。半導体チップ12の裏面からは、アレイ状に配置された複数のコンタクトピン13が突出している。一方、半導体チップ12の上面には、典型的には放熱フィン11が設けられる。
【0004】
PGAソケット1の上面には、半導体チップ12のコンタクトピン13に対応して複数のコンタクトホール2が設けられている。一方、PGAソケット1の裏面からは、やはりアレイ状に配置された複数のコンタクトピン3が突出している。それぞれのコンタクトホール2の内部にはインナーコンタクト片(図1には不図示)が設けられて、対応するコンタクトピン3に電気的に接続されている。これによって、PGAソケット1の上面側に配置される構成要素(図1の構成では半導体チップ12)と下面側に配置される構成要素(図1の構成ではプリント配線基板14)との間に、電気的接続が提供される。
【0005】
半導体チップ12が接続されたPGAソケット1は、プリント配線基板14に接続され、さらにソケット17を介してマザーボード19に搭載される。このとき、PGAソケット1のコンタクトピン3、それに対応するプリント配線基板14の上面のコンタクトホール15及び下面のコンタクトピン16、さらにソケット17に設けられているコンタクトホール18によって、これらの構成要素間の電気的接続が確保される。なお、プリント配線基板14の上には、必要に応じて、他のICチップ21や、半導体チップ12の動作クロックを切替えるための切替えスイッチ22などが設けられる。
【0006】
図2は、PGAソケット1のコンタクトホール2及びコンタクトピン3の構成を示す図である。具体的には、図2(a)は、PGAソケット1の部分的な断面図である。また、図2(b)は、図2(a)に矢印Aで示す方向から見たPGAソケット1の平面図であり、コンタクトピン3の配置を示している。
【0007】
従来のPGA型半導体チップのコンタクトピンは、一般的には2.54mmピッチで配置されている。これにあわせて、従来のPGAソケット1のコンタクトホール2及びコンタクトピン3も、典型的には2.54mmピッチで設けられる。さらに、この場合のコンタクトホール2及びコンタクトピン3は、典型的には、図2(b)に示すようにグリッドの頂点にそれぞれ配置される。
【0008】
図3は、従来のPGAソケットに含まれるコンタクトピン3の構成を示す図である。図3(a)は、コンタクトピン3を側面から見た図である。実際には、図3(b)に示すようにコンタクトピン3の内部の一部には空間4が設けられていて、この空間4にインナーコンタクト片5が挿入されてコンタクトピン3の本体に接触している。従って、コンタクトピン3の実際の断面形状は、図3(c)に示すようになる。PGAソケット1の上面に搭載される半導体チップ12のコンタクトピン13(図1参照)がPGAソケット1のコンタクトホール2に挿入されると、このインナーコンタクト片5に接触し、さらにコンタクトピン3の本体に電気的に導通する。
【0009】
図4は、従来のPGAソケット1の接続相手になるプリント配線基板14の構成を模式的に示す図である。具体的には、図4(a)は、プリント配線基板14の部分的な断面図である。また、図4(b)は、図4(a)に矢印Bで示す方向から見たプリント配線基板14の平面図であり、コンタクトホール15の配置を示している。
【0010】
プリント配線基板14のコンタクトホール15は、図4(b)に示すように、2.54mmピッチのグリッドの各頂点に配置されるとともに、さらにその面心位置にも配置されている。このコンタクトホール15のうちで2.54mmピッチのグリッドの各頂点に相当する位置にあるものには、図4(b)に示す面とは反対側からコンタクトピン16が挿入されている。従って、プリント配線基板16のコンタクトピンも、結果的には2.54mmピッチで設けられている。
【0011】
図5は、従来のPGAソケット1がプリント配線基板14に接続されている状態を示す図である。具体的には、図5(a)は、接続状態にあるPGAソケット1及びプリント配線基板14の部分的な断面図である。また、図5(b)は、図5(a)に矢印Cで示す方向から見たプリント配線基板14の平面図である。
【0012】
PGAソケット1とプリント配線基板14とは、それぞれのコンタクトピン3及び16がお互いにハーフピッチ(1.27mm)ずれるように位置し、PGAソケット1のコンタクトピン3がプリント配線基板14のコンタクトホールを貫通して反対側から突出するように装着される。突出したPGAソケット1のコンタクトピン3とプリント配線基板14のコンタクトピン16とは、プリント配線基板14の表面に設けられた配線23によって電気的に接続される。
【0013】
さらに、プリント配線基板14の表面には適切な配線パターン(不図示)が設けられており、コンタクトピン3或いは16を、プリント配線基板14の上に搭載されている他の回路要素に接続する。これによって、PGAソケット1に装着されている半導体チップ12の信号は、プリント配線基板14の上で必要な信号処理を施された上で、ソケット17を介してマザーボード19に伝達される。
【0014】
上記のような構成を有するPGAソケット1において、そのハウジング表面に配線が形成されることがある。但し、従来技術によるPGAソケット1では、一般に2.54mmピッチのグリッドの各頂点位置にコンタクトホール2及びコンタクトピン3が配置されており、ハウジング表面には配線を形成するための場所的余裕が比較的存在している。
【0015】
【発明が解決しようとする課題】
近年のPGAタイプの半導体素子構造における挟ピッチ化の傾向に対応するためには、PGAソケット1のコンタクトピン3も挟ピッチ(例えば1.27mmピッチ)で配置される必要がある。そのような挟ピッチ対応のPGAソケットでは、コンタクトホール及びコンタクトピンは、グリッドの頂点に加えてその面心位置にも配置される。従って、コンタクトホール及びコンタクトピンは、結果的に1.27mmピッチで配置される。そのため、ハウジングの表面には、配線を設けるための場所的な余裕があまり存在しない。この場合、コンタクトピン或いはコンタクトホールと配線との間に十分な距離を確保することができず、両者の間の絶縁耐圧が低下する。
【0016】
本発明は上記の課題を解決するためになされたものであり、その目的は、絶縁耐圧を劣化させることなく、そのハウジング表面に必要な配線パターンを容易に形成することができる、挟ピッチ化に対応したPGAソケットを提供することである。
【0017】
【課題を解決するための手段】
本発明のピングリッドアレイソケットは、複数の貫通孔がアレイ状に設けられているハウジングと、該複数の貫通孔にそれぞれ挿入された複数のコンタクト部材と、を備え、該ハウジングの表面に配線パターンが設けられており、該複数の貫通孔のうちで該配線パターンの近傍に位置する第1の貫通孔の直径が、それ以外の第2の貫通孔の直径よりも小さい値に設定されており、そのことによって上記目的が達成される。
【0018】
ある実施形態では、前記ハウジングが、第1のハウジング部材と第2のハウジング部材とを組み合わせることによって構成され、前記複数のコンタクト部材のそれぞれは、該第1のハウジング部材と該第2のハウジング部材とに挟み込まれて揺動可能な状態に保持されている。
【0019】
ある実施形態では、前記複数のコンタクト部材のそれぞれは、その一端が前記ハウジングの外部に突出しているコンタクトピンであって、該コンタクトピンの他端の内部にはインナーコンタクト片が挿入されていて、該コンタクトピンと該インナーコンタクト片との間の電気的導通が確保されている。
【0020】
或いは、前記複数のコンタクト部材のそれぞれは、前記貫通孔の内壁に設けられたコンタクトスリーブであって、該コンタクトスリーブの両端にはそれぞれインナーコンタクト片が挿入されていて、該コンタクトスリーブと該それぞれのインナーコンタクト片との間の電気的導通が確保されている。
【0021】
好ましくは、前記配線パターンがMID技術によって形成されている。
【0022】
【発明の実施の形態】
図6は、本発明に従ったPGAソケット100のある使用方法を模式的に示す斜視図である。
【0023】
図6に示されるPGAソケット100は、半導体チップ(例えばCPU)112をマザーボード119の上に搭載されたソケット117に装着するために使用される。さらにPGAソケット100は、半導体チップ(CPU)112の内部クロック周波数を上げるCPUアクセラレータとしての機能を有しており、そのための切替えスイッチ122が設けられている。但し、本発明の適用はこのようなCPUアクセラレータ機能を有するPGAソケットに限られるものではなく、例えば従来技術として説明したように、半導体チップをプリント配線基板に接続されるために使用されるPGAソケットに対しても適用できることは言うまでもない。
【0024】
半導体チップ112の裏面からは、アレイ状に配置された複数のコンタクトピン113が突出している。一方、半導体チップ112の上面には、典型的には、放熱フィン111及び放熱ファン110(或いはいずれか一方のみ)が設けられる。
【0025】
PGAソケット100の上面には、半導体チップ112のコンタクトピン113に対応して複数のコンタクトホール102が設けられている。一方、PGAソケット100の裏面からは、やはりアレイ状に配置された複数のコンタクトピン103が突出している。それぞれのコンタクトホール102の内部にはインナーコンタクト片(図6には不図示)が設けられて、対応するコンタクトピン103に電気的に接続されている。これによって、PGAソケット100の上面側に配置される構成要素(図6の構成では半導体チップ112)と下面側に配置される構成要素(図6の構成ではソケット117)との間に、電気的接続が提供される。
【0026】
半導体チップ112が接続されたPGAソケット100は、前述のようにソケット117を介してマザーボード119に搭載される。このとき、PGAソケット100のコンタクトピン103、それに対応してソケット117に設けられているコンタクトホール118によって、これらの構成要素間の電気的接続が確保される。
【0027】
図7は、PGAソケット100の平面図であり、コンタクトホール102の配置を示している。
【0028】
PGAソケット100のコンタクトホール102及びコンタクトピン103は、最近のPGA型半導体チップのコンタクト配置にあわせて、2.54mmピッチのグリッドの各頂点、及びそのグリッドの面心に相当する位置に、それぞれ配置されている。この結果、本発明のPGAソケット100では、コンタクトホール102及びコンタクトピン103は、従来の半分のピッチである1.27mmピッチで配置されている。
【0029】
本発明のPGAソケット100では、そのハウジングの表面上に配線120が形成されている。この配線120は、例えば、PGAソケット100に装着される半導体チップ(CPU)の内部クロックを切り替えるための切替えスイッチ122が搭載される搭載部124への配線パターンである。この配線120は、PGAソケット100のハウジングを構成する樹脂表面にめっきを施し、更にその部分に所定の配線120を形成するMID(Molded Interconnection Device)技術によって形成される。
【0030】
さらに、PGAソケット100では、配線120の形成箇所の近傍とその他の箇所とで、コンタクトホール102の形状を異なったものにしている。その様子を、図8(a)及び(b)を参照して以下に更に説明する。図8(a)は、図7において「D」として示す部分の拡大平面図である。また、図8(b)は、図7に示す線X−Xに沿った断面図である。
【0031】
具体的には、配線120が形成される箇所の近傍に位置するコンタクトホール102bの直径を、その他の箇所のコンタクトホール102aの直径よりも小さくする。但し、配線120とコンタクトピン103とがはんだ140によって電気的に接続される箇所のコンタクトホール102cの直径は、コンタクトホール102aの直径とコンタクトホール102bの直径との間の値に設定されている。
【0032】
このようにコンタクトホール102の直径を選択的に変化することによって、本発明のPGAソケット100では、そのハウジング表面における配線120の形成が容易になる。さらに、コンタクト部分(コンタクトホール102及びコンタクトピン103)と配線120との間の距離を大きくとることができるので、PGAパターンが挟ピッチ化しているにもかかわらず、絶縁耐圧が向上される。
【0033】
なお、MID技術によってその表面に配線を形成するためには、ハウジングを構成する樹脂材料としては液晶ポリマ(LCP)を使用することが望ましい。
【0034】
ところで、PGAソケットのコンタクトピンは、従来は一般にハウジングに圧入して装着される。それに対して、そのような圧入工程を行わずに、コンタクトピンのハウジングへの装着を可能にすることができる。
【0035】
図9は、上記を可能にするPGAソケットに含まれるコンタクトピン103の構成を示す図である。図9(a)は、コンタクトピン103を側面から見た図である。実際には、図9(b)に示すようにコンタクトピン103の内部の一部には空間104が設けられていて、この空間104にインナーコンタクト片105が挿入されてコンタクトピン103の本体に接触している。従って、コンタクトピン103の実際の断面形状は、図9(c)に示すようになる。PGAソケット100の上面に搭載される半導体チップ112のコンタクトピン113(図6参照)がPGAソケット100のコンタクトホール102に挿入されると、このインナーコンタクト片105に接触し、さらにコンタクトピン103の本体に電気的に導通する。
【0036】
また、図9に示すコンタクトピン103は、その側面に「つば状」の形状を有するように加工された部分130を有している。このつば状の部分130を利用してコンタクトピン103がハウジングによって保持されるが、本発明では、その際に、従来技術のような圧入工程は実施しない。本発明におけるコンタクトピン103の保持方法を、以下に説明する。
【0037】
図10は、PGAソケット100の構成をさらに詳細に説明する分解断面図である。
【0038】
図示されているように、PGAソケットのハウジングは、2つの部分に分解される。以下では、便宜上、これらをそれぞれ第1のハウジング部材132及び第2のハウジング部材134と称する。第1のハウジング部材132及び第2のハウジング部材134のそれぞれには、先に図7を参照して説明したような1.27mmピッチのグリッドパターンで、複数の貫通孔133及び135が設けられている。これらの貫通孔133及び135に、先に図9を参照して説明したように、また図10にもあらためて図示しているように、インナーコンタクト片105を内部に有するコンタクトピン103が挿入される。
【0039】
実際の組立工程では、まず図11に示すように、第2のハウジング部材134の貫通孔135に、コンタクトピン103をそれぞれ挿入する。次に、このようにコンタクトピン103が挿入されている状態の第2のハウジング部材134に第1のハウジング部材132を組み合わせて、第1のハウジング部材132の貫通孔133にコンタクトピン103をそれぞれ挿入する。これによって、図12に示す形状が得られる。このとき、第1のハウジング部材132によってそれぞれのコンタクトピン103の側面のつば状の部分130を第2のハウジング部材134に押しつけることによって、各コンタクトピン103がハウジングに保持されている。
【0040】
このような保持メカニズムを採用することによって、PGAソケットの製造工程において、圧入工程を実施する必要がなくなる。この結果、PGAソケットが挟ピッチ化されても、圧入工程の実施に伴って従来技術で問題となるハウジングでのクラックの発生を回避することができる。従って、本発明によれば、例えば1.27mmピッチのような挟ピッチのPGAソケットを、歩留まり良く製造することができる。
【0041】
さらに、このような保持メカニズムでは、従来技術における圧入工程による保持の場合とは異なって、コンタクトピン103がハウジングに強固に固定されることはない。むしろ、各コンタクトピン103は、第1及び第2のハウジング部材132及び134の間で、ある程度の自由度を有してその向きを変更し得る。すなわち、各コンタクトピン103は揺動可能な状態でハウジングに保持されている。以下では、このような特徴を有する本発明のコンタクトピン103の保持構造を、「フローティング構造」と称する。
【0042】
図13は、そのようなフローティング構造によるコンタクトピン103の保持状態を模式的に示す部分断面図である。図中で(II)と示されているコンタクトピン103は、一点鎖線で示されるコンタクトホール102の中心線に対して、傾斜せずに保持されている。一方、図中で(I)と示されているコンタクトピン103は、一点鎖線で示されるコンタクトホール102の中心線に対して、僅かに傾いて保持されている。
【0043】
このようなフローティング構造によれば、PGAソケット100に接続される他の回路構成要素、例えば図6の構成では半導体チップ112のコンタクトピン113のピッチにある程度のずれがあっても、PGAソケット100のコンタクトピン103がある程度傾斜することなどによって、そのピッチずれを吸収してかん合することができる。従って、半導体チップ112の各サンプル間にピッチ精度のばらつきがある程度あっても、そのばらつきが吸収される。この結果、半導体チップサンプルの利用効率が向上する。
【0044】
また、PGAソケット100それ自身のコンタクトピン103のピッチにある程度のずれがあっても、フローティング構造によってコンタクトピン103それ自身がある程度傾斜して、接続を可能にする。従って、PGAソケット100それ自身の製造時に要求されるコンタクトピン103のピッチ精度のレベルを、低減することができる。
【0045】
さらに上述のPGAソケット100では、その内部にインナーコンタクト片105を有するコンタクトピン103が、複数のコンタクトホール102のそれぞれに挿入されている。これに対して、コンタクトピン103を設ける代わりに、それぞれのコンタクトホール102の両端部にインナーコンタクト片105をそれそれ設ければ、外部回路構成要素のコンタクトピンがPGAソケットのコンタクトホールに双方向から挿入され得る構成となる。
【0046】
図14は、上記のような構成を可能にするコンタクトホール102の形状を示す断面図である。
【0047】
具体的には、それぞれのコンタクトホール102の内部に電気的導通を確保するためのコンタクトスリーブ106を挿入し、さらにそれに接触するように両側からインナーコンタクト片105をそれぞれ挿入する。このとき、コンタクトスリーブ106を第1の実施形態で述べたフローティング構造で保持することによって、先述と同様の効果を奏することができる。なお、コンタクトスリーブ106の形状は特定のものに限られるわけではなく、図14に(a)〜(d)として示すような様々な形状が可能である。
【0048】
図15は、上記のようにインナーコンタクト片を両方向から有する本実施形態のPGAソケット200に対して、半導体チップ210及びプリント配線基板220が装着されている様子を模式的に示す断面図である。図示されるように、PGAソケット200の一方の側からは半導体チップ210のコンタクトピンが挿入され、他方の側からはプリント配線基板220のコンタクトピンが挿入される。
【0049】
以上の説明では、本発明のPGAソケットのコンタクトホール及びコンタクトピンは、2.54mmピッチのグリッドの各頂点ならびに面心に相当する位置に配置されて、結果的に1.27mmピッチで配列されている。或いは、1.27mmピッチのグリッドの各頂点にコンタクトホール及びコンタクトピンが配置されるような構成であっても、本発明が適用できて上述と同様の効果を奏することは言うまでもない。
【0050】
また、コンタクト配置のピッチの数値は、以上の説明で言及した特定の値に限られるわけではない。
【0051】
【発明の効果】
以上のように、本発明のPGAソケットでは、ハウジングに設けられる貫通孔(コンタクトホール)の直径を選択的に変化することによって、ハウジングの表面における配線の形成が容易になる。さらに、コンタクト部分(コンタクトホール及びコンタクトピン)と配線との間の距離を大きくとることができるので、PGAパターンが挟ピッチ化しているにもかかわらず、絶縁耐圧が向上される。
【図面の簡単な説明】
【図1】PGAソケットのある使用方法を模式的に示す斜視図である。
【図2】(a)は、従来のPGAソケットの部分的な断面図であり、(b)は、(a)に矢印Aで示す方向から見た平面図である。
【図3】(a)は、従来のPGAソケットに含まれるコンタクトピンの側面図であり、(b)は、(a)に示すコンタクトピンの断面とその内部に挿入されるインナーコンタクト片を示す図であり、(c)は、コンタクトピンにインナーコンタクト片が挿入された状態を示す断面図である。
【図4】(a)は、プリント配線基板の部分的な断面図であり、(b)は、(a)に矢印Bで示す方向から見たプリント配線基板の平面図である。
【図5】(a)は、図2に示すPGAソケットが図4に示すプリント配線基板に装着されている状態を示す部分的な断面図であり、(b)は、(a)に矢印Cで示す方向から見た平面図である。
【図6】PGAソケットのある使用方法を模式的に示す斜視図である。
【図7】本発明のPGAソケットの平面図である。
【図8】(a)は、図7の一部の部分拡大平面図であり、(b)は、図7に示す線X−Xにおける断面図である。
【図9】(a)は、本発明のPGAソケットに含まれ得るコンタクトピンの側面図であり、(b)は、(a)に示すコンタクトピンの断面とその内部に挿入されるインナーコンタクト片を示す図であり、(c)は、コンタクトピンにインナーコンタクト片が挿入された状態を示す断面図である。
【図10】本発明のPGAソケットに含まれ得るハウジングの構成を示す断面図である。
【図11】本発明のPGAソケットに含まれ得るハウジングへのコンタクトピンの装着過程を示す断面図である。
【図12】本発明のPGAソケットに含まれ得るハウジングにコンタクトピンが装着された様子を断面図である。
【図13】本発明のPGAソケットに含まれ得るハウジングにコンタクトピンが装着された様子を部分的に拡大して示す断面図である。
【図14】(a)〜(d)は、本発明のPGAソケットが備え得るコンタクトスリーブがとり得る様々な形状を示す断面図である。
【図15】図14に示すコンタクトスリーブに半導体チップ及びプリント配線基板のコンタクトピンが挿入されている状態を示す断面図である。
【符号の説明】
1 PGAソケット
2 コンタクトホール
3 コンタクトピン
5 インナーコンタクト片
11 放熱フィン
12 半導体チップ
14 プリント配線基板
17 ソケット
19 マザーボード
21 ICチップ
22 切替えスイッチ
100 PGAソケット
102、102a、102b、102c コンタクトホール
103 コンタクトピン
105 インナーコンタクト片
106 コンタクトスリーブ
110 放熱ファン
111 放熱フィン
112 半導体チップ
117 ソケット
119 マザーボード
120 配線
122 切替えスイッチ
124 切替えスイッチ搭載部
132 第1のハウジング部材
134 第2のハウジング部材
200 PGAソケット
210 半導体チップ
220 プリント配線基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a PGA socket used for connecting a semiconductor chip such as a CPU having a contact arrangement of a Pinglit Array (hereinafter abbreviated as PGA) type to other circuit components such as a printed wiring board.
[0002]
[Prior art]
FIG. 1 is a perspective view schematically showing a method of using a PGA socket.
[0003]
A
[0004]
A plurality of contact holes 2 are provided on the upper surface of the
[0005]
The
[0006]
FIG. 2 is a diagram showing the configuration of the contact hole 2 and the
[0007]
The contact pins of a conventional PGA type semiconductor chip are generally arranged at a pitch of 2.54 mm. In accordance with this, the contact holes 2 and the
[0008]
FIG. 3 is a diagram showing a configuration of
[0009]
FIG. 4 is a diagram schematically showing a configuration of a printed
[0010]
As shown in FIG. 4B, the
[0011]
FIG. 5 is a view showing a state in which the
[0012]
The
[0013]
Further, an appropriate wiring pattern (not shown) is provided on the surface of the printed
[0014]
In the
[0015]
[Problems to be solved by the invention]
In order to cope with the trend toward pinching pitches in recent PGA type semiconductor device structures, the contact pins 3 of the
[0016]
The present invention has been made in order to solve the above-mentioned problems, and the object thereof is to reduce the insulation pitch so that a necessary wiring pattern can be easily formed on the surface of the housing without deteriorating the withstand voltage. To provide a corresponding PGA socket.
[0017]
[Means for Solving the Problems]
A pin grid array socket according to the present invention includes a housing in which a plurality of through holes are provided in an array, and a plurality of contact members respectively inserted into the plurality of through holes, and a wiring pattern on a surface of the housing The diameter of the first through hole located in the vicinity of the wiring pattern among the plurality of through holes is set to a value smaller than the diameters of the other second through holes. This achieves the above object.
[0018]
In one embodiment, the housing is configured by combining a first housing member and a second housing member, and each of the plurality of contact members includes the first housing member and the second housing member. And is held in a swingable state.
[0019]
In one embodiment, each of the plurality of contact members is a contact pin with one end protruding to the outside of the housing, and an inner contact piece is inserted inside the other end of the contact pin, Electrical continuity is ensured between the contact pin and the inner contact piece.
[0020]
Alternatively, each of the plurality of contact members is a contact sleeve provided on an inner wall of the through hole, and inner contact pieces are inserted into both ends of the contact sleeve, respectively, and the contact sleeve and the respective contact sleeves Electrical conduction between the inner contact piece is ensured.
[0021]
Preferably, the wiring pattern is formed by MID technology.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 6 is a perspective view schematically showing a method of using the
[0023]
A
[0024]
A plurality of contact pins 113 arranged in an array protrude from the back surface of the semiconductor chip 112. On the other hand, typically, the heat radiation fins 111 and the heat radiation fan 110 (or only one of them) are provided on the upper surface of the semiconductor chip 112.
[0025]
A plurality of contact holes 102 are provided on the upper surface of the
[0026]
The
[0027]
FIG. 7 is a plan view of the
[0028]
The
[0029]
In the
[0030]
Further, in the
[0031]
Specifically, the diameter of the contact hole 102b located in the vicinity of the location where the
[0032]
In this way, by selectively changing the diameter of the
[0033]
In order to form wiring on the surface by MID technology, it is desirable to use liquid crystal polymer (LCP) as a resin material constituting the housing.
[0034]
By the way, the contact pin of the PGA socket is generally attached by being press-fitted into the housing. On the other hand, the contact pin can be attached to the housing without performing such a press-fitting process.
[0035]
FIG. 9 is a diagram showing a configuration of the
[0036]
Further, the
[0037]
FIG. 10 is an exploded cross-sectional view illustrating the configuration of the
[0038]
As shown, the housing of the PGA socket is broken down into two parts. Hereinafter, for convenience, these will be referred to as a
[0039]
In the actual assembly process, first, as shown in FIG. 11, the contact pins 103 are respectively inserted into the through
[0040]
By adopting such a holding mechanism, it is not necessary to perform a press-fitting process in the manufacturing process of the PGA socket. As a result, even if the PGA sockets have a narrow pitch, it is possible to avoid the occurrence of cracks in the housing, which is a problem in the prior art, as the press-fitting process is performed. Therefore, according to the present invention, for example, a PGA socket having a pinching pitch such as a 1.27 mm pitch can be manufactured with a high yield.
[0041]
Further, in such a holding mechanism, the
[0042]
FIG. 13 is a partial cross-sectional view schematically showing the holding state of the
[0043]
According to such a floating structure, other circuit components connected to the
[0044]
Further, even if the pitch of the contact pins 103 of the
[0045]
Further, in the
[0046]
FIG. 14 is a cross-sectional view showing the shape of the
[0047]
Specifically, a
[0048]
FIG. 15 is a cross-sectional view schematically showing how the
[0049]
In the above description, the contact holes and contact pins of the PGA socket of the present invention are arranged at positions corresponding to the apexes and face centers of the grid of 2.54 mm pitch, and as a result, arranged at a pitch of 1.27 mm. Yes. Or even if it is the structure where a contact hole and a contact pin are arrange | positioned at each vertex of a 1.27 mm pitch grid, it cannot be overemphasized that this invention can be applied and there exists an effect similar to the above-mentioned.
[0050]
Further, the numerical value of the pitch of the contact arrangement is not limited to the specific value mentioned in the above description.
[0051]
【The invention's effect】
As described above, in the PGA socket of the present invention, the formation of wiring on the surface of the housing is facilitated by selectively changing the diameter of the through hole (contact hole) provided in the housing. Further, since the distance between the contact portion (contact hole and contact pin) and the wiring can be increased, the withstand voltage is improved even though the PGA pattern has a narrow pitch.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing a method of using a PGA socket.
2A is a partial cross-sectional view of a conventional PGA socket, and FIG. 2B is a plan view as viewed from the direction indicated by an arrow A in FIG.
3A is a side view of a contact pin included in a conventional PGA socket, and FIG. 3B is a cross-sectional view of the contact pin shown in FIG. 3A and an inner contact piece inserted therein. It is a figure and (c) is sectional drawing which shows the state in which the inner contact piece was inserted in the contact pin.
4A is a partial cross-sectional view of a printed wiring board, and FIG. 4B is a plan view of the printed wiring board as viewed from the direction indicated by arrow B in FIG.
5A is a partial cross-sectional view showing a state in which the PGA socket shown in FIG. 2 is attached to the printed wiring board shown in FIG. 4, and FIG. It is the top view seen from the direction shown by.
FIG. 6 is a perspective view schematically showing a method of using a PGA socket.
FIG. 7 is a plan view of the PGA socket of the present invention.
8A is a partially enlarged plan view of a part of FIG. 7, and FIG. 8B is a cross-sectional view taken along line XX shown in FIG.
9A is a side view of a contact pin that can be included in the PGA socket of the present invention, and FIG. 9B is a cross-sectional view of the contact pin shown in FIG. (C) is sectional drawing which shows the state in which the inner contact piece was inserted in the contact pin.
FIG. 10 is a cross-sectional view showing a configuration of a housing that can be included in the PGA socket of the present invention.
FIG. 11 is a cross-sectional view showing a process of attaching a contact pin to a housing that can be included in the PGA socket of the present invention.
FIG. 12 is a cross-sectional view of a contact pin mounted on a housing that can be included in the PGA socket of the present invention.
FIG. 13 is a partially enlarged cross-sectional view showing a state in which a contact pin is attached to a housing that can be included in the PGA socket of the present invention.
14A to 14D are cross-sectional views showing various shapes that can be taken by a contact sleeve that can be provided in the PGA socket of the present invention.
15 is a cross-sectional view showing a state in which contact pins of a semiconductor chip and a printed wiring board are inserted into the contact sleeve shown in FIG. 14;
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13726796A JP3727413B2 (en) | 1996-05-30 | 1996-05-30 | Pin grid array socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13726796A JP3727413B2 (en) | 1996-05-30 | 1996-05-30 | Pin grid array socket |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09320718A JPH09320718A (en) | 1997-12-12 |
JP3727413B2 true JP3727413B2 (en) | 2005-12-14 |
Family
ID=15194685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13726796A Expired - Fee Related JP3727413B2 (en) | 1996-05-30 | 1996-05-30 | Pin grid array socket |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3727413B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6344684B1 (en) * | 2000-07-06 | 2002-02-05 | Advanced Micro Devices, Inc. | Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint |
TWI508383B (en) * | 2012-05-22 | 2015-11-11 | Unimicron Technology Corp | Pin structure and electronic assembly having the same |
-
1996
- 1996-05-30 JP JP13726796A patent/JP3727413B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09320718A (en) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003203735A (en) | Socket connector | |
KR20030060882A (en) | Semiconductor device and semiconductor module | |
US6210174B1 (en) | Electrical connection assembly | |
KR100373692B1 (en) | Probe structure | |
JP3208470B2 (en) | BGA type semiconductor device and substrate on which it is mounted | |
JP3727413B2 (en) | Pin grid array socket | |
JPH08146092A (en) | Emulator probe | |
JP3727412B2 (en) | Pin grid array socket | |
JP3252255B2 (en) | IC socket | |
JP2000243862A (en) | Interposer board | |
JPS62134945A (en) | Molded transistor | |
JP2535766Y2 (en) | Board interconnection device | |
EP0127377B1 (en) | Button board chip interconnection system | |
US5995371A (en) | Integrated dielectric substrate | |
JP2000012130A (en) | Connector structure | |
KR200311472Y1 (en) | Board connector for testing semiconductor package | |
JP3268253B2 (en) | Socket for electrical components | |
JP2985836B2 (en) | Electronic circuit components | |
JPH0668920A (en) | Cable connector | |
JP2002093936A (en) | Substrate for mounting electronic component | |
US7967612B2 (en) | Socket connector having reinforced and compact mounting arrangement | |
JP3122927B2 (en) | Board mounted connector | |
JP2001052824A (en) | Interconnector | |
JP2002252068A (en) | Contact and ic receptacle | |
JPH05175376A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |