JP2985836B2 - Electronic circuit components - Google Patents

Electronic circuit components

Info

Publication number
JP2985836B2
JP2985836B2 JP9182328A JP18232897A JP2985836B2 JP 2985836 B2 JP2985836 B2 JP 2985836B2 JP 9182328 A JP9182328 A JP 9182328A JP 18232897 A JP18232897 A JP 18232897A JP 2985836 B2 JP2985836 B2 JP 2985836B2
Authority
JP
Japan
Prior art keywords
wiring
pin
recess
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9182328A
Other languages
Japanese (ja)
Other versions
JPH1126626A (en
Inventor
正 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9182328A priority Critical patent/JP2985836B2/en
Publication of JPH1126626A publication Critical patent/JPH1126626A/en
Application granted granted Critical
Publication of JP2985836B2 publication Critical patent/JP2985836B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【発明の属する技術分野】本発明は、電子回路部品に関
し、特に多層配線基板と複数のピンとを有するピングリ
ッドアレイ等の電子回路部品に関する。
The present invention relates to an electronic circuit component, and more particularly to an electronic circuit component such as a pin grid array having a multilayer wiring board and a plurality of pins.

【0001】[0001]

【従来の技術】従来この種の電子回路部品が特開昭57
−106062号公報に開示されている。
2. Description of the Related Art Conventionally, this kind of electronic circuit component is disclosed in
No. -106062.

【0002】この公報記載の電子回路部品は、下面に複
数のピンが取り付けられた配線基板を有している。複数
のピンの各々は電源ピン、グランドピンおよび信号ピン
からなる。電源ピン、グランドピンおよび信号ピンはそ
れぞれ配線基板の電源配線層、グランド配線層および信
号配線層に配線やスルーホール等を介して電気的に接続
されている。配線基板の上面には集積回路装置が搭載さ
れており、該集積回路装置の複数の入出力端子はグラン
ド配線層、電源配線層または信号配線層のいずれかに配
線やスルーホール等を介して電気的に接続されている。
[0002] The electronic circuit component described in this publication has a wiring board with a plurality of pins attached to the lower surface. Each of the plurality of pins includes a power supply pin, a ground pin, and a signal pin. The power pin, the ground pin, and the signal pin are electrically connected to a power wiring layer, a ground wiring layer, and a signal wiring layer of the wiring board, respectively, via wiring, through holes, and the like. An integrated circuit device is mounted on the upper surface of the wiring board, and a plurality of input / output terminals of the integrated circuit device are electrically connected to any of a ground wiring layer, a power supply wiring layer, and a signal wiring layer through wiring and through holes. Connected.

【0003】[0003]

【発明が解決しようとする課題】上述の従来技術では、
複数のピンの各々と各配線層とは配線基板内部の配線や
スルーホールによって接続される。配線やスルーホール
は該配線基板の製造過程で形成される。すなわち、該配
線基板の下面に設けられた複数のピンのうち、電源ピン
となるもの、グランドピンとなるものおよび信号ピンと
なるものはそれぞれ予め決められており、変更すること
ができない。したがって、この配線基板に異なる種類の
集積回路装置を搭載する場合、電源ピン、グランドピン
または信号ピンの配置や各ピンの数の比率が異なってい
るため、搭載される集積回路装置に適応させて配線基板
を作り直さなければならないという問題がある。
In the above-mentioned prior art,
Each of the plurality of pins and each wiring layer are connected by wiring or through holes inside the wiring board. Wiring and through holes are formed during the manufacturing process of the wiring board. In other words, of the plurality of pins provided on the lower surface of the wiring board, those serving as power supply pins, those serving as ground pins, and those serving as signal pins are respectively predetermined and cannot be changed. Therefore, when different types of integrated circuit devices are mounted on the wiring board, the arrangement of the power supply pins, the ground pins, or the signal pins and the ratio of the number of each pin are different. There is a problem that the wiring board must be remade.

【0004】本発明の目的は、電源ピン、グランドピン
または信号ピンの配置や各ピンの数の比率が変更されて
も作り直す必要がない電子回路部品を提供することにあ
る。
An object of the present invention is to provide an electronic circuit component which does not need to be re-created even if the arrangement of power supply pins, ground pins or signal pins or the ratio of the number of each pin is changed.

【0005】また、本発明の他の目的は、異なる集積回
路装置を搭載させることができる電子回路部品を提供す
ることにある。
It is another object of the present invention to provide an electronic circuit component on which different integrated circuit devices can be mounted.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に本発明の電子回路部品は、配線基板に設けられた凹部
と、この凹部の内側に露出された第1および第2の配線
と、先端が前記凹部に挿入され前記第1および第2の配
線と電気的に接続されたピンとを含む。
According to the present invention, there is provided an electronic circuit component comprising: a recess provided in a wiring board; first and second wirings exposed inside the recess; A pin having a tip inserted into the recess and electrically connected to the first and second wirings;

【0007】また、本発明の他の電子回路部品は、前記
凹部は階段状に窮口されており、各段毎に前記第1およ
び第2の配線が露出されていることを特徴とする。
Another electronic circuit component according to the present invention is characterized in that the recess is closed in a stepwise manner, and the first and second wirings are exposed for each step.

【0008】さらに、本発明の他の電子回路部品は、前
記第1の配線は前記凹部内の側面の所定の位置に露出さ
れており、前記ピンは、前記所定の位置に対応する位置
に前記第1の配線と当接する突起を有する。また、本発
明の他の電子回路部品は、配線基板と、この配線基板に
設けられ電源配線を露出する第1の凹部と、この前記第
1の凹部の底面に設けられ信号配線を露出する第2の凹
部と、前記第1の凹部の内部の前期電源配線および前記
第2の凹部の内部の前記信号配線に接続されたピンとを
含む。さらに、本発明の他の電子回路部品は、前記ピン
は、前記信号配線に接続された先端部と、前記電源配線
に接続された突起部とを含む。
Further, in another electronic circuit component of the present invention, the first wiring is exposed at a predetermined position on a side surface in the recess, and the pin is located at a position corresponding to the predetermined position. The semiconductor device has a projection that contacts the first wiring. Further, another electronic circuit component of the present invention includes a wiring substrate, a first concave portion provided on the wiring substrate and exposing a power supply wiring, and a first concave portion provided on a bottom surface of the first concave portion and exposing a signal wiring. And a pin connected to the power supply wiring inside the first recess and the signal wiring inside the second recess. Further, in another electronic circuit component according to the present invention, the pin includes a tip connected to the signal wiring and a projection connected to the power wiring.

【0009】また、本発明の他の電子回路部品は、前記
露出された電源配線は前記先端部の側面と当接している
ことを特徴とする。また、本発明の他の電子回路部品
は、配線基板と、この配線基板に設けられ第1の電源配
線を露出する第1の凹部と、この前記第1の凹部の底面
に設けられ第2の電源配線を露出する第2の凹部と、こ
の前記第2の凹部の底面に設けられ信号配線を露出する
第3の凹部と、前記第1の凹部の内部の前期第1の電源
配線または前記第2の凹部の内部の前記第2の電源配線
に接続されているとともに前記第3の凹部の内部の前記
信号配線に接続されたピンとを含む。
Further, another electronic circuit component according to the present invention is characterized in that the exposed power supply wiring is in contact with a side surface of the tip. Further, another electronic circuit component of the present invention includes a wiring board, a first recess provided on the wiring board to expose a first power supply wiring, and a second recess provided on a bottom surface of the first recess. A second recess for exposing the power supply wiring, a third recess provided on the bottom surface of the second recess for exposing the signal wiring, and the first power supply wiring or the first power supply wiring inside the first recess. A pin connected to the second power supply wiring inside the second recess and connected to the signal wiring inside the third recess.

【0010】[0010]

【発明の実施の形態】次に本発明の電子回路部品の実施
の形態について図面を参照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the electronic circuit component of the present invention will be described in detail with reference to the drawings.

【0011】図1を参照すると、本発明の電子回路部品
の第一の実施の形態は、配線基板100と、ピン10、
20および30とを含む。ピン10、20および30の
各々は、配線基板100が図示していない搭載基板に搭
載される場合に、配線基板100と搭載基板とを電気的
かつ機械的に接続するために用いられる。本実施の形態
では、簡単のため、配線基板100の一部と複数のピン
の一部とを用いて説明する。
Referring to FIG. 1, a first embodiment of an electronic circuit component according to the present invention comprises a wiring board 100, pins 10,
20 and 30. Each of the pins 10, 20, and 30 is used to electrically and mechanically connect the wiring board 100 and the mounting board when the wiring board 100 is mounted on a mounting board (not shown). In this embodiment, for the sake of simplicity, description will be made using a part of the wiring board 100 and a part of a plurality of pins.

【0012】図2を参照すると、配線基板100は信号
配線層110と、グランド配線層120と、VDD電位
配線層130と、凹部141、142および143とを
含む。配線基板100の上面には図示していない集積回
路装置が搭載されている。信号配線層110、グランド
配線層120およびVDD電位配線層130の各々は絶
縁層を介して積層されている。本実施の形態では、配線
基板100の下面に最も近い層にVDD電位配線層13
0が設けられている。グランド配線層120はVDD電
位配線層130の上層に設けられている。グランド配線
層120とVDD電位配線層130とは絶縁層を介して
隣接している。信号配線層110はグランド配線層12
0の上層に設けられている。信号配線層110とグラン
ド配線層120とは絶縁層を介して隣接している。
Referring to FIG. 2, wiring substrate 100 includes signal wiring layer 110, ground wiring layer 120, VDD potential wiring layer 130, and recesses 141, 142, and 143. On the upper surface of the wiring board 100, an integrated circuit device (not shown) is mounted. Each of the signal wiring layer 110, the ground wiring layer 120, and the VDD potential wiring layer 130 is stacked via an insulating layer. In the present embodiment, the VDD potential wiring layer 13 is provided on the layer closest to the lower surface of the wiring board 100.
0 is provided. The ground wiring layer 120 is provided above the VDD potential wiring layer 130. The ground wiring layer 120 and the VDD potential wiring layer 130 are adjacent via an insulating layer. The signal wiring layer 110 is the ground wiring layer 12
0. The signal wiring layer 110 and the ground wiring layer 120 are adjacent via an insulating layer.

【0013】信号配線層110は信号配線111、11
2および113を含む。信号配線111、112および
113の各々は、配線基板100に搭載された集積回路
装置の入出力端子と接続されている。
The signal wiring layer 110 includes signal wirings 111 and 11
2 and 113. Each of the signal wirings 111, 112, and 113 is connected to an input / output terminal of an integrated circuit device mounted on the wiring board 100.

【0014】グランド配線層120はグランド配線が設
けられている層である。
The ground wiring layer 120 is a layer on which ground wiring is provided.

【0015】VDD電位配線層130はVDD電位配線
が設けられている層である。
The VDD potential wiring layer 130 is a layer provided with a VDD potential wiring.

【0016】凹部141、142および143は配線基
板100の下面に設けられている。凹部141、142
および143は配線基板100の下面に階段状に窮孔さ
れた穴である。すなわち、複数の穴が段階的に設けられ
ている。複数の凹部141、142および143は全て
同一の構成を有している。
The recesses 141, 142 and 143 are provided on the lower surface of the wiring board 100. Recesses 141, 142
Reference numerals 143 and 143 denote holes formed in the lower surface of the wiring board 100 in a stepwise manner. That is, a plurality of holes are provided stepwise. The plurality of recesses 141, 142, and 143 all have the same configuration.

【0017】凹部141は信号配線111、グランド配
線層120に設けられたグランド配線121およびVD
D電位配線層130に設けられたVDD電位配線131
をそれぞれ露出する。
The recess 141 is provided with the signal wiring 111, the ground wiring 121 provided on the ground wiring layer 120, and the VD.
VDD potential wiring 131 provided on D potential wiring layer 130
Are exposed respectively.

【0018】凹部142は信号配線112、グランド配
線層120に設けられたグランド配線122およびVD
D電位配線層130に設けられたVDD電位配線132
をそれぞれ露出する。
The recess 142 is provided with the signal wiring 112, the ground wiring 122 provided on the ground wiring layer 120, and the VD.
VDD potential wiring 132 provided in D potential wiring layer 130
Are exposed respectively.

【0019】凹部143は信号配線113、グランド配
線層120に設けられたグランド配線123およびVD
D電位配線層130に設けられたVDD電位配線133
をそれぞれ露出する。
The concave portion 143 includes the signal wiring 113, the ground wiring 123 provided on the ground wiring layer 120, and the VD.
VDD potential wiring 133 provided in D potential wiring layer 130
Are exposed respectively.

【0020】図1、2および図3を参照すると、凹部1
41にはピン10が設けられている。
Referring to FIGS. 1, 2 and 3, the recess 1
41 is provided with a pin 10.

【0021】ピン10は先端部11と突起部12とを含
む。より具体的には、ピン10は円形の板に円柱が貫通
されて形成されたものであり、円形の板が突起部12と
なる。突起部12の大きさはグランド配線121を露出
する穴と同一か類似の大きさである。
The pin 10 includes a tip 11 and a projection 12. More specifically, the pin 10 is formed by penetrating a circular plate into a circular plate, and the circular plate serves as the protrusion 12. The size of the protrusion 12 is the same as or similar to the size of the hole exposing the ground wiring 121.

【0022】ピン10の先端部11は信号配線111と
接続されている。ピン10の突起部12はグランド配線
層120に設けられたグランド配線121と接続されて
いる。これにより、ピン10を介して信号配線111と
グランド配線層120とが接続される。すなわち、ピン
10がグランドピンとなり、信号配線111が外部から
のグランド電位を集積回路装置に引き込むグランド配線
となる。このように、グランドピンを形成するために
は、集積回路装置の複数の入出力端子のうちグランドピ
ンと接続しなければならないものが接続された信号配線
を露出する凹部にピン10を挿入するだけでよい。
The tip 11 of the pin 10 is connected to the signal wiring 111. The projection 12 of the pin 10 is connected to a ground wiring 121 provided on the ground wiring layer 120. Thereby, the signal wiring 111 and the ground wiring layer 120 are connected via the pin 10. That is, the pin 10 serves as a ground pin, and the signal wiring 111 serves as a ground wiring for drawing an external ground potential into the integrated circuit device. As described above, in order to form a ground pin, it is only necessary to insert the pin 10 into a concave portion exposing a signal wiring to which a plurality of input / output terminals of the integrated circuit device which must be connected to the ground pin are connected. Good.

【0023】図1、2および4を参照すると、凹部14
1にはピン20が設けられている。
Referring to FIGS. 1, 2 and 4, the recess 14
1 is provided with a pin 20.

【0024】ピン20は先端部21を含む。ピン20に
は突起部が設けられていない。ピン20の先端部21は
信号配線112と接続されている。これにより、ピン2
0を用いて信号配線112を伝播する信号を取り出した
り、信号配線112に信号を伝播させることができる。
すなわち、ピン20が信号ピンとなる。このように、信
号ピンを形成するためには、集積回路装置の複数の入出
力端子のうち信号ピンと接続しなければならないものが
接続された信号配線を露出する凹部にピン20を挿入す
るだけでよい。
The pin 20 includes a tip 21. The pin 20 has no projection. The tip 21 of the pin 20 is connected to the signal wiring 112. This allows pin 2
By using 0, a signal transmitted through the signal wiring 112 can be extracted or a signal can be transmitted to the signal wiring 112.
That is, the pin 20 becomes a signal pin. As described above, in order to form a signal pin, it is only necessary to insert the pin 20 into a concave portion exposing a signal wiring to which a plurality of input / output terminals of the integrated circuit device which must be connected to the signal pin are connected. Good.

【0025】図1、2および5を参照すると、凹部14
3にはピン30が設けられている。
Referring to FIGS. 1, 2 and 5, the recess 14
3 is provided with a pin 30.

【0026】ピン30は先端部31と突起部32とを含
む。より具体的には、ピン10は円形の板に円柱が貫通
されて形成されたものであり、円形の板が突起部32と
なる。突起部32の大きさはVDD電位配線133を露
出する穴と同一か類似の大きさである。
The pin 30 includes a tip 31 and a projection 32. More specifically, the pin 10 is formed by penetrating a circular plate into a circular plate, and the circular plate serves as the protrusion 32. The size of the protrusion 32 is the same as or similar to the size of the hole exposing the VDD potential wiring 133.

【0027】ピン30の先端部31は信号配線113と
接続されている。ピン30の突起部32はVDD電位配
線層130に設けられたVDD電位配線133と接続さ
れている。これにより、ピン30を介して信号配線11
3とVDD電位配線層130とが接続される。すなわ
ち、ピン30が電源ピンとなり、信号配線113が外部
からの電源を集積回路装置に引き込むVDD電位配線と
なる。このように、電源ピンを形成するためには、集積
回路装置の複数の入出力端子のうち電源ピンと接続しな
ければならないものが接続された信号配線を露出する凹
部にピン30を挿入するだけですむ。
The tip 31 of the pin 30 is connected to the signal wiring 113. The protrusion 32 of the pin 30 is connected to the VDD potential wiring 133 provided on the VDD potential wiring layer 130. As a result, the signal wiring 11 is
3 and the VDD potential wiring layer 130 are connected. That is, the pin 30 serves as a power supply pin, and the signal wiring 113 serves as a VDD potential wiring for drawing external power into the integrated circuit device. As described above, in order to form the power supply pin, only the pin 30 is inserted into the recess exposing the signal wiring to which the plurality of input / output terminals of the integrated circuit device which must be connected to the power supply pin are connected. No.

【0028】このように、本実施の形態では、配線基板
100の下面に複数の凹部141、142および143
を設け、該複数の凹部141、142および143の各
々が信号配線111、112または113と、グランド
配線121、122または123と、VDD電位配線1
31、132または133とを露出するよう構成した。
このため、所望の配線層の各配線と接続する突起部を有
するピンを複数の凹部141、142および143の各
々に挿入することにより選択的に信号ピン、グランドピ
ンおよび電源ピンの配置や比率を変更することができ
る。すなわち、本発明の電子回路部品は異なる種類の集
積回路装置に適用することができる。
As described above, in the present embodiment, a plurality of recesses 141, 142 and 143 are formed on the lower surface of wiring board 100.
And each of the plurality of recesses 141, 142, and 143 includes a signal wiring 111, 112, or 113, a ground wiring 121, 122, or 123, and a VDD potential wiring 1.
31, 132 or 133 were exposed.
Therefore, by inserting a pin having a protrusion connected to each wiring of a desired wiring layer into each of the plurality of recesses 141, 142 and 143, the arrangement and ratio of the signal pin, the ground pin and the power supply pin can be selectively changed. Can be changed. That is, the electronic circuit component of the present invention can be applied to different types of integrated circuit devices.

【0029】次に、本発明の第二の実施の形態につい
て、図面を参照して詳細に説明する。この第二の実施の
形態の特徴は、ピンの突起部の側面とグランド配線層ま
たはVDD電位配線層とを接続させる点にある。
Next, a second embodiment of the present invention will be described in detail with reference to the drawings. The feature of the second embodiment resides in that the side surface of the projection of the pin is connected to the ground wiring layer or the VDD potential wiring layer.

【0030】図6を参照すると、凹部241、242お
よび243は配線基板200の下面に設けられている。
複数の凹部241、242および243は全て同一の構
成を有している。
Referring to FIG. 6, recesses 241, 242 and 243 are provided on the lower surface of wiring board 200.
The plurality of recesses 241, 242, and 243 all have the same configuration.

【0031】凹部241は、信号配線層210に設けら
れた信号配線211、グランド配線層220に設けられ
たグランド配線221およびVDD電位配線層230に
設けられたVDD電位配線231をそれぞれ露出する。
凹部241にはピン40が設けられている。
The recess 241 exposes the signal wiring 211 provided on the signal wiring layer 210, the ground wiring 221 provided on the ground wiring layer 220, and the VDD potential wiring 231 provided on the VDD potential wiring layer 230, respectively.
The pin 40 is provided in the concave portion 241.

【0032】ピン40は先端部41と突起部42とを含
む。ピン40の先端部41は信号配線211と接続され
ている。ピン40の突起部42はグランド配線層220
に設けられたグランド配線221と接続されている。グ
ランド配線221はピン40の突起部42の側面と接続
している。
The pin 40 includes a tip 41 and a projection 42. The tip 41 of the pin 40 is connected to the signal wiring 211. The protrusion 42 of the pin 40 is
Is connected to the ground wiring 221 provided in the. The ground wiring 221 is connected to the side surface of the protrusion 42 of the pin 40.

【0033】ピン50は突起部を有していない。ピン5
0の先端部は信号配線212と接続されている。
The pin 50 has no projection. Pin 5
0 is connected to the signal wiring 212.

【0034】ピン60は先端部61と突起部62とを含
む。ピン60の先端部61は信号配線213と接続され
ている。ピン60の突起部62はVDD電位配線層23
0に設けられたVDD電位配線231と接続されてい
る。VDD電位配線231はピン60の突起部62の側
面と接続している。
The pin 60 includes a tip 61 and a projection 62. The tip 61 of the pin 60 is connected to the signal wiring 213. The projection 62 of the pin 60 is connected to the VDD potential wiring layer 23.
0 is connected to the VDD potential wiring 231 provided. The VDD potential wiring 231 is connected to the side surface of the protrusion 62 of the pin 60.

【0035】このように、本実施の形態では、配線基板
200に設ける凹部241、242および243の大き
さが第1の実施の形態に比べて小さくてすむという効果
がある。
As described above, in the present embodiment, there is an effect that the size of the concave portions 241, 242, and 243 provided in the wiring board 200 can be smaller than that in the first embodiment.

【0036】[0036]

【発明の効果】以上の説明で明らかなように、本発明で
は、配線基板の下面に複数の凹部を設け、該複数の凹部
の各々が信号配線、グランド配線およびVDD電位配線
をそれぞれ露出するよう構成した。このため、所望の配
線層の配線と接続する突起部を有するピンを複数の凹部
の各々に挿入することにより選択的に信号ピン、グラン
ドピンおよび電源ピンの配置や比率を変更することがで
き、この結果、本発明の電子回路部品は異なる種類の集
積回路装置に適用することができる。
As apparent from the above description, in the present invention, a plurality of recesses are provided on the lower surface of the wiring board, and each of the plurality of recesses exposes the signal wiring, the ground wiring, and the VDD potential wiring. Configured. For this reason, by inserting a pin having a protrusion connected to the wiring of a desired wiring layer into each of the plurality of recesses, it is possible to selectively change the arrangement and ratio of the signal pin, the ground pin, and the power supply pin, As a result, the electronic circuit component of the present invention can be applied to different types of integrated circuit devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施の形態の断面図である。FIG. 1 is a cross-sectional view of a first embodiment of the present invention.

【図2】本発明の第一の実施の形態の配線基板を示す図
である。
FIG. 2 is a diagram showing a wiring board according to the first embodiment of the present invention.

【図3】本発明の第一の実施の形態のピンを示す図であ
る。
FIG. 3 is a diagram showing a pin according to the first embodiment of the present invention.

【図4】本発明の第一の実施の形態のピンを示す図であ
る。
FIG. 4 is a diagram showing a pin according to the first embodiment of the present invention.

【図5】本発明の第一の実施の形態のピンを示す図であ
る。
FIG. 5 is a diagram showing a pin according to the first embodiment of the present invention.

【図6】本発明の第二の実施の形態の断面図である。FIG. 6 is a sectional view of a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100、200 配線基板 110、210 信号配線層 111、112、113、211、212、213 信
号配線 120、220 グランド配線層 130、230 VDD電位配線層 141、142、143、241、242、243 凹
部 10、20、30、40、50、60 ピン
100, 200 Wiring board 110, 210 Signal wiring layer 111, 112, 113, 211, 212, 213 Signal wiring 120, 220 Ground wiring layer 130, 230 VDD potential wiring layer 141, 142, 143, 241, 242, 243 Concave part 10 , 20, 30, 40, 50, 60 pins

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 配線基板に設けられた凹部と、この凹部
の内側に露出された第1および第2の配線と、先端が前
記凹部に挿入され前記第1および第2の配線と電気的に
接続されたピンとを含むことを特徴とする電子回路部
品。
1. A recess provided in a wiring board, first and second wires exposed inside the recess, and a tip inserted into the recess and electrically connected to the first and second wires. An electronic circuit component comprising: a connected pin.
【請求項2】 前記凹部は階段状に窮口されており、各
段毎に前記第1および第2の配線が露出されていること
を特徴とする請求項1記載の電子回路部品。
2. The electronic circuit component according to claim 1, wherein said recess is closed in a stepwise manner, and said first and second wirings are exposed for each step.
【請求項3】 前記第1の配線は前記凹部内の側面の所
定の位置に露出されており、前記ピンは、前記所定の位
置に対応する位置に前記第1の配線と当接する突起を有
することを特徴とする請求項1記載の電子回路部品。
3. The first wiring is exposed at a predetermined position on a side surface in the recess, and the pin has a projection at a position corresponding to the predetermined position, the projection being in contact with the first wiring. The electronic circuit component according to claim 1, wherein:
【請求項4】 配線基板と、この配線基板に設けられ電
源配線を露出する第1の凹部と、この前記第1の凹部の
底面に設けられ信号配線を露出する第2の凹部と、前記
第1の凹部の内部の前期電源配線および前記第2の凹部
の内部の前記信号配線に接続されたピンとを含むことを
特徴とする電子回路部品。
4. A wiring board, a first recess provided on the wiring board to expose a power supply wiring, a second recess provided on a bottom surface of the first recess to expose a signal wiring, and An electronic circuit component, comprising: a pin connected to the power supply wiring inside the first recess and the signal wiring inside the second recess.
【請求項5】 前記ピンは、前記信号配線に接続された
先端部と、前記電源配線に接続された突起部とを含むこ
とを特徴とする請求項4記載の電子回路部品。
5. The electronic circuit component according to claim 4, wherein said pin includes a tip connected to said signal wiring and a projection connected to said power supply wiring.
【請求項6】 前記露出された電源配線は前記先端部の
側面と当接していることを特徴とする請求項5記載の電
子回路部品。
6. The electronic circuit component according to claim 5, wherein the exposed power supply wiring is in contact with a side surface of the tip.
【請求項7】 配線基板と、この配線基板に設けられ第
1の電源配線を露出する第1の凹部と、この前記第1の
凹部の底面に設けられ第2の電源配線を露出する第2の
凹部と、この前記第2の凹部の底面に設けられ信号配線
を露出する第3の凹部と、前記第1の凹部の内部の前期
第1の電源配線または前記第2の凹部の内部の前記第2
の電源配線に接続されているとともに前記第3の凹部の
内部の前記信号配線に接続されたピンとを含むことを特
徴とする電子回路部品。
7. A wiring board, a first recess provided on the wiring board to expose a first power supply wiring, and a second recess provided on a bottom surface of the first recess to expose a second power supply wiring. A concave portion provided on the bottom surface of the second concave portion to expose a signal wiring; and a first power supply wiring inside the first concave portion or the third power supply line inside the second concave portion. Second
And a pin connected to the power supply line and to the signal line inside the third recess.
【請求項8】 前記ピンは、前記信号配線に接続された
先端部と、前記電源配線に接続された突起部とを含むこ
とを特徴とする請求項7記載の電子回路部品。
8. The electronic circuit component according to claim 7, wherein said pin includes a tip connected to said signal wiring and a projection connected to said power wiring.
【請求項9】 前記露出された第1または第2の電源配
線は前記先端部の側面と当接していることを特徴とする
請求項8記載の電子回路部品。
9. The electronic circuit component according to claim 8, wherein the exposed first or second power supply wiring is in contact with a side surface of the tip.
JP9182328A 1997-07-08 1997-07-08 Electronic circuit components Expired - Fee Related JP2985836B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182328A JP2985836B2 (en) 1997-07-08 1997-07-08 Electronic circuit components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182328A JP2985836B2 (en) 1997-07-08 1997-07-08 Electronic circuit components

Publications (2)

Publication Number Publication Date
JPH1126626A JPH1126626A (en) 1999-01-29
JP2985836B2 true JP2985836B2 (en) 1999-12-06

Family

ID=16116394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182328A Expired - Fee Related JP2985836B2 (en) 1997-07-08 1997-07-08 Electronic circuit components

Country Status (1)

Country Link
JP (1) JP2985836B2 (en)

Also Published As

Publication number Publication date
JPH1126626A (en) 1999-01-29

Similar Documents

Publication Publication Date Title
JP4264375B2 (en) Power semiconductor module
KR20030071763A (en) Electronic module having canopy-type carriers
EP0055744A1 (en) Leadless integrated circuit package and connector receptacle therefor
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
KR20040014425A (en) Interposer for a semiconductor module, semiconductor produced using such an interposer and method for producing such an interposer
JP2985836B2 (en) Electronic circuit components
JPH02301182A (en) Printed circuit board for flat mounting structure
JPH05259599A (en) Printed wiring board
US7028398B2 (en) Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor
JP2006339276A (en) Substrate for connection and manufacturing method thereof
JP2935356B2 (en) Semiconductor device and substrate, and mounting structure of semiconductor device
JPH09186424A (en) Printed circuit board
US5995371A (en) Integrated dielectric substrate
JP4146002B2 (en) Electronic component mounting module
JP3727413B2 (en) Pin grid array socket
JP3184090B2 (en) Substrate for mounting integrated circuits
JP4170463B2 (en) Conversion module
JPH0677351A (en) Semiconductor mounting board
JPH11260959A (en) Semiconductor package
JP2946361B2 (en) Substrate for mounting electronic components
JPS63246858A (en) Semiconductor device
JP2546418B2 (en) Electronic circuit module structure
JPH05315778A (en) Electronic parts mounting board provided with heat sink
JPH08181241A (en) Chip carrier and semiconductor device using chip carrier
JPH0714030B2 (en) Package for surface mount components

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990831

LAPS Cancellation because of no payment of annual fees