JP3724834B2 - Manufacturing method of semiconductor laser device - Google Patents
Manufacturing method of semiconductor laser device Download PDFInfo
- Publication number
- JP3724834B2 JP3724834B2 JP05016095A JP5016095A JP3724834B2 JP 3724834 B2 JP3724834 B2 JP 3724834B2 JP 05016095 A JP05016095 A JP 05016095A JP 5016095 A JP5016095 A JP 5016095A JP 3724834 B2 JP3724834 B2 JP 3724834B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- plating
- submount
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】
【産業上の利用分野】
この発明は、半導体レーザ装置の製造方法、特に組立方法に関するものである。
【0002】
【従来の技術】
近年、半導体レーザ装置は、高出力化が求められている。より高出力な半導体レーザ装置を得るための製造方法として、一般的にはJ−down組立や、スタック組立が採用されている。J−down組立とは、熱放出を良くするために、活性層側(Junction側)を下側(down)にし、サブマウントにAuSnハンダにより隔着するものである。また、スタック組立とは、半導体レーザ装置を縦方向に積み上げる方法である。
図4−aに、J−down組立方法を示す。図において、1は半導体レーザチップ、2は光を放出する活性層、3はサブマウント、4はAuSnハンダペレット、5はサブマウント上に形成されたAu層である。図4−bは、従来のJ−down組立方法における問題点を示している。図において、6はAuSnハンダのまわり込みである。J−down組立の場合、活性層2とサブマウント3の間隔が数μmしかないので、AuSnハンダペレット4の量の制御が難しく、量が多い場合、まわり込み6が発生して活性層2を覆い、光を遮ってしまうという組立不良が発生する。
【0003】
図5に、従来のスタック組立方法を示す。図において、7はAuSnハンダであり、半導体レーザチップ1とサブマウント3間をAuSnハンダ7で隔着しているが、J−down組立と同様に、AuSnハンダ量が多い場合、AuSnハンダのはみ出しや、半導体レーザチップ間の角度ずれ等が生じる。
また、ハンダ材を半導体レーザ装置の製造段階で形成し、組立を行う方法もある。図6は、特開平6−7628号公報に示されている実施例であり、図において、7は半導体レーザ装置の製造段階で形成されたAuSnハンダ、8は半導体レーザ装置の製造段階で形成されたSn層、9はサブマウント上に形成されたSn層である。この方法においては、AuSn合金層の組成制御が困難であり、組立時に融解せず、組立不良となる可能性がある。また、半導体レーザ装置は、へき開により切り出すため、ミクロンオーダで形成されるAuSnハンダ7とSn層8により、へき開時の不良が発生する可能性がある。
【0004】
【発明が解決しようとする課題】
前記のように、従来の半導体レーザ装置の組立方法では、AuSnハンダ量の制御が困難であり、AuSnハンダのはみ出しや、スタック組立時の半導体レーザチップ間の角度ずれ等が生じるという問題があった。また、ハンダ材を半導体レーザ装置の製造段階で形成し、組立を行う方法では、AuSn合金層の組成比の制御が難しく、さらにへき開時の不良が発生するという問題があった。
【0005】
この発明は、上記のような問題点を解消するためになされたもので、AuSnハンダ量の制御を可能にし、組立時のAuSnハンダのはみ出しや、角度ずれ等の発生を防止し、さらにヘき開不良が発生しない半導体レーザ装置の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
この発明に係わる半導体レーザ装置の製造方法は、レーザ電極上の、へき開箇所にレジストパターンを形成し、ヘき開箇所を除く領域にSn層を選択的にメッキする工程と、Sn層の上層に、無電解置換型メッキにてAu層を形成した後、このAu層の上層に電解メッキにてさらにAu層を形成する工程と、サブマウントのAu層が形成された面上に、上記半導体レーザチップの活性層側を上にして複数個積載する工程と、上記サブマウントと上記半導体レーザチップ間、および上記半導体レーザチップ間にそれぞれ介在するAu層とSn層とを溶解してAuSn合金層を形成する工程とを備えてスタック組立を行うものである。
また、活性層側レーザ電極上にSn層を選択的にメッキする工程と、Sn層の上層に、無電解置換型メッキにてAu層を形成した後、このAu層の上層に電解メッキにてさらにAu層を形成する工程と、サブマウントのAu層が形成された面上に、半導体レーザチップの活性層側を下にして積載する工程と、サブマウントと上記半導体レーザチップ間に介在するAu層とSn層とを溶解してAuSn合金層を形成する工程とを備えてJ−down組立を行うものである。
また、Sn層の下層に、Au層を選択的にメッキするようにしたものである。
【0007】
【作用】
この発明における半導体レーザ装置の製造方法では、へき開箇所を除く領域にメッキに て選択的に形成されたSn層の上層に無電解置換型メッキにてAu層を形成したので、Sn層への付着力が強く、剥がれにくいAu膜が形成でき、さらに電解メッキにてAu層を形成することにより、Sn層の酸化およびレジスト剥離液によるエッチングを防止することができるため、へき開不良が発生せず、AuSn合金の組成の安定化が図られ、歩留まり良くスタック組立及びJ−down組立を行うことができる。
また、Sn層の下層に、Au層を選択的にメッキすることにより、Sn層がAu層に挟まれた構成となり、さらに確実に合金化が行える。
【0008】
【実施例】
参考例1.
以下、この発明の一参考例を図について説明する。図1は、本発明の参考例である半導体レーザ装置の製造方法における、スタック組立までのフローを示す図である。図において、10はレーザ電極、11は活性層側選択Auメッキ、12は選択メッキ用レジストパターン、13は選択Auメッキ、14は選択Snメッキ、15はへき開方向を示す矢印、16はサブマウント上のAu層である。なお、従来例と同一部分、同一材料については同符号を付し、説明を省略する。
【0009】
組立方法を図について説明する。まず、活性層側の面上に選択Auメッキ11が厚み2μmで形成されているへき開前の半導体レーザチップ1に、レーザ電極10を形成する(図1−a)。次に、選択メッキ用レジストパターン12を形成し、へき開部分へのメッキの形成を防止する(図1−b)。そこへ、選択Auメッキ13を厚み1μmで形成し(図1−c)、その上に選択Snメッキ14を厚み2μmで形成する(図1−d)。その後、選択メッキ用レジストパターン12を除去し(図1−e)、へき開により矢印15の方向より個々の半導体レーザチップ1に分離する(図1−f)。さらに、厚み2μmのAu層16が形成されているサブマウント3上に、上記半導体レーザチップ1を2つ積み重ねたもの(図1−g)を載置し、340℃の雰囲気中で所定の時間処理すると、AuとSnが合金化し、Au:Sn=8:2wt%のAuSnハンダ7が形成される(図1−h)。
【0010】
本参考例によれば、AuとSnをそれぞれ単層で形成するので、それぞれの厚みを制御することにより、AuSnハンダの任意の組成が得られ、確実に合金化することができる。また、AuSnハンダ量は、Au層、Sn層それぞれのメッキ膜厚や、レジストパターンの面積を変えることにより容易に制御できるため、AuSnハンダのはみ出しや、スタック組立時の角度ずれを防止できる。また、へき開部を避けて選択メッキを行い、AuSnハンダ材を形成するので、へき開不良の原因とならない。以上のことから、本参考例の製造方法によれば、半導体レーザ装置のスタック組立を容易に行うことができ、歩留まりを向上させる効果がある。
【0011】
実施例1.
参考例1においては、選択Snメッキ14が半導体レーザチップの最表面にあるため、選択メッキ用レジストパターン12を除去するための剥離液によりSnが0.3μm程度エッチングされることがわかっている。また、Snは、酸化されやすいことから、本実施例では、Snメッキ14上に、Snを保護するためのAu層を形成する。
図2は、参考例1において形成した選択Snメッキ14の上に、Au層を形成するフローを示す図である。図において、17は、無電解の置換型Auメッキである。
【0012】
本実施例による半導体レーザ装置の製造方法を図について説明する。まず、参考例1のフローに従い、厚み1μmの選択Auメッキ13と厚み2.7μmの選択Snメッキ14が形成された半導体レーザチップ1(図2−a)に、無電解置換型Auメッキ17を形成する(図2−b)。置換型メッキとは、Sn最表面にAuがメッキされるのではなく、Snを溶かしてその後にAuが置き換わるメッキ法である。表面が酸化されたSn層においては、通常の電解メッキでは、SnとAu間の付着力が弱く剥がれやすいため、不安定な工程となるが、上記の無電解置換型Auメッキによれば、SnとAu間の付着力は強力であり、工程の安定化が図れる。置換型Auメッキ17は、厚み0.1μm程度であり、非常に薄いため、長時間放置すると下地のSnに浸食され変色してしまうので、置換型Au
メッキ17上に、さらに厚み1μmの電解Auメッキ13を形成する(図2−c)。その後、レジスト剥離液にてレジストパターン12を除去する(図2−d)。この時、Snメッキ14はAuメッキ13により保護されているので、レジスト剥離液にエッチングされることはない。
本実施例によれば、Snメッキ上にAuメッキを形成し、酸化やレジスト剥離液によるエッチングからSnを保護し、Snの目減りを防止できるので、Auメッキ量とSnメッキ量の相対値を保つことができ、AuSnハンダとしての組成の安定化が図れ、組立不良が低減できる。
【0013】
実施例2.
図3に、本発明におけるAuSnハンダ構造を適用したJ−down組立フローを示す。図において、18は、活性層側レーザ電極である。
本実施例による半導体レーザ装置の製造方法を図について説明する。活性層側レーザ電極18上に、実施例1と同様に、選択メッキ用レジストパターンにて、厚み2μmの選択Snメッキ14、無電解Auメッキ17、厚み2μmの選択Auメッキ13を形成し、レジストパターンを除去後、へき開により個々のチップに分離する(図3−a)。次に、活性層2側を、厚み1μmのAu層16が形成されているサブマウント3上に載せる(図3−b)。これを、340℃の雰囲気中で、所定の時間処理すると、AuとSnが合金化し、AuSnハンダ7となる。Auメッキ層はトータル3μm、Snメッキ層は2μmであり、Au=80wt%のAuSnハンダが形成される。
【0014】
本実施例によれば、選択メッキ用レジストパターン形成時にAuSnハンダ面積が制御でき、さらにメッキ膜厚によってもAuSnハンダ量が制御できるため、それぞれを最適化することによりハンダのまわり込みが防止でき、J−down組立の歩留まりを向上させることができる。
【0015】
【発明の効果】
以上のように、この発明によれば、へき開箇所を除く領域にメッキにて選択的に形成されたSn層の上層に無電解置換型メッキにてAu層を形成することにより、Sn層への付着力が強く、剥がれにくいAu膜が形成でき、さらに電解メッキにてAu層を形成することにより、Sn層の酸化およびレジスト剥離液によるエッチングを防止することができるため、へき開不良が発生せず、AuSn合金の組成の安定化が図られ、組立不良が低減できる。その結果、スタック組立及びJ−down組立の歩留まりを向上させる効果がある。
【図面の簡単な説明】
【図1】 この発明の参考例1による半導体レーザ装置のスタック組立のフローを示す断面側面図である。
【図2】 この発明の実施例1による半導体レーザ装置の製造方法のフローを示す断面側面図である。
【図3】 この発明の実施例2よる半導体レーザ装置のJ−down組立のフローを示す断面側面図である。
【図4】 従来の半導体レーザ装置のJ−down組立のフローを示す断面側面図である。
【図5】 従来の4段のスタック組立による半導体レーザ装置を示す断面側面図である。
【図6】 従来の半導体レーザ装置の実施例を示す断面側面図である。
【符号の説明】
1 半導体レーザチップ、2 活性層、3 サブマウント、
4 AuSnハンダペレット、5 サブマウント上のAu層、
6 AuSnハンダのまわり込み、7 AuSnハンダ、
8 半導体レーザ装置上のSn層、9 サブマウント上のSn層、
10 レーザ電極、11 活性層側選択Auメッキ、
12 選択メッキ用レジストパターン、13 選択Auメッキ、
14 選択Snメッキ、15 へき開方向、16 サブマウント上のAu、
17 無電解置換型Auメッキ、18 活性層側レーザ電極。[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to an assembly method.
[0002]
[Prior art]
In recent years, semiconductor laser devices are required to have high output. As a manufacturing method for obtaining a higher-power semiconductor laser device, J-down assembly or stack assembly is generally employed. In the J-down assembly, the active layer side (junction side) is set to the lower side (down) in order to improve heat release, and the submount is separated by AuSn solder. The stack assembly is a method of stacking semiconductor laser devices in the vertical direction.
FIG. 4-a shows a J-down assembly method. In the figure, 1 is a semiconductor laser chip, 2 is an active layer that emits light, 3 is a submount, 4 is an AuSn solder pellet, and 5 is an Au layer formed on the submount. FIG. 4B shows a problem in the conventional J-down assembly method. In the figure, 6 is the wraparound of AuSn solder. In the case of J-down assembly, since the distance between the
[0003]
FIG. 5 shows a conventional stack assembling method. In the figure,
There is also a method in which a solder material is formed at the manufacturing stage of the semiconductor laser device and assembled. FIG. 6 shows an embodiment disclosed in Japanese Patent Laid-Open No. 6-7628. In FIG. 6, 7 is AuSn solder formed at the manufacturing stage of the semiconductor laser device, and 8 is formed at the manufacturing stage of the semiconductor laser device. The
[0004]
[Problems to be solved by the invention]
As described above, in the conventional method of assembling a semiconductor laser device, it is difficult to control the amount of AuSn solder, and there is a problem in that the AuSn solder protrudes and the angle between semiconductor laser chips during stack assembly occurs. . Further, in the method of forming and assembling the solder material at the manufacturing stage of the semiconductor laser device, there is a problem that it is difficult to control the composition ratio of the AuSn alloy layer and that a defect occurs at the time of cleavage.
[0005]
The present invention has been made to solve the above-described problems. It enables the control of the amount of AuSn solder, prevents the AuSn solder from sticking out during assembly, the occurrence of angular deviation, and the like. It is an object of the present invention to provide a method for manufacturing a semiconductor laser device that does not cause open defects.
[0006]
[Means for Solving the Problems]
A method of manufacturing a semiconductor laser device according to the present invention includes a step of forming a resist pattern at a cleavage site on a laser electrode and selectively plating an Sn layer in a region excluding the cleavage site, and an upper layer of the Sn layer. Forming an Au layer by electroless substitution plating, and further forming an Au layer by electrolytic plating on the upper layer of the Au layer; and the semiconductor laser on the surface of the submount on which the Au layer is formed. A step of stacking a plurality of chips with the active layer side up, and melting an Au layer and an Sn layer interposed between the submount and the semiconductor laser chip, and between the semiconductor laser chips, thereby forming an AuSn alloy layer. Forming a stack.
In addition, a step of selectively plating the Sn layer on the active layer side laser electrode, and after forming an Au layer on the upper layer of the Sn layer by electroless displacement plating, an electrolytic plating is applied on the upper layer of the Au layer. Further, a step of forming an Au layer, a step of stacking the active layer side of the semiconductor laser chip on the surface of the submount on which the Au layer is formed, and an Au interposed between the submount and the semiconductor laser chip J-down assembly is performed with a step of forming an AuSn alloy layer by melting the layer and the Sn layer.
In addition, an Au layer is selectively plated under the Sn layer .
[0007]
[Action]
In the manufacturing method of the semiconductor laser device of this invention, since an Au layer in an electroless substituted plating layer of the hands selectively formed Sn layer plating in a region excluding a cleaved portion, the urging of the Sn layer A strong adherence and an easy-to-peel Au film can be formed. Further, by forming an Au layer by electrolytic plating, oxidation of the Sn layer and etching with a resist stripping solution can be prevented, so that no cleavage failure occurs. The composition of the AuSn alloy is stabilized, and stack assembly and J-down assembly can be performed with high yield.
Further, by selectively plating the Au layer below the Sn layer, the Sn layer is sandwiched between the Au layers, and alloying can be performed more reliably.
[0008]
【Example】
Reference Example 1
A reference example of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a flow up to stack assembly in a semiconductor laser device manufacturing method which is a reference example of the present invention. In the figure, 10 is a laser electrode, 11 is active layer side selective Au plating, 12 is a resist pattern for selective plating, 13 is selective Au plating, 14 is selective Sn plating, 15 is an arrow indicating the cleavage direction, and 16 is on the submount. Au layer. The same parts and the same materials as those in the conventional example are denoted by the same reference numerals, and the description thereof is omitted.
[0009]
The assembly method will be described with reference to the drawings. First, the
[0010]
According to this reference example , since Au and Sn are each formed as a single layer, by controlling the thickness of each, an arbitrary composition of AuSn solder can be obtained and alloyed reliably. Further, since the AuSn solder amount can be easily controlled by changing the plating film thickness of each of the Au layer and the Sn layer and the area of the resist pattern, it is possible to prevent the AuSn solder from protruding and the angular deviation during stack assembly. Further, selective plating is performed while avoiding the cleavage portion to form the AuSn solder material, so that it does not cause cleavage defects. From the above, according to the manufacturing method of this reference example , the stack assembly of the semiconductor laser device can be easily performed, and the yield is improved.
[0011]
Example 1 .
In Reference Example 1, since the selective Sn plating 14 is on the outermost surface of the semiconductor laser chip, it is known that Sn is etched by about 0.3 μm by the stripping solution for removing the selective plating resist
FIG. 2 is a diagram showing a flow of forming an Au layer on the selective Sn plating 14 formed in Reference Example 1. In the figure, 17 is electroless substitutional Au plating.
[0012]
A method of manufacturing the semiconductor laser device according to this embodiment will be described with reference to the drawings. First, according to the flow of Reference Example 1, the electroless substitution type Au plating 17 is applied to the semiconductor laser chip 1 (FIG. 2A) on which the selective Au plating 13 having a thickness of 1 μm and the selective Sn plating 14 having a thickness of 2.7 μm are formed. Form (FIG. 2-b). The substitutional plating is a plating method in which Au is not plated on the outermost surface of Sn, but Sn is dissolved and Au is replaced thereafter. In the Sn layer whose surface is oxidized, the normal electroplating is weak because the adhesion between Sn and Au is weak and easily peeled off, which is an unstable process. However, according to the above electroless substitution Au plating, Sn The adhesion between Au and Au is strong, and the process can be stabilized. The substitution type Au plating 17 has a thickness of about 0.1 μm and is very thin. Therefore, if the substitution type Au plating 17 is left for a long time, it will be eroded and discolored by the underlying Sn.
An electrolytic Au plating 13 having a thickness of 1 μm is further formed on the plating 17 (FIG. 2C). Thereafter, the resist
According to this embodiment, Au plating is formed on Sn plating, Sn can be protected from oxidation and etching by resist stripping solution, and Sn loss can be prevented, so that the relative value of Au plating amount and Sn plating amount is maintained. Therefore, the composition of AuSn solder can be stabilized and assembly failure can be reduced.
[0013]
Example 2 .
FIG. 3 shows a J-down assembly flow to which the AuSn solder structure according to the present invention is applied. In the figure,
A method of manufacturing the semiconductor laser device according to this embodiment will be described with reference to the drawings. On the active layer
[0014]
According to the present embodiment, the AuSn solder area can be controlled at the time of forming the resist pattern for selective plating, and further, the amount of AuSn solder can be controlled by the plating film thickness. The yield of J-down assembly can be improved.
[0015]
【The invention's effect】
As described above, according to the present invention, by forming an Au layer on the Sn layer selectively formed by plating in the region excluding the cleavage site, by electroless displacement plating, the Sn layer is formed. An Au film that has strong adhesion and is difficult to peel off can be formed. Furthermore, by forming an Au layer by electrolytic plating, oxidation of the Sn layer and etching with a resist stripping solution can be prevented, so that no cleavage failure occurs. The composition of the AuSn alloy can be stabilized and assembly failures can be reduced. As a result, there is an effect of improving the yield of stack assembly and J-down assembly .
[Brief description of the drawings]
FIG. 1 is a cross-sectional side view showing a stack assembly flow of a semiconductor laser device according to a first embodiment of the invention.
FIG. 2 is a cross-sectional side view showing a flow of a method of manufacturing a semiconductor laser device according to Embodiment 1 of the present invention.
FIG. 3 is a cross-sectional side view showing a flow of J-down assembly of a semiconductor laser device according to
FIG. 4 is a cross-sectional side view showing a flow of J-down assembly of a conventional semiconductor laser device.
FIG. 5 is a cross-sectional side view showing a conventional semiconductor laser device with a four-stage stack assembly.
FIG. 6 is a cross-sectional side view showing an example of a conventional semiconductor laser device.
[Explanation of symbols]
1 semiconductor laser chip, 2 active layer, 3 submount,
4 AuSn solder pellets, 5 Au layer on submount,
6 wrapping around AuSn solder, 7 AuSn solder,
8 Sn layer on the semiconductor laser device, 9 Sn layer on the submount,
10 laser electrode, 11 active layer side selective Au plating,
12 resist pattern for selective plating, 13 selective Au plating,
14 Selective Sn plating, 15 cleavage direction, 16 Au on submount,
17 Electroless substitution type Au plating, 18 Active layer side laser electrode.
Claims (3)
上記レーザ電極上の、ヘき開箇所にレジストパターンを形成する工程と、
上記レーザ電極上のレジストパターンを除く領域にSn層を選択的にメッキする工程と、
上記Sn層の上層に、無電解置換型メッキにてAu層を形成後、このAu層の上層に電解メッキにてAu層を形成する工程と、
上記レジストパターンを除去する工程と、
上記複数個の連続した半導体レーザチップをへき開により個々の半導体レーザチップに分離する工程と、
上記サブマウントのAu層が形成された面上に、上記半導体レーザチップの活性層側を上にして複数個積載する工程と、
上記サブマウントと上記半導体レーザチップ間、および上記半導体レーザチップ間にそれぞれ介在するAu層とSn層とを溶解してAuSn合金層を形成する工程とを含む工程によってスタック組立を行うことを特徴とする半導体レーザ装置の製造方法。A plurality of continuous semiconductor laser chips in which an Au layer is selectively plated on a surface on the active layer side excluding the cleavage site and a laser electrode is formed on the other surface, and Au on one surface Preparing a submount on which the layer is formed and mounting the semiconductor laser chip;
A step of forming a resist pattern at the cleavage site on the laser electrode;
A step of selectively plating an Sn layer on a region excluding the resist pattern on the laser electrode;
Forming an Au layer on the upper layer of the Sn layer by electroless displacement plating, and then forming an Au layer on the upper layer of the Au layer by electrolytic plating;
Removing the resist pattern;
Separating the plurality of continuous semiconductor laser chips into individual semiconductor laser chips by cleavage;
A step of stacking a plurality of the active layers of the semiconductor laser chip on the surface of the submount on which the Au layer is formed;
Stack assembly is performed by a process including a step of forming an AuSn alloy layer by melting an Au layer and an Sn layer interposed between the submount and the semiconductor laser chip, and between the semiconductor laser chips, respectively. A method for manufacturing a semiconductor laser device.
上記レーザ電極上の、ヘき開箇所にレジストパターンを形成する工程と、
上記レーザ電極上のレジストパターンを除く領域にSn層を選択的にメッキする工程と、
上記Sn層の上層に、無電解置換型メッキにてAu層を形成後、このAu層の上層に電解メッキにてAu層を形成する工程と、
上記レジストパターンを除去する工程と、
上記複数個の連続した半導体レーザチップをへき開により個々の半導体レーザチップに分離する工程と、
上記サブマウントのAu層が形成された面上に、上記半導体レーザチップの活性層側を下にして載置する工程と、
上記サブマウントと上記半導体レーザチップ間に介在するAu層とSn層とを溶解してAuSn合金層を形成する工程とを含む工程によってJ−down組立を行うことを特徴とする半導体レーザ装置の製造方法。Preparing a plurality of continuous semiconductor laser chips having laser electrodes formed on a surface on the active layer side, and a submount on which an Au layer is formed on one surface and mounting the semiconductor laser chip; ,
A step of forming a resist pattern at the cleavage site on the laser electrode;
A step of selectively plating an Sn layer on a region excluding the resist pattern on the laser electrode;
Forming an Au layer on the upper layer of the Sn layer by electroless displacement plating, and then forming an Au layer on the upper layer of the Au layer by electrolytic plating;
Removing the resist pattern;
Separating the plurality of continuous semiconductor laser chips into individual semiconductor laser chips by cleavage;
Placing the active layer side of the semiconductor laser chip down on the surface of the submount on which the Au layer is formed;
J-down assembly is performed by a process including a step of melting an Au layer and an Sn layer interposed between the submount and the semiconductor laser chip to form an AuSn alloy layer. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05016095A JP3724834B2 (en) | 1995-03-09 | 1995-03-09 | Manufacturing method of semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05016095A JP3724834B2 (en) | 1995-03-09 | 1995-03-09 | Manufacturing method of semiconductor laser device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08250804A JPH08250804A (en) | 1996-09-27 |
JP3724834B2 true JP3724834B2 (en) | 2005-12-07 |
Family
ID=12851453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05016095A Expired - Fee Related JP3724834B2 (en) | 1995-03-09 | 1995-03-09 | Manufacturing method of semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724834B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW569474B (en) * | 2002-10-25 | 2004-01-01 | Nat Univ Chung Hsing | Superluminent light emitting diode with plated substrate having reflecting mirror and the manufacturing method thereof |
KR100606551B1 (en) * | 2005-07-05 | 2006-08-01 | 엘지전자 주식회사 | Method for fabricating light emitting devices |
JP2007059760A (en) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | Method of bonding element |
KR100701193B1 (en) * | 2005-10-19 | 2007-03-29 | 재단법인 포항산업과학연구원 | Fabrication Method of AuSn ductile soldering strips |
-
1995
- 1995-03-09 JP JP05016095A patent/JP3724834B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08250804A (en) | 1996-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0206337B1 (en) | Multilayer wiring substrate with engineering change pads | |
US6245596B1 (en) | Method of producing semiconductor device with heat dissipation metal layer and metal projections | |
KR100510543B1 (en) | Method for forming bump without surface defect | |
US7339267B2 (en) | Semiconductor package and method for forming the same | |
JPH0378230A (en) | Bump electrode for integrated circuit device | |
JP3724834B2 (en) | Manufacturing method of semiconductor laser device | |
US6157077A (en) | Semiconductor device with plated heat sink and partially plated side surfaces | |
CN115101634A (en) | Manufacturing method of micro light-emitting diode display structure and display device | |
JP4542508B2 (en) | Vertical light emitting diode and manufacturing method thereof | |
JPH10209506A (en) | Manufacture of semiconductor light emitting element | |
JP2001044141A (en) | Method for cutting semiconductor substrate | |
JP2751242B2 (en) | Method for manufacturing semiconductor device | |
JP4911883B2 (en) | Method for manufacturing photoelectric conversion element | |
JPS628943B2 (en) | ||
JPH065609A (en) | Bump forming method | |
JPH065606A (en) | Manufacture of semiconductor device | |
JPH07120642B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06216243A (en) | Manufacture of semiconductor device | |
JP2564045B2 (en) | Semiconductor chip manufacturing method | |
JPH0342505B2 (en) | ||
JP2001035854A (en) | Method for formation of film and electrode or wiring | |
JPH02253690A (en) | Manufacture of semiconductor device | |
JP3074760B2 (en) | Metal bump forming method | |
JP2823046B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2513455B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |