JPH08250804A - Manufacture of semiconductor laser - Google Patents
Manufacture of semiconductor laserInfo
- Publication number
- JPH08250804A JPH08250804A JP7050160A JP5016095A JPH08250804A JP H08250804 A JPH08250804 A JP H08250804A JP 7050160 A JP7050160 A JP 7050160A JP 5016095 A JP5016095 A JP 5016095A JP H08250804 A JPH08250804 A JP H08250804A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- plating
- submount
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体レーザ装置の
製造方法、特に組立方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to an assembling method.
【０００２】[0002]
【従来の技術】近年、半導体レーザ装置は、高出力化が
求められている。より高出力な半導体レーザ装置を得る
ための製造方法として、一般的にはＪ−ｄｏｗｎ組立
や、スタック組立が採用されている。Ｊ−ｄｏｗｎ組立
とは、熱放出を良くするために、活性層側（Ｊｕｎｃｔ
ｉｏｎ側）を下側（ｄｏｗｎ）にし、サブマウントにＡ
ｕＳｎハンダにより隔着するものである。また、スタッ
ク組立とは、半導体レーザ装置を縦方向に積み上げる方
法である。図４−ａに、Ｊ−ｄｏｗｎ組立方法を示す。
図において、１は半導体レーザチップ、２は光を放出す
る活性層、３はサブマウント、４はＡｕＳｎハンダペレ
ット、５はサブマウント上に形成されたＡｕ層である。
図４−ｂは、従来のＪ−ｄｏｗｎ組立方法における問題
点を示している。図において、６はＡｕＳｎハンダのま
わり込みである。Ｊ−ｄｏｗｎ組立の場合、活性層２と
サブマウント３の間隔が数μｍしかないので、ＡｕＳｎ
ハンダペレット４の量の制御が難しく、量が多い場合、
まわり込み６が発生して活性層２を覆い、光を遮ってし
まうという組立不良が発生する。2. Description of the Related Art In recent years, semiconductor laser devices have been required to have high output. As a manufacturing method for obtaining a semiconductor laser device of higher output, J-down assembly or stack assembly is generally adopted. The J-down assembly refers to the active layer side (Junct) in order to improve heat dissipation.
Ion side) to the down side (down) and A to the submount
It is separated by uSn solder. Stack assembly is a method of vertically stacking semiconductor laser devices. FIG. 4-a shows a J-down assembling method.
In the figure, 1 is a semiconductor laser chip, 2 is an active layer that emits light, 3 is a submount, 4 is an AuSn solder pellet, and 5 is an Au layer formed on the submount.
FIG. 4B shows a problem in the conventional J-down assembling method. In the figure, reference numeral 6 indicates the surrounding of AuSn solder. In the case of J-down assembly, since the distance between the active layer 2 and the submount 3 is only several μm, AuSn
If it is difficult to control the amount of solder pellets 4 and the amount is large,
As a result, a wraparound 6 is generated to cover the active layer 2 and block light, resulting in a defective assembly.
【０００３】図５に、従来のスタック組立方法を示す。
図において、７はＡｕＳｎハンダであり、半導体レーザ
チップ１とサブマウント３間をＡｕＳｎハンダ７で隔着
しているが、Ｊ−ｄｏｗｎ組立と同様に、ＡｕＳｎハン
ダ量が多い場合、ＡｕＳｎハンダのはみ出しや、半導体
レーザチップ間の角度ずれ等が生じる。また、ハンダ材
を半導体レーザ装置の製造段階で形成し、組立を行う方
法もある。図６は、特開平６−７６２８号公報に示され
ている実施例であり、図において、７は半導体レーザ装
置の製造段階で形成されたＡｕＳｎハンダ、８は半導体
レーザ装置の製造段階で形成されたＳｎ層、９はサブマ
ウント上に形成されたＳｎ層である。この方法において
は、ＡｕＳｎ合金層の組成制御が困難であり、組立時に
融解せず、組立不良となる可能性がある。また、半導体
レーザ装置は、へき開により切り出すため、ミクロンオ
ーダで形成されるＡｕＳｎハンダ７とＳｎ層８により、
へき開時の不良が発生する可能性がある。FIG. 5 shows a conventional stack assembling method.
In the figure, 7 is AuSn solder, and the semiconductor laser chip 1 and the submount 3 are separated by the AuSn solder 7. However, as in the case of J-down assembly, when the AuSn solder amount is large, the AuSn solder is squeezed out. Also, an angle shift between semiconductor laser chips occurs. There is also a method in which a solder material is formed at the manufacturing stage of a semiconductor laser device and then assembled. FIG. 6 shows an embodiment disclosed in Japanese Patent Application Laid-Open No. 6-7628, in which 7 is AuSn solder formed at the manufacturing stage of the semiconductor laser device, and 8 is formed at the manufacturing stage of the semiconductor laser device. The Sn layer 9 is an Sn layer formed on the submount. In this method, it is difficult to control the composition of the AuSn alloy layer, the composition does not melt during assembly, and there is a possibility of assembly failure. Further, since the semiconductor laser device is cut out by cleavage, the AuSn solder 7 and the Sn layer 8 which are formed in the order of microns,
Defects may occur during cleavage.
【０００４】[0004]
【発明が解決しようとする課題】前記のように、従来の
半導体レーザ装置の組立方法では、ＡｕＳｎハンダ量の
制御が困難であり、ＡｕＳｎハンダのはみ出しや、スタ
ック組立時の半導体レーザチップ間の角度ずれ等が生じ
るという問題があった。また、ハンダ材を半導体レーザ
装置の製造段階で形成し、組立を行う方法では、ＡｕＳ
ｎ合金層の組成比の制御が難しく、さらにへき開時の不
良が発生するという問題があった。As described above, in the conventional method for assembling the semiconductor laser device, it is difficult to control the amount of AuSn solder, and the protrusion of AuSn solder and the angle between the semiconductor laser chips during stack assembly are caused. There was a problem that misalignment occurred. Further, in the method of forming and assembling the solder material at the manufacturing stage of the semiconductor laser device, AuS
There is a problem that it is difficult to control the composition ratio of the n-alloy layer, and a defect occurs during cleavage.
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、ＡｕＳｎハンダ量の制御を可
能にし、組立時のＡｕＳｎハンダのはみ出しや、角度ず
れ等の発生を防止し、さらにヘき開不良が発生しない半
導体レーザ装置の製造方法を提供することを目的とす
る。The present invention has been made in order to solve the above-mentioned problems, and makes it possible to control the amount of AuSn solder, prevent the AuSn solder from protruding during assembly, and prevent the occurrence of angular deviation. Another object of the present invention is to provide a method for manufacturing a semiconductor laser device in which no cleaving failure occurs.
【０００６】[0006]
【課題を解決するための手段】この発明に係わる半導体
レーザ装置の製造方法は、レーザ電極上の、へき開箇所
にレジストパターンを形成し、ヘき開箇所を除く領域に
Ｓｎ層を選択的にメッキする工程を備えてスタック組立
を行うものである。また、活性層側レーザ電極上にＳｎ
層を選択的にメッキする工程と、サブマウントのＡｕ層
が形成された面上に、半導体レーザチップの活性層側を
下にして積載する工程と、サブマウントと上記半導体レ
ーザチップ間に介在するＡｕ層とＳｎ層とを溶解してＡ
ｕＳｎ合金層を形成する工程とを備えてＪ−ｄｏｗｎ組
立を行うものである。また、Ｓｎ層の下層に、Ａｕ層を
選択的にメッキするようにしたものである。また、Ｓｎ
層の上層に、無電解置換型メッキにてＡｕ層を形成した
後、このＡｕ層の上層に電解メッキにてさらにＡｕ層を
形成するようにしたものである。According to a method of manufacturing a semiconductor laser device according to the present invention, a resist pattern is formed on a laser electrode at a cleavage position, and an Sn layer is selectively plated on a region other than the cleavage position. The stack assembly is performed with the step of performing. In addition, Sn is deposited on the laser electrode on the active layer side.
Interposing between the submount and the semiconductor laser chip, a step of selectively plating a layer, a step of mounting the semiconductor laser chip on the surface of the submount on which the Au layer is formed, with the active layer side facing down. By melting the Au layer and the Sn layer, A
J-down assembly including a step of forming a uSn alloy layer. Further, an Au layer is selectively plated below the Sn layer. Also, Sn
The Au layer is formed on the upper layer of the layer by electroless displacement plating, and then the Au layer is further formed on the upper layer of the Au layer by electrolytic plating.
【０００７】[0007]
【作用】この発明における半導体レーザ装置の製造方法
では、へき開箇所を除く領域にＳｎ層を選択的にメッキ
するので、へき開不良が発生せず、さらにＳｎ層、Ａｕ
層それぞれの膜厚を制御することによりＡｕＳｎ合金の
量を最適化し、ＡｕＳｎ合金の余剰分のはみ出しや、積
層された半導体レーザチップの角度ずれを防止すること
ができる。また、Ｓｎ層とＡｕ層をそれぞれ単層で形成
するので、組成の安定したＡｕＳｎ合金が確実に形成で
き、さらにＳｎ層、Ａｕ層それぞれの膜厚を制御するこ
とによりＡｕＳｎ合金の量を最適化し、ＡｕＳｎ合金の
余剰分の活性層へのまわり込みを防止でき、歩留まり良
くＪ−ｄｏｗｎ組立を行うことができる。また、Ｓｎ層
の下層に、Ａｕ層を選択的にメッキすることにより、Ｓ
ｎ層がＡｕ層に挟まれた構成となり、さらに確実に合金
化が行える。また、無電解置換型メッキによれば、Ｓｎ
層への付着力が強く、剥がれにくいＡｕ膜が形成でき、
さらに電解メッキにてＡｕ層を形成することにより、Ｓ
ｎ層の酸化およびレジスト剥離液によるエッチングを防
止することができ、ＡｕＳｎ合金の組成の安定化が図ら
れる。In the method of manufacturing a semiconductor laser device according to the present invention, the Sn layer is selectively plated in the region excluding the cleavage site, so that the cleavage defect does not occur, and the Sn layer and the Au layer are not formed.
By controlling the film thickness of each layer, it is possible to optimize the amount of AuSn alloy and prevent the excess amount of AuSn alloy from protruding and the angular deviation of the stacked semiconductor laser chips. Further, since the Sn layer and the Au layer are each formed as a single layer, an AuSn alloy having a stable composition can be reliably formed, and the amount of AuSn alloy is optimized by controlling the film thickness of each of the Sn layer and Au layer. , The excess of AuSn alloy can be prevented from wrapping around the active layer, and J-down assembly can be performed with good yield. Further, by selectively plating the Au layer under the Sn layer,
The n layer is sandwiched between Au layers, and alloying can be performed more reliably. Further, according to the electroless displacement plating, Sn
It has strong adhesion to the layer and can form an Au film that is hard to peel off.
Further, by forming an Au layer by electrolytic plating, S
Oxidation of the n layer and etching by the resist stripping solution can be prevented, and the composition of the AuSn alloy can be stabilized.
【０００８】[0008]
実施例１．以下、この発明の一実施例を図について説明
する。図１は、本発明の半導体レーザ装置の製造方法に
おける、スタック組立までのフローを示す図である。図
において、１０はレーザ電極、１１は活性層側選択Ａｕ
メッキ、１２は選択メッキ用レジストパターン、１３は
選択Ａｕメッキ、１４は選択Ｓｎメッキ、１５はへき開
方向を示す矢印、１６はサブマウント上のＡｕ層であ
る。なお、従来例と同一部分、同一材料については同符
号を付し、説明を省略する。Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a flow up to stack assembly in the method for manufacturing a semiconductor laser device of the present invention. In the figure, 10 is a laser electrode, 11 is an active layer side selection Au.
Plating, 12 is a selective plating resist pattern, 13 is selective Au plating, 14 is selective Sn plating, 15 is an arrow indicating the cleavage direction, and 16 is an Au layer on the submount. The same parts and materials as those of the conventional example are designated by the same reference numerals, and the description thereof will be omitted.
【０００９】組立方法を図について説明する。まず、活
性層側の面上に選択Ａｕメッキ１１が厚み２μｍで形成
されているへき開前の半導体レーザチップ１に、レーザ
電極１０を形成する（図１−ａ）。次に、選択メッキ用
レジストパターン１２を形成し、へき開部分へのメッキ
の形成を防止する（図１−ｂ）。そこへ、選択Ａｕメッ
キ１３を厚み１μｍで形成し（図１−ｃ）、その上に選
択Ｓｎメッキ１４を厚み２μｍで形成する（図１−
ｄ）。その後、選択メッキ用レジストパターン１２を除
去し（図１−ｅ）、へき開により矢印１５の方向より個
々の半導体レーザチップ１に分離する（図１−ｆ）。さ
らに、厚み２μｍのＡｕ層１６が形成されているサブマ
ウント３上に、上記半導体レーザチップ１を２つ積み重
ねたもの（図１−ｇ）を載置し、３４０℃の雰囲気中で
所定の時間処理すると、ＡｕとＳｎが合金化し、Ａｕ：
Ｓｎ＝８：２ｗｔ％のＡｕＳｎハンダ７が形成される
（図１−ｈ）。The assembly method will be described with reference to the drawings. First, the laser electrode 10 is formed on the semiconductor laser chip 1 before cleavage in which the selective Au plating 11 is formed with a thickness of 2 μm on the surface of the active layer side (FIG. 1-a). Next, a resist pattern 12 for selective plating is formed to prevent the formation of plating on the cleaved portion (FIG. 1-b). A selective Au plating 13 is formed thereon with a thickness of 1 μm (FIG. 1-c), and a selective Sn plating 14 is formed thereon with a thickness of 2 μm (FIG. 1-c).
d). After that, the selective plating resist pattern 12 is removed (FIG. 1-e), and the individual semiconductor laser chips 1 are separated by cleavage in the direction of arrow 15 (FIG. 1-f). Further, the one obtained by stacking two semiconductor laser chips 1 (FIG. 1-g) is placed on the submount 3 on which the Au layer 16 having a thickness of 2 μm is formed, and is placed in an atmosphere of 340 ° C. for a predetermined time. Upon treatment, Au and Sn alloy and Au:
Au = Sn = 8: 2 wt% AuSn solder 7 is formed (FIG. 1-h).
【００１０】本実施例によれば、ＡｕとＳｎをそれぞれ
単層で形成するので、それぞれの厚みを制御することに
より、ＡｕＳｎハンダの任意の組成が得られ、確実に合
金化することができる。また、ＡｕＳｎハンダ量は、Ａ
ｕ層、Ｓｎ層それぞれのメッキ膜厚や、レジストパター
ンの面積を変えることにより容易に制御できるため、Ａ
ｕＳｎハンダのはみ出しや、スタック組立時の角度ずれ
を防止できる。また、へき開部を避けて選択メッキを行
い、ＡｕＳｎハンダ材を形成するので、へき開不良の原
因とならない。以上のことから、本実施例の製造方法に
よれば、半導体レーザ装置のスタック組立を容易に行う
ことができ、歩留まりを向上させる効果がある。According to the present embodiment, since Au and Sn are each formed as a single layer, by controlling the thickness of each, an arbitrary composition of AuSn solder can be obtained and reliably alloyed. Also, the amount of AuSn solder is A
Since it can be easily controlled by changing the plating film thickness of each of the u layer and the Sn layer and the area of the resist pattern,
It is possible to prevent the protrusion of the uSn solder and the angle deviation during the stack assembly. In addition, since selective plating is performed by avoiding the cleavage portion to form the AuSn solder material, it does not cause the cleavage failure. From the above, according to the manufacturing method of the present embodiment, the stack assembly of the semiconductor laser device can be easily performed, and there is an effect that the yield is improved.
【００１１】実施例２．実施例１においては、選択Ｓｎ
メッキ１４が半導体レーザチップの最表面にあるため、
選択メッキ用レジストパターン１２を除去するための剥
離液によりＳｎが０．３μｍ程度エッチングされること
がわかっている。また、Ｓｎは、酸化されやすいことか
ら、本実施例では、Ｓｎメッキ１４上に、Ｓｎを保護す
るためのＡｕ層を形成する。図２は、実施例１において
形成した選択Ｓｎメッキ１４の上に、Ａｕ層を形成する
フローを示す図である。図において、１７は、無電解の
置換型Ａｕメッキである。Embodiment 2. In the first embodiment, the selected Sn
Since the plating 14 is on the outermost surface of the semiconductor laser chip,
It is known that Sn is etched by about 0.3 μm by a stripping solution for removing the selective plating resist pattern 12. Further, since Sn is easily oxidized, an Au layer for protecting Sn is formed on the Sn plating 14 in this embodiment. FIG. 2 is a diagram showing a flow of forming an Au layer on the selective Sn plating 14 formed in the first embodiment. In the figure, 17 is electroless substitutional Au plating.
【００１２】本実施例による半導体レーザ装置の製造方
法を図について説明する。まず、実施例１のフローに従
い、厚み１μｍの選択Ａｕメッキ１３と厚み２．７μｍ
の選択Ｓｎメッキ１４が形成された半導体レーザチップ
１（図２−ａ）に、無電解置換型Ａｕメッキ１７を形成
する（図２−ｂ）。置換型メッキとは、Ｓｎ最表面にＡ
ｕがメッキされるのではなく、Ｓｎを溶かしてその後に
Ａｕが置き換わるメッキ法である。表面が酸化されたＳ
ｎ層においては、通常の電解メッキでは、ＳｎとＡｕ間
の付着力が弱く剥がれやすいため、不安定な工程となる
が、上記の無電解置換型Ａｕメッキによれば、ＳｎとＡ
ｕ間の付着力は強力であり、工程の安定化が図れる。置
換型Ａｕメッキ１７は、厚み０．１μｍ程度であり、非
常に薄いため、長時間放置すると下地のＳｎに浸食され
変色してしまうので、置換型Ａｕメッキ１７上に、さら
に厚み１μｍの電解Ａｕメッキ１３を形成する（図２−
ｃ）。その後、レジスト剥離液にてレジストパターン１
２を除去する（図２−ｄ）。この時、Ｓｎメッキ１４は
Ａｕメッキ１３により保護されているので、レジスト剥
離液にエッチングされることはない。本実施例によれ
ば、Ｓｎメッキ上にＡｕメッキを形成し、酸化やレジス
ト剥離液によるエッチングからＳｎを保護し、Ｓｎの目
減りを防止できるので、Ａｕメッキ量とＳｎメッキ量の
相対値を保つことができ、ＡｕＳｎハンダとしての組成
の安定化が図れ、組立不良が低減できる。A method of manufacturing the semiconductor laser device according to the present embodiment will be described with reference to the drawings. First, according to the flow of Example 1, selective Au plating 13 having a thickness of 1 μm and a thickness of 2.7 μm
The electroless substitution type Au plating 17 is formed on the semiconductor laser chip 1 (FIG. 2-a) on which the selective Sn plating 14 of FIG. Substitution-type plating means A on the outermost surface of Sn.
In this plating method, u is not plated, but Sn is melted and then Au is replaced. Surface oxidized S
In the case of the n layer, the usual electrolytic plating is an unstable process because the adhesive force between Sn and Au is weak and easily peeled off. However, according to the above electroless displacement Au plating, Sn and A
The adhesive force between u is strong and the process can be stabilized. Since the substitutional Au plating 17 has a thickness of about 0.1 μm and is very thin, if it is left for a long time, it is corroded by Sn of the underlying layer and discolors. Therefore, the substitutional Au plating 17 has a thickness of 1 μm. Plating 13 is formed (Fig. 2-
c). After that, using a resist stripper, a resist pattern 1
Remove 2 (Figure 2-d). At this time, since the Sn plating 14 is protected by the Au plating 13, it is not etched by the resist stripping solution. According to the present embodiment, since Au plating is formed on Sn plating to protect Sn from oxidation and etching by the resist stripping liquid and Sn loss can be prevented, the relative value between the Au plating amount and the Sn plating amount is maintained. Therefore, the composition of the AuSn solder can be stabilized, and defective assembly can be reduced.
【００１３】実施例３．図３に、本発明におけるＡｕＳ
ｎハンダ構造を適用したＪ−ｄｏｗｎ組立フローを示
す。図において、１８は、活性層側レーザ電極である。
本実施例による半導体レーザ装置の製造方法を図につい
て説明する。活性層側レーザ電極１８上に、実施例２と
同様に、選択メッキ用レジストパターンにて、厚み２μ
ｍの選択Ｓｎメッキ１４、無電解Ａｕメッキ１７、厚み
２μｍの選択Ａｕメッキ１３を形成し、レジストパター
ンを除去後、へき開により個々のチップに分離する（図
３−ａ）。次に、活性層２側を、厚み１μｍのＡｕ層１
６が形成されているサブマウント３上に載せる（図３−
ｂ）。これを、３４０℃の雰囲気中で、所定の時間処理
すると、ＡｕとＳｎが合金化し、ＡｕＳｎハンダ７とな
る。Ａｕメッキ層はトータル３μｍ、Ｓｎメッキ層は２
μｍであり、Ａｕ＝８０ｗｔ％のＡｕＳｎハンダが形成
される。Embodiment 3. FIG. 3 shows the AuS of the present invention.
The J-down assembling flow which applied the n solder structure is shown. In the figure, 18 is a laser electrode on the active layer side.
A method of manufacturing the semiconductor laser device according to the present embodiment will be described with reference to the drawings. A thickness of 2 μm is formed on the active layer side laser electrode 18 by a selective plating resist pattern as in the second embodiment.
m selective Sn plating 14, electroless Au plating 17, and selective Au plating 13 having a thickness of 2 μm are formed, and after removing the resist pattern, cleavage is performed to separate individual chips (FIG. 3A). Next, the Au layer 1 having a thickness of 1 μm is provided on the active layer 2 side.
6 is mounted on the submount 3 on which the parts 6 are formed (Fig. 3-
b). When this is treated in an atmosphere of 340 ° C. for a predetermined time, Au and Sn are alloyed to form AuSn solder 7. Au plating layer total 3μm, Sn plating layer 2
μm and Au = 80 wt% AuSn solder is formed.
【００１４】本実施例によれば、選択メッキ用レジスト
パターン形成時にＡｕＳｎハンダ面積が制御でき、さら
にメッキ膜厚によってもＡｕＳｎハンダ量が制御できる
ため、それぞれを最適化することによりハンダのまわり
込みが防止でき、Ｊ−ｄｏｗｎ組立の歩留まりを向上さ
せることができる。According to this embodiment, the AuSn solder area can be controlled at the time of forming the resist pattern for selective plating, and the AuSn solder amount can be controlled also by the plating film thickness. This can be prevented and the yield of J-down assembly can be improved.
【００１５】[0015]
【発明の効果】以上のように、この発明によれば、半導
体レーザ装置のへき開部を避けてＡｕ、Ｓｎの選択メッ
キを行い、ＡｕＳｎハンダ材を形成するので、へき開不
良が発生せず、スタック組立が容易に行え、歩留まりを
向上させる効果がある。また、選択メッキによりＡｕＳ
ｎハンダ量が制御できるため、活性層へのハンダのまわ
り込みが防止でき、Ｊ−ｄｏｗｎ組立の歩留まりを向上
させることができる。さらに、Ｓｎメッキ上に無電解置
換型Ａｕメッキを形成し、酸化やレジスト剥離液による
エッチングからＳｎを保護するので、ＡｕＳｎハンダと
しての組成の安定化が図れ、組立不良が低減できる。As described above, according to the present invention, selective plating of Au and Sn is performed while avoiding the cleavage portion of the semiconductor laser device to form the AuSn solder material, so that the cleavage failure does not occur and the stack It is easy to assemble and has an effect of improving yield. In addition, AuS by selective plating
Since the amount of n solder can be controlled, it is possible to prevent the solder from entering the active layer and improve the yield of J-down assembly. Further, since electroless substitution type Au plating is formed on the Sn plating to protect Sn from oxidation and etching by the resist stripping solution, the composition as AuSn solder can be stabilized and defective assembly can be reduced.
【図１】 この発明の一実施例による半導体レーザ装置
のスタック組立のフローを示す断面側面図である。FIG. 1 is a sectional side view showing a flow of stack assembly of a semiconductor laser device according to an embodiment of the present invention.
【図２】 この発明の実施例２による半導体レーザ装置
の製造方法のフローを示す断面側面図である。FIG. 2 is a sectional side view showing a flow of a method for manufacturing a semiconductor laser device according to a second embodiment of the present invention.
【図３】 この発明の実施例３による半導体レーザ装置
のＪ−ｄｏｗｎ組立のフローを示す断面側面図である。FIG. 3 is a sectional side view showing a flow of J-down assembly of a semiconductor laser device according to a third embodiment of the present invention.
【図４】 従来の半導体レーザ装置のＪ−ｄｏｗｎ組立
のフローを示す断面側面図である。FIG. 4 is a sectional side view showing a flow of J-down assembly of a conventional semiconductor laser device.
【図５】 従来の４段のスタック組立による半導体レー
ザ装置を示す断面側面図である。FIG. 5 is a sectional side view showing a semiconductor laser device by a conventional four-stage stack assembly.
【図６】 従来の半導体レーザ装置の実施例を示す断面
側面図である。FIG. 6 is a sectional side view showing an example of a conventional semiconductor laser device.
１ 半導体レーザチップ、２ 活性層、３ サブマウン
ト、４ ＡｕＳｎハンダペレット、５ サブマウント上
のＡｕ層、６ ＡｕＳｎハンダのまわり込み、７ Ａｕ
Ｓｎハンダ、８ 半導体レーザ装置上のＳｎ層、９ サ
ブマウント上のＳｎ層、１０ レーザ電極、１１ 活性
層側選択Ａｕメッキ、１２ 選択メッキ用レジストパタ
ーン、１３ 選択Ａｕメッキ、１４ 選択Ｓｎメッキ、
１５ へき開方向、１６ サブマウント上のＡｕ、１７
無電解置換型Ａｕメッキ、１８ 活性層側レーザ電
極。1 semiconductor laser chip, 2 active layer, 3 submount, 4 AuSn solder pellet, 5 Au layer on submount, 6 AuSn solder wraparound, 7 Au
Sn solder, 8 Sn layer on semiconductor laser device, 9 Sn layer on submount, 10 laser electrode, 11 active layer side selective Au plating, 12 selective plating resist pattern, 13 selective Au plating, 14 selective Sn plating,
15 Cleavage direction, 16 Au on submount, 17
Electroless substitution type Au plating, 18 Active layer side laser electrode.
Claims (4)
域にＡｕ層が選択的にメッキされ、他方の面上にレーザ
電極が形成された複数個の連続した半導体レーザチップ
と、一方の面上にＡｕ層が形成され、上記半導体レーザ
チップを載置するサブマウントとを準備する工程と、 上記レーザ電極上の、ヘき開箇所にレジストパターンを
形成する工程と、 上記レーザ電極上のレジストパターンを除く領域にＳｎ
層を選択的にメッキする工程と、 上記レジストパターンを除去する工程と、 上記複数個の連続した半導体レーザチップをへき開によ
り個々の半導体レーザチップに分離する工程と、 上記サブマウントのＡｕ層が形成された面上に、上記半
導体レーザチップの活性層側を上にして複数個積載する
工程と、 上記サブマウントと上記半導体レーザチップ間、および
上記半導体レーザチッップ間にそれぞれ介在するＡｕ層
とＳｎ層とを溶解してＡｕＳｎ合金層を形成する工程と
を含む工程によってスタック組立を行うことを特徴とす
る半導体レーザ装置の製造方法。1. A plurality of continuous semiconductor laser chips in which an Au layer is selectively plated on a region on the side of an active layer except a cleavage site, and a laser electrode is formed on the other face, and An Au layer is formed on the surface of the substrate and a submount on which the semiconductor laser chip is mounted is prepared; a step of forming a resist pattern at a cleavage position on the laser electrode; Sn in the area excluding the resist pattern
A step of selectively plating a layer, a step of removing the resist pattern, a step of separating the plurality of continuous semiconductor laser chips into individual semiconductor laser chips by cleavage, and an Au layer of the submount is formed. A plurality of stacked semiconductor laser chips with the active layer side facing upward, and Au layers and Sn layers interposed between the submount and the semiconductor laser chips and between the semiconductor laser chips, respectively. A method of manufacturing a semiconductor laser device, characterized in that stack assembly is performed by a step including a step of melting and forming an AuSn alloy layer.
た複数個の連続した半導体レーザチップと、一方の面上
にＡｕ層が形成され、上記半導体レーザチップを載置す
るサブマウントとを準備する工程と、 上記レーザ電極上の、ヘき開箇所にレジストパターンを
形成する工程と、 上記レーザ電極上のレジストパターンを除く領域にＳｎ
層を選択的にメッキする工程と、 上記レジストパターンを除去する工程と、 上記複数個の連続した半導体レーザチップをへき開によ
り個々の半導体レーザチップに分離する工程と、 上記サブマウントのＡｕ層が形成された面上に、上記半
導体レーザチップの活性層側を下にして載置する工程
と、 上記サブマウントと上記半導体レーザチップ間に介在す
るＡｕ層とＳｎ層とを溶解してＡｕＳｎ合金層を形成す
る工程とを含む工程によってＪ−ｄｏｗｎ組立を行うこ
とを特徴とする半導体レーザ装置の製造方法。2. A plurality of continuous semiconductor laser chips having a laser electrode formed on the surface on the active layer side, and a submount on which an Au layer is formed on one surface and on which the semiconductor laser chip is mounted. And a step of forming a resist pattern on the cleaved portion on the laser electrode, and Sn in a region excluding the resist pattern on the laser electrode.
A step of selectively plating a layer, a step of removing the resist pattern, a step of separating the plurality of continuous semiconductor laser chips into individual semiconductor laser chips by cleavage, and an Au layer of the submount is formed. A step of placing the semiconductor laser chip with the active layer side down, and melting the Au layer and the Sn layer interposed between the submount and the semiconductor laser chip to form an AuSn alloy layer. A method for manufacturing a semiconductor laser device, characterized in that J-down assembly is performed by a step including a step of forming.
キする工程を含むことを特徴とする請求項１または請求
項２記載の半導体レーザ装置の製造方法。3. The method for manufacturing a semiconductor laser device according to claim 1, further comprising a step of selectively plating an Au layer as a lower layer of the Sn layer.
てＡｕ層を形成後、上記Ａｕ層の上層に電解メッキにて
Ａｕ層を形成する工程を含むことを特徴とする請求項１
または請求項２記載の半導体レーザ装置の製造方法。4. The method according to claim 1, further comprising the step of forming an Au layer on the Sn layer by electroless displacement plating and then forming an Au layer on the Au layer by electrolytic plating.
Alternatively, the method of manufacturing a semiconductor laser device according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05016095A JP3724834B2 (en) | 1995-03-09 | 1995-03-09 | Manufacturing method of semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05016095A JP3724834B2 (en) | 1995-03-09 | 1995-03-09 | Manufacturing method of semiconductor laser device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250804A true JPH08250804A (en) | 1996-09-27 |
| JP3724834B2 JP3724834B2 (en) | 2005-12-07 |
Family
ID=12851453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05016095A Expired - Fee Related JP3724834B2 (en) | 1995-03-09 | 1995-03-09 | Manufacturing method of semiconductor laser device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724834B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019511A (en) * | 2005-07-05 | 2007-01-25 | Lg Electronics Inc | Light emitting element and its manufacturing method |
| JP2007059760A (en) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | Method of bonding element |
| KR100701193B1 (en) * | 2005-10-19 | 2007-03-29 | 재단법인 포항산업과학연구원 | Fabrication Method of AuSn ductile soldering strips |
| US7781785B2 (en) * | 2002-10-25 | 2010-08-24 | National Chung-Hsing University | Light emitting diode with plated substrate and method for producing the same |
-
1995
- 1995-03-09 JP JP05016095A patent/JP3724834B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781785B2 (en) * | 2002-10-25 | 2010-08-24 | National Chung-Hsing University | Light emitting diode with plated substrate and method for producing the same |
| JP2007019511A (en) * | 2005-07-05 | 2007-01-25 | Lg Electronics Inc | Light emitting element and its manufacturing method |
| JP2007059760A (en) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | Method of bonding element |
| KR100701193B1 (en) * | 2005-10-19 | 2007-03-29 | 재단법인 포항산업과학연구원 | Fabrication Method of AuSn ductile soldering strips |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3724834B2 (en) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008537A (en) | Semiconductor device with heat dissipation metal layer and metal projections | |
| EP0206337B1 (en) | Multilayer wiring substrate with engineering change pads | |
| US7339267B2 (en) | Semiconductor package and method for forming the same | |
| JPH08250804A (en) | Manufacture of semiconductor laser | |
| KR100994567B1 (en) | Semiconductor laser diode and method of manufacturing the same | |
| JPH0936385A (en) | Manufacture of semiconductor device | |
| US6157077A (en) | Semiconductor device with plated heat sink and partially plated side surfaces | |
| CN115101634A (en) | Manufacturing method of micro light-emitting diode display structure and display device | |
| JPH10209506A (en) | Manufacture of semiconductor light emitting element | |
| JP4594070B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP4542508B2 (en) | Vertical light emitting diode and manufacturing method thereof | |
| JP2001044141A (en) | Method for cutting semiconductor substrate | |
| JPH06151583A (en) | Compound semiconductor wafer | |
| JP2823046B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001035854A (en) | Method for formation of film and electrode or wiring | |
| JP7254602B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3797893B2 (en) | Electrode structure of semiconductor element and semiconductor laser element manufactured using the same | |
| JP2606070B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH02253642A (en) | Semiconductor device and manufacture thereof | |
| JPH065606A (en) | Manufacture of semiconductor device | |
| JPH0342505B2 (en) | ||
| JP4104506B2 (en) | Manufacturing method of semiconductor device | |
| JPS6213089A (en) | Assembling method for semiconductor light emitting device | |
| JP2513455B2 (en) | Method for manufacturing semiconductor device | |
| CN117810169A (en) | Chip preparation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |