JP3723389B2 - Active matrix display device - Google Patents
Active matrix display device Download PDFInfo
- Publication number
- JP3723389B2 JP3723389B2 JP30580699A JP30580699A JP3723389B2 JP 3723389 B2 JP3723389 B2 JP 3723389B2 JP 30580699 A JP30580699 A JP 30580699A JP 30580699 A JP30580699 A JP 30580699A JP 3723389 B2 JP3723389 B2 JP 3723389B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- electrode
- auxiliary capacitance
- gate
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は液晶表示装置(Liquid Crystal Di splay;LCD)に関し、特に、薄膜トランジスタ(Thin Film Transistor;TFT)を用いたアクティブマトリクス型で、微細化に適したTFT構造を有する表示装置に関する。
【0002】
【従来の技術】
LCDは2枚の対向する第1の基板と第2の基板との間に液晶を注入してなる表示装置である。第1の基板にはスイッチング素子であるTFTや画素毎に形成された画素電極が配置され、第2の基板には対向電極が配置される。図4は従来のアクティブマトリクス型LCDの第1の基板を示す平面図である。列方向に延在するデータ線51が複数平行に配置され、これに交差し、行方向に延在するゲート線52が複数平行に配置される。データ線51とゲート線52の各交点に対応して、TFT53および画素電極54が配置されている。図4は隣接する行同士が互いにずれて形成されたデルタ配列を示している。
【0003】
TFT53はコンタクト61を介してデータ線51に接続された半導体膜62を有し、この半導体膜62は更にコンタクト63を介して画素電極54に接続されている。半導体膜62はゲート線52と2箇所で交差し、それぞれゲート64、65となっている。
【0004】
ゲート線52に所定の電圧が印加されると、TFT53の半導体膜62のゲート64、65にチャネルが形成されて導通となり、データ線51に印加されたデータ電圧が画素電極54に印加され、これによって生じる電界によって液晶が駆動されてデータ電圧に応じた表示を行う。
【0005】
本明細書では、上述したような、二つのゲートを有するTFT構造をダブルゲートと称する。TFT53をダブルゲートとすることによって、TFTを非導通としたとき、高抵抗なTFTが直列に接続されているので、非導通時に意図せずに漏れて流れる不正な電流、いわゆるオフリーク電流を低減できる効果がある。
【0006】
TFT53は、更にゲート電極66を有する。ゲート電極66は断面的にみるとゲート線52とは半導体膜62を挟んで反対側に形成された導電膜であって、コンタクト67を介してゲート線52に接続され、ゲート64、65に重畳している。
【0007】
本明細書では、このようにTFT53の半導体膜62がゲート線52及びゲート電極66に挟まれている構造をデュアルゲートと称する。ゲート電極66は、ゲート線52に接続されているので、ゲート線52と同電位である。デュアルゲートとすることによって、上下のゲートそれぞれの電界によって半導体膜62にチャネルが形成するため、ゲート電極66を有さない構造のTFTに比較して、導通時の抵抗が小さく、また、バックチャネルの形成を抑止できるためオフリーク電流が低減できる効果がある。
【0008】
半導体膜62は、画素電極54に重畳する容量領域62aを有する。そして、行方向に延在し、画素電極54上で容量領域62aに重畳して広い領域を有する補助容量電極55が配置されている。補助容量電極55は、ゲート線52と同層に形成されており、半導体膜62の容量領域62と補助容量を形成し、画素電極54に印加された電圧を保持する役割を担う。
【0009】
また、以上の構成が形成された第1の基板に対向して配置された第2の基板には、対向電極や、ブラックマトリクスが形成される。対向電極は複数の画素電極に対向して全面に形成されている。ブラックマトリクスは、データ線51と画素電極54との間から光が漏れることを防止するため、又は、TFT53に光が当たってリーク電流が流れることを防止するため、データ線51及びTFT53に対向する領域に形成される遮光性の膜である。ブラックマトリクスは、基板同士の合わせずれ等が生じても光が漏れないように、データ線51よりも6μm程度太く形成される。図4においては、図面の簡略化のためにブラックマトリクスは図示を省略し、その幅をBMとして表記した。
【0010】
図4におけるA−A’線断面図を図5に示す。ガラス基板71上に補助容量電極55が配置され、第1のゲート絶縁膜72を介してTFT53の半導体膜62が配置されている。半導体膜62上に、層間絶縁膜73を介してデータ線51が配置されている。更に平坦化膜74等が形成され、画素電極54が配置され、複数の画素電極54を覆って配向膜75が形成される。更にその上に図示しない液晶、対向基板が配置される。データ線51と画素電極54とは寄生容量を小さくするため、所定の距離d離間して形成される。距離dは、例えば1μm程度である。ブラックマトリクスは、この間隔dからの光の漏出を防止するために、画素電極54とこれに隣接する画素電極54’とに跨って形成されている。
【0011】
さて、近年、デジタルスチルカメラやデジタルビデオカメラのファインダなどのように、携帯電子機器の表示装置としてアクティブマトリクス型表示装置が採用されているが、携帯機器に搭載するために、画素数を維持したまま画面サイズを縮小して微細化する要求がある。
【0012】
【発明が解決しようとする課題】
補助容量の容量値は補助容量電極55と半導体膜62とが重畳する面積に比例する。画素数を維持したまま画面サイズを縮小する場合、単純に相似形で縮小して微細化しただけでは、縮小に伴って補助容量の容量値が不足し、画素電極54に印加した電圧を適正に保持することができなくなってしまう。
【0013】
そこで、画素サイズを縮小しても補助容量の容量を確保しようとすると、補助容量電極55の画素に占める面積の割合が相対的に増加する。しかし、補助容量を形成する補助容量電極55は、例えばクロムなどの金属膜によって形成されているため、補助容量電極55が形成された領域は光を透過しない。従って、画素サイズを縮小しつつ、補助容量の面積を一定にすると、画素の開口率が低下するという問題が生じる。
【0014】
そこで本発明は、補助容量の面積を一定に確保しつつ、より開口率の高い補助容量電極を有するLCDを提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明は、上記の課題を解決するためになされ、行方向に複数配置されるゲート線と、列方向に複数配置されるデータ線と、ゲート線及びデータ線の交点それぞれに対応してマトリクス状に配置された画素電極と、データ線及び画素電極に接続され、ゲート線の一部と交差する半導体膜を有する薄膜トランジスタと、ゲート線と平行な方向に伸び、薄膜トランジスタの半導体膜と対向して補助容量を形成する補助容量電極とを有し、薄膜トランジスタを用いて画素をスイッチングするアクティブマトリクス型表示装置において、補助容量電極及び半導体膜は、データ線に沿って伸びる分岐部をそれぞれ有するアクティブマトリクス型表示装置である。
【0016】
そして、補助容量電極の分岐部は、データ線の少なくとも一部に重畳して配置され、半導体膜の分岐部は、データ線とは重畳せずに配置されている。
【0017】
また、補助容量電極の分岐部端部と隣接する行のゲート線との間の領域に、データ線が太く形成された遮光部が形成され、この遮光部は、ゲート線及び補助容量電極と一部重畳している。
【0018】
【発明の実施の形態】
図1は本発明の第1の実施形態にかかるLCDの平面図である。列方向に延在するデータ線1が複数平行に配置され、これに交差し、行方向に延在するゲート線2が複数平行に配置される。データ線1とゲート線2の各交点に対応して、TFT3および画素電極4が配置されている。
【0019】
第1の基板上にゲート線2及び容量電極21が配置され、絶縁膜を介して半導体膜12が配置されている。更に絶縁膜を介してデータ線1が配置される。データ線1はコンタクト11を介してTFT3の半導体膜12に接続され、さらにコンタクト13を介して画素電極4に接続されている。TFT3はゲート線2と2箇所で交差し、それぞれがゲート14、ゲート15となっている、いわゆるダブルゲート構造である。更に、半導体膜12を挟んでゲート線2と反対側の層に配置されたゲート電極16を有し、ゲート電極16はコンタクト17を介してゲート線2に接続されている、いわゆるデュアルゲート構造である。
【0020】
以上の点は従来のLCDと同様である。本実施形態は、太い実線で示された補助容量電極21及び一点鎖線で示されたTFT3の容量領域12aの形状に特徴を有する。補助容量電極21は、ゲート電極2と同層に形成された、例えばクロムなどの金属よりなる。補助容量電極21は行方向に互いに連結され、点線で示された画素電極4に重畳する領域で、データ線1に沿った列方向に伸びる分岐部21aを有する。半導体膜12の容量領域12aも、TFT3を形成する領域から連続的に、補助容量電極21及び分岐部21aの形状に合わせて、データ線1に沿った列方向に伸びて形成された分岐部12aを有する。
【0021】
補助容量の分岐部12aの先端部21bは、次の行のTFT3’の半導体膜12’と容量領域12aとの短絡を防止するためへこんで形成されており、補助容量電極21も容量領域12aにあわせて同様の形状をしている。
【0022】
本実施形態のように補助容量電極21を形成することによって、補助容量電極の面積を確保しつつ、開口率の低下を最低限に抑えることができる。なぜならば、データ線1の側部は、従来から対向基板にブラックマトリクスが形成されていた領域であり、元々遮光される。そして、ブラックマトリクスは、合わせずれに対応するためにデータ線1よりも太く形成される。従って、データ線1に沿って補助容量電極21を形成することによって、遮光領域を同一箇所に集約することができるので、開口率の低下を最小限に抑えることができる。
【0023】
また、補助容量電極21及び容量領域12aは、データ線1の屈曲部に沿って図面上方に突起部21cを有する。TFT3を遮光するためのブラックマトリクスがBMで示した領域に形成されているので、こちらでも、遮光領域を形成している。TFT3に光が当たると誤動作の原因となる恐れがあるので、TFT3上にはブラックマトリクスが形成されており、このブラックマトリクスと突起部21cが重畳した部分は、上記と同様、容量の面積を拡大しても開口率の低下にはつながらない。
【0024】
図2は、図1のA−A’断面図である。第1の基板31上に補助容量電極21が形成され、その上に絶縁膜32を介して半導体膜12の容量領域12aが形成されている。その上に絶縁膜33を介してデータ線1が形成されている。その上に平坦化性の絶縁膜34を介して画素電極4が形成され、更に配向膜35が形成されている。
【0025】
データ線1と画素電極4との対向面積が拡大すると、ここに容量が生じ、LCDの応答速度が低下するため、データ線1と画素電極4とは所定の距離dだけ離間して形成されている。従来の技術の項で述べたデータ線に沿って形成されるブラックマトリクスは、この隙間から漏れる光を遮光する必要から形成されていた。本実施形態の補助容量電極21は、データ線1の下の領域まで重畳して形成されている。従って、データ線1の図面右側の側部からは光が漏れない。従って、ブラックマトリクスBMは、データ線1の補助容量電極21が形成された側辺には配置する必要が無くなり、隣接画素電極4aの側にだけ配置すれば良い。ブラックマトリクスは対向基板側に形成されるので、図示は省略するが、図中BMで示した領域の対向基板側にブラックマトリクスが配置される。
【0026】
補助容量電極21とデータ線1との間は厚さ方向に0.5μm以上離間することが望ましい。本実施形態においては、補助容量電極21とデータ線1とは、層間絶縁膜32、33によって厚さ方向に0.7μm程度離間されている。そのため、補助容量電極21とデータ線1との間に生じる容量値は小さく、また、補助容量電極21は所定の電圧が印加され続けるため、データ線1と補助容量電極21との間に生じる容量による信号のなまりを低減することができる。なお、本実施形態において、絶縁膜32を0.1μm、絶縁膜33を0.6μmとした。
【0027】
また、データ線1と補助容量電極21との容量も小さいに超したことはないので、データ線1と補助容量電極21とを重畳させる幅は、製造時におけるマスクずれなどの製造上の誤差分だけ重畳させるのが良い。少なくとも製造誤差分だけ重畳させておけば、マスクずれが生じてもデータ線と補助容量電極21との間から光が漏れることはない。また、重畳させる幅を製造誤差分以上にしてもデータ線1と補助容量電極21との容量を不要に大きくするのみである。従って、これらを重畳させる幅は製造誤差分程度とするのがよいのである。重畳させる幅の具体的数値は製造誤差によって異なるが、例えば1μm〜3μm程度重畳させればよく、本実施形態においては、2μm重畳させた。
【0028】
図3は本発明の第2の実施形態を示す平面図である。第1の実施形態と同様の点に関しては、同一番号を付し、説明を省略する。本実施形態は、データ線1が太く形成された遮光領域1aを有する点に特徴がある。補助容量電極21は、データ線2と同一層に形成されることが一般的であるので、補助容量電極21の分岐部21aは、ゲート線2と所定間隔を開けて形成する必要がある。第1の実施形態で説明したように、データ線1の補助容量電極21側に対向する領域にはブラックマトリクスが形成されないため、補助容量電極21の分岐部21aとゲート線2との間隙から漏出する光が問題となる場合がある。もちろん、ここにブラックマトリクスを形成しても良いのだが、ブラックマトリクスは、対向基板側に形成されるため、基板の貼り合わせ誤差が生じ、必要な領域よりも大きめに設計する必要がある。これに対し、本実施形態のように、データ線1に遮光領域1aを形成すれば、基板の貼り合わせ誤差は考慮する必要がなくなり、必要最小限の遮光領域だけで補助容量電極21とゲート線2の間隙からの光漏出を防止することができる。
【0029】
なお、上記実施形態はダブルゲート、デュアルゲート構造のTFTを用いたLCDを例示して説明したが、これに限らず、単一ゲート、単層ゲート構造のTFTを用いてももちろんよい。
【0030】
また、上記実施形態は画素電極4を1/2ずつ行方向にずらしたデルタ配列を例示したが、これに限らず、各画素を直線状に整列させたストライプ配列でももちろんよい。
【0031】
【発明の効果】
以上に述べたように、本発明は、容量電極及び半導体膜は、データ線に沿って伸びる分岐部をそれぞれ有するので、遮光領域を集積でき、画素の開口率を向上することができる。
【0032】
そして、補助容量電極の分岐部は、データ線の少なくとも一部に重畳して配置されているので、データ線と補助容量電極との間から光が漏出することはない。
【0033】
また、半導体膜の分岐部は、データ線とは重畳せずに配置されているので、ここに生じる寄生容量を最小限に抑えることができる。
【0034】
また、補助容量電極の分岐部端部と隣接する行のゲート線との間の領域に、データ線が太く形成された遮光部が形成され、この遮光部は、ゲート線及び補助容量電極と一部重畳しているので、補助容量電極の端部とゲート線との間から光が漏出することがない。
【0035】
ところで、一つの画素が大きい大型の表示装置では、ブラックマトリクスや、補助容量による開口率の低下はさほど問題とならず、一つの画素に対する補助容量の占める面積の割合は、小型の表示装置に比較して低い。従って、本発明は、4インチ型以下、例えば、2インチ型や1.5インチ型などの小型の表示装置や、4インチ型や6インチ型でXGAなどの高精細な表示装置のように、一つの画素が小さい表示装置に適用して最も効果的である。もちろん大型の表示装置においても適用でき、開口率を向上できる。
【図面の簡単な説明】
【図1】第1の実施形態にかかる表示装置の平面図である。
【図2】第1の実施形態にかかる表示装置の断面図である。
【図3】第2の実施形態にかかる表示装置の平面図である。
【図4】従来の表示装置の平面図である。
【図5】従来の表示装置の断面図である。
【符号の説明】
1 データ線、 2 ゲート線、
3 TFT、 4 画素電極、
11,13,17 コンタクト、 12 半導体膜、
14,15 ゲート、 21 補助容量電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display (LCD), and more particularly to an active matrix type TFT using a thin film transistor (TFT) and having a TFT structure suitable for miniaturization.
[0002]
[Prior art]
An LCD is a display device in which liquid crystal is injected between two opposing first and second substrates. A TFT serving as a switching element and a pixel electrode formed for each pixel are arranged on the first substrate, and a counter electrode is arranged on the second substrate. FIG. 4 is a plan view showing a first substrate of a conventional active matrix LCD. A plurality of
[0003]
The TFT 53 has a
[0004]
When a predetermined voltage is applied to the
[0005]
In this specification, the TFT structure having two gates as described above is referred to as a double gate. By making the
[0006]
The TFT 53 further has a
[0007]
In this specification, such a structure in which the
[0008]
The
[0009]
In addition, a counter electrode and a black matrix are formed on the second substrate arranged to face the first substrate having the above structure. The counter electrode is formed on the entire surface so as to face the plurality of pixel electrodes. The black matrix faces the
[0010]
FIG. 5 is a cross-sectional view taken along line AA ′ in FIG. The
[0011]
In recent years, active matrix display devices have been adopted as display devices for portable electronic devices, such as digital still cameras and digital video camera finders, but the number of pixels has been maintained for installation in portable devices. There is a demand for reducing the screen size and making it finer.
[0012]
[Problems to be solved by the invention]
The capacitance value of the auxiliary capacitance is proportional to the area where the
[0013]
Therefore, if an attempt is made to secure the capacity of the auxiliary capacity even if the pixel size is reduced, the proportion of the area occupied by the
[0014]
Accordingly, an object of the present invention is to provide an LCD having an auxiliary capacitance electrode with a higher aperture ratio while ensuring a constant area of the auxiliary capacitance.
[0015]
[Means for Solving the Problems]
The present invention has been made in order to solve the above-described problem, and is formed in a matrix corresponding to each of intersections of gate lines and data lines, a plurality of gate lines arranged in the row direction, a plurality of data lines arranged in the column direction, A thin film transistor having a semiconductor electrode which is connected to the data line and the pixel electrode and intersects with a part of the gate line, and extends in a direction parallel to the gate line and is opposed to the semiconductor film of the thin film transistor. In an active matrix display device having a storage capacitor electrode for forming a capacitor and switching pixels using a thin film transistor, the storage capacitor electrode and the semiconductor film each have a branch portion extending along the data line. Device.
[0016]
The branch portion of the auxiliary capacitance electrode is disposed so as to overlap with at least a part of the data line, and the branch portion of the semiconductor film is disposed so as not to overlap with the data line.
[0017]
In addition, a light-shielding portion with a thick data line is formed in a region between the end of the branch portion of the auxiliary capacitance electrode and the gate line in the adjacent row. The parts are superimposed.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a plan view of an LCD according to the first embodiment of the present invention. A plurality of
[0019]
The
[0020]
The above points are the same as those of the conventional LCD. This embodiment is characterized by the shape of the
[0021]
The
[0022]
By forming the
[0023]
Further, the
[0024]
2 is a cross-sectional view taken along line AA ′ of FIG. The
[0025]
When the facing area between the
[0026]
It is desirable that the
[0027]
In addition, since the capacitance between the
[0028]
FIG. 3 is a plan view showing a second embodiment of the present invention. The same points as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted. The present embodiment is characterized in that the
[0029]
The above embodiment has been described by exemplifying an LCD using a double-gate and dual-gate TFT. However, the present invention is not limited to this, and a single-gate and single-layer TFT may be used.
[0030]
In the above embodiment, the delta arrangement in which the
[0031]
【The invention's effect】
As described above, according to the present invention, since the capacitor electrode and the semiconductor film each have a branch portion extending along the data line, the light shielding regions can be integrated and the aperture ratio of the pixel can be improved.
[0032]
Since the branch portion of the auxiliary capacitance electrode is arranged so as to overlap with at least a part of the data line, light does not leak from between the data line and the auxiliary capacitance electrode.
[0033]
Further, since the branch portion of the semiconductor film is disposed without overlapping with the data line, the parasitic capacitance generated here can be minimized.
[0034]
In addition, a light-shielding portion having a thick data line is formed in a region between the branch portion end of the auxiliary capacitance electrode and the gate line in the adjacent row, and this light-shielding portion is aligned with the gate line and the auxiliary capacitance electrode. Since the portions overlap, light does not leak from between the end of the auxiliary capacitance electrode and the gate line.
[0035]
By the way, in a large display device with one large pixel, the decrease in the aperture ratio due to the black matrix and the auxiliary capacitor is not so much a problem, and the ratio of the area occupied by the auxiliary capacitor to one pixel is compared with a small display device. And low. Therefore, the present invention is a 4-inch type or smaller, for example, a small display device such as a 2-inch type or a 1.5-inch type, or a high-definition display device such as a 4-inch type or a 6-inch type such as an XGA. It is most effective when applied to a display device in which one pixel is small. Of course, the present invention can also be applied to a large display device, and the aperture ratio can be improved.
[Brief description of the drawings]
FIG. 1 is a plan view of a display device according to a first embodiment.
FIG. 2 is a cross-sectional view of the display device according to the first embodiment.
FIG. 3 is a plan view of a display device according to a second embodiment.
FIG. 4 is a plan view of a conventional display device.
FIG. 5 is a cross-sectional view of a conventional display device.
[Explanation of symbols]
1 data line, 2 gate line,
3 TFT, 4 pixel electrode,
11, 13, 17 contact, 12 semiconductor film,
14,15 gate, 21 auxiliary capacitance electrode
Claims (2)
列方向に複数配置されるデータ線と、
前記ゲート線及び前記データ線の交点それぞれに対応してマトリクス状に配置された画素電極と、
前記データ線及び前記画素電極に接続され、前記ゲート線の一部と交差する半導体膜を有する薄膜トランジスタと、
前記ゲート線と平行な方向に伸び、前記薄膜トランジスタの半導体膜と対向して補助容量を形成する補助容量電極とを有し、
前記薄膜トランジスタを用いて前記画素をスイッチングするアクティブマトリクス型表示装置において、
前記補助容量電極及び前記半導体膜は、前記データ線と平行な方向に伸びる分岐部をそれぞれ有し、
前記補助容量電極の分岐部は、前記データ線の少なくとも一部に重畳して配置され、
前記半導体膜の分岐部は、前記データ線とは重畳せずに配置されていることを特徴とするアクティブマトリクス型表示装置。 A plurality of gate lines arranged in the row direction;
A plurality of data lines arranged in the column direction;
Pixel electrodes arranged in a matrix corresponding to the intersections of the gate lines and the data lines;
A thin film transistor having a semiconductor film connected to the data line and the pixel electrode and intersecting a part of the gate line;
An auxiliary capacitance electrode extending in a direction parallel to the gate line and forming an auxiliary capacitance facing the semiconductor film of the thin film transistor;
In an active matrix display device that switches the pixel using the thin film transistor,
The storage capacitor electrode and the semiconductor film, bifurcation and possess respectively extending in the data line direction parallel
A branch portion of the auxiliary capacitance electrode is disposed so as to overlap at least a part of the data line;
An active matrix display device, wherein the branch portion of the semiconductor film is arranged without overlapping with the data line.
前記遮光部は、前記ゲート線及び前記補助容量電極と一部重畳していることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。2. The active matrix display device according to claim 1, wherein the light shielding portion partially overlaps with the gate line and the auxiliary capacitance electrode.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30580699A JP3723389B2 (en) | 1999-10-27 | 1999-10-27 | Active matrix display device |
US09/527,925 US6724443B1 (en) | 1999-03-18 | 2000-03-17 | Active matrix type display device |
TW089104872A TW452669B (en) | 1999-03-18 | 2000-03-17 | Active matrix type display device |
KR10-2000-0013558A KR100400627B1 (en) | 1999-03-18 | 2000-03-17 | Active matrix type display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30580699A JP3723389B2 (en) | 1999-10-27 | 1999-10-27 | Active matrix display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001125139A JP2001125139A (en) | 2001-05-11 |
JP3723389B2 true JP3723389B2 (en) | 2005-12-07 |
Family
ID=17949600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30580699A Expired - Lifetime JP3723389B2 (en) | 1999-03-18 | 1999-10-27 | Active matrix display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723389B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004219991A (en) | 2002-12-27 | 2004-08-05 | Sharp Corp | Substrate for display device and liquid crystal display device having the same |
TWI264590B (en) | 2004-10-28 | 2006-10-21 | Au Optronics Corp | Thin film transistor array and repairing method thereof |
WO2006054386A1 (en) * | 2004-11-17 | 2006-05-26 | Sharp Kabushiki Kaisha | Active matrix substrate and display |
US8797487B2 (en) | 2010-09-10 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
-
1999
- 1999-10-27 JP JP30580699A patent/JP3723389B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001125139A (en) | 2001-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6724443B1 (en) | Active matrix type display device | |
US7259820B2 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
JP5100968B2 (en) | Thin film transistor display panel and liquid crystal display device including the same | |
US5659375A (en) | Active matrix LCD device having two equal coupling capacitances | |
JP4029663B2 (en) | Transflective liquid crystal device and electronic device using the same | |
EP0450941A2 (en) | An active matrix display device | |
US20070211201A1 (en) | Thin film panel | |
US20060157705A1 (en) | Thin film transistor array panel | |
JP2009122253A (en) | Electro-optical device and electronic equipment | |
US6654073B1 (en) | Liquid crystal display having storage capacitance electrodes and method of fabricating the same | |
US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
JP4065645B2 (en) | Active matrix liquid crystal display device | |
JP2000243963A (en) | Thin film transistor and display unit | |
JP4655943B2 (en) | Electro-optical device, manufacturing method thereof, and conductive layer connection structure | |
US8773341B2 (en) | Liquid crystal display device | |
US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
JP3723389B2 (en) | Active matrix display device | |
JP2000284723A (en) | Display device | |
JP2004240053A (en) | Electrooptical device and electronic apparatus | |
JP5481790B2 (en) | Electro-optic device | |
JP4496600B2 (en) | Electro-optical device and projector | |
JP3548063B2 (en) | Active matrix display | |
JP5292738B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
US8064323B2 (en) | Electro-optical device and electronic apparatus | |
JP2001142097A (en) | Liquid crystal display device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3723389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |