JP3722809B2

JP3722809B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP3722809B2
Application number: JP2003150394A
Authority: JP
Inventors: 暁瀬尾; 隆幸松田; 隆広南出
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-06-27
Filing date: 2003-05-28
Publication date: 2005-11-30
Anticipated expiration: 2023-05-28
Also published as: JP2004088074A

Description

【０００１】
【発明の属する技術分野】
本発明は、パッシベーション膜上に形成されたバッファコート膜を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図２０（ａ）〜図２１（ｂ）は、図２２に示すXX-XX 線断面における，従来の半導体装置の製造工程を示す断面図である。また、図２２は、図２１（ｂ）に示す工程におけるウェハの外周領域を、一部をXXII-XXII 線において破断して示す平面図である。
【０００３】
まず、図２０（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ３０２上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド３０４を形成する。ボンディングパッド３０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド３０４を覆うように、ウェハ３０２上に、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ）法によりシリコン窒化膜からなるパッシベーション膜３０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライブライン領域３１０上及びボンディングパッド３０４上のパッシベーション膜３０６に所定の形状の開口部３０６ａ及び３０６ｂを形成する。
【０００４】
次に、図２０（ｂ）に示す工程において、基板上にスピン塗布法により感光剤からなる厚み６μｍ程度のバッファコート膜３０８を形成した後、リソグラフィ法を用いて、バッファコート膜３０８のうちボンディングパッド３０４及びスクライブライン領域３１０上に位置する部分を除去して開口部３０８ａを形成する。この結果、バッファコート膜３０８は、パッシベーション膜３０６のうちボンディングパッド３０４より内側の領域（トランジスタ形成領域）の上に形成される。
【０００５】
次に、図２１（ａ）に示す工程において、バッファコート膜３０８が形成されているウェハ上に、表面保護テープ３１２を、表面保護テープ３１２の裏面に付着した接着糊３２０によって接着する。この接着糊３２０の厚さは１５μｍである。
【０００６】
次に、図２１（ｂ）に示す工程において、表面保護テープ３１２を保護膜としてウェハ３０２の裏面をウェハが所定の厚さに達するまで研磨する。この研磨の時には、研磨剤を液体に分散させてなる研磨液を用いて研磨を行い、発生した切削屑は研磨液とともに排出される。
【０００７】
その後、表面保護テープ３１２を除去した後、ウェハ３０２のスクライブライン領域３１０をスクライブし、ウェハを各チップごとに分離して、半導体装置を組み立てる。
【０００８】
【特許文献１】
特開平１１−８７２８２号公報（要約書）
【特許文献２】
特開２０００−２０１４４２号公報（要約書）
【特許文献３】
特開２００２−２２０５７号公報（要約書）
【０００９】
【発明が解決しようとする課題】
しかしながら、上述のような従来の半導体装置の製造方法では、研磨液が裏面研磨工程において発生する切削屑を含んだ状態でウェハの外周領域のボンディングパッド表面に付着して、半導体装置の組立歩留まりを低下させるという問題があることがわかった。本発明者は、種々の検討の結果、以下のような作用によって、半導体装置の組立歩留まりが低下することを突き止めた。
【００１０】
図２１（ｂ）に示すように、バッファコート膜３０８に設けた開口部３０８ａ領域におけるウェハ３０２と接着糊３２０との間に隙間が存在している。このため、図２２に示すように、裏面研磨工程で発生する切削屑を含んだ液体が、ウェハ３０２の周辺部の矢印の浸入方向３１６から開口部３０８ａの隙間に沿ってウェハ３０２の中央部に向かって浸入し、ボンディングパッド３０４の表面に付着すると考えられる。
【００１１】
本発明の目的は、裏面研磨工程において用いられる研磨液がウェハの周辺部から侵入することに起因するボンディングパッドの汚染を防止し得る，ボンディングの信頼性の高い半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体素子，配線層が形成されているウェハの上方に、ボンディングパッド，パッシベーション膜，バッファコート膜を形成した後、接着用部材を用いてウェハに表面保護テープを接着させてから、ウェハの裏面を研磨する方法において、ウェハのスクライブラインを含むバッファコートの開口部から研磨液が内部に侵入するのを防ぐ手段を講じたものである。
【００１３】
その具体的方法として、以下の方法がある。
【００１４】
バッファコート膜の開口部をウェハの外周領域まで広げることにより、接着用部材によって、ウェハの外周領域におけるスクライブラインを含むバッファコートの開口部が塞がれるので、裏面研磨工程において研磨液が内方に侵入するのが阻止される。
【００１５】
バッファコート膜のうちウェハの外周領域上に位置する部分を薄くする方法によっても、ウェハの外周領域におけるスクライブラインを含むバッファコートの開口部が塞がれるか、或いは、ほとんど塞がれた状態になるので、裏面研磨工程において研磨液が内方に侵入するのが阻止される。
【００１６】
接着用部材として厚さの大きい接着糊を用いる方法によっても、ウェハの外周領域におけるスクライブラインを含むバッファコートの開口部が塞がれるか、或いは、ほとんど塞がれた状態になるので、裏面研磨工程において研磨液が内方に侵入するのが阻止される。
【００１７】
研磨液として粘性の大きいものを用いる方法によっても、裏面研磨工程において研磨液が内方に侵入するのが阻止される。
【００１８】
バッファコート膜に、チップ領域同士の間を接続する連結部を残して開口部を形成する構造又は方法によっても、ウェハの外周領域におけるスクライブラインを含むバッファコートの開口部が途中で塞がれるので、裏面研磨工程において研磨液が内方に侵入するのが阻止される。
【００１９】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜図２（ｂ）は、図３に示すI-I 線断面における，第１の実施形態の半導体装置の製造工程を示す断面図である。また、図３は、図２（ｂ）に示す工程におけるウェハの外周領域を、一部をIII-III 線において破断して示す平面図である。
【００２０】
まず、図１（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ２０２（半導体基板）上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド２０４を形成する。ボンディングパッド２０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド２０４を覆うように、ウェハ２０２上に、ＣＶＤ（Chemical Vapor Deposition ）法によりシリコン窒化膜からなるパッシベーション膜２０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、パッシベーション膜２０６に、ウェハのスクライブライン領域の上方に位置する領域を含む開口部２０６ａと、ボンディングパッド２０６の一部の上方に位置する領域を含む開口部２０６ｂとを形成する。
【００２１】
次に、図１（ｂ）に示す工程において、基板上の全面にスピン塗布法により、ポジ型感光剤であるポリベンズオキサゾール（ＰＢＯ）からなる厚さ６μｍ程度のバッファコート膜２０８を形成した後、リソグラフィ法を用いて、バッファコート膜２０８のうちボンディングパッド２０４及びスクライブライン領域２１０上に位置する各部分を除去して開口部２０８ａを形成する。また、バッファコート膜２０８のうち，図３に示すウェハ２０２の端から３ｍｍまでの外周領域２１８上に位置する部分をも除去する。この結果、バッファコート膜２０８は、外周領域２１８には全く存在せず、かつ、パッシベーション膜２０６のうちボンディングパッド２０４より内側の領域（トランジスタ形成領域）の上に形成される。この外周領域２１８上に位置する部分の除去のタイミングと除去方法とについては、種々のバリエ−ションがあるので、後に詳しく説明する。
【００２２】
次に、図２（ａ）に示す工程において、バッファコート膜２０８が形成されたウェハ上に、表面保護テープ２１２を表面保護テープ２１２の裏面に付着した接着糊２２０によって接着する。この接着糊２２０の厚さは１５μｍである。
【００２３】
次に、図２（ｂ）に示す工程において、表面保護テープ２１２を保護膜としてウェハ２０２の裏面をウェハが所定の厚さに達するまで研磨する。この研磨の時には、研磨剤を液体に分散させてなる研磨液を用いて研磨を行い、発生した切削屑は研磨液とともに排出される。
【００２４】
その後、表面保護テープ２１２を除去した後、ウェハ２０２のスクライブライン領域２１０をスクライブし、ウェハを各チップごとに分離して、半導体装置を組み立てる。
【００２５】
この第１の実施形態の半導体装置の製造方法によると、バッファコート膜２０８のうち外周領域２１８上に位置する部分を除去することにより、図３に示すように、外周領域２１８において、表面保護テープ２１２をパッシベーション膜２０６とスクライブライン領域２１０とに接着糊２２０によって隙間無く接着させることができる。したがって、図２（ｂ）に示す工程（裏面研磨工程）で使用する研磨液がバッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）に毛管現象によって浸入しようとするのを防止することができる。よって、ウェハ２０２のボンディングパッド２０４に切削屑を含んだ研磨液が接触することに起因する汚染を防止することができる。
【００２６】
−外周領域の除去方法の第１の具体例−
図１９（ａ）は、水銀ランプを用いてバッファコート膜２０８の外周領域２１８上に位置する部分を除去する，第１の具体例に係る方法を示す斜視図である。図１９（ａ）に示すように、ウェハステージにウェハを取り付けてウェハを回転させながら、バッファコート膜２０８の外周領域２１８上に位置する部分に光を照射する（露光する）。この露光のタイミングには、以下のバリエーションがある。
【００２７】
ポジ型感光剤を用いてバッファコート膜２０８を形成する場合、以下の手順が可能である。
【００２８】
第１の手順では、感光剤を塗布し、塗布後ベークを行なった後、開口部２０８ａを形成するためのパターン露光を行なう。その後、図１９（ａ）に示す外周領域露光を行なった後に、露光後ベークを行ない、その後、現像後ベークを行なう。
【００２９】
第２の手順では、感光剤を塗布し、塗布後ベークを行なった後、図１９（ａ）に示す外周領域露光を行なう。その後、開口部１０８ａを形成するためのパターン露光を行なった後に、露光後ベークを行ない、その後、現像後ベークを行なう。
【００３０】
一般的には、第１，第２の手順のうち第２の手順が好ましい。その理由は、露光と露光後ベークとの間の時間間隔はできるだけ短いことが好ましいが、外周領域よりは内部領域の方が重要であるために、内部領域の露光をできるだけ露光後ベークの直前に行なうことが好ましいからである。
【００３１】
−外周領域の除去方法の第２の具体例−
図１９（ｂ）は、シンナーを用いてバッファコート膜２０８の外周領域２１８上に位置する部分を除去する第２の具体例に係る方法を示す斜視図である。図１９（ｂ）に示すように、ウェハステージにウェハを取り付けてウェハを回転させながら、バッファコート膜２０８の外周領域２１８上に位置する部分にシンナーを滴下する。感光剤を塗布し、塗布後ベークを行なった後であれば、シンナーを滴下するタイミングは、いつでもよい。
【００３２】
−外周領域の除去方法のその他の例−
感光剤以外の材料を用いてバッファコート膜２０８を形成することも技術的には可能である。その場合には、図１９（ｂ）に示すような態様により、当該材料のエッチング剤をウェハの作用させればよい。
【００３３】
また、第３の実施形態において説明するように、おけるバッファコート膜の塗布後，露光前に、ウェハの外周領域２０８に窒素または空気を吹き付けることにより、バッファコート膜２０８のうち外周領域２１８上に位置する部分を除去することができる。
【００３４】
（第２の実施形態）
図４（ａ）〜図５（ｂ）は、図６に示すIV-IV 線断面における，第２の実施形態の半導体装置の製造工程を示す断面図である。また、図６は、図５（ｂ）に示す工程におけるウェハの外周領域を、一部をVI-VI 線において破断して示す平面図である。
【００３５】
まず、図４（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ２０２上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド２０４を形成する。ボンディングパッド２０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド２０４を覆うように、ウェハ２０２上に、ＣＶＤ（Chemical Vapor Deposition ）法によりシリコン窒化膜からなるパッシベーション膜２０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、パッシベーション膜２０６に、ウェハのスクライブライン領域の上方に位置する領域を含む開口部２０６ａと、ボンディングパッド２０６の一部の上方に位置する領域を含む開口部２０６ｂとを形成する。
【００３６】
次に、図４（ｂ）に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなる厚さ６μｍ程度のバッファコート膜２０８を形成した後、リソグラフィ法を用いて、バッファコート膜２０８のうちボンディングパッド２０４及びスクライブライン領域２１０上に位置する各部分を除去して開口部２０８ａを形成する。また、図６に示すように、バッファコート膜２０８のうちウェハ２０２の端から３ｍｍまでの外周領域２１８上に位置する部分を除去する。このバッファコート膜２０８の外周領域２１８上に位置する部分の除去は、ポジ型感光剤を用いる場合には、露光によりパターンをウェハ２０２上に転写する際に外周領域２１８全体を露光し、バッファコート膜２０８を感光させることにより行なわれる。
【００３７】
この結果、バッファコート膜２０８は、少なくとも一部が外周領域２１８上に位置するようなチップ領域には全く存在せず、かつ、パッシベーション膜２０６のうちボンディングパッド２０４より内側の領域（トランジスタ形成領域）の上に形成される。
【００３８】
次に、図５（ａ）に示す工程において、バッファコート膜２０８が形成されたウェハ上に、表面保護テープ２１２を表面保護テープ２１２の裏面に付着した接着糊２２０によって接着する。この接着糊２２０の厚さは１５μｍである。
【００３９】
次に、図５（ｂ）に示す工程において、表面保護テープ２１２を保護膜としてウェハ２０２の裏面をウェハが所定の厚さに達するまで研磨する。この研磨の時には、研磨剤を液体に分散させてなる研磨液を用いて研磨を行い、発生した切削屑は研磨液とともに排出される。
【００４０】
その後、表面保護テープ２１２を除去した後、ウェハ２０２のスクライブライン領域２１０をスクライブし、ウェハを各チップごとに分離して、半導体装置を組み立てる。
【００４１】
この第２の実施形態の半導体装置の製造方法によると、バッファコート膜２０８のうち，外周領域２１８にかかるチップ領域上のバッファコート膜２０８を除去することにより、図６に示すように、外周領域２１８において、表面保護テープ２１２をパッシベーション膜２０６とスクライブライン領域２１０とに接着糊２２０によって隙間無く接着させることができる。したがって、図５（ｂ）に示す工程（裏面研磨工程）で使用する研磨液がバッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）に毛管現象によって浸入しようとするのを防止することができる。よって、ウェハ２０２のボンディングパッド２０４に切削屑を含んだ研磨液が接触することに起因する汚染を防止することができる。
【００４２】
（第３の実施形態）
図７（ａ）〜図８（ｂ）は、図９に示すVII-VII 線断面における，第３の実施形態の半導体装置の製造工程を示す断面図である。また、図９は、図８（ｂ）に示す工程におけるウェハの外周領域を、一部をIX-IX 線において破断して示す平面図である。
【００４３】
まず、図７（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ２０２上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド２０４を形成する。ボンディングパッド２０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド２０４を覆うように、ウェハ２０２上に、ＣＶＤ（Chemical Vapor Deposition ）法によりシリコン窒化膜からなるパッシベーション膜２０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、パッシベーション膜２０６に、ウェハのスクライブライン領域の上方に位置する領域を含む開口部２０６ａと、ボンディングパッド２０６の一部の上方に位置する領域を含む開口部２０６ｂとを形成する。
【００４４】
次に、図７（ｂ）に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなる厚さ６μｍ程度のバッファコート膜２０８を形成した後、リソグラフィ法を用いて、バッファコート膜２０８のうちボンディングパッド２０４及びスクライブライン領域２１０上に位置する各部分を除去して開口部２０８ａを形成する。その際、感光剤を塗布した後、露光前に、バッファコート膜２０８のうちウェハ２０２の端から３ｍｍまでの外周領域２１８上に位置する部分に窒素または空気を吹き付けることにより、図９に示すように、バッファコート膜２０８の一部を厚さ３μｍ以下の薄肉部２０８ｂとする。
【００４５】
次に、図８（ａ）に示す工程において、バッファコート膜２０８が形成されたウェハ上に、表面保護テープ２１２を表面保護テープ２１２の裏面に付着した接着糊２２０によって接着する。この接着糊２２０の厚さは１５μｍである。
【００４６】
次に、図８（ｂ）に示す工程において、表面保護テープ２１２を保護膜としてウェハ２０２の裏面をウェハが所定の厚さに達するまで研磨する。この研磨の時には、研磨剤を液体に分散させてなる研磨液を用いて研磨を行い、発生した切削屑は研磨液とともに排出される。
【００４７】
その後、表面保護テープ２１２を除去した後、ウェハ２０２のスクライブライン領域２１０をスクライブし、ウェハを各チップごとに分離して、半導体装置を組み立てる。
【００４８】
この第３の実施形態の半導体装置の製造方法によると、バッファコート膜の塗布後露光前に、窒素または空気を吹き付けることにより、バッファコート膜２０８のうち外周領域２１８上に位置する部分（薄肉部２０８ｂ）を他の部分の厚さ６μｍよりも薄い３μｍとしたので、図８（ｂ）及び図９に示すように、外周領域２１８において、表面保護テープ２１２をパッシベーション膜２０６とスクライブライン領域２１０とに接着糊２２０によって隙間無く接着させることができる。したがって、図８（ｂ）に示す工程（裏面研磨工程）で使用する研磨液がバッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）に毛管現象によって浸入しようとするのを防止することができる。よって、ウェハ２０２のボンディングパッド２０４に切削屑を含んだ研磨液が接触することに起因する汚染を防止することができる。
【００４９】
なお、第３の実施形態では、バッファコート膜２０８のうち外周領域２１８上に位置する部分（薄肉部２０８ｂ）の膜厚を３μｍ以下としたが、第１の実施形態のその他の具体例において説明したように、バッファコート膜の塗布後露光前に、窒素または空気を吹き付けることにより、バッファコート膜２０８のうち外周領域２１８上に位置する部分を完全に除去することも可能である。
【００５０】
また、感光剤を用いる場合感光剤以外の材料を用いる場合のいずれにおいても、研磨によってバッファコート膜２０８のうち外周領域２１８上に位置する部分を薄くしてもよい。
【００５１】
（第４の実施形態）
図１０（ａ）〜図１１（ｂ）は、図１２に示すX-X 線断面における，第４の実施形態の半導体装置の製造工程を示す断面図である。また、図１２は、図１１（ｂ）に示す工程におけるウェハの外周領域を、一部をXII-XII 線において破断して示す平面図である。
【００５２】
まず、図１０（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ２０２上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド２０４を形成する。ボンディングパッド２０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド２０４を覆うように、ウェハ２０２上に、ＣＶＤ（Chemical Vapor Deposition ）法によりシリコン窒化膜からなるパッシベーション膜２０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、パッシベーション膜２０６に、ウェハのスクライブライン領域の上方に位置する領域を含む開口部２０６ａと、ボンディングパッド２０６の一部の上方に位置する領域を含む開口部２０６ｂとを形成する。
【００５３】
次に、図１０（ｂ）に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなる厚さ６μｍ程度のバッファコート膜２０８を形成した後、リソグラフィ法を用いて、バッファコート膜２０８のうちボンディングパッド２０４及びスクライブライン領域２１０上に位置する各部分を除去して開口部２０８ａを形成する。
【００５４】
次に、図１１（ａ）に示す工程において、バッファコート膜２０８が形成されたウェハ上に、表面保護テープ２１２を表面保護テープ２１２の裏面に付着した接着糊２２０によって接着する。この接着糊２２０の厚さは１５μｍである。
【００５５】
次に、図１１（ｂ）に示す工程において、表面保護テープ２１２を保護膜としてウェハ２０２の裏面をウェハ２０２が所定の厚さに達するまで研磨する。この研磨の時には、研磨剤を粘度が４ｍｍ² ／ｓｅｃの液体に分散させてなる研磨液を用いて研磨を行い、発生した切削屑は研磨液とともに排出される。この研磨液はポリエチレングリコールを純水に加えたものを使用している。
【００５６】
その後、表面保護テープ２１２を除去した後、ウェハ２０２のスクライブライン領域２１０をスクライブし、ウェハ２０２を各チップごとに分離して、半導体装置を組み立てる。
【００５７】
図１９（ｂ）に示す従来の半導体装置の裏面研磨工程においては、粘度が１ｍｍ² ／ｓｅｃの純水を用いて研磨液を調整していたため、図２０に示すように、この研磨液が侵入方向３１６からウェハ３０２のスクライブライン３１０上とボンディングパッド３０４まで侵入することに起因する汚染があった。
【００５８】
しかしながら、この第４の実施形態の半導体装置の製造方法では、裏面研磨工程における研磨液として、純水又は純水にポリエチレングリコールを加えたもの，又はポリエチレングリコールを用いているので、研磨液の粘度を４ｍｍ² ／ｓｅｃ程度まで高めることができる。したがって、図１１（ｂ）に示す工程（裏面研磨工程）で、バッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）において表面保護テープ２１２の接着糊２２０がウェハに密着していなくても、使用する研磨液がバッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）に毛管現象によって浸入しようとするのを防止することができる。よって、ウェハ２０２のボンディングパッド２０４に切削屑を含んだ研磨液が接触することに起因する汚染を防止することができる。
【００５９】
なお、第４の実施形態の効果を発揮するためには、裏面研磨工程で使用する研磨液の粘度は、３ｍｍ² ／ｓｅｃ以上で１０ｍｍ² ／ｓｅｃ以下であればよい。
【００６０】
（第５の実施形態）
図１３（ａ）〜図１４（ｂ）は、図１５に示すXIII-XIII 線断面における，第５の実施形態の半導体装置の製造工程を示す断面図である。また、図１５は、図１４（ｂ）に示す工程におけるウェハの外周領域を、一部をXV-XV 線において破断して示す平面図である。
【００６１】
まず、図１３（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ２０２上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド２０４を形成する。ボンディングパッド２０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド２０４を覆うように、ウェハ２０２上に、ＣＶＤ（Chemical Vapor Deposition ）法によりシリコン窒化膜からなるパッシベーション膜２０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、パッシベーション膜２０６に、ウェハのスクライブライン領域の上方に位置する領域を含む開口部２０６ａと、ボンディングパッド２０６の一部の上方に位置する領域を含む開口部２０６ｂとを形成する。
【００６２】
次に、図１３（ｂ）に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなる厚さ６μｍ程度のバッファコート膜２０８を形成した後、リソグラフィ法を用いて、バッファコート膜２０８のうちボンディングパッド２０４及びスクライブライン領域２１０上に位置する各部分を除去して開口部２０８ａを形成する。このとき、図１５に示すように、隣り合うチップ上のバッファコート膜２０８のパターンの一部をつなげるように連結部２０８ｃを形成する。この隣り合うチップ領域をつなげる連結部２０８ｃは、図１５に示すように、各チップの四隅をつなげるように形成することが望ましい。これにより、次の工程で、バッファコート膜２０８の開口部２０８ａ（スクライブライン）を確実に封鎖することができるからである。
【００６３】
次に、図１４（ａ）に示す工程において、バッファコート膜２０８が形成されたウェハ上に、表面保護テープ２１２を表面保護テープ２１２の裏面に付着した接着糊２２０によって接着する。この接着糊２２０の厚さは１５μｍである。
【００６４】
次に、図１４（ｂ）に示す工程において、表面保護テープ２１２を保護膜としてウェハ２０２の裏面をウェハ２０２が所定の厚さに達するまで研磨する。
【００６５】
この第５の実施形態の半導体装置の製造方法によると、隣り合うチップ領域のバッファコート膜２０８同士が連結部２０８ｃでつながっている。したがって、図１４（ｂ）に示す工程（裏面研磨工程）で、研磨液がバッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）に毛管現象によって浸入しようとするのを防止することができる。よって、ウェハ２０２のボンディングパッド２０４に切削屑を含んだ研磨液が接触することに起因する汚染を防止することができる。
【００６６】
（第６の実施形態）
図１６（ａ）〜図１７（ｂ）は、図１８に示すXVI-XVI 線断面における，第６の実施形態の半導体装置の製造工程を示す断面図である。また、図１８は、図１７（ｂ）に示す工程におけるウェハの外周領域を、一部をXVIII-XVIII 線において破断して示す平面図である。
【００６７】
まず、図１６（ａ）に示す工程において、トランジスタ等の半導体素子（図示せず）やその上方の多層配線層（図示せず）が形成されているウェハ２０２上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて、導電膜をパターニングすることによりボンディングパッド２０４を形成する。ボンディングパッド２０４は、下方の半導体素子に配線，プラグなどを介して接続されている。次に、このボンディングパッド２０４を覆うように、ウェハ２０２上に、ＣＶＤ（Chemical Vapor Deposition ）法によりシリコン窒化膜からなるパッシベーション膜２０６を堆積した後、リソグラフィ法およびドライエッチング法を用いて、パッシベーション膜２０６に、ウェハのスクライブライン領域の上方に位置する領域を含む開口部２０６ａと、ボンディングパッド２０６の一部の上方に位置する領域を含む開口部２０６ｂとを形成する。
【００６８】
次に、図１６（ｂ）に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなる厚さ６μｍ程度のバッファコート膜２０８を形成した後、リソグラフィ法を用いて、バッファコート膜２０８のうちボンディングパッド２０４及びスクライブライン領域２１０上に位置する各部分を除去して開口部２０８ａを形成する。
【００６９】
次に、図１７（ａ）に示す工程において、バッファコート膜２０８が形成されたウェハ上に、表面保護テープ２１２を表面保護テープ２１２の裏面に付着した接着糊２２１によって接着する。この接着糊２２１の厚さは３０μｍである。
【００７０】
次に、図１７（ｂ）に示す工程において、表面保護テープ２１２を保護膜としてウェハ２０２の裏面をウェハ２０２が所定の厚さに達するまで研磨する。
【００７１】
この第６の実施形態の半導体装置の製造方法によると、従来１５μｍしかなかった接着糊の厚さを３０μｍとすることで、図１７（ｂ）に示すように、バッファコート膜２０８の開口部２０８ａにおいて、ウェハ２０２と表面保護テープ膜２１２との間を接着糊２２１で埋めることができる。したがって、図１４（ｂ）に示す工程（裏面研磨工程）で、研磨液がバッファコート膜２０８の開口部２０８ａ（スクライブライン領域２１０）に毛管現象によって浸入しようとするのを防止することができる。よって、ウェハ２０２のボンディングパッド２０４に切削屑を含んだ研磨液が接触することに起因する汚染を防止することができる。
【００７２】
なお、第６の実施形態では、表面保護テープ２１２の接着糊２２１の厚さを３０μｍとしたが、２０μｍ以上５０μｍ以下であればよい。
【００７３】
また、他の方法として、ウェハ２０２上のスクライブライン領域２１０のパターンに対応する領域の表面保護テープ２１２の接着糊２２１の厚さを２０μｍ以上５０μｍ以下とし、他の領域の接着糊の厚さを１５μｍとしても良い。このようにウェハ２０２上に形成されているスクライブライン領域２１０（凹部）に対応する箇所だけ接着糊２２１の厚さを大きくすることで、ウェハ２０２と表面保護テープ２１２とを両者の間に隙間を生じさせることなく、接着することができる。
【００７４】
また、第１の実施形態〜第６の実施形態では、ポジ型感光剤であるポリベンズオキサゾール（ＰＢＯ）を用いてバッファコート膜２０８を形成したが、ＰＢＯ以外の有機樹脂を用いてバッファコート膜２０８を形成してもよい。
【００７５】
なお、上記第１，第２，第３，の実施形態〜第６の実施形態においては、外周領域２１８をウェハ２０２の端から３ｍｍの範囲としたが、外周領域２１８がウェハの端から２ｍｍ以上で１０ｍｍ以下の範囲であれば、各実施形態の効果を発揮することができる。
【００７６】
【発明の効果】
本発明によれば、表面保護テープの貼付性の向上、裏面研磨時に使用する液体の高粘度化、バッファコート膜パターンの改善のいずれかを行うことによって、研磨屑がボンディングパッド表面に付着することを防止し、ボンディングの信頼性を向上することができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は、図３に示すI-I 線断面における，第１の実施形態の半導体装置の製造工程の前半部分を示す断面図である。
【図２】（ａ），（ｂ）は、図３に示すI-I 線断面における，第１の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
【図３】図２（ｂ）に示す工程におけるウェハの外周領域を、一部をIII-III 線において破断して示す平面図である。
【図４】（ａ），（ｂ）は、図６に示すIV-IV 線断面における，第２の実施形態の半導体装置の製造工程の前半部分を示す断面図である。
【図５】（ａ），（ｂ）は、図６に示すIV-IV 線断面における，第２の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
【図６】図５（ｂ）に示す工程におけるウェハの外周領域を、一部をVI-VI 線において破断して示す平面図である。
【図７】（ａ），（ｂ）は、図９に示すVII-VII 線断面における，第３の実施形態の半導体装置の製造工程の前半部分を示す断面図である。
【図８】（ａ），（ｂ）は、図９に示すVII-VII 線断面における，第３の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
【図９】図８（ｂ）に示す工程におけるウェハの外周領域を、一部をIX-IX 線において破断して示す平面図である。
【図１０】（ａ），（ｂ）は、図１２に示すX-X 線断面における，第４の実施形態の半導体装置の製造工程の前半部分を示す断面図である。
【図１１】（ａ），（ｂ）は、図１２に示すX-X 線断面における，第４の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
【図１２】図１１（ｂ）に示す工程におけるウェハの外周領域を、一部をXII-XII 線において破断して示す平面図である。
【図１３】（ａ），（ｂ）は、図１５に示すXIII-XIII 線断面における，第５の実施形態の半導体装置の製造工程の前半部分を示す断面図である。
【図１４】（ａ），（ｂ）は、図１５に示すXIII-XIII 線断面における，第５の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
【図１５】図１４（ｂ）に示す工程におけるウェハの外周領域を、一部をXV-XV 線において破断して示す平面図である。
【図１６】（ａ），（ｂ）は、図１８に示すXVI-XVI 線断面における，第６の実施形態の半導体装置の製造工程の前半部分を示す断面図である。
【図１７】（ａ），（ｂ）は、図１８に示すXVI-XVI 線断面における，第６の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
【図１８】図１７（ｂ）に示す工程におけるウェハの外周領域を、一部をXVIII-XVIII 線において破断して示す平面図である。
【図１９】（ａ），（ｂ）は、バッファコート膜の外周領域上に位置する部分を除去する，第１，第２の具体例に係る方法を示す斜視図である。
【図２０】（ａ），（ｂ）は、図２２に示すXX-XX 線断面における，従来の半導体装置の製造工程の前半部分を示す断面図である。
【図２１】（ａ），（ｂ）は、図２２に示すXX-XX 線断面における，従来の半導体装置の製造工程の後半部分を示す断面図である。
【図２２】図２１（ｂ）に示す工程におけるウェハの外周領域を、一部をXXII-XXII 線において破断して示す平面図である。
【符号の説明】
２０２ウェハ
２０４ボンディングパッド
２０６パッシベーション膜
２０６ａ開口部
２０６ｂ開口部
２０８バッファコート膜
２０８ａ開口部
２０８ｂ薄肉部
２０８ｃ連結部
２１０スクライブライン領域
２１２表面保護テープ
２１４研磨液
２１６液体の浸入方向
２１８外周領域
２２０接着糊
２２１接着糊[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a buffer coat film formed on a passivation film and a method for manufacturing the same.
[0002]
[Prior art]
20 (a) to 21 (b) are cross-sectional views showing a manufacturing process of a conventional semiconductor device taken along the line XX-XX shown in FIG. FIG. 22 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG. 21B, broken away along the line XXII-XXII.
[0003]
First, in the step shown in FIG. 20A, an aluminum alloy is formed on a wafer 302 on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed, for example, by sputtering. After the conductive film made of a film is deposited, the bonding pad 304 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 304 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 306 made of a silicon nitride film is deposited on the wafer 302 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 304, and then a scribe line is formed using a lithography method and a dry etching method. Openings 306 a and 306 b having a predetermined shape are formed in the passivation film 306 over the region 310 and the bonding pad 304.
[0004]
Next, in the step shown in FIG. 20B, after a buffer coating film 308 made of a photosensitive agent having a thickness of about 6 μm is formed on the substrate by spin coating, bonding of the buffer coating film 308 is performed using the lithography method. A portion located on the pad 304 and the scribe line region 310 is removed to form an opening 308a. As a result, the buffer coat film 308 is formed on a region (transistor formation region) inside the bonding pad 304 in the passivation film 306.
[0005]
Next, in the step shown in FIG. 21A, the surface protection tape 312 is bonded onto the wafer on which the buffer coat film 308 is formed by the adhesive paste 320 attached to the back surface of the surface protection tape 312. The thickness of the adhesive paste 320 is 15 μm.
[0006]
Next, in the step shown in FIG. 21B, the back surface of the wafer 302 is polished using the surface protection tape 312 as a protective film until the wafer reaches a predetermined thickness. At the time of this polishing, polishing is performed using a polishing liquid in which an abrasive is dispersed in a liquid, and the generated cutting waste is discharged together with the polishing liquid.
[0007]
Thereafter, after removing the surface protection tape 312, the scribe line region 310 of the wafer 302 is scribed, and the wafer is separated into chips to assemble a semiconductor device.
[0008]
[Patent Document 1]
JP 11-87282 A (abstract)
[Patent Document 2]
JP 2000-201442 A (Abstract)
[Patent Document 3]
Japanese Patent Laid-Open No. 2002-22057 (Abstract)
[0009]
[Problems to be solved by the invention]
However, in the conventional method of manufacturing a semiconductor device as described above, the polishing liquid adheres to the bonding pad surface in the outer peripheral region of the wafer in a state including the cutting waste generated in the back surface polishing step, thereby reducing the assembly yield of the semiconductor device. It turns out that there is a problem of lowering. As a result of various studies, the present inventor has found that the assembly yield of the semiconductor device is reduced by the following actions.
[0010]
As shown in FIG. 21B, there is a gap between the wafer 302 and the adhesive paste 320 in the region of the opening 308 a provided in the buffer coat film 308. For this reason, as shown in FIG. 22, the liquid containing the cutting waste generated in the back surface polishing process enters the central portion of the wafer 302 along the gap between the opening portion 308 a from the penetration direction 316 of the arrow in the peripheral portion of the wafer 302. It is thought that it penetrates toward the surface and adheres to the surface of the bonding pad 304.
[0011]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device with high bonding reliability and a method for manufacturing the same, which can prevent the contamination of the bonding pad caused by the polishing liquid used in the back surface polishing step entering from the peripheral portion of the wafer. There is.
[0012]
[Means for Solving the Problems]
According to the method of manufacturing a semiconductor device of the present invention, a bonding pad, a passivation film, and a buffer coat film are formed on a wafer on which a semiconductor element and a wiring layer are formed, and then a surface protection tape is applied to the wafer using an adhesive member. In the method of polishing the back surface of the wafer after bonding, a means for preventing the polishing liquid from entering the inside from the opening of the buffer coat including the scribe line of the wafer is provided.
[0013]
Specific methods include the following methods.
[0014]
By expanding the opening of the buffer coat film to the outer peripheral area of the wafer, the bonding member closes the opening of the buffer coat including the scribe line in the outer peripheral area of the wafer. Intrusion is prevented.
[0015]
Even by a method of thinning the portion of the buffer coat film located on the outer peripheral area of the wafer, the opening of the buffer coat including the scribe line in the outer peripheral area of the wafer is blocked or almost closed. Therefore, the polishing liquid is prevented from entering inward in the back surface polishing step.
[0016]
Even with a method using a thick adhesive paste as the bonding member, the opening of the buffer coat including the scribe line in the outer peripheral region of the wafer is blocked or almost closed, so that the back surface polishing The polishing liquid is prevented from entering inward in the process.
[0017]
The method using a highly viscous polishing liquid also prevents the polishing liquid from entering inward in the back surface polishing step.
[0018]
The buffer coat opening including the scribe line in the outer peripheral region of the wafer is blocked in the middle even by a structure or method in which an opening is formed in the buffer coat film by leaving a connecting portion connecting the chip regions. The polishing liquid is prevented from entering inward in the back surface polishing step.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1A to FIG. 2B are cross-sectional views showing the manufacturing process of the semiconductor device of the first embodiment, taken along the line II shown in FIG. FIG. 3 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG.
[0020]
First, in the step shown in FIG. 1A, for example, sputtering is performed on a wafer 202 (semiconductor substrate) on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed. After depositing a conductive film made of an aluminum alloy film by the method, the bonding pad 204 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 204 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 206 made of a silicon nitride film is deposited on the wafer 202 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 204, and then a passivation film is formed using a lithography method and a dry etching method. In 206, an opening 206a including a region located above the scribe line region of the wafer and an opening 206b including a region located above a part of the bonding pad 206 are formed.
[0021]
Next, in the step shown in FIG. 1B, after a buffer coating film 208 made of polybenzoxazole (PBO), which is a positive photosensitive agent, is formed on the entire surface of the substrate by spin coating, the thickness is about 6 μm. Then, using the lithography method, portions of the buffer coat film 208 located on the bonding pad 204 and the scribe line region 210 are removed to form an opening 208a. Further, a portion of the buffer coat film 208 located on the outer peripheral region 218 from the end of the wafer 202 shown in FIG. 3 to 3 mm is also removed. As a result, the buffer coat film 208 does not exist at all in the outer peripheral region 218 and is formed on a region (transistor formation region) inside the bonding pad 204 in the passivation film 206. The removal timing and removal method of the portion located on the outer peripheral region 218 have various variations and will be described in detail later.
[0022]
Next, in the step shown in FIG. 2A, the surface protection tape 212 is bonded to the wafer on which the buffer coat film 208 is formed by the adhesive paste 220 attached to the back surface of the surface protection tape 212. The thickness of the adhesive paste 220 is 15 μm.
[0023]
Next, in the step shown in FIG. 2B, the back surface of the wafer 202 is polished using the surface protection tape 212 as a protective film until the wafer reaches a predetermined thickness. At the time of this polishing, polishing is performed using a polishing liquid in which an abrasive is dispersed in a liquid, and the generated cutting waste is discharged together with the polishing liquid.
[0024]
Thereafter, after removing the surface protection tape 212, the scribe line region 210 of the wafer 202 is scribed, the wafer is separated into chips, and a semiconductor device is assembled.
[0025]
According to the manufacturing method of the semiconductor device of the first embodiment, the portion of the buffer coat film 208 located on the outer peripheral region 218 is removed, so that the surface protective tape is formed in the outer peripheral region 218 as shown in FIG. 212 can be adhered to the passivation film 206 and the scribe line region 210 without any gap by the adhesive paste 220. Therefore, it is possible to prevent the polishing liquid used in the step (back surface polishing step) shown in FIG. 2B from entering the opening 208a (scribe line region 210) of the buffer coat film 208 by capillary action. . Therefore, contamination caused by the contact of the polishing liquid containing cutting waste with the bonding pad 204 of the wafer 202 can be prevented.
[0026]
-First specific example of the outer peripheral region removal method-
FIG. 19A is a perspective view showing a method according to the first specific example in which a portion located on the outer peripheral region 218 of the buffer coat film 208 is removed using a mercury lamp. As shown in FIG. 19A, light is irradiated (exposed) to a portion located on the outer peripheral region 218 of the buffer coat film 208 while the wafer is mounted on the wafer stage and rotated. There are the following variations in the timing of this exposure.
[0027]
When the buffer coat film 208 is formed using a positive photosensitive agent, the following procedure is possible.
[0028]
In the first procedure, a photosensitizing agent is applied, post-application baking is performed, and then pattern exposure for forming the opening 208a is performed. Then, after the outer peripheral area exposure shown in FIG. 19A is performed, post-exposure baking is performed, and then post-development baking is performed.
[0029]
In the second procedure, a photosensitive agent is applied, post-application baking is performed, and then outer peripheral area exposure shown in FIG. 19A is performed. Thereafter, after performing pattern exposure to form the opening 108a, post-exposure baking is performed, and then post-development baking is performed.
[0030]
In general, the second procedure is preferable among the first and second procedures. The reason is that the time interval between exposure and post-exposure bake is preferably as short as possible, but the inner area is more important than the outer peripheral area, so the exposure of the inner area is performed as much as possible immediately before the post-exposure bake. It is because it is preferable to carry out.
[0031]
-Second specific example of the outer peripheral region removal method-
FIG. 19B is a perspective view showing a method according to a second specific example in which a portion located on the outer peripheral region 218 of the buffer coat film 208 is removed using thinner. As shown in FIG. 19B, thinner is dropped on a portion of the buffer coat film 208 located on the outer peripheral region 218 while the wafer is attached to the wafer stage and rotated. As long as the photosensitive agent is applied and then baked after application, the timing of adding the thinner may be anytime.
[0032]
-Other examples of the outer area removal method-
It is technically possible to form the buffer coat film 208 using a material other than the photosensitive agent. In that case, an etching agent of the material may be allowed to act on the wafer in a manner as shown in FIG.
[0033]
Further, as described in the third embodiment, after application of the buffer coat film and before exposure in the third embodiment, nitrogen or air is blown onto the outer peripheral area 208 of the wafer, so that the buffer coat film 208 is exposed on the outer peripheral area 218. The located part can be removed.
[0034]
(Second Embodiment)
4A to 5B are cross-sectional views showing the manufacturing process of the semiconductor device of the second embodiment, taken along the line IV-IV shown in FIG. FIG. 6 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG.
[0035]
First, in the step shown in FIG. 4A, an aluminum alloy is formed on a wafer 202 on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed by, for example, sputtering. After depositing a conductive film made of a film, the bonding pad 204 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 204 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 206 made of a silicon nitride film is deposited on the wafer 202 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 204, and then a passivation film is formed using a lithography method and a dry etching method. In 206, an opening 206a including a region located above the scribe line region of the wafer and an opening 206b including a region located above a part of the bonding pad 206 are formed.
[0036]
Next, in the step shown in FIG. 4B, a buffer coating film 208 made of a positive photosensitive agent and having a thickness of about 6 μm is formed on the entire surface of the substrate by spin coating, and then the buffer coating is formed by lithography. Each portion of the film 208 located on the bonding pad 204 and the scribe line region 210 is removed to form an opening 208a. Further, as shown in FIG. 6, a portion of the buffer coat film 208 located on the outer peripheral region 218 from the end of the wafer 202 to 3 mm is removed. When the positive photosensitive agent is used, the portion of the buffer coat film 208 located on the outer peripheral area 218 is removed by exposing the entire outer peripheral area 218 when transferring the pattern onto the wafer 202 by exposure. This is done by exposing the film 208 to light.
[0037]
As a result, the buffer coat film 208 does not exist at all in the chip region where at least a part is located on the outer peripheral region 218, and the region inside the bonding pad 204 (transistor formation region) in the passivation film 206. Formed on.
[0038]
Next, in the step shown in FIG. 5A, the surface protection tape 212 is adhered to the wafer on which the buffer coat film 208 is formed by the adhesive paste 220 attached to the back surface of the surface protection tape 212. The thickness of the adhesive paste 220 is 15 μm.
[0039]
Next, in the step shown in FIG. 5B, the back surface of the wafer 202 is polished using the surface protection tape 212 as a protective film until the wafer reaches a predetermined thickness. At the time of this polishing, polishing is performed using a polishing liquid in which an abrasive is dispersed in a liquid, and the generated cutting waste is discharged together with the polishing liquid.
[0040]
Thereafter, after removing the surface protection tape 212, the scribe line region 210 of the wafer 202 is scribed, the wafer is separated into chips, and a semiconductor device is assembled.
[0041]
According to the method of manufacturing the semiconductor device of the second embodiment, by removing the buffer coat film 208 on the chip region over the outer peripheral region 218 from the buffer coat film 208, as shown in FIG. In 218, the surface protection tape 212 can be adhered to the passivation film 206 and the scribe line region 210 without any gap by the adhesive paste 220. Therefore, it is possible to prevent the polishing liquid used in the step (back surface polishing step) shown in FIG. 5B from entering the opening 208a (scribe line region 210) of the buffer coat film 208 by capillary action. . Therefore, contamination caused by the contact of the polishing liquid containing cutting waste with the bonding pad 204 of the wafer 202 can be prevented.
[0042]
(Third embodiment)
FIG. 7A to FIG. 8B are cross-sectional views showing the manufacturing process of the semiconductor device of the third embodiment, taken along the line VII-VII shown in FIG. Further, FIG. 9 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG.
[0043]
First, in the process shown in FIG. 7A, an aluminum alloy is formed on a wafer 202 on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed, for example, by sputtering. After depositing a conductive film made of a film, the bonding pad 204 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 204 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 206 made of a silicon nitride film is deposited on the wafer 202 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 204, and then a passivation film is formed using a lithography method and a dry etching method. In 206, an opening 206a including a region located above the scribe line region of the wafer and an opening 206b including a region located above a part of the bonding pad 206 are formed.
[0044]
Next, in the step shown in FIG. 7B, after a buffer coating film 208 made of a positive photosensitive agent and having a thickness of about 6 μm is formed on the entire surface of the substrate by spin coating, the buffer coating film is formed by lithography. Each portion of the film 208 located on the bonding pad 204 and the scribe line region 210 is removed to form an opening 208a. At that time, after applying the photosensitive agent and before exposure, nitrogen or air is blown onto a portion of the buffer coat film 208 located on the outer peripheral region 218 from the edge of the wafer 202 to 3 mm as shown in FIG. In addition, a part of the buffer coat film 208 is a thin portion 208b having a thickness of 3 μm or less.
[0045]
Next, in the step shown in FIG. 8A, the surface protection tape 212 is adhered to the wafer on which the buffer coat film 208 is formed by the adhesive paste 220 attached to the back surface of the surface protection tape 212. The thickness of the adhesive paste 220 is 15 μm.
[0046]
Next, in the step shown in FIG. 8B, the back surface of the wafer 202 is polished using the surface protection tape 212 as a protective film until the wafer reaches a predetermined thickness. At the time of this polishing, polishing is performed using a polishing liquid in which an abrasive is dispersed in a liquid, and the generated cutting waste is discharged together with the polishing liquid.
[0047]
Thereafter, after removing the surface protection tape 212, the scribe line region 210 of the wafer 202 is scribed, the wafer is separated into chips, and a semiconductor device is assembled.
[0048]
According to the method of manufacturing the semiconductor device of the third embodiment, a portion (thin wall portion) located on the outer peripheral region 218 of the buffer coat film 208 is blown by blowing nitrogen or air before exposure after application of the buffer coat film. 208b) is set to 3 μm, which is thinner than the thickness of 6 μm at other portions. Therefore, as shown in FIG. 8B and FIG. 9, the surface protection tape 212 is formed on the passivation film 206, the scribe line region 210, and the outer peripheral region 218. Can be adhered without gaps by the adhesive paste 220. Therefore, it is possible to prevent the polishing liquid used in the step shown in FIG. 8B (back surface polishing step) from entering the opening 208a (scribe line region 210) of the buffer coat film 208 by capillary action. . Therefore, contamination caused by the contact of the polishing liquid containing cutting waste with the bonding pad 204 of the wafer 202 can be prevented.
[0049]
In the third embodiment, the film thickness of the portion (thin wall portion 208b) located on the outer peripheral region 218 in the buffer coat film 208 is set to 3 μm or less, but will be described in other specific examples of the first embodiment. As described above, it is possible to completely remove the portion of the buffer coat film 208 located on the outer peripheral region 218 by blowing nitrogen or air before the exposure after the application of the buffer coat film.
[0050]
Further, in any case where a photosensitive agent is used or a material other than the photosensitive agent is used, a portion of the buffer coat film 208 positioned on the outer peripheral region 218 may be thinned by polishing.
[0051]
(Fourth embodiment)
FIG. 10A to FIG. 11B are cross-sectional views showing the manufacturing process of the semiconductor device of the fourth embodiment on the XX line cross section shown in FIG. FIG. 12 is a plan view showing the outer peripheral region of the wafer in the step shown in FIG. 11B with a part broken away along the line XII-XII.
[0052]
First, in the process shown in FIG. 10A, an aluminum alloy is formed on a wafer 202 on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed by, for example, sputtering. After depositing a conductive film made of a film, the bonding pad 204 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 204 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 206 made of a silicon nitride film is deposited on the wafer 202 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 204, and then a passivation film is formed using a lithography method and a dry etching method. In 206, an opening 206a including a region located above the scribe line region of the wafer and an opening 206b including a region located above a part of the bonding pad 206 are formed.
[0053]
Next, in the step shown in FIG. 10B, after a buffer coating film 208 made of a positive photosensitive agent and having a thickness of about 6 μm is formed on the entire surface of the substrate by spin coating, the buffer coating film is formed by lithography. Each portion of the film 208 located on the bonding pad 204 and the scribe line region 210 is removed to form an opening 208a.
[0054]
Next, in the step shown in FIG. 11A, the surface protection tape 212 is bonded to the wafer on which the buffer coat film 208 is formed by the adhesive paste 220 attached to the back surface of the surface protection tape 212. The thickness of the adhesive paste 220 is 15 μm.
[0055]
Next, in the step shown in FIG. 11B, the back surface of the wafer 202 is polished until the wafer 202 reaches a predetermined thickness using the surface protection tape 212 as a protective film. At the time of this polishing, the viscosity of the abrasive is 4 mm ² Polishing is performed using a polishing liquid dispersed in a / sec liquid, and the generated cutting waste is discharged together with the polishing liquid. This polishing liquid uses polyethylene glycol added to pure water.
[0056]
Thereafter, after removing the surface protection tape 212, the scribe line region 210 of the wafer 202 is scribed, and the wafer 202 is separated for each chip to assemble a semiconductor device.
[0057]
In the backside polishing process of the conventional semiconductor device shown in FIG. 19B, the viscosity is 1 mm. ² Since the polishing liquid was adjusted using pure water of / sec, as shown in FIG. 20, contamination caused by the polishing liquid entering the scribe line 310 of the wafer 302 and the bonding pad 304 from the penetration direction 316. was there.
[0058]
However, in the manufacturing method of the semiconductor device according to the fourth embodiment, since the polishing liquid in the back surface polishing step is pure water, pure water added with polyethylene glycol, or polyethylene glycol, the viscosity of the polishing liquid is used. 4mm ² / Sec. Therefore, in the step shown in FIG. 11B (back surface polishing step), even if the adhesive paste 220 of the surface protection tape 212 is not in close contact with the wafer in the opening 208a (scribe line region 210) of the buffer coat film 208, It is possible to prevent the polishing liquid to be used from entering the opening 208a (scribe line region 210) of the buffer coat film 208 by capillary action. Therefore, contamination caused by the contact of the polishing liquid containing cutting waste with the bonding pad 204 of the wafer 202 can be prevented.
[0059]
In order to exert the effect of the fourth embodiment, the viscosity of the polishing liquid used in the back surface polishing step is 3 mm. ² / Mm over 10mm ² / Sec or less.
[0060]
(Fifth embodiment)
FIG. 13A to FIG. 14B are cross-sectional views showing the manufacturing process of the semiconductor device of the fifth embodiment in the XIII-XIII line cross section shown in FIG. FIG. 15 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG. 14B, broken away along the line XV-XV.
[0061]
First, in the process shown in FIG. 13A, an aluminum alloy is formed on a wafer 202 on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed by, for example, sputtering. After depositing a conductive film made of a film, the bonding pad 204 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 204 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 206 made of a silicon nitride film is deposited on the wafer 202 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 204, and then a passivation film is formed using a lithography method and a dry etching method. In 206, an opening 206a including a region located above the scribe line region of the wafer and an opening 206b including a region located above a part of the bonding pad 206 are formed.
[0062]
Next, in the step shown in FIG. 13B, after a buffer coating film 208 made of a positive photosensitive agent having a thickness of about 6 μm is formed on the entire surface of the substrate by a spin coating method, the buffer coating film is formed using a lithography method. Each portion of the film 208 located on the bonding pad 204 and the scribe line region 210 is removed to form an opening 208a. At this time, as shown in FIG. 15, the connecting portion 208c is formed so as to connect a part of the pattern of the buffer coat film 208 on the adjacent chip. As shown in FIG. 15, the connecting portion 208c that connects adjacent chip regions is preferably formed so as to connect the four corners of each chip. This is because the opening 208a (scribe line) of the buffer coat film 208 can be surely sealed in the next step.
[0063]
Next, in the step shown in FIG. 14A, the surface protection tape 212 is bonded to the wafer on which the buffer coat film 208 is formed by the adhesive paste 220 attached to the back surface of the surface protection tape 212. The thickness of the adhesive paste 220 is 15 μm.
[0064]
Next, in the step shown in FIG. 14B, the back surface of the wafer 202 is polished until the wafer 202 reaches a predetermined thickness using the surface protection tape 212 as a protective film.
[0065]
According to the manufacturing method of the semiconductor device of the fifth embodiment, the buffer coat films 208 in the adjacent chip regions are connected by the connecting portion 208c. Therefore, it is possible to prevent the polishing liquid from entering the opening 208a (scribe line region 210) of the buffer coat film 208 by capillary action in the step shown in FIG. 14B (back surface polishing step). Therefore, contamination caused by the contact of the polishing liquid containing cutting waste with the bonding pad 204 of the wafer 202 can be prevented.
[0066]
(Sixth embodiment)
FIG. 16A to FIG. 17B are cross-sectional views showing the manufacturing process of the semiconductor device of the sixth embodiment in the XVI-XVI line cross section shown in FIG. FIG. 18 is a plan view showing the outer peripheral region of the wafer in the step shown in FIG. 17B with a part broken away along the line XVIII-XVIII.
[0067]
First, in the process shown in FIG. 16A, an aluminum alloy is formed on a wafer 202 on which a semiconductor element such as a transistor (not shown) and a multilayer wiring layer (not shown) thereabove are formed, for example, by sputtering. After depositing a conductive film made of a film, the bonding pad 204 is formed by patterning the conductive film using a lithography method and a dry etching method. The bonding pad 204 is connected to the lower semiconductor element via a wiring, a plug, or the like. Next, a passivation film 206 made of a silicon nitride film is deposited on the wafer 202 by a CVD (Chemical Vapor Deposition) method so as to cover the bonding pad 204, and then a passivation film is formed using a lithography method and a dry etching method. In 206, an opening 206a including a region located above the scribe line region of the wafer and an opening 206b including a region located above a part of the bonding pad 206 are formed.
[0068]
Next, in the step shown in FIG. 16B, a buffer coating film 208 made of a positive photosensitive agent and having a thickness of about 6 μm is formed on the entire surface of the substrate by spin coating, and then the buffer coating is formed by lithography. Each portion of the film 208 located on the bonding pad 204 and the scribe line region 210 is removed to form an opening 208a.
[0069]
Next, in the step shown in FIG. 17A, the surface protection tape 212 is bonded to the wafer on which the buffer coat film 208 is formed by the adhesive paste 221 attached to the back surface of the surface protection tape 212. The thickness of the adhesive paste 221 is 30 μm.
[0070]
Next, in the step shown in FIG. 17B, the back surface of the wafer 202 is polished using the surface protection tape 212 as a protective film until the wafer 202 reaches a predetermined thickness.
[0071]
According to the method of manufacturing the semiconductor device of the sixth embodiment, by setting the thickness of the adhesive paste, which has conventionally been only 15 μm, to 30 μm, the opening 208 a of the buffer coat film 208 is formed as shown in FIG. In this case, the gap between the wafer 202 and the surface protection tape film 212 can be filled with the adhesive paste 221. Accordingly, it is possible to prevent the polishing liquid from entering the opening 208a (scribe line region 210) of the buffer coat film 208 by capillary action in the step shown in FIG. 14B (back surface polishing step). Therefore, contamination caused by the contact of the polishing liquid containing cutting waste with the bonding pad 204 of the wafer 202 can be prevented.
[0072]
In the sixth embodiment, the thickness of the adhesive paste 221 of the surface protection tape 212 is 30 μm, but it may be 20 μm or more and 50 μm or less.
[0073]
As another method, the thickness of the adhesive paste 221 of the surface protection tape 212 in the region corresponding to the pattern of the scribe line region 210 on the wafer 202 is set to 20 μm or more and 50 μm or less, and the thickness of the adhesive paste in other regions is set. It is good also as 15 micrometers. In this way, by increasing the thickness of the adhesive paste 221 only at the portion corresponding to the scribe line region 210 (concave portion) formed on the wafer 202, a gap is formed between the wafer 202 and the surface protection tape 212. It can be bonded without causing it.
[0074]
In the first to sixth embodiments, the buffer coat film 208 is formed using polybenzoxazole (PBO) which is a positive photosensitive agent. However, the buffer coat film is formed using an organic resin other than PBO. 208 may be formed.
[0075]
In the first, second, third to sixth embodiments, the outer peripheral region 218 is set to a range of 3 mm from the end of the wafer 202. However, the outer peripheral region 218 is 2 mm or more from the end of the wafer. If it is the range of 10 mm or less, the effect of each embodiment can be exhibited.
[0076]
【The invention's effect】
According to the present invention, polishing scraps adhere to the bonding pad surface by either improving the adhesiveness of the surface protection tape, increasing the viscosity of the liquid used during back surface polishing, or improving the buffer coat film pattern. Can be prevented and the reliability of bonding can be improved.
[Brief description of the drawings]
FIGS. 1A and 1B are cross-sectional views showing the first half of the manufacturing process of the semiconductor device of the first embodiment, taken along the line II in FIG.
FIGS. 2A and 2B are cross-sectional views showing the latter half of the manufacturing process of the semiconductor device of the first embodiment, taken along the line II in FIG.
FIG. 3 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG.
4A and 4B are cross-sectional views showing the first half of the manufacturing process of the semiconductor device of the second embodiment, taken along the line IV-IV shown in FIG.
FIGS. 5A and 5B are cross-sectional views showing the latter half of the manufacturing process of the semiconductor device of the second embodiment, taken along the line IV-IV shown in FIG.
FIG. 6 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG.
7A and 7B are cross-sectional views showing the first half of the manufacturing process of the semiconductor device of the third embodiment, taken along the line VII-VII shown in FIG.
8A and 8B are cross-sectional views showing the latter half of the manufacturing process of the semiconductor device of the third embodiment, taken along the line VII-VII shown in FIG. 9;
FIG. 9 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG.
FIGS. 10A and 10B are cross-sectional views showing the first half of the manufacturing process of the semiconductor device of the fourth embodiment in the cross section taken along line XX shown in FIG.
FIGS. 11A and 11B are cross-sectional views showing the latter half of the manufacturing process of the semiconductor device of the fourth embodiment, taken along the line XX shown in FIG.
12 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG. 11B, broken away along the line XII-XII.
13A and 13B are cross-sectional views showing the first half of the manufacturing process of the semiconductor device of the fifth embodiment in the XIII-XIII line cross section shown in FIG.
14A and 14B are cross-sectional views showing the latter half of the manufacturing process of the semiconductor device of the fifth embodiment in the XIII-XIII line cross section shown in FIG.
FIG. 15 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG. 14B, broken away along line XV-XV.
FIGS. 16A and 16B are cross-sectional views showing the first half of the manufacturing process of the semiconductor device of the sixth embodiment in the XVI-XVI line cross section shown in FIG. 18;
FIGS. 17A and 17B are cross-sectional views showing the latter half of the manufacturing process of the semiconductor device of the sixth embodiment in the XVI-XVI line cross section shown in FIG. 18; FIGS.
FIG. 18 is a plan view showing a part of the outer peripheral region of the wafer in the step shown in FIG. 17B, broken away along the line XVIII-XVIII.
FIGS. 19A and 19B are perspective views showing methods according to first and second specific examples for removing a portion located on the outer peripheral region of the buffer coat film. FIGS.
20 (a) and 20 (b) are cross-sectional views showing the first half of the manufacturing process of a conventional semiconductor device, taken along the line XX-XX shown in FIG.
FIGS. 21A and 21B are cross-sectional views showing the latter half of the manufacturing process of the conventional semiconductor device, taken along the line XX-XX shown in FIG.
FIG. 22 is a plan view showing a part of the outer peripheral area of the wafer in the step shown in FIG. 21B, broken away along line XXII-XXII.
[Explanation of symbols]
202 wafers
204 Bonding pad
206 Passivation film
206a opening
206b opening
208 Buffer coat film
208a opening
208b Thin section
208c connecting part
210 Scribe line area
212 Surface protection tape
214 Polishing liquid
216 Liquid penetration direction
218 Peripheral area
220 Adhesive glue
221 Adhesive glue

Claims

A step (a) of forming a bonding pad above a wafer on which a semiconductor element and a wiring layer are formed;
After the step (a), a step (b) of forming a passivation film having an opening including a region located above a part of the bonding pad;
A step (c) of depositing a buffer coat film covering a part of the passivation film after the step (b);
Forming an opening in the buffer coat film including an outer peripheral region within a certain distance from the outer periphery of the wafer, a scribe line region, and each region located above a part of the bonding pad (d )When,
After the step (d), a step (e) of bonding a surface protection tape to the wafer using an adhesive member;
A method for manufacturing a semiconductor device, comprising a step (f) of polishing the back surface of the wafer after the step (e).

In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), the buffer coat film is formed using a positive photosensitive agent,
The step (d) includes a process of exposing a portion of the buffer coat film located on the outer peripheral region of the wafer.

In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), the buffer coat film is formed using a positive photosensitive agent,
The step (d) includes a process of exposing a portion of the buffer coat film located on the entire chip region related to the outer peripheral region of the wafer.

In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), the buffer coat film is formed using an organic resin,
The step (d) includes a process of selectively removing a portion of the buffer coat film located on the outer peripheral region of the wafer with a solvent.

In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), the buffer coat film is formed using an organic resin,
The step (d) is a method for manufacturing a semiconductor device, including a process of blowing a gas to a portion of the buffer coat film located on the outer peripheral region of the wafer before the buffer coat film is cured.

A step (a) of forming a bonding pad above a wafer on which a semiconductor element and a wiring layer are formed;
After the step (a), a step (b) of forming a passivation film having an opening including a region located above a part of the bonding pad;
A step (c) of depositing a buffer coat film covering a part of the passivation film after the step (b);
In the buffer coat film, an opening including each region located above the scribe line region and a part of the bonding pad is formed, and the buffer coat film is within a certain distance from the outer periphery of the wafer. A step (d) of reducing the thickness of a portion located on a certain outer peripheral region;
After the step (d), a step (e) of bonding a surface protection tape to the wafer using an adhesive member;
A method for manufacturing a semiconductor device, comprising a step (f) of polishing the back surface of the wafer after the step (e).

The method of manufacturing a semiconductor device according to claim 6.
In the step (d), the thickness of a portion of the buffer coat film located on the outer peripheral region is reduced to 3 μm or less.