JP3718354B2

JP3718354B2 - Dry etching method

Info

Publication number: JP3718354B2
Application number: JP31791498A
Authority: JP
Inventors: 亮小林; 定之神保; 圭服部; 大晃吉森; 幹男野中; 真武藤; 優葛西; 利康小野田
Original assignee: Toshiba Corp; Shibaura Mechatronics Corp
Current assignee: Toshiba Corp; Shibaura Mechatronics Corp
Priority date: 1998-11-09
Filing date: 1998-11-09
Publication date: 2005-11-24
Anticipated expiration: 2018-11-09
Also published as: JP2000150643A

Description

【０００１】
【発明の属する技術分野】
本発明は、ドライエッチング方法に係り、とくに半導体基板上の導電層に達する接続孔以外の層間絶縁膜上に形成されたチタン系バリアメタル膜とタングステン系金属膜とをエッチング除去して接続孔内に接続用金属を埋め込み形成する方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の製造において、半導体基板上の抵抗層や下層配線などの導電層に達する層間絶縁膜の接続孔内に接続用金属膜を埋め込み形成する場合、以下のような工程で形成される。まず、導電層を含む半導体基板上に層間絶縁膜を形成し、次に所定のパターンを有するフォトレジスト等のマスクを用いてこの層間絶縁膜をドライエッチング方法などによりエッチングして導電層に達する接続孔を形成する。その後バリアメタルと呼ばれるチタン膜とチタン化合物膜の複合膜又はチタン化合物膜などをスパッタリングなどにより接続孔内及び層間絶縁膜上に成膜させる。さらにタングステン膜をＣＶＤ(Chemical Vapour Deposition)方法などにより接続孔内を埋め込むように層間絶縁膜上に成膜させる。そこで次に、接続孔内以外のタングステン膜とバリアメタル膜を除去することによりバリアメタル膜とタングステン膜からなる金属膜を接続孔に埋め込むことができる。この技術としてケミカルドライエッチング（ＣＤＥ;Chemical Dry Etching)方法が知られており、これの方法により接続孔内以外のタングステン膜を除去し、その後、ＣＭＰ(Chemical Mechanical Polishing) 法により層間絶縁膜上のバリアメタル膜をＣＭＰポリッシング除去する２段階方式によっている。
【０００３】
【発明が解決しようとする課題】
従来の方法で用いられるＣＭＰ法では層間絶縁膜にスクラッチと呼ばれる傷が付くことがあった。一方、ＲＩＥ法では、プラズマ中で生成された荷電粒子が自己バイアスで加速されて、被エッチング膜に入射する為、被エッチング膜の下地にイオン打ち込みによる汚染や結晶の乱れによるダメージが生じるという問題点がある。このような従来の方法では、ＲＩＥ法であってもＣＤＥ法であってもバリアメタル膜が残るので、さらにＣＭＰ法などにより残りを除去する工程を経なければ金属膜の埋め込み工程を完了させることはできなかった。
本発明は、このような事情によりなされたものであり、半導体基板の層間絶縁膜に接続孔を形成し、バリアメタル膜の上に設けられた金属膜を形成した後、接続孔以外のバリヤメタル膜及び金属膜を接続孔中心部の合わせ目の拡大がないように１つの工程でエッチング除去することにより接続孔内部に金属膜を埋め込むドライエッチング方法を提供する。
【０００４】
【課題を解決するための手段】
本発明は、半導体基板の層間絶縁膜をエッチングして接続孔を形成し、この接続孔内部及び層間絶縁膜上に少なくとも２層以上からなる金属膜を形成した後、接続孔以外の金属膜をエッチング除去することにより接続孔内部に金属孔を埋め込むドライエッチング方法において、反応性ガスとして、フッ素原子を含むガスと、酸素原子を含むガスとを混合したガスを用いて接続孔以外の金属膜を各層とも実質的に同じエッチング速度でエッチングすることを特徴としている。
本発明によれば、反応性ガスとしてフッ素原子を含むガスと酸素ガスとの混合ガスを所定の割合で基板温度を高温にすることにより、接続孔以外に堆積されているバリアメタル膜及びその上の金属膜を各層とも実質的に同じエッチング速度でエッチング除去して金属膜を接続孔内に埋め込みその表面を平坦化することができる。
【０００５】
すなわち、本発明のドライエッチング方法は、導電層を有する半導体基板上の層間絶縁膜に、前記導電層に達する接続孔を形成する工程と、前記接続孔を含む前記層間絶縁膜上にチタン系のバリアメタル膜を形成する工程と、この工程後、前記接続孔を埋め込むと共に前記層間絶縁膜上にタングステン系金属膜を形成する工程と、前記接続孔以外のバリアメタル膜及び金属膜を、フッ素原子を含むガスと酸素ガスとを混合した反応性ガスを用いて、エッチング除去する工程とを具備し、前記エッチング除去工程において前記半導体基板温度を１５０℃〜２５０℃の間に保持し、前記反応性ガスの混合比において前記酸素ガスの割合を４２％〜８０％以内とし前記接続孔以外の前記バリアメタル膜及び前記金属膜を実質的に同じ速度でエッチングし、前記反応性ガスを用いてケミカルドライエッチングを行うことにより、前記接続孔内部以外のタングステン系金属膜を高速に、且つこの接続孔の中心部に形成された膜の合わせ目が拡大しないようにエッチングをすることを特徴としている。
【０００６】
前記バリアメタル膜は、前記接続孔内壁上の厚さを前記接続孔底面上の厚さ及び前記層間絶縁膜上の厚さのいずれよりも薄くするようにしても良い。
前記フッ素原子を含むガスは、ＣＦ₄、Ｃ₂Ｆ₆、Ｃ₃Ｆ₈、ＮＦ₃及びＳＦ₆の中から選択されるようにしても良い。また、前記半導体基板温度を１５０℃以上にしても良い。これらの温度範囲では前記金属膜を構成するタングステン膜及び窒化チタン膜のエッチング速度が同じか両者は近い値を示している。また、前記酸素ガスの前記反応ガスに対する割合を４２％〜８０％にすることにより前記金属膜を構成するタングステン膜及び窒化チタン膜のエッチング速度が同じか両者は近い値を示す。前記バリアメタル膜を前記接続孔内壁上の厚さを前記接続孔底面上の厚さ及び前記層間絶縁膜上の厚さのいずれよりも薄くするようにすることにより、バリアメタル膜の薄い部分に堆積されたタングステン膜もしくはタングステン化合物膜がエッチングされ難い結晶質で形成されるので、接続孔中心部の合わせ目の拡大がないようにエッチングされる。
【０００７】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図８を参照して第１の実施例を説明する。
図１は、本発明の実施例に適用される放電分離型ケミカルドライエッチング装置の概略断面図である。このケミカルドライエッチング装置において、エッチング処理は、真空容器１内で行われる。真空容器１のエッチング室２内には、シリコンウェーハなどの被処理物３を載置する載置台４が設けられている。この載置台４は、電熱器や誘導加熱装置などを熱源とする温度調節機構（図示せず）を有しており、その上に載置された被処理物３の温度を制御できるようになっている。真空容器１の天壁には、ガス導入管５が接続されており、その先には、放電管６が接続されている。放電管６の一端は、ガス導入管５に接続されているが、他端は、ガス導入口７になっている。ガス導入口７からは、反応ガスが導入される。放電管６には、マイクロ波導波管８が接続されている。ガス導入口７からガスが導入され、マイクロ波導波管８よりマイクロ波（図示せず）が印可されて放電管６内にプラズマが発生する。このプラズマによってガスが活性化された後、被処理物３がセットされているエッチング室２に導入され、被処理物３が活性化された反応ガスによりエッチングされる。被処理物３と反応した反応ガスは、排気口９からエッチング室２の外に排気される。
【０００８】
図２は、半導体基板上に形成された本発明の方法によりエッチング処理する金属膜の構成を示す断面図である。この実施例では被処理物３としてシリコン半導体基板１００を用いる。シリコン半導体基板１００の上に形成された絶縁膜１０２を介して下層配線１０１が形成されており、下層配線１０１上にはシリコン酸化膜（ＳｉＯ₂）１０が形成されている。このシリコン酸化膜１０をフォトレジスト（図示せず）で被覆し、これをパターニングンして、パターニングされたフォトレジストをマスクとしてシリコン酸化膜１０をドライエッチングして接続孔１４を形成する。接続孔１４内部には下層配線１０１が露出している。次に、シリコン酸化膜１０上及びその接続孔１４内にチタン（Ｔｉ）膜１１と窒化チタン（ＴｉＮ）膜１２とを順次スパッタリング法又はＣＶＤ法などで形成する。その後、タングステン（Ｗ）膜１３をＣＶＤ法を用いて形成する。
【０００９】
図３は、図１に示した放電分離型ケミカルドライエッチング装置を用いて図２に示す金属膜をエッチングしたときのエッチング速度（エッチングレート）のガス流量比依存性を示す特性図である。縦軸は、金属膜を構成する各層に対する反応ガスのエッチングレート（ｎｍ／ｍｉｎ）を表わし、横軸は、反応ガスの酸素ガスのガス流量比比（Ｏ₂／Ｏ₂＋ＣＦ₄）を表わす。反応性ガスとしては、ＣＦ₄＋０₂ガスを用いる。図は、ＣＦ₄ガスと０₂ガスの総ガス流量を３００ｓｃｃｍ、マイクロ波パワーを７００Ｗ、圧力を３０Ｐａとし、この条件で半導体基板が搭載されている載置台の温度を２５０℃、２００℃、１５０℃、１００℃としたときのＯ₂ガス流量をＣＦ₄ガスとＯ₂ガスの総ガス流量に対する割合で表し、これを３６体積％から８０体積％まで変化させた場合の金属膜を構成するタングステン膜（■−■曲線（２００℃及び２５０℃）、▼−▼曲線（１５０℃）及び▲−▲曲線（１００℃））及び窒化チタン膜（□−□曲線（２００℃及び２５０℃）、▽−▽曲線（１５０℃）及び△−△曲線（１００℃））のエッチングレートを示している。タングステン膜のエッチング速度は、温度（１００℃、１５０℃、２００℃及び２５０℃）によらずＮ０₂ガスの割合が５０％の場合に最大となる。また、１５０℃〜２５０℃では４２％から８０％では窒化チタン膜とタングステン膜のエッチング速度がほぼ同じとなる（両者の違いは高々１７５ｎｍ／ｍｉｎである）。１００℃では、ＴｉＮのエッチングレートがＷに比べて低く、８０％以上で同じになるが、エッチングレートが１００ｎｍ／ｍｉｎと低すぎて実用にならない。このことから、反応ガスにおけるＯ₂ガスの割合は、４２体積％から８０体積％であることが望ましい。
【００１０】
図４は、金属膜を構成するタングステン膜と窒化チタン膜のエッチング速度温度依存性を示す特性図である。縦軸は、金属膜を構成する各層に対する反応ガスのエッチングレート（ｎｍ／ｍｉｎ）を表わし、横軸は、載置台の温度（１０００／Ｔ（＝Ｋ）、Ｃ（℃）＝（１０００／Ｋ）−２７３．１６）を表わしている。タングステン膜（■−■曲線）のエッチングレートは、２００℃まで直線的に上昇するが、２００℃以上では供給律速反応になっているため、タングステン膜のエッチング速度は一定となる。窒化チタン膜（□−□曲線）のエッチング速度は１００℃ではタングステン膜のエッチング速度と比較して遅いために前記の電気特性の面から考えて実用的ではない。
【００１１】
次に、図５を参照してバリアメタル膜上に形成された接続孔内のタングステン膜に形成される接続孔中心部の合わせ目について説明する。図５は、半導体基板上に形成された本発明の方法によりエッチング処理される金属膜の構成を示す断面図である。シリコン半導体基板１００上には絶縁膜１０２を介して下層配線１０１が形成され、さらに下層配線１０１上にはシリコン酸化膜１０が形成されている。このシリコン酸化膜１０は、ドライエッチングによりパターニングされて接続孔１４が形成されている。接続孔１４内部には下層配線１０１が露出している。シリコン酸化膜１０上及びその接続孔１４内にはチタン膜１１と窒化チタン膜１２とが順次スパッタリング法又はＣＶＤ法などで形成されている。その後、窒化チタン膜１２の上にタングステン膜１３をＣＶＤ法を用いて堆積させる。タングステン膜は、ＣＶＤ法を用いるので、シリコン酸化膜１０形状に沿って堆積される。接続孔１４内の側壁では、水平方向から堆積されていき、その成長は接続孔１４の中心部で止まる。したがって、接続孔１４の中心部にタングステン膜１３の合わせ目１５が形成される。
等方性エッチングである放電分離型ケミカルドライエッチング方法では、タングステン膜表面から等方的にエッチングされることから、前記接続孔１４の中心部の合わせ目１５もエッチングされ、この部分は拡大していく。
【００１２】
次に、図６を参照して、この実施例で行われた接続孔内への金属膜の埋め込みにより形成された接続孔内の金属膜を構成するタングステン膜形状について説明する。図は、半導体基板の断面図である。タングステン膜の形状はエッチング時の半導体基板の温度によって異なる。図では半導体基板温度が２５℃、１００℃、１５０℃、２５０℃の時の接続孔内のタングステン膜の形状を示している。シリコン酸化膜とタングステン膜の間に介在するこれも金属膜を構成するバリアメタル膜の表示は省略している。この時のエッチング条件は、半導体基板温度を種々変えた以外は、図３の条件と同じである。
【００１３】
まず、図２に示す下層配線１０１上の金属膜１３の接続孔内以外の部分を上記の条件でエッチング除去する。半導体基板温度が２５℃で行ったエッチングで接続孔内に埋め込まれたタングステン膜の形状は、接続孔上部中心に巣状の穴が発生している。これは、図５に示す接続孔中心の合わせ目１５がエッチングされて拡大していることを示している。次に、半導体基板温度が１００℃で行ったエッチングで接続孔内に埋め込まれたタングステン膜の形状は、接続孔上部中心に巣状の穴が発生しているが、その大きさは半導体基板温度が２５℃のときより小さくなっている。つまり、タングステン膜表面の平坦化が進んでいる。次に、半導体基板温度が１５０℃及び２５０℃で行ったエッチングで接続孔内に埋め込まれたタングステン膜の形状は、接続孔上部中心に巣状の穴が殆どなくなり、実質的にタングステン膜表面は平坦化されている。接続孔上部中心の合わせ目のエッチングを抑制するのは半導体基板温度に影響しており、温度１５０℃以上もしくは１５０℃〜２５０℃で接続孔中心部のエッチングを抑制できることがわかる。すなわち半導体基板温度を所定温度以上に上げることによって接続孔内に形成されたタングステン膜の合わせ目の拡大を抑制することができる。
【００１４】
次に、図７を参照して、上記エッチング処理の中で、エッチング合わせ目が拡大しない本発明のエッチング方法による半導体基板上の接続孔内の金属膜の状態を説明する。図７（ａ）は、図２と同じ構造の金属膜の断面図、図７（ｂ）は、エッチング処理終了後の金属膜の断面図である。シリコン半導体基板１００上の絶縁膜１０２を介して形成された下層配線１０１上には接続孔１４を有するシリコン酸化膜１０が形成されている。接続孔１４内部には下層配線１０１が露出している。シリコン酸化膜１０上及びその接続孔１４内にはチタン膜１１と窒化チタン膜１２とが順次スパッタリング法又はＣＶＤ法などで形成されている。窒化チタン膜１２の上にタングステン膜１３がＣＶＤ法を用いて堆積されている。金属膜は、これらチタン膜１１、窒化チタン膜１２及びタングステン膜１３から構成されている（図７（ａ））。
【００１５】
この実施例では、金属膜は、次のような条件でエッチングを行う。まず、反応性ガスとしては、ＣＦ₄＋０₂ガスを用いる。ＣＦ₄ガスと０₂ガスの総ガス流量を３００ｓｃｃｍ、マイクロ波パワーを７００Ｗ、圧力を３０Ｐａとし、この条件で半導体基板が搭載されている載置台の温度を１００℃〜２５０℃のいずれかの温度に設定する。Ｏ₂ガス流量は、ＣＦ₄ガスとＯ₂ガスの総ガス流量に対する割合で４２％から８０％までのいづれかの値に設定する。このような条件で金属膜をエッチングすると、金属膜を構成する各層１１、１２、１３はほぼ同じエッチングレートでエッチングされ、しかも接続孔上部中心に合わせ目のないほぼ平坦な金属膜が接続孔１４に埋め込まれる。図に示すように、金属膜の表面は幾分シリコン酸化膜の表面より低くなっている。つまり、金属膜はエッチングにより多少深く掘り込まれることになる（図７（ｂ））。この半導体基板は、後工程において、シリコン酸化膜の上に配線を形成し、この配線を前記金属膜に接続して、配線と半導体基板とを電気的に接続し、さらに後工程を行って半導体装置を形成する。
【００１６】
次に、図８を参照して、接続孔上部中央のタングステン膜の合わせ目の拡大を抑制する方法を説明する（下層配線の記載は省略する）。この実施例で用いた放電分離型ケミカルドライエッチング方法において、ＣＦ₄ガスとＯ₂ガスを放電させて得られるフッ素ラジカルの活性種でエッチングすると、タングステン膜１３の表面からエッチングが進行するため、接続孔１４の上部がエッチングされるのと接続孔１４の中心がエッチングされるのとがほぼ同時に進行する。その結果接続孔上部のタングステン膜１３がエッチングされてなくなったときに接続孔１４の中心にも巣状の穴が生じる。タングステン膜自体は酸化され易いので表面に酸化層が形成される。したがって、フッ素ラジカルによるエッチングではタングステン及び酸化タングステンとフッ素ラジカルとの反応によりＷＦ₆及びＷＯＦ₄が形成され、これらは蒸気圧が高いので容易にエッチングされ、タングステン膜の表面からエッチングが進行して接続孔中心に巣ができる。この現象は、半導体基板を２５℃に維持するような低温プロセス（図８（ａ））では顕著に発生するが、１５０℃を越える高温プロセス（図８（ｂ））では半導体基板の温度を上げることによって、タングステン膜１３と放電によって生成されたラジカルとの反応確率が上がり、タングステン膜表面での反応が支配的になり、接続孔中心部の合わせ目１５の内部にラジカルが進入する確率が減少する。その結果タングステン膜１３の合わせ目１５の拡大を抑制することができる。
【００１７】
次に、図９を参照して第２の実施例を説明する。
図は、半導体基板上に形成されたエッチング処理される金属膜の断面図である。シリコン半導体基板１００上に形成された絶縁膜１０２を介して下層配線１０１が形成され、下層配線１０１上にはシリコン酸化膜１０が形成されている。このシリコン酸化膜１０は、ドライエッチングによりパターニングされて接続孔１４が形成されている。接続孔１４内部には下層配線１０１が露出している。このシリコン酸化膜１０をフォトレジスト（図示せず）で被覆し、これをパターニングンし、パターニングされたフォトレジストをマスクとしてドライエッチングしてシリコン酸化膜１０に接続孔１４を形成する。接続孔１４内部には半導体基板１００が露出している。次に、シリコン酸化膜１０上及びその接続孔１４内にチタン膜と窒化チタン膜の複合膜からなるバリアメタル膜１６をスパッタリング法などにより形成する。その後、バリアメタル膜１６の上にタングステン膜１７をＣＶＤ法を用いて堆積させる。
【００１８】
このバリアメタル膜１６は、半導体基板１００の上方から直線的にスパッタされる。したがって、スパッタリング方向と直角な面は堆積し易い、この方向と平行な面は堆積し難い。そのためシリコン酸化膜１０上のバリアメタル膜１６ａは厚く、接続孔１４内部の側壁上のバリアメタル膜１６ｂは薄く、そして、接続孔１４の底面は、その中間の厚さで堆積する。ところで、下地に堆積するタングステンは、結晶の塊１８の集合として堆積する。この塊１８は、下地の厚さに比例している。したがって、シリコン酸化膜１０上に形成されたバリアメタル膜１６ａ上の結晶塊１８は大きく、接続孔１４内部の側壁上に形成されたバリアメタル膜１６ｂ上の結晶塊１８は小さく、そして、接続孔１４の底面に形成されたバリアメタル膜１６ｃ上の結晶塊１８はその中間の大きさである。結晶塊が小さいほどその成膜は緻密になるので、エッチングするのが困難である。したがって、接続孔１４の内部へのエッチングは他の部分に比べて進まず、接続孔上部中央に形成された合わせ目の拡大を抑制することができる。
【００１９】
このように、半導体基板温度を高くする高温プロセスでのエッチングに合わせて下地となるバリアメタル膜の接続孔側壁部分の厚さを制御すればエッチングし難いタングステン膜を容易に形成することができるので、接続孔の内部に平坦な表面を持つ金属膜が形成される。
【００２０】
【発明の効果】
以上のように本発明によれば、反応性ガスとしてフッ素原子を含むガスと酸素ガスとの混合ガスを用い、且つ半導体基板温度を高温にすることにより、接続孔以外の２層以上から構成される金属膜を各層同じエッチング速度でエッチング除去して平坦化することができる。
【図面の簡単な説明】
【図１】本発明のエッチング方法に適用される放電分離型ケミカルドライエッチング装置の断面図。
【図２】第１の実施例のエッチング処理すべき半導体基板の部分断面図。
【図３】タングステン膜と窒化チタン膜のエッチング速度（エッチングレート）のＯ₂ガス流量比依存性を示す特性図。
【図４】タングステン膜と窒化チタン膜のエッチング速度（エッチングレート）のエッチング時の基板温度依存性を示す特性図。
【図５】第１の実施例のエッチング方法に用いる半導体基板の部分断面図。
【図６】エッチング後の接続孔形状とエッチング時の基板温度の関係を説明する半導体基板の断面図。
【図７】第１の実施例のエッチング前後の接続孔断面図。
【図８】基板温度を高温にした場合の接続孔中心部の合わせ目の抑制メカニズムを説明する断面図。
【図９】第２の実施例のエッチング方法に用いる半導体基板の部分断面図。
【符号の説明】
１・・・真空容器、２・・・エッチング室、３・・・被処理物、
４・・・載置台、５・・・ガス導入管、６・・・放電管、
７・・・ガス導入口、８・・・マイクロ波導波管、９・・・排気口、
１０・・・シリコン酸化膜、１１・・・チタン膜、
１２・・・窒化チタン膜、１３、１７・・・タングステン膜、
１４・・・接続孔、１５・・・合わせ目、
１６、１６ａ、１６ｂ、１６ｃ・・・バリアメタル膜、
１８・・・結晶塊、１００・・・半導体基板、
１０１・・・下層配線、１０２・・・絶縁膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a dry etching method, and in particular, etches and removes a titanium-based barrier metal film and a tungsten-based metal film formed on an interlayer insulating film other than a connection hole reaching a conductive layer on a semiconductor substrate. The present invention relates to a method for embedding a connecting metal.
[0002]
[Prior art]
Conventionally, in the manufacture of a semiconductor device, when a connection metal film is embedded in a connection hole of an interlayer insulating film reaching a conductive layer such as a resistance layer or a lower layer wiring on a semiconductor substrate, it is formed by the following process. . First, an interlayer insulating film is formed on a semiconductor substrate including a conductive layer, and then the interlayer insulating film is etched by a dry etching method using a mask such as a photoresist having a predetermined pattern to reach the conductive layer. Form holes. Thereafter, a composite film of a titanium film and a titanium compound film called a barrier metal or a titanium compound film is formed in the connection hole and on the interlayer insulating film by sputtering or the like. Further, a tungsten film is formed on the interlayer insulating film so as to fill the connection hole by a CVD (Chemical Vapor Deposition) method or the like. Then, by removing the tungsten film and the barrier metal film other than those in the connection hole, a metal film composed of the barrier metal film and the tungsten film can be embedded in the connection hole. As this technique, a chemical dry etching (CDE) method is known. By this method, the tungsten film other than the inside of the connection hole is removed, and then the CMP (Chemical Mechanical Polishing) method is performed on the interlayer insulating film. This is based on a two-stage method in which the barrier metal film is removed by CMP polishing.
[0003]
[Problems to be solved by the invention]
In the CMP method used in the conventional method, a scratch called a scratch may be attached to the interlayer insulating film. On the other hand, in the RIE method, charged particles generated in plasma are accelerated by self-bias and are incident on the film to be etched, so that contamination due to ion implantation or damage to the crystal due to disorder of the crystal occurs in the base of the film to be etched. There is a point. In such a conventional method, the barrier metal film remains in both the RIE method and the CDE method. Therefore, the metal film embedding step is completed unless the remaining step is removed by the CMP method or the like. I couldn't.
The present invention has been made under such circumstances, and after forming a connection hole in an interlayer insulating film of a semiconductor substrate and forming a metal film provided on the barrier metal film, a barrier metal film other than the connection hole is formed. And a dry etching method for embedding the metal film in the connection hole by etching and removing the metal film in one process so that the joint at the center of the connection hole is not enlarged.
[0004]
[Means for Solving the Problems]
In the present invention, a connection hole is formed by etching an interlayer insulating film of a semiconductor substrate, a metal film composed of at least two layers is formed inside and on the interlayer insulating film, and then a metal film other than the connection hole is formed. In a dry etching method in which a metal hole is embedded in a connection hole by etching away, a metal film other than the connection hole is formed using a gas in which a gas containing a fluorine atom and a gas containing an oxygen atom are mixed as a reactive gas. Each layer is characterized by being etched at substantially the same etching rate.
According to the present invention, the barrier metal film deposited on the portion other than the connection hole is formed by raising the substrate temperature at a predetermined ratio with a gas mixture containing a fluorine atom and oxygen gas as the reactive gas. The metal film of each layer can be removed by etching at substantially the same etching rate so that the metal film can be embedded in the connection hole and the surface thereof can be flattened.
[0005]
That is, the dry etching method of the present invention includes a step of forming a connection hole reaching the conductive layer in an interlayer insulating film on a semiconductor substrate having a conductive layer, and a titanium-based layer on the interlayer insulating film including the connection hole. A step of forming a barrier metal film, a step of filling the connection hole and forming a tungsten-based metal film on the interlayer insulating film after the step, and forming a barrier metal film and a metal film other than the connection hole with fluorine atoms And a step of performing etching removal using a reactive gas in which a gas containing oxygen and oxygen gas are mixed. In the etching removal step, the semiconductor substrate temperature is maintained between 150 ° C. and 250 ° C., and the reactivity Etching the barrier metal film and the metal film other than the connection holes at substantially the same rate with the oxygen gas ratio within 42% to 80% in the gas mixture ratio Then, by performing chemical dry etching using the reactive gas, the tungsten-based metal film other than the inside of the connection hole is formed at a high speed and the seam of the film formed at the center of the connection hole is not enlarged. It is characterized by etching.
[0006]
The barrier metal film may be configured such that the thickness on the inner wall of the connection hole is thinner than the thickness on the bottom surface of the connection hole and the thickness on the interlayer insulating film.
The gas containing fluorine atoms may be selected from CF ₄ , C ₂ F ₆ , C ₃ F ₈ , NF ₃ and SF ₆ . The semiconductor substrate temperature may be 150 ° C. or higher. In these temperature ranges, the etching rates of the tungsten film and the titanium nitride film constituting the metal film are the same or close to each other. Further, when the ratio of the oxygen gas to the reaction gas is set to 42% to 80%, the etching rates of the tungsten film and the titanium nitride film constituting the metal film are the same or close to each other. By making the thickness of the barrier metal film on the inner wall of the connection hole thinner than both the thickness on the bottom surface of the connection hole and the thickness on the interlayer insulating film, a thin portion of the barrier metal film is formed. Since the deposited tungsten film or tungsten compound film is formed of a crystalline material that is difficult to be etched, the tungsten film or the tungsten compound film is etched so as not to expand the joint at the center of the connection hole.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, a first embodiment will be described with reference to FIGS.
FIG. 1 is a schematic cross-sectional view of a discharge separation type chemical dry etching apparatus applied to an embodiment of the present invention. In this chemical dry etching apparatus, the etching process is performed in the vacuum vessel 1. In the etching chamber 2 of the vacuum vessel 1, a mounting table 4 is provided on which a workpiece 3 such as a silicon wafer is mounted. The mounting table 4 has a temperature adjusting mechanism (not shown) that uses an electric heater, an induction heating device, or the like as a heat source, and can control the temperature of the workpiece 3 mounted thereon. ing. A gas introduction tube 5 is connected to the top wall of the vacuum vessel 1, and a discharge tube 6 is connected to the tip. One end of the discharge tube 6 is connected to the gas introduction tube 5, while the other end is a gas introduction port 7. A reactive gas is introduced from the gas inlet 7. A microwave waveguide 8 is connected to the discharge tube 6. Gas is introduced from the gas introduction port 7, and microwaves (not shown) are applied from the microwave waveguide 8, and plasma is generated in the discharge tube 6. After the gas is activated by this plasma, it is introduced into the etching chamber 2 in which the workpiece 3 is set, and the workpiece 3 is etched by the activated reactive gas. The reaction gas that has reacted with the workpiece 3 is exhausted from the etching port 9 to the outside of the etching chamber 2.
[0008]
FIG. 2 is a cross-sectional view showing the configuration of a metal film formed on a semiconductor substrate and etched by the method of the present invention. In this embodiment, a silicon semiconductor substrate 100 is used as the workpiece 3. A lower layer wiring 101 is formed via an insulating film 102 formed on the silicon semiconductor substrate 100, and a silicon oxide film (SiO ₂ ) 10 is formed on the lower layer wiring 101. The silicon oxide film 10 is covered with a photoresist (not shown), patterned, and the silicon oxide film 10 is dry-etched using the patterned photoresist as a mask to form connection holes 14. The lower layer wiring 101 is exposed inside the connection hole 14. Next, a titanium (Ti) film 11 and a titanium nitride (TiN) film 12 are sequentially formed on the silicon oxide film 10 and in the connection hole 14 by a sputtering method or a CVD method. Thereafter, a tungsten (W) film 13 is formed using a CVD method.
[0009]
FIG. 3 is a characteristic diagram showing the gas flow rate ratio dependence of the etching rate (etching rate) when the metal film shown in FIG. 2 is etched using the discharge separation type chemical dry etching apparatus shown in FIG. The vertical axis represents the etching rate (nm / min) of the reactive gas with respect to each layer constituting the metal film, and the horizontal axis represents the gas flow rate ratio (O ₂ / O ₂ + CF ₄ ) of the oxygen gas of the reactive gas. As the reactive gas, CF ₄ +0 ₂ gas is used. In the figure, the total gas flow rate of CF ₄ gas and O ₂ gas is 300 sccm, the microwave power is 700 W, the pressure is 30 Pa, and the temperature of the mounting table on which the semiconductor substrate is mounted under these conditions is 250 ° C., 200 ° C., 150 The tungsten gas constituting the metal film when the O ₂ gas flow rate at a temperature of 100 ° C. and 100 ° C. is expressed as a ratio to the total gas flow rate of the CF ₄ gas and the O ₂ gas and is changed from 36 vol% to 80 vol%. Films (■-■ curves (200 ° C and 250 ° C), ▼-▼ curves (150 ° C) and ▲-▲ curves (100 ° C)) and titanium nitride films (□-□ curves (200 ° C and 250 ° C), ▽ The etching rate is shown for the − ▽ curve (150 ° C.) and the Δ-Δ curve (100 ° C.). The etching rate of the tungsten film, the temperature ratio of the (100 ℃, 150 ℃, 200 ℃ and 250 ° C.) N0 ₂ gas regardless of is maximum in the case of 50%. Further, the etching rate of the titanium nitride film and the tungsten film is substantially the same from 42% to 80% at 150 ° C. to 250 ° C. (the difference between the two is at most 175 nm / min). At 100 ° C., the etching rate of TiN is lower than W and the same at 80% or more, but it is not practical because the etching rate is too low at 100 nm / min. From this, it is desirable that the proportion of O ₂ gas in the reaction gas is 42% by volume to 80% by volume.
[0010]
FIG. 4 is a characteristic diagram showing the etching rate temperature dependency of the tungsten film and the titanium nitride film constituting the metal film. The vertical axis represents the etching rate (nm / min) of the reaction gas for each layer constituting the metal film, and the horizontal axis represents the temperature of the mounting table (1000 / T (= K), C (° C.) = (1000 / K). ) -273.16). The etching rate of the tungsten film (■-■ curve) increases linearly up to 200 ° C., but the etching rate of the tungsten film becomes constant because it is a supply-controlled reaction above 200 ° C. The etching rate of the titanium nitride film (□-□ curve) is slow compared to the etching rate of the tungsten film at 100 ° C., so that it is not practical from the viewpoint of the electrical characteristics.
[0011]
Next, with reference to FIG. 5, the joint of the central part of the connection hole formed in the tungsten film in the connection hole formed on the barrier metal film will be described. FIG. 5 is a cross-sectional view showing a configuration of a metal film formed on a semiconductor substrate and etched by the method of the present invention. A lower layer wiring 101 is formed on the silicon semiconductor substrate 100 via an insulating film 102, and a silicon oxide film 10 is further formed on the lower layer wiring 101. The silicon oxide film 10 is patterned by dry etching to form connection holes 14. The lower layer wiring 101 is exposed inside the connection hole 14. A titanium film 11 and a titanium nitride film 12 are sequentially formed on the silicon oxide film 10 and in the connection hole 14 by a sputtering method or a CVD method. Thereafter, a tungsten film 13 is deposited on the titanium nitride film 12 using a CVD method. Since the tungsten film uses a CVD method, it is deposited along the shape of the silicon oxide film 10. The side wall in the connection hole 14 is deposited from the horizontal direction, and its growth stops at the center of the connection hole 14. Therefore, the joint 15 of the tungsten film 13 is formed at the center of the connection hole 14.
In the discharge separation type chemical dry etching method which is isotropic etching, since the isotropic etching is performed from the surface of the tungsten film, the joint 15 at the center of the connection hole 14 is also etched, and this portion is enlarged. Go.
[0012]
Next, with reference to FIG. 6, the shape of the tungsten film constituting the metal film in the connection hole formed by embedding the metal film in the connection hole performed in this embodiment will be described. The figure is a cross-sectional view of a semiconductor substrate. The shape of the tungsten film varies depending on the temperature of the semiconductor substrate during etching. In the figure, the shape of the tungsten film in the connection hole when the semiconductor substrate temperature is 25 ° C., 100 ° C., 150 ° C., and 250 ° C. is shown. The indication of the barrier metal film which is also interposed between the silicon oxide film and the tungsten film and which also constitutes the metal film is omitted. The etching conditions at this time are the same as those in FIG. 3 except that the semiconductor substrate temperature is variously changed.
[0013]
First, portions other than the inside of the connection hole of the metal film 13 on the lower layer wiring 101 shown in FIG. 2 are removed by etching under the above conditions. As for the shape of the tungsten film embedded in the connection hole by etching performed at a semiconductor substrate temperature of 25 ° C., a nest-like hole is generated at the upper center of the connection hole. This indicates that the joint 15 at the center of the connection hole shown in FIG. 5 is etched and enlarged. Next, as for the shape of the tungsten film embedded in the connection hole by etching performed at a semiconductor substrate temperature of 100 ° C., a nest-like hole is generated at the upper center of the connection hole. Is smaller than that at 25 ° C. That is, the surface of the tungsten film is being flattened. Next, the shape of the tungsten film embedded in the connection hole by etching performed at a semiconductor substrate temperature of 150 ° C. and 250 ° C. has almost no nest-like hole in the upper center of the connection hole, and the surface of the tungsten film is substantially It is flattened. It can be seen that the etching of the joint at the upper center of the connection hole has an effect on the temperature of the semiconductor substrate, and that the etching at the center of the connection hole can be suppressed at a temperature of 150 ° C. That is, by increasing the semiconductor substrate temperature to a predetermined temperature or more, it is possible to suppress the expansion of the joint of the tungsten film formed in the connection hole.
[0014]
Next, with reference to FIG. 7, the state of the metal film in the connection hole on the semiconductor substrate by the etching method of the present invention in which the etching seam is not enlarged in the etching process will be described. FIG. 7A is a cross-sectional view of the metal film having the same structure as FIG. 2, and FIG. 7B is a cross-sectional view of the metal film after the etching process is completed. A silicon oxide film 10 having a connection hole 14 is formed on the lower layer wiring 101 formed via the insulating film 102 on the silicon semiconductor substrate 100. The lower layer wiring 101 is exposed inside the connection hole 14. A titanium film 11 and a titanium nitride film 12 are sequentially formed on the silicon oxide film 10 and in the connection hole 14 by a sputtering method or a CVD method. A tungsten film 13 is deposited on the titanium nitride film 12 using a CVD method. The metal film is composed of the titanium film 11, the titanium nitride film 12, and the tungsten film 13 (FIG. 7A).
[0015]
In this embodiment, the metal film is etched under the following conditions. First, CF ₄ +0 ₂ gas is used as the reactive gas. The total gas flow rate of CF ₄ gas and O ₂ gas is 300 sccm, the microwave power is 700 W, the pressure is 30 Pa, and the temperature of the mounting table on which the semiconductor substrate is mounted under these conditions is any temperature between 100 ° C. and 250 ° C. Set to. The O ₂ gas flow rate is set to any value from 42% to 80% in proportion to the total gas flow rate of CF ₄ gas and O ₂ gas. When the metal film is etched under such conditions, the layers 11, 12, and 13 constituting the metal film are etched at substantially the same etching rate, and a substantially flat metal film without a seam at the center of the connection hole upper portion is formed into the connection hole 14. Embedded in. As shown in the figure, the surface of the metal film is somewhat lower than the surface of the silicon oxide film. That is, the metal film is dug somewhat deeply by etching (FIG. 7B). In the semiconductor substrate, a wiring is formed on the silicon oxide film in a subsequent process, the wiring is connected to the metal film, the wiring and the semiconductor substrate are electrically connected, and a semiconductor film is further processed in the subsequent process. Forming device.
[0016]
Next, with reference to FIG. 8, a method for suppressing the expansion of the joint of the tungsten film at the upper center of the connection hole will be described (the description of the lower layer wiring is omitted). In the discharge separation type chemical dry etching method used in this example, when etching is performed with the active species of fluorine radicals obtained by discharging CF ₄ gas and O ₂ gas, the etching proceeds from the surface of the tungsten film 13. The upper part of the hole 14 is etched and the center of the connection hole 14 is etched almost simultaneously. As a result, when the tungsten film 13 on the upper part of the connection hole is not etched, a nest-like hole is formed at the center of the connection hole 14. Since the tungsten film itself is easily oxidized, an oxide layer is formed on the surface. Therefore, in etching with fluorine radicals, WF ₆ and WOF ₄ are formed by the reaction of tungsten and tungsten oxide with fluorine radicals, and these are easily etched because of their high vapor pressure, and the etching proceeds from the surface of the tungsten film and is connected. A nest is formed at the center of the hole. This phenomenon occurs remarkably in a low temperature process (FIG. 8A) in which the semiconductor substrate is maintained at 25 ° C., but in a high temperature process exceeding 150 ° C. (FIG. 8B), the temperature of the semiconductor substrate is increased. As a result, the reaction probability between the tungsten film 13 and the radical generated by the discharge increases, the reaction on the surface of the tungsten film becomes dominant, and the probability that the radical enters the joint 15 at the center of the connection hole decreases. To do. As a result, the expansion of the joint 15 of the tungsten film 13 can be suppressed.
[0017]
Next, a second embodiment will be described with reference to FIG.
The figure is a cross-sectional view of a metal film to be etched formed on a semiconductor substrate. A lower layer wiring 101 is formed through an insulating film 102 formed on the silicon semiconductor substrate 100, and a silicon oxide film 10 is formed on the lower layer wiring 101. The silicon oxide film 10 is patterned by dry etching to form connection holes 14. The lower layer wiring 101 is exposed inside the connection hole 14. The silicon oxide film 10 is covered with a photoresist (not shown), patterned, and dry-etched using the patterned photoresist as a mask to form connection holes 14 in the silicon oxide film 10. The semiconductor substrate 100 is exposed inside the connection hole 14. Next, a barrier metal film 16 made of a composite film of a titanium film and a titanium nitride film is formed on the silicon oxide film 10 and in the connection hole 14 by a sputtering method or the like. Thereafter, a tungsten film 17 is deposited on the barrier metal film 16 using a CVD method.
[0018]
The barrier metal film 16 is linearly sputtered from above the semiconductor substrate 100. Therefore, the surface perpendicular to the sputtering direction is easy to deposit, and the surface parallel to this direction is difficult to deposit. Therefore, the barrier metal film 16a on the silicon oxide film 10 is thick, the barrier metal film 16b on the side wall inside the connection hole 14 is thin, and the bottom surface of the connection hole 14 is deposited at an intermediate thickness. By the way, tungsten deposited on the base is deposited as a collection of crystal lump 18. This lump 18 is proportional to the thickness of the substrate. Therefore, the crystal lump 18 on the barrier metal film 16a formed on the silicon oxide film 10 is large, the crystal lump 18 on the barrier metal film 16b formed on the side wall inside the connection hole 14 is small, and the connection hole The crystal lump 18 on the barrier metal film 16c formed on the bottom surface of 14 has an intermediate size. The smaller the crystal lump, the denser the film is formed, which makes it difficult to etch. Therefore, the etching into the inside of the connection hole 14 does not proceed as compared with other portions, and the expansion of the joint formed at the upper center of the connection hole can be suppressed.
[0019]
In this way, a tungsten film that is difficult to etch can be easily formed by controlling the thickness of the side wall portion of the connection hole of the barrier metal film as the base in accordance with the etching in the high temperature process that raises the temperature of the semiconductor substrate. A metal film having a flat surface is formed inside the connection hole.
[0020]
【The invention's effect】
As described above, according to the present invention, the reactive gas is composed of two or more layers other than the connection holes by using a mixed gas of a gas containing fluorine atoms and an oxygen gas and increasing the temperature of the semiconductor substrate. The metal film can be planarized by etching away each layer at the same etching rate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a discharge separation type chemical dry etching apparatus applied to an etching method of the present invention.
FIG. 2 is a partial sectional view of a semiconductor substrate to be etched in the first embodiment.
FIG. 3 is a characteristic diagram showing the dependency of the etching rate (etching rate) of the tungsten film and the titanium nitride film on the O ₂ gas flow rate ratio.
FIG. 4 is a characteristic diagram showing the substrate temperature dependence of the etching rate (etching rate) of the tungsten film and the titanium nitride film during etching.
FIG. 5 is a partial cross-sectional view of a semiconductor substrate used in the etching method of the first embodiment.
FIG. 6 is a cross-sectional view of a semiconductor substrate for explaining the relationship between the shape of a connection hole after etching and the substrate temperature during etching.
FIG. 7 is a cross-sectional view of connection holes before and after etching according to the first embodiment.
FIG. 8 is a cross-sectional view illustrating a mechanism for suppressing the joint at the center of the connection hole when the substrate temperature is high.
FIG. 9 is a partial cross-sectional view of a semiconductor substrate used in the etching method of the second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Vacuum container, 2 ... Etching chamber, 3 ... Processed object,
4 ... mounting table, 5 ... gas introduction tube, 6 ... discharge tube,
7 ... Gas inlet, 8 ... Microwave waveguide, 9 ... Exhaust port,
10 ... silicon oxide film, 11 ... titanium film,
12 ... Titanium nitride film, 13, 17 ... Tungsten film,
14 ... connection hole, 15 ... joint,
16, 16a, 16b, 16c ... barrier metal film,
18 ... crystal lump, 100 ... semiconductor substrate,
101 ... Lower layer wiring, 102 ... Insulating film.

Claims

Forming a connection hole reaching the conductive layer in an interlayer insulating film on a semiconductor substrate having a conductive layer; forming a titanium-based barrier metal film on the interlayer insulating film including the connection hole; and After the step, the step of filling the connection hole and forming a tungsten metal film on the interlayer insulating film, and the barrier metal film and the metal film other than the connection hole were mixed with a gas containing fluorine atoms and an oxygen gas. And a step of etching away by chemical dry etching using a reactive gas, wherein the semiconductor substrate temperature is maintained between 150 ° C. and 250 ° C. in the etching removal step, and the reactive gas is mixed at the mixing ratio of the reactive gas. the proportion of oxygen gas within 42% to 80%, the barrier metal film and the metal film other than the connection hole by etching at substantially the same speed, before At high speed tungsten-based metal film other than the internal connection hole, and a dry etching method, wherein a seam of the film formed in the center of this connection hole is etched so as not to expand.

2. The dry film according to claim 1, wherein the barrier metal film has a thickness on the inner wall of the connection hole that is thinner than a thickness on a bottom surface of the connection hole and a thickness on the interlayer insulating film. Etching method.