JP3716522B2

JP3716522B2 - Positioning accuracy detector

Info

Publication number: JP3716522B2
Application number: JP34505796A
Authority: JP
Inventors: 雅之神谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-12-25
Filing date: 1996-12-25
Publication date: 2005-11-16
Anticipated expiration: 2016-12-25
Also published as: JPH10189678A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造過程における、レジストパターンニングの際の合わせずれ量を検出する位置合わせ精度検出装置に関する。
【０００２】
【従来の技術】
半導体装置の製造過程において、レジストパターンニングの際の位置合わせ精度の確保は、製品の歩留り向上のための重要な要素であり、今後予想される、更なる半導体の微細化に伴い、なお一層、位置合わせに関する技術の重要性は増大するものと思われる。
【０００３】
従来の位置合わせ精度の検出方法について、図１２および図１３を参照して説明する。図１２は従来のレジストパターンニングの際の位置合わせ精度の検出手段を示す図であって、同図（ａ）はその正面図であり、同図（ｂ）は同図（ａ）におけるＡ₃−Ａ₃の断面側面図である。また、図１３は図１２に示す検出手段による検出精度について説明するための図である。
【０００４】
従来、レジストパターンニングの際の位置合わせ精度の検出手段として、図１２に示すような評価回路部１００を、上層メタル配線１０１とＳｉＯ₂からなる層間絶縁膜１０２をレジストパターンニングとエッチング工程により作製し、用いてきた。同図に示されるようにこの検出手段を構成する上層メタル配線１０１は正方形をしており、その周囲を所定の間隔を有して取り巻くように層間絶縁膜１０２が設けられている。また、上層メタル配線１０１は下層メタル配線１０３上に密着層１０４を介して積層されている。
【０００５】
この評価回路部１００を用いた上層メタル配線１０１と層間絶縁膜１０２との位置合わせずれ量の測定は、例えば、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄ
Ｄｅｖｉｃｅ）撮像素子等によって上面より撮影し、これによって得られた画像データを処理することによって行われてきた。図１２（ａ）に示す上層メタル配線１０１と層間絶縁膜１０２の形状からも分かるように中心位置の合わせずれ量は横方向と縦方向の成分に分離して測定することが可能である。
【０００６】
しかしながら上述した検出方法では、検出部のパターンが荒れている場合等には検出精度が著しく低下するという問題があった。例えば、図１３に示すように下層メタル配線１０３がスパッタリング法によるＡｌ蒸着の場合、Ａｌのグレインにより表面に微小な凹凸形状が発生し、これが透明膜である層間絶縁膜１０２の表面にレンズ効果により転写される。この状態で上面からＣＣＤにより撮影すると、層間絶縁膜１０２の輪郭１０５が荒れてしまい、位置検出の精度が低下するというものであった。また、測定精度の限界は光学顕微鏡の光学的分解性能で決まるため、今後の半導体製造の一層の微細化技術に対して精度的に対応することは困難であると想定される。
【０００７】
【発明が解決しようとする課題】
従って本発明の課題は、半導体装置の微細化に伴うレジストパターンニングの際の位置合わせずれの検出精度を向上させるために、これに用いる位置合わせ精度検出装置を提供しようとするものである。
【０００９】
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、半導体装置の層間絶縁膜に、検出する位置合わせずれの方向に頂角を有する三角形の窓部を設けると共に、前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設け、更に、前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成する位置合わせ精度検出装置、および、上述した位置合わせ精度検出装置に、上層メタル配線と下層メタル配線との間に校正手段を付加した位置合わせ精度検出装置を提供する。
【００１０】
また、検出する位置合わせずれの方向に平行である一対の辺を有する四角形の校正用窓部を設ける。また、前記窓部は検出する位置合わせずれの方向に頂角を有する複数の三角形からなり、各々の窓部に設けられる密着層の電気抵抗は直列に接続されている位置合わせ精度検出装置とする。
【００１１】
さらに、半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、半導体装置の層間絶縁膜に、検出する直交した２つの位置合わせずれの方向の各々の方向に独立して頂角を有する三角形の窓部を設けると共に、前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設け、更に、前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成することを特徴とする位置合わせ精度検出装置、および、上述した位置合わせ精度検出装置に、上層メタル配線と下層メタル配線との間に校正手段を付加した位置合わせ精度検出装置を提供する。また、これに直交する各々の位置合わせずれの方向に平行である一対の辺を有する四角形の校正用窓部を設ける。また、前記窓部は検出する位置合わせずれの方向に頂角を有する複数の三角形からなり、各々の窓部に設けられる密着層の電気抵抗は直列に接続されている位置合わせ精度検出装置を構成する。
【００１３】
本発明の位置合わせ精度検出装置によれば、レジストパターンニングにおける微小な合わせずれを精度良く検出することができ、従って、更なる微細構造を有する半導体装置の製造を歩留まりよく行うことが可能となる。
【００１４】
【発明の実施の形態】
本発明の実施の形態例について図１ないし図１１を参照して説明する。
【００１５】
図１はウェハ１上の合わせずれ評価パターンの部位を示す図であって、（ａ）は半導体回路を形成するウェハ１の正面図であり、（ｂ）は半導体回路の１ショット分の拡大図である。ここで１ショットとは露光装置により１回の露光でパターンニングされる領域をいう。１ショット内には実回路パターン部３と、実回路パターン部３を分離するスクライブライン４と、位置合わせずれ量を評価するための評価パターン部５とがある。位置合わせずれ量をショット内の中心と周辺とで測定するために、評価パターン部５は同図（ｂ）に示すようにショットの中心と四隅に配置されている。
【００１６】
まず、本発明の第一の実施形態例の構成および動作について図２ないし図４を参照して説明する。ここで、図２は本発明に係わる評価パターン部５における位置合わせパターン（以下、単に「検出パターン」と記す）の第一の実施形態例を示す図であって、図２（ａ）はその平面図であり、図２（ｂ）は同図（ａ）の等価回路である。図３（ａ）は第一の実施形態例の、図２（ａ）のＡ₁−Ａ₁線上の断面図であり、図３（ｂ）は図３（ａ）のＢ₂部位の斜視図である。また、図４は検出パターンの上層メタル配線と窓部の配置と電気抵抗の関係について説明するための図であって、同図（ａ）は上層メタル配線と窓部との配置の第一の例であり、同図（ｂ）は第二の例である。同図（ｃ）は位置合わせずれ量と電気抵抗との関係を示す。
【００１７】
位置合わせずれの検出パターンは図２（ａ）に示すように、評価パターン部５に作製され、層間絶縁膜１２に窓部１３、出力端子１４ａ、１４ｂの孔が設けられ、それらの孔に下層メタル配線１０が露出している。窓部１３の上部に上層メタル配線１１が設けられていて、窓部１３と上層メタル配線１１との間に所定の比抵抗率を有する密着層（図３の符号１５）が設けられていて、これにより抵抗Ｒｎが形成されている。窓部１３と出力端子１４ａ、また、上層メタル配線１１と出力端子１４ｂは密着層１５を介して電気的に接続されている。窓部１３は三角形の形状をしていて、三角形の頂角の方向の位置ずれを検出するものである。出力端子１４ａ、１４ｂは位置合わせずれ量を測定する際にテスターの端子を当てる部分であって、大きなエリアを有している。
【００１８】
図２（ｂ）は上述した検出パターンの等価回路であって、Ｑ＋で示される出力端子１４ａとＱ−で示される出力端子１４ｂとの間に密着層１５による抵抗Ｒｎが設けられていて、この抵抗Ｒｎが位置合わせずれ量に応じて決まるため、この抵抗Ｒｎの値を測定することにより、そのずれ量を検出することができる。
尚、ずれを検出できる方向は図２（ａ）の矢印Ｘで示す左右の方向である。
また、抵抗Ｒは前記窓部１３の三角形の底辺で密着層１５が形成されたときの抵抗値である。
【００１９】
図３（ａ）は評価パターン部５の図２（ａ）に示すＡ₁−Ａ₁線上の断面図であって、下層メタル配線１０、上層メタル配線１１、層間絶縁膜１２、窓部１３、出力端子１４ａ、抵抗Ｒｎを形成する密着層１５の断面の構成が見られる。また、図３（ｂ）は同図（ａ）のＢ₂で示される領域の斜視図であって、抵抗Ｒｎの構成をよく示している。
尚、層間絶縁膜１２はＳｉＯ₂で形成され、また、密着層１５はＴｉ／ＴｉＯＮ／Ｔｉ等の複数層の金属または合金によって形成されている。
【００２０】
つぎに、図４を参照して位置合わせずれ量の変化と電気抵抗の変化について説明する。
図４に示すように窓部１３は三角形となっていて、上層メタル配線１１が層間絶縁膜１２に対し、ずれ検出方向に対して位置合わせずれが生じると、上層メタル配線１１と窓部１３との重なり合う位置が移動する。図４（ａ）はずれ量「０」の位置から右側にずれた状態であり、一方、図４（ｂ）は左側にずれた状態を示している。このずれにより上層メタル配線１１と層間絶縁膜１２との接触面積Ｓｎが変化する。即ち、図４（ａ）では接触面積はＳ₁であり、ずれ量「０」の位置の接触面積はＳ₀より小さくなり、一方、図４（ｂ）では接触面積はＳ₂であり、ずれ量「０」の位置の接触面積はＳ₀より大きくなる。
【００２１】
上述したようにして位置合わせずれ量と接触面積Ｓｎとの間に相関関係が生じる。また、接触面積Ｓｎと、上層メタル配線１１と窓部１３との間の抵抗Ｒｎとの関係は一義的に決定されるものであるから、従って、位置合わせずれ量はこの抵抗Ｒｎを、例えば電圧、電流に変換して測定することにより求めることができる。
【００２２】
つぎに、接触面積Ｓｎと抵抗Ｒｎとの関係について説明する。
接触面積Ｓｎと抵抗Ｒｎとの関係は次の式で表せる。

ここで、Ｒｎ：位置合わせずれｎの場合の電気抵抗
Ｓｎ：位置合わせずれｎの場合の下層メタル配線１０と密着層１５との接触面積
Ｄ：密着層１５の厚さ
ρ：密着層１５の比抵抗
α：Ｄ／ρ
である。
【００２３】
即ち、Ｄおよびρは位置合わせずれとは無関係の定数であるから、式（１）は式（２）のように表現でき、接触面積Ｓｎと電気抵抗Ｒｎは逆比例関係にあることがわかる。この関係を図４（ｃ）に示す。従って、この電気抵抗Ｒｎを検出し、基準の電気抵抗Ｒ₀と比較することにより、位置合わせずれの方向、即ち図２（ａ）の矢印Ｘで示す左右いずれかの方向とそのずれ量を求めることができる。
【００２４】
上述した検出パターンは一方向の位置合わせずれを検出するものであって、図５（ａ）、および（ｂ）に示すように、このパターンを直交する２つの方向に向けて各々設けることにより、平面上の如何なる方向の位置合わせずれも、直交する成分に分解して求めることができる。
【００２５】
また、図６は評価パターン部５における検出パターンの第二の実施形態例を示す図であって、Ｘ方向の位置合わせずれを検出するための上層メタル配線１１ａと窓部１３ａで構成されるパターンと、これと直交して設けられたＹ方向の位置合わせずれを検出するための上層メタル配線１１ｂと窓部１３ｂで構成されるパターンが同一の評価パターン部５に設けられているものである。出力端子１４ａは両方に共通であり、また、Ｘ方向、Ｙ方向の各々の位置合わせずれ量を出力する出力端子１４ｂ₁、１４ｂ₂を有している。
【００２６】
つぎに、図７を参照して、本発明の位置合わせずれ検出精度の向上に関する第三の実施形態例について説明する。図７（ａ）は本実施例の平面図であって、窓部１３ａ〜１３ｆのそれぞれに抵抗Ｒａ〜抵抗Ｒｆを設け、これらを直列に接続したものである。図７（ｂ）は同図（ａ）のＡ₂−Ａ₂線上における断面図であって、密着層１５ａ〜１５ｆが上記抵抗Ｒａ〜抵抗Ｒｆを形成している。また、図７（ｃ）はこの等価回路であって、それぞれの窓部１３ａ〜１３ｆの接触面積に対応して形成された抵抗Ｒａ〜抵抗Ｒｆが直列に接続されていることを表している。
【００２７】
この抵抗の段数をｑとすると、出力端子１４ａと１４ｂとの間で測定される位置合わせずれｎの時の抵抗Ｒｎは式（３）で与えられる。
Ｒｎ＝Ｒ₀×ｑ＋ΔＲｎ×ｑ（３）
ここで、Ｒ₀は位置合わせずれのないときの個々の接触部の抵抗値であり、ΔＲｎは位置合わせずれにより発生した個々の接触部の抵抗値の変化量である。
式（３）より、位置合わせずれにより発生した個々の接触部の抵抗値の変化量はｑ倍に増幅して検出されることがわかり、より感度の高い検出精度を得られることがわかる。
【００２８】
つぎに、位置合わせずれ検出を校正する手段を設けた、本発明の第四の実施形態例について、図８を参照して説明する。
【００２９】
位置合わせずれ検出精度は上層メタル配線１１の線幅変動のみならず、その他の種々な製造上のばらつきによって引き起こされる。例えば、層間絶縁膜１２の窓部１３の加工のばらつき、膜種変化による密着層１５の比抵抗ρのばらつき、密着層１５の膜厚Ｄのバラツキ等である。これらは式（２）で示した比例定数αが変化してしまうものでもあり、検出精度の低下につながる。本実施形態例は校正回路を検出パターンと同時に評価パターン部５に作り込み、更なる検出精度の向上を図るものである。
【００３０】
図８は図６に示した横（Ｘ）方向、縦（Ｙ）方向の両方向の位置合わせずれを検出するパターンに、横方向の校正用パターンを設けたものである。これに縦方向の校正用パターンを同時に設けてもよいことは当然である。
【００３１】
層間絶縁膜１２に校正用窓部１６を設け、上層メタル配線１１ｃと層間絶縁膜１２の間に密着層１５を設けて所定の抵抗値を得るようにする。校正用窓部１６の下層メタル配線１０は出力端子１４ａに接続していて、この出力端子１４ａと出力端子１４ｂ₃との間から所定の抵抗値に関する電気量を検出する。その他の校正は図６を参照して既に第二の実施形態例として説明したことと同一であり、ここでの説明は省略する。
【００３２】
つぎに、校正の動作について説明する。
位置合わせずれ量がゼロの状態のときに、窓部１３ａで得られる接触面積をＳ₀とすると、校正用窓部１６で得られる接触面積も常にＳ₀となるように、校正用窓部１６の縦方向の長さＭを設定し、作製する。即ち、校正用窓部１６は上下の２辺が平行な四角形であることから、この方向に如何なる位置合わせのずれがあっても、この部位での電気抵抗に変化を生じることはなく、位置合わせずれ量がゼロのときの窓部１３ａでの接触面積を決定する。即ち、位置合わせずれ量をゼロとするパターンニングの基準とすることができる。
【００３３】
従って、校正用窓部１６の校正回路で得られる電気抵抗と窓部１３ａで形成される電気抵抗とを比較し、その結果に応じて横（Ｘ）方向のパターン位置を決定することができる。また、縦（Ｙ）方向に関しても同様な校正回路を設けることにより、窓部１３ｂで形成される電気抵抗とを比較して縦（Ｙ）方向のパターン位置を決定することができることは当然である。
【００３４】
また、前述した製造工程でのバラツキが発生しても、校正回路も同様な電気抵抗の変化が生じるため、電気抵抗の差を用いて位置合わせずれを制御する本発明の方法では、この影響は排除されるものであり、高精度でパターンニングの位置合わせを可能としていて、本発明の大きな特徴を形成している。
【００３５】
つぎに、単位ずれ量当たりの電気抵抗の変化を大きくする、位置合わせずれ検出感度の向上について図９および図１０を参照して説明する。
【００３６】
式（２）において、電気抵抗Ｒｎと、下層メタル配線１０と密着層１５との接触面積Ｓｎは逆比例の関係にあることは既に述べたところであるが、図９の状態において、式（２）内のＳｎは式（４）で与えられる。

ここで、ｌｎは位置合わせずれ状態ｎの場合の上層メタル配線１１と窓部１３との位置関係を表すもので、窓部１３の二等辺三角形の頂点から上層メタル配線１１の左端までの距離である。従ってずれ量の変化はこのｌｎの変化に対応することになる。
式（４）より、単位ずれ量Δｌｎ当たりの電気抵抗の変化ΔＳｎを大きくするためには、θ、若しくはｌｎの範囲でＬを大きくすればよいことがわかる。
【００３７】
上層メタル配線１１はその線幅Ｌが変動すると接触面積Ｓｎが変化してしまい、結果として位置合わせずれ検出の精度が低下するが、窓部１３の頂角θを大きくすることでこれが改善できる。即ち、頂角θが小さい場合と比較して、単位ずれ量当たりの接触面積変化率が大きくなり、高感度に電気抵抗の変化が検出できるためである。
【００３８】
つぎに、Ｌ₀を大きくした場合について図１０を参照して説明する。図中のＬ₀は上層メタル配線１１の幅であって、同図に示すｌｎの最大値よりも大きな値とする。
このときの三角形Ｓｎは式（５）で表される。
Ｓｎ＝ｌｎ²ｔａｎ（θ／２）（５）
ここで、式（５）をｌｎで微分したものから式（４）をｌｎで微分したものを引くと、その差は２（ｌｎ−Ｌ）・ｔａｎ（θ／２）となり、式（４）でＬはｌｎより小さいことから、２（ｌｎ−Ｌ）・ｔａｎ（θ／２）は常に正となり、検出感度は、Ｌ₀を大きくした図１０に示す検出パターンの方が優れていることが分かる。
【００３９】
つぎに、この検出パターンの作成方法について、図１１を参照して説明する。同図は図２のＡ₁−Ａ₁線上の各製造工程における断面図である。
【００４０】
まず、下層メタル配線１０となる金属を、例えばスパッタリング法により蒸着する〔図１１（ａ）〕。この部分についてはエッチングを行わない。つぎに、層間絶縁膜１２となる、例えばＳｉＯ₂を気相成長（ＣＶＤ）により成膜する〔図１１（ｂ）〕。その後、層間絶縁膜１２の窓部１３と出力端子１４ａとなる部位をフォトリソグラフィー工程によりパターンニングし、エッチング工程においてエッチングし、所望の形状に加工する〔図１１（ｃ）〕。つぎに、上層メタル配線１１となる金属を、例えばスパッタリング法により蒸着する〔図１１（ｄ）〕。密着層１５はこの工程で同時に成膜される。最後に、上層メタル配線１１をフォトリソグラフィー工程によりパターンニングし、エッチング工程においてエッチングし、所望の配線形状に加工する〔図１１（ｅ）〕。
【００４１】
これらの一連の加工は実回路を作成する過程と同時に行われる。また、最初の工程における下層メタル配線１０となる金属についてはシリコンウェハにインプランテーションを施したものを用いることもできるので、半導体回路製造の初期工程においても、合わせずれ検出パターンの作製、評価が可能である。
【００４２】
【発明の効果】
以上説明したように本発明の検出パターンを用いた位置合わせずれ検出装置によれば、電極間に形成された抵抗値を測定することで、レジストパターンニングの際の位置合わせずれを精度よく検出することができる。
【００４３】
また、校正用パターンを利用した補正により、線幅および膜厚のばらつき、膜質変化等の製造における影響を全く受けること無く、安定した位置合わせずれ量を測定することができ、ずれ検出の信頼性が飛躍的に向上する。
【００４４】
また、複数段の直列回路に検出パターンを構成することにより、位置合わせずれによる抵抗の変化量を増幅して測定することができるため、検出誤差要因のテスターの測定精度や外部からの電気的ノイズに対して効果的にその影響を軽減することができ、ずれ検出の信頼性が飛躍的に向上する。
【００４５】
抵抗測定の際に必要とされる主要な機器は電気抵抗測定用のテスターのみであるため、従来のずれ検出に用いた大がかりな測定システムを必要とせず、簡単なシステム構成で位置合わせずれを検出することが可能である。また、電気抵抗の測定は短時間で行うことができるため、測定器コストおよびランニングコストが大幅に削減できる。
【００４６】
電気抵抗測定感度（精度）を自由に調整できるので、位置合わせずれ量の検出精度を容易に向上でき、今後の半導体製造における一層の微細化技術に対応した合わせずれ評価方法として用いて効果が大きい。
【図面の簡単な説明】
【図１】ウェハ上の評価パターン部を示す図であって、（ａ）は半導体回路を形成するウェハの正面図であり、（ｂ）は半導体回路の１ショット分の拡大図である。
【図２】本発明に係わる評価パターン部における位置合わせパターンの第一の実施形態例を示す図であって、（ａ）はその平面図であり、（ｂ）は（ａ）の等価回路である。
【図３】第一の実施形態例であって、（ａ）は図２（ａ）のＡ₁−Ａ₁線上の断面図であり、（ｂ）は（ａ）のＢ₂部位の斜視図である。
【図４】位置合わせパターンの上層メタル配線と窓部の配置と、電気抵抗との関係について説明するための図であって、（ａ）は上層メタル配線と窓部との配置の第一の例であり、（ｂ）は第二の例である。（ｃ）は合わせずれ量と電気抵抗との関係を示す図である。
【図５】（ａ）は横方向のずれを検出する位置合わせパターンであり、（ｂ）は縦方向のずれを検出する位置合わせパターンである。
【図６】本発明に係わる評価パターン部における位置合わせパターンの第二の実施形態例を示す図である。
【図７】本発明に係わる評価パターン部における位置合わせパターンの第三の実施形態例を示す図であって、（ａ）はその平面図であり、（ｂ）は（ａ）におけるＡ₂−Ａ₂線上の断面側面図であり、（ｃ）はその等価回路である。
【図８】本発明に係わる位置合わせパターンの第四の実施形態例を示す図である。
【図９】本発明による位置合わせパターンの検出精度について説明するための図である。
【図１０】合わせずれ検出感度の向上について説明するための図である。
【図１１】本発明による位置合わせパターンの作成方法を説明するための図である。
【図１２】従来のレジストパターンニングの際の位置合わせ精度の検出手段を示す図であって、（ａ）はその正面図であり、（ｂ）は（ａ）におけるＡ₃−Ａ₃線上の断面側面図である。
【図１３】図１２の検出手段による検出精度について説明するための図である。
【符号の説明】
１…ウェハ、２…半導体回路、３…実回路パターン部、４…スクライブライン、５…評価パターン部、１０，１０３…下層メタル配線、１１，１１ａ〜１１ｃ，１０１…上層メタル配線、１２，１０２…層間絶縁膜、１３，１３ａ〜１３ｆ…窓部、１４a ，１４b ，１４b₁，１４b₂，１４b₃…出力端子、１５，１５ａ〜１５ｆ，１０４…密着層、１６…校正用窓部、１００…評価回路部、１０５…輪郭[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an alignment accuracy detecting apparatus for detecting an alignment misalignment amount during resist patterning in a semiconductor device manufacturing process.
[0002]
[Prior art]
Ensuring alignment accuracy during resist patterning in the manufacturing process of semiconductor devices is an important factor for improving product yield, and with further semiconductor miniaturization expected in the future, The importance of alignment techniques is likely to increase.
[0003]
A conventional method for detecting alignment accuracy will be described with reference to FIGS. FIG. 12 is a view showing a conventional means for detecting the alignment accuracy during resist patterning. FIG. 12 (a) is a front view thereof, and FIG. 12 (b) is an A ₃ view in FIG. 12 (a). it is a cross-sectional side view of a -A _3. FIG. 13 is a diagram for explaining the detection accuracy by the detection means shown in FIG.
[0004]
Conventionally, as a means for detecting the alignment accuracy during resist patterning, an evaluation circuit unit 100 as shown in FIG. 12 is manufactured, and an interlayer insulating film 102 made of an upper metal wiring 101 and SiO _{2 is} formed by resist patterning and etching processes. And used it. As shown in the figure, the upper metal wiring 101 constituting this detecting means has a square shape, and an interlayer insulating film 102 is provided so as to surround the periphery thereof with a predetermined interval. Further, the upper metal wiring 101 is laminated on the lower metal wiring 103 through the adhesion layer 104.
[0005]
The measurement of the amount of misalignment between the upper metal wiring 101 and the interlayer insulating film 102 using the evaluation circuit unit 100 is, for example, a CCD (Charge Coupled).
Device) It has been performed by photographing from the upper surface by an image sensor or the like and processing image data obtained thereby. As can be seen from the shapes of the upper metal wiring 101 and the interlayer insulating film 102 shown in FIG. 12A, the misalignment amount at the center position can be measured separately in the horizontal and vertical components.
[0006]
However, the detection method described above has a problem that the detection accuracy is remarkably lowered when the pattern of the detection unit is rough. For example, as shown in FIG. 13, when the lower layer metal wiring 103 is Al deposition by sputtering, a fine uneven shape is generated on the surface due to Al grains, and this is caused by the lens effect on the surface of the interlayer insulating film 102 which is a transparent film. Transcribed. If a picture is taken from above with a CCD in this state, the contour 105 of the interlayer insulating film 102 becomes rough and the accuracy of position detection decreases. In addition, since the limit of measurement accuracy is determined by the optical resolution performance of the optical microscope, it is assumed that it is difficult to accurately cope with further miniaturization technology in the future semiconductor manufacturing.
[0007]
[Problems to be solved by the invention]
Accordingly, an object of the present invention is to provide an alignment accuracy detection device used for the purpose of improving the detection accuracy of misalignment at the time of resist patterning accompanying the miniaturization of a semiconductor device.
[0009]
In detecting the alignment accuracy of resist patterning in the manufacture of a semiconductor device, the interlayer insulating film of the semiconductor device is provided with a triangular window having an apex angle in the direction of misalignment to be detected and sandwiched between the interlayer insulating films An upper layer metal wiring and a lower layer metal wiring are provided, and further, an adhesion layer is provided by a member having a predetermined specific resistance between the upper layer metal wiring and the lower layer metal wiring of the window portion to constitute an electric resistance portion. Provided are a positioning accuracy detection device and a positioning accuracy detection device in which a calibration means is added between an upper layer metal wiring and a lower layer metal wiring in the above positioning accuracy detection device.
[0010]
In addition, a square calibration window having a pair of sides parallel to the direction of misalignment to be detected is provided. In addition, the window portion is composed of a plurality of triangles having apex angles in the direction of misalignment to be detected, and the electrical resistance of the adhesion layer provided in each window portion is an alignment accuracy detecting device connected in series. .
[0011]
Furthermore, in the detection of the alignment accuracy of resist patterning in the manufacture of a semiconductor device, a triangle having an apex angle independently in each of two orthogonal alignment misalignment directions to be detected on the interlayer insulating film of the semiconductor device And an upper metal wiring and a lower metal wiring with the interlayer insulating film interposed therebetween, and further, a predetermined specific resistance is provided between the upper metal wiring and the lower metal wiring in the window. A calibration means is added between the upper layer metal wiring and the lower layer metal wiring to the alignment accuracy detection device characterized in that the electrical resistance portion is configured by providing an adhesion layer with a member and the above-described alignment accuracy detection device. An alignment accuracy detecting device is provided. In addition, a rectangular calibration window having a pair of sides parallel to each of the misalignment directions orthogonal to this is provided. In addition, the window portion is composed of a plurality of triangles having apex angles in the direction of misalignment to be detected, and the electrical resistance of the adhesion layer provided in each window portion constitutes an alignment accuracy detecting device connected in series. To do.
[0013]
According to the alignment accuracy detection apparatus of the present invention, it is possible to accurately detect a minute misalignment in resist patterning, and therefore it is possible to manufacture a semiconductor device having a further fine structure with a high yield. .
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to FIGS.
[0015]
1A and 1B are diagrams showing a portion of a misalignment evaluation pattern on a wafer 1, wherein FIG. 1A is a front view of the wafer 1 forming a semiconductor circuit, and FIG. 1B is an enlarged view of one shot of the semiconductor circuit. It is. Here, one shot refers to a region patterned by one exposure by the exposure apparatus. In one shot, there are an actual circuit pattern portion 3, a scribe line 4 that separates the actual circuit pattern portion 3, and an evaluation pattern portion 5 for evaluating the amount of misalignment. In order to measure the misalignment amount at the center and the periphery in the shot, the evaluation pattern portions 5 are arranged at the center and four corners of the shot as shown in FIG.
[0016]
First, the configuration and operation of the first embodiment of the present invention will be described with reference to FIGS. Here, FIG. 2 is a diagram showing a first embodiment of the alignment pattern (hereinafter simply referred to as “detection pattern”) in the evaluation pattern section 5 according to the present invention, and FIG. FIG. 2B is a plan view, and FIG. 2B is an equivalent circuit of FIG. 3A is a cross-sectional view of the first embodiment taken along the line A ₁ -A ₁ of FIG. 2A, and FIG. 3B is a perspective view of the B ₂ portion of FIG. 3A. It is. FIG. 4 is a diagram for explaining the relationship between the upper metal wiring and window portion of the detection pattern and the electrical resistance. FIG. 4A shows the first arrangement of the upper metal wiring and the window portion. This is an example, and FIG. 5B is a second example. FIG. 3C shows the relationship between the misalignment amount and the electrical resistance.
[0017]
As shown in FIG. 2A, the misalignment detection pattern is produced in the evaluation pattern portion 5, and the interlayer insulating film 12 is provided with holes for the window portion 13 and the

output terminals

14a and 14b. The metal wiring 10 is exposed. An upper layer metal wiring 11 is provided on the upper portion of the window portion 13, and an adhesion layer (reference numeral 15 in FIG. 3) having a predetermined specific resistivity is provided between the window portion 13 and the upper layer metal wiring 11. Thereby, the resistor Rn is formed. The window portion 13 and the output terminal 14 a, and the upper metal wiring 11 and the output terminal 14 b are electrically connected via the adhesion layer 15. The window portion 13 has a triangular shape and detects a positional shift in the direction of the apex angle of the triangle. The

output terminals

14a and 14b are portions to which a tester terminal is applied when measuring the amount of misalignment, and have a large area.
[0018]
FIG. 2B is an equivalent circuit of the detection pattern described above, and a resistor Rn is provided by the adhesion layer 15 between the output terminal 14a indicated by Q + and the output terminal 14b indicated by Q−. Since the resistor Rn is determined according to the misalignment amount, the misalignment amount can be detected by measuring the value of the resistor Rn.
In addition, the direction which can detect a shift | offset | difference is a left-right direction shown by the arrow X of Fig.2 (a).
The resistance R is a resistance value when the adhesion layer 15 is formed at the bottom of the triangle of the window portion 13.
[0019]
FIG. 3A is a cross-sectional view of the evaluation pattern portion 5 on the line A ₁ -A ₁ shown in FIG. 2A. The lower layer metal wiring 10, the upper layer metal wiring 11, the interlayer insulating film 12, the window portion 13, The structure of the cross section of the adhesion layer 15 forming the output terminal 14a and the resistor Rn can be seen. FIG. 3B is a perspective view of the region indicated by B ₂ in FIG. 3A, and shows the configuration of the resistor Rn well.
The interlayer insulating film 12 is made of SiO ₂ , and the adhesion layer 15 is made of a plurality of layers of metals or alloys such as Ti / TiON / Ti.
[0020]
Next, a change in misalignment amount and a change in electrical resistance will be described with reference to FIG.
As shown in FIG. 4, the window portion 13 has a triangular shape. When the upper metal wiring 11 is misaligned with respect to the interlayer insulating film 12 in the misalignment detection direction, the upper metal wiring 11 and the window portion 13 The overlapping position of moves. FIG. 4A shows a state shifted to the right side from the position of the shift amount “0”, while FIG. 4B shows a state shifted to the left side. Due to this shift, the contact area Sn between the upper metal wiring 11 and the interlayer insulating film 12 changes. That is, in FIG. 4A, the contact area is S ₁ and the contact area at the position of the shift amount “0” is smaller than S ₀ , while in FIG. 4B, the contact area is S ₂ The contact area at the position of the quantity “0” is larger than S ₀ .
[0021]
As described above, there is a correlation between the misalignment amount and the contact area Sn. Further, since the relationship between the contact area Sn and the resistance Rn between the upper metal wiring 11 and the window portion 13 is uniquely determined, therefore, the misalignment amount causes the resistance Rn to be, for example, a voltage. It can be obtained by converting to current and measuring.
[0022]
Next, the relationship between the contact area Sn and the resistance Rn will be described.
The relationship between the contact area Sn and the resistance Rn can be expressed by the following equation.

Here, Rn: electrical resistance in case of misalignment n: Sn contact area between lower metal wiring 10 and adhesion layer 15 in case of misalignment n: thickness of adhesion layer 15 ρ: ratio of adhesion layer 15 Resistance α: D / ρ
It is.
[0023]
That is, since D and ρ are constants unrelated to misalignment, the expression (1) can be expressed as the expression (2), and it can be seen that the contact area Sn and the electric resistance Rn are in an inversely proportional relationship. This relationship is shown in FIG. Therefore, by detecting this electric resistance Rn and comparing it with the reference electric resistance R ₀ , the direction of misalignment, that is, the left or right direction indicated by the arrow X in FIG. be able to.
[0024]
The detection pattern described above detects misalignment in one direction, and as shown in FIGS. 5A and 5B, by providing each of the patterns in two orthogonal directions, A misalignment in any direction on the plane can be obtained by decomposing into orthogonal components.
[0025]
FIG. 6 is a diagram showing a second embodiment of the detection pattern in the evaluation pattern portion 5, and is a pattern composed of the upper metal wiring 11 a and the window portion 13 a for detecting misalignment in the X direction. And the pattern comprised by the upper metal wiring 11b and the window part 13b for detecting the misalignment of the Y direction provided orthogonally to this is provided in the same evaluation pattern part 5. FIG. The output terminal 14a is common to both, and has

output terminals

14b ₁ and 14b ₂ for outputting respective misalignment amounts in the X direction and the Y direction.
[0026]
Next, with reference to FIG. 7, a third exemplary embodiment relating to the improvement in misalignment detection accuracy of the present invention will be described. FIG. 7A is a plan view of the present embodiment, in which resistors Ra to Rf are provided in the windows 13a to 13f, respectively, and these are connected in series. FIG. 7B is a cross-sectional view taken along the line A ₂ -A ₂ in FIG. 7A, and the adhesion layers 15a to 15f form the resistors Ra to Rf. FIG. 7C is an equivalent circuit showing that the resistors Ra to Rf formed corresponding to the contact areas of the respective windows 13a to 13f are connected in series.
[0027]
When the number of stages of this resistance is q, the resistance Rn at the time of misalignment n measured between the

output terminals

14a and 14b is given by Equation (3).
Rn = R ₀ × q + ΔRn × q (3)
Here, R ₀ is the resistance value of each contact portion when there is no misalignment, and ΔRn is the amount of change in the resistance value of each contact portion caused by misalignment.
From the equation (3), it can be seen that the change amount of the resistance value of each contact portion caused by the misalignment is detected after being amplified by q times, and a detection sensitivity with higher sensitivity can be obtained.
[0028]
Next, a fourth embodiment of the present invention provided with means for calibrating misalignment detection will be described with reference to FIG.
[0029]
The misalignment detection accuracy is caused not only by the line width variation of the upper metal wiring 11 but also by various other manufacturing variations. For example, there are variations in the processing of the window 13 of the interlayer insulating film 12, variations in the specific resistance ρ of the adhesion layer 15 due to film type changes, variations in the film thickness D of the adhesion layer 15, and the like. These also change the proportionality constant α shown in Equation (2), leading to a decrease in detection accuracy. In this embodiment, a calibration circuit is built in the evaluation pattern portion 5 simultaneously with the detection pattern, and the detection accuracy is further improved.
[0030]
FIG. 8 is a pattern in which a horizontal calibration pattern is provided in the pattern for detecting misalignment in both the horizontal (X) direction and the vertical (Y) direction shown in FIG. Of course, a vertical calibration pattern may be provided at the same time.
[0031]
A calibration window 16 is provided in the interlayer insulating film 12, and an adhesion layer 15 is provided between the upper metal wiring 11c and the interlayer insulating film 12 so as to obtain a predetermined resistance value. Lower metallization layers 10 of the calibration window 16 is not connected to the output terminal 14a, detects an electrical amount for a given resistance value between the output terminal 14a and output terminal 14b _3. The other calibrations are the same as those already described as the second embodiment with reference to FIG. 6, and the description thereof is omitted here.
[0032]
Next, the calibration operation will be described.
When the amount of misalignment is zero and the contact area obtained by the window portion 13a is S ₀ , the calibration window portion 16 is always set so that the contact area obtained by the calibration window portion 16 is also S _0. The vertical length M is set and manufactured. That is, since the calibration window 16 is a quadrangle whose two upper and lower sides are parallel, any positional misalignment in this direction will not cause a change in the electrical resistance at this location, and the alignment will be performed. The contact area at the window portion 13a when the shift amount is zero is determined. That is, it can be used as a patterning reference for setting the misalignment amount to zero.
[0033]
Therefore, the electrical resistance obtained by the calibration circuit of the calibration window 16 can be compared with the electrical resistance formed by the window 13a, and the pattern position in the lateral (X) direction can be determined according to the result. Further, by providing a similar calibration circuit for the vertical (Y) direction, it is natural that the pattern position in the vertical (Y) direction can be determined by comparing with the electrical resistance formed by the window portion 13b. .
[0034]
In addition, even if variations occur in the manufacturing process described above, the calibration circuit also has a similar change in electrical resistance.Therefore, in the method of the present invention that controls misalignment using the difference in electrical resistance, this effect is not affected. This eliminates the possibility of patterning alignment with high accuracy and forms a major feature of the present invention.
[0035]
Next, the improvement of the misalignment detection sensitivity that increases the change in electrical resistance per unit deviation amount will be described with reference to FIGS.
[0036]
In the equation (2), the electric resistance Rn and the contact area Sn between the lower metal wiring 10 and the adhesion layer 15 are in an inversely proportional relationship, but in the state of FIG. Of which is given by equation (4).

Here, ln represents the positional relationship between the upper metal wiring 11 and the window 13 in the misalignment state n, and is the distance from the vertex of the isosceles triangle of the window 13 to the left end of the upper metal wiring 11. is there. Therefore, the change in the shift amount corresponds to the change in ln.
From equation (4), it can be seen that in order to increase the change in electrical resistance ΔSn per unit deviation Δln, L should be increased in the range of θ or ln.
[0037]
When the line width L of the upper layer metal wiring 11 changes, the contact area Sn changes. As a result, the accuracy of misalignment detection decreases, but this can be improved by increasing the apex angle θ of the window portion 13. That is, as compared with the case where the apex angle θ is small, the contact area change rate per unit deviation amount is large, and the change in electrical resistance can be detected with high sensitivity.
[0038]
Next, a case where L ₀ is increased will be described with reference to FIG. In the figure, L ₀ is the width of the upper metal wiring 11 and is larger than the maximum value of ln shown in the figure.
The triangle Sn at this time is represented by the formula (5).
Sn = ln ² tan (θ / 2) (5)
Here, when the value obtained by differentiating equation (4) by ln is subtracted from the value obtained by differentiating equation (5) by ln, the difference becomes 2 (ln−L) · tan (θ / 2). Since L is smaller than ln, 2 (ln−L) · tan (θ / 2) is always positive, and the detection pattern shown in FIG. 10 in which L ₀ is increased is superior. I understand.
[0039]
Next, a method of creating this detection pattern will be described with reference to FIG. This figure is a cross-sectional view in each manufacturing process on the line A ₁ -A ₁ in FIG.
[0040]
First, a metal to be the lower metal wiring 10 is deposited by, for example, a sputtering method [FIG. 11 (a)]. Etching is not performed on this portion. Next, for example, SiO ₂ to be the interlayer insulating film 12 is formed by vapor deposition (CVD) [FIG. 11B]. Thereafter, the portions of the interlayer insulating film 12 that become the window portions 13 and the output terminals 14a are patterned by a photolithography process, etched in an etching process, and processed into a desired shape [FIG. 11 (c)]. Next, a metal to be the upper metal wiring 11 is deposited by, for example, a sputtering method [FIG. 11 (d)]. The adhesion layer 15 is simultaneously formed in this step. Finally, the upper metal wiring 11 is patterned by a photolithography process, etched in an etching process, and processed into a desired wiring shape [FIG. 11 (e)].
[0041]
These series of processes are performed simultaneously with the process of creating an actual circuit. In addition, since the metal used as the lower layer metal wiring 10 in the first process can be a silicon wafer that has been implanted, it is possible to produce and evaluate misalignment detection patterns in the initial process of semiconductor circuit manufacturing. It is.
[0042]
【The invention's effect】
As described above, according to the misalignment detection apparatus using the detection pattern of the present invention, the misalignment at the time of resist patterning can be accurately detected by measuring the resistance value formed between the electrodes. be able to.
[0043]
In addition, the correction using the calibration pattern makes it possible to measure a stable misalignment amount without any influence on manufacturing such as variations in line width and film thickness, changes in film quality, etc. Will improve dramatically.
[0044]
In addition, by configuring a detection pattern in a series circuit of multiple stages, it is possible to amplify and measure the amount of change in resistance due to misalignment, so the measurement accuracy of the tester for the detection error factor and external electrical noise Therefore, the influence can be effectively reduced, and the reliability of deviation detection is greatly improved.
[0045]
The main equipment required for resistance measurement is only a tester for measuring electrical resistance, so there is no need for a large measurement system used for conventional deviation detection, and it is possible to detect misalignment with a simple system configuration. Is possible. Moreover, since the measurement of electrical resistance can be performed in a short time, the measuring instrument cost and running cost can be greatly reduced.
[0046]
The electric resistance measurement sensitivity (accuracy) can be adjusted freely, so that the detection accuracy of misalignment can be easily improved, and it is highly effective as a misalignment evaluation method corresponding to further miniaturization technology in future semiconductor manufacturing. .
[Brief description of the drawings]
1A and 1B are diagrams showing an evaluation pattern portion on a wafer, wherein FIG. 1A is a front view of a wafer on which a semiconductor circuit is formed, and FIG. 1B is an enlarged view of one shot of the semiconductor circuit.
FIGS. 2A and 2B are diagrams showing a first embodiment of the alignment pattern in the evaluation pattern portion according to the present invention, wherein FIG. 2A is a plan view thereof, and FIG. 2B is an equivalent circuit of FIG. is there.
3 is a first embodiment example, (a) is a cross-sectional view taken along line A ₁ -A _{1 in} FIG. 2 (a), and (b) is a perspective view of a B ₂ portion in (a). It is.
FIG. 4 is a diagram for explaining the relationship between the upper layer metal wiring and the window portion and the electrical resistance of the alignment pattern, wherein (a) shows the first arrangement of the upper metal wire and the window portion; It is an example and (b) is a second example. (C) is a figure which shows the relationship between misalignment amount and an electrical resistance.
FIGS. 5A and 5B are alignment patterns for detecting lateral displacement, and FIGS. 5B and 5B are alignment patterns for detecting longitudinal displacement.
FIG. 6 is a diagram showing a second embodiment of the alignment pattern in the evaluation pattern portion according to the present invention.
FIGS. 7A and 7B are diagrams showing a third embodiment of the alignment pattern in the evaluation pattern portion according to the present invention, wherein FIG. 7A is a plan view thereof, and FIG. 7B is an A ₂ − in FIG. is a cross-sectional side view of the a ₂ line, (c) is an equivalent circuit.
FIG. 8 is a diagram showing a fourth embodiment of an alignment pattern according to the present invention.
FIG. 9 is a diagram for explaining the detection accuracy of the alignment pattern according to the present invention.
FIG. 10 is a diagram for explaining improvement in misalignment detection sensitivity;
FIG. 11 is a diagram for explaining a method of creating an alignment pattern according to the present invention.
FIGS. 12A and 12B are views showing a conventional means for detecting the alignment accuracy during resist patterning, in which FIG. 12A is a front view thereof, and FIG. 12B is a view on line A ₃ -A ₃ in FIG. It is a cross-sectional side view.
13 is a diagram for explaining the detection accuracy by the detection means of FIG. 12. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wafer, 2 ... Semiconductor circuit, 3 ... Real circuit pattern part, 4 ... Scribe line, 5 ... Evaluation pattern part, 10, 103 ... Lower metal wiring, 11, 11a-11c, 101 ... Upper metal wiring, 12, 102 ... interlayer insulation film, 13,13A～13f ... window _{portions, 14a, 14b, 14b 1,} 14b 2, 14b 3 ... output terminal, 15,15A～15f, 104 ... adhesive layer, 16 ... calibration window, 100 ... Evaluation circuit unit, 105 ... contour

Claims

In detecting the alignment accuracy of resist patterning in the manufacture of semiconductor devices,
In the interlayer insulating film of the semiconductor device, a triangular window having an apex angle in the direction of misalignment to be detected is provided,
An upper layer metal wiring and a lower layer metal wiring are provided across the interlayer insulating film,
Furthermore, an adhesion layer is provided by a member having a predetermined specific resistance between the upper layer metal wiring and the lower layer metal wiring of the window portion to constitute an electric resistance portion.
An alignment accuracy detecting apparatus characterized by that.

In detecting the alignment accuracy of resist patterning in the manufacture of semiconductor devices,
A rectangular calibration window having a pair of sides parallel to the direction of misalignment to be detected and provided with a triangular window having an apex angle in the direction of misalignment to be detected on the interlayer insulating film of the semiconductor device Has been established,
While providing an upper layer metal wiring and a lower layer metal wiring across the interlayer insulating film,
Between the upper layer metal wiring and the lower layer metal wiring of the window portion, an adhesion layer is provided by a member having a predetermined specific resistance to constitute an electric resistance portion,
Further, a calibration means is provided between the upper metal wiring and the lower metal wiring.
An alignment accuracy detecting apparatus characterized by that.

In the alignment accuracy detection apparatus according to claim 1 or 2 ,
The window portion is composed of a plurality of triangles having apex angles in the direction of misalignment to be detected, and the electrical resistance of the adhesion layer provided in each window portion is connected in series. apparatus.

In detecting the alignment accuracy of resist patterning in the manufacture of semiconductor devices,
In the interlayer insulating film of the semiconductor device, a triangular window having an apex angle independently in each of the two orthogonal misalignment directions to be detected is provided.
An upper layer metal wiring and a lower layer metal wiring are provided across the interlayer insulating film,
Furthermore, an adhesion layer is provided by a member having a predetermined specific resistance between the upper layer metal wiring and the lower layer metal wiring of the window portion to constitute an electric resistance portion.
An alignment accuracy detecting apparatus characterized by that.

In detecting the alignment accuracy of resist patterning in the manufacture of semiconductor devices,
In the interlayer insulating film of the semiconductor device, a triangular window having an apex angle is provided independently in each of the two orthogonal misalignment directions to be detected, and parallel to each orthogonal misalignment direction. A square calibration window having a pair of sides,
While providing an upper layer metal wiring and a lower layer metal wiring across the interlayer insulating film,
Between the upper layer metal wiring and the lower layer metal wiring of the window portion, an adhesion layer is provided by a member having a predetermined specific resistance to constitute an electric resistance portion,
Further, a calibration means is provided between the upper metal wiring and the lower metal wiring.
An alignment accuracy detecting apparatus characterized by that.

In the alignment accuracy detection apparatus according to claim 4 or 5 ,
The window part is composed of a plurality of triangles having apex angles in the direction of misalignment to be detected, and the electrical resistance of the adhesion layer provided in each window part is connected in series.
An alignment accuracy detecting apparatus characterized by that.