JPH10189678A - Alignment accuracy detecting method, device therefor and its manufacture - Google Patents
Alignment accuracy detecting method, device therefor and its manufactureInfo
- Publication number
- JPH10189678A JPH10189678A JP34505796A JP34505796A JPH10189678A JP H10189678 A JPH10189678 A JP H10189678A JP 34505796 A JP34505796 A JP 34505796A JP 34505796 A JP34505796 A JP 34505796A JP H10189678 A JPH10189678 A JP H10189678A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- detecting
- window
- misalignment
- accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の製造過
程における、レジストパターンニングの際の合わせずれ
量を検出する位置合わせ精度検出方法と位置合わせ精度
検出装置、およびその製造方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an alignment accuracy detection method and an alignment accuracy detection device for detecting an amount of misalignment during resist patterning in a semiconductor device manufacturing process, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】半導体装置の製造過程において、レジス
トパターンニングの際の位置合わせ精度の確保は、製品
の歩留り向上のための重要な要素であり、今後予想され
る、更なる半導体の微細化に伴い、なお一層、位置合わ
せに関する技術の重要性は増大するものと思われる。2. Description of the Related Art In the process of manufacturing a semiconductor device, it is important to secure alignment accuracy in resist patterning, which is an important factor for improving product yield. Accordingly, it is believed that the importance of the technology relating to the alignment will further increase.
【0003】従来の位置合わせ精度の検出方法につい
て、図12および図13を参照して説明する。図12は
従来のレジストパターンニングの際の位置合わせ精度の
検出手段を示す図であって、同図(a)はその正面図で
あり、同図(b)は同図(a)におけるA3 −A3 の断
面側面図である。また、図13は図12に示す検出手段
による検出精度について説明するための図である。[0003] A conventional method for detecting the positioning accuracy will be described with reference to FIGS. FIGS. 12A and 12B are views showing a conventional means for detecting the accuracy of registration at the time of resist patterning. FIG. 12A is a front view thereof, and FIG. 12B is a view showing A 3 in FIG. it is a cross-sectional side view of a -A 3. FIG. 13 is a diagram for explaining the detection accuracy of the detection means shown in FIG.
【0004】従来、レジストパターンニングの際の位置
合わせ精度の検出手段として、図12に示すような評価
回路部100を、上層メタル配線101とSiO2 から
なる層間絶縁膜102をレジストパターンニングとエッ
チング工程により作製し、用いてきた。同図に示される
ようにこの検出手段を構成する上層メタル配線101は
正方形をしており、その周囲を所定の間隔を有して取り
巻くように層間絶縁膜102が設けられている。また、
上層メタル配線101は下層メタル配線103上に密着
層104を介して積層されている。Conventionally, as a means for detecting the positioning accuracy at the time of resist patterning, an evaluation circuit section 100 as shown in FIG. 12 is formed by etching an upper layer metal wiring 101 and an interlayer insulating film 102 made of SiO 2 by resist patterning and etching. It has been manufactured and used in the process. As shown in the figure, the upper metal wiring 101 constituting the detecting means has a square shape, and an interlayer insulating film 102 is provided so as to surround the periphery thereof at a predetermined interval. Also,
The upper metal wiring 101 is stacked on the lower metal wiring 103 via an adhesion layer 104.
【0005】この評価回路部100を用いた上層メタル
配線101と層間絶縁膜102との位置合わせずれ量の
測定は、例えば、CCD(Charge Couple
dDevice)撮像素子等によって上面より撮影し、
これによって得られた画像データを処理することによっ
て行われてきた。図12(a)に示す上層メタル配線1
01と層間絶縁膜102の形状からも分かるように中心
位置の合わせずれ量は横方向と縦方向の成分に分離して
測定することが可能である。The measurement of the amount of misalignment between the upper metal wiring 101 and the interlayer insulating film 102 using the evaluation circuit section 100 is performed, for example, by using a CCD (Charge Couple).
dDevice) Photographed from above by an image sensor or the like,
This has been done by processing the image data obtained thereby. Upper metal wiring 1 shown in FIG.
As can be seen from the shapes of the interlayer insulating film 102 and the interlayer insulating film 102, the amount of misalignment of the center position can be measured separately for horizontal and vertical components.
【0006】しかしながら上述した検出方法では、検出
部のパターンが荒れている場合等には検出精度が著しく
低下するという問題があった。例えば、図13に示すよ
うに下層メタル配線103がスパッタリング法によるA
l蒸着の場合、Alのグレインにより表面に微小な凹凸
形状が発生し、これが透明膜である層間絶縁膜102の
表面にレンズ効果により転写される。この状態で上面か
らCCDにより撮影すると、層間絶縁膜102の輪郭1
05が荒れてしまい、位置検出の精度が低下するという
ものであった。また、測定精度の限界は光学顕微鏡の光
学的分解性能で決まるため、今後の半導体製造の一層の
微細化技術に対して精度的に対応することは困難である
と想定される。However, the above-described detection method has a problem that the detection accuracy is significantly reduced when the pattern of the detection unit is rough. For example, as shown in FIG.
In the case of 1 vapor deposition, minute irregularities are generated on the surface due to Al grains, and this is transferred to the surface of the interlayer insulating film 102 which is a transparent film by a lens effect. In this state, when photographing with a CCD from above, the outline 1 of the interlayer insulating film 102 is obtained.
05 became rough, and the accuracy of position detection was reduced. In addition, since the limit of the measurement accuracy is determined by the optical resolution performance of the optical microscope, it is assumed that it is difficult to accurately cope with further miniaturization technology in the future of semiconductor manufacturing.
【0007】[0007]
【発明が解決しようとする課題】従って本発明の課題
は、半導体装置の微細化に伴うレジストパターンニング
の際の位置合わせずれの検出精度を向上させるために、
これに用いる位置合わせ精度検出方法と位置合わせ精度
検出装置、およびその製造方法を提供しようとするもの
である。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to improve the accuracy of detecting misalignment during resist patterning accompanying miniaturization of semiconductor devices.
An object of the present invention is to provide an alignment accuracy detection method and an alignment accuracy detection device used therefor, and a method of manufacturing the same.
【0008】[0008]
【課題を解決するための手段】本発明は上記課題に鑑み
成されたものであり、半導体装置の製造におけるレジス
トパターンニングの位置合わせ精度の検出において、半
導体装置の上層メタル配線と下層メタル配線との間に形
成する位置合わせパターンの電気抵抗部の抵抗値を測定
することにより位置合わせずれ量の検出を行う位置合わ
せ精度検出方法、および、上述した位置合わせ精度検出
方法に、半導体装置の上層メタル配線と下層メタル配線
との間に形成する校正手段の出力に基づいて、位置合わ
せずれ量を校正することを付加した位置合わせ精度検出
方法を提供する。SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has been made in consideration of the accuracy of resist patterning alignment in the manufacture of a semiconductor device. An alignment accuracy detection method for detecting the amount of alignment deviation by measuring a resistance value of an electric resistance portion of an alignment pattern formed between the upper layer metal of the semiconductor device and the alignment accuracy detection method described above. Provided is a positioning accuracy detection method to which the amount of misalignment is calibrated based on an output of a calibrating means formed between a wiring and a lower metal wiring.
【0009】半導体装置の製造におけるレジストパター
ンニングの位置合わせ精度の検出において、半導体装置
の層間絶縁膜に所定形状の窓部を設けると共に、前記層
間絶縁膜を挟んで上層メタル配線と下層メタル配線とを
設け、更に、前記窓部の前記上層メタル配線と下層メタ
ル配線との間に、所定の比抵抗を有する部材により密着
層を設けて電気抵抗部を構成する位置合わせ精度検出装
置、および、上述した位置合わせ精度検出装置に、上層
メタル配線と下層メタル配線との間に校正手段を付加し
た位置合わせ精度検出装置を提供する。In detecting the positioning accuracy of resist patterning in the manufacture of a semiconductor device, a window having a predetermined shape is provided in an interlayer insulating film of a semiconductor device, and an upper metal wiring and a lower metal wiring are sandwiched between the interlayer insulating film. And a positioning accuracy detection device that forms an electric resistance portion by providing an adhesion layer with a member having a predetermined specific resistance between the upper metal wiring and the lower metal wiring of the window portion, and The present invention provides an alignment accuracy detecting apparatus in which a calibration means is added between an upper metal wiring and a lower metal wiring.
【0010】また、前記位置合わせ精度検出装置の窓部
は検出する位置合わせずれの方向に頂角を有する三角形
であることとする。また、検出する位置合わせずれの方
向に平行である一対の辺を有する四角形の校正用窓部を
設ける。また、前記窓部は検出する位置合わせずれの方
向に頂角を有する複数の三角形からなり、各々の窓部に
設けられる密着層の電気抵抗は直列に接続されている位
置合わせ精度検出装置とする。The window of the positioning accuracy detecting device is a triangle having an apex in the direction of the detected positional deviation. In addition, a rectangular calibration window having a pair of sides parallel to the direction of the misalignment to be detected is provided. Further, the window portion is formed of a plurality of triangles having an apex angle in a direction of misalignment to be detected, and an electric resistance of an adhesion layer provided in each window portion is a positioning accuracy detection device connected in series. .
【0011】また、前記位置合わせ精度検出装置の窓部
は検出する直交した2つの位置合わせずれの方向の各々
の方向に独立して頂角を有する三角形であることとす
る。また、これに直交する各々の位置合わせずれの方向
に平行である一対の辺を有する四角形の校正用窓部を設
ける。また、前記窓部は検出する位置合わせずれの方向
に頂角を有する複数の三角形からなり、各々の窓部に設
けられる密着層の電気抵抗は直列に接続されている位置
合わせ精度検出装置を構成する。The window of the positioning accuracy detecting device is a triangle having an apex angle independently in each of two orthogonally detected misalignment directions. In addition, a rectangular calibration window having a pair of sides parallel to each of the misalignment directions orthogonal thereto is provided. Further, the window portion is composed of a plurality of triangles having an apex angle in a direction of misalignment to be detected, and an electric resistance of an adhesion layer provided in each window portion constitutes an alignment accuracy detection device connected in series. I do.
【0012】半導体装置の製造におけるレジストパター
ンニングの位置合わせ精度の検出装置において、下層メ
タル配線となる層を形成する第一の工程と、層間絶縁膜
を形成する第二の工程と、前記層間絶縁膜に窓部を形成
する第三の工程と、密着層および上層メタル配線となる
層を形成する第四の工程と、前記上層メタル配線を形成
する第五の工程とからなる位置合わせ精度検出装置の製
造方法により、上記課題を解決する。A first step of forming a layer to be a lower metal wiring, a second step of forming an interlayer insulating film, and a method of detecting a positioning accuracy of resist patterning in the manufacture of a semiconductor device. An alignment accuracy detection apparatus comprising: a third step of forming a window in the film; a fourth step of forming a layer to be an adhesion layer and an upper metal wiring; and a fifth step of forming the upper metal wiring. The above problem is solved by the manufacturing method of (1).
【0013】本発明の位置合わせ精度検出方法と位置合
わせ精度検出装置、およびその製造方法によれば、レジ
ストパターンニングにおける微小な合わせずれを精度良
く検出することができ、従って、更なる微細構造を有す
る半導体装置の製造を歩留りよく行うことが可能とな
る。According to the positioning accuracy detecting method, the positioning accuracy detecting device, and the manufacturing method of the present invention, a minute misalignment in resist patterning can be detected with high accuracy, and therefore, a further fine structure can be obtained. It is possible to manufacture a semiconductor device having a good yield.
【0014】[0014]
【発明の実施の形態】本発明の実施の形態例について図
1ないし図11を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS.
【0015】図1はウェハ1上の合わせずれ評価パター
ンの部位を示す図であって、(a)は半導体回路を形成
するウェハ1の正面図であり、(b)は半導体回路の1
ショット分の拡大図である。ここで1ショットとは露光
装置により1回の露光でパターンニングされる領域をい
う。1ショット内には実回路パターン部3と、実回路パ
ターン部3を分離するスクライブライン4と、位置合わ
せずれ量を評価するための評価パターン部5とがある。
位置合わせずれ量をショット内の中心と周辺とで測定す
るために、評価パターン部5は同図(b)に示すように
ショットの中心と四隅に配置されている。FIGS. 1A and 1B are views showing portions of a misalignment evaluation pattern on a wafer 1, wherein FIG. 1A is a front view of a wafer 1 on which semiconductor circuits are formed, and FIG.
It is an enlarged view for a shot. Here, one shot refers to a region to be patterned by one exposure by the exposure device. In one shot, there are a real circuit pattern portion 3, a scribe line 4 separating the real circuit pattern portion 3, and an evaluation pattern portion 5 for evaluating the amount of misalignment.
In order to measure the amount of misalignment at the center and the periphery in the shot, the evaluation pattern unit 5 is arranged at the center and four corners of the shot as shown in FIG.
【0016】まず、本発明の第一の実施形態例の構成お
よび動作について図2ないし図4を参照して説明する。
ここで、図2は本発明に係わる評価パターン部5におけ
る位置合わせパターン(以下、単に「検出パターン」と
記す)の第一の実施形態例を示す図であって、図2
(a)はその平面図であり、図2(b)は同図(a)の
等価回路である。図3(a)は第一の実施形態例の、図
2(a)のA1 −A1 線上の断面図であり、図3(b)
は図3(a)のB2 部位の斜視図である。また、図4は
検出パターンの上層メタル配線と窓部の配置と電気抵抗
の関係について説明するための図であって、同図(a)
は上層メタル配線と窓部との配置の第一の例であり、同
図(b)は第二の例である。同図(c)は位置合わせず
れ量と電気抵抗との関係を示す。First, the configuration and operation of the first embodiment of the present invention will be described with reference to FIGS.
Here, FIG. 2 is a diagram showing a first embodiment of a positioning pattern (hereinafter simply referred to as “detection pattern”) in the evaluation pattern unit 5 according to the present invention.
2A is a plan view thereof, and FIG. 2B is an equivalent circuit of FIG. FIG. 3A is a cross-sectional view of the first embodiment taken along line A 1 -A 1 in FIG. 2A, and FIG.
Is a perspective view of a B 2 sites of FIG. 3 (a). FIG. 4 is a diagram for explaining the relationship between the upper metal wiring of the detection pattern, the arrangement of the windows, and the electrical resistance, and FIG.
FIG. 1B shows a first example of the arrangement of the upper metal wiring and the window, and FIG. 2B shows a second example. FIG. 7C shows the relationship between the amount of misalignment and the electrical resistance.
【0017】位置合わせずれの検出パターンは図2
(a)に示すように、評価パターン部5に作製され、層
間絶縁膜12に窓部13、出力端子14a、14bの孔
が設けられ、それらの孔に下層メタル配線10が露出し
ている。窓部13の上部に上層メタル配線11が設けら
れていて、窓部13と上層メタル配線11との間に所定
の比抵抗率を有する密着層(図3の符号15)が設けら
れていて、これにより抵抗Rnが形成されている。窓部
13と出力端子14a、また、上層メタル配線11と出
力端子14bは密着層15を介して電気的に接続されて
いる。窓部13は三角形の形状をしていて、三角形の頂
角の方向の位置ずれを検出するものである。出力端子1
4a、14bは位置合わせずれ量を測定する際にテスタ
ーの端子を当てる部分であって、大きなエリアを有して
いる。FIG. 2 shows a detection pattern of misalignment.
As shown in FIG. 3A, a window 13 and holes for output terminals 14a and 14b are formed in the interlayer insulating film 12 and are formed in the evaluation pattern section 5, and the lower metal wiring 10 is exposed in these holes. An upper metal wiring 11 is provided above the window 13, and an adhesion layer (reference numeral 15 in FIG. 3) having a specific resistivity is provided between the window 13 and the upper metal wiring 11. Thereby, the resistor Rn is formed. The window 13 and the output terminal 14 a, and the upper metal wiring 11 and the output terminal 14 b are electrically connected via the adhesion layer 15. The window 13 has a triangular shape, and detects a displacement in the direction of the vertex of the triangle. Output terminal 1
4a and 14b are portions to which a terminal of a tester is applied when measuring the amount of misalignment, and has a large area.
【0018】図2(b)は上述した検出パターンの等価
回路であって、Q+で示される出力端子14aとQ−で
示される出力端子14bとの間に密着層15による抵抗
Rnが設けられていて、この抵抗Rnが位置合わせずれ
量に応じて決まるため、この抵抗Rnの値を測定するこ
とにより、そのずれ量を検出することができる。尚、ず
れを検出できる方向は図2(a)の矢印Xで示す左右の
方向である。また、抵抗Rは前記窓部13の三角形の底
辺で密着層15が形成されたときの抵抗値である。FIG. 2B shows an equivalent circuit of the above-described detection pattern, in which a resistance Rn by an adhesion layer 15 is provided between an output terminal 14a indicated by Q + and an output terminal 14b indicated by Q-. Since the resistance Rn is determined according to the amount of misalignment, the amount of misalignment can be detected by measuring the value of the resistor Rn. Note that the directions in which the displacement can be detected are the left and right directions indicated by the arrow X in FIG. The resistance R is a resistance value when the adhesion layer 15 is formed at the bottom of the triangle of the window 13.
【0019】図3(a)は評価パターン部5の図2
(a)に示すA1 −A1 線上の断面図であって、下層メ
タル配線10、上層メタル配線11、層間絶縁膜12、
窓部13、出力端子14a、抵抗Rnを形成する密着層
15の断面の構成が見られる。また、図3(b)は同図
(a)のB2 で示される領域の斜視図であって、抵抗R
nの構成をよく示している。尚、層間絶縁膜12はSi
O2 で形成され、また、密着層15はTi/TiON/
Ti等の複数層の金属または合金によって形成されてい
る。FIG. 3A shows the evaluation pattern section 5 shown in FIG.
FIG. 2A is a cross-sectional view taken along line A 1 -A 1 shown in FIG.
The cross-sectional configuration of the window 13, the output terminal 14a, and the adhesion layer 15 forming the resistor Rn can be seen. FIG. 3B is a perspective view of a region indicated by B 2 in FIG.
n is well illustrated. The interlayer insulating film 12 is made of Si
O 2 , and the adhesion layer 15 is made of Ti / TiON /
It is formed of a multi-layer metal or alloy such as Ti.
【0020】つぎに、図4を参照して位置合わせずれ量
の変化と電気抵抗の変化について説明する。図4に示す
ように窓部13は三角形となっていて、上層メタル配線
11が層間絶縁膜12に対し、ずれ検出方向に対して位
置合わせずれが生じると、上層メタル配線11と窓部1
3との重なり合う位置が移動する。図4(a)はずれ量
「0」の位置から右側にずれた状態であり、一方、図4
(b)は左側にずれた状態を示している。このずれによ
り上層メタル配線11と層間絶縁膜12との接触面積S
nが変化する。即ち、図4(a)では接触面積はS1 で
あり、ずれ量「0」の位置の接触面積はS0 より小さく
なり、一方、図4(b)では接触面積はS2 であり、ず
れ量「0」の位置の接触面積はS0 より大きくなる。Next, a change in the amount of misalignment and a change in the electric resistance will be described with reference to FIG. As shown in FIG. 4, the window 13 has a triangular shape, and when the upper metal wiring 11 is misaligned with respect to the interlayer insulating film 12 in the direction of detecting the misalignment, the upper metal wiring 11 and the window 1 are displaced.
The position overlapping with 3 moves. FIG. 4 (a) shows a state shifted from the position of the shift amount “0” to the right side.
(B) shows a state shifted to the left side. Due to this displacement, the contact area S between the upper metal wiring 11 and the interlayer insulating film 12 is increased.
n changes. That is, the contact area in FIGS. 4 (a) is S 1, the contact area of the positional deviation amount "0" is smaller than S 0, whereas, the contact area in FIG. 4 (b) is S 2, shift The contact area at the position of the amount “0” is larger than S 0 .
【0021】上述したようにして位置合わせずれ量と接
触面積Snとの間に相関関係が生じる。また、接触面積
Snと、上層メタル配線11と窓部13との間の抵抗R
nとの関係は一義的に決定されるものであるから、従っ
て、位置合わせずれ量はこの抵抗Rnを、例えば電圧、
電流に変換して測定することにより求めることができ
る。As described above, there is a correlation between the amount of misalignment and the contact area Sn. The contact area Sn and the resistance R between the upper metal wiring 11 and the window 13
Since the relationship with n is uniquely determined, the amount of misalignment is determined by setting the resistance Rn to, for example, a voltage,
It can be obtained by converting to current and measuring.
【0022】つぎに、接触面積Snと抵抗Rnとの関係
について説明する。接触面積Snと抵抗Rnとの関係は
次の式で表せる。 Rn=(D/Sn)ρ〔Ω・m〕 (1) =α/Sn 〔Ω・m〕 (2) ここで、Rn:位置合わせずれnの場合の電気抵抗 Sn:位置合わせずれnの場合の下層メタル配線10と
密着層15との接触面積 D:密着層15の厚さ ρ:密着層15の比抵抗 α:D/ρ である。Next, the relationship between the contact area Sn and the resistance Rn will be described. The relationship between the contact area Sn and the resistance Rn can be expressed by the following equation. Rn = (D / Sn) ρ [Ω · m] (1) = α / Sn [Ω · m] (2) where Rn: electric resistance in case of misalignment n Sn: case of misalignment n The contact area between the lower metal wiring 10 and the adhesion layer 15 is as follows: D: the thickness of the adhesion layer 15 ρ: the specific resistance of the adhesion layer 15 α: D / ρ.
【0023】即ち、Dおよびρは位置合わせずれとは無
関係の定数であるから、式(1)は式(2)のように表
現でき、接触面積Snと電気抵抗Rnは逆比例関係にあ
ることがわかる。この関係を図4(c)に示す。従っ
て、この電気抵抗Rnを検出し、基準の電気抵抗R0 と
比較することにより、位置合わせずれの方向、即ち図2
(a)の矢印Xで示す左右いずれかの方向とそのずれ量
を求めることができる。That is, since D and ρ are constants independent of misalignment, equation (1) can be expressed as equation (2), and the contact area Sn and the electrical resistance Rn are in inverse proportion. I understand. This relationship is shown in FIG. Therefore, by detecting this electric resistance Rn and comparing it with the reference electric resistance R 0 , the direction of the misalignment, that is, FIG.
It is possible to obtain either the left or right direction indicated by the arrow X in FIG.
【0024】上述した検出パターンは一方向の位置合わ
せずれを検出するものであって、図5(a)、および
(b)に示すように、このパターンを直交する2つの方
向に向けて各々設けることにより、平面上の如何なる方
向の位置合わせずれも、直交する成分に分解して求める
ことができる。The above-described detection pattern is for detecting a misalignment in one direction, and as shown in FIGS. 5A and 5B, this pattern is provided in each of two orthogonal directions. Thus, the misalignment in any direction on the plane can be obtained by decomposing into orthogonal components.
【0025】また、図6は評価パターン部5における検
出パターンの第二の実施形態例を示す図であって、X方
向の位置合わせずれを検出するための上層メタル配線1
1aと窓部13aで構成されるパターンと、これと直交
して設けられたY方向の位置合わせずれを検出するため
の上層メタル配線11bと窓部13bで構成されるパタ
ーンが同一の評価パターン部5に設けられているもので
ある。出力端子14aは両方に共通であり、また、X方
向、Y方向の各々の位置合わせずれ量を出力する出力端
子14b1 、14b2 を有している。FIG. 6 is a diagram showing a second embodiment of the detection pattern in the evaluation pattern section 5, and shows an upper metal wiring 1 for detecting misalignment in the X direction.
1a and a window 13a, and an evaluation pattern section having the same pattern as an upper layer metal wiring 11b and a window 13b, which are provided orthogonal to the pattern, and which are configured to detect misalignment in the Y direction. 5 is provided. The output terminal 14a is common to both, and has output terminals 14b 1 and 14b 2 for outputting the amount of misalignment in each of the X direction and the Y direction.
【0026】つぎに、図7を参照して、本発明の位置合
わせずれ検出精度の向上に関する第三の実施形態例につ
いて説明する。図7(a)は本実施例の平面図であっ
て、窓部13a〜13fのそれぞれに抵抗Ra〜抵抗R
fを設け、これらを直列に接続したものである。図7
(b)は同図(a)のA2 −A2 線上における断面図で
あって、密着層15a〜15fが上記抵抗Ra〜抵抗R
fを形成している。また、図7(c)はこの等価回路で
あって、それぞれの窓部13a〜13fの接触面積に対
応して形成された抵抗Ra〜抵抗Rfが直列に接続され
ていることを表している。Next, with reference to FIG. 7, a description will be given of a third embodiment of the present invention relating to the improvement of the detection accuracy of the misalignment. FIG. 7A is a plan view of this embodiment, in which windows 13a to 13f have resistors Ra to R, respectively.
f, and these are connected in series. FIG.
FIG. 2B is a cross-sectional view taken along line A 2 -A 2 in FIG. 2A, in which the adhesion layers 15 a to 15 f
f is formed. FIG. 7C shows this equivalent circuit, in which the resistors Ra to Rf formed corresponding to the contact areas of the windows 13a to 13f are connected in series.
【0027】この抵抗の段数をqとすると、出力端子1
4aと14bとの間で測定される位置合わせずれnの時
の抵抗Rnは式(3)で与えられる。 Rn=R0 ×q+ΔRn×q (3) ここで、R0 は位置合わせずれのないときの個々の接触
部の抵抗値であり、ΔRnは位置合わせずれにより発生
した個々の接触部の抵抗値の変化量である。式(3)よ
り、位置合わせずれにより発生した個々の接触部の抵抗
値の変化量はq倍に増幅して検出されることがわかり、
より感度の高い検出精度を得られることがわかる。Assuming that the number of resistance stages is q, the output terminal 1
The resistance Rn at the time of misalignment n measured between 4a and 14b is given by equation (3). Rn = R 0 × q + ΔRn × q (3) where R 0 is the resistance value of each contact portion when there is no misalignment, and ΔRn is the resistance value of each contact portion generated by misalignment. The amount of change. From equation (3), it can be seen that the amount of change in the resistance value of each contact portion caused by misalignment is amplified and detected by a factor of q,
It can be seen that higher detection accuracy can be obtained.
【0028】つぎに、位置合わせずれ検出を校正する手
段を設けた、本発明の第四の実施形態例について、図8
を参照して説明する。Next, a fourth embodiment of the present invention having means for calibrating the detection of misregistration will be described with reference to FIG.
This will be described with reference to FIG.
【0029】位置合わせずれ検出精度は上層メタル配線
11の線幅変動のみならず、その他の種々な製造上のば
らつきによって引き起こされる。例えば、層間絶縁膜1
2の窓部13の加工のばらつき、膜種変化による密着層
15の比抵抗ρのばらつき、密着層15の膜厚Dのバラ
ツキ等である。これらは式(2)で示した比例定数αが
変化してしまうものでもあり、検出精度の低下につなが
る。本実施形態例は校正回路を検出パターンと同時に評
価パターン部5に作り込み、更なる検出精度の向上を図
るものである。The misalignment detection accuracy is caused not only by the line width variation of the upper metal wiring 11 but also by various other manufacturing variations. For example, interlayer insulating film 1
2 are variations in processing of the window 13, variations in the specific resistance ρ of the adhesion layer 15 due to a change in film type, and variations in the thickness D of the adhesion layer 15. These also change the proportionality constant α shown in Expression (2), which leads to a decrease in detection accuracy. In the present embodiment, a calibration circuit is formed in the evaluation pattern section 5 at the same time as the detection pattern to further improve the detection accuracy.
【0030】図8は図6に示した横(X)方向、縦
(Y)方向の両方向の位置合わせずれを検出するパター
ンに、横方向の校正用パターンを設けたものである。こ
れに縦方向の校正用パターンを同時に設けてもよいこと
は当然である。FIG. 8 shows a pattern in which a lateral calibration pattern is provided in the pattern shown in FIG. 6 for detecting misalignment in both the horizontal (X) direction and the vertical (Y) direction. It goes without saying that a vertical calibration pattern may be provided at the same time.
【0031】層間絶縁膜12に校正用窓部16を設け、
上層メタル配線11cと層間絶縁膜12の間に密着層1
5を設けて所定の抵抗値を得るようにする。校正用窓部
16の下層メタル配線10は出力端子14aに接続して
いて、この出力端子14aと出力端子14b3 との間か
ら所定の抵抗値に関する電気量を検出する。その他の校
正は図6を参照して既に第二の実施形態例として説明し
たことと同一であり、ここでの説明は省略する。A calibration window 16 is provided in the interlayer insulating film 12,
Adhesion layer 1 between upper layer metal wiring 11c and interlayer insulating film 12
5 is provided to obtain a predetermined resistance value. Lower metallization layers 10 of the calibration window 16 is not connected to the output terminal 14a, detects an electrical amount for a given resistance value between the output terminal 14a and output terminal 14b 3. The other calibrations are the same as those already described as the second embodiment with reference to FIG. 6, and the description here will be omitted.
【0032】つぎに、校正の動作について説明する。位
置合わせずれ量がゼロの状態のときに、窓部13aで得
られる接触面積をS0 とすると、校正用窓部16で得ら
れる接触面積も常にS0 となるように、校正用窓部16
の縦方向の長さMを設定し、作製する。即ち、校正用窓
部16は上下の2辺が平行な四角形であることから、こ
の方向に如何なる位置合わせのずれがあっても、この部
位での電気抵抗に変化を生じることはなく、位置合わせ
ずれ量がゼロのときの窓部13aでの接触面積を決定す
る。即ち、位置合わせずれ量をゼロとするパターンニン
グの基準とすることができる。Next, the operation of the calibration will be described. Assuming that the contact area obtained from the window 13a is S 0 when the misalignment amount is zero, the contact area obtained from the calibration window 16 is always S 0.
The length M in the vertical direction is set and manufactured. In other words, since the calibration window 16 is a quadrilateral having two upper and lower sides parallel to each other, any deviation of the alignment in this direction does not cause a change in the electrical resistance at this position, and the alignment is performed. The contact area at the window 13a when the shift amount is zero is determined. That is, it can be used as a reference for patterning with the amount of misalignment being zero.
【0033】従って、校正用窓部16の校正回路で得ら
れる電気抵抗と窓部13aで形成される電気抵抗とを比
較し、その結果に応じて横(X)方向のパターン位置を
決定することができる。また、縦(Y)方向に関しても
同様な校正回路を設けることにより、窓部13bで形成
される電気抵抗とを比較して縦(Y)方向のパターン位
置を決定することができることは当然である。Therefore, the electric resistance obtained by the calibration circuit of the calibration window 16 is compared with the electric resistance formed by the window 13a, and the pattern position in the horizontal (X) direction is determined according to the result. Can be. Also, by providing a similar calibration circuit in the vertical (Y) direction, it is obvious that the pattern position in the vertical (Y) direction can be determined by comparing with the electrical resistance formed by the window 13b. .
【0034】また、前述した製造工程でのバラツキが発
生しても、校正回路も同様な電気抵抗の変化が生じるた
め、電気抵抗の差を用いて位置合わせずれを制御する本
発明の方法では、この影響は排除されるものであり、高
精度でパターンニングの位置合わせを可能としていて、
本発明の大きな特徴を形成している。Even if the above-described variation in the manufacturing process occurs, a similar change in electric resistance occurs in the calibration circuit. Therefore, in the method of the present invention for controlling misalignment using the difference in electric resistance, This effect is eliminated, enabling highly accurate patterning alignment.
It forms a major feature of the present invention.
【0035】つぎに、単位ずれ量当たりの電気抵抗の変
化を大きくする、位置合わせずれ検出感度の向上につい
て図9および図10を参照して説明する。Next, a description will be given, with reference to FIG. 9 and FIG. 10, of an improvement in the detection error of the registration error by increasing the change of the electric resistance per unit displacement amount.
【0036】式(2)において、電気抵抗Rnと、下層
メタル配線10と密着層15との接触面積Snは逆比例
の関係にあることは既に述べたところであるが、図9の
状態において、式(2)内のSnは式(4)で与えられ
る。 Sn=ln2 ・tan(θ/2)−(ln−L)2 ・tan(θ/2) =(2ln−L)・L・tan(θ/2) (4) ここで、lnは位置合わせずれ状態nの場合の上層メタ
ル配線11と窓部13との位置関係を表すもので、窓部
13の二等辺三角形の頂点から上層メタル配線11の左
端までの距離である。従ってずれ量の変化はこのlnの
変化に対応することになる。式(4)より、単位ずれ量
Δln当たりの電気抵抗の変化ΔSnを大きくするため
には、θ、若しくはlnの範囲でLを大きくすればよい
ことがわかる。In equation (2), it has already been described that the electrical resistance Rn and the contact area Sn between the lower metal wiring 10 and the adhesion layer 15 are in inverse proportion, but in the state of FIG. Sn in (2) is given by equation (4). Sn = ln 2 · tan (θ / 2) - (ln-L) 2 · tan (θ / 2) = (2ln-L) · L · tan (θ / 2) (4) where, ln is aligned It represents the positional relationship between the upper metal wiring 11 and the window 13 in the shift state n, and is the distance from the vertex of the isosceles triangle of the window 13 to the left end of the upper metal wiring 11. Therefore, a change in the shift amount corresponds to this change in ln. From equation (4), it can be seen that L can be increased in the range of θ or ln in order to increase the change ΔSn in electrical resistance per unit deviation Δln.
【0037】上層メタル配線11はその線幅Lが変動す
ると接触面積Snが変化してしまい、結果として位置合
わせずれ検出の精度が低下するが、窓部13の頂角θを
大きくすることでこれが改善できる。即ち、頂角θが小
さい場合と比較して、単位ずれ量当たりの接触面積変化
率が大きくなり、高感度に電気抵抗の変化が検出できる
ためである。If the line width L of the upper metal wiring 11 fluctuates, the contact area Sn changes. As a result, the accuracy of misalignment detection is reduced. Can be improved. That is, as compared with the case where the apex angle θ is small, the rate of change of the contact area per unit shift amount becomes large, and the change in the electric resistance can be detected with high sensitivity.
【0038】つぎに、L0 を大きくした場合について図
10を参照して説明する。図中のL0 は上層メタル配線
11の幅であって、同図に示すlnの最大値よりも大き
な値とする。このときの三角形Snは式(5)で表され
る。 Sn=ln2 tan(θ/2) (5) ここで、式(5)をlnで微分したものから式(4)を
lnで微分したものを引くと、その差は2(ln−L)
・tan(θ/2)となり、式(4)でLはlnより小
さいことから、2(ln−L)・tan(θ/2)は常
に正となり、検出感度は、L0 を大きくした図10に示
す検出パターンの方が優れていることが分かる。Next, the case where L 0 is increased will be described with reference to FIG. L 0 in the figure is a width of the upper metallization layers 11, to a value larger than the maximum value of ln shown in FIG. The triangle Sn at this time is represented by Expression (5). Sn = ln 2 tan (θ / 2) (5) Here, when the equation (5) is differentiated by ln and the equation (4) is differentiated by ln, the difference is 2 (ln−L).
· Tan (θ / 2) next, since the formula (4) L is smaller than ln, 2 (ln-L) · tan (θ / 2) is always positive, the detection sensitivity was increased L 0 Figure It can be seen that the detection pattern shown in FIG. 10 is superior.
【0039】つぎに、この検出パターンの作成方法につ
いて、図11を参照して説明する。同図は図2のA1 −
A1 線上の各製造工程における断面図である。Next, a method of creating the detection pattern will be described with reference to FIG. The drawing of FIG. 2 A 1 -
It is a cross-sectional view in each process of manufacturing the A 1 line.
【0040】まず、下層メタル配線10となる金属を、
例えばスパッタリング法により蒸着する〔図11
(a)〕。この部分についてはエッチングを行わない。
つぎに、層間絶縁膜12となる、例えばSiO2 を気相
成長(CVD)により成膜する〔図11(b)〕。その
後、層間絶縁膜12の窓部13と出力端子14aとなる
部位をフォトリソグラフィー工程によりパターンニング
し、エッチング工程においてエッチングし、所望の形状
に加工する〔図11(c)〕。つぎに、上層メタル配線
11となる金属を、例えばスパッタリング法により蒸着
する〔図11(d)〕。密着層15はこの工程で同時に
成膜される。最後に、上層メタル配線11をフォトリソ
グラフィー工程によりパターンニングし、エッチング工
程においてエッチングし、所望の配線形状に加工する
〔図11(e)〕。First, the metal to be the lower metal wiring 10 is
For example, vapor deposition is performed by a sputtering method [FIG.
(A)]. No etching is performed on this portion.
Next, for example, SiO 2 to be an interlayer insulating film 12 is formed by vapor phase growth (CVD) (FIG. 11B). Thereafter, the portions of the interlayer insulating film 12 that will be the windows 13 and the output terminals 14a are patterned by a photolithography process, etched in an etching process, and processed into a desired shape [FIG. 11 (c)]. Next, a metal to be the upper metal wiring 11 is deposited by, for example, a sputtering method (FIG. 11D). The adhesion layer 15 is simultaneously formed in this step. Finally, the upper metal wiring 11 is patterned by a photolithography process, etched in an etching process, and processed into a desired wiring shape (FIG. 11E).
【0041】これらの一連の加工は実回路を作成する過
程と同時に行われる。また、最初の工程における下層メ
タル配線10となる金属についてはシリコンウェハにイ
ンプランテーションを施したものを用いることもできる
ので、半導体回路製造の初期工程においても、合わせず
れ検出パターンの作製、評価が可能である。These series of processes are performed simultaneously with the process of creating an actual circuit. In addition, since the metal serving as the lower metal wiring 10 in the first step can be a silicon wafer that has been subjected to implantation, it is possible to produce and evaluate misalignment detection patterns even in the initial step of semiconductor circuit manufacturing. It is.
【0042】[0042]
【発明の効果】以上説明したように本発明の検出パター
ンを用いた位置合わせずれ検出方法によれば、電極間に
形成された抵抗値を測定することで、レジストパターン
ニングの際の位置合わせずれを精度よく検出することが
できる。As described above, according to the method for detecting misalignment using the detection pattern of the present invention, the misalignment during resist patterning is measured by measuring the resistance value formed between the electrodes. Can be accurately detected.
【0043】また、校正用パターンを利用した補正によ
り、線幅および膜厚のばらつき、膜質変化等の製造にお
ける影響を全く受けること無く、安定した位置合わせず
れ量を測定することができ、ずれ検出の信頼性が飛躍的
に向上する。Further, by performing correction using the calibration pattern, a stable amount of misalignment can be measured without being affected at all by manufacturing such as variations in line width and film thickness, changes in film quality, and the like. The reliability is dramatically improved.
【0044】また、複数段の直列回路に検出パターンを
構成することにより、位置合わせずれによる抵抗の変化
量を増幅して測定することができるため、検出誤差要因
のテスターの測定精度や外部からの電気的ノイズに対し
て効果的にその影響を軽減することができ、ずれ検出の
信頼性が飛躍的に向上する。Further, by forming a detection pattern in a plurality of stages of serial circuits, the amount of change in resistance due to misalignment can be amplified and measured. The influence of the electric noise can be effectively reduced, and the reliability of the deviation detection is dramatically improved.
【0045】抵抗測定の際に必要とされる主要な機器は
電気抵抗測定用のテスターのみであるため、従来のずれ
検出に用いた大がかりな測定システムを必要とせず、簡
単なシステム構成で位置合わせずれを検出することが可
能である。また、電気抵抗の測定は短時間で行うことが
できるため、測定器コストおよびランニングコストが大
幅に削減できる。Since the main equipment required for the resistance measurement is only a tester for measuring the electric resistance, the large measuring system used for the conventional displacement detection is not required, and the alignment is performed with a simple system configuration. A shift can be detected. Further, since the measurement of the electric resistance can be performed in a short time, the cost of the measuring instrument and the running cost can be significantly reduced.
【0046】電気抵抗測定感度(精度)を自由に調整で
きるので、位置合わせずれ量の検出精度を容易に向上で
き、今後の半導体製造における一層の微細化技術に対応
した合わせずれ評価方法として用いて効果が大きい。Since the sensitivity (accuracy) of the electrical resistance measurement can be freely adjusted, the accuracy of detecting the amount of misalignment can be easily improved, and the method can be used as a misalignment evaluation method corresponding to a further miniaturization technology in the future semiconductor manufacturing. Great effect.
【図1】 ウェハ上の評価パターン部を示す図であっ
て、(a)は半導体回路を形成するウェハの正面図であ
り、(b)は半導体回路の1ショット分の拡大図であ
る。FIG. 1 is a diagram showing an evaluation pattern portion on a wafer, wherein (a) is a front view of a wafer on which a semiconductor circuit is formed, and (b) is an enlarged view of one shot of the semiconductor circuit.
【図2】 本発明に係わる評価パターン部における位置
合わせパターンの第一の実施形態例を示す図であって、
(a)はその平面図であり、(b)は(a)の等価回路
である。FIG. 2 is a diagram showing a first embodiment of a positioning pattern in an evaluation pattern unit according to the present invention,
(A) is a plan view, and (b) is an equivalent circuit of (a).
【図3】 第一の実施形態例であって、(a)は図2
(a)のA1 −A1 線上の断面図であり、(b)は
(a)のB2 部位の斜視図である。FIG. 3 is a first embodiment example, in which FIG.
FIG. 2A is a cross-sectional view taken along line A 1 -A 1 , and FIG. 2B is a perspective view of a portion B 2 in FIG.
【図4】 位置合わせパターンの上層メタル配線と窓部
の配置と、電気抵抗との関係について説明するための図
であって、(a)は上層メタル配線と窓部との配置の第
一の例であり、(b)は第二の例である。(c)は合わ
せずれ量と電気抵抗との関係を示す図である。FIGS. 4A and 4B are diagrams for explaining the relationship between the arrangement of the upper metal wiring and the window and the electrical resistance of the alignment pattern, wherein FIG. 4A is a first diagram illustrating the arrangement of the upper metal wiring and the window; (B) is a second example. (C) is a diagram showing the relationship between the amount of misalignment and the electrical resistance.
【図5】 (a)は横方向のずれを検出する位置合わせ
パターンであり、(b)は縦方向のずれを検出する位置
合わせパターンである。FIG. 5A is a positioning pattern for detecting a horizontal displacement, and FIG. 5B is a positioning pattern for detecting a vertical displacement.
【図6】 本発明に係わる評価パターン部における位置
合わせパターンの第二の実施形態例を示す図である。FIG. 6 is a diagram showing a second embodiment of the alignment pattern in the evaluation pattern section according to the present invention.
【図7】 本発明に係わる評価パターン部における位置
合わせパターンの第三の実施形態例を示す図であって、
(a)はその平面図であり、(b)は(a)におけるA
2 −A2 線上の断面側面図であり、(c)はその等価回
路である。FIG. 7 is a diagram showing a third embodiment of the alignment pattern in the evaluation pattern section according to the present invention,
(A) is a plan view, (b) is A in (a)
Is a cross-sectional side view of a 2 -A 2 line, (c) is an equivalent circuit.
【図8】 本発明に係わる位置合わせパターンの第四の
実施形態例を示す図である。FIG. 8 is a view showing a fourth embodiment of an alignment pattern according to the present invention.
【図9】 本発明による位置合わせパターンの検出精度
について説明するための図である。FIG. 9 is a diagram for explaining the detection accuracy of an alignment pattern according to the present invention.
【図10】 合わせずれ検出感度の向上について説明す
るための図である。FIG. 10 is a diagram for describing an improvement in the misalignment detection sensitivity.
【図11】 本発明による位置合わせパターンの作成方
法を説明するための図である。FIG. 11 is a diagram for explaining a method for creating an alignment pattern according to the present invention.
【図12】 従来のレジストパターンニングの際の位置
合わせ精度の検出手段を示す図であって、(a)はその
正面図であり、(b)は(a)におけるA3 −A3 線上
の断面側面図である。12A and 12B are diagrams showing a conventional means for detecting the accuracy of registration at the time of resist patterning, wherein FIG. 12A is a front view thereof, and FIG. 12B is a view on the line A 3 -A 3 in FIG. It is sectional side view.
【図13】 図12の検出手段による検出精度について
説明するための図である。FIG. 13 is a diagram for explaining the detection accuracy of the detection means of FIG. 12;
1…ウェハ、2…半導体回路、3…実回路パターン部、
4…スクライブライン、5…評価パターン部、10,1
03…下層メタル配線、11,11a〜11c,101
…上層メタル配線、12,102…層間絶縁膜、13,
13a〜13f…窓部、14a ,14b ,14b1,14
b2,14b3…出力端子、15,15a〜15f,104
…密着層、16…校正用窓部、100…評価回路部、1
05…輪郭DESCRIPTION OF SYMBOLS 1 ... Wafer, 2 ... Semiconductor circuit, 3 ... Actual circuit pattern part,
4: scribe line, 5: evaluation pattern part, 10, 1
03: Lower metal wiring, 11, 11a to 11c, 101
... upper metal wiring, 12, 102 ... interlayer insulating film, 13,
13a~13f ... window portion, 14a, 14b, 14b 1, 14
b 2, 14b 3 ... output terminal, 15,15a~15f, 104
... Adhesion layer, 16 ... Calibration window, 100 ... Evaluation circuit, 1
05 ... Contour
Claims (11)
ーンニングの位置合わせ精度の検出において、 半導体装置の上層メタル配線と下層メタル配線との間に
形成する位置合わせパターンの電気抵抗部の抵抗値を測
定することにより位置合わせずれ量の検出を行うことを
特徴とする位置合わせ精度検出方法。In detecting a positioning accuracy of resist patterning in the manufacture of a semiconductor device, a resistance value of an electric resistance portion of a positioning pattern formed between an upper metal wiring and a lower metal wiring of the semiconductor device is measured. A method for detecting the amount of misalignment by using the method.
ーンニングの位置合わせ精度の検出において、 半導体装置の上層メタル配線と下層メタル配線との間に
形成する位置合わせパターンの電気抵抗部の抵抗値を測
定することにより位置合わせずれ量の検出を行うと共
に、 半導体装置の上層メタル配線と下層メタル配線との間に
形成する校正手段の出力に基づいて、位置合わせずれ量
を校正することを特徴とする位置合わせ精度検出方法。2. A method for detecting the accuracy of resist patterning alignment in the manufacture of a semiconductor device, comprising measuring a resistance value of an electrical resistance portion of an alignment pattern formed between an upper metal wiring and a lower metal wiring of the semiconductor device. Detecting the amount of misalignment, and calibrating the amount of misalignment based on the output of the calibration means formed between the upper metal wiring and the lower metal wiring of the semiconductor device. Accuracy detection method.
ーンニングの位置合わせ精度の検出において、 半導体装置の層間絶縁膜に所定形状の窓部を設けると共
に、 前記層間絶縁膜を挟んで上層メタル配線と下層メタル配
線とを設け、 更に、前記窓部の前記上層メタル配線と下層メタル配線
との間に、所定の比抵抗を有する部材により密着層を設
けて電気抵抗部を構成することを特徴とする位置合わせ
精度検出装置。3. A method for detecting the accuracy of resist patterning alignment in the manufacture of a semiconductor device, comprising the steps of: providing a window of a predetermined shape in an interlayer insulating film of a semiconductor device; And a wiring having a predetermined specific resistance between the upper metal wiring and the lower metal wiring in the window to form an electric resistance portion. Accuracy detection device.
ーンニングの位置合わせ精度の検出において、 半導体装置の層間絶縁膜に所定形状の窓部を設け、 前記層間絶縁膜を挟んで上層メタル配線と下層メタル配
線とを設けると共に、 前記窓部の前記上層メタル配線と下層メタル配線との間
に、所定の比抵抗を有する部材により密着層を設けて電
気抵抗部を構成し、 更に、前記上層メタル配線と下層メタル配線との間に校
正手段を設けたことを特徴とする位置合わせ精度検出装
置。4. A method for detecting the positioning accuracy of resist patterning in the manufacture of a semiconductor device, comprising the steps of: providing a window of a predetermined shape in an interlayer insulating film of a semiconductor device; And an electrical resistance portion formed by providing a contact layer between the upper metal wiring and the lower metal wiring in the window portion with a member having a predetermined specific resistance, and further comprising the upper metal wiring and the lower layer. A positioning accuracy detecting device, wherein a calibration means is provided between the device and a metal wiring.
向に頂角を有する三角形であることを特徴とする、請求
項3に記載の位置合わせ精度検出装置。5. The alignment accuracy detecting device according to claim 3, wherein the window is a triangle having an apex angle in a direction of the positional deviation to be detected.
向に頂角を有する三角形であると共に、 検出する位置合わせずれの方向に平行である一対の辺を
有する四角形の校正用窓部を設けたことを特徴とする、
請求項4に記載の位置合わせ精度検出装置。6. A calibration window having a triangular shape having an apex angle in a direction of misalignment to be detected and having a pair of sides parallel to the direction of misalignment to be detected. Characterized by the fact that
The alignment accuracy detection device according to claim 4.
わせ精度検出装置において、 前記窓部は検出する位置合わせずれの方向に頂角を有す
る複数の三角形からなり、各々の窓部に設けられる密着
層の電気抵抗は直列に接続されていることを特徴とする
位置合わせ精度検出装置。7. The positioning accuracy detecting device according to claim 5, wherein the window portion is formed of a plurality of triangles having a vertex angle in a direction of a position shift to be detected, and is provided in each window portion. The electric resistance of the contact layer to be used is connected in series, the positioning accuracy detection device characterized by the above-mentioned.
合わせずれの方向の各々の方向に独立して頂角を有する
三角形であることを特徴とする、請求項3に記載の位置
合わせ精度検出装置。8. The positioning accuracy according to claim 3, wherein the window is a triangle having an apex angle independently of each of two orthogonal misalignment directions to be detected. Detection device.
合わせずれの方向の各々の方向に独立して頂角を有する
三角形であると共に、 直交する各々の位置合わせずれの方向に平行である一対
の辺を有する四角形の校正用窓部を設けたことを特徴と
する、請求項4に記載の位置合わせ精度検出装置。9. The window portion is a triangle having an apex angle independently in each of two orthogonal misalignment directions to be detected, and is parallel to each orthogonal misalignment direction. The positioning accuracy detecting device according to claim 4, wherein a square calibration window having a pair of sides is provided.
合わせ精度検出装置において、 前記窓部は検出する位置合わせずれの方向に頂角を有す
る複数の三角形からなり、各々の窓部に設けられる密着
層の電気抵抗は直列に接続されていることを特徴とす
る、位置合わせ精度検出装置。10. The positioning accuracy detecting device according to claim 8, wherein said window portion is formed of a plurality of triangles having a vertex angle in a direction of a position shift to be detected, and is provided in each window portion. The electric resistance of the contact layer to be provided is connected in series, the alignment accuracy detecting device.
ターンニングの位置合わせ精度の検出装置において、 下層メタル配線となる層を形成する第一の工程と、 層間絶縁膜を形成する第二の工程と、 前記層間絶縁膜に窓部を形成する第三の工程と、 密着層および上層メタル配線となる層を形成する第四の
工程と、 前記上層メタル配線を形成する第五の工程とからなるこ
とを特徴とする位置合わせ精度検出装置の製造方法。11. A device for detecting the positioning accuracy of resist patterning in the manufacture of a semiconductor device, wherein: a first step of forming a layer to be a lower metal wiring; a second step of forming an interlayer insulating film; A third step of forming a window in the interlayer insulating film; a fourth step of forming a layer to be an adhesion layer and an upper metal wiring; and a fifth step of forming the upper metal wiring. Manufacturing method of an alignment accuracy detecting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34505796A JP3716522B2 (en) | 1996-12-25 | 1996-12-25 | Positioning accuracy detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34505796A JP3716522B2 (en) | 1996-12-25 | 1996-12-25 | Positioning accuracy detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189678A true JPH10189678A (en) | 1998-07-21 |
JP3716522B2 JP3716522B2 (en) | 2005-11-16 |
Family
ID=18374003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34505796A Expired - Fee Related JP3716522B2 (en) | 1996-12-25 | 1996-12-25 | Positioning accuracy detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3716522B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362641B2 (en) | 1998-08-25 | 2002-03-26 | Nec Corporation | Integrated circuit device and semiconductor wafer having test circuit therein |
JP2006147898A (en) * | 2004-11-22 | 2006-06-08 | Oki Electric Ind Co Ltd | Detection method of registration accuracy |
-
1996
- 1996-12-25 JP JP34505796A patent/JP3716522B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362641B2 (en) | 1998-08-25 | 2002-03-26 | Nec Corporation | Integrated circuit device and semiconductor wafer having test circuit therein |
JP2006147898A (en) * | 2004-11-22 | 2006-06-08 | Oki Electric Ind Co Ltd | Detection method of registration accuracy |
Also Published As
Publication number | Publication date |
---|---|
JP3716522B2 (en) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3808527A (en) | Alignment determining system | |
US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
US4571538A (en) | Mask alignment measurement structure for semiconductor fabrication | |
KR100381151B1 (en) | Semiconductor device for alignment detection | |
US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
US6305095B1 (en) | Methods and circuits for mask-alignment detection | |
US5861679A (en) | Pattern and method for measuring alignment error | |
JP3363082B2 (en) | Electrical measurement of pattern misalignment | |
JPH07153673A (en) | Manufacture of semiconductor device and measuring-mark pattern | |
KR101303970B1 (en) | Methods and apparatus for optimizing an electrical response to a set of conductive layers on a substrate | |
JPH0714904A (en) | Flatness measurment of dielectric layer in integrated circuit and circuit | |
JP3716522B2 (en) | Positioning accuracy detector | |
JP3190120B2 (en) | Measuring resistor and manufacturing method thereof | |
US6867109B2 (en) | Mask set for compensating a misalignment between patterns and method of compensating a misalignment between patterns using the same | |
JP3036472B2 (en) | Semiconductor device and mask alignment misalignment measurement method | |
KR100587638B1 (en) | Overlay vernier and method detecting overlay using the same | |
JP3572788B2 (en) | Semiconductor device for detecting alignment accuracy, method for manufacturing the same, and method for detecting alignment accuracy | |
JP3818903B2 (en) | Element for measuring alignment error of semiconductor device | |
JP2000357720A (en) | Semiconductor device | |
JPH10282156A (en) | Current sensor | |
JPH0917789A (en) | Detection method of alignment accuracy as well as semiconductor device and its manufacture | |
JPH09162256A (en) | Semiconductor device | |
JPH10335229A (en) | Mask misalignment evaluation test pattern | |
JP2921129B2 (en) | Calibration method of imaging device | |
JPH09283412A (en) | Method for correcting superposition measurement error |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050809 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080909 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090909 |
|
LAPS | Cancellation because of no payment of annual fees |